



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2008년06월03일
(11) 등록번호 10-0834867
(24) 등록일자 2008년05월28일

(51) Int. Cl.

H01S 5/00 (2006.01)

(21) 출원번호 10-2006-0084991

(22) 출원일자 2006년09월05일

심사청구일자 2006년09월05일

(65) 공개번호 10-2007-0026271

(43) 공개일자 2007년03월08일

(30) 우선권주장

JP-P-2005-00256833 2005년09월05일 일본(JP)

(56) 선행기술조사문헌

KR1020020083243 A

KR1020030074307 A

KR1020040092422 A

(73) 특허권자

미쓰비시덴키 가부시기가이샤

일본국 도쿄도 지요다쿠 마루노우치 2초메 7반 3고

(72) 발명자

마쓰오카 히로마스

일본국 효고켄 이타미시 미즈하라 4-1 르네사스
세미컨덕터엔지니어링 코퍼레이션 나이

나카가와 야스유키

일본국 도쿄도 지요다쿠 마루노우치 2초메 7반 3고
미쓰비시덴키가부시기가이샤 나이

시가 토시히코

일본국 도쿄도 지요다쿠 마루노우치 2초메 7반 3고
미쓰비시덴키가부시기가이샤 나이

(74) 대리인

권태복, 이화익

전체 청구항 수 : 총 5 항


심사관 : 이용배

(54) 반도체 레이저장치

(57) 요약

간단한 구성에 의한 COD열화가 잘 일어나지 않는 표면막을 공진기의 단면에 설치함으로써 신뢰성이 높은 반도체 레이저장치를 구성한다. 본 발명에 따른 반도체 레이저장치는, 주된 빛의 출사 단면인 전단면(24)과 이 전단면(24)에 대향하는 후단면(26)을 가지고 이들 양단면의 사이가 공진기(22)가 된 반도체 레이저 본체(36)와, 이 반도체 레이저 본체(36)의 전단면(24) 또는 후단면(26)위에 배치되는 동시에, 반사율 제어막으로서의 산화 알루미늄막(38), 혹은 산화 알루미늄막(38)이 전단면(24) 또는 후단면(26)으로부터 더욱 떨어진 층에 배치된 5층막(42)과, 이 반사율 제어막의 산화 알루미늄막(38) 위에 배치되는 동시에 막두께가 20nm이하의 산화 실리콘 막(40)을 구비한 것이다.

대표도 - 도1



특허청구의 범위

청구항 1

주된 빛의 출사 단면인 전단면과 이 전단면에 대향하는 후단면을 가지고 이들 양단면의 사이가 공진기가 된 반도체 레이저 본체와,

이 반도체 레이저 본체의 전단면 또는 후단면 위에 배치되는 동시에, 제1의 열전도율을 가지는 제1의 유전체막의 단층막에 의해 구성되거나 혹은 상기 제1의 유전체막이 상기 전단면 또는 후단면으로부터 가장 먼 층으로서 배치된 다층막에 의해 구성된 반사율 제어막과,

이 반사율 제어막의 상기 제1의 유전체막 위에 배치되는 동시에 막두께가 20nm이하이며 상기 제1의 열전도율과 다른 제2의 열전도율을 가지는 표면 보호막을 구비한 것을 특징으로 하는 반도체 레이저장치.

청구항 2

제 1항에 있어서,

제1의 유전체막이 Al을 포함하는 유전체 혹은 실리콘의 질화물에 의해 형성되고 있는 것을 특징으로 하는 반도체 레이저장치.

청구항 3

제 1항 또는 제 2항에 있어서,

표면 보호막이 산화 실리콘, 산화지르코늄, 산화 탄탈, 산화니오브, 산화 하프늄으로부터 선택되는 재료에 의해 형성된 것을 특징으로 하는 반도체 레이저장치.

청구항 4

제 1항 또는 제 2항에 있어서,

제1의 유전체막이 산화 알루미늄막이며, 표면 보호막의 막두께가 10nm인 것을 특징으로 하는 반도체 레이저 장치.

청구항 5

제 1항 또는 제 2항에 있어서,

전단면 및 후단면 모두 반사율 제어막과 표면 보호막이 배치된 것을 특징으로 하는 반도체 레이저장치.

명 세 서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <19> 본 발명은, 예를 들면 전자정보기기 등에 이용되는 반도체 레이저장치에 관하며, 특히 공진기 단면에 반사율 제어막을 구비한 반도체 레이저장치에 관한 것이다.
- <20> 반도체 레이저에 있어서는, 반도체 레이저의 공진기의 전단면과 후단면 사이에서 레이저발진을 일으켜, 공진기 단면으로부터 레이저광이 출사된다. 레이저광이 효율적으로 출사되기 위해, 공진기의 전단면과 후단면에 반사율을 적절히 조정하기 위한 반사율 제어막이 접합되고 있다.
- <21> 이 반사율 제어막으로서 전단면에는 반사율을 줄이기 위해 형성된 유전체 막이, 또한 후단면에는 반사율이 증가하도록 형성된 유전체 막이 접합되고 있다. 이 유전체막으로서, 산화 알루미늄막 혹은 산화 알루미늄막을 포함하는 다층막이 이용되고 있다.
- <22> 산화 알루미늄은 반도체 레이저의 구성 재료인 GaAs와 선팽창 계수가 거의 동일하므로, GaAs의 표면에 유전체막

으로서 밀착시켰을 경우에 밀착성이 좋으며, 또 열전도율이 높은 등의 이점을 가지므로, GaAs로 구성되는 공진기에 밀착하는 제1층의 유전체막으로서 사용된다.

<23> 특히 빛이 출사되는 공진기의 전단면에 배치되는 반사율이 낮은 반사율 제어막으로서 산화 알루미늄 단층막이 이용된다. 이 산화 알루미늄 단층막은 막두께를 소정의 값으로 설정함으로써 원하는 반사율을 얻을 수 있음과 동시에 복수층을 적층하는 다층막 구성에 비교하여 제조 공정이 짧아지는 등의 이점을 가진다.

<24> 한편, 공진기의 후단면에는 반사율이 높은 반사율 제어막이 배치되고, 이 반사율이 높은 반사율 제어막으로서, 산화 알루미늄과 실리콘으로 구성되는 다층막이 이용된다. 레이저광의 파장을 λ 로 했을 경우, 공진기에 후단면에 밀착하는 제1층(이하 공진기 단면에 밀착하는 층을 제1층으로 하고, 이 위에 순차 형성되는 층을, 제2층, 제3층...으로 칭하며, 최외층에 있어서 외부매질과 접촉하는 층을 최표층으로 호칭한다)의 유전체막으로서, GaAs의 표면으로의 밀착성이 좋은 산화 알루미늄이 이용되고, 광학 길이가 $\lambda/4$ 의 정수배가 되는 막두께를 가지는 산화 알루미늄막이 사용된다.

<25> 또한 이 위의 제2층의 유전체막은 광학 길이가 $\lambda/4$ 이 되는 막두께를 가지는 실리콘 막이 사용되고, 이 실리콘 막 위에 제3층 유전체막, 제4층 유전체막으로서 순차로 막두께가 광학 길이가 $\lambda/4$ 이 되는 막두께를 가지는 산화 알루미늄막, 광학 길이가 $\lambda/4$ 이 되는 막두께를 가지는 실리콘 막이 사용되고, 외부매질 예를 들면 공기와 접촉하는 제5층 유전체막으로서 광학 길이가 $\lambda/4$ 이 되는 막두께를 가지는 산화 알루미늄막이 형성된다.

<26> 그러나 산화 알루미늄막을 고온·고습도 환경 하에서 방치했을 경우, 산화 알루미늄막 안에 수분이 침입하고, 그 결과 반사율이 성막 직후의 값에 비해 크게 변화된다. 마찬가지로 질화 알루미늄 막에 있어서도 수분이 침입하여 그 결과 반사율이 성막 직후의 값과 비교하면 크게 변화된다.

<27> 반도체 레이저가 불활성 가스 혹은 건조공기 등 밀폐된 환경에서 사용될 경우, 이러한 산화 알루미늄막 안으로의 수분의 침입을 고려할 필요는 없다. 그러나 반도체 레이저를 불활성 가스 혹은 건조공기 등 밀폐된 환경에서 사용하지 않는 경우에는, 주위 환경이 고습도가 되는 경우를 상정할 수 있다.

<28> 이러한 고습도의 환경 하에서 반도체 레이저를 발진했을 경우, 반도체 레이저의 전단면 근방에서 온도가 상승함에 따라 산화 알루미늄막의 반사율이 변화되고, 이것이 반도체 레이저의 출력 특성에 악영향을 끼친다. 또한 산화 알루미늄막의 반사율의 변화나 막질의 변화에 따라, 반도체 레이저의 출사 단면에 있어서의 순간광학손상(Catastrophic Optical Damage: 이하 COD라 약칭함)열화를 발생시키는 경우가 있다.

<29> COD열화라 함은, 레이저광이 반도체 레이저의 공진기 단면에 형성된 막에 흡수 되는 것으로 막이 발열하고, 온도 상승하는 결과, 막의 용해가 일어나 공진기 단면의 파괴에 이르는 것이다.

<30> 반사율 제어막의 공지예로서는, 반도체 레이저 칩의 레이저광 출사 단면측의 단면보호막이, 제1층으로서 광학 길이가 $\lambda/4$ 이 되는 막두께의 Al_2O_3 막, 제2층으로서 광학 길이가 $\lambda/4$ 이 되는 막두께의 SiO_2 막, 제3층으로서 광학 길이가 $\lambda/4$ 이 되는 막두께의 Al_2O_3 막, 제4층으로서 광학 길이가 $\lambda/4$ 이 되는 막두께의 SiO_2 막으로 형성된 예가 개시되고 있다(예를 들면 특허문헌 1, 제2쪽 오른쪽 상단 및 도 1참조).

<31> 또 마찬가지로 공지예로서, 발진 파장 $\lambda = 660nm$ 의 적색 반도체 레이저 칩에 있어서, 레이저광 출사 단면측의 저반사막이, 제1층으로서 광학 길이가 $\lambda/4$ 이 되는 막두께이며 굴절율 $n_1 = 1.638$ 의 Al_2O_3 막, 제2층 및 제4층으로서 광학 길이가 $\lambda/4$ 이 되는 막두께이며 굴절율 $n_2 = n_4 = 1.489$ 의 SiO_2 막, 제3층으로서 광학 길이가 $\lambda/4$ 이 되는 막두께이며 굴절율 $n_3 = 2.063$ 의 Ta_2O_5 막으로 형성된 예가 개시되고 있다(예를 들면 특허문헌 2 [0019]~[0020], 도 1참조).

<32> 또 마찬가지로 공지예로서, 반도체 레이저 칩의 후단면의 고반사막이, 제1층으로서 광학 길이가 $\lambda/2$ 이 되는 막두께의 Al_2O_3 막, 제2층으로서 광학 길이가 $\lambda/4$ 이 되는 막두께의 SiO_2 막, 제3층으로서 광학 길이가 $\lambda/4$ 이 되는 막두께의 Ta_2O_5 막, 제4층으로서 광학 길이가 $\lambda/4$ 이 되는 막두께의 SiO_2 막, 제5층으로서 광학 길이가 $\lambda/4$ 이 되는 막두께의 Ta_2O_5 막, 제6층으로서 광학 길이가 $\lambda/4$ 이 되는 막두께의 SiO_2 막, 제7층으로서 광학 길이가 $\lambda/4$ 이 되는 막두께의 Ta_2O_5 막, 제8층으로서 광학 길이가 $\lambda/2$ 이 되는 막두께의 SiO_2 막으로 형성된 예가 개시되고 있다(예를 들면 특허문헌 3 [0040]~[0047], 도 3참조).

<33> 또 같은 공지예로서, 발진 파장 $800nm$ 의 반도체 레이저의 공진기 전단면 위에, 제1층 유전체막으로서 층 두께

d1이고 굴절율 n1의 Al₂O₃막, 제2층 유전체막으로서 층 두께 d2이고 굴절율 n2의 TiO₂막, 제3층 유전체막으로서 층 두께 d3이고 굴절율 n3의 SiO₂막으로 구성된 다층막을 형성하고, 전단면의 반사율을 13%로 설정하기 위해서 $n1 \cdot d1 = 0.095$, $n2 \cdot d2 = 0.20 \lambda$, $n3 \cdot d3 = 0.235$ 로 한 예가 개시되고 있다(예를 들면 특허문헌 4 [0023]~[0024], 도 2참조).

<34> 또 비기밀 밀봉 광모듈을 가지는 광전송 장치에 있어서, 소자단면에 산화 방지막으로서 산화 규소 등의 막을 형성했을 경우에 있어서도 고온 고습 조건하에서의 소자열화에 대하여 충분한 내성을 가질 수 없기 때문에, 외부의 매질과 인접하는 층을 실리콘 질화막으로 형성하는 것으로서, 벽개 공정에 의해 공진기 길이 600 μ m의 소자를 형성한 후, 후단면에 발진 파장 λ 에 대하여, $\lambda / (4n\text{SiO}_2)$ 두께의 산화 실리콘과 마찬가지로 $\lambda / (4n\text{a-Si})$ 두께의 비정질 실리콘의 적층체 3쌍으로 이루어지는 반사율 95%의 반사 막을 형성한 후, $\lambda / (2n\text{SiNx})$ 두께의 실리콘 질화물의 막을 형성하고, 전단면에는 상기 산화 실리콘과 비정질 실리콘으로 이루어지는 적층체 1층(반사율 70)을 형성한 후, 후단면과 마찬가지로 $\lambda / (2n\text{SiNx})$ 두께의 실리콘 질화물의 막을 형성한 예가 개시되고 있다(예를 들면 특허문헌5 [0007]~[0008], [0012], [0028]~[0030] 및 도 1참조).

<35> [특허문헌 1] 일본국 공개특허공보 특개평3-259585호 공보

<36> [특허문헌 2] 일본국 공개특허공보 특개2004-296903호 공보

<37> [특허문헌 3] 일본국 공개특허공보 특개2004-327581호 공보

<38> [특허문헌 4] 일본국 공개특허공보 특개2001-119096호 공보

<39> [특허문헌 5] 일본국 공개특허공보 특개2000-68586호 공보

발명이 이루고자 하는 기술적 과제

<40> 공진기 단면의 반사율 제어막을 산화 알루미늄이나 질화 알루미늄의 단층막으로 형성할 경우나, 반사율 제어막을 산화 알루미늄이나 질화 알루미늄의 막을 포함하는 다층막으로 형성하고, 산화 알루미늄이나 질화 알루미늄에 의해 최표층막을 형성할 경우에는, 최표층막이 먼저 서술한 수분의 침입에 의해 반사율이 변화되고, 이에 따라 COD열화가 발생하기 쉽다는 문제점이 있었다.

<41> 또 반사율 제어막을 다층막으로 형성하고, 산화 알루미늄이나 질화 알루미늄의 막을 최표층막으로 하지 않고, 이들의 막보다도 내습성이 높은 막, 예를 들면 산화 실리콘 등으로 최표층막을 형성할 경우에는, 반드시 최표층막으로의 수분의 침입에 의한 반사율의 변화에 의해 COD열화가 발생하는 것은 아니지만, 최표층막도 반사율 제어막의 일부를 구성하고 있으므로, 레이저광의 파장을 λ 로 했을 때 소정의 두께, 예를 들면 광학 길이로서 $\lambda / 4$ 혹은 $\lambda / 2$ 의 두께가 필요하게 된다. 이 경우, 최표층막의 열전도율이 1단 하층의, 예를 들면 산화 알루미늄이나 질화 알루미늄의 막의 열전도율보다도 낮을 경우에는, 최표층막은 하층의 막에 비교하여 열확산이 양호하게 행해지지 않아, COD열화가 일어나기 쉽다. 또한 최표층에 내습성에 뛰어난 재질의 막을 사용하면 원하는 반사율을 구비한 다층막을 구성하는 재료선택이 어려우며, 설계의 자유도가 현저하게 저하한다는 문제점도 있었다.

<42> 본 발명은 상기의 문제점을 해결하기 위한 것으로서, 제1의 목적은 간단한 구성에 의한 COD열화가 일어나기 어려운 표면막을 공진기의 단면에 배치함으로써 신뢰성이 높은 반도체 레이저장치를 구성하는 것이다.

발명의 구성 및 작용

<43> 본 발명에 따른 반도체 레이저장치는, 주된 빛의 출사 단면인 전단면과 이 전단면에 대향하는 후단면을 가지고 이들 양단면의 사이가 공진기가 되는 반도체 레이저 본체와, 이 반도체 레이저 본체의 전단면 또는 후단면 위에 배치되는 동시에, 제1의 열전도율을 가지는 제1의 유전체막의 단층막에 의해 형성되거나 혹은 제1의 유전체막이 전단면 또는 후단면으로부터 가장 먼 층으로서 배치된 다층막에 의해 구성된 반사율 제어막과, 이 반사율 제어막의 제1의 유전체막 위에 배치되는 동시에 막두께가 20nm이하이며 제1의 열전도율보다도 작은 제2의 열전도율을 가지는 표면 보호막을 구비한 것이다.

<44> 실시예 1

<45> 도 1은 본 발명의 일 실시예에 따른 반도체 레이저의 단면도이다. 또한 이하의 도면에 있어서 도 1과 동일한 부호는 동일하거나 또는 그에 상당하는 것을 나타낸다.

- <46> 도 1의 반도체 레이저(10)의 단면도는 반도체 레이저의 도파로 방향으로 평행한 단면에 있어서의 단면도이며, 화살표는 반도체 레이저(10)의 출사광(12)이다.
- <47> 이 반도체 레이저(10)는, 일레로서의 발진 파장이 660nm의 적색 반도체 레이저이다.
- <48> 반도체 레이저(10)는 n형의 GaAs기판(14)과 이 GaAs기판(14) 위에 순차 배치된 n형 클래드층(16), 활성층(18) 및 p형 클래드층(20)이 배치되고, n형 클래드층(16), 활성층(18) 및 p형 클래드층(20)에 의해 공진기(22)가 형성되고 있다. 또 p형 클래드층(20)의 표면상에는 p전극(32)이, GaAs기판(14)의 후면 위에는 n전극(34)이 각각 배치되고 있다.
- <49> 반도체 레이저 본체(36)는, GaAs기판(14), 이 GaAs기판(14) 위에 배치된 공진기(22), p전극(32) 및 n전극(34)에 의해 구성되고 있다. 이 반도체 레이저 본체(36)의 등가 굴절율은, 예를 들면 3.817이다.
- <50> 주된 레이저광을 출사하는 측의 공진기(22)의 단면을 포함하는 벽개면을 여기에서는 반도체 레이저 본체(36)의 전단면(24)으로 하고, 반도체 레이저 본체(36)를 통해 전단면(24)과 대향하는 벽개면을 여기에서는 반도체 레이저 본체(36)의 후단면(26)으로 한다. 그리고 반도체 레이저 본체(36)의 전단면(24)의 표면에 밀착해서 앞부 표면막(28)이 배치되고, 반도체 레이저 본체(36)의 후단면(26)에 밀착해서 후부 표면막(30)이 배치되고 있다.
- <51> 도 2는 본 발명의 일 실시예에 따른 반도체 레이저의 앞부 표면막 근방의 부분 단면도이다.
- <52> 도 2에 나타나 있는 바와 같이, 반사율이 3%정도의 저반사막을 얻기 위해 배치된 앞부 표면막(28)에 있어서, 반도체 레이저 본체(36)의 전단면(24)에 밀착하여 형성된 제1층막은, 반사율 제어막인 제1의 유전체막으로서의 산화 알루미늄막(38)이다. 산화 알루미늄막(38)은 굴절율이 1.65이고, 광학 길이가 $\lambda/4$ 의 막두께를 가지며, 그 막두께는 100nm이다.
- <53> 이 산화 알루미늄막(38) 위에 밀착하여 표면 보호막으로서의 산화 실리콘(SiO_x)막(40)이 배치되어 있다. 이 산화 실리콘 막(40)은 굴절율이 1.45이고 막두께는, 예를 들면 이 실시예의 산화 실리콘 막(40)에서는, 5nm이다.
- <54> 도 3은 본 발명의 일 실시예에 따른 반도체 레이저의 후부 표면막 근방의 부분 단면도이다.
- <55> 도 3에 있어서, 반사율이 75%정도의 고반사막을 얻기 위해 배치된 후부 표면막(30)은, 반도체 레이저 본체(36)의 후단면(26)에 밀착하여 배치된 반사율 제어막으로서의 5층막(42)과 이 5층막 위에 밀착하여 배치된 표면 보호막으로서의 산화 실리콘 막(40)으로 구성되고 있다.
- <56> 5층막(42)은, 반도체 레이저 본체(36)에 밀착하는 제1층의 유전체막으로서, GaAs와의 밀착성이 좋은 산화 알루미늄막(38)이 배치된다. 산화 알루미늄막(38)은 굴절율이 1.65이며, 광학 길이가 $\lambda/4$ 의 막두께를 가지고, 그 막두께는 100nm이다.
- <57> 5층막(42)의 제2층의 유전체막으로서 실리콘 막(44)이 배치되고, 이 실리콘 막(44)은 굴절율이 3.0이고, 광학 길이가 $\lambda/4$ 의 막두께를 가지며, 그 막두께는 55nm이다.
- <58> 5층막(42)의 제3층의 유전체막은 제1층의 산화 알루미늄막(38)과, 5층막(42)의 제4층의 유전체막은 제2층의 실리콘 막(44)과, 5층막(42)의 제5층의 유전체막은 제1층의 산화 알루미늄막(38)과, 각각 같은 구성이다.
- <59> 이러한 구성을 가지는 반도체 레이저(10)는 p전극(32)에 고전위가, 또한 n전극(34)에 저전위가 인가되고, 반사율이 낮은 앞부 표면막(28)과 반사율이 높은 후부 표면막(30) 사이에서 공진기(22)를 통해 레이저발진이 여기되며, 반도체 레이저 본체(36)의 전단면(24)으로부터 앞부 표면막(28)을 통해 레이저광이 출사된다.
- <60> 도 4는 본 발명의 일 실시예에 따른 반도체 레이저의 전단면에, 산화 알루미늄막과 이 산화 알루미늄막 위에 형성된 산화 실리콘 막이 배치되었을 경우의 반사율의 파장 의존성을 나타내는 그래프이다.
- <61> 단층의 산화 알루미늄막은 그 막두께를 제어함으로써 비교적 자유롭게 그 반사율을 변화시킬 수 있기 때문에, 반사 제어막으로서 뛰어난 특성을 가지고 있지만, 고온·고습환경 하에서의 내습성이라는 점에서는 반드시 만족할 만한 재료는 아니다. 이 때문에, 보다 내습성이 뛰어난 재료로서 산화 실리콘 막을 표면 보호막으로서 산화 알루미늄막 위에 형성한다.
- <62> 도 4에 나타나 있는 바와 같이, 산화 알루미늄막(38)과 산화 실리콘 막(40)을 반도체 레이저의 전단면에 형성했을 경우, 발진 파장이 660nm의 빛에 대하여 2.9%의 반사율을 가진다.
- <63> 이와 관련하여 반도체 레이저의 전단면에 산화 알루미늄막 만을 형성한 경우의 반사율의 파장 의존성을 나타내

는 곡선은 도 4의 곡선과 대략 일치하며, 발진 파장이 660nm의 빛에 대하여 2.8%의 반사율을 가지고 있다.

- <64> 따라서 5nm정도의 산화 실리콘 막(40)을 반사율 제어막, 여기에서는 산화 알루미늄막(38) 위에 부가했다고 해도 반사율이 0.1%밖에 변화되지 않고 있다.
- <65> 도 5는 본 발명의 일 실시예에 따른 반도체 레이저의 후단면에 배치된 5층막과 이 5층막 위에 산화 실리콘 막을 형성했을 경우의 반사율의 파장 의존성을 나타내는 그래프이다.
- <66> 이 5층막의 제5층은 산화 알루미늄막(38)이 되고 있으므로, 고온·고습 환경하에서의 내습성이라는 점에서는 반드시 만족하는 재료는 아니다. 이 때문에 보다 내습성이 뛰어난 재료로서 산화 실리콘 막(40)을 표면 보호막으로서 산화 알루미늄막(38) 위에 형성한다. 도 5에 나타나 있는 바와 같이, 5층막(42)과 산화 실리콘 막(40)을 형성했을 경우에는, 발진 파장이 660nm의 빛에 대하여 77.0%의 반사율을 가진다.
- <67> 이와 관련하여 반도체 레이저의 후단면에 5층막만이 배치되었을 경우의 반사율의 파장 의존성을 나타내는 곡선은 도 5의 곡선과 대체로 일치하며, 발진 파장이 660nm의 빛에 대하여 77.1%의 반사율을 가진다.
- <68> 따라서 5nm정도의 산화 실리콘 막(40)을 반사율 제어막, 여기에서는 5층막(42) 위에 부가했다고 해도 반사율이 0.1%밖에 변화되지 않고 있다.
- <69> 다음에, 산화 실리콘 막(40)의 내습성능에 관하여 설명한다.
- <70> 도 6은 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 5nm의 산화 실리콘 막의 내습성능을 나타내는 그래프이다. 도 7은 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 10nm의 산화 실리콘 막의 내습성능을 나타내는 그래프이다. 도 8은 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 20nm의 산화 실리콘 막의 내습성능을 나타내는 그래프이다. 도 9는 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 50nm의 산화 실리콘 막의 내습성능을 나타내는 그래프이다.
- <71> 도 6, 도 7, 도 8 및 도 9에 나타낸 산화 실리콘 막의 내습성능은, 막두께가 100nm의 산화 알루미늄막을 성막한 후에 소정의 막두께를 가지는 산화 실리콘 막을 성막하고, 이 산화 실리콘 막의 성막 직후의 반사율 스펙트럼(도면에 있어서 곡선a로 나타낸다)을 측정하고, 이어서 온도 120℃, 습도 100%의 환경하에서 100시간 방치하는 내습성 시험을 행하며, 이 내습성 시험 후의 반사율 스펙트럼(도면에 있어서 실선 b로 나타낸다)을 측정하여, 그 변화의 정도를 비교한 것이다.
- <72> 도 6에 나타나 있는 바와 같이, 막두께 5nm의 산화 실리콘 성막 직후의 반사율 스펙트럼과 내습성 시험 후의 반사율 스펙트럼은 거의 일치하므로, 거의 변화되지 않으며, 산화 실리콘 막이 뛰어난 내습성능을 나타내는 것을 알 수 있다.
- <73> 이 경향은 도 7, 도 8 및 도 9에 도시된, 산화 실리콘 막의 막두께가 10nm, 20nm 및 50nm의 경우의 그래프에 있어서도 마찬가지이다.
- <74> 단, 산화 실리콘 막의 막두께에 의해 반사율 스펙트럼 그 자체가 약간 변화되며, 막두께가 20nm정도까지는 그만큼 반사율 스펙트럼 그 자체의 차이는 없지만, 막두께가 50nm정도가 되면 막두께가 20nm정도의 산화 실리콘 막의 경우에 비해 반사율 스펙트럼 그 자체의 차이가 커진다.
- <75> 따라서 이 실시예에 있어서의 산화 실리콘 막(40)의 막두께를 5nm로 하고 있었지만, 막두께가 20nm이하 정도이면, 산화 알루미늄막의 반사율을 유지하면서, 내습성을 향상시킬 수 있다.
- <76> 그러나 산화 실리콘 막을 형성할 때에 있어서의 막형성의 제어성을 고려하면, 막두께가 10nm근방의 산화 실리콘 막이 바람직하다고 생각된다.
- <77> 또한, 산화 실리콘 막(40)의 열전도율은 그 하층에 배치된 산화 알루미늄막(38)의 열전도율에 비해 작다. 따라서 열방산이라는 시점에서 생각하면 산화 실리콘 막(40)은 얇은 만큼 바람직하다고 생각되지만, 위에 서술한 것 같이, 막형성의 제어성을 고려하면, 막두께가 10nm근방의 산화 실리콘 막이 바람직하다고 생각된다.
- <78> 이상과 같이 산화 실리콘 막(40)에 의해 내습성능이 향상하고 산화 알루미늄막(38)의 반사율의 변화가 저지되어, 산화 실리콘 막(40)의 막두께가 얇아지는 것에 의한 양호한 열방산이 행해지는 것에 의해, 앞부 표면 막(28)에 있어서의 COD열화가 억제된다.
- <79> 이와 같이 산화 알루미늄막(38) 위에 밀착하여 표면 보호막으로서의 산화 실리콘(SiO_x)막(40)을 형성함으로써, 반도체 레이저(10)를 불활성 기체나 건조공기로 밀폐하지 않은 환경에서 레이저발진을 행하여 레이저광의 출사

단면근방의 온도가 상승해도 반사율이 변화되지 않기 때문에, 반도체 레이저의 출력 특성으로의 악영향이 회피되는 동시에 반사율의 변화나 막질의 변화가 발생하지 않아 COD열화를 억제 할 수 있다.

- <80> 여기에 설명한 산화 실리콘 막(40)에 의한 내습성능의 향상이나, 산화 실리콘 막(40)의 박막화에 의한 열방산 특성의 향상은, 반도체 레이저(10)에 있어서의 앞부 표면막(28)뿐만아니라, 반사율 제어막으로서 5층막(42)을 사용한 후부 표면막(30)에 있어서도 같은 효과를 나타낸다.
- <81> 또한 공지 문헌에 게시되는 바와 같이, 반사율 제어막의 최표층막으로서 산화 실리콘 막을 사용했을 경우, 소정의 반사율을 얻기 위해 필요한 광학 길이를 가지는 막두께로 해야 하므로, 막두께를 적절히 얇게 할 수 없으며, 경우에 따라서는 표면막 총체로서 양호한 열방산 특성을 얻을 수 없는 경우가 발생하는 경우도 있었다. 그러나 이 실시예와 같은 앞부 표면막(28)이나 후부 표면막(30)에 있어서는, 반사율 제어막으로서의 산화 알루미늄막(38)이나 5층막(42)은 별도로 표면 보호막인 막두께가 얇은 산화 실리콘 막(40)을 설치하고 있다.
- <82> 즉 이것은 반사율 제어막의 반사율에 영향을 주지 않는 표면 보호막을 반사율 제어막 위에 배치하는 것이다. 따라서 표면 보호막이 열전도율이 작은 재질이라고 해도, 표면 보호막의 막두께를 얇게 함으로써 반사율 제어막을 포함하는 표면막 총체로서 양호한 열방산 특성을 얻을 수 있다는 이점을 구비하고 있다.
- <83> 또한 앞부 표면막(28)이나 후부 표면막(30)을, 반사율 제어막과 이 반사율 제어막의 반사율에 영향을 주지 않는 표면 보호막으로 분리함으로써, 적절한 반사율을 유지하면서 외부매질의 환경, 예를 들면 고온·고습도 환경으로부터 충분히 차폐되므로, 앞부 표면막(28)이나 후부 표면막(30)의 설계의 자유도를 높일 수 있다.
- <84> 도 10은 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 5nm의 산화 탄탈막의 내습성능을 나타내는 그래프이다. 도 11은 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 10nm의 산화 탄탈막의 내습성능을 나타내는 그래프이다. 도 12는 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 20nm의 산화 탄탈막의 내습성능을 나타내는 그래프이다. 도 13은 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 50nm의 산화 탄탈막의 내습성능을 나타내는 그래프이다.
- <85> 도 10, 도 11, 도 12 및 도 13에 도시된 내습성능은 산화 실리콘 막으로 바꾸어 산화 탄탈을 사용했을 경우의 내습성능이다.
- <86> 이 경우도, 산화 탄탈의 내습성능은, 막두께가 100nm의 산화 알루미늄막을 성막한 후에 소정의 막두께를 가지는 산화 탄탈막을 성막하고, 이 산화 탄탈막의 성막 직후의 반사율 스펙트럼(도면에 있어서 파선 a로 나타낸다)을 측정하고, 이어서 온도 120℃, 습도 100%의 환경하에서 100시간 방치하는 내습성 시험을 행하여, 이 내습성 시험 후의 반사율 스펙트럼(도면에 있어서 실선 b으로 도시함)을 측정하고, 그 변화의 정도를 비교한 것이다.
- <87> 도 10, 도 11, 도 12 및 도 13에 도시된 산화 탄탈의 내습성능은, 산화 탄탈 성막 직후의 반사율 스펙트럼과 내습성 시험 후의 반사율 스펙트럼은 거의 일치한 그래프가 되므로 거의 변화되지 않으며, 산화 탄탈막이 뛰어난 내습성능을 나타내는 것을 알 수 있다.
- <88> 따라서, 이 실시예에 있어서의 앞부 표면막(28)이나 후부 표면막(30)의 산화 실리콘 막(40)을 산화 탄탈막으로 치환해도 산화 실리콘 막을 가지는 경우와 동일한 효과를 나타낸다.
- <89> 도 14는 본 발명의 일 실시예에 따른 산화 탄탈막의 막두께와 반사율의 변화와의 관계를 나타내는 그래프이다.
- <90> 도 14에 도시된 그래프는, 예를 들면 660nm의 반도체 레이저(10)의 앞부 표면막(28)과 마찬가지로 반사율 제어막으로서 제1층에 산화 알루미늄막을 사용하고, 이 산화 알루미늄막의 굴절율을 1.645로 하여 막두께를 83nm로 함으로써 반사율은 6%가 된다. 이 산화 알루미늄막 위에 굴절율 2.0의 산화 탄탈막을 형성했을 경우의 막두께의 변화에 대한 반사율의 변화를 나타내고 있다.
- <91> 도 14에서 알 수 있는 바와 같이, 막두께가 20nm이하에서는 반사율이 3~6%로 그다지 변화되지 않는 데 대해, 막두께가 20nm를 넘으면 막두께에 대한 반사율의 변화율이 커지고 있다.
- <92> 이 점에 관해서도 산화 실리콘 막을 표면 보호막으로 했을 경우와 동일한 경향을 볼 수 있으며, 산화 탄탈막을 표면 보호막으로 사용하는 경우에는 층 두께가 20nm이하인 것이 바람직하다.
- <93> 전술한 바와 같이 반도체 레이저(10)는 공진기(22)를 포함하는 반도체 레이저 본체(36)의 앞부 표면막(28)과 후부 표면막(30)을, 반사율 제어막의 일부로서 최표층막으로 하거나 혹은 단층막으로 한 산화 알루미늄막(38)과 표면 보호막으로서 이 산화 알루미늄막(38) 위에 배치된 막두께가 20nm이하의 산화 실리콘 막(40)을 가지고 있으므로, 산화 실리콘 막(40)에 의해 산화 알루미늄막을 포함하는 반사율 제어막의 반사율이 변화되지 않고 산화

알루미늄막(38)을 공기중의 수분으로부터 차폐할 수 있기 때문에, 환경분위기에 의한 반사율의 변화가 저지되고, 또한 산화 알루미늄막보다도 열전도율이 낮은 산화 실리콘 막을 얇게 함으로써, 앞부 표면막(28)이나 후부 표면막(30)의 총체로서의 열확산을 양호하게 유지할 수 있는 것으로, COD열화가 적은 구성이 된다.

- <94> 이상과 같이, 본 발명의 일 실시예에 따른 반도체 레이저장치는, 주된 빛의 출사 단면인 전단면과 이 전단면에 대향하는 후단면을 가지고 이들 양단면 사이가 공진기가 되는 반도체 레이저 본체와, 이 반도체 레이저 본체의 전단면 또는 후단면 위에 배치되는 동시에, 제1의 열전도율을 가지는 제1의 유전체막 혹은 제1의 유전체막이 전단면 또는 후단면으로부터 더욱 떨어진 층에 배치된 다층막에 의해 구성된 반사율 제어막과, 이 반사율 제어막의 제1의 유전체막 위에 배치되는 동시에 막두께가 20nm이하이며 제1의 열전도율보다도 작은 제2의 열전도율을 가지는 표면 보호막을 구비한 것이며, 이 구성에 의해 반사율 제어막 위에 배치된 표면 보호막에 의해 반사율 제어막의 반사율이 변화되지 않고 외부매질로부터 차폐되므로 외부환경에 의한 반사율의 변화를 방지할 수 있음과 동시에 표면 보호막을 얇게 함으로써 표면 보호막의 열전도율의 크기에 관계없이 표면 보호막의 양호한 방열 특성을 유지할 수 있으므로, 반도체 레이저의 COD열화를 억제할 수 있다. 나아가서는 간단한 구성에 의한 COD 열화가 잘 일어나지 않는 표면막을 공진기의 단면에 배치함으로써 신뢰성이 높은 반도체 레이저장치를 구성할 수 있다.
- <95> 또한, 이상의 설명에 있어서는, 반사율 제어막으로서 산화 알루미늄막에 관하여 설명했지만 질화 알루미늄 등의 알루미늄을 포함하는 산화물이나 질화물로 이루어지는 유전체막이나 실리콘 질화막에 대해서도 동일한 효과를 나타낸다.
- <96> 또한 표면 보호막을 구성하는 재료로서, 산화 실리콘(SiO_x)과 산화 탄탈에 대해 설명했지만, 산화 실리콘(SiO_x)과 산화 탄탈에 더하여, 산화지르코늄, 산화니오브, 산화하프늄으로부터 선택된 재료를 사용하여 표면 보호막을 구성해도 동일한 효과를 나타낸다.
- <97> 또 상기 설명에 있어서, 반사율 제어막과 이 위에 배치된 표면 보호막을, 반도체 레이저 본체의 전단면과 후단면의 양쪽에 배치한 예를 설명했지만, 어느 한쪽에만 설치해도 상관없다.
- <98> 이상과 같이, 본 발명에 따른 반도체 레이저장치는, 전자정보기기 등에 이용되는 반도체 레이저장치에 적합하다.

발명의 효과

- <99> 본 발명에 따른 반도체 레이저장치에 있어서는, 반사율 제어막 위에 배치된 표면 보호막에 의해 반사율 제어막의 반사율이 변화되지 않고 외부매질로부터 차폐되므로 외부환경에 의한 반사율의 변화를 방지할 수 있음과 동시에 표면 보호막을 얇게 함으로써 표면 보호막의 열전도율의 크기에 관계없이 표면 보호막의 양호한 방열 특성을 유지할 수 있으므로, 반도체 레이저의 COD 열화를 억제할 수 있다.

도면의 간단한 설명

- <1> 도 1은 본 발명의 일 실시예에 따른 반도체 레이저의 단면도,
- <2> 도 2는 본 발명의 일 실시예에 따른 반도체 레이저의 앞부 표면막 근방의 부분 단면도,
- <3> 도 3은 본 발명의 일 실시예에 따른 반도체 레이저의 후부 표면막 근방의 부분 단면도,
- <4> 도 4는 본 발명의 일 실시예에 따른 반도체 레이저의 전단면에, 산화 알루미늄막과 이 산화 알루미늄막 위에 형성된 산화 실리콘 막이 설치되었을 경우의 반사율의 파장 의존성을 나타내는 그래프,
- <5> 도 5는 본 발명의 일 실시예에 따른 반도체 레이저의 후단면에 배치된 5층막과 이 5층막위에 산화 실리콘 막을 형성했을 경우의 반사율의 파장 의존성을 나타내는 그래프,
- <6> 도 6은 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 5nm의 산화 실리콘 막의 내습성능을 나타내는 그래프,
- <7> 도 7은 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 10nm의 산화 실리콘 막의 내습성능을 나타내는 그래프,
- <8> 도 8은 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 20nm의 산화 실리콘 막의 내습성능을 나타내는 그래프,

- <9> 도 9는 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 50nm의 산화 실리콘 막의 내습성능을 나타내는 그래프,

<10> 도 10은 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 5nm의 산화 탄탈막의 내습성능을 나타내는 그래프,

<11> 도 11은 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 10nm의 산화 탄탈막의 내습성능을 나타내는 그래프,

<12> 도 12는 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 20nm의 산화 탄탈막의 내습성능을 나타내는 그래프,

<13> 도 13은 본 발명의 일 실시예의 반도체 레이저에 따른 막두께 50nm의 산화 탄탈막의 내습성능을 나타내는 그래프,


<14> 도 14는 본 발명의 일 실시예에 따른 산화 탄탈막의 막두께와 반사율의 변화와의 관계를 나타내는 그래프이다.

<15> [도면의 주요부분에 대한 부호의 설명]


<16>	22 : 공진기	36 : 반도체 레이저 본체
<17>	38 : 산화 알루미늄막	42 : 5층막
<18>	40 : 산화 실리콘 막	

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11



도면12



도면13



도면14

