(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2023年3月23日(23.03.2023)

WIPO | PCT

(10) 国際公開番号
WO 2023/042022 A1

(51) 国際特許分類:
H01L 29/786 (2006.01) *H01L 27/108* (2006.01)
H01L 21/8242 (2006.01)

(21) 国際出願番号： PCT/IB2022/058239

(22) 国際出願日： 2022年9月2日(02.09.2022)

(25) 国際出願の言語： 日本語

(26) 国際公開の言語： 日本語

(30) 優先権データ：
特願 2021-151971 2021年9月17日(17.09.2021) JP

(71) 出願人: 株式会社半導体エネルギー研究所 (**SEMICONDUCTOR ENERGY LABORATORY CO., LTD.**) [JP/JP]; 〒2430036 神奈川県厚木市長谷398 Kanagawa (JP).

(72) 発明者: 宮入秀和 (**MIYAIRI, Hidekazu**); 〒2430036 神奈川県厚木市長谷398株式会社半導体エネルギー研究所内 Kanagawa (JP). 中島基 (**NAKASHIMA, Motoki**); 〒2430036 神奈川県厚木市長谷398株式会社半導体エネルギー研究所内 Kanagawa (JP).


(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ,

(54) **Title:** SEMICONDUCTOR DEVICE AND STORAGE DEVICE

(54) 発明の名称： 半導体装置、記憶装置

図5B



(57) **Abstract:** Provided is a semiconductor device that allows for microfabrication or high integration. This semiconductor device includes: a first electrical conductor; a metal oxide disposed on the first electrical conductor; a second electrical conductor disposed on the metal oxide; a first insulator; a second insulator disposed on the first insulator; and a third electrical conductor disposed on the second insulator. The first electrical conductor has a region which overlaps with the metal oxide. The metal oxide has a first opening. The second electrical conductor has a second opening. The first opening and the second opening overlap one another. The first insulator is disposed inside each of the first opening and the second opening. The second insulator is disposed in a recessed portion of the first insulator. The third electrical conductor is disposed in a recessed portion of the second insulator.

WO 2023/042022 A1

[続葉有]

DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

— 国際調査報告（条約第21条(3)）

— 白黒。出願原本にはカラー又はグレースケールの情報が含まれており、PATENTSCOPE からのダウンロードが可能。

(57) 要約：微細化または高集積化が可能な半導体装置を提供する。 半導体装置は、第１の導電体と、第１の導電体上の金属酸化物と、金属酸化物上の第２の導電体と、第１の絶縁体と、第１の絶縁体上の第２の絶縁体と、第２の絶縁体上の第３の導電体と、を有する。第１の導電体は、金属酸化物と重畳する領域を有する。金属酸化物は、第１の開口を有する。第２の導電体は、第２の開口を有する。第１の開口と、第２の開口と、は重なる。第１の絶縁体は、第１の開口、及び第２の開口それぞれの内側に配置される。第２の絶縁体は、第１の絶縁体の凹部に配置される。第３の導電体は、第２の絶縁体の凹部に配置される。

明細書

発明の名称

半導体装置、記憶装置

技術分野

［０００１］

本発明の一態様は、トランジスタ、半導体装置、記憶装置、及び電子機器に関する。または、本発明の一態様は、トランジスタの作製方法、及び半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、およびモジュールに関する。

［０００２］

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、および発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、および電子機器などは、半導体装置を有すると言える場合がある。

［０００３］

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。また、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。

背景技術

［０００４］

１つのキャパシタと１つのトランジスタ（セルトランジスタともいう）から構成される、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）は、代表的なメモリ装置として広く用いられている。

［０００５］

メモリ装置の高集積化に伴い、メモリの占有面積の縮小が求められている。しかし、Ｓｉトランジスタを用いたメモリ装置の微細化は、技術面およびコスト面において困難になりつつある。

［０００６］

近年、半導体装置の配線を形成するＢＥＯＬ（Ｂａｃｋ　ｅｎｄ　ｏｆ　ｌｉｎｅ）工程中にトランジスタを形成できる半導体材料として、酸化物半導体が注目を集めている。従来のＳｉトランジスタ（チャネル形成領域にシリコンを有するトランジスタ）の上方に直接ＯＳトランジスタ（チャネル形成領域に金属酸化物を有するトランジスタ）を形成する技術（ＢＥＯＬ－Ｔｒ技術とも呼ばれる）は、デザインルールを維持したままで３Ｄ機能回路を構築することが可能となる。したがって、高機能なメモリ装置を低消費電力、低コストで実現できる技術として期待されている。

［０００７］

さらに、ＯＳトランジスタを縦型とすることができれば、デザインルールを$6F^2$（Ｆは最小加工寸法）から$4F^2$へと最小化することが可能となる。例えば、特許文献１には、酸化物半導体の側面が、ゲート絶縁層を介してワード線に覆われている縦型のトランジスタが開示されている。

［先行技術文献］

［特許文献］

［０００８］

［特許文献１］特開２０２１－１０８３３１号公報

発明の概要

発明が解決しようとする課題

［０００９］

本発明の一態様は、微細化または高集積化が可能なトランジスタを提供することを課題の一つとする。または、良好な電気特性を有するトランジスタを提供することを課題の一つとする。または、電気特性のばらつきが少ないトランジスタを提供することを課題の一つとする。または、オン電流が大きいトランジスタを提供することを課題の一つとする。または、信頼性が良好なトランジスタを提供することを課題の一つとする。または、新規なトランジスタを提供することを課題の一つとする。または、当該トランジスタを有する半導体装置を提供することを課題の一つとする。または、低消費電力の半導体装置を提供することを課題の一つとする。

［００１０］

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

課題を解決するための手段

［００１１］

本発明の一態様は、第１の導電体と、第１の導電体上の金属酸化物と、金属酸化物上の第２の導電体と、第１の絶縁体と、第１の絶縁体上の第２の絶縁体と、第２の絶縁体上の第３の導電体と、を有するトランジスタである。第１の導電体は、金属酸化物と重畳する領域を有する。金属酸化物は、第１の開口を有する。第２の導電体は、第２の開口を有する。第１の開口と、第２の開口と、は重なる。第１の絶縁体は、第１の開口、及び第２の開口それぞれの内側に配置される。第２の絶縁体は、第１の絶縁体の凹部に配置される。第３の導電体は、第２の絶縁体の凹部に配置される。

［００１２］

上記トランジスタにおいて、金属酸化物、および第２の導電体は、中空円筒形状を有することが好ましい。

［００１３］

また、上記トランジスタの上面視において、第１の導電体の中心は、金属酸化物の有する中空円筒形状の中心と一致しないことが好ましい。

［００１４］

また、上記トランジスタの断面視において、第１の開口側の側面、および第２の開口側の側面は、テーパ形状を有することが好ましい。

［００１５］

また、上記トランジスタにおいて、第２の絶縁体の最上部は、第１の絶縁体の最上部と高さが一致または概略一致することが好ましい。

［００１６］

また、上記トランジスタにおいて、第１の絶縁体は、第２の絶縁体より膜厚が薄い領域を有することが好ましい。

［００１７］

本発明の他の一態様は、上記トランジスタと、容量素子と、を有する記憶装置である。トランジスタは、容量素子の上方に設けられている。

［００１８］

本発明の他の一態様は、第１の絶縁体と、第１の絶縁体に埋め込まれるように配置された第１の導電体と、第１の導電体上の金属酸化物と、金属酸化物上の第２の導電体と、第２の導電体上の第３の導電体と、第２の絶縁体と、第２の絶縁体上の第３の絶縁体と、第３の絶縁体上の第４の導電体と、第４の導電体上の第５の導電体と、を有する半導体装置である。第１の導電体は、金属酸化物と重畳する領域を有する。金属酸化物は、第１の開口を有する。第２の導電体は、第２の開口を有する。第１の開口と、第２の開口と、は重なる。第２の絶縁体は、第１の開口、及び第２の開口それぞれの内側に配置される。第３の絶縁体は、第２の絶縁体の凹部に配置される。第４の導電体は、第３の絶縁体の凹部に配置される。第３の導電体は、第２の導電体の上面の少なくとも一部に接して配置される。第５の導電体は、第４の導電体の上面に接して配置される。半導体装置の上面視において、第３の導電体と、第５の導電体とは重畳しない。

［００１９］

上記半導体装置において、第２の絶縁体および第３の絶縁体と、第５の導電体との間に、第４の絶縁体を有し、第４の絶縁体は、第５の導電体の下面と接する領域を有し、第３の導電体の上面は、第４の絶縁体の下面と上面との間に位置する、ことが好ましい。

［００２０］

上記半導体装置において、金属酸化物、および第２の導電体は、中空円筒形状を有することが好ましい。

［００２１］

また、上記半導体装置の上面視において、第１の導電体の中心は、金属酸化物の有する中空円筒形状の中心と一致しないことが好ましい。

［００２２］

また、上記半導体装置の断面視において、第１の開口側の側面、および第２の開口側の側面は、テーパ形状を有することが好ましい。

［００２３］

また、上記半導体装置において、第３の絶縁体の最上部は、第２の絶縁体の最上部と高さが一致または概略一致することが好ましい。

［００２４］

また、上記半導体装置において、第２の絶縁体は、第３の絶縁体より膜厚が薄い領域を有することが好ましい。

［００２５］

また、上記半導体装置において、第５の導電体が延在する方向は、第３の導電体が延在する方向と直交する方向であることが好ましい。

［００２６］

本発明の他の一態様は、上記の半導体装置と、容量素子と、を有する記憶装置である。半導体装置は、容量素子の上方に設けられている。

発明の効果

［００２７］

本発明の一態様により、微細化または高集積化が可能なトランジスタを提供できる。または、良好な電気特性を有するトランジスタを提供できる。または、電気特性のばらつきが少ないトランジスタを提供できる。または、オン電流が大きいトランジスタを提供できる。または、信頼性が良好なトランジスタを提供できる。または、新規なトランジスタを提供できる。または、当該トランジスタを有する半導体装置を提供できる。または、低消費電力の半導体装置を提供できる。

［００２８］

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

図面の簡単な説明

［００２９］

図１Ａは、半導体装置の構成例を示す上面概略図である。図１Ｂ及び図１Ｃは、トランジスタの構成例を示す断面斜視図である。

図２Ａ及び図２Ｂは、トランジスタの構成例を示す断面斜視図である。

図３Ａ乃至図３Ｅは、半導体装置の構成例を示す上面概略図である。

図４Ａ乃至図４Ｃは、トランジスタの構成例を示す断面斜視図である。

図５Ａ及び図５Ｄは、半導体装置の構成例を示す上面図である。図５Ｂ、図５Ｃ、及び図５Ｅは、半導体装置の構成例を示す断面図である。

図６Ａ乃至図６Ｃは、半導体装置の構成例を示す断面図である。

図７Ａ及び図７Ｂは、半導体装置の構成例を示す断面図である。

図８Ａ及び図８Ｃは、半導体装置の作製方法例を示す上面図である。図８Ｂ及び図８Ｄは、半導体装置の作製方法例を示す断面図である。

図９Ａ及び図９Ｃは、半導体装置の作製方法例を示す上面図である。図９Ｂ及び図９Ｄは、半導体装置の作製方法例を示す断面図である。

図１０Ａ及び図１０Ｃは、半導体装置の作製方法例を示す上面図である。図１０Ｂ及び図１０Ｄは、半導体装置の作製方法例を示す断面図である。

図１１Ａ及び図１１Ｃは、半導体装置の作製方法例を示す上面図である。図１１Ｂ及び図１１Ｄは、半導体装置の作製方法例を示す断面図である。

図１２Ａは、半導体装置の作製方法例を示す上面図である。図１２Ｂ１及び図１２Ｂ２は、半導体装置の作製方法例を示す断面図である。

図１３Ａ及び図１３Ｃは、半導体装置の作製方法例を示す上面図である。図１３Ｂ及び図１３Ｄは、半導体装置の作製方法例を示す断面図である。

図１４Ａ及び図１４Ｃは、半導体装置の作製方法例を示す上面図である。図１４Ｂ及び図１４Ｄは、半導体装置の作製方法例を示す断面図である。

図１５Ａ及び図１５Ｃは、半導体装置の作製方法例を示す上面図である。図１５Ｂ及び図１５Ｄは、半導体装置の作製方法例を示す断面図である。

図１６Ａは、半導体装置の作製方法例を示す上面図である。図１６Ｂは、半導体装置の作製方法例を示す断面図である。

図１７Ａは、記憶装置の構成例を示す断面図である。図１７Ｂ乃至図１７Ｄは、容量素子の構成例

を示す断面図である。

図１８Ａ乃至図１８Ｅは、容量素子の構成例を示す断面図である。

図１９Ａは、記憶装置の構成例を示すブロック図である。図１９Ｂは、記憶装置の構成例を示す斜視図である。

図２０Ａは、メモリセルの構成例を示す回路図である。図２０Ｂ及び図２０Ｃは、記憶装置の構成例を示す斜視図である。

図２１は、記憶装置の構成例を示す断面図である。

図２２Ａは、半導体装置の構成例を示す回路図である。図２２Ｂは、半導体装置の構成例を示す斜視図である。

図２３Ａ乃至図２３Ｅは、記憶装置の一例を説明するための図である。

図２４Ａ乃至図２４Ｇは、電子機器の一例を説明するための図である。

図２５は記憶装置の構成例を示す断面図である。

発明を実施するための形態

［００３０］

以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

［００３１］

また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層、レジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするため、図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチングパターンを同じくし、特に符号を付さない場合がある。

［００３２］

また、特に上面図（「平面図」ともいう）、斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。

［００３３］

また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。

［００３４］

また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、

状況に応じて適切に言い換えることができる。

［００３５］

例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

［００３６］

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネルが形成される領域（以下、チャネル形成領域ともいう）を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。

［００３７］

また、ソース又はドレインの機能は、異なる極性のトランジスタを採用する場合、または回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソース又はドレインの用語は、入れ替えて用いることができる場合がある。

［００３８］

半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなる、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。なお、水も不純物として機能する場合がある。また、例えば不純物の混入によって、酸化物半導体に酸素欠損（V_O：ｏｘｙｇｅｎ　ｖａｃａｎｃｙともいう）が形成される場合がある。

［００３９］

なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。また、酸化窒化アルミニウムとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多いものである。また、酸化窒化ハフニウムとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化ハフニウムとは、その組成として、酸素よりも窒素の含有量が多いものである。

［００４０］

また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。

［００４１］

また、本明細書等において、「平行」とは、二つの直線が－１０度以上１０度以下の角度で配置されている状態をいう。したがって、－５度以上５度以下の場合も含まれる。また、「概略平行」とは、二つの直線が－３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「概略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。

［００４２］

本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。

［００４３］

また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりのドレイン電流が、室温において１×１０$^{-20}$Ａ以下、８５℃において１×１０$^{-18}$Ａ以下、または１２５℃において１×１０$^{-16}$Ａ以下であることをいう。

［００４４］

また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、「電圧」を「電位」に言い換えることができる。なお、グラウンド電位は必ずしも０Ｖを意味するとは限らない。また、電位は相対的なものであり、基準となる電位が変わることによって、配線に与えられる電位、回路などに印加される電位、回路などから出力される電位なども変化する。

［００４５］

本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。

［００４６］

なお、本明細書等において、「高さが一致または概略一致」とは、断面視において、基準となる面（例えば、基板表面などの平坦な面）からの高さが等しい構成を示す。例えば、半導体装置の製造プロセスにおいて、平坦化処理（代表的にはＣＭＰ処理）を行うことで、単層または複数の層の表面を露出する場合がある。この場合、平坦化処理の被処理面は、基準となる面からの高さが等しい構成となる。ただし、平坦化処理の際の処理装置、処理方法、または被処理面の材料によって、複数の層の高さが異なる場合がある。本明細書等においては、この場合も「高さが一致または概略一致」として扱う。例えば、基準面に対して、高さが異なる２つの層（ここでは第１の層と、第２の層とする）を有する場合であって、第１の層の上面の高さと、第２の層の上面の高さとの差が、２０ｎｍ以下である場合も、「高さが一致または概略一致」という。

［００４７］

なお、本明細書等において、「端部が一致または概略一致」とは、上面視において、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、半導体装置の作製プロセスにおいて、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重ならず、上層の輪郭が下層の輪郭より内側に位置すること、または、上層の輪郭が下層の輪郭より外側に位置することもあり、この場合も「端部が一致または概略一致」という。

［００４８］

（実施の形態１）

本実施の形態では、図１Ａ乃至図４Ｃを用いて、本発明の一態様の半導体装置の構成例、および本発明の一態様の半導体装置が有するトランジスタの構成例について説明する。

［００４９］

＜半導体装置の構成例＞

図１Ａを用いて、複数のトランジスタを有する半導体装置の構成を説明する。図１Ａは、複数のトランジスタ２０を有する半導体装置の上面図である。なお、図１Ａの上面図では、図の明瞭化のために一部の要素を省いている。

［００５０］

なお、図面において、Ｘ方向、Ｙ方向、およびＺ方向を示す矢印を付す場合がある。なお、本明細書等において、「Ｘ方向」とはＸ軸に沿う方向であり、順方向と逆方向を区別しない場合がある。「Ｙ方向」および「Ｚ方向」についても同様である。また、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに交差する方向である。より具体的には、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに直交する方向である。本明細書などでは、Ｘ方向、Ｙ方向、またはＺ方向の１つを「第１方向」または「第１の方向」と呼ぶ場合がある。また、他の１つを「第２方向」または「第２の方向」と呼ぶ場合がある。また、残りの１つを「第３方向」または「第３の方向」と呼ぶ場合がある。

［００５１］

本発明の一態様の半導体装置は、複数のトランジスタ２０を有する。図１Ａでは、半導体装置がｍ行ｎ列（ｍ、およびｎは各々独立に２以上の整数である）のマトリクス状に配置された複数のトランジスタ２０を有する例を示している。

［００５２］

なお、行と列は互いに直交する方向に延在する。本実施の形態では、Ｘ方向を「行」とし、Ｙ方向を「列」とする。なお、Ｘ方向を「列」とし、Ｙ方向を「行」としてもよい。

［００５３］

図１Ａでは、１行１列目のトランジスタ２０をトランジスタ２０［１，１］と示し、ｍ行１列目のトランジスタ２０をトランジスタ２０［ｍ，１］と示し、１行ｎ列目のトランジスタ２０をトランジスタ２０［１，ｎ］と示し、ｍ行ｎ列目のトランジスタ２０をトランジスタ２０［ｍ，ｎ］と示している。

［００５４］

また、本実施の形態などでは、任意の行を示す場合にｉ行と記す場合がある。また、任意の列を示す場合にｊ列と記す場合がある。よって、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の

整数である。また、本実施の形態などでは、ｉ行ｊ列目のトランジスタ２０をトランジスタ２０［ｉ，ｊ］と示している。なお、本実施の形態などにおいて、「ｉ＋α」（α は正または負の整数である）と示す場合は、「ｉ＋α」は１を下回らず、ｍを超えない。同様に、「ｊ＋α」と示す場合は、「ｊ＋α」は１を下回らず、ｎを超えない。

［００５５］

また、本発明の一態様の半導体装置は、行方向に延在するｍ個の導電体６２と、列方向に延在するｎ個の導電体４６と、を有する。本実施の形態などでは、１本目（１行目）の導電体６２を導電体６２［１］と示し、ｍ本目（ｍ行目）の導電体６２を導電体６２［ｍ］と示す。同様に、１本目（１列目）の導電体４６を導電体４６［１］と示し、ｎ本目（ｎ列目）の導電体４６を導電体４６［ｎ］と示す。

［００５６］

トランジスタ２０［ｉ，ｊ］は、ｉ行目の導電体６２（導電体６２［ｉ］）およびｊ列目の導電体４６（導電体４６［ｊ］）が交差する領域の下方に位置する。また、トランジスタ２０［ｉ，ｊ］は、導電体６２［ｉ］及び導電体４６［ｊ］に電気的に接続される。また、トランジスタ２０［ｉ，ｊ］は、チャネルが形成される酸化物３０［ｉ，ｊ］を有する。

［００５７］

以降で表記する導電体６２は、導電体６２［１］乃至導電体６２［ｍ］のいずれか一または複数を指す。同様に、以降で表記する導電体４６は、導電体４６［１］乃至導電体４６［ｎ］のいずれか一または複数を指す。同様に、以降で表記するトランジスタ２０は、トランジスタ２０［１，１］乃至トランジスタ２０［ｍ，ｎ］のいずれか一または複数を指す。

［００５８］

図１Ａでは、トランジスタ２０の上方に導電体４６が設けられ、導電体４６の上方に導電体６２が設けられている。また、導電体６２は行方向に延在し、導電体４６は列方向に延在するため、導電体６２と導電体４６は直交する。導電体６２及び導電体４６は、配線として機能する。

［００５９］

＜トランジスタ２０＞

図１Ｂを用いて、本発明の一態様の半導体装置が有するトランジスタ２０の構成例を説明する。図１Ｂは、図１ＡにＬ１－Ｌ２の一点鎖線で示す部位に対応する断面を含む、トランジスタ２０の斜視図である。なお、図１Ｂなどの断面を含む斜視図では、図の明瞭化のために、断面にのみハッチングパターンを適用する。また、図１Ｂに示すように断面を含む斜視図を、断面斜視図と記載する場合がある。

［００６０］

トランジスタ２０［１，１］乃至トランジスタ２０［ｍ，ｎ］は同じ構成を有するため、図１Ｂなどではトランジスタ２０と表記し、識別用の符号は付記しない。

［００６１］

図１Ｂに示すトランジスタ２０は、導電体４２ａと、導電体４２ａ上の酸化物３０と、酸化物３０上の導電体４２ｂと、絶縁体５０と、導電体６０と、を有する。導電体４２ａ、酸化物３０、および導電体４２ｂは、上面視において、円形状を有する。また、導電体４２ａ、酸化物３０、および導電体４２ｂは、Ｚ方向に延在している。よって、図１Ｂに示すように、導電体４２ａ、酸化物３０、および導電体４２ｂは、円筒形状（円柱形状ともいう）を有する。なお、導電体４２ａ、酸

化物３０、および導電体４２ｂが有する円筒形状は、Ｚ方向に延在している。また、導電体４２ａは凹部を有する。また、酸化物３０および導電体４２ｂは、上面視において、導電体４２ａが有する凹部と重なる領域に開口を有する。つまり、図１Ａに示すように、酸化物３０および導電体４２ｂの上面は、中空円形状を有する。別言すると、酸化物３０および導電体４２ｂは、中空部が設けられた円筒形状を有する。なお、酸化物３０、および導電体４２ｂが有する開口を、開口部、中空、中空部などと呼ぶ場合がある。また、中空部が設けられた円筒形状を中空円筒形状と呼ぶ場合がある。

［００６２］

なお、図１Ａでは、酸化物３０の上面を中空円形状としているが、本発明はこれに限られるものではない。例えば、酸化物３０の上面は、中空の楕円形状であってもよいし、中空の多角形状であってもよいし、角部が丸みを帯びている中空の多角形状であってもよい。ここで、多角形状とは、三角形、四角形、五角形、および六角形などを指す。

［００６３］

また、導電体４２ａが凹部を有し、かつ、酸化物３０および導電体４２ｂが開口を有することを、導電体４２ａ、酸化物３０、および導電体４２ｂの積層体が凹部を有すると表記する場合がある。なお、導電体４２ａは開口を有してもよい。このとき、導電体４２ａ、酸化物３０、および導電体４２ｂの積層体は開口を有すると表記する場合がある。

［００６４］

絶縁体５０及び導電体６０は、導電体４２ａが有する凹部の内側、ならびに酸化物３０および導電体４２ｂが有する開口の内側に配置されている。絶縁体５０は、導電体６０の側面と接する領域と、導電体６０の底面と接する領域と、を有する。

［００６５］

導電体６０は、ゲート電極として機能する。また、絶縁体５０は、ゲート絶縁体として機能する。なお、ゲート絶縁体は、ゲート絶縁層、またはゲート絶縁膜と呼ぶ場合もある。また、導電体４２ａは、ソース電極およびドレイン電極の一方として機能し、導電体４２ｂは、ソース電極およびドレイン電極の他方として機能する。また、酸化物３０の導電体６０と重畳する領域の少なくとも一部はチャネル形成領域として機能する。なお、酸化物３０の導電体６０と重畳する領域は、絶縁体５０を介して酸化物３０の導電体６０と対向する領域と言い換えることができる。

［００６６］

トランジスタ２０は、ソース電極およびドレイン電極の一方がチャネル形成領域の下方に位置し、ソース電極およびドレイン電極の他方がチャネル形成領域の上方に位置することで電流が縦方向に流れる、所謂縦型トランジスタである。縦型トランジスタは、最小ピッチの配線が交差するクロスポイントに形成することができる。具体的には、トランジスタ２０は、導電体６２と導電体４６とが交差する領域の下方に形成される。したがって、半導体装置の微細化または高集積化を図ることができる。具体的には、デザインルールを$６Ｆ^{２}$から$４Ｆ^{２}$へと最小化することが可能となる。

［００６７］

なお、トランジスタ２０のチャネル長は、断面視において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。つまり、トランジスタ２０のチャネル長は、酸化物３０の膜厚

に相当する。したがって、トランジスタ２０では酸化物３０の膜厚によってチャネル長を調整できるため、酸化物３０の膜厚を薄くすることでチャネル長の短いトランジスタ２０を作製することができる。薄膜が形成可能な成膜方法を用いて酸化物３０を成膜することで、例えば、トランジスタ２０のチャネル長を、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、１０ｎｍ以下、８ｎｍ以下、または５ｎｍ以下とすることができる。つまり、酸化物３０を、膜厚が例えば３ｎｍ以上３０ｎｍ以下となるように形成するとよい。ＯＳトランジスタはオフ電流が極めて小さいため、上記のチャネル長であっても、トランジスタ２０のオフ電流を小さくすることができる。

［００６８］

一方、トランジスタを飽和領域で動作させる場合、飽和領域における電気特性を向上させるために、トランジスタのチャネル長を長くする場合がある。トランジスタ２０は縦型トランジスタであるため、トランジスタ２０の上面視における占有面積は、酸化物３０の膜厚に依存しない。よって、チャネル長に相当する酸化物３０の膜厚は厚くてもよい。例えば、酸化物３０の膜厚は、３０ｎｍを超えて１００ｎｍ以下であってもよい。

［００６９］

以上より、酸化物３０の膜厚は、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上３０ｎｍ以下、より好ましくは５ｎｍ以上３０ｎｍ以下、さらに好ましくは５ｎｍ以上１５ｎｍ以下とする。

［００７０］

また、トランジスタ２０のチャネル幅は、上面視において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、チャネル長方向を基準として垂直方向のチャネル形成領域の長さをいう。つまり、トランジスタ２０のチャネル幅は、酸化物３０が有する中空の円周に相当する。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。

［００７１］

なお、チャネル長、およびチャネル幅は、例えば、断面ＴＥＭ像を解析することなどによって、値を決定することができる。

［００７２］

トランジスタ２０は、チャネル形成領域を含む酸化物３０に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。

［００７３］

また、半導体として機能する金属酸化物のバンドギャップは、２ｅＶ以上が好ましく、２．５ｅＶ以上がより好ましい。バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減できる。

［００７４］

酸化物３０は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、および錫から選ばれる一種または複数種が含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、およびコバルトなどから選ばれる一種、

または複数種が含まれていてもよい。

［００７５］

ここでは、酸化物３０として、インジウム、元素M、及び亜鉛を有するＩｎ－M－Ｚｎ酸化物を用いる場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウム、または錫とする。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、またはコバルトなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。特に、元素Mは、ガリウム、アルミニウム、イットリウム、及び錫から選ばれる一種または複数種であることが好ましい。また、酸化物３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、またはインジウム酸化物を用いてもよい。

［００７６］

具体的には、酸化物３０として、Ｉｎ：M：Ｚｎ＝４：２：３［原子数比］もしくはその近傍の組成、Ｉｎ：M：Ｚｎ＝１：１：１［原子数比］もしくはその近傍の組成、Ｉｎ：M：Ｚｎ＝１：１：１．２［原子数比］もしくはその近傍の組成、又はＩｎ：M：Ｚｎ＝１：１：２［原子数比］もしくはその近傍の組成の金属酸化物を用いることができる。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。

［００７７］

特に、酸化物３０として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物（ＩＧＺＯとも記す）を用いることが好ましい。又は、酸化物３０としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、及び亜鉛（Ｚｎ）を含む酸化物（ＩＡＺＯとも記す）を用いてもよい。又は、酸化物３０としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物（ＩＡＧＺＯ、ＩＧＡＺＯ、またはＡＧＩＺＯとも記す）を用いてもよい。

［００７８］

なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

［００７９］

縦型トランジスタのチャネル形成領域にシリコンを用いる場合、基板浮遊効果が生じることで、当該縦型トランジスタの電気特性が不安定となる。一方、ＩＧＺＯ、ＩＡＺＯ、およびＩＡＧＺＯなどの金属酸化物は、正孔有効質量が大きい。したがって、当該金属酸化物をチャネル形成領域に用いることで、チャネル形成領域において正孔が蓄積されるのを抑制し、基板浮遊効果の影響が小さいまたは実質的にない縦型トランジスタを作製することができる。つまり、酸化物３０に上記金属酸化物を用いることで、トランジスタ２０に安定した電気特性を付与することができる。したがって、良好な電気特性を有するトランジスタを提供できる。また、電気特性のばらつきが少ないトランジスタを提供できる。

［００８０］

また、酸化物３０は、結晶性を有することが好ましい。特に、酸化物３０として、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。

［００８１］

ＣＡＡＣ－ＯＳは、結晶性の高い、緻密な構造を有しており、不純物および欠陥（例えば、酸素欠損など）が少ない金属酸化物である。特に、金属酸化物の形成後に、金属酸化物が多結晶化しない程度の温度（例えば、４００℃以上６００℃以下）で加熱処理することで、ＣＡＡＣ－ＯＳをより結晶性の高い、緻密な構造にすることができる。このようにして、ＣＡＡＣ－ＯＳの密度をより高めることで、当該ＣＡＡＣ－ＯＳ中の不純物または酸素の拡散をより低減することができる。

［００８２］

また、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。

［００８３］

また、酸化物３０としてＣＡＡＣ－ＯＳなどの結晶性を有する金属酸化物を用いることで、ソース電極またはドレイン電極による、酸化物３０からの酸素の引き抜きを抑制できる。これにより、熱処理を行っても、酸化物３０から酸素が引き抜かれることを低減できるため、トランジスタ２０は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。

［００８４］

酸化物３０としてＣＡＡＣ－ＯＳを用いる場合、ＣＡＡＣ－ＯＳが有する結晶のｃ軸は、酸化物３０となる金属酸化膜の被形成面または上面に垂直または概略垂直な方向を向いている。別言すると、ＣＡＡＣ－ＯＳが有する結晶は、酸化物３０となる金属酸化膜の被形成面または上面に対してｃ軸配向している。つまり、酸化物３０が有する結晶は、基板面に対してｃ軸配向している。

［００８５］

なお、酸化物３０として例えばＩＧＺＯ、およびＩＡＺＯなどのＩｎ－Ｍ－Ｚｎ酸化物を用いる場合、酸化物３０が有する結晶の結晶構造として、例えば、$YbFe_2O_4$型構造、$Yb_2Fe_3O_7$型構造、およびこれらの変形型構造などがある。

［００８６］

酸化物３０の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ　Ｌａｓｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。酸化物３０の成膜は、特にスパッタリング法を用いて行うことが好ましい。スパッタリング法を用いることで、結晶性を有する金属酸化物を形成することができる。また、スパッタリング法は、薄膜が形成可能な成膜方法であるため、酸化物３０の成膜に好適に用いることができる。

［００８７］

ここで、半導体として機能する金属酸化物の側面がゲート絶縁層を介してワード線に覆われている、所謂ゲートオールアラウンド構造のトランジスタでは、ワード線またはゲート絶縁層に形成される開口部の内側に金属酸化物が形成される。当該トランジスタを微細化するには、開口部の内壁を基板面に対してできる限り垂直にする必要がある。このとき、当該金属酸化物の成膜時に高い段差被覆性が必要とされるため、当該金属酸化物の成膜方法の自由度が制限されてしまう。

［００８８］

一方、トランジスタ２０は、導電体４２ａ、酸化物３０、及び導電体４２ｂの積層体に凹部または開口を形成し、当該凹部または当該開口の内側に絶縁体５０および導電体６０を形成することで、作製される。このとき、酸化物３０は、導電体４２ａ上に形成すればよく、酸化物３０の成膜時に高い段差被覆性は必要とされない。したがって、酸化物３０の成膜方法を自由に適用することができる。例えば、酸化物３０の成膜にスパッタリング法を用いることができ、結晶性を有する金属酸化物を形成することができる。

［００８９］

なお、上記凹部または上記開口の形成には、ＬＥＬＥ（Ｌｉｔｈｏ－Ｅｔｃｈ－Ｌｉｔｈｏ－Ｅｔｃｈ）およびＳＡＤＰ（Ｓｅｌｆ－Ａｌｉｇｎｅｄ Ｄｏｕｂｌｅ Ｐａｔｔｅｒｎｉｎｇ）などのダブルパターニング、ＳＡＱＰ（Ｓｅｌｆ－Ａｌｉｇｎｅｄ Ｑｕａｄｒｕｐｌｅ Ｐａｔｔｅｒｎｉｎｇ）などのクアドロプルパターニング、ならびにオクタブルパターニングなどのマルチパターニング技術を用いるとよい。マルチパターニング技術を用いることで、微細な凹部または微細な開口を形成することができる。

［００９０］

また、レジストパターンに対してシュリンク剤を用いることで、レジストパターンの開口部を縮小してもよい。例えば、シュリンク剤をレジスト表面に塗布した後、加熱処理を行う。これにより、レジストがシュリンク剤と反応し、レジストの表面に反応層が形成される。このとき、レジストパターンの開口部の側面に反応層が形成されるため、当該開口部を縮小することができる。開口部が縮小したレジストパターンを用いることで、微細な凹部または微細な開口を形成することができる。なお、上記シュリンク剤は、パターンシュリンク剤、またはホールシュリンク剤と呼ばれることがある。

［００９１］

また、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いた露光により、微細なパターンを直接形成してもよい。

［００９２］

また、上記の方法を組み合わせてパターニングを行ってもよい。

［００９３］

以上より、基板浮遊効果の影響が小さい又は実質的にない酸化物半導体をスパッタリング法により成膜した後、ＳＡＱＰ等のマルチパターニング技術を用いて中空部を有する円筒形状のチャネルを形成する。中空部にゲート電極を設けた縦型トランジスタ構造とすることで、微細化が可能なトランジスタを提供できる。当該トランジスタを用いることで、最小加工寸法（Ｆ）が例えば１５ｎｍ以下のメモリセルを実現できる。ここで、最小加工寸法（Ｆ）は、例えば、導電体４６のＸ方向の幅、または導電体６２のＹ方向の幅とする。

［００９４］

導電体４２ａは酸化物３０の下面に接して設けられ、導電体４２ｂは酸化物３０の上面に接して設けられる。なお、以下において、導電体４２ａと導電体４２ｂをまとめて導電体４２と呼ぶ場合がある。

［００９５］

導電体４２としては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、またはチタンお

よびアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、またはランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。

［００９６］

なお、導電体４２ａとなる導電膜、および導電体４２ｂとなる導電膜は、異なる工程で成膜される。よって、導電体４２ａおよび導電体４２ｂは、異なる材料で形成されてもよいし、同じ材料で形成されてもよい。

［００９７］

なお、酸化物３０などに含まれる水素が、導電体４２ａに拡散する場合がある。特に、導電体４２ａにタンタルを含む窒化物を用いることで、酸化物３０などに含まれる水素は、導電体４２ａに拡散しやすく、拡散した水素は、導電体４２ａが有する窒素と結合することがある。つまり、酸化物３０などに含まれる水素は、導電体４２ａに吸い取られる場合がある。同様に、酸化物３０などに含まれる水素が、導電体４２ｂに拡散する場合がある。特に、導電体４２ｂにタンタルを含む窒化物を用いることで、酸化物３０などに含まれる水素は、導電体４２ｂに拡散しやすく、拡散した水素は、導電体４２ｂが有する窒素と結合することがある。つまり、酸化物３０などに含まれる水素は、導電体４２ｂに吸い取られる場合がある。

［００９８］

また、導電体４２ａと酸化物３０とが接した状態で加熱処理を行う場合、導電体４２ａ近傍の酸化物３０は、シート抵抗が低下することがある。また、キャリア濃度が増加することがある。したがって、導電体４２ａ近傍の酸化物３０を、自己整合的に低抵抗化することができる。同様に、導電体４２ｂと酸化物３０とが接した状態で加熱処理を行う場合、導電体４２ｂ近傍の酸化物３０は、シート抵抗が低下することがある。また、キャリア濃度が増加することがある。したがって、導電体４２ｂ近傍の酸化物３０を、自己整合的に低抵抗化することができる。

［００９９］

上記の場合、例えば、図１Ｃに示すように、酸化物３０に、領域３０ｎ１、及び領域３０ｎ２が形成される。ここで、図１Ｃは、トランジスタ２０の断面斜視図である。

［０１００］

領域３０ｎ１は、酸化物３０の、導電体４２ａ近傍の低抵抗化された領域であり、領域３０ｎ２は、酸化物３０の、導電体４２ｂ近傍の低抵抗化された領域である。領域３０ｎ１および領域３０ｎ２は、ソース領域またはドレイン領域として機能する。また、酸化物３０の、チャネル形成領域として機能する領域を、領域３０ｉと表記する。なお、酸化物３０において、各領域の境界を明確に検出することが困難な場合がある。

［０１０１］

なお、導電体４２ａに用いる材料によっては、領域３０ｎ１が形成されない場合がある。このとき、酸化物３０は、領域３０ｉと、領域３０ｎ２と、を有する。同様に、導電体４２ｂに用いる材料によっては、領域３０ｎ２が形成されない場合がある。このとき、酸化物３０は、領域３０ｎ１と、領域３０ｉと、を有する。

［０１０２］

絶縁体５０は、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。当該構成にすることで、酸化物３０に含まれる酸素が、導電体６０へ拡散するのを抑制できる。つまり、酸化物３０に酸素欠損が形成されるのを抑制できる。また、酸化物３０に含まれる酸素による導電体６０の酸化を抑制できる。したがって、トランジスタ２０の電気特性を良好にし、信頼性を向上させることができる。

［０１０３］

絶縁体５０としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いることが好ましい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、またはハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。

［０１０４］

また、絶縁体５０は、高誘電率（ｈｉｇｈ－ｋ）材料を用いてもよい。絶縁体５０として高誘電率材料を用いることで、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。よって、絶縁体５０の絶縁耐圧を高くすることができる。

［０１０５］

高誘電率材料としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。

［０１０６］

また、絶縁体５０の上面が導電体４２ｂの上方に位置するように、絶縁体５０はＺ方向に延在している。これにより、導電体４２ｂおよび導電体６２が接するのを防ぎ、導電体４２ｂと導電体６２の間のリーク電流及びショートを防止することができる。同様に、導電体４６および導電体６２が接するのを防ぎ、導電体４６と導電体６２の間のリーク電流及びショートを防止することができる。

［０１０７］

図１Ｂでは、絶縁体５０を単層とする構成について示したが、本発明はこれに限られず、２層以上の積層構造としてもよい。例えば、絶縁体５０を２層の積層構造とする場合、酸化物３０側に設ける絶縁体は、酸素の拡散を抑制する機能を有する絶縁体を用いて形成し、導電体６０側に設ける絶縁体は、高誘電率材料を用いて形成してもよい。

［０１０８］

導電体６０は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

［０１０９］

また、導電体６０が酸素の拡散を抑制する機能を有することにより、絶縁体５０に含まれる酸素により、導電体６０が酸化して導電率が低下することを抑制できる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。

［０１１０］

導電体４６は、導電体４２ｂと接する領域を有し、導電体６２は、導電体６０と接する領域を有する。導電体４６および導電体６２は、配線として機能する。

［０１１１］

導電体４６は開口を有する。また、当該開口内に、絶縁体５０および導電体６０が設けられている。なお、上面視において、導電体４６のＸ方向の幅が絶縁体５０の外周の直径よりも大きい場合、導電体４６は、一続きの導電体としてＹ方向に延在している。一方、上面視において、導電体４６のＸ方向の幅が、絶縁体５０の外周の直径と等しいまたは絶縁体５０の外周の直径よりも小さい場合、導電体４６は、絶縁体５０によって分断される。ただし、分断された導電体４６同士は導電体４２ｂを介して電気的に接続される。よって、導電体４６は、導電体４２ｂを介してＹ方向に延在しているため、Ｙ方向に延在しているとみなすことができる。

［０１１２］

また、導電体４６は、導電体６２と重畳する領域を有してもよいし、有さなくてもよい。

［０１１３］

導電体４６および導電体６２は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体４６および導電体６２の一方または双方は、積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層としてもよい。

［０１１４］

＜トランジスタ２０の変形例＞

以下では、図２Ａ乃至図４Ｃを用いて、前述のトランジスタ２０と異なる構成例について説明する。

［０１１５］

図１Ｂでは、酸化物３０を単層とする構成について示したが、本発明はこれに限られるものではない。例えば、酸化物３０は、２層以上の積層構造としてもよい。

［０１１６］

［トランジスタ２０Ａ］

図２Ａは、トランジスタ２０Ａの断面斜視図である。図２Ａに示すトランジスタ２０Ａは、図１Ｂに示すトランジスタ２０の変形例である。

［０１１７］

図２Ａに示すトランジスタ２０Ａは、酸化物３０が、酸化物３０ａ、酸化物３０ｂ、および酸化物３０ｃの３層の積層構造を有する点で、図１Ｂに示すトランジスタ２０とは異なる。

［０１１８］

酸化物３０ｂは、トランジスタ２０Ａのチャネル形成領域として機能し、酸化物３０ａは、トランジスタ２０Ａのソース領域およびドレイン領域の一方として機能し、酸化物３０ｃは、トランジスタ２０Ａのソース領域およびドレイン領域の他方として機能する。

［０１１９］

酸化物３０ｂとしては、上述の酸化物３０に用いることができる金属酸化物を用いればよい。

［０１２０］

酸化物３０ａおよび酸化物３０ｃは、酸化物３０ｂと比較して、導電率が高い材料を用いることが好ましい。また、酸化物３０ａおよび酸化物３０ｃは、縮退した酸化物半導体を用いることが好

ましい。

［０１２１］

例えば、酸化物３０ａおよび酸化物３０ｃとして、酸化物３０ｂに用いることができる金属酸化物に窒素が添加された材料を用いることができる。具体的には、インジウム、上述した元素M、亜鉛、及び窒素を有する金属酸化物（金属酸窒化物ともいう）を用いることが好ましい。より具体的には、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び窒素を含む酸化物（Ｉｎ、Ｇａ、およびＺｎを有する酸窒化物、または窒素が添加されたＩＧＺＯともいう）、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、及び窒素を含む酸化物（Ｉｎ、Ａｌ、およびＺｎを有する酸窒化物、または窒素が添加されたＩＡＺＯともいう）、または、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び窒素を含む酸化物（Ｉｎ、Ａｌ、Ｇａ、およびＺｎを有する酸窒化物、窒素が添加されたＩＡＧＺＯ、窒素が添加されたＩＧＡＺＯ、または窒素が添加されたＡＧＩＺＯともいう）などを用いることができる。

［０１２２］

例えば、窒素が添加されたＩＧＺＯは、ウルツ鉱型の結晶構造を有する傾向がある。ウルツ鉱型の結晶構造は、Ｉｎ－Ｍ－Ｚｎ酸化物が有する結晶の結晶構造との格子整合性が高い。したがって、酸化物３０ａとしてウルツ鉱型の結晶構造を有する金属酸窒化物を用いることで、酸化物３０ｂの結晶性を高めることができる。つまり、酸化物３０ｂとしてＣＡＡＣ構造を有する金属酸化物を形成しやすくなる。

［０１２３］

また、上述したように、酸化物３０ｂとしてＣＡＡＣ－ＯＳを用いる場合、酸化物３０ｂが有する結晶は、基板面に対してｃ軸配向している。なお、ＣＡＡＣ－ＯＳ中の不純物は、ｃ軸方向に拡散しにくい傾向がある。つまり、酸化物３０ｂとしてＣＡＡＣ－ＯＳを用いることで、酸化物３０ｂへの不純物の混入を抑制できる。例えば、酸化物３０ｂへの窒素の混入を抑制できる。したがって、酸化物３０ｂの導電性が高くなるのを抑制できる。

［０１２４］

なお、上記では酸化物３０ｂに用いることができる金属酸化物に窒素を添加された材料について説明したが、酸化物３０ｂに用いることができる金属酸化物に添加する元素は、金属酸化物の導電性を高める元素であればよい。当該元素として例えば、水素、第１５族元素（代表的には窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。

［０１２５］

なお、酸化物３０ａおよび酸化物３０ｃに用いる金属酸化物は、酸化物３０ｂと比較して、導電率が高ければよい。例えば、酸化物３０ａおよび酸化物３０ｃは、酸化物３０ｂと酸素以外に共通の元素を主成分として有し、化学組成が異なる金属酸化物を用いてもよい。

［０１２６］

酸化物３０ａおよび酸化物３０ｃと、酸化物３０ｂとが酸素以外に共通の元素を主成分として有する場合、酸化物３０は化学組成が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、酸化物３０ｂとしてＩｎ－Ｍ－Ｚｎ酸化物を用いる場合、酸化物３０ａまたは酸化物３０ｃ

に用いる金属酸化物において主成分である金属元素に対するインジウムの原子数比が、酸化物３０ｂに用いる金属酸化物において主成分である金属元素に対するインジウムの原子数比より、大きいことが好ましい。また、酸化物３０ａまたは酸化物３０ｃに用いる金属酸化物において、元素Mに対するインジウムの原子数比が、酸化物３０ｂに用いる金属酸化物における、元素Mに対するインジウムの原子数比より大きいことが好ましい。

［０１２７］

酸化物３０ａおよび酸化物３０ｃと、酸化物３０ｂとが、酸素以外に共通の元素を主成分として有することで、酸化物３０ａまたは酸化物３０ｃと酸化物３０ｂとの界面における欠陥準位密度を低くすることができる。酸化物３０ａまたは酸化物３０ｃと酸化物３０ｂとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。

［０１２８］

または、酸化物３０ａおよび酸化物３０ｃとして、酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、酸化錫、インジウム亜鉛酸化物、インジウム錫酸化物、またはシリコンを含むインジウム錫酸化物等を用いてもよい。

［０１２９］

図２Ａでは、上面視において、導電体４２ａの輪郭が酸化物３０の外側の輪郭と一致または概略一致する構成について示したが、本発明はこれに限られるものではない。導電体４２ａは、酸化物３０と接する領域を有している場合、導電体４２ａの輪郭は、上面視において、酸化物３０の外側の輪郭と一致しなくてもよい。

［０１３０］

［トランジスタ２０Ｂ］

図２Ｂは、トランジスタ２０Ｂの断面斜視図である。ここで、図２Ｂに示すトランジスタ２０Ｂは、図２Ａに示すトランジスタ２０Ａの変形例である。

［０１３１］

図２Ｂに示すトランジスタ２０Ｂは、上面視において、導電体４２ａの中心が酸化物３０の有する中空円筒形状の中心と一致しない点で、図２Ａに示すトランジスタ２０Ａとは異なる。

［０１３２］

半導体装置の微細化を行うには、上面視において、導電体４２ａの直径、および酸化物３０の中空部の直径を小さくする必要がある。導電体４２ａの直径、および酸化物３０の中空部の直径を最小となるように加工する場合、導電体４２ａの直径と、酸化物３０の中空部の直径とは一致又は概略一致する。この場合、上面視において、導電体４２ａと酸化物３０が重畳せず、導電体４２ａと酸化物３０が接しない恐れがある。

［０１３３］

そこで、図２Ｂに示すように、導電体４２ａは、上面視において、酸化物３０および導電体４２ｂが有する中空円筒形状の中心からオフセットさせた位置に配置され、かつ、酸化物３０および導電体４２ｂと重畳する領域を有することが好ましい。当該構成にすることで、導電体４２ａは、酸化物３０ａと接する領域を有することができる。また、導電体４２ａと、酸化物３０および導電体４２ｂとを独立させて形成することができる。したがって、半導体装置のレイアウトの自由度を高めることができる。

［０１３４］

ここで、図３Ａ乃至図３Ｅを用いて、上面視における、酸化物３０に対する導電体４２ａの配置について説明する。図３Ａ乃至図３Ｅは、トランジスタ２０Ｂの上面図である。なお、図３Ａ乃至図３Ｅの上面図では、図の明瞭化のために、導電体６０、酸化物３０、および導電体４２ａを図示し、一部の要素を省いている。

［０１３５］

図３Ａに示すように、導電体４２ａは、酸化物３０と重畳する領域を有し、かつ、酸化物３０の有する中空円筒形状の中心からＸ方向にずれた位置に配置されてもよい。また、導電体４２ａの輪郭は、酸化物３０の中空円筒形状の外周よりも内側に位置する。

［０１３６］

また、図３Ｂに示すように、導電体４２ａは、酸化物３０と重畳する領域を有し、かつ、酸化物３０の有する中空円筒形状の中心からＹ方向にずれた位置に配置されてもよい。また、導電体４２ａの輪郭は、酸化物３０の中空円筒形状の外周よりも内側に位置する。

［０１３７］

なお、図３Ａおよび図３Ｂに示す構成において、導電体４２ａが酸化物３０と重畳する領域を有するのであれば、導電体４２ａの輪郭の一部は、酸化物３０の中空円筒形状の外周よりも外側に位置してもよい。

［０１３８］

また、図３Ｃに示すように、導電体４２ａは、酸化物３０と重畳する領域を有し、かつ、酸化物３０の有する中空円筒形状の中心からＸ方向及びＹ方向にずれた位置に配置されてもよい。なお、図３Ｃに示すように、導電体４２ａの輪郭の一部は、酸化物３０の中空円筒形状の外周よりも外側に位置してもよい。

［０１３９］

なお、図３Ａ乃至図３Ｃでは、酸化物３０の上面を中空円形状としているが、本発明はこれに限られるものではない。例えば、酸化物３０の上面は、中空の楕円形状であってもよいし、中空の多角形状であってもよいし、角部が丸みを帯びている中空の多角形状であってもよい。

［０１４０］

例えば、図３Ｄでは、酸化物３０の上面は、角部が丸みを帯びている中空の四角形状を有し、導電体４２ａおよび導電体６０の上面は、角部が丸みを帯びている四角形状を有する。また、図３Ｄでは、導電体４２ａは、酸化物３０と重畳する領域を有し、かつ、酸化物３０の有する中空円筒形状の中心からＸ方向及びＹ方向にずれた位置に配置されている。なお、図３Ｄに示すように、導電体４２ａの輪郭の一部は、酸化物３０の中空円筒形状の外周よりも外側に位置してもよい。

［０１４１］

図３Ａ乃至図３Ｄでは、導電体４２ａの直径と、酸化物３０の中空部の直径とが一致する場合の構成を示したが、導電体４２ａの直径が、酸化物３０の中空部の直径よりも小さい場合も、同様の構成とすることができる。

［０１４２］

なお、トランジスタ２０Ｂでは、導電体４２ａと酸化物３０を独立させて形成することができるため、導電体４２ａの上面形状と酸化物３０が有する中空部の上面形状は異なってもよい。例えば、酸化物３０の上面が、中空円形状を有し、導電体４２ａの上面が、角部が丸みを帯びている多角形

状（略多角形状と呼ぶ場合がある）を有してもよい。

［０１４３］

上面視において、導電体４２ａが、酸化物３０の有する中空円筒形状の中空部よりも大きい場合、導電体４２ａの中心が、酸化物３０の有する中空円筒形状の中心と一致するように配置されてもよい。例えば、図３Ｅに示すように、導電体４２ａは、酸化物３０と重畳する領域を有し、導電体４２ａの輪郭は、酸化物３０の中空円筒形状の外周よりも内側に位置する。なお、導電体４２ａの輪郭は、酸化物３０の中空円筒形状の外周よりも内側に位置していればよく、導電体４２ａは、酸化物３０の有する中空円筒形状の中心からＸ方向およびＹ方向の一方又は両方にずれた位置に配置されてもよい。

［０１４４］

［トランジスタ２０Ｃ］

前述のトランジスタ２０Ａと異なる構成例を、図４Ａに示す。図４Ａは、トランジスタ２０Ｃの断面斜視図である。図４Ａに示すトランジスタ２０Ｃは、図２Ａに示すトランジスタ２０Ａの変形例である。

［０１４５］

図４Ａに示すトランジスタ２０Ｃは、導電体４２ｂを有さない点で、図２Ａに示すトランジスタ２０Ａとは異なる。

［０１４６］

トランジスタ２０Ｃにおいては、導電体４６が導電体４２ｂの有する機能を兼ねる。つまり、導電体４６は、配線としての機能と、ソース電極及びドレイン電極の他方としての機能と、を有する。導電体４２ｂを設けない構成にすることで、トランジスタの作製工程を簡略化し、生産性の向上を図ることができる。

［０１４７］

［トランジスタ２０Ｄ］

前述のトランジスタ２０Ａと異なる構成例を、図４Ｂに示す。図４Ｂは、トランジスタ２０Ｄの断面斜視図である。図４Ｂに示すトランジスタ２０Ｄは、図２Ａに示すトランジスタ２０Ａの変形例である。

［０１４８］

図４Ｂに示すトランジスタ２０Ｄは、図２Ａに示すトランジスタ２０Ａとは、導電体４６の形状が異なる。

［０１４９］

図４Ｂに示す領域６４ａは、上面視において、導電体４６および導電体４２ｂが重畳する領域である。なお、領域６４ａは、導電体６２と重畳しない。また、図４Ｂに示す領域６４ｂは、上面視において、導電体４６、導電体４２ｂ、および導電体６２が重畳する領域である。

［０１５０］

導電体４６は、領域６４ａおよび領域６４ｂと重なる領域に、凸型の形状部４６ａを有する。導電体４６は、凸型の形状部４６ａで導電体４２ｂと接する。

［０１５１］

凸型の形状部４６ａは、導電体４２ｂと重畳する領域に開口を有する絶縁体（図４Ｂには図示せず）上に導電体４６を形成する際に形成される。なお、凸型の形状部を有する導電体４６の形成方

法については、実施の形態２で説明する。

［０１５２］

なお、図４Ｂでは、導電体４６が、領域６４ａおよび領域６４ｂと重なる領域に凸型の形状部４６ａを有する構成を示したが、本発明はこれに限定されず、凸型の形状部４６ａが導電体４２ｂの上面の少なくとも一部と接すればよい。

［０１５３］

［トランジスタ２０Ｅ］

図４Ｃは、トランジスタ２０Ｅの断面斜視図である。図４Ｃに示すトランジスタ２０Ｅは、図４Ｂに示すトランジスタ２０Ｄの変形例である。

［０１５４］

図４Ｃに示すトランジスタ２０Ｅは、図４Ｂに示すトランジスタ２０Ｄとは導電体４６の形状が異なる。

［０１５５］

トランジスタ２０Ｅの導電体４６は、上面視において、導電体６２と重畳しない。また、導電体４６は、領域６４ａと重畳する領域に凸型の形状部４６ａを有する。別言すると、凸型の形状部４６ａは、図４Ｂに示す領域６４ｂと重畳しない。なお、導電体４６が導電体４２ｂの上面の一部と接しているのであれば、導電体４６は、絶縁体５０と接する領域を有してもよいし、絶縁体５０と接しなくてもよい。

［０１５６］

上記構成にすることで、導電体６２と導電体４６の間の距離を大きくすることができる。したがって、導電体６２と導電体４６の間のリーク電流及びショートを防止することができる。なお、導電体６２と導電体４６の間のリーク電流及びショートを防止することができるのであれば、図１Ｂ及び図４Ｂなどに示すように、導電体６２と導電体４６は重畳する領域を有してもよい。

［０１５７］

本発明の一態様により、微細化または高集積化が可能な半導体装置を提供できる。または、信頼性が良好な半導体装置を提供できる。または、良好な電気特性を有する半導体装置を提供できる。または、オン電流が大きい半導体装置を提供できる。

［０１５８］

本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。

［０１５９］

（実施の形態２）

本実施の形態では、図５Ａ乃至図１６Ｂを用いて、本発明の一態様の半導体装置の構成例、本発明の一態様の半導体装置が有するトランジスタの構成例、トランジスタの作製方法、および半導体装置の作製方法について説明する。

［０１６０］

＜半導体装置の構成例＞

図５Ａ乃至図５Ｅを用いて、本発明の一態様の半導体装置の構成例を説明する。本発明の一態様の半導体装置は、複数のトランジスタを有する。

［０１６１］

図５Ａ乃至図５Ｅは、本発明の一態様の半導体装置の上面図及び断面図である。図５Ａ及び図５Ｄは、当該半導体装置の上面図である。また、図５Ｂ、図５Ｃ、及び図５Ｅは、当該半導体装置の断面図である。ここで、図５Ｂは、図５ＡにＡ１－Ａ２の一点鎖線で示す部位の断面図である。また、図５Ｃは、図５ＡにＢ１－Ｂ２の一点鎖線で示す部位の断面図である。また、図５Ｄは、図５ＢにＣ１－Ｃ２の一点鎖線で示す部位の断面を含み、かつ、図５Ａに二点鎖線で囲む領域の上面図である。また、図５Ｅは、図５ＡにＢ３－Ｂ４の一点鎖線で示す部位の断面図である。なお、図５Ａ及び図５Ｄの上面図では、図の明瞭化のために一部の要素を省いている。

［０１６２］

図５Ａ乃至図５Ｅに示す半導体装置は、複数のトランジスタ２００を有する。図５Ａでは、半導体装置が、マトリクス状に配置された複数のトランジスタ２００を有する例を示している。なお、図５Ａの二点鎖線で囲む領域には４つのトランジスタ２００を図示している。

［０１６３］

図５Ａ乃至図５Ｅに示す半導体装置は、基板（図示せず）上の絶縁体２１６と、基板および絶縁体２１６上の、トランジスタ２００、絶縁体２７５ｂ、絶縁体２５０ｂ、および絶縁体２７４と、トランジスタ２００、絶縁体２７５ｂ、絶縁体２５０ｂ、および絶縁体２７４上の、絶縁体２７７および絶縁体２７８と、絶縁体２７７および絶縁体２７８上の絶縁体２８５と、を有する。絶縁体２１６、絶縁体２７４、絶縁体２７７、絶縁体２７８、および絶縁体２８５は層間膜として機能する。また、当該半導体装置は、導電体２４６と、導電体２６２と、を有する。

［０１６４］

トランジスタ２００、絶縁体２７５ｂ、絶縁体２５０ｂ、および絶縁体２７４上には、トランジスタ２００と電気的に接続し、配線として機能する導電体２４６が設けられる。また、絶縁体２７６、絶縁体２７８、およびトランジスタ２００上には、トランジスタ２００と電気的に接続し、配線として機能する導電体２６２（導電体２６２ａおよび導電体２６２ｂ）が設けられている。

［０１６５］

導電体２６２は、Ｘ方向に延在している。また、導電体２４６は、Ｙ方向に延在している。したがって、導電体２６２が延在する方向は、導電体２４６が延在する方向と直交する方向であるともいえる。

［０１６６］

図５Ａ乃至図５Ｅに示す半導体装置の上面視において、導電体２４６と、導電体２６２とは重畳しない。

［０１６７］

トランジスタ２００は、導電体２６２と、Ｙ方向に隣接する導電体２４６間の領域とが交差する領域の下方に位置する。

［０１６８］

なお、トランジスタ２００は、実施の形態１で説明したトランジスタ２０またはその変形例に対応する。よって、トランジスタ２００の構成は、実施の形態１で説明したトランジスタ２０およびその変形例の内容を参酌できる。なお、図５Ｂ乃至図５Ｅには、トランジスタ２０Ｅの構成が適用されたトランジスタ２００を図示している。

［０１６９］

＜トランジスタ２００＞

図５Ｂ及び図５Ｃに示すように、トランジスタ２００は、絶縁体２１６に埋め込まれるように配置された導電体２４２ａ（導電体２４２ａ１および導電体２４２ａ２）と、絶縁体２１６および導電体２４２ａ上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、酸化物２３０ｃ上の導電体２４２ｂと、絶縁体２７５ａと、絶縁体２７５ａ上の絶縁体２５０ａと、絶縁体２５０ａ上の導電体２６０と、を有する。

［０１７０］

なお、以下において、酸化物２３０ａ、酸化物２３０ｂ、及び酸化物２３０ｃをまとめて酸化物２３０と呼ぶ場合がある。

［０１７１］

酸化物２３０および導電体２４２ｂはＺ方向に延在する円筒形状を有し、且つ、開口を有する。つまり、酸化物２３０および導電体２４２ｂは、中空部が設けられた円筒形状（中空円筒形状ともいう）を有する。別言すると、酸化物２３０および導電体２４２ｂの上面は、中空円形状を有する。また、酸化物２３０が有する開口と、導電体２４２ｂが有する開口と、は重なる。

［０１７２］

絶縁体２７５ａ、絶縁体２５０ａ、及び導電体２６０は、酸化物２３０および導電体２４２ｂに設けられた開口の内側に配置されている。絶縁体２５０ａは、導電体２６０の側面と接する領域と、導電体２６０の底面と接する領域と、を有する。絶縁体２７５ａは、絶縁体２５０ａの側面と接する領域と、絶縁体２５０ａの底面と接する領域と、酸化物２３０の開口における側面と接する領域と、導電体２４２ｂの開口における側面と接する領域と、を有する。このような構成において、絶縁体２７５ａ、および絶縁体２５０ａのそれぞれは、凹部を有するともいえる。

［０１７３］

図５Ｄは、酸化物２３０ｂの中心または中心付近のＸ－Ｙ平面に相当する。図５Ｄにおいて、導電体２６０の断面形状が円形状である場合、絶縁体２５０ａは導電体２６０の外側に同心円状に設けられ、絶縁体２７５ａは絶縁体２５０ａの外側に同心円状に設けられ、酸化物２３０ｂは絶縁体２７５ａの外側に同心円状に設けられ、絶縁体２７５ｂは酸化物２３０ｂの外側に同心円状に設けられている。

［０１７４］

ここで、酸化物２３０ｂの中空部の中心から円筒形状の外周に向かう方向における、酸化物２３０ｂの幅を、幅Ｈ１とする。別言すると、幅Ｈ１は、中空円筒形状の外径と内径との差の半分である。

［０１７５］

隣接する酸化物２３０ｂ同士が接しないためには、幅Ｈ１は、最小加工寸法（Ｆ）の半分より小さくする必要がある。一方、中空円筒形状の酸化物２３０ｂを形成するには、幅Ｈ１はある程度の大きさにする必要がある。最小加工寸法（Ｆ）が例えば１５ｎｍである場合、幅Ｈ１は、１ｎｍ以上７ｎｍ以下が好ましく、１．５ｎｍ以上６ｎｍ以下がより好ましく、２ｎｍ以上５ｎｍ以下がより好ましい。このような構成にすることで、隣接する酸化物２３０ｂ同士が接せず、かつ、隣接する酸化物２３０ｂ間に少なくとも絶縁体２７５ｂを設けることができる。なお、幅Ｈ１の好ましい範囲は上記に限られない。幅Ｈ１は、最小加工寸法、および絶縁体２７５ｂの膜厚などを考慮して適宜設定すればよい。

［０１７６］

なお、図５Ｄでは、酸化物２３０及び導電体２４２ｂの上面を中空円形状としているが、本発明はこれに限られるものではない。例えば、酸化物２３０および導電体２４２ｂの上面は、中空の楕円形状であってもよいし、中空の多角形状であってもよいし、角部が丸みを帯びている中空の多角形状であってもよい。

［０１７７］

酸化物２３０は、導電体２４２ａと重畳する領域を有する。より具体的には、酸化物２３０ａは、導電体２４２ａの上面と接する領域を有する。また、酸化物２３０は、導電体２４２ｂと重畳する。より具体的には、酸化物２３０ｃは、導電体２４２ｂの下面と接する。また、導電体２４２ｂは、導電体２４６と接する領域を有する。また、導電体２６０は、導電体２６２と接する領域を有する。

［０１７８］

絶縁体２５０ａの最上部は、絶縁体２７５ａの最上部、絶縁体２７５ｂの最上部、および絶縁体２５０ｂの最上部と高さが一致または概略一致する。

［０１７９］

絶縁体２７５ａおよび絶縁体２５０ａ上には、絶縁体２７６が設けられている。また、絶縁体２７６上には、導電体２６２が位置している。つまり、絶縁体２７６は、絶縁体２７５ａおよび絶縁体２５０ａと、導電体２６２との間に設けられている。絶縁体２７６は、絶縁体２７５ａおよび絶縁体２５０ａと重畳する領域を有する。また、絶縁体２７６は、導電体２６２の下面と接する領域を有する。別言すると、導電体２６２の下面の少なくとも一部は、絶縁体２７６の上面と接する。

［０１８０］

絶縁体２７６は層間膜として機能する。絶縁体２７６は円筒形状を有し、かつ、開口を有する。つまり、絶縁体２７６は、中空部が設けられた円筒形状を有する。別言すると、絶縁体２７６の上面は、中空円形状を有する。絶縁体２７６が有する中空部に、導電体２６０が設けられている。また、導電体２６０の断面形状が円形状である場合、絶縁体２７６は導電体２６０の外側に同心円状に設けられている。

［０１８１］

上面視において、絶縁体２７６の中空部の外周は、導電体２６０の酸化物２３０ｂと重なる領域の外周と同じまたは導電体２６０の酸化物２３０ｂと重なる領域の外周より大きいことが好ましい。このような構成にすることで、導電体２６０を絶縁体２５０ａの凹部により確実に埋め込むことができる。

［０１８２］

また、絶縁体２７６の円筒形状の輪郭は、絶縁体２７５ａの輪郭と一致または概略一致することが好ましい。このような構成にすることで、絶縁体２７６の円筒形状の輪郭が絶縁体２７５ａの輪郭よりも大きい構成と比較して、導電体２４２ｂと導電体２４６が接する面積を大きくすることができる。また、このような構成にすることで、絶縁体２７６の円筒形状の輪郭が絶縁体２７５ａの輪郭よりも小さい構成と比較して、導電体２６２と導電体２４６の間の距離を大きくすることができる。したがって、導電体２６２と導電体２４６の間のリーク電流及びショートを防止することができる。

［０１８３］

また、絶縁体２７６は、導電体２４６の上面が絶縁体２７６の下面と上面との間に位置するよう

に、Ｚ方向に延在していることが好ましい。別言すると、絶縁体２７６は、導電体２４６の上面が絶縁体２７６の下面よりも上方に位置し、かつ、絶縁体２７６の上面よりも下方に位置するように、Ｚ方向に延在していることが好ましい。このような構成にすることで、導電体２６２と導電体２４６が接することを防ぎ、導電体２６２と導電体２４６の間のリーク電流及びショートを防止することができる。

［０１８４］

導電体２４６上には、絶縁体２７７が設けられている。図５Ｅに示すように、絶縁体２７７及び導電体２４６は、端部が一致または概略一致する。

［０１８５］

導電体２６０は、ゲート電極として機能する。また、絶縁体２７５ａ及び絶縁体２５０ａは、ゲート絶縁体として機能する。また、導電体２４２ａは、ソース電極およびドレイン電極の一方として機能し、導電体２４２ｂは、ソース電極およびドレイン電極の他方として機能する。また、酸化物２３０の導電体２６０と重畳する領域の少なくとも一部はチャネル形成領域として機能する。なお、酸化物２３０の導電体２６０と重畳する領域は、絶縁体２７５ａ及び絶縁体２５０ａを介して酸化物２３０の導電体２６０と対向する領域と言い換えることができる。例えば、酸化物２３０ｂはチャネル形成領域として機能し、酸化物２３０ａはソース領域およびドレイン領域の一方として機能し、酸化物２３０ｃはソース領域およびドレイン領域の他方として機能する。

［０１８６］

トランジスタ２００は、チャネル形成領域を含む酸化物２３０ｂに、半導体として機能する金属酸化物を用いることが好ましい。なお、酸化物２３０ａおよび酸化物２３０ｃの導電体２６０と重畳する領域の一部がチャネル形成領域として機能する場合がある。

［０１８７］

なお、図５Ｂに示すトランジスタ２００では、酸化物２３０を、酸化物２３０ａ、酸化物２３０ｂ、及び酸化物２３０ｃの積層構造として示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０は、単層、または、２層もしくは４層以上の積層構造としてもよい。

［０１８８］

ここで、酸化物２３０は、実施の形態１で説明した酸化物３０に対応する。具体的には、酸化物２３０ａは実施の形態１で説明した酸化物３０ａに対応し、酸化物２３０ｂは実施の形態１で説明した酸化物３０ｂに対応し、酸化物２３０ｃは実施の形態１で説明した酸化物３０ｃに対応する。よって、酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）の材料、および構成などは、実施の形態１で説明した酸化物３０（酸化物３０ａ、酸化物３０ｂ、および酸化物３０ｃ）の内容を参酌できる。

［０１８９］

絶縁体２１６、絶縁体２７４、絶縁体２７６、絶縁体２７７、絶縁体２７８、および絶縁体２８５は、比誘電率が低いことが好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減できる。例えば、絶縁体２１６、絶縁体２７４、絶縁体２７６、絶縁体２７７、絶縁体２７８、および絶縁体２８５として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを適宜用いればよい。なお、樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、

ポリイミド、ポリカーボネート、またはアクリルなどがある。

［０１９０］

導電体２４２ａは、酸化物２３０と重畳する領域を有する。より具体的には、導電体２４２ａは、酸化物２３０ａの少なくとも一部と接するように配置する。ここで、導電体２４２ａは、絶縁体２１６に形成された開口に埋め込まれて設けることが好ましい。また、図５Ａに示すように、上面視において、導電体２４２ａの中心は、酸化物２３０の有する中空円筒形状の中心と一致しない。なお、導電体２４２ａの中心は、酸化物２３０の有する中空円筒形状の中心と一致してもよい。

［０１９１］

導電体２４２ａは、導電体２４２ａ１、および導電体２４２ａ２を有する。導電体２４２ａ１は、絶縁体２１６に形成された開口の底面および側壁に接して設けられる。導電体２４２ａ２は、導電体２４２ａ１に形成された凹部に埋め込まれるように設けられる。ここで、導電体２４２ａ２の上面の高さは、導電体２４２ａ１の上面の高さおよび絶縁体２１６の上面の高さと一致または概略一致する。

［０１９２］

ここで、導電体２４２ａ１は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、導電体２４２ａ１は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（N_2O、ＮＯ、NO_2など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

［０１９３］

導電体２４２ａ１に、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体２４２ａ２が酸化して導電率が低下することを抑制できる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。したがって、導電体２４２ａ１としては、上記導電性材料を単層または積層とすればよい。例えば、導電体２４２ａ１は、窒化チタンを用いればよい。

［０１９４］

また、導電体２４２ａ２は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体２４２ａ２は、タングステンを用いればよい。

［０１９５］

導電体２４２ａの電気抵抗率は、導電体２４２ａに印加する電位を考慮して設計され、導電体２４２ａの膜厚は当該電気抵抗率に合わせて設定される。また、絶縁体２１６の膜厚は、導電体２４２ａとほぼ同じになる。ここで、導電体２４２ａの設計が許す範囲で導電体２４２ａおよび絶縁体２１６の膜厚を薄くすることが好ましい。絶縁体２１６の膜厚を薄くすることで、絶縁体２１６中に含まれる水素などの不純物の絶対量を低減できるため、当該不純物が酸化物２３０に拡散するのを低減することができる。

［０１９６］

なお、図５Ｂでは、導電体２４２ａは、導電体２４２ａ１、および導電体２４２ａ２を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４２ａは、単層、または３層以上の積層構造として設ける構成にしてもよい。

［０１９７］

なお、導電体２４２ａは、実施の形態１で説明した導電体４２ａに対応する。よって、導電体２４２ａの材料、および構成などは、実施の形態１で説明した導電体４２ａの内容を参酌できる。

［０１９８］

導電体２４２ｂは、酸化物２３０と重畳する。より具体的には、導電体２４２ｂは酸化物２３０ｃの上面に接して設けられる。

［０１９９］

導電体２４２ｂとしては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む窒化物などを用いることが好ましい。本発明の一態様においては、タンタルを含む窒化物が特に好ましい。また、例えば、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。

［０２００］

なお、図５Ｂでは、導電体２４２ｂを単層とする構成について示したが、本発明はこれに限られず、導電体２４２ｂを２層以上の積層構造としてもよい。例えば、導電体２４２ｂは、酸化物２３０ｃ上の導電体２４２ｂの下層と、導電体２４２ｂの上層との２層積層構造にしてもよい。

［０２０１］

導電体２４２ｂの下層は、酸化しにくい特性を有する導電性材料で構成されることが好ましい。これにより、導電体２４２ｂの下層が酸化し、導電体２４２ｂの導電率が低下するのを抑制できる。なお、導電体２４２ｂの下層は、水素を吸い取りやすい（抜き取りやすい）特性を有してもよい。これにより、酸化物２３０の水素が導電体２４２ｂの下層へ拡散し、酸化物２３０の水素濃度を低減できる。よって、トランジスタ２００に安定した電気特性を付与することができる。

［０２０２］

導電体２４２ｂの上層は、導電体２４２ｂの下層よりも、導電性の高い導電性材料で構成されることが好ましい。この場合、導電体２４２ｂの上層は、少なくとも一部において、導電体２４２ｂの下層よりも導電性が高い領域を有していればよい。また、導電体２４２ｂの上層は、導電体２４２ｂの下層よりも、抵抗率が低い導電性材料で構成されることが好ましい。これにより、配線遅延を抑制した半導体装置を作製することができる。

［０２０３］

なお、導電体２４２ｂの上層は、水素を吸い取りやすい特性を有してもよい。これにより、導電体２４２ｂの下層に吸い取られた水素が、導電体２４２ｂの上層にも拡散し、酸化物２３０中の水素濃度をより低減することができる。よって、トランジスタ２００に安定した電気特性を付与することができる。

［０２０４］

ここで、導電体２４２ｂの下層、及び導電体２４２ｂの上層は、構成する元素が同じで、かつ、化学組成の異なる導電性材料を用いることが好ましい。このとき、導電体２４２ｂの下層と導電体２４２ｂの上層とを、大気環境にさらさずに連続して成膜することができる。大気開放せずに成膜することで、導電体２４２ｂの下層表面に大気環境からの不純物または水分が付着することを防ぐことができ、導電体２４２ｂの下層と導電体２４２ｂの上層との界面近傍を清浄に保つことができ

る。

［０２０５］

また、導電体２４２ｂの下層に、タンタルに対する窒素の原子数比が高い、タンタルを含む窒化物を用い、導電体２４２ｂの上層に、タンタルに対する窒素の原子数比が低い、タンタルを含む窒化物を用いることが好ましい。例えば、導電体２４２ｂの下層として、タンタルに対する窒素の原子数比が１．０以上２．０以下、好ましくは１．１以上１．８以下、より好ましくは１．２以上１．５以下のタンタルを含む窒化物を用いる。また、例えば、導電体２４２ｂの上層として、タンタルに対する窒素の原子数比が０．３以上１．５以下、好ましくは０．５以上１．３以下、より好ましくは０．６以上１．０以下のタンタルを含む窒化物を用いる。

［０２０６］

タンタルを含む窒化物において、タンタルに対する窒素の原子数比を高くすることで、タンタルを含む窒化物の酸化を抑制できる。また、タンタルを含む窒化物の耐酸化性を高めることができる。また、タンタルを含む窒化物中への酸素の拡散を抑制できる。よって、タンタルに対する窒素の原子数比が高い、タンタルを含む窒化物を導電体２４２ｂの下層に用いることが好ましい。これにより、導電体２４２ｂの下層と酸化物２３０との間に酸化層が形成されるのを防ぐことができる、または酸化層の膜厚を薄くすることができる。

［０２０７］

また、タンタルを含む窒化物において、タンタルに対する窒素の原子数比を低くすることで、当該窒化物の抵抗率を下げることができる。よって、タンタルに対する窒素の原子数比が低い、タンタルを含む窒化物を導電体２４２ｂの上層に用いることが好ましい。これにより、配線遅延を抑制した半導体装置を作製することができる。

［０２０８］

なお、導電体２４２ｂにおいて、上層と下層の境界は明確に検出することが困難な場合がある。タンタルを含む窒化物を導電体２４２ｂに用いる場合、各層内で検出されるタンタル、および窒素濃度は、各層の段階的な変化に限らず、上層と下層との間の領域で連続的に変化（グラデーションともいう）していてもよい。つまり、導電体２４２ｂの、酸化物２３０に近い領域であるほど、タンタルに対する窒素の原子数比が高ければよい。よって、導電体２４２ｂの下方に位置する領域における、タンタルに対する窒素の原子数比は、導電体２４２ｂの上方に位置する領域における、タンタルに対する窒素の原子数比よりも高いことが好ましい。

［０２０９］

導電体２４２ｂの下層の膜厚は、０．１ｎｍ以上５．０ｎｍ以下、好ましくは０．５ｎｍ以上３．０ｎｍ以下、より好ましくは１．０ｎｍ以上３．０ｎｍ以下とする。この場合、導電体２４２ｂの下層は、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、導電体２４２ｂの下層の膜厚は導電体２４２ｂの上層の膜厚より薄いことが好ましい。この場合、導電体２４２ｂの下層は、少なくとも一部において、導電体２４２ｂの上層より膜厚が薄い領域を有していればよい。

［０２１０］

なお、導電体２４２ｂの下層、及び導電体２４２ｂの上層が、構成する元素は同じで、かつ、化学組成の異なる導電性材料を用いる例について示したが、本発明はこれに限られず、導電体２４２ｂの下層と、導電体２４２ｂの上層と、は、異なる導電性材料を用いて形成されてもよい。例えば、

導電体２４２ｂの下層としてタンタルを含む窒化物を用い、導電体２４２ｂの上層としてチタンを含む窒化物を用いてもよい。

［０２１１］

なお、導電体２４２ｂは、実施の形態１で説明した導電体４２ｂに対応する。よって、導電体２４２ｂの材料、および構成などは、実施の形態１で説明した導電体４２ｂの内容を参酌できる。

［０２１２］

絶縁体２７５ａは、上面視において、酸化物２３０が有する開口および導電体２４２ｂが有する開口の内側（酸化物２３０および導電体２４２ｂの中空部）に配置される。絶縁体２７５ａは、ゲート絶縁体の一部として機能する。

［０２１３］

絶縁体２７５ｂは、上面視において、酸化物２３０および導電体２４２ｂの円筒形状の外側に配置される。

［０２１４］

詳細は後述するが、絶縁体２７５ａおよび絶縁体２７５ｂは同じ工程で形成される。したがって、絶縁体２７５ａおよび絶縁体２７５ｂは、同一の材料を有する。

［０２１５］

絶縁体２７５ａおよび絶縁体２７５ｂとしては、酸素に対するバリア絶縁膜を用いることが好ましい。絶縁体２７５ａおよび絶縁体２７５ｂとして、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、ハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。本実施の形態では、絶縁体２７５ａおよび絶縁体２７５ｂとして、酸化アルミニウムを用いる。この場合、絶縁体２７５ａおよび絶縁体２７５ｂは、少なくとも酸素と、アルミニウムと、を有する。

［０２１６］

図５Ｄに示すように、絶縁体２７５ａは、酸化物２３０の開口における側面に接して設けられる。また、絶縁体２７５ｂは、酸化物２３０の外側の側面に接して設けられる。つまり、酸化物２３０は絶縁体２７５ａおよび絶縁体２７５ｂに覆われている。これにより、熱処理などを行った際に、酸化物２３０で酸素が脱離するのを、酸素に対するバリア性を有する絶縁体２７５ａおよび絶縁体２７５ｂでブロックすることができる。よって、酸化物２３０に酸素欠損が形成されるのを低減することができる。これにより、酸化物２３０に形成される、酸素欠損、およびV_OHを低減できる。よって、トランジスタ２００の電気特性を良好にし、信頼性を向上させることができる。

［０２１７］

また、逆に、絶縁体２７４および絶縁体２５０ａなどに過剰な量の酸素が含まれていても、当該酸素が酸化物２３０に過剰に供給されるのを抑制できる。よって、酸化物２３０ａおよび酸化物２３０ｃが過剰に酸化され、トランジスタ２００のオン電流の低下、または電界効果移動度の低下を起こすのを抑制できる。

［０２１８］

また、図５Ｂに示すように、絶縁体２７５ａは、導電体２４２ｂの開口における側面に接して設けられ、絶縁体２７５ｂは導電体２４２ｂの外側の側面に接して設けられる。つまり、導電体２４２ｂは絶縁体２７５ａおよび絶縁体２７５ｂに覆われている。これにより、導電体２４２ｂの側面

が酸化され、当該側面に酸化膜が形成されるのを低減することができる。これにより、トランジスタ２００のオン電流の低下、または電界効果移動度の低下を起こすのを抑制できる。

［０２１９］

絶縁体２７５ａおよび絶縁体２７５ｂとして酸化アルミニウムを用いる場合、酸化物２３０ｂの、絶縁体２７５ａと接する領域およびその近傍、ならびに絶縁体２７５ｂと接する領域およびその近傍にアルミニウムが添加される場合がある。例えば、酸化物２３０ｂとしてＩＧＺＯを用いる場合、酸化物２３０ｂの、絶縁体２７５ａと接する領域およびその近傍、ならびに絶縁体２７５ｂと接する領域およびその近傍は、インジウムと、ガリウムと、アルミニウムと、亜鉛と、を有する場合がある。

［０２２０］

また、図５Ｂなどに示すように、酸化物２３０ｂの開口における側面に接して、酸化アルミニウムなどにより形成される絶縁体２７５ａを設けることにより、酸化物２３０ｂと絶縁体２７５ａの界面およびその近傍に、酸化物２３０ｂに含まれるインジウムが偏在する場合がある。これにより、酸化物２３０ｂの開口側の表面近傍が、インジウム酸化物に近い原子数比、またはＩｎ－Ｚｎ酸化物に近い原子数比になる。このように酸化物２３０ｂ、特に酸化物２３０ｂの開口側の表面近傍のインジウムの原子数比が大きくなることで、トランジスタ２００の電界効果移動度を向上させることができる。

［０２２１］

絶縁体２７５ａは、絶縁体２５０ａおよび導電体２６０とともに、導電体２４２ｂおよび酸化物２３０に形成された開口内に設ける必要がある。トランジスタ２００の微細化を図るにあたって、絶縁体２７５ａの膜厚は薄いことが好ましい。絶縁体２７５ａの膜厚は、０．１ｎｍ以上５．０ｎｍ以下、好ましくは０．５ｎｍ以上３．０ｎｍ以下、より好ましくは１．０ｎｍ以上３．０ｎｍ未満とする。この場合、絶縁体２７５ａは、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体２７５ａの膜厚は絶縁体２５０ａの膜厚より薄いことが好ましい。この場合、絶縁体２７５ａは、少なくとも一部において、絶縁体２５０ａより膜厚が薄い領域を有していればよい。

［０２２２］

絶縁体２７５ａの膜厚を上記のように薄くするには、絶縁体２７５ａはＡＬＤ法を用いて成膜することが好ましい。ＡＬＤ法は、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ（Ｔｈｅｒｍａｌ　ＡＬＤ）法、プラズマ励起されたリアクタントを用いるＰＥＡＬＤ（Ｐｌａｓｍａ　Ｅｎｈａｎｃｅｄ　ＡＬＤ）法などがある。ＰＥＡＬＤ法では、プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。

［０２２３］

ＡＬＤ法は、一層ずつ原子を堆積することができるため、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、などの効果がある。よって、絶縁体２７５ａを導電体２４２ｂおよび酸化物２３０に形成された開口の側面などに被覆性良く、上記のような薄い膜厚で成膜することができる。

［０２２４］

なお、ＡＬＤ法で用いるプリカーサには炭素などを含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜方法により設けられた膜と比較して、炭素などの不純物を多く含む場合

がある。なお、不純物の定量は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）、またはオージェ電子分光法（ＡＥＳ：Ａｕｇｅｒ　Ｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。

［０２２５］

上述したように、絶縁体２７５ａおよび絶縁体２７５ｂは同じ工程で形成される。したがって、絶縁体２７５ｂの膜厚は、絶縁体２７５ａの膜厚と等しくなる。

［０２２６］

絶縁体２５０ａは、絶縁体２７５ａの凹部に配置される。絶縁体２５０ａは、ゲート絶縁体の一部として機能する。

［０２２７］

絶縁体２５０ｂは、絶縁体２７５ｂの上面に接して配置される。

［０２２８］

詳細は後述するが、絶縁体２５０ａおよび絶縁体２５０ｂは同じ工程で形成される。したがって、絶縁体２５０ａおよび絶縁体２５０ｂは、同一の材料を有する。

［０２２９］

絶縁体２５０ａおよび絶縁体２５０ｂは、酸素の拡散を抑制する機能を有する絶縁体を用いることが好ましい。このような構成にすることで、酸化物２３０に含まれる酸素による導電体２６０の酸化を抑制できる。例えば、絶縁体２５０ａおよび絶縁体２５０ｂは、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、またはハフニウムおよびシリコンを含む酸化物（ハフニウムシリケート）などを用いることができる。

［０２３０］

また、絶縁体２５０ａおよび絶縁体２５０ｂは、高誘電率（ｈｉｇｈ－ｋ）材料を用いてもよい。このとき、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。よって、ゲート絶縁体の絶縁耐圧を高くすることができる。

［０２３１］

また、絶縁体２５０ａおよび絶縁体２５０ｂは、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを用いてもよい。

［０２３２］

本実施の形態では、絶縁体２５０ａおよび絶縁体２５０ｂとして、酸化ハフニウムを用いる。この場合、絶縁体２５０ａおよび絶縁体２５０ｂは、少なくとも酸素と、ハフニウムと、を有する。

［０２３３］

上述したように、絶縁体２５０ａおよび絶縁体２５０ｂは同じ工程で形成される。したがって、絶縁体２５０ｂの膜厚は、絶縁体２５０ａの膜厚と等しくなる。

［０２３４］

絶縁体２５０ａおよび絶縁体２７５ａは、実施の形態１で説明した２層積層構造の絶縁体５０に対応する。よって、絶縁体２５０ａおよび絶縁体２７５ａの材料、および構成などは、実施の形態

１で説明した絶縁体５０の内容を参酌できる。

［０２３５］

導電体２６０は、絶縁体２５０ａの凹部に配置される。導電体２６０は、トランジスタ２００のゲート電極として機能する。

［０２３６］

導電体２６０としては、例えば、タンタルを含む窒化物、チタンを含む窒化物、モリブデンを含む窒化物、タングステンを含む窒化物、タンタルおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む窒化物、または窒化ルテニウムなどを用いることが好ましい。また、例えば、酸化ルテニウム、ストロンチウムとルテニウムを含む酸化物、またはランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、導電体２６０と接する絶縁体２５０ａとして酸素を含む絶縁性材料を用いる場合に好適である。

［０２３７］

また、導電体２６０は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いてもよい。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、および酸化ルテニウムなどが挙げられる。

［０２３８］

トランジスタ２００では、導電体２６０は、酸化物２３０および導電体２４２ｂに形成されている開口を埋めるように自己整合的に形成される。

［０２３９］

図５Ｂでは、導電体２６０を単層とする構成について示したが、本発明はこれに限られるものではない。例えば、導電体２６０は、２層以上の積層構造としてもよい。

［０２４０］

なお、導電体２６０は、実施の形態１で説明した導電体６０に対応する。よって、導電体２６０の材料、および構成などは、実施の形態１で説明した導電体６０の内容を参酌できる。

［０２４１］

導電体２４６は、導電体２４２ｂ上に配置される。また、導電体２４６は、導電体２４２ｂの上面の少なくとも一部に接して配置される。また、導電体２４６は、導電体２４２ｂと重畳する領域に凸型の形状部を有する。導電体２４６は配線として機能する。

［０２４２］

導電体２４６は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４６は、積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層としてもよい。

［０２４３］

なお、導電体２４６は、実施の形態１で説明した導電体４６に対応する。よって、導電体２４６の材料、および構成などは、実施の形態１で説明した導電体４６の内容を参酌できる。

［０２４４］

導電体２６２は、導電体２６０上に配置される。また、導電体２６２は、導電体２６０の上面に

接して配置される。導電体２６２は配線として機能する。

［０２４５］

導電体２６２は、導電体２６２ａと、導電体２６２ａの上に配置された導電体２６２ｂと、を有することが好ましい。例えば、導電体２６２ａは、導電体２６２ｂの底面および側面を包むように配置されることが好ましい。また、図５Ｂに示すように、導電体２６２の上面は、絶縁体２８５の上面と高さが概略一致している。なお、図５Ｂでは、導電体２６２は、導電体２６２ａと導電体２６２ｂの２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。

［０２４６］

導電体２６２ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

［０２４７］

また、導電体２６２ａが酸素の拡散を抑制する機能を有することにより、絶縁体２８５に含まれる酸素により、導電体２６２ｂが酸化して導電率が低下することを抑制できる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。

［０２４８］

また、導電体２６２は配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２６２ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６２ｂは積層構造としてもよく、例えば、チタン、または窒化チタンと上記導電性材料との積層構造としてもよい。

［０２４９］

なお、導電体２６２は、実施の形態１で説明した導電体６２に対応する。よって、導電体２６２の材料、および構成などは、実施の形態１で説明した導電体６２の内容を参酌できる。

［０２５０］

＜半導体装置の構成材料＞

以下では、半導体装置に用いることができる構成材料について説明する。

［０２５１］

［基板］

トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁

体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。

［０２５２］

［絶縁体］

絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。

［０２５３］

例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減できる。したがって、絶縁体の機能に応じて、材料を選択するとよい。

［０２５４］

また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。

［０２５５］

また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。

［０２５６］

また、金属酸化物を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化酸化シリコン、窒化シリコンなどの金属窒化物を用いることができる。

［０２５７］

また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。

［０２５８］

［導電体］

導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。

［０２５９］

また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。

［０２６０］

なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。

［０２６１］

特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。

［０２６２］

［金属酸化物］

酸化物２３０として、半導体として機能する金属酸化物（酸化物半導体）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。

［０２６３］

酸化物半導体の結晶構造としては、アモルファス（ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓを含む）、ＣＡＡＣ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、単結晶（ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ）、および多結晶（ｐｏｌｙ　ｃｒｙｓｔａｌ）等が挙げられる。

［０２６４］

なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。例えば、ＧＩＸＤ（Ｇｒａｚｉｎｇ－Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを用いて評価することができる。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ－Ｂｏｈｌｉｎ法ともいう。また、以下では、ＧＩＸＤ測定で得られるＸＲＤスペクトルを、単に、ＸＲＤスペクトルと記す場合がある。

［０２６５］

例えば、石英ガラス基板では、ＸＲＤスペクトルのピークの形状がほぼ左右対称である。一方で、結晶構造を有するＩｎ－Ｇａ－Ｚｎ酸化物膜では、ＸＲＤスペクトルのピークの形状が左右非対称である。ＸＲＤスペクトルのピークの形状が左右非対称であることは、膜中または基板中の結晶の存在を明示している。別言すると、ＸＲＤスペクトルのピークの形状で左右対称でないと、膜または基板は非晶質状態であるとは言えない。

［０２６６］

また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう）にて評価することができる。例えば、石英ガラス基板の回折パターンでは、ハローが観察され、石英ガラスは、非晶質状態であることが確認できる。また、室温成膜したＩｎ－Ｇａ－Ｚｎ酸化物膜の回折パターンでは、ハローではなく、スポット状のパターンが観察される。このため、室温成膜したＩｎ－Ｇａ－Ｚｎ酸化物膜は、単結晶または多結晶でもなく、非晶質状態でもない、中間状態であり、非晶質状態であると結論することはできないと推定される。

［０２６７］

なお、酸化物半導体は、構造に着目した場合、上記とは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ－ＯＳ、及びｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、などが含まれる。

［０２６８］

ここで、上述のＣＡＡＣ－ＯＳ、ｎｃ－ＯＳ、及びａ－ｌｉｋｅ　ＯＳの詳細について、説明を行う。

［０２６９］

＜＜ＣＡＡＣ－ＯＳ＞＞

ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格

子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。

［０２７０］

なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の最大径は、数十ｎｍ程度となる場合がある。

［０２７１］

また、Ｉｎ－Ｇａ－Ｚｎ酸化物において、ＣＡＡＣ－ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｇａ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムとガリウムは、互いに置換可能である。よって、（Ｇａ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層にはガリウムが含まれる場合がある。なお、Ｉｎ層には亜鉛が含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像において、格子像として観察される。

［０２７２］

ＣＡＡＣ－ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θ スキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θ の値）は、ＣＡＡＣ－ＯＳを構成する金属元素の種類、組成などにより変動する場合がある。

［０２７３］

また、例えば、ＣＡＡＣ－ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう）を対称中心として、点対称の位置に観測される。

［０２７４］

上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。

［０２７５］

なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下などを引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ－ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ－ＯＳを構

成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ－Ｚｎ酸化物、及びＩｎ－Ｇａ－Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。

［０２７６］

ＣＡＡＣ－ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入、欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物および欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタと呼ぶ場合がある）にＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。

［０２７７］

＜＜ｎｃ－ＯＳ＞＞

ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ　ＯＳまたは非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θ スキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。

［０２７８］

＜＜ａ－ｌｉｋｅ　ＯＳ＞＞

ａ－ｌｉｋｅ　ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ－ｌｉｋｅ　ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ　ＯＳは、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。

［０２７９］

酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ　ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。

［０２８０］

＜＜酸化物半導体を有するトランジスタ＞＞

続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。

［０２８１］

上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。

［０２８２］

トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０^{17}ｃｍ$^{-3}$以下、好ましくは１×１０^{15}ｃｍ$^{-3}$以下、さらに好ましくは１×１０^{13}ｃｍ$^{-3}$以下、より好ましくは１×１０^{11}ｃｍ$^{-3}$以下、さらに好ましくは１×１０^{10}ｃｍ$^{-3}$未満であり、１×１０$^{-9}$ｃｍ$^{-3}$以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。

［０２８３］

また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。

［０２８４］

また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。

［０２８５］

従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。なお、酸化物半導体中の不純物とは、例えば、酸化物半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。また、酸化物半導体における主成分とは、例えば、当該酸化物半導体に１原子％以上含まれる元素をいう。

［０２８６］

＜＜不純物＞＞

ここで、酸化物半導体中における各不純物の影響について説明する。

［０２８７］

酸化物半導体において、第１４族元素の一つであるシリコンまたは炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体中のシリコンまたは炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０^{18}ａｔｏｍｓ／ｃｍ^{3}以下、好ましくは２×１０^{17}ａｔｏｍｓ／ｃｍ^{3}以下とする。

［０２８８］

また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物

半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、1×10^{18}ａｔｏｍｓ／ｃｍ^{3}以下、好ましくは2×10^{16}ａｔｏｍｓ／ｃｍ^{3}以下にする。

［０２８９］

また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、5×10^{19}ａｔｏｍｓ／ｃｍ^{3}未満、好ましくは5×10^{18}ａｔｏｍｓ／ｃｍ^{3}以下、より好ましくは1×10^{18}ａｔｏｍｓ／ｃｍ^{3}以下、さらに好ましくは5×10^{17}ａｔｏｍｓ／ｃｍ^{3}以下にする。

［０２９０］

また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中の水素濃度を、1×10^{20}ａｔｏｍｓ／ｃｍ^{3}未満、好ましくは1×10^{19}ａｔｏｍｓ／ｃｍ^{3}未満、より好ましくは5×10^{18}ａｔｏｍｓ／ｃｍ^{3}未満、さらに好ましくは1×10^{18}ａｔｏｍｓ／ｃｍ^{3}未満にする。

［０２９１］

不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

［０２９２］

＜トランジスタ２００の変形例＞

以下では、図６Ａ乃至図７Ｂを用いて、前述のトランジスタ２００と異なる構成例について説明する。

［０２９３］

［トランジスタ２００Ａ］

図６Ａは、トランジスタ２００Ａを有する半導体装置の断面図である。図６Ａに示すトランジスタ２００Ａは、図５Ｂに示すトランジスタ２００の変形例である。

［０２９４］

図６Ａに示すトランジスタ２００Ａは、酸化物２３０が、酸化物２３０ａおよび酸化物２３０ｂの２層の積層構造を有する点で、図５Ｂに示すトランジスタ２００とは異なる。

［０２９５］

酸化物２３０ａは、ソース領域およびドレイン領域の一方として機能する。酸化物２３０ｂは、チャネル形成領域と、ソース領域およびドレイン領域の他方として機能する領域２３０ｂｃと、を有する。

［０２９６］

導電体２４２ｂと酸化物２３０ｂとが接した状態で加熱処理を行う場合、導電体２４２ｂ近傍の

酸化物２３０ｂは、シート抵抗が低下することがある。また、キャリア濃度が増加することがある。したがって、導電体２４２ｂ近傍の酸化物２３０ｂが自己整合的に低抵抗化され、領域２３０ｂｃを形成することができる。

［０２９７］

［トランジスタ２００Ｂ］

図６Ｂは、トランジスタ２００Ｂを有する半導体装置の断面図であり、図６Ｃはトランジスタ２００Ｂが有する酸化物２３０ｂ及びその周辺を含む領域の断面拡大図である。図６Ｂ及び図６Ｃに示すトランジスタ２００Ｂは、図５Ｂに示すトランジスタ２００の変形例である。

［０２９８］

図６Ｂに示すトランジスタ２００Ｂは、酸化物２３０および導電体２４２ｂの形状が図５Ｂに示すトランジスタ２００とは異なる。具体的には、図６Ｂに示すトランジスタ２００Ｂは、酸化物２３０および導電体２４２ｂの側面がテーパ形状を有する点が、図５Ｂに示すトランジスタ２００とは異なる。

［０２９９］

本明細書等において、テーパ形状とは、構造の側面の少なくとも一部が、基板面に対して傾斜して設けられている形状のことを指す。例えば、傾斜した側面と基板面とのなす角（テーパ角ともいう）が、９０度未満である領域を有する形状のことを指す。なお、構造の側面及び基板面は、必ずしも完全に平坦である必要はなく、微細な曲率を有する略平面状、又は微細な凹凸を有する略平面状であってもよい。

［０３００］

図６Ｃに示すように、トランジスタ２００Ｂの断面視において、酸化物２３０の開口側（絶縁体２７５ａ側）の側面は、テーパ角θのテーパ形状を有してもよい。ここで、テーパ角θは、酸化物２３０の開口側の側面と基板面のなす角である。ただし、テーパ角θの頂点から出る２辺の一方は、基板面に限らず、絶縁体２１６の上面、または酸化物２３０ａの下面などであってもよい。つまり、テーパ角θは、酸化物２３０の側面と、絶縁体２１６の上面または酸化物２３０ａの下面とのなす角としてもよい。このとき、酸化物２３０の絶縁体２７５ｂ側の側面も、テーパ角θのテーパ形状を有する。

［０３０１］

なお、テーパ角 θ は９０度に近いほど、導電体２６０を、酸化物２３０が有する開口のより深くに達するように設けることができる。よって、酸化物２３０の導電体２６０と重畳する領域を大きくすることができ、トランジスタの電気特性を安定にすることができる。また、トランジスタ２００Ｂの占有面積を低減できる。例えば、テーパ角 θ は８０度以上、８５度以上、または８７度以上、かつ、９０度未満とする。

［０３０２］

上記構成においても、酸化物２３０の上面は中空円形状を有する。つまり、上記構成において、酸化物２３０は中空の円錐台形状を有する。つまり、酸化物２３０が有する円錐台形状の上底面（導電体２４２ｂ側の面）の面積は、酸化物２３０が有する円錐台形状の下底面（絶縁体２１６側の面）の面積よりも小さい。

［０３０３］

トランジスタの断面視において、酸化物２３０の中空部の側面がテーパ形状を有する場合、当該

トランジスタにおいて、チャネル幅がすべての領域で同じ値とはならない。すなわち、当該トランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書等では、チャネル幅は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。

［０３０４］

酸化物２３０と同様に、導電体２４２ｂの開口側（絶縁体２７５ａ側）の側面、および導電体２４２ｂの外側（絶縁体２７５ｂ側）の側面は、テーパ形状を有する。なお、導電体２４２ｂの開口の側面と基板面のなす角、および導電体２４２ｂの外側の側面と基板面のなす角は、テーパ角 θ と一致または概略一致する。なお、酸化物２３０に用いる材料と導電体２４２ｂに用いる材料との組み合わせ、または、酸化物２３０および導電体２４２ｂの加工条件などによっては、導電体２４２ｂの開口の側面と基板面のなす角、および導電体２４２ｂの外側の側面と基板面のなす角は、テーパ角 θ と一致しない場合がある。

［０３０５］

また、導電体２４２ｂは中空の円錐台形状を有する。つまり、導電体２４２ｂが有する円錐台形状の上底面（導電体２４６側の面）の面積は、導電体２４２ｂが有する円錐台形状の下底面（酸化物２３０側の面）の面積よりも小さい。

［０３０６］

［トランジスタ２００Ｃ］

図７Ａは、トランジスタ２００Ｃを有する半導体装置の断面図である。図７Ａに示すトランジスタ２００Ｃは、図５Ｂに示すトランジスタ２００の変形例である。

［０３０７］

図７Ａに示すトランジスタ２００Ｃは、絶縁体２５４ａおよび絶縁体２５４ｂを有する点で、図５Ｂに示すトランジスタ２００とは異なる。

［０３０８］

絶縁体２５４ａは、絶縁体２５０ａと導電体２６０との間に位置する。具体的には、絶縁体２５４ａは、絶縁体２５０ａの凹部に設けられている。また、導電体２６０の側面の一部及び底面に接して設けられている。このような構成において、絶縁体２５４ａは、凹部を有するともいえる。また、絶縁体２５４ａの最上部は、絶縁体２７５ａの最上部、および絶縁体２５０ａの最上部と高さが一致または概略一致する。

［０３０９］

絶縁体２５４ａはゲート絶縁体の一部として機能する。絶縁体２５４ａとしては、水素に対するバリア絶縁膜を用いることが好ましい。これにより、導電体２６０に含まれる水素などの不純物が、酸化物２３０ｂに拡散するのを防ぐことができる。絶縁体２５４ａとしては、上述の絶縁体２７７に用いることができる絶縁体を用いればよい。例えば、絶縁体２５４ａとしてＰＥＡＬＤ法で成膜した窒化シリコンを用いればよい。この場合、絶縁体２５４ａは、少なくとも窒素と、シリコンと、を有する。

［０３１０］

また、絶縁体２５４ａが、さらに酸素に対するバリア性を有してもよい。これにより、絶縁体２５０ａに含まれる酸素が、導電体２６０へ拡散するのを抑制できる。

［０３１１］

また、絶縁体２５４ａは、絶縁体２７５ａ、絶縁体２５０ａ、および導電体２６０と、ともに、

酸化物２３０などに形成された開口に設ける必要がある。トランジスタの微細化を図るにあたって、絶縁体２５４ａの膜厚は薄いことが好ましい。絶縁体２５４ａの膜厚は、０．１ｎｍ以上５．０ｎｍ以下、好ましくは０．５ｎｍ以上３．０ｎｍ以下、より好ましくは１．０ｎｍ以上３．０ｎｍ以下とする。この場合、絶縁体２５４ａは、少なくとも一部において、上記のような膜厚の領域を有していればよい。また、絶縁体２５４ａの膜厚は絶縁体２５０ａの膜厚より薄いことが好ましい。この場合、絶縁体２５４ａは、少なくとも一部において、絶縁体２５０ａより膜厚が薄い領域を有していればよい。

［０３１２］

絶縁体２５４ｂは、上面視において、酸化物２３０および導電体２４２ｂの外側（絶縁体２７５ｂ側）に配置される。また、絶縁体２５４ｂは、絶縁体２５０ｂと絶縁体２７４との間に位置する。具体的には、絶縁体２５４ｂは、絶縁体２５０ｂの上面に接して設けられている。また、絶縁体２７４の側面及び底面に接して設けられている。

［０３１３］

絶縁体２５４ａおよび絶縁体２５４ｂは同じ工程で形成される。したがって、絶縁体２５４ａおよび絶縁体２５４ｂは、同一の材料を有する。また、絶縁体２５４ａおよび絶縁体２５４ｂは、膜厚が等しくなる。

［０３１４］

なお、本発明の一態様の半導体装置においては、導電体２６２の側面に接するように絶縁体を設けてもよい。また、導電体２４２ａおよび絶縁体２１６の下方に絶縁体を設けてもよい。

［０３１５］

図７Ｂは、トランジスタ２００Ｃを有する半導体装置の断面図である。図７Ｂに示す半導体装置は、絶縁体２４７および絶縁体２１２を有する点で、図７Ａに示す半導体装置と異なる。

［０３１６］

絶縁体２４７は、導電体２６２と、絶縁体２７７、絶縁体２７８（図７Ｂには図示せず）、及び絶縁体２８５との間に位置する。また、絶縁体２４７は、導電体２６２の側面に接するように設けられている。

［０３１７］

絶縁体２４７は、水、水素などの不純物が、導電体２６２に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。これにより、絶縁体２８５に含まれる水素などの不純物が、導電体２６２を介して、酸化物２３０ｂに拡散するのを抑制できる。絶縁体２４７としては、上述の絶縁体２７７に用いることができる絶縁体を用いればよい。例えば、絶縁体２４７としてＰＥＡＬＤ法で成膜した窒化シリコンを用いればよい。この場合、絶縁体２４７は、少なくとも窒素と、シリコンと、を有する。

［０３１８］

なお、絶縁体２４７と同一材料からなる絶縁体が、導電体２６０の絶縁体２７６から露出した領域の側面を覆うように形成される場合がある。

［０３１９］

絶縁体２１２は、基板（図示せず）上に設けられ、絶縁体２１６および導電体２４２ａの下方に設けられる。

［０３２０］

絶縁体２１２は層間膜として機能する。絶縁体２１２は、水、水素などの不純物が、基板側からトランジスタ２００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体２１２としては、上述の絶縁体２７７に用いることができる絶縁体を用いればよい。例えば、絶縁体２１２としては、窒化シリコンまたは窒化酸化シリコンなどの、シリコンを含む窒化物を用いることが好ましい。具体的には、絶縁体２１２としてスパッタリング法で成膜された窒化シリコンを用いればよい。絶縁体２１２をスパッタリング法で成膜することで、密度が高い窒化シリコンを形成することができる。また、絶縁体２１２として、スパッタリング法で成膜された窒化シリコンの上に、さらに、ＰＥＡＬＤ法または、ＣＶＤ法で成膜された窒化シリコンを積層してもよい。

［０３２１］

以上が、半導体装置の構成例、および半導体装置が有するトランジスタの構成例についての説明である。

［０３２２］

＜半導体装置の作製方法＞

次に、図５Ａ乃至図５Ｃに示す、本発明の一態様である半導体装置の作製方法を、図８Ａ乃至図１６Ｂを用いて説明する。

［０３２３］

各図のＡ、及び各図のＣは、上面図を示す。また、各図のＢは、各図のＡにＡ１－Ａ２の一点鎖線で示す部位に対応する断面図である。また、図１２Ｂ１は、図１２ＡにＡ１－Ａ２の一点鎖線で示す部位に対応する断面図である。また、図１２Ｂ２は、図１２ＡにＡ３－Ａ４の一点鎖線で示す部位に対応する断面図である。また、各図のＤは、各図のＣにＡ１－Ａ２の一点鎖線で示す部位に対応する断面図である。なお、各図のＡ、及び各図のＣの上面図では、図の明瞭化のために一部の要素を省いている。

［０３２４］

以下において、絶縁体を形成するための絶縁性材料、導電体を形成するための導電性材料、または半導体を形成するための半導体材料は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを適宜用いて成膜することができる。

［０３２５］

なお、スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法、および直流電源を用いるＤＣスパッタリング法がある。ＤＣスパッタリング法には、さらにパルス的に電極に印加する電圧を変化させるパルスＤＣスパッタリング法がある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属導電膜を成膜する場合に用いられる。また、パルスＤＣスパッタリング法は、主に、酸化物、窒化物、炭化物などの化合物をリアクティブスパッタリング法で成膜する際に用いられる。

［０３２６］

なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ　ＣＶＤ）法、または光を利用する光ＣＶＤ（Ｐｈｏｔｏ　ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ　ＣＶＤ）法、または有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　ＣＶＤ）法に分けることができる。

［０３２７］

プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、および素子（トランジスタ、および容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、および素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。

［０３２８］

また、ＡＬＤ法としては、プリカーサ及びリアクタントの反応を熱エネルギーのみで行う熱ＡＬＤ法、またはプラズマ励起されたリアクタントを用いるＰＥＡＬＤ法などを用いることができる。

［０３２９］

ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積するスパッタリング法とは異なる。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。

［０３３０］

また、ＣＶＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。例えば、ＣＶＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送または圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。

［０３３１］

また、ＡＬＤ法では、異なる複数種のプリカーサを同時に導入することで任意の組成の膜を成膜することができる。または、異なる複数種のプリカーサを導入する場合、各プリカーサのサイクル数を制御することで任意の組成の膜を成膜することができる。

［０３３２］

まず、基板（図示しない）を準備し、当該基板上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２１６中の水素濃度を低減できる。ただし、絶縁体２１６の成膜は、スパッタリング法に限られるものではなく、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを適宜用いてもよい。

［０３３３］

本実施の形態では、絶縁体２１６として、酸素ガスを含む雰囲気でシリコンターゲットを用いて、パルスＤＣスパッタリング法で酸化シリコンを成膜する。パルスＤＣスパッタリング法を用いることで、膜厚分布をより均一にし、スパッタレート、および膜質を向上することができる。

［０３３４］

なお、図７Ｂに示す絶縁体２１２を設ける場合、絶縁体２１２、および絶縁体２１６は、大気に暴露することなく連続して成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、絶縁体２１２、および絶縁体２１６を、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減することができる。

［０３３５］

次に、絶縁体２１６に開口を形成する。開口とは、例えば、溝、およびスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。

［０３３６］

ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置などを用いることができる。

［０３３７］

なお、絶縁体２１６をエッチングして開口を形成する際のエッチングストッパ膜として機能する絶縁体を、絶縁体２１６の下面と接して設けることが好ましい。例えば、開口を形成する絶縁体２１６に酸化シリコンまたは酸化窒化シリコンを用いた場合は、当該絶縁体は窒化シリコン、酸化アルミニウム、または酸化ハフニウムを用いるとよい。例えば、当該絶縁体として、図７Ｂに示す絶縁体２１２を設けてもよい。別言すると、絶縁体２１２が当該機能を有するとよい。

［０３３８］

開口の形成後に、導電体２４２ａ１となる導電膜を成膜する。当該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。例えば、窒化タンタル、窒化タングステン、または窒化チタンなどを用いることができる。または、酸素の透過を抑制する機能を有する導電体と、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、またはモリブデンタングステン合金との積層膜とすることができる。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。

［０３３９］

本実施の形態では、導電体２４２ａ１となる導電膜として窒化チタン膜を成膜する。このような金属窒化物を導電体２４２ａ２の下層に用いることにより、絶縁体２１６などによって、導電体２４２ａ２が酸化されるのを抑制できる。また、導電体２４２ａ２として銅などの拡散しやすい金属を用いても、当該金属が導電体２４２ａ１から外に拡散するのを防ぐことができる。

［０３４０］

次に、導電体２４２ａ２となる導電膜を成膜する。当該導電膜としては、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、またはモリブデンタングステン合金などを用いることができる。当該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、

またはＡＬＤ法などを用いて行うことができる。本実施の形態では、当該導電膜として、タングステン膜を成膜する。

［０３４１］

次に、ＣＭＰ処理を行うことで、導電体２４２ａ１となる導電膜および導電体２４２ａ２となる導電膜の一部を除去し、絶縁体２１６を露出する（図８Ａ及び図８Ｂ参照）。その結果、絶縁体２１６に形成される開口部のみに、導電体２４２ａ１および導電体２４２ａ２が残存することで、導電体２４２ａ（導電体２４２ａ１および導電体２４２ａ２）が形成される。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。

［０３４２］

次に、絶縁体２１６上、および導電体２４２ａ上に、酸化膜２３０Ａ、酸化膜２３０Ｂ、酸化膜２３０Ｃを順に成膜する（図８Ａ及び図８Ｂ参照）。なお、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃは、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ上、酸化膜２３０Ｂ上、および酸化膜２３０Ｃ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面およびその近傍、ならびに酸化膜２３０Ｂと酸化膜２３０Ｃとの界面およびその近傍を清浄に保つことができる。

［０３４３］

酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。

［０３４４］

例えば、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と貴ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物などのターゲットを用いることができる。

［０３４５］

なお、酸化膜２３０Ａとして窒素が添加された金属酸化膜をスパッタリング法によって成膜する場合、スパッタリングガスに窒素ガスを含めて成膜することにより、ターゲットが窒素を含まない構成であっても、窒素が添加された金属酸化膜を成膜することができる。窒素ガスを添加して金属酸化膜を成膜する場合、窒素流量比が大きいほど、金属酸化膜のキャリア移動度を高めることができる。

［０３４６］

窒素流量比は、酸化物２３０ａおよび酸化物２３０ｃに求める特性に合わせて、１０％以上１００％以下の範囲で適宜設定することができる。このとき、例えば、スパッタリングガスを窒素ガスとアルゴンガスの混合ガスにすることができる。また、スパッタリングガスを、窒素ガスと酸素ガスの混合ガスとしてもよいし、窒素ガスと酸素ガスとアルゴンガスの混合ガスとしてもよい。

［０３４７］

なお、ターゲットとして窒素を含むターゲットを用いる場合には、窒素が添加された金属酸化膜を成膜する場合でも、スパッタリングガスとして窒素を用いない構成にすることができる。

［０３４８］

酸化膜２３０Ａのスパッタリングガスに酸素ガスが含まれる場合、スパッタリングガスに含まれる酸素の一部が絶縁体２１６に供給される場合がある。したがって、当該スパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％としてもよい。

［０３４９］

上記のスパッタリングガスは、高純度化されていることが好ましい。例えば、スパッタリングガスとして用いる酸素ガス、窒素ガスまたはアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、より好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを用いることで金属酸化膜に水分等が取り込まれることを可能な限り防ぐことができる。

［０３５０］

酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を、３０％を超えて１００％以下、好ましくは７０％以上１００％以下として成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。ただし、本発明の一態様はこれに限定されない。酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。

［０３５１］

酸化膜２３０Ｃの成膜方法は、酸化膜２３０Ａの成膜方法を参酌できる。

［０３５２］

なお、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃを、大気に暴露することなく、スパッタリング法で成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃについて、各成膜工程の合間に膜中に水素が混入するのを低減することができる。

［０３５３］

また、酸化膜２３０Ａおよび酸化膜２３０Ｃとして窒素が添加された金属酸化膜をスパッタリング法によって成膜し、酸化膜２３０Ｂとして金属酸化膜をスパッタリング法によって成膜する場合、酸化膜２３０Ａを成膜した後、スパッタリング装置に導入するガスの種類を切り替えることで、即ち窒素の導入を停止することで、酸化膜２３０Ｂを成膜する。さらに、酸化膜２３０Ｂを成膜した後、スパッタリング装置に導入するガスの種類を切り替えることで、即ち窒素を導入することで、酸化膜２３０Ｃを成膜する。これにより、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃを成膜することが連続的に可能であり、量産性に優れている。

［０３５４］

酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃの成膜は、ＡＬＤ法を用いて行ってもよい。ＡＬＤ法を用いることで、厚さの均一な膜を形成することができる。また、ＰＥＡＬＤ法を用いることで、熱ＡＬＤ法に比べて低温で酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃを形成することができる。

［０３５５］

本実施の形態では、酸化膜２３０Ａおよび酸化膜２３０Ｃとして、スパッタリング法によって、

窒素が添加された金属酸化膜を成膜する。また、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］の酸化物ターゲット、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［原子数比］の酸化物ターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃに求める特性に合わせて形成するとよい。

［０３５６］

次に、加熱処理を行うことが好ましい。加熱処理は、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃが多結晶化しない温度範囲で行えばよく、２５０℃以上６５０℃以下、好ましくは４００℃以上６００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、窒素ガスと酸素ガスの混合雰囲気で加熱処理をする場合、酸素ガスを２０％程度にすればよい。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。

［０３５７］

また、上記加熱処理で用いるガスは、高純度化されていることが好ましい。例えば、上記加熱処理で用いるガスに含まれる水分量が１ｐｐｂ以下、好ましくは０．１ｐｐｂ以下、より好ましくは０．０５ｐｐｂ以下にすればよい。高純度化されたガスを用いて加熱処理を行うことで、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃなどに水分等が取り込まれることを可能な限り防ぐことができる。

［０３５８］

本実施の形態では、加熱処理として、窒素ガスと酸素ガスの流量比を４：１として、４００℃の温度で１時間の処理を行う。このような酸素ガスを含む加熱処理によって、酸化膜２３０Ｂ中の炭素、水、および水素などの不純物を低減できる。このように膜中の不純物を低減することで、酸化膜２３０Ｂの結晶性を向上させ、より密度の高い、緻密な構造にすることができる。これにより、酸化膜２３０Ｂ中の結晶領域を増大させ、酸化膜２３０Ｂ中における、結晶領域の面内ばらつきを低減できる。よって、トランジスタ２００の電気特性の面内ばらつきを低減できる。

［０３５９］

また、加熱処理を行うことで、絶縁体２１６中、および酸化膜２３０Ｂ中のそれぞれの水素濃度を低減できる。特に、酸化膜２３０Ｂは、トランジスタ２００のチャネル形成領域として機能する。そのため、水素濃度が低減された酸化膜２３０Ｂを有するトランジスタ２００は、良好な信頼性を有するため好ましい。

［０３６０］

次に、酸化膜２３０Ｃ上に導電膜２４２Ｂを成膜する（図８Ａ及び図８Ｂ参照）。導電膜２４２Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。例えば、導電膜２４２Ｂとして、スパッタリング法を用いて窒化タンタル膜を成膜すればよい。なお、導電膜２４２Ｂの成膜前に、加熱処理を行ってもよい。当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して導電膜２４２Ｂを成膜してもよい。このような処理を行うことによって、酸化膜２３０Ｃの表面に吸着している水分および水素を除去し、さらに酸化

膜２３０Ａ中、酸化膜２３０Ｂ中、および酸化膜２３０Ｃ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする。

［０３６１］

次に、導電膜２４２Ｂ上に絶縁膜２９１Ａを成膜する（図８Ａ及び図８Ｂ参照）。絶縁膜２９１Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁膜２９１Ａは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁膜２９１Ａとして、スパッタリング法によって、酸化アルミニウム膜、または窒化シリコン膜を成膜すればよい。

［０３６２］

なお、導電膜２４２Ｂ、および絶縁膜２９１Ａを、大気に暴露することなく、スパッタリング法で成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置を用いればよい。これにより、導電膜２４２Ｂ、および絶縁膜２９１Ａを、膜中の水素を低減して成膜し、さらに、各成膜工程の合間に膜中に水素が混入するのを低減することができる。また、絶縁膜２９１Ａ上にハードマスクを設ける場合、当該ハードマスクとなる膜も大気に暴露することなく連続して成膜すればよい。

［０３６３］

次に、リソグラフィー法を用いて、酸化膜２３０Ａ、酸化膜２３０Ｂ、酸化膜２３０Ｃ、導電膜２４２Ｂ、および絶縁膜２９１Ａを中空円筒形状に加工して、酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）、導電体２４２ｂ、及び絶縁体２９１を形成する。ここで、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、導電体２４２ｂ、および絶縁体２９１は、少なくとも一部が導電体２４２ａと重なるように形成する。上記加工はドライエッチング法またはウェットエッチング法を用いることができる。

［０３６４］

なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体、または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームまたはイオンビームを用いてもよい。なお、電子ビームまたはイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことで、除去することができる。

［０３６５］

さらに、レジストマスクの下に絶縁体または導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電膜２４２Ｂ上にハードマスク材料となる絶縁膜または導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電膜２４２Ｂなどのエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレ

ジストマスクが消失することがある。導電膜２４２Ｂなどのエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。本実施の形態では、絶縁体２９１をハードマスクとして用いている。

［０３６６］

以降では、リソグラフィー法を用いて、中空円筒形状を有する、酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）、導電体２４２ｂ、及び絶縁体２９１を形成する方法の一例について説明する。

［０３６７］

まず、絶縁膜２９１Ａ上にレジストマスク２９２を形成する（図８Ａ及び図８Ｂ参照）。レジストマスク２９２は、レジストマスク２９２の少なくとも一部が導電体２４２ａと重畳する領域に設けられる。

［０３６８］

なお、レジストマスク２９２の上面を円形状としているが、本発明はこれに限られるものではなく、例えば上面を楕円形状としてもよいし、三角形、および四角形などの多角形状にしてもよい。また、上面を多角形状とする場合、当該多角形状は角部が丸みを帯びてもよい。

［０３６９］

レジストマスク２９２は、例えば、マスクを介してレジストを露光し、露光された領域を、現像液を用いて除去または残存させることで形成することができる。なお、レジストマスク２９２を酸素プラズマによる等方性エッチングにより、シュリンクしてもよい。レジストマスクのシュリンクを、レジストスリミング、またはレジストトリミングと呼ぶ場合がある。レジストマスク２９２をシュリンクすることで、レジストマスク２９２を微細化することができる。

［０３７０］

または、レジストマスク２９２は、例えば、ラインパターンが形成可能なマスクを介してレジストを露光し、Ｚ軸で９０度回転させた当該マスクを介して当該レジストを再度露光し、露出された領域を、現像液を用いて除去または残存させることで形成してもよい。当該加工により、レジストマスク２９２の上面は、角部が丸みを帯びている形状、または、円形状となる。

［０３７１］

また、レジストマスク２９２の形成には、ＬＥＬＥおよびＳＡＤＰなどのダブルパターニング、ＳＡＱＰなどのクアドロプルパターニング、ならびにオクタプルパターニングなどのマルチパターニング技術を用いるとよい。例えば、マルチパターニング技術を用いてＸ方向に延在するラインパターンのレジストマスクを形成し、Ｙ方向に延在するラインパターンのレジストマスクを形成するマルチパターニング技術を用いて、Ｘ方向に延在するラインパターンのレジストマスクを加工することで、レジストマスク２９２を形成してもよい。当該加工により、レジストマスク２９２の上面は、角部が丸みを帯びている形状、または、円形状となる。

［０３７２］

次に、レジストマスク２９２上に絶縁膜２９３Ａを成膜する（図８Ａ及び図８Ｂ参照）。絶縁膜２９３Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁膜２９３Ａの膜厚は、図５Ｄに示す幅Ｈ１に相当する。よって、絶縁膜２９３Ａの膜厚は、トランジスタ２００の設計に合わせて適宜設定すればよい。

［０３７３］

次に、絶縁膜２９３Ａを異方性エッチングして、絶縁体２９３を形成する（図８Ｃ及び図８Ｄ参照）。絶縁膜２９３Ａの異方性エッチングとしては、例えばドライエッチング法を用いればよい。絶縁膜２９３Ａを異方性エッチングすることで、レジストマスク２９２の側面に絶縁体２９３が設けられる。つまり、絶縁体２９３はサイドウォールと言い換えることができる。

［０３７４］

次に、レジストマスク２９２を除去する（図８Ｃ及び図８Ｄ参照）。レジストマスク２９２を除去することで、絶縁膜２９１Ａ上に絶縁体２９３が残存する。なお、絶縁体２９３が有する開口の上面形状は、レジストマスク２９２の上面形状に対応する。例えば、レジストマスク２９２の上面が円形状である場合、図８Ｃに示すように、絶縁体２９３の上面は中空円筒形状となる。また、レジストマスク２９２の上面形状が上述した楕円形状である場合、絶縁体２９３の上面は、中空の楕円形状となる。また、レジストマスク２９２の上面形状が上述した角部が丸みを帯びている多角形状である場合、絶縁体２９３の上面は、角部が丸みを帯びている中空の多角形状となる。

［０３７５］

次に、絶縁体２９３をハードマスクとして、絶縁膜２９１Ａの一部、導電膜２４２Ｂの一部、酸化膜２３０Ｃの一部、酸化膜２３０Ｂの一部、および酸化膜２３０Ａの一部を、絶縁体２１６および導電体２４２ａの上面が露出するまで加工する（図９Ａ及び図９Ｂ参照）。上記加工はドライエッチング法またはウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、絶縁膜２９１Ａ、導電膜２４２Ｂ、酸化膜２３０Ｃ、酸化膜２３０Ｂ、および酸化膜２３０Ａの加工は、それぞれ異なる条件で行ってもよい。

［０３７６］

上記加工により、上面形状が絶縁体２９３の上面形状と同じ又は概略同じである、絶縁体２９１、導電体２４２ｂ、酸化物２３０ｃ、酸化物２３０ｂ、および酸化物２３０ａが形成される（図９Ａ及び図９Ｂ参照）。つまり、絶縁体２９１、導電体２４２ｂ、酸化物２３０ｃ、酸化物２３０ｂ、及び酸化物２３０ａは、端部が一致または概略一致する。また、酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）、導電体２４２ｂ、及び絶縁体２９１のそれぞれは、中空円筒形状となる。なお、上述したように、絶縁体２９１、酸化物２３０、導電体２４２ｂ、及び絶縁体２９１の上面形状は、レジストマスク２９２の上面形状に対応する。よって、上記中空円筒形状は、レジストマスク２９２の上面形状に合わせて適宜言い換えることができる。

［０３７７］

以上が、リソグラフィー法を用いて、中空円筒形状を有する、酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）、導電体２４２ｂ、及び絶縁体２９１を形成する方法の一例である。

［０３７８］

なお、酸化物２３０、および導電体２４２ｂの側面が、絶縁体２１６の上面に対し、垂直となる構成にすることが好ましい。このような構成にすることで、複数のトランジスタ２００を設ける際に、小面積化、および高密度化が可能となる。

［０３７９］

ただし、上記構成に限られず、図６Ｂおよび図６Ｃに示すように、酸化物２３０、および導電体２４２ｂの断面がテーパ形状になっていてもよい。断面をテーパ形状にすることで、これより後の

工程において、絶縁体２７５ａとなる絶縁膜などの被覆性が向上し、鬆などの欠陥を低減できる。

［０３８０］

次に、絶縁体２９３を除去する（図９Ｃ及び図９Ｄ参照）。

［０３８１］

ここまでの工程で、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、導電体２４２ｂ、および絶縁体２９１の側面への不純物の付着またはこれらの内部への当該不純物の拡散が生じる場合がある。このような不純物を除去する工程を行ってもよい。当該不純物としては、例えば、ハフニウム、アルミニウム、シリコン、タンタル、フッ素、および塩素などがある。

［０３８２］

上記エッチング工程で酸化物２３０ｂの表面に付着した不純物などを除去するために、洗浄処理を行う。洗浄方法としては、洗浄液などを用いたウェット洗浄（ウェットエッチング処理ということもできる）、プラズマを用いたプラズマ処理、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。

［０３８３］

ウェット洗浄としては、アンモニア水、シュウ酸、リン酸、もしくはフッ化水素酸などを炭酸水もしくは純水で希釈した水溶液、純水、または炭酸水などを用いて行ってもよい。または、これらの水溶液、純水、または炭酸水を用いた超音波洗浄を行ってもよい。または、これらの洗浄を適宜組み合わせて行ってもよい。

［０３８４］

なお、本明細書等では、フッ化水素酸を純水で希釈した水溶液を希釈フッ化水素酸と呼び、アンモニア水を純水で希釈した水溶液を希釈アンモニア水と呼ぶ場合がある。また、当該水溶液の濃度、温度などは、除去したい不純物、洗浄される半導体装置の構成などによって、適宜調整すればよい。希釈アンモニア水のアンモニア濃度は０．０１％以上５％以下、好ましくは０．１％以上０．５％以下とすればよい。また、希釈フッ化水素酸のフッ化水素濃度は０．０１ｐｐｍ以上１００ｐｐｍ以下、好ましくは０．１ｐｐｍ以上１０ｐｐｍ以下とすればよい。

［０３８５］

なお、超音波洗浄には、２００ｋＨｚ以上、好ましくは９００ｋＨｚ以上の周波数を用いることが好ましい。当該周波数を用いることで、酸化物２３０ｂなどへのダメージを低減できる。

［０３８６］

また、上記洗浄処理を複数回行ってもよく、洗浄処理毎に洗浄液を変更してもよい。例えば、第１の洗浄処理として希釈フッ化水素酸、または希釈アンモニア水を用いた処理を行い、第２の洗浄処理として純水、または炭酸水を用いた処理を行ってもよい。

［０３８７］

上記エッチング後、または上記洗浄後に加熱処理を行ってもよい。加熱処理は、１００℃以上４５０℃以下、好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃに酸素を供給して、酸素欠損の低減を図ることができる。また、このような熱処理を行うことで、酸化物２３０ｂの結晶性を向上させることができる。また、加熱処理は減圧状態で行ってもよい。または、酸素雰囲気で加熱処理した後に、大気に

露出せずに連続して窒素雰囲気で加熱処理を行ってもよい。

［０３８８］

なお、上記洗浄処理、および加熱処理は、絶縁体２９３を除去する前に行ってもよい。

［０３８９］

次に、絶縁体２１６上、導電体２４２ａ上、および絶縁体２９１上に、絶縁膜２７５Ａを成膜する（図９Ｃ及び図９Ｄ参照）。別言すると、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、導電体２４２ｂ、および絶縁体２９１を覆って、絶縁膜２７５Ａを成膜する。絶縁膜２７５Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。

［０３９０］

絶縁膜２７５ＡはＡＬＤ法を用いて成膜することが好ましい。上述の通り、絶縁膜２７５Ａは薄い膜厚で成膜することが好ましく、膜厚のバラつきが小さくなるようにする必要がある。これに対して、ＡＬＤ法は、プリカーサと、リアクタント（例えば酸化剤など）を交互に導入して行う成膜方法であり、このサイクルを繰り返す回数によって膜厚を調節することができるため、精密な膜厚調節が可能である。また、図９Ｃおよび図９Ｄに示すように、絶縁膜２７５Ａは、酸化物２３０、導電体２４２ｂ、および絶縁体２９１に形成される開口部の側面、ならびに導電体２４２ａおよび絶縁体２１６の上面に、被覆性良く成膜される必要がある。特に、酸化物２３０の側面、導電体２４２ｂの側面には、被覆性良く成膜されることが好ましい。ＡＬＤ法は、上記開口の底面および側面において原子の層を一層ずつ堆積させることができるため、絶縁膜２７５Ａを当該開口に対して良好な被覆性で成膜することができる。

［０３９１］

また、絶縁膜２７５ＡをＡＬＤ法で成膜する場合、酸化剤として、オゾン（O_3）、酸素（O_2）、水（H_2O）などを用いることができる。水素を含まない、オゾン（O_3）、酸素（O_2）などを酸化剤として用いることで、酸化物２３０への水素の混入を抑制できる。

［０３９２］

絶縁膜２７５Ａは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、絶縁膜２７５Ａとして、ＡＬＤ法を用いて酸化アルミニウム膜を成膜すればよい。このようにして、酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、及び酸化物２３０ｃ）および導電体２４２ｂを、酸素の拡散を抑制する機能を有する絶縁膜２７５Ａで覆うことができる。これにより、のちの工程で、酸化物２３０、および導電体２４２ｂに、絶縁体２７４などから酸素が直接拡散するのを抑制できる。

［０３９３］

次に、酸素を含む雰囲気でマイクロ波処理を行ってもよい。ここで、マイクロ波処理とは、例えばマイクロ波を用いて高密度プラズマを発生させる電源を有する装置を用いた処理のことを指す。また、本明細書などにおいて、マイクロ波とは、３００ＭＨｚ以上３００ＧＨｚ以下の周波数を有する電磁波を指すものとする。

［０３９４］

マイクロ波処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する、マイクロ波処理装置を用いることが好ましい。ここで、マイクロ波処理装置の周波数は、３００ＭＨｚ以上３００ＧＨｚ以下、好ましくは２．４ＧＨｚ以上２．５ＧＨｚ以下、例えば、２．４５ＧＨｚ

にすればよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができる。また、マイクロ波処理装置のマイクロ波を印加する電源の電力は、１０００Ｗ以上１００００Ｗ以下、好ましくは２０００Ｗ以上５０００Ｗ以下にすればよい。また、マイクロ波処理装置は基板側にＲＦを印加する電源を有してもよい。また、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素イオンを、効率よく酸化物２３０ｂ中に導くことができる。

［０３９５］

また、上記マイクロ波処理は、減圧下で行うことが好ましく、圧力は、１０Ｐａ以上１０００Ｐａ以下、好ましくは３００Ｐａ以上７００Ｐａ以下にすればよい。また、処理温度は、７５０℃以下、好ましくは５００℃以下、例えば４００℃程度とすればよい。また、酸素プラズマ処理を行った後に、外気に曝すことなく、連続して熱処理を行ってもよい。例えば、１００℃以上７５０℃以下、好ましくは３００℃以上５００℃以下にすればよい。

［０３９６］

また、例えば、上記マイクロ波処理は、酸素ガスとアルゴンガスを用いて行えばよい。ここで、酸素流量比（O_2／（O_2＋Ａｒ））は、０％より大きく１００％以下、好ましくは０％より大きく５０％以下、より好ましくは１０％以上４０％以下、さらに好ましくは１０％以上３０％以下にすればよい。このように、酸素を含む雰囲気でマイクロ波処理を行うことで、酸化物２３０ｂ中のキャリア濃度を低下させることができる。また、マイクロ波処理において、チャンバーに過剰な量の酸素が導入されないようにすることで、酸化物２３０ａおよび酸化物２３０ｃでキャリア濃度が過剰に低下するのを防ぐことができる。

［０３９７］

酸素を含む雰囲気でマイクロ波処理を行うことで、マイクロ波、またはＲＦ等の高周波を用いて酸素ガスをプラズマ化し、当該酸素プラズマを酸化物２３０ｂに作用させることができる。このとき、マイクロ波、またはＲＦ等の高周波を酸化物２３０ｂに照射することもできる。つまり、酸化物２３０ｂに、マイクロ波、もしくはＲＦ等の高周波、または酸素プラズマなどを作用させることができる。プラズマ、またはマイクロ波などの作用により、酸化物２３０ｂのV_OHを分断し、水素を酸化物２３０ｂから除去することができる。つまり、酸化物２３０ｂに含まれるV_OHを低減できる。よって、酸化物２３０ｂ中の酸素欠損、およびV_OHを低減し、キャリア濃度を低下させることができる。また、酸化物２３０ｂで形成された酸素欠損に、上記酸素プラズマで発生した酸素ラジカル、または絶縁体２７５ａに含まれる酸素を供給することで、さらに、酸化物２３０ｂ中の酸素欠損を低減し、キャリア濃度を低下させることができる。

［０３９８］

また、導電体２４２ｂの側面に接して、酸素に対するバリア性を有する絶縁膜２７５Ａが設けられている。これにより、マイクロ波処理によって、導電体２４２ｂの側面に酸化膜が形成されるのを抑制できる。

［０３９９］

また、絶縁膜２７５Ａの膜質を向上させることができるため、トランジスタ２００の信頼性が向上する。

［０４００］

次に、絶縁膜２７５Ａ上に絶縁膜２５０Ａを成膜する（図９Ｃ及び図９Ｄ参照）。絶縁膜２５０Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行

うことができる。絶縁膜２５０Ａは、酸素の拡散を抑制する機能を有する絶縁体を用いて形成することが好ましい。このような構成にすることで、酸化物２３０に含まれる酸素による導電体２６０の酸化を抑制できる。例えば、絶縁膜２５０Ａとして、熱ＡＬＤ法を用いて酸化ハフニウム膜を成膜すればよい。

［０４０１］

なお、絶縁膜２５０Ａは、高誘電率（ｈｉｇｈ－ｋ）材料を用いてもよい。このとき、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。よって、ゲート絶縁体の絶縁耐圧を高くすることができる。

［０４０２］

絶縁膜２７５Ａ、および絶縁膜２５０Ａは、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、絶縁膜２７５Ａ上、および絶縁膜２５０Ａ上に大気環境からの不純物または水分が付着することを防ぐことができ、絶縁膜２７５Ａと絶縁膜２５０Ａとの界面およびその近傍を清浄に保つことができる。

［０４０３］

次に、絶縁膜２５０Ａ上に、絶縁膜２７４Ａを成膜する（図１０Ａ及び図１０Ｂ参照）。絶縁膜２７４Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。例えば、絶縁膜２７４Ａとして、スパッタリング法を用いて酸化シリコン膜を成膜すればよい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁膜２７４Ａ中の水素濃度を低減できる。なお、絶縁膜２７４Ａの成膜前に、加熱処理を行ってもよい。本実施の形態では、絶縁膜２７４Ａとして、ＣＶＤ法によって酸化シリコン膜を成膜する。

［０４０４］

次に、ＣＭＰ処理によって、絶縁膜２７４Ａ、絶縁膜２５０Ａ、および絶縁膜２７５Ａを絶縁体２９１が露出するまで加工する。当該ＣＭＰ処理によって、絶縁膜２７４Ａから絶縁体２７４および絶縁体２７４ｃが形成され、絶縁膜２５０Ａから絶縁体２５０ａおよび絶縁体２５０ｂが形成され、絶縁膜２７５Ａから絶縁体２７５ａおよび絶縁体２７５ｂが形成される（図１０Ｃ及び図１０Ｄ参照）。

［０４０５］

上述したように、酸化物２３０、導電体２４２ｂ、及び絶縁体２９１のそれぞれは、中空円筒形状を有する。つまり、酸化物２３０、導電体２４２ｂ、及び絶縁体２９１の積層体は、中空円筒形状を有する。絶縁体２７５ａは、当該積層体の中空部の内壁、絶縁体２１６の上面の一部、および導電体２４２ａの上面の少なくとも一部に接して設けられ、絶縁体２５０ａは、絶縁体２７５ａに形成された凹部の内壁に接して設けられ、絶縁体２７４ｃは、絶縁体２５０ａに形成された凹部を埋め込むように設けられる。

［０４０６］

また、絶縁体２７５ｂは、上記積層体の外側の側面、および絶縁体２１６の上面の一部と接するように設けられる。なお、絶縁体２７５ｂは、導電体２４２ａと接する領域を有する場合がある。また、絶縁体２５０ｂは、絶縁体２７５ｂの上面と接するように設けられ、絶縁体２７４は、絶縁体２５０ｂの上面と接するように設けられる。

［０４０７］

上記ＣＭＰ処理により、絶縁体２９１の上面の一部が除去される場合がある。

［０４０８］

絶縁体２７４の上面は、絶縁体２９１の上面、および絶縁体２７４ｃの上面と高さが一致または概略一致する。また、絶縁体２５０ａ、絶縁体２５０ｂ、絶縁体２７５ａ、及び絶縁体２７５ｂは、最上部の高さが一致または概略一致する。

［０４０９］

次に、絶縁体２９１を除去し、導電体２４２ｂの上面を露出する（図１１Ａ及び図１１Ｂ参照）。絶縁体２９１の除去には、ドライエッチング法、またはウェットエッチング法を用いるとよい。

［０４１０］

絶縁体２９１を除去することで、導電体２４２ｂの上面を自己整合的に露出することができる。したがって、後に形成する導電体２４６を、位置合わせすることなく確実に導電体２４２ｂと接するように配置することができる。なお、絶縁体２９１をエッチングによって除去する際、絶縁体２７４ｃが当該エッチングにより除去されないように、選択比の高いエッチング条件を用いることが好ましい。これにより、絶縁体２９１を除去した後、絶縁体２７４ｃを残存させることができる。

［０４１１］

次に、導電体２４６となる導電膜、絶縁体２７７となる絶縁膜を順に成膜する。当該導電膜、および当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。

［０４１２］

次に、リソグラフィー法によって、導電体２４６となる導電膜の一部、および絶縁体２７７となる絶縁膜の一部を加工する（図１１Ｃ及び図１１Ｄ参照）。当該加工により、導電体２４６および絶縁体２７７を形成することができる。また、導電体２４６は、導電体２４２ｂと重畳する領域に凸型の形状部を有する。なお、当該加工は、ウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。

［０４１３］

次に、絶縁体２７７、および絶縁体２７４などの上に絶縁体２７８となる絶縁膜を成膜する。当該絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。当該絶縁膜は、絶縁体２７７となる絶縁膜と同じ材料を用いて成膜してもよいし、異なる材料を用いて成膜してもよい。

［０４１４］

次に、ＣＭＰ処理によって、絶縁体２７８となる絶縁膜を絶縁体２７７が露出するまで加工する。当該ＣＭＰ処理によって、上面が平坦化された絶縁体２７８が形成される。

［０４１５］

上記ＣＭＰ処理により、絶縁体２７７の上面の一部が除去される場合がある。

［０４１６］

次に、絶縁体２７８の、絶縁体２７４ｃ、絶縁体２５０ａ、および絶縁体２７５ａと重なる領域に、開口を形成する（図１２Ａ乃至図１２Ｂ２参照）。なお、レジストマスク２９２を上述したマルチパターニング技術を用いて形成する場合、絶縁体２７８に開口を形成する場合にも、上述したマルチパターニング技術を用いる。

［０４１７］

次に、絶縁体２７７および絶縁体２７８上に、絶縁膜２７６Ａを成膜する（図１３Ａ及び図１３Ｂ参照）。絶縁膜２７６Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。

［０４１８］

絶縁膜２７６ＡはＡＬＤ法を用いて成膜することが好ましい。絶縁膜２７６Ａは、絶縁体２７８に形成される開口の底面および側面に、被覆性良く成膜される必要がある。ＡＬＤ法は、上記開口の底面および側面において原子の層を一層ずつ堆積させることができるため、絶縁膜２７６Ａを当該開口に対して良好な被覆性で成膜することができる。本実施の形態では、絶縁膜２７６ＡとしてＰＥＡＬＤ法で窒化シリコン膜を成膜する。

［０４１９］

次に、絶縁膜２７６Ａを異方性エッチングして絶縁体２７６を形成する（図１３Ｃ及び図１３Ｄ参照）。絶縁体２７６を形成することで、絶縁体２５０ａの上面の一部、および絶縁体２７４ｃの上面が露出する。

［０４２０］

上記異方性エッチングとしては、例えばドライエッチング法を用いればよい。開口の側壁に絶縁体２７６を設けることで、導電体２４６と後に形成する導電体２６０の物理的距離を保つことができる。したがって、導電体２４６と導電体２６０とが導通することを防止することができる。別言すると、導電体２４６と導電体２６０とが電気的に接続することを防止することができる。

［０４２１］

次に、絶縁体２７４ｃを除去する（図１４Ａ及び図１４Ｂ参照）。絶縁体２７４ｃの除去には、ドライエッチング法、またはウェットエッチング法を用いるとよい。

［０４２２］

なお、絶縁体２７４ｃをエッチングによって除去する際、絶縁体２５０ａおよび絶縁体２７６が当該エッチングにより除去されないように、選択比の高いエッチング条件を用いることが好ましい。これにより、絶縁体２７４ｃを除去した後、絶縁体２５０ａおよび絶縁体２７６を残存させることができる。

［０４２３］

次に、導電膜２６０Ａ、導電膜２６１Ａを順に成膜する（図１４Ｃ及び図１４Ｄ参照）。導電膜２６０Ａおよび導電膜２６１Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電膜２６０ＡとしてＡＬＤ法を用いて窒化チタン膜を成膜し、導電膜２６１ＡとしてＣＶＤ法を用いてタングステン膜を成膜する。

［０４２４］

次に、ＣＭＰ処理によって、導電膜２６０Ａおよび導電膜２６１Ａを、絶縁体２７７および絶縁体２７８が露出するまで加工することによって、導電体２６０を形成する（図１５Ａ及び図１５Ｂ参照）。これにより、導電体２６０は、絶縁体２７６の開口および絶縁体２５０ａの凹部を埋め込むように配置される。つまり、導電体２６０は、絶縁体２７５ａ、および絶縁体２５０ａを介して、酸化物２３０に形成される開口を埋め込むように配置される。

［０４２５］

なお、図１５Ｂでは、絶縁体２７６の開口および絶縁体２５０ａの凹部に導電膜２６０Ａの一部

が残存することで導電体２６０が形成されているが、本発明はこれに限られない。上記ＣＭＰ処理の条件、または絶縁体２７６の開口の大きさもしくは深さなどによっては、絶縁体２７６の開口および絶縁体２５０ａの凹部に、導電膜２６０Ａの一部および導電膜２６１Ａの一部が残存する場合がある。このとき、導電体２６０は、導電膜２６０Ａから形成された導電体、および導電膜２６１Ａから形成された導電体の積層構造となる。また、図１５Ｂに示すように、絶縁体２７６の開口および絶縁体２５０ａの凹部に導電膜２６０Ａのみを残存させる場合、導電膜２６１Ａを成膜しなくてもよい。

［０４２６］

上記ＣＭＰ処理により、絶縁体２７７の一部、及び絶縁体２７８の一部が除去される場合がある。また、導電膜２６１Ａの一部が、絶縁体２７６が有する開口内に残存する場合がある。

［０４２７］

次に、絶縁体２７６、絶縁体２７７、絶縁体２７８、および導電体２６０上に、絶縁体２８５を形成する（図１５Ｃ及び図１５Ｄ参照）。絶縁体２８５の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２８５の成膜は、スパッタリング法を用いて行うことが好ましい。成膜ガスに水素を含む分子を用いなくてもよいスパッタリング法を用いることで、絶縁体２８５中の水素濃度を低減できる。

［０４２８］

本実施の形態では、絶縁体２８５として、スパッタリング法によって酸化シリコンを成膜する。

［０４２９］

次に、絶縁体２８５に開口を形成する（図１６Ａ及び図１６Ｂ参照）。当該開口を形成することで、絶縁体２７６の上面、および導電体２６０の上面が露出する。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。

［０４３０］

絶縁体２８５に開口を形成する際、図１６Ｂに示すように、絶縁体２７６の一部が除去される場合がある。

［０４３１］

次に、導電体２６２ａとなる導電膜、導電体２６２ｂとなる導電膜を順に成膜し、ＣＭＰ処理によって、導電体２６２ａとなる導電膜、および導電体２６２ｂとなる導電膜を、絶縁体２８５が露出するまで加工する。これにより、導電体２６２（導電体２６２ａ及び導電体２６２ｂ）を形成する（図１６Ａ及び図１６Ｂ参照）。導電体２６２ａとなる導電膜、および導電体２６２ｂとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２６２ａとなる導電膜としてＡＬＤ法を用いて窒化チタン膜を成膜し、導電体２６２ｂとなる導電膜としてＣＶＤ法を用いてタングステン膜を成膜する。

［０４３２］

なお、導電体２６０と導電体２６２ａとが同一の材料で形成される場合、導電体２６０と導電体２６２ａとの境界を明確に検出することが困難な場合がある。

［０４３３］

以上により、図５Ａ乃至図５Ｃに示すトランジスタ２００を有する半導体装置を作製することができる。図８Ａ乃至図１６Ｂに示すように、本実施の形態に示す半導体装置の作製方法を用いるこ

とで、トランジスタ２００を作製することができる。

［０４３４］

本発明の一態様により、微細化または高集積化が可能な半導体装置を提供できる。または、トランジスタの電気特性のばらつきが少ない半導体装置を提供できる。または、信頼性が良好な半導体装置を提供できる。または、良好な電気特性を有する半導体装置を提供できる。または、オン電流が大きい半導体装置を提供できる。

［０４３５］

本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。

［０４３６］

（実施の形態３）

本実施の形態では、本発明の半導体装置の一形態である記憶装置を、図１７Ａ乃至図１８Ｅを用いて説明する。

［０４３７］

本発明の半導体装置の一形態である記憶装置の一例を図１７Ａに示す。記憶装置４００は、トランジスタ２００と、容量素子１００と、を有する。トランジスタ２００は、容量素子１００の上方に設けられている。なお、トランジスタ２００として、実施の形態１で説明したトランジスタ２０、または実施の形態２で説明したトランジスタ２００を用いることができる。

［０４３８］

なお、図１７Ａに示す記憶装置４００は、トランジスタ２００と電気的に接続する、導電体２４６および導電体２６２を有する。なお、導電体２４６は、実施の形態１で説明した導電体４６または実施の形態２で説明した導電体２４６に対応する。また、導電体２６２は、実施の形態１で説明した導電体６２または実施の形態２で説明した導電体２６２に対応する。つまり、図１７Ａに示す記憶装置４００は、実施の形態１で説明した半導体装置または実施の形態２で説明した半導体装置と、容量素子１００と、を有するともいえる。当該半導体装置は、容量素子１００の上方に設けられている。

［０４３９］

トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、または、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減できる。

［０４４０］

図１７Ａに示す記憶装置４００は、１つのトランジスタ２００および１つの容量素子１００から構成される。記憶装置４００をマトリクス状に配置することで、メモリセルアレイを構成することができる。

［０４４１］

本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）と呼ぶ場合がある。

［０４４２］

導電体２４２ａは、容量素子１００と電気的に接続している。先の実施の形態で説明したように、導電体２４２ａは、酸化物２３０が有する中空円筒形状の中心からオフセットさせた位置に配置させることができる。このような構成にすることで、セルフアライン型のコンタクトとせずとも微細化が可能なレイアウトとすることができ、４Ｆ^{2}を実現できる。

［０４４３］

また、トランジスタ２００を容量素子１００の上方に設けることで、トランジスタ２００は、容量素子１００の作製時の熱履歴の影響を受けない。したがって、トランジスタ２００の、しきい値電圧の変動、および寄生抵抗の増大などの電気特性の劣化、ならびに該電気特性の劣化に伴う電気特性のばらつきの増大などを抑制できる。

［０４４４］

図１７Ａに示す記憶装置４００は、基板１０１上の絶縁体１４０と、絶縁体１４０上の絶縁体１４２と、基板１０１、絶縁体１４０、および絶縁体１４２上の容量素子１００と、容量素子１００上の絶縁体２１６と、絶縁体２１６上のトランジスタ２００と、を有する。絶縁体１４０および絶縁体１４２には開口が形成されている。

［０４４５］

なお、図１７Ａに示すトランジスタ２００の上方の構成（導電体２４６、導電体２６２、絶縁体２７６、絶縁体２７７、および絶縁体２８５など）は、実施の形態２で説明した半導体装置の構成と同じである。したがって、図１７Ａに示すトランジスタ２００の上方の構成は、実施の形態２の説明を参酌するものとする。また、図１７Ａに示す記憶装置４００においては、実施の形態２で説明した半導体装置が、容量素子１００の上方に設けられているとみなすことができる。

［０４４６］

基板１０１としては、少なくとも後の熱処理に耐えうる程度の耐熱性を有する基板を用いることができる。基板１０１として、絶縁性基板を用いる場合には、ガラス基板、石英基板、サファイア基板、セラミック基板、有機樹脂基板などを用いることができる。また、シリコン、炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板などの半導体基板を用いることができる。

［０４４７］

特に、基板１０１として、上記半導体基板または絶縁性基板上に、トランジスタなどの半導体素子を含む半導体回路が形成された基板を用いることが好ましい。当該半導体回路は、例えば画素回路、ゲート線駆動回路（ゲートドライバ）、ソース線駆動回路（ソースドライバ）などを構成していることが好ましい。また、上記に加えて演算回路、記憶回路などが構成されていてもよい。

［０４４８］

＜容量素子１００＞

容量素子１００は、トランジスタ２００の下方に設けられている。図１７Ａに示す容量素子１００は、シリンダ型の形状を有する。

［０４４９］

図１７Ａに示す容量素子１００は、絶縁体１４０および絶縁体１４２に形成された開口内、ならびに基板１０１上に配置された導電体１１０と、導電体１１０上の絶縁体１３０と、絶縁体１３０上の導電体１２０と、を有する。ここで、絶縁体１４０および絶縁体１４２に形成された開口の中

に導電体１１０、絶縁体１３０、および導電体１２０の少なくとも一部が配置される。

［０４５０］

導電体１１０は容量素子１００の下部電極として機能し、導電体１２０は容量素子１００の上部電極として機能し、絶縁体１３０は容量素子１００の誘電体として機能する。容量素子１００は、絶縁体１４０および絶縁体１４２の開口において、底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの静電容量を大きくすることができる。よって、当該開口の深さを深くするほど、容量素子１００の静電容量を大きくすることができる。このように容量素子１００の単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。

［０４５１］

絶縁体１４２は、絶縁体１４０の開口を形成するときのエッチングストッパとして機能することが好ましく、実施の形態２で説明した絶縁体２１２に用いることができる絶縁体を用いればよい。

［０４５２］

絶縁体１４０および絶縁体１４２に形成された開口を上面から見た形状は、楕円を含む円形状としてもよいし、四角形としてもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた形状としてもよい。ここで、上面視において、当該開口とトランジスタ２００の重なる面積が多い方が好ましい。このような構成にすることにより、容量素子１００とトランジスタ２００を有する半導体装置の占有面積を低減できる。

［０４５３］

導電体１１０は、絶縁体１４２および絶縁体１４０に形成された開口、ならびに基板１０１の上面に接して配置される。導電体１１０は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、実施の形態２で説明した導電体２４２ａに用いることができる導電体を用いればよい。なお、導電体１１０は、隣接する容量素子１００に共通して設けられてもよい。または、導電体１１０は、容量素子１００毎に設けられてもよい。つまり、導電体１１０は、隣接する容量素子１００の間の位置で分離されていてもよい。

［０４５４］

絶縁体１３０は、導電体１１０を覆うように配置される。例えば、ＡＬＤ法またはＣＶＤ法などを用いて絶縁体１３０を成膜することが好ましい。絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ジルコニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。例えば、絶縁体１３０として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。

［０４５５］

また、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料、または高誘電率（ｈｉｇｈ－ｋ）材料を用いることが好ましい。または、絶縁耐力が大きい材料と高誘電率（ｈｉｇｈ－ｋ）材料の積層構造を用いてもよい。

［０４５６］

なお、高誘電率（ｈｉｇｈ－ｋ）材料としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸

化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する窒化物などがある。このようなｈｉｇｈ－ｋ材料を用いることで、絶縁体１３０を厚くしても容量素子１００の静電容量を十分確保することができる。絶縁体１３０を厚くすることにより、導電体１１０と導電体１２０の間に生じるリーク電流を抑制できる。

［０４５７］

一方、絶縁耐力が大きい材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。例えば、ＰＥＡＬＤ法を用いて成膜した窒化シリコン、ＰＥＡＬＤ法を用いて成膜した酸化シリコン、ＰＥＡＬＤ法を用いて成膜した窒化シリコンの順番で積層された絶縁膜を用いることができる。または、酸化ジルコニウム、ＡＬＤ法を用いて成膜した酸化シリコン、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。このような、絶縁耐力が大きい絶縁体を用いることで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制できる。

［０４５８］

導電体１２０は、絶縁体１４２および絶縁体１４０に形成された開口を埋めるように配置される。また、導電体１２０は、導電体２４２ａと電気的に接続している。導電体１２０は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、実施の形態２で説明した導電体２４２ａに用いることができる導電体を用いればよい。

［０４５９］

なお、図１７Ａでは、絶縁体１４０および絶縁体１４２に形成された開口の側面が、基板１０１に対して垂直となる構成を示しているが、本発明はこれに限られない。例えば、図１７Ｂに示すように、絶縁体１４０および絶縁体１４２に形成された開口の側面は、テーパ形状になっていてもよい。当該開口の側面をテーパ形状にすることで、これより後の工程において、導電体１１０および絶縁体１３０などの被覆性が向上し、鬆などの欠陥を低減できる。

［０４６０］

また、図１７Ａおよび図１７Ｂでは、導電体１２０を単層とする構成について示したが、本発明はこれに限られず、導電体１２０を２層以上の積層構造としてもよい。例えば、図１７Ｃに示すように、導電体１２０は、導電体１２０ａと、導電体１２０ａ上の導電体１２０ｂとの２層積層構造にしてもよい。

［０４６１］

導電体１２０ａは、例えば、実施の形態２で説明した導電体２４２ａ１に用いることができる導電体を用いればよい。また、導電体１２０ｂは、例えば、実施の形態２で説明した導電体２４２ａ２に用いることができる導電体を用いればよい。

［０４６２］

なお、図１７Ｃでは、導電体１２０ｂの最下部が絶縁体１４０または絶縁体１４２の上面よりもトランジスタ２００側に位置しているが、図１７Ｄに示すように、当該開口の径の大きさ、当該開口の側面のテーパ角、導電体１１０、絶縁体１３０、及び導電体１２０ａの膜厚によっては、絶縁体１４０または絶縁体１４２の上面よりも基板側に位置する場合がある。

［０４６３］

＜容量素子１００の変形例＞

以下では、図１８Ａ乃至図１８Ｅを用いて、前述の容量素子１００と異なる構成例について説明する。

［０４６４］

［容量素子１００Ａ］

図１８Ａは、容量素子１００Ａの断面図である。図１８Ａに示す容量素子１００Ａは、図１７Ｃに示す容量素子１００の変形例である。

［０４６５］

図１８Ａに示す容量素子１００Ａは、絶縁体１４１ａおよび絶縁体１４１ｂを有する点で、図１７Ｃに示す容量素子１００とは異なる。

［０４６６］

絶縁体１４１ａは、絶縁体１４０および絶縁体１４２に形成された開口の内壁に接して設けられ、絶縁体１４１ｂは、絶縁体１４１ａの側面に接して設けられている。なお、以下において、絶縁体１４１ａと絶縁体１４１ｂをまとめて絶縁体１４１と呼ぶ場合がある。

［０４６７］

導電体１１０は、絶縁体１４１ｂの側面および基板１０１の上面に接して設けられている。また、絶縁体１３０は、導電体１１０の内側に設けられている。また、導電体１２０は、絶縁体１３０の内側に、絶縁体１４０および絶縁体１４２に形成された開口を埋め込むように設けられている。

［０４６８］

絶縁体１４１としては、実施の形態２で説明した絶縁体２７５ａなどに用いることができるバリア絶縁膜を用いればよい。例えば、絶縁体１４１として、窒化シリコン、酸化アルミニウム、窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体１４１は、絶縁体１４２に接して設けられるため、絶縁体１４０などに含まれる水、水素などの不純物が、導電体１１０を介して酸化物２３０に混入するのを抑制できる。特に、窒化シリコンは水素に対するブロッキング性が高いので好適である。また、絶縁体１４０に含まれる酸素が導電体１１０に吸収されるのを防ぐことができる。

［０４６９］

絶縁体１４１を、図１８Ａに示すように積層構造にする場合、絶縁体１４０などの開口の内壁に接する絶縁体１４１ａと、その内側の絶縁体１４１ｂは、酸素に対するバリア絶縁膜と、水素に対するバリア絶縁膜を組み合わせて用いることが好ましい。

［０４７０］

例えば、絶縁体１４１ａとして、ＡＬＤ法で成膜された酸化アルミニウムを用い、絶縁体１４１ｂとして、ＰＥＡＬＤ法で成膜された窒化シリコンを用いればよい。このような構成にすることで、導電体１１０の酸化を抑制し、さらに、導電体１１０に水素が混入するのを低減することができる。

［０４７１］

なお、容量素子１００Ａでは、絶縁体１４１ａおよび絶縁体１４１ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体１４１を単層、または３層以上の積層構造として設ける構成にしてもよい。

［０４７２］

［容量素子１００Ｂ］

図１８Ｂは、容量素子１００Ｂの断面図である。図１８Ｂに示す容量素子１００Ｂは、図１７Ａ

に示す容量素子１００の変形例である。

［０４７３］

図１８Ｂに示す容量素子１００Ｂは、図１７Ａに示す容量素子１００とは、絶縁体１３０および導電体１２０の形状が異なる。

［０４７４］

絶縁体１３０は、導電体１１０が有する凹部の内側、および導電体１１０の上面と接する。さらに、絶縁体１３０は、導電体１１０の外側の側面の一部と接する領域を有する。また、絶縁体１３０は、絶縁体１４２と接する領域を有する。

［０４７５］

導電体１２０は、導電体１１０が有する開口を埋め込むように設けられている。さらに、導電体１２０は、絶縁体１３０を介して、導電体１１０の外側の側面の一部と重畳する領域を有する。

［０４７６］

上記構成にすることで、単位面積当たりの静電容量をより大きくすることができる。

［０４７７］

［容量素子１００Ｃ］

図１８Ｃは、容量素子１００Ｃの断面図である。図１８Ｃに示す容量素子１００Ｃは、図１７Ａに示す容量素子１００の変形例である。

［０４７８］

図１８Ｃに示す容量素子１００Ｃは、図１７Ａに示す容量素子１００とは、導電体１１０の形状が異なる。

［０４７９］

導電体１１０は、基板１０１上の導電体１１０ａと、導電体１１０ａ上の導電体１１０ｂとを有する。導電体１１０ｂは、中空部を有する円筒形状を有する。なお、中空部を有する円筒形状の導電体１１０ｂは、実施の形態２で説明した導電体２４２ｂの作製方法を参照して作製することができる。

［０４８０］

絶縁体１３０は、導電体１１０ｂの側面及び上面、ならびに導電体１１０ａの上面と接するように設けられる。

［０４８１］

導電体１２０は、絶縁体１３０を介して、導電体１１０ｂの有する中空部を埋め込むように設けられている。

［０４８２］

当該構成にすることで、トランジスタ２００の作製時、および容量素子１００Ｃの作製時に、同一のマスクを使用することができ、記憶装置４００の作製コストを削減できる。

［０４８３］

［容量素子１００Ｄ］

図１８Ｄは、容量素子１００Ｄの断面図である。図１８Ｄに示す容量素子１００Ｄは、図１７Ａに示す容量素子１００の変形例である。

［０４８４］

図１８Ｄに示す容量素子１００Ｄは、図１７Ａに示す容量素子１００とは、導電体１１０の形状

が異なる。

［０４８５］

導電体１１０は、基板１０１上の導電体１１０ａと、導電体１１０ａ上の導電体１１０ｂとを有する。導電体１１０ｂは、円筒形状を有する。

［０４８６］

絶縁体１３０は、導電体１１０ｂの側面及び上面、ならびに導電体１１０ａの上面と接するように設けられる。

［０４８７］

導電体１２０は、絶縁体１３０を介して、導電体１１０ｂの上面および側面を覆うように設けられている。

［０４８８］

なお、図１８Ｄでは、導電体１１０ｂの側面が、基板１０１に対して垂直となる構成を示しているが、本発明はこれに限られない。例えば、図１８Ｅに示すように、導電体１１０ｂの側面は、テーパ形状になっていてもよい。当該開口の側面をテーパ形状にすることで、これより後の工程において、絶縁体１３０および導電体１２０の被覆性が向上し、鬆などの欠陥を低減できる。

［０４８９］

以上が、容量素子１００の変形例についての説明である。

［０４９０］

本発明の半導体装置の一形態である記憶装置において、容量素子１００を含む層の下方、トランジスタ２００を含む層と容量素子１００を含む層との間、およびトランジスタ２００を含む層の上方のいずれか一又は複数には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。

［０４９１］

本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。

［０４９２］

（実施の形態４）

本実施の形態では、図１９Ａ乃至図２１を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいため、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。なお、ＯＳトランジスタとして、実施の形態１で説明したトランジスタ２０、または実施の形態２で説明したトランジスタ２００を用いることができる。

［０４９３］

＜記憶装置の構成例＞

図１９ＡにＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有する。

［０４９４］

列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。

［０４９５］

記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥＳ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、データ信号ＷＤＡＴＡは書き込み回路に入力される。

［０４９６］

コントロールロジック回路１４６０は、外部から入力される制御信号（ＣＥ、ＷＥ、ＲＥＳ）を処理して、行デコーダ、列デコーダの制御信号を生成する。制御信号ＣＥは、チップイネーブル信号であり、制御信号ＷＥは、書き込みイネーブル信号であり、制御信号ＲＥＳは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。

［０４９７］

メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。

［０４９８］

なお、図１９Ａにおいて、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図１９Ｂに示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。

［０４９９］

また、メモリセルアレイ１４７０を複数積層する構成にしてもよい。複数のメモリセルアレイ１４７０を積層することにより、メモリセルアレイ１４７０の占有面積を増やすことなく、メモリセルを集積して配置することができる。つまり、３Ｄセルアレイを構成することができる。このようにして、メモリセルの高集積化を図り、記憶容量の大きい半導体装置を提供できる。

［０５００］

図２０Ａを用いて、上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。

［０５０１］

図２０Ａに、ＤＯＳＲＡＭのメモリセルの回路構成例を示す。図２０Ａに示す、メモリセル１４７３は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、シングルゲート構造のトランジスタである。

［０５０２］

トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続されている。容量素子ＣＡの第２端子は、配線ＬＬと接続されている。

［０５０３］

配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＬＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＬＬは、接地電位でも、低レベル電位としてもよい。

［０５０４］

ここで、図２０Ａに示すメモリセル１４７３は、図１７Ａに示す記憶装置４００に対応している。つまり、トランジスタＭ１はトランジスタ２００に、容量素子ＣＡは容量素子１００に対応している。また、配線ＢＩＬは導電体２４６に、配線ＷＯＬは導電体２６２に対応している。

［０５０５］

また、メモリセルＭＣは、メモリセル１４７３に限定されず、回路構成の変更を行うことができる。

［０５０６］

上記実施の形態に示す半導体装置をメモリセル１４７３に用いる場合、トランジスタＭ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のオフ電流を非常に小さくすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持できるため、メモリセルのリフレッシュの頻度を少なくすることができる。または、メモリセルのリフレッシュ動作を不要にすることができる。また、オフ電流が非常に小さいため、メモリセル１４７３に対して多値データ、又はアナログデータを保持できる。

［０５０７］

また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減できる。

［０５０８］

トランジスタＭ１としてＯＳトランジスタを用いることで、記憶装置の配線を形成するＢＥＯＬ工程中にトランジスタＭ１を形成することができる。また、メモリセルアレイ１４７０の下に重なる周辺回路１４１１にＳｉトランジスタを用いる場合、Ｓｉトランジスタの上方に直接ＯＳトランジスタを形成する技術を適用することができる。当該技術を用いることで、デザインルールを維持したままで３Ｄ機能回路を構築でき、高機能を低消費電力、低コストで実現できる。

［０５０９］

図２０Ｂに記憶装置１４００の斜視図を示す。記憶装置１４００は、層１４８０、及び層１４９０を有する。図２０Ｃは、記憶装置１４００の構成を説明するための斜視図であり、層１４８０、及び層１４９０を分けて示している。

［０５１０］

層１４８０は、トランジスタを含む層である。当該トランジスタのチャネル形成領域を含む半導体層は、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などの半導体材料を、単体でまたは組み合わせて形成すればよい。当該半導体材料としては、例えば、シリコン、またはゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、酸化物半導体、及び窒化物半導体などの化合物半導体を用いてもよい。また、ＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、またはシリコンゲルマニウムなどを用いてもよい。

［０５１１］

層１４９０は、トランジスタを含む層である。当該トランジスタのチャネル形成領域を含む半導体層は、酸化物半導体またはシリコンなどの薄膜形成可能な半導体材料を用いて設ければよい。ＢＥＯＬ－Ｔｒ技術を用いることで、層１４８０上に層１４９０を設けることができる。よって、微細化された記憶装置１４００を実現できる。

［０５１２］

例えば、層１４８０に含まれるトランジスタをＳｉトランジスタとする。このとき、層１４８０に、周辺回路１４１１を設ける構成とすることができる。また、層１４９０に含まれるトランジスタをＯＳトランジスタとする。このとき、層１４８０にメモリセルアレイ１４７０を設ける構成とすることができる。

［０５１３］

以上より、ＢＥＯＬ－Ｔｒ技術を用いて、記憶装置１４００を作製することができる。したがって、記憶装置１４００の占有面積を低減できる。

［０５１４］

なお、本実施の形態に示す、周辺回路１４１１、メモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。

［０５１５］

図２１に、図１９Ａに示す記憶装置１４００の断面構成例を示す。図２１では図１９Ａに示す記憶装置１４００の一部を示している。

［０５１６］

図２１に示すように、記憶装置１４００は、層１４８０と、層１４８０上の層１４９０と、を有する。層１４８０には周辺回路１４１１が設けられている。また、層１４９０にはメモリセルアレイ１４７０が設けられている。

［０５１７］

図２１では、層１４８０に含まれるトランジスタ３００を示している。トランジスタ３００は、上述したセンスアンプの一部として機能する。このとき、層１４８０は、トランジスタを含む半導体回路が形成された基板とみなすことができる。つまり、層１４８０は、実施の形態３で説明した基板１０１に相当する。

［０５１８］

また、図２１では、層１４９０に設けられているメモリセルアレイ１４７０の一部を示している。

具体的には、図２１には、層１４９０に設けられている３つのメモリセルＭＣを図示している。なお、メモリセルＭＣに含まれる容量素子１００は、図２１に示すように層１４９０に設けられてもよいし、層１４８０に設けられてもよい。

［０５１９］

導電体２６２は配線ＷＯＬに対応している。また、導電体２４６は配線ＢＩＬに対応している。また、導電体１１０は配線ＬＬに対応している。なお、導電体１１０は容量素子１００の下部電極としても機能する。

［０５２０］

図２１に示す記憶装置１４００では、層１４９０が１層設けられている。なお、上述したように、メモリセルアレイ１４７０が複数積層された構成にしてもよい。メモリセルアレイ１４７０が複数積層された構成を有する記憶装置の一例を図２５に示す。

［０５２１］

図２５に示す記憶装置１４００では、層１４９０がｎ層（層１４９０［１］乃至層１４９０［ｎ］）設けられている。なお、図２５では、層１４９０［１］及び層１４９０［２］を図示し、層１４９０［３］乃至層１４９０［ｎ］、及び層１４８０を省いている。

［０５２２］

層１４９０［１］乃至層１４９０［ｎ］のそれぞれは、複数のメモリセルＭＣを有する。また、複数のメモリセルＭＣのそれぞれは、トランジスタ２００と、容量素子１００と、を有する。層１４９０［１］乃至層１４９０［ｎ］のそれぞれで、メモリセルアレイ１４７０が構成されている。

［０５２３］

層１４９０［１］乃至層１４９０［ｎ］は、基板表面の垂直方向に配置することで、メモリセルのメモリ密度の向上を図ることができる。また層１４９０は、垂直方向に繰り返し同じ製造工程を用いて作製できる。図２５に示す記憶装置１４００は、メモリセルアレイ１４７０の製造コストの低減を図ることができる。

［０５２４］

＜トランジスタ３００＞

トランジスタ３００は、基板３１１上に設けられ、ゲートとして機能する導電体３１６と、ゲート絶縁体として機能する絶縁体３１５と、基板３１１の一部からなる半導体領域３１３と、ソース領域またはドレイン領域として機能する低抵抗領域３１４ａおよび低抵抗領域３１４ｂと、を有する。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。

［０５２５］

ここで、図２１に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。

［０５２６］

なお、図２１に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成または

駆動方法に応じて適切なトランジスタを用いればよい。

［０５２７］

＜配線層＞

各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。

［０５２８］

例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。

［０５２９］

また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。

［０５３０］

絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図２１において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。

［０５３１］

層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。

［０５３２］

例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減できる。したがって、絶縁体の機能に応じて、材料を選択するとよい。

［０５３３］

例えば、絶縁体３２２、絶縁体３５２、および絶縁体３５４等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。

［０５３４］

また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体３５０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。

［０５３５］

水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。

［０５３６］

配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。

［０５３７］

例えば、導電体３２８、導電体３３０、および導電体３５６等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステン、モリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウム、銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。

［０５３８］

本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。

［０５３９］

（実施の形態５）

本実施の形態では、本発明の一態様に係るＯＳトランジスタを有する半導体装置について、図２２Ａ及び図２２Ｂを用いて説明する。当該半導体装置は、論理回路と電源線の間にＯＳトランジスタを有する。ＯＳトランジスタのオフ電流は極めて小さいため、半導体装置の低消費電力化を図ることができる。

［０５４０］

論理回路として、例えば、ＯＲ回路、ＡＮＤ回路、ＮＡＮＤ回路、及びＮＯＲ回路などの組み合

わせ回路、フリップフロップ回路、ラッチ回路、カウンタ回路、レジスタ回路、及びシフトレジスタ回路などの順序回路、ならびにバッファ回路などが挙げられる。

［０５４１］

バッファ回路は、待機状態（非動作状態、または非選択状態ともいう）では論理が固定されている回路である。よって、上記半導体装置が有する論理回路としてバッファ回路を用いる場合、半導体装置の消費電力をより低減することができる。以降では、論理回路としてバッファ回路を例示して、本発明の一態様に係る半導体装置について説明する。なお、半導体装置が有する論理回路はバッファ回路に限られず、上述した論理回路を用いてもよい。

［０５４２］

図２２Ａに、バッファ回路と電源線との間にＯＳトランジスタが設けられた半導体装置の構成の一例を示す。

［０５４３］

図２２Ａに示す半導体装置１７００は、トランジスタ１７０１乃至トランジスタ１７０３と、バッファ回路１７１０と、配線ＶＤＤと、配線ＬＬと、入力端子ＩＮと、出力端子ＯＵＴと、を有する。

［０５４４］

半導体装置１７００において、バッファ回路１７１０に電気的に接続するトランジスタの数は、バッファ回路１７１０が有するインバータ回路の数と同じである。図２２Ａに示すバッファ回路１７１０は３つのインバータ回路（インバータ回路１７１１乃至インバータ回路１７１３）で構成されているため、図２２Ａに示す半導体装置１７００は３つのトランジスタ（トランジスタ１７０１乃至トランジスタ１７０３）を有する。なお、バッファ回路１７１０が有するインバータ回路の数は、１つ、２つ、または４つ以上であってもよい。このとき、バッファ回路１７１０に電気的に接続するトランジスタの数は、適宜設定すればよい。

［０５４５］

また、図２２Ａに示すインバータ回路１７１１乃至インバータ回路１７１３はそれぞれ、ＣＭＯＳで構成されている。インバータ回路１７１１乃至インバータ回路１７１３は、ＣＭＯＳインバータ回路ともいえる。

［０５４６］

インバータ回路１７１１は、トランジスタ１７１１ａと、トランジスタ１７１１ｂとを有する。また、インバータ回路１７１２は、トランジスタ１７１２ａと、トランジスタ１７１２ｂとを有する。また、インバータ回路１７１３は、トランジスタ１７１３ａと、トランジスタ１７１３ｂとを有する。なお、トランジスタ１７１１ａ、トランジスタ１７１２ａ、及びトランジスタ１７１３ａは、ｐチャネル型のトランジスタである。また、トランジスタ１７１１ｂ、トランジスタ１７１２ｂ、及びトランジスタ１７１３ｂは、ｎチャネル型のトランジスタである。

［０５４７］

トランジスタ１７１１ａのゲートは、トランジスタ１７１１ｂのゲート、および入力端子ＩＮと電気的に接続されている。また、トランジスタ１７１１ａのソースまたはドレインの一方は、トランジスタ１７１１ｂのソースまたはドレインの一方、トランジスタ１７１２ａのゲート、およびトランジスタ１７１２ｂのゲートと電気的に接続されている。また、トランジスタ１７１１ａのソースまたはドレインの他方は、トランジスタ１７０１のソースまたはドレインの一方と電気的に接続

されている。

［０５４８］

トランジスタ１７１１ｂのソースまたはドレインの他方は、配線ＬＬと電気的に接続されている。

［０５４９］

トランジスタ１７１２ａのソースまたはドレインの一方は、トランジスタ１７１２ｂのソースまたはドレインの一方、トランジスタ１７１３ａのゲート、およびトランジスタ１７１３ｂのゲートと電気的に接続されている。また、トランジスタ１７１２ａのソースまたはドレインの他方は、配線ＶＤＤと電気的に接続されている。

［０５５０］

トランジスタ１７１２ｂのソースまたはドレインの他方は、トランジスタ１７０２のソースまたはドレインの一方と電気的に接続されている。

［０５５１］

トランジスタ１７１３ａのソースまたはドレインの一方は、トランジスタ１７１２ｂのソースまたはドレインの一方、および出力端子ＯＵＴと電気的に接続されている。また、トランジスタ１７１３ｂのソースまたはドレインの他方は、トランジスタ１７０３のソースまたはドレインの一方と電気的に接続されている。

［０５５２］

トランジスタ１７１３ｂのソースまたはドレインの他方は、配線ＬＬと電気的に接続されている。

［０５５３］

トランジスタ１７０１のソースまたはドレインの他方、および、トランジスタ１７０３のソースまたはドレインの他方は、配線ＶＤＤと電気的に接続されている。また、トランジスタ１７０２のソースまたはドレインの他方は、配線ＬＬと電気的に接続されている。

［０５５４］

配線ＶＤＤには電位Ｈが供給される。また、配線ＬＬには電位Ｌが供給される。電位Ｈは電位Ｌよりも高い電位であることが好ましい。なお、本明細書などにおいて、「電位Ｈ」は、ｎチャネル型のトランジスタのゲートに入力することで当該トランジスタがオン状態になり、かつ、ｐチャネル型のトランジスタのゲートに入力することで当該トランジスタがオフ状態になる電位とする。また、「電位Ｌ」は、ｎチャネル型のトランジスタのゲートに入力することで当該トランジスタがオフ状態になり、かつ、ｐチャネル型のトランジスタのゲートに入力することで当該トランジスタがオン状態になる電位とする。

［０５５５］

トランジスタ１７０１乃至トランジスタ１７０３として、バッファ回路１７１０が有するトランジスタと比較して、オフ電流が小さいトランジスタを用いる。このような構成にすることで、入力端子ＩＮが電位Ｈであり、トランジスタ１７０１乃至トランジスタ１７０３それぞれのゲートにトランジスタ１７０１乃至トランジスタ１７０３をオフ状態にできる電位が供給される場合、トランジスタ１７１１ａ、トランジスタ１７１２ｂ、およびトランジスタ１７１３ａのリーク電流を抑制できる。したがって、半導体装置１７００の非動作時の消費電力を低減できる。

［０５５６］

バッファ回路１７１０が有するトランジスタにＳｉトランジスタを適用する場合、トランジスタ１７０１乃至トランジスタ１７０３としてＯＳトランジスタを用いることが好ましい。ＯＳトラン

ジスタは、オフ電流が極めて小さいため好適である。なお、当該ＯＳトランジスタとして、実施の形態１で説明したトランジスタ２０、または実施の形態２で説明したトランジスタ２００を用いることができる。

［０５５７］

Ｓｉトランジスタおよびトランジスタを有する半導体装置１７００は、ＢＥＯＬ－Ｔｒ技術を適用することができる。

［０５５８］

図２２Ｂは、半導体装置１７００の斜視図である。バッファ回路が有するトランジスタにＳｉトランジスタを適用し、トランジスタ１７０１乃至トランジスタ１７０３にＯＳトランジスタを適用する場合、インバータ回路１７１１の上方にトランジスタ１７０１を形成することができる。同様に、インバータ回路１７１２の上方にトランジスタ１７０２を形成することができる。同様に、インバータ回路１７１３の上方にトランジスタ１７０３を形成することができる。

［０５５９］

つまり、半導体装置１７００は、バッファ回路を有する層と、トランジスタ１７０１乃至トランジスタ１７０３を有する層とを積層させた構成とすることができる。当該構成にすることで、半導体装置１７００の占有面積を小さくすることができる。

［０５６０］

なお、上記構成において、バッファ回路を有する層は、Ｓｉトランジスタを有する層といえる。また、トランジスタ１７０１乃至トランジスタ１７０３を有する層は、ＯＳトランジスタを有する層といえる。

［０５６１］

なお、半導体装置１７００は、実施の形態４で説明した記憶装置１４００に適用してもよい。例えば、記憶装置１４００が有する周辺回路に含まれる論理回路に、半導体装置１７００の構成を適用してもよい。つまり、実施の形態４で説明した層１４９０に、論理回路と電源線との間に設けられるトランジスタを設ける。これにより、微細化され、かつ消費電力が低減された記憶装置を提供できる。

［０５６２］

本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。

［０５６３］

（実施の形態６）

本実施の形態では、先の実施の形態に示す記憶装置を用いた半導体装置の応用例について説明する。先の実施の形態に示す記憶装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用することができる。図２３Ａ乃至図２３Ｅにリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。

［０５６４］

図２３ＡはＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１

１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。メモリチップ１１０５などに先の実施の形態に示す記憶装置または半導体装置を組み込むことができる。

［０５６５］

図２３ＢはＳＤカードの外観の模式図であり、図２３Ｃは、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。メモリチップ１１１４などに先の実施の形態に示す記憶装置または半導体装置を組み込むことができる。

［０５６６］

図２３ＤはＳＳＤの外観の模式図であり、図２３Ｅは、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。メモリチップ１１５４などに先の実施の形態に示す記憶装置または半導体装置を組み込むことができる。

［０５６７］

本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。

［０５６８］

（実施の形態７）

図２４Ａ乃至図２４Ｇに、本発明の一態様に係る記憶装置または半導体装置を搭載した電子機器の具体例を示す。

［０５６９］

＜電子機器・システム＞

本発明の一態様に係る記憶装置または半導体装置は、様々な電子機器に搭載することができる。電子機器の例としては、例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、テレビジョン装置、デジタルサイネージ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、録画再生装置、ナビゲーションシステム、音響再生装置、などが挙げられる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。

［０５７０］

本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像および情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。

［０５７１］

本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。

［０５７２］

本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。

［０５７３］

［情報端末］

本発明の一態様に係る記憶装置または半導体装置を用いて、マイクロコントローラのプログラム保持用記憶装置を形成することができる。よって、本発明の一態様によれば、マイクロコントローラチップを小型にすることができる。

［０５７４］

図２４Ａには、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用インターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０１に備えられている。本発明の一態様に係る、小型化されたマイクロコントローラを用いることで、携帯電話内部の限られた空間を有効に利用することができる。また、携帯電話のストレージに、本発明の一態様に係る記憶装置を用いてもよい。これにより、当該ストレージの単位面積当たりの記憶容量を大きくすることができる。

［０５７５］

図２４Ｂには、ノート型情報端末５２００が図示されている。ノート型情報端末５２００は、情報端末の本体５２０１と、表示部５２０２と、キーボード５２０３と、を有する。本発明の一態様に係る、小型化されたマイクロコントローラを用いることで、ノート型情報端末内部の限られた空間を有効に利用することができる。また、ノート型情報端末のストレージに、本発明の一態様に係る記憶装置を用いてもよい。これにより、当該ストレージの単位面積当たりの記憶容量を大きくすることができる。

［０５７６］

なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図２４Ａ、図２４Ｂに図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ　Ｄｉｇｉｔａｌ　Ａｓｓｉｓｔａｎｔ）、デスクトップ型情報端末、ワークステーションなどが挙げられる。

［０５７７］

［ゲーム機］

図２４Ｃは、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲーム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の基板に設けられているチップなどに本発明の一態様に係る記憶装置または半導体装置などを組み込むことができる。

［０５７８］

また、図２４Ｄは、ゲーム機の一例である据え置き型ゲーム機５４００を示している。据え置き型ゲーム機５４００には、無線または有線でコントローラ５４０２が接続されている。

［０５７９］

携帯ゲーム機５３００、据え置き型ゲーム機５４００などのゲーム機に本発明の一態様に係る、小型化されたマイクロコントローラを用いることで、ゲーム機内部の限られた空間を有効に利用することができる。また、携帯ゲーム機のストレージに、本発明の一態様に係る記憶装置または半導体装置などを用いてもよい。これにより、当該ストレージの単位面積当たりの記憶容量を大きくすることができる。

［０５８０］

図２４Ｃ、図２４Ｄでは、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のマイクロコントローラを適用するゲーム機はこれに限定されない。本発明の一態様のマイクロコントローラを適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。

［０５８１］

［大型コンピュータ］

本発明の一態様の記憶装置または半導体装置などは、大型コンピュータに適用することができる。

［０５８２］

図２４Ｅは、大型コンピュータの一例である、スーパーコンピュータ５５００を示す図である。図２４Ｆは、スーパーコンピュータ５５００が有するラックマウント型の計算機５５０２を示す図である。

［０５８３］

スーパーコンピュータ５５００は、ラック５５０１と、複数のラックマウント型の計算機５５０２と、を有する。なお、複数の計算機５５０２は、ラック５５０１に格納されている。また、計算機５５０２には、複数の基板５５０４が設けられ、当該基板上に本発明の一態様に係るマイクロコントローラを搭載することができる。本発明の一態様に係る、小型化されたマイクロコントローラを用いることで、大型コンピュータの限られた空間を有効に利用することができる。また、大型コンピュータのストレージに、本発明の一態様に係る記憶装置または半導体装置などを用いてもよい。これにより、当該ストレージの単位面積当たりの記憶容量を大きくすることができる。

［０５８４］

図２４Ｅ、図２４Ｆでは、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様に係るマイクロコントローラを適用する大型コンピュータはこれに限定されない。本発明の一態様に係るマイクロコントローラを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。

［０５８５］

［電化製品］

図２４Ｇは、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。

［０５８６］

本発明の一態様に係る記憶装置または半導体装置などは、電気冷凍冷蔵庫５８００に適用することもできる。例えば、電気冷凍冷蔵庫５８００に本発明の一態様に係る小型化されたマイクロコントローラを適用することによって、電気冷凍冷蔵庫の限られた空間を有効に利用することができる。

［０５８７］

電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電気オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。

［０５８８］

本実施の形態で説明した電子機器、その電子機器の機能、その効果などは、他の電子機器の記載と適宜組み合わせることができる。

［０５８９］

本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。

［０５９０］

［符号の説明］

２０Ａ：トランジスタ、２０Ｂ：トランジスタ、２０Ｃ：トランジスタ、２０Ｄ：トランジスタ、２０Ｅ：トランジスタ、２０：トランジスタ、３０ａ：酸化物、３０ｂ：酸化物、３０ｃ：酸化物、３０ｉ：領域、３０：酸化物、４２ａ：導電体、４２ｂ：導電体、４２：導電体、４６：導電体、４６ａ：凸型の形状部、５０：絶縁体、６０：導電体、６２：導電体、６４ａ：領域、６４ｂ：領域、１００Ａ：容量素子、１００Ｂ：容量素子、１００Ｃ：容量素子、１００Ｄ：容量素子、１００：容量素子、１０１：基板、１１０ａ：導電体、１１０ｂ：導電体、１１０：導電体、１２０ａ：導電体、１２０ｂ：導電体、１２０：導電体、１３０：絶縁体、１４０：絶縁体、１４１ａ：絶縁体、１４１ｂ：絶縁体、１４１：絶縁体、１４２：絶縁体、２００Ａ：トランジスタ、２００Ｂ：トランジスタ、２００Ｃ：トランジスタ、２００：トランジスタ、２１２：絶縁体、２１６：絶縁体、２３０ａ：酸化物、２３０Ａ：酸化膜、２３０ｂ：酸化物、２３０Ｂ：酸化膜、２３０ｂｃ：領域、２３０ｃ：酸化物、２３０Ｃ：酸化膜、２３０：酸化物、２４２ａ：導電体、２４２ｂ：導電体、２４２Ｂ：導電膜、２４６：導電体、２４７：絶縁体、２５０ａ：絶縁体、２５０Ａ：絶縁膜、２５０ｂ：絶縁体、２５４ａ：絶縁体、２５４ｂ：絶縁体、２６０Ａ：導電膜、２６０：導電体、２６１Ａ：導電膜、２６２ａ：導電体、２６２ｂ：導電体、２６２：導電体、２７４Ａ：絶縁

膜、２７４ｃ：絶縁体、２７４：絶縁体、２７５ａ：絶縁体、２７５Ａ：絶縁膜、２７５ｂ：絶縁体、２７６Ａ：絶縁膜、２７６：絶縁体、２７７：絶縁体、２７８：絶縁体、２８５：絶縁体、２９１Ａ：絶縁膜、２９１：絶縁体、２９２：レジストマスク、２９３Ａ：絶縁膜、２９３：絶縁体、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、４００：記憶装置、１１００：ＵＳＢメモリ、１１０１：筐体、１１０２：キャップ、１１０３：ＵＳＢコネクタ、１１０４：基板、１１０５：メモリチップ、１１０６：コントローラチップ、１１１０：ＳＤカード、１１１１：筐体、１１１２：コネクタ、１１１３：基板、１１１４：メモリチップ、１１１５：コントローラチップ、１１５０：ＳＳＤ、１１５１：筐体、１１５２：コネクタ、１１５３：基板、１１５４：メモリチップ、１１５５：メモリチップ、１１５６：コントローラチップ、１４００：記憶装置、１４１１：周辺回路、１４２０：行回路、１４３０：列回路、１４４０：出力回路、１４６０：コントロールロジック回路、１４７０：メモリセルアレイ、１４７３：メモリセル、１４８０：層、１４９０：層、１７００：半導体装置、１７０１：トランジスタ、１７０２：トランジスタ、１７０３：トランジスタ、１７１０：バッファ回路、１７１１ａ：トランジスタ、１７１１ｂ：トランジスタ、１７１１：インバータ回路、１７１２ａ：トランジスタ、１７１２ｂ：トランジスタ、１７１２：インバータ回路、１７１３ａ：トランジスタ、１７１３ｂ：トランジスタ、１７１３：インバータ回路、５１００：情報端末、５１０１：筐体、５１０２：表示部、５２００：ノート型情報端末、５２０１：本体、５２０２：表示部、５２０３：キーボード、５３００：携帯ゲーム機、５３０１：筐体、５３０２：筐体、５３０３：筐体、５３０４：表示部、５３０５：接続部、５３０６：操作キー、５４００：据え置き型ゲーム機、５４０２：コントローラ、５５００：スーパーコンピュータ、５５０１：ラック、５５０２：計算機、５５０４：基板、５８００：電気冷凍冷蔵庫、５８０１：筐体、５８０２：冷蔵室用扉、５８０３：冷凍室用扉

請求の範囲

［請求項１］

第１の導電体と、

前記第１の導電体上の金属酸化物と、

前記金属酸化物上の第２の導電体と、

第１の絶縁体と、

前記第１の絶縁体上の第２の絶縁体と、

前記第２の絶縁体上の第３の導電体と、

を有し、

前記第１の導電体は、前記金属酸化物と重畳する領域を有し、

前記金属酸化物は、第１の開口を有し、

前記第２の導電体は、第２の開口を有し、

前記第１の開口と、前記第２の開口と、は重なり、

前記第１の絶縁体は、前記第１の開口、及び前記第２の開口それぞれの内側に配置され、

前記第２の絶縁体は、前記第１の絶縁体の凹部に配置され、

前記第３の導電体は、前記第２の絶縁体の凹部に配置される、

半導体装置。

［請求項２］

請求項１において、

前記金属酸化物、および前記第２の導電体は、中空円筒形状を有する、

半導体装置。

［請求項３］

請求項２において、

上面視において、前記第１の導電体の中心は、前記金属酸化物の有する中空円筒形状の中心と一致しない、

半導体装置。

［請求項４］

請求項１乃至請求項３のいずれか一項において、

断面視において、前記第１の開口側の側面、および前記第２の開口側の側面は、テーパ形状を有する、

半導体装置。

［請求項５］

請求項１乃至請求項４のいずれか一項において、

前記第２の絶縁体の最上部は、前記第１の絶縁体の最上部と高さが一致または概略一致する、

半導体装置。

［請求項６］

請求項１乃至請求項５のいずれか一項において、

前記第１の絶縁体は、前記第２の絶縁体より膜厚が薄い領域を有する、

半導体装置。

［請求項７］

請求項１乃至請求項６のいずれか一に記載の半導体装置と、容量素子と、を有し、

前記半導体装置は、前記容量素子の上方に設けられている、

記憶装置。

［請求項８］

第１の絶縁体と、

前記第１の絶縁体に埋め込まれるように配置された第１の導電体と、

前記第１の導電体上の金属酸化物と、

前記金属酸化物上の第２の導電体と、

前記第２の導電体上の第３の導電体と、

第２の絶縁体と、

前記第２の絶縁体上の第３の絶縁体と、

前記第３の絶縁体上の第４の導電体と、

前記第４の導電体上の第５の導電体と、

を有し、

前記第１の導電体は、前記金属酸化物と重畳する領域を有し、

前記金属酸化物は、第１の開口を有し、

前記第２の導電体は、第２の開口を有し、

前記第１の開口と、前記第２の開口と、は重なり、

前記第２の絶縁体は、前記第１の開口、及び前記第２の開口それぞれの内側に配置され、

前記第３の絶縁体は、前記第２の絶縁体の凹部に配置され、

前記第４の導電体は、前記第３の絶縁体の凹部に配置され、

前記第３の導電体は、前記第２の導電体の上面の少なくとも一部に接して配置され、

前記第５の導電体は、前記第４の導電体の上面に接して配置され、

上面視において、前記第３の導電体と、前記第５の導電体とは重畳しない、

半導体装置。

［請求項９］

請求項８において、

前記第２の絶縁体および前記第３の絶縁体と、前記第５の導電体との間に、第４の絶縁体を有し、

前記第４の絶縁体は、前記第５の導電体の下面と接する領域を有し、

前記第３の導電体の上面は、前記第４の絶縁体の下面と上面との間に位置する、

半導体装置。

［請求項１０］

請求項８または請求項９において、

前記金属酸化物、および前記第２の導電体は、中空円筒形状を有する、

半導体装置。

［請求項１１］

請求項１０において、

上面視において、前記第１の導電体の中心は、前記金属酸化物の有する中空円筒形状の中心と一致しない、

半導体装置。

［請求項１２］

請求項８乃至請求項１１のいずれか一項において、

断面視において、前記第１の開口側の側面、および前記第２の開口側の側面は、テーパ形状を有する、

半導体装置。

［請求項１３］

請求項８乃至請求項１２のいずれか一項において、

前記第３の絶縁体の最上部は、前記第２の絶縁体の最上部と高さが一致または概略一致する、

半導体装置。

［請求項１４］

請求項８乃至請求項１３のいずれか一項において、

前記第２の絶縁体は、前記第３の絶縁体より膜厚が薄い領域を有する、

半導体装置。

［請求項１５］

請求項８乃至請求項１４のいずれか一項において、

前記第５の導電体が延在する方向は、前記第３の導電体が延在する方向と直交する方向である、

半導体装置。

［請求項１６］

請求項８乃至請求項１５のいずれか一に記載の半導体装置と、容量素子と、を有し、

前記半導体装置は、前記容量素子の上方に設けられている、

記憶装置。

図1A



Z
X
Y
20[1,1]
L2
20[1,n]
62[1]
L1
30[i,j]
62[i]
62[m]
20[m,n]
20[m,1]
46[1]
20[i,j]
46[j]
46[n]

図1B



20
62
60
50
46
42b
30
42a
L1
L2
Z
Y
X

図1C



20
62
60
50
46
42b
30
30n2
30i
30n1
L1
L2
42a
Z
Y
X

図2A



20A
62
60
50
46
42b
30c
30
30b
30a
Z
L1
L2
42a
Y
X

図2B



20B
62
60
50
46
42b
30c
30
30b
30a
Z
L1
L2
42a
Y
X

図3A




図3B




図3C




図3D




図3E




図4A



20C
62
60
50
46
30c
30b
30
30a
Z
L1
L2
42a
Y
X

図4B



20D
62
60
64a
64b
50
46
46a
42b
30c
30
30b
30a
Z
L1
L2
42a
Y
X

図4C



20E
62
60
64a
50
46
46a
42b
30c
30
30b
30a
Z
L1
L2
42a
Y
X

図5A




図5D




図5B




図5E




図5C




図6A



262
200A
262b
262a
276
285
277
246
260
250a
275a
242b
230bc
B1
B2
230
230b
230a
274
250b
275b
216
A1
A2
242a2
242a1
242a
Z
Y
X

図6B



262
200B
262b
262a
276
285
277
246
260
250a
275a
242b
B1
B2
230
230c
230b
230a
274
250b
275b
216
A1
A2
242a2
242a1
242a
Z
Y
X

図6C



275a
250a
260
275b
250b
242b
230c
230b
230a
θ

図7A



262
262b
200C
262a
276
285
277
260
254a
246
250a
274
275a
254b
242b
250b
275b
B1
B2
230
230c
230b
230a
216
Z
A1
242a2
A2
242a1
Y
X
242a

図7B



262
262b
247
200C
262a
276
285
277
260
254a
246
250a
274
275a
254b
242b
250b
275b
B1
B2
230
230c
230b
230a
216
212
Z
A1
242a2
A2
242a1
Y
X
242a

図8A




図8B




図8C




図8D




図9A




図9B




図9C




図9D




図10A




図10B




図10C




図10D




図11A




図11B




図11C




図11D




図12A




図12B1




図12B2




図13A




図13B




図13C




図13D




図14A




図14B




図14C




図14D




図15A




図15B




図15C




図15D




図16A



276
230,242b
275a
250a
260
246
262
A1
242a
275b
250b
A2
Z
Y
X

図16B



262
262b
200
262a
276
285
277
246
260
250a
275a
242b
230c
230
230b
230a
274
250b
275b
216
A1
242a
A2
Z
Y
X

図17A




図17B




図17C




図17D




図18A




図18B




図18C




図18D




図18E




図19A



1400
VDD
VIL
1470
1411
MC
MC
MC
MC
ADDR
CE
WE
RES
1420
1460
1430
1440
WDATA
VSS
RDATA

図19B



1400
1470
1411

図20A




図20B




図20C




図21



1400
200
262
276
285
277
246
260
250a
275a
242b
230
242a
120
130
110
100
356
330
328
MC
274
250b
275b
216
142
140
354
352
350
326
324
322
320
300
311
316
313
314a
315
314b
1490
1480

図22A



1700
VDD
1701
1703
1711a
1712a
1713a
1710
IN
OUT
1711
1712
1713
1711b
1712b
1713b
1702
LL

図22B



1701
1703
1702
1711
1712
1713

図23A




図23B




図23C




図23D




図23E




図24A




図24B




図24C




図24D




図24E




図24F




図24G





図25



INTERNATIONAL SEARCH REPORT

International application No.
PCT/IB2022/058239

A. CLASSIFICATION OF SUBJECT MATTER

H01L 29/786(2006.01)i; ***H01L 21/8242***(2006.01)i; ***H01L 27/108***(2006.01)i
FI: H01L29/78 618B; H01L29/78 626A; H01L29/78 618C; H01L29/78 617U; H01L29/78 616T; H01L29/78 613Z; H01L27/108 621B; H01L27/108 671A; H01L27/108 671Z; H01L27/108 681

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L29/786; H01L21/8242; H01L27/108

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
Published unexamined utility model applications of Japan 1971-2022
Registered utility model specifications of Japan 1996-2022
Published registered utility model applications of Japan 1994-2022

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2015-026782 A (MICRON TECHNOLOGY INCORPORATED) 05 February 2015 (2015-02-05) paragraphs [0012]-[0046], [0099], fig. 1-4	1-2, 4-7
A		3, 8-16
Y	JP 2020-150282 A (SEMICONDUCTOR ENERGY LAB. COMPANY, LIMITED) 17 September 2020 (2020-09-17) paragraphs [0051]-[0064], [0080], [0081]	1-2, 4-7
A		3, 8-16
Y	JP 2016-063027 A (TOSHIBA CORPORATION) 25 April 2016 (2016-04-25) paragraphs [0018], [0019], [0034]	1-2, 4-7
Y	JP 2019-134077 A (TOSHIBA MEMORY CORPORATION) 08 August 2019 (2019-08-08) paragraphs [0090]-[0094], [0115], fig. 27, 28	4-7
Y	US 2020/0227429 A1 (INTEL CORPORATION) 16 July 2020 (2020-07-16) paragraph [0050]	4-7

☑ Further documents are listed in the continuation of Box C. ☑ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
30 November 2022	**13 December 2022**
Name and mailing address of the ISA/JP **Japan Patent Office (ISA/JP)** **3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915** **Japan**	Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/IB2022/058239

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2021-114563 A (KIOXIA CORPORATION) 05 August 2021 (2021-08-05) paragraph [0016], fig. 5	7
A	US 2010/0244140 A1 (MASUOKA, Fujio) 30 September 2010 (2010-09-30)	1-16
A	US 2012/0161228 A1 (WENG, Shou-Cheng) 28 June 2012 (2012-06-28)	1-16

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/IB2022/058239

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP 2015-026782 A	05 February 2015	(Family: none)	
JP 2020-150282 A	17 September 2020	US 2012/0228688 A1 paragraphs [0071]-[0084], [0099], [0100] CN 103415921 A	
JP 2016-063027 A	25 April 2016	US 2016/0079268 A1 paragraphs [0029], [0030], [0045]	
JP 2019-134077 A	08 August 2019	US 2019/0237581 A1 paragraphs [0107]-[0110], [0132], fig. 27, 28	
US 2020/0227429 A1	16 July 2020	CN 113451316 A	
JP 2021-114563 A	05 August 2021	US 2021/0225847 A1 paragraph [0032], fig. 5 CN 113140567 A	
US 2010/0244140 A1	30 September 2010	EP 2234150 A2 CN 101847636 A KR 10-2010-0107404 A	
US 2012/0161228 A1	28 June 2012	TW 201227962 A	

国際調査報告

国際出願番号
PCT/IB2022/058239

A. 発明の属する分野の分類（国際特許分類（ＩＰＣ））

H01L 29/786(2006.01)i; H01L 21/8242(2006.01)i; H01L 27/108(2006.01)i
FI: H01L29/78 618B; H01L29/78 626A; H01L29/78 618C; H01L29/78 617U; H01L29/78 616T; H01L29/78 613Z; H01L27/108 621B; H01L27/108 671A; H01L27/108 671Z; H01L27/108 681

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

H01L29/786; H01L21/8242; H01L27/108

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０２２年
日本国実用新案登録公報	１９９６－２０２２年
日本国登録実用新案公報	１９９４－２０２２年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献のカテゴリー*	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
Y	JP 2015-026782 A (マイクロン テクノロジー, インク.) 05.02.2015 (2015-02-05) 段落[0012]-[0046], [0099], 図1-4	1-2, 4-7
A		3, 8-16
Y	JP 2020-150282 A (株式会社半導体エネルギー研究所) 17.09.2020 (2020-09-17) 段落[0051]-[0064], [0080]-[0081]	1-2, 4-7
A		3, 8-16
Y	JP 2016-063027 A (株式会社東芝) 25.04.2016 (2016-04-25) 段落[0018]-[0019], [0034]	1-2, 4-7
Y	JP 2019-134077 A (東芝メモリ株式会社) 08.08.2019 (2019-08-08) 段落[0090]-[0094], [0115], 図27-28	4-7
Y	US 2020/0227429 A1 (Intel Corporation) 16.07.2020 (2020-07-16) 段落[0050]	4-7

☑ C欄の続きにも文献が列挙されている。

☑ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー
"A" 特に関連のある文献ではなく、一般的技術水準を示すもの
"E" 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
"L" 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
"O" 口頭による開示、使用、展示等に言及する文献
"P" 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
"T" 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの
"X" 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
"Y" 特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
"&" 同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
30.11.2022	13.12.2022

名称及びあて先
日本国特許庁(ISA/JP)
〒100-8915
日本国
東京都千代田区霞が関三丁目４番３号

権限のある職員（特許庁審査官）
石塚　健太郎 5F 4815
電話番号 03-3581-1101 内線 3516

国際調査報告

国際出願番号
PCT/IB2022/058239

C.　関連すると認められる文献

引用文献のカテゴリー*	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
Y	JP 2021-114563 A (キオクシア株式会社) 05.08.2021 (2021-08-05) 段落[0016], 図5	7
A	US 2010/0244140 A1 (MASUOKA FUJIO) 30.09.2010 (2010-09-30)	1-16
A	US 2012/0161228 A1 (WENG SHOU-CHENG) 28.06.2012 (2012-06-28)	1-16

国際調査報告
パテントファミリーに関する情報

国際出願番号
PCT/IB2022/058239

引用文献	公表日	パテントファミリー文献	公表日
JP 2015-026782 A	05.02.2015	（ファミリーなし）	
JP 2020-150282 A	17.09.2020	US 2012/0228688 A1 段落[0071]-[0084], [0099]-[0100] CN 103415921 A	
JP 2016-063027 A	25.04.2016	US 2016/0079268 A1 段落[0029]-[0030], [0045]	
JP 2019-134077 A	08.08.2019	US 2019/0237581 A1 段落[0107]-[0110], [0132], 図27-28	
US 2020/0227429 A1	16.07.2020	CN 113451316 A	
JP 2021-114563 A	05.08.2021	US 2021/0225847 A1 段落[0032], 図5 CN 113140567 A	
US 2010/0244140 A1	30.09.2010	EP 2234150 A2 CN 101847636 A KR 10-2010-0107404 A	
US 2012/0161228 A1	28.06.2012	TW 201227962 A	