



(12)发明专利

(10)授权公告号 CN 106298707 B

(45)授权公告日 2019.05.21

(21)申请号 201510306987.4

H01L 21/60(2006.01)

(22)申请日 2015.06.05

(56)对比文件

(65)同一申请的已公布的文献号

申请公布号 CN 106298707 A

- TW 200307494 A, 2003.12.01,
- TW 200307494 A, 2003.12.01,
- US 2009/0145635 A1, 2009.06.11,
- CN 101150111 A, 2008.03.26,
- TW 201041472 A1, 2010.11.16,
- US 2015/0041987 A1, 2015.02.12,
- CN 102651352 A, 2012.08.29,
- CN 104241219 A, 2014.12.24,
- US 2015/0014031 A1, 2015.01.15,

(43)申请公布日 2017.01.04

(73)专利权人 欣兴电子股份有限公司

地址 中国台湾桃园市桃园区龟山工业区兴邦路38号

(72)发明人 潘彼得 陈昌甫

(74)专利代理机构 北京同立钧成知识产权代理有限公司 11205

审查员 薛源

代理人 马雯雯 臧建明

(51)Int.Cl.

H01L 23/48(2006.01)

H01L 23/488(2006.01)


权利要求书2页 说明书7页 附图19页

(54)发明名称

封装结构及其制作方法

(57)摘要

本发明提供一种封装结构及其制作方法,其中封装结构包括:线路板、多个第一接触垫、多个金属柱以及至少一芯片。第一接触垫配置于线路板上。芯片配置于一部分的所述第一接触垫上。金属柱配置于另一部分的所述第一接触垫上,其中所述金属柱围绕所述芯片。本发明另提供一种封装结构的制造方法。本发明提供的封装结构及其制作方法,其可解决翘曲问题,进而提升三维封装结构的良率。



1. 一种封装结构,其特征在于,包括:  
线路板,所述线路板包括增层结构、第二接触垫以及防焊层,所述第二接触垫配置于所述增层结构以及所述防焊层之间;  
支撑结构,配置于所述线路板中,其中所述支撑结构包括垂直式支撑结构;  
第一散热结构,配置于所述线路板中且配置于所述增层结构与所述第二接触垫之间,其中所述第一散热结构与所述垂直式支撑结构电性连接,以形成倒U形结构;  
多个第一接触垫,配置于所述线路板上;  
至少一芯片,配置于一部分的所述第一接触垫上;以及  
多个金属柱,配置于另一部分的所述第一接触垫上,其中所述金属柱围绕所述芯片。
2. 根据权利要求1所述的封装结构,其特征在于,所述增层结构包括:  
多个介电层;  
多个图案化线路层,各图案化线路层配置于相邻所述介电层之间;以及  
多个第一导通孔,配置于所述介电层中,以电性连接相邻所述图案化线路层。
3. 根据权利要求1所述的封装结构,其特征在于,所述支撑结构还包括水平式支撑结构。
4. 根据权利要求1所述的封装结构,其特征在于,所述垂直式支撑结构具有多个第二导通孔配置于所述介电层中且配置于所述线路板的周围,所述第二导通孔相互对齐,以形成连续结构。
5. 根据权利要求2或3所述的封装结构,其特征在于,所述图案化线路层具有主图案以及支撑图案,所述支撑图案配置于所述主图案的周围,以形成所述水平式支撑结构,其中所述支撑图案为网状图案。
6. 根据权利要求1所述的封装结构,其特征在于,还包括第二散热结构配置于所述芯片上。
7. 根据权利要求6所述的封装结构,其特征在于,所述第二散热结构的材料包括银、镍、铜、铝、金、钯或其组合。
8. 根据权利要求1或6所述的封装结构,其特征在于,还包括绝缘结构配置于所述第一接触垫上,其中所述绝缘结构未覆盖所述芯片的表面。
9. 根据权利要求8所述的封装结构,其特征在于,所述绝缘结构的材料包括环氧树脂、聚酰亚胺或其组合。
10. 根据权利要求1所述的封装结构,其特征在于,还包括:  
多个凸块,配置于所述第一接触垫与所述芯片之间;以及  
多个蚀刻停止层,配置于所述第一接触垫与所述金属柱之间。
11. 一种封装结构的制造方法,其特征在于,包括:  
提供载板,所述载板包括第一金属层、第二金属层以及蚀刻停止层,其中所述蚀刻停止层配置于所述第一金属层以及所述第二金属层之间;  
图案化所述第二金属层,以形成多个第一接触垫;  
形成线路板于所述第一接触垫的第一表面上,其中所述线路板包括增层结构、第二接触垫以及防焊层,所述第二接触垫配置于所述增层结构以及所述防焊层之间;  
形成支撑结构于所述线路板中,其中所述支撑结构包括垂直式支撑结构;

形成第一散热结构于所述线路板中且于所述增层结构与所述第二接触垫之间,其中所述第一散热结构与所述垂直式支撑结构电性连接,以形成倒U形结构;

图案化所述第一金属层,以形成多个金属柱;

移除未被所述金属柱覆盖的所述蚀刻停止层,暴露所述第一接触垫的第二表面,其中所述金属柱通过所述第一接触垫以及被所述金属柱所覆盖的所述蚀刻停止层电性连接至所述线路板;

形成至少一芯片于所述第一接触垫的所述第二表面上,其中所述金属柱围绕所述芯片。

12. 根据权利要求11所述的封装结构的制造方法,其特征在于,所述增层结构包括:

多个介电层;

多个图案化线路层,各图案化线路层配置于相邻所述介电层之间;以及

多个第一导通孔,配置于所述介电层中,以电性连接相邻所述图案化线路层。

13. 根据权利要求11所述的封装结构的制造方法,其特征在于,所述支撑结构还包括水平式支撑结构。

14. 根据权利要求11所述的封装结构的制造方法,其特征在于,所述垂直式支撑结构具有多个第二导通孔配置于所述介电层中且配置于所述线路板的周围,所述第二导通孔相互对齐,以形成连续结构。

15. 根据权利要求12或13所述的封装结构的制造方法,其特征在于,所述图案化线路层具有主图案以及支撑图案,所述支撑图案配置于所述主图案的周围,以形成所述水平式支撑结构,其中所述支撑图案为网状图案。

16. 根据权利要求11所述的封装结构的制造方法,其特征在于,还包括形成第二散热结构于所述芯片的第三表面上。

17. 根据权利要求11或16所述的封装结构的制造方法,其特征在于,还包括形成绝缘结构于所述第一接触垫的所述第二表面上,其中所述绝缘结构未覆盖所述芯片的所述第三表面上。

18. 根据权利要求11所述的封装结构的制造方法,其特征在于,还包括形成多个凸块于所述第一接触垫与所述芯片之间。

## 封装结构及其制作方法

### 技术领域

[0001] 本发明涉及一种半导体结构及其制作方法,尤其涉及一种三维封装结构及其制作方法。

### 背景技术

[0002] 近年来,为了增加印刷电路板(Printed Circuit Board,以下简称PCB)的应用,现已有许多技术是将印刷电路板制作成多层线路结构。多层线路结构的制作方式是将铜箔(copper foil)或其他适用的导电材料与胶片(prepreg,pp)或其他适用的介电材料组成增层结构,并将增层结构反复压合而堆叠于核心层(core)上,来形成多层线路结构,以增加多层线路结构的内部布线空间,其中增层结构上的导电材料可依据所需的线路布局形成导电线路,而增层结构的盲孔或通孔中可另填充导电材料来导通各层。如此,多层线路结构可依据需求调整线路层数,并以上述方法制作而成。

[0003] 然而,由于上述胶片或其他适用的介电材料质地较为柔软,其在制造过程中便很容易产生多层线路结构的翘曲问题(warpage issue)。当上述印刷电路板应用在堆叠式封装结构(Package-On-Package,以下简称POP)时,也会使得上述堆叠式封装结构产生翘曲问题,进而降低堆叠式封装结构的良率。

### 发明内容

[0004] 本发明提供一种封装结构及其制作方法,其可解决翘曲问题,进而提升三维封装结构的良率。

[0005] 本发明提供一种封装结构,包括:线路板、多个第一接触垫、多个金属柱以及至少一芯片(chip)。第一接触垫配置于线路板上。芯片配置于一部分的所述第一接触垫上。金属柱配置于另一部分的所述第一接触垫上,其中所述金属柱围绕所述芯片。

[0006] 在本发明的一实施例中,所述线路板包括增层结构、第二接触垫以及防焊层。所述第二接触垫配置于所述增层结构以及所述防焊层之间。所述增层结构包括:多个介电层、多个图案化线路层以及多个第一导通孔。各图案化线路层配置于相邻所述介电层之间。第一导通孔配置于所述介电层中,以电性连接相邻所述图案化线路层。

[0007] 在本发明的一实施例中,所述封装结构还包括支撑结构配置于所述线路板中。所述支撑结构包括垂直式支撑结构以及水平式支撑结构。

[0008] 在本发明的一实施例中,所述垂直式支撑结构具有多个第二导通孔配置于所述介电层中且配置于所述线路板的周围。所述第二导通孔相互对齐,以形成连续结构。

[0009] 在本发明的一实施例中,所述封装结构还包括第一散热结构配置于所述增层结构与所述第二接触垫之间。所述第一散热结构与所述垂直式支撑结构电性连接,以形成倒U形结构。

[0010] 在本发明的一实施例中,所述图案化线路层具有主图案以及支撑图案。所述支撑图案配置于所述主图案的周围,以形成所述水平式支撑结构。所述支撑图案为网状图案。

- [0011] 在本发明的一实施例中,所述封装结构还包括第二散热结构配置于所述芯片上。
- [0012] 在本发明的一实施例中,所述第二散热结构的材料包括银、镍、铜、铝、金、钯或其组合。
- [0013] 在本发明的一实施例中,所述封装结构还包括绝缘结构配置于所述第一接触垫上。所述绝缘结构未覆盖所述芯片的表面。
- [0014] 在本发明的一实施例中,所述绝缘结构的材料包括环氧树脂(Epoxy)、聚酰亚胺(Polyimide)或其组合。
- [0015] 在本发明的一实施例中,所述封装结构还包括:多个凸块以及多个蚀刻停止层。凸块配置于所述第一接触垫与所述芯片之间。蚀刻停止层配置于所述第一接触垫与所述金属柱之间。
- [0016] 本发明提供一种封装结构的制造方法,其步骤如下。提供载板。所述载板包括第一金属层、第二金属层以及蚀刻停止层。所述蚀刻停止层配置于所述第一金属层以及所述第二金属层之间。图案化所述第二金属层,以形成多个第一接触垫。形成线路板于所述第一接触垫的第一表面上。图案化所述第一金属层,以形成多个金属柱。移除未被所述金属柱覆盖的所述蚀刻停止层,暴露所述第一接触垫的第二表面。所述金属柱通过所述第一接触垫以及被所述金属柱所覆盖的所述蚀刻停止层电性连接至所述线路板。形成至少一芯片于所述第一接触垫的所述第二表面上。所述金属柱围绕所述芯片。
- [0017] 在本发明的一实施例中,所述线路板包括增层结构、第二接触垫以及防焊层。所述第二接触垫配置于所述增层结构以及所述防焊层之间。所述增层结构包括:多个介电层、多个图案化线路层以及多个第一导通孔。各图案化线路层配置于相邻所述介电层之间。第一导通孔配置于所述介电层中,以电性连接相邻所述图案化线路层。
- [0018] 在本发明的一实施例中,所述封装结构的制造方法还包括形成支撑结构于所述线路板中。所述支撑结构包括垂直式支撑结构以及水平式支撑结构。
- [0019] 在本发明的一实施例中,所述垂直式支撑结构具有多个第二导通孔配置于所述介电层中且配置于所述线路板的周围。所述第二导通孔相互对齐,以形成连续结构。
- [0020] 在本发明的一实施例中,所述封装结构的制造方法还包括形成第一散热结构于所述增层结构与所述第二接触垫之间。所述第一散热结构与所述垂直式支撑结构电性连接,以形成倒U形结构。
- [0021] 在本发明的一实施例中,所述图案化线路层具有主图案以及支撑图案。所述支撑图案配置于所述主图案的周围,以形成所述水平式支撑结构。所述支撑图案为网状图案。
- [0022] 在本发明的一实施例中,所述封装结构的制造方法还包括形成第二散热结构于所述芯片的第三表面上。
- [0023] 在本发明的一实施例中,所述封装结构的制造方法还包括形成绝缘结构于所述第一接触垫的所述第二表面上。所述绝缘结构未覆盖所述芯片的所述第三表面上。
- [0024] 在本发明的一实施例中,所述封装结构的制造方法还包括形成多个凸块于所述第一接触垫与所述芯片之间。
- [0025] 基于上述,本发明利用配置于所述线路板中的支撑结构以及配置于第一接触垫的第二表面上的绝缘结构,加强封装结构的强度,以解决封装结构的翘曲问题,进而提升封装结构的良率。另外,本发明又利用第一散热结构以及第二散热结构,其不仅可降低封装结构

的温度,还可进一步地提升封装结构的强度。

[0026] 为了让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。

### 附图说明

[0027] 图1A至图1D为依照本发明第一实施例所示出的封装结构的制造流程的剖面示意图;

[0028] 图2A至图2D为依照本发明第二实施例所示出的封装结构的制造流程的剖面示意图;

[0029] 图3为图2B的支撑结构230的上视示意图;

[0030] 图4A至图4D为依照本发明第三实施例所示出的封装结构的制造流程的剖面示意图;

[0031] 图5为图4A的散热结构330的上视示意图;

[0032] 图6A至图6E为依照本发明第四实施例所示出的封装结构的制造流程的剖面示意图。

[0033] 附图标记说明:

[0034] 10、20、30、40:封装结构;

[0035] 100、100a、200、200a、300a、400、400a:载板;

[0036] 102、202、302、402:第一金属层;

[0037] 102a、202a、302a、402a:金属柱;

[0038] 104、104a、204、204a、304、304a、404、404a:蚀刻停止层;

[0039] 106、206、406:第二金属层;

[0040] 106a、106b、106c、206a、206b、206c、306a、306b、306c、406a、406b、406c:第一接触垫;

[0041] 107、207、307、407:线路板;

[0042] 108、208、308、408:增层结构;

[0043] 110、210、210a、210b、310、332、410:介电层;

[0044] 112、212、312、412:图案化线路层;

[0045] 114、214a、214b、314a、314b、414:导通孔;

[0046] 116、216、316、416:第二接触垫;

[0047] 118、218、318、418:防焊层;

[0048] 120、122、220、222、320、322、420、422:凸块;

[0049] 124a、124b、224a、224b、324a、324b、424a、424b:芯片;

[0050] 212a:主图案;

[0051] 212b:支撑图案;

[0052] 226、228:侧;

[0053] 230:支撑结构;

[0054] 330:第一散热结构;

[0055] 330a:网状图案;

- [0056] 330b:导通孔图案;
- [0057] 330c:角落图案;
- [0058] 334:第二散热结构;
- [0059] 430:绝缘结构;
- [0060] S1、S2、S3:表面。

### 具体实施方式

[0061] 图1A至图1D为依照本发明第一实施例所示出的封装结构的制造流程的剖面示意图。

[0062] 请参照图1A,提供载板100。载板100包括第一金属层102、第二金属层106以及蚀刻停止层104。蚀刻停止层104配置于第一金属层102以及第二金属层106之间。在本实施例中,载板100可例如是铜-镍-铜(Cu-Ni-Cu)所构成的三层结构,或是铜-铝-铜(Cu-Al-Cu)所构成的三层结构。只要蚀刻停止层104的材料与第一金属层102的材料以及第二金属层106的材料不同即可,本发明不以此为限。在其他实施例中,第一金属层102的材料可例如是银、镍、铜、铝、金、钯或其组合,其厚度可介于 $10\mu\text{m}$ 至 $150\mu\text{m}$ 之间。第二金属层106的材料可例如是银、镍、铜、铝、金、钯或其组合,其厚度可介于 $10\mu\text{m}$ 至 $80\mu\text{m}$ 之间。蚀刻停止层104的材料可例如是银、镍、铜、铝、金、钯或其组合,其厚度可介于 $0.5\mu\text{m}$ 至 $30\mu\text{m}$ 之间。

[0063] 接着,请同时参照图1A与图1B,图案化第二金属层106,以形成多个第一接触垫106a、106b,从而形成载板100a。第一接触垫106a、106b具有相对的第一表面S1与第二表面S2。在本实施例中,第一接触垫106a可视为未电性连接至后续形成的导通孔114。而第一接触垫106b则可视为电性连接至后续形成的导通孔114。

[0064] 之后,形成线路板107于第一接触垫106a、106b的第一表面S1上。线路板107包括增层结构108、第二接触垫116以及防焊层118。详细地说,增层结构108包括:多个介电层110、多个图案化线路层112以及多个导通孔114。各图案化线路层112配置于相邻介电层110之间。形成图案化线路层112的方法例如是在第一接触垫106a、106b或是线路层上形成例如是干膜的光刻胶层(未示出)。接着,光刻胶层再通过光刻工艺而图案化露出部分第一接触垫106a、106b或是线路层。然后,进行电镀工艺以及光刻胶层的移除工艺,以形成图案化线路层112。之后,在图案化线路层112上形成介电层110。接着,在介电层110中形成导通孔114,其中导通孔114用以电性连接相邻两图案化线路层112。虽然图1B仅示出5层的介电层110以及5层的图案化线路层112,但本发明不以此为限。基本上,本发明还可利用增层(built up)法来增加图案化线路层112的层数,其可依据设计需求来进行调整。介电层110的材料可包括介电材料,介电材料可例如是胶片(prepreg)、ABF(Ajinomoto build-up film)膜或其组合。图案化线路层112的材料可包括金属材料,金属材料可例如是银、镍、铜、铝、金、钯或其组合。在本实施例中,图案化线路层112可视为线路板107上的导线,其可依据所需的线路布局(layout)来设计。

[0065] 接着,再于增层结构108上形成第二接触垫116以及防焊层118。第二接触垫116的材料以及形成方法与上述图案化线路层112的材料以及形成方法相似,在此便不再详述。在本实施例中,防焊层118的材料可例如是介电材料、ABF层或其组合。防焊层118的形成方法可例如是先形成防焊材料层于第二接触垫116上(未示出)。再图案化所述防焊材料层,以暴

露部分第二接触垫116的表面。另外,也可形成表面处理层于第二接触垫116上以及第二接触垫116与防焊层118之间(未示出)。表面处理层的材料可例如是有机保焊剂(Organic Solderability Preservative,以下简称OSP)、电镀镍/金(Ni/Au)、电镀镍/钯(Ni/Pd)、电镀锡(Sn)、电镀银(Ag)、化学金(Au)、化镍钯浸金(Electroless Nickel Electroless Palladium Immersion Gold,以下简称ENEPIG)或其组合。

[0066] 请参照图1C,图案化第一金属层102,以形成多个金属柱102a。详细地说,金属柱102a的形成方法可例如是在第一金属层102上形成图案化光刻胶层以暴露出部分第一金属层102的表面(未示出)。接着,以蚀刻停止层104当作蚀刻停止层,对第一金属层102进行蚀刻工艺,以形成金属柱102a。之后,再移除未被金属柱102a覆盖的蚀刻停止层104,暴露第一接触垫106c的第二表面S2,以形成被金属柱102a所覆盖的蚀刻停止层104a。金属柱102a可通过蚀刻停止层104a以及第一接触垫106a、106b电性连接至线路板107。在一实施例中,金属柱102a的高度可依据后续形成的芯片124a、124b来调整,本发明不限于此。

[0067] 请参照图1D,形成芯片124a、124b于第一接触垫106c的第二表面S2上。金属柱102a围绕芯片124a、124b。芯片124a、124b通过凸块120、第一接触垫106c电性连接至线路板107。另一方面,线路板107的第二接触垫116上也形成多个凸块122。第一实施例的封装结构10可通过凸块122电性连接至其他封装结构,以形成堆叠式封装结构(POP)。虽然图1D仅示出两个芯片124a、124b,但本发明不限于此。在其他实施例中,芯片的数目可依需求来进行调整。

[0068] 请参照图1D,第一实施例的封装结构10包括:多个第一接触垫106a、106b、106c、线路板107、多个金属柱102a以及芯片124a、124b。第一接触垫106a、106b、106c具有相对的第一表面S1与第二表面S2。线路板107配置于第一接触垫106a、106b、106c的第一表面S1上。金属柱102a配置于第一接触垫106a、106b的第二表面S2上。芯片124a、124b配置于第一接触垫106c的第二表面S2上。金属柱102a围绕芯片124a、124b。由于金属柱102a的材质较为坚硬,且金属柱102a围绕芯片124a、124b,因此,其可强化第一实施例的封装结构10的结构强度。如此一来,第一实施例的封装结构10可解决在芯片接合工艺上的翘曲问题,进而提升封装结构10的良率。

[0069] 此外,本实施例的制造方法是先在较厚的载板100上形成线路板107。然后,再对第一金属层102进行蚀刻工艺,以形成多个金属柱102a。所以,在制造流程上,本实施例也可避免材质较柔软的线路板107的制造过程中发生翘曲问题,进而提升线路板107的良率。

[0070] 以下的实施例中,相同或相似的元件、构件、层以相似的元件符号来表示。举例来说,载板100与载板200、300、400为相同或相似的构件;增层结构108与增层结构208、308、408也为相同或相似的构件。在此不再逐一赘述。

[0071] 图2A至图2D为依照本发明第二实施例所示出的封装结构的制造流程的剖面示意图。图3为图2B的支撑结构230的上视示意图。

[0072] 请同时参照图2A至图2C,本发明的第二实施例的封装结构20的制造流程与本发明的第一实施例的封装结构10的制造流程基本上相似。其中,载板200包括第一金属层202、第二金属层206以及蚀刻停止层204。线路板207包括增层结构208、第二接触垫216以及防焊层218。增层结构208包括介电层210、图案化线路层212、导通孔214a、214b。图案化第二金属层206,以形成多个第一接触垫206a、206b,从而形成载板200a。上述两者不同之处在于:第二实施例的线路板207除了具有导通孔214b(类似于第一实施例的导通孔114)之外,还具有多



个导通孔214a配置在介电层210中。而且导通孔214a可配置在线路板207的周围(由图2B的剖面方向来说,线路板207的周围可视为靠近线路板207的两侧226、228)。导通孔214a彼此相互对齐,以形成连续结构。在本实施例中,配置于线路板207周围,且具有连续结构的导通孔214a可视为一种导电柱,其可用以当作垂直式支撑结构。此垂直式支撑结构可强化第二实施例的封装结构20在垂直方向上的结构强度,以解决封装结构的翘曲问题,进而提升封装结构的良率。在本实施例中,导通孔214a可依据所需的线路布局来设计。换言之,导通孔214a可与导通孔214b可一起形成,而不需要额外的工艺。

[0073] 另外,第二实施例的线路板207具有支撑结构230。请同时参照图2B与图3,支撑结构230可视为水平式支撑结构,其可利用图案化线路层212的布局来设计。详细地说,图案化线路层212配置于介电层210上。介电层210包括介电层210a和介电层210b。图案化线路层212具有主图案212a以及支撑图案212b。支撑图案212b配置于主图案212a的周围,以形成水平式支撑结构230。主图案212a可视为原本设计在线路板207上的导线。支撑图案212b则是配置在主图案212a的周围,以强化图案化线路层212的横向结构强度。因此,支撑图案212b(也即支撑结构230)可解决封装结构的翘曲问题,进而提升封装结构的良率。一般而言,每一层的图案化线路层212都可具有配置在主图案212a周围的支撑图案212b,以形成水平式支撑结构230。因此,本实施例无须经过额外的工艺也可提升每一层的图案化线路层212的横向结构强度。在一实施例中,支撑图案212b可例如是网状图案。

[0074] 请参照图2C与图2D,其制造步骤与上述图1C与图1D相同,且金属柱202a、蚀刻停止层204a、第一接触垫206c、凸块220、222以及芯片224a、224b的材料、厚度与形成方法如上述第一实施例的金属柱102a、蚀刻停止层104a、凸块120、122以及芯片124a、124b所述,在此不再赘述。

[0075] 图4A至图4D为依照本发明第三实施例所示出的封装结构的制造流程的剖面示意图。图5为图4A的散热结构330的上视示意图。

[0076] 本发明的第三实施例的封装结构30的制造流程与本发明的第二实施例的封装结构20的制造流程基本上相似。其中,载板300a包括第一金属层302、多个第一接触垫306a、306b以及蚀刻停止层304。线路板307包括增层结构308、第二接触垫316以及防焊层318。增层结构308包括介电层310、图案化线路层312、导通孔314a、314b。请同时参照图4A、图2B以及图5,图4A与图2B不同之处在于:第三实施例的线路板307还具有第一散热结构330以及介电层332,其配置于增层结构308以及第二接触垫316之间。如图4A所示,第一散热结构330与垂直式支撑结构314a(也即导通孔314a)电性连接,以形成倒U形结构。详细地说,第一散热结构330可视为另一层图案化线路层312配置在增层结构308以及第二接触垫316之间。如图5所示,第一散热结构330的图案包括网状图案330a、导通孔图案330b以及角落图案330c。介电层332配置在第一散热结构330上。网状图案330a不仅可用以增加第三实施例的封装结构30的散热效能,还可用以强化第三实施例的封装结构30的横向结构强度。导通孔图案330b是用以电性连接增层结构308以及第二接触垫316。角落图案330c可与垂直式支撑结构314a(也即导通孔314a)电性连接,以形成倒U形结构。因此,角落图案330c不仅可增加第三实施例的封装结构30的散热效能,还可进一步提升第三实施例的封装结构30在垂直方向上的结构强度。在本实施例中,第一散热结构330的材料可包括金属材料,金属材料可例如是银、镍、铜、铝、金、钯或其组合。而介电层332的材料可包括介电材料,介电材料可例如是胶片

(prepreg)、ABF膜或其组合。

[0077] 请参照图4B与图4C,其制造步骤与上述图2C与图2D相同,且金属柱302a、蚀刻停止层304a、第一接触垫306c、凸块320、322以及芯片324a、324b的材料、厚度与形成方法如上述第二实施例的金属柱202a、蚀刻停止层204a、凸块220、222以及芯片224a、224b所述,在此不再赘述。

[0078] 请参照图4D,形成第二散热结构334于芯片324a、324b的第三表面S3上。第二散热结构334可提升第三实施例的封装结构30的散热效能,以降低整体封装结构30的温度。在本实施例中,第二散热结构334的材料可例如是银、镍、铜、铝、金、钯或其组合。

[0079] 图6A至图6E为依照本发明第四实施例所示出的封装结构的制造流程的剖面示意图。

[0080] 请参照图6A至图6D,本发明的第四实施例的封装结构40的制造流程与本发明的第一实施例的封装结构10的制造流程基本上相似。其中,载板400包括第一金属层402、第二金属层406以及蚀刻停止层404。线路板407包括增层结构408、第二接触垫416以及防焊层418。增层结构408包括介电层410、图案化线路层412、导通孔414。图案化第二金属层406,以形成多个第一接触垫406a、406b,从而形成载板400a。第四实施例的金属柱402a、蚀刻停止层404a、第一接触垫406a、406b、406c、线路板407、凸块420、422以及芯片424a、424b的材料、厚度与形成方法如上述第一实施例的金属柱102a、蚀刻停止层104a、第一接触垫106a、106b、106c、线路板107、凸块120、122以及芯片124a、124b所述,在此不再赘述。

[0081] 请参照图6E,与第一实施例的封装结构10不同之处在于:第四实施例的封装结构40具有绝缘结构430配置于第一接触垫406a、406b、406c的第二表面S2上。绝缘结构430未覆盖芯片424a、424b的第三表面S3上。在一实施例中,绝缘结构430的材料可例如是环氧树脂(Epoxy)、聚酰亚胺(Polyimide)或其组合。绝缘结构430的形成方法可例如是先形成绝缘结构材料层于第一接触垫406a、406b、406c的第二表面S2上。然后,进行固化(Curing)处理,以形成绝缘结构430。由于绝缘结构430的材质较为坚硬,因此,其可强化第四实施例的封装结构40的结构强度。值得注意的是,绝缘结构430的厚度小于芯片424a、424b的厚度,且未覆盖芯片424a、424b的第三表面S3上,其可避免芯片424a、424b之间发生冲突。在一实施例中,绝缘结构430的厚度可介于10 $\mu\text{m}$ 至100 $\mu\text{m}$ 之间。

[0082] 综上所述,本发明利用配置于所述线路板中的支撑结构以及配置于第一接触垫的第二表面上的绝缘结构,加强封装结构的强度,以解决封装结构的翘曲问题,进而提升封装结构的良率。另外,本发明又利用第一散热结构以及第二散热结构,其不仅可降低封装结构的温度,还可进一步地提升封装结构的强度。

[0083] 此外,本实施例的制造方法是先在较厚的载板上形成线路板。然后,再对第一金属层进行蚀刻工艺,以形成多个金属柱。如此一来,在制造流程上,本实施例也可避免材质较柔软的线路板在制造过程中发生翘曲问题,进而提升线路板的良率。

[0084] 最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。




图1A




图1B




图1C




图1D




图2A




图2B






图2C




图2D




图3




图4A




图4B




图4C




图4D




图5






图6A




图6B




图6C




图6D




图6E