

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2019-220681  
(P2019-220681A)

(43) 公開日 令和1年12月26日(2019.12.26)

(51) Int.Cl.	F I	テーマコード (参考)
HO 1 L 21/31 (2006.01)	HO 1 L 21/31 C	2 G 0 8 4
HO 1 L 21/304 (2006.01)	HO 1 L 21/304 6 4 5 C	4 K 0 3 0
HO 1 L 21/316 (2006.01)	HO 1 L 21/316 X	5 F 0 0 4
HO 1 L 21/318 (2006.01)	HO 1 L 21/318 B	5 F 0 4 5
HO 1 L 21/3065 (2006.01)	HO 1 L 21/302 1 0 1 C	5 F 0 5 8

審査請求 未請求 請求項の数 16 O L (全 16 頁) 最終頁に続く

(21) 出願番号 特願2019-90801 (P2019-90801)  
 (22) 出願日 令和1年5月13日(2019.5.13)  
 (31) 優先権主張番号 16/010, 800  
 (32) 優先日 平成30年6月18日(2018.6.18)  
 (33) 優先権主張国・地域又は機関  
 米国 (US)

(71) 出願人 000219967  
 東京エレクトロン株式会社  
 東京都港区赤坂五丁目3番1号  
 (74) 代理人 110002147  
 特許業務法人酒井国際特許事務所  
 (72) 発明者 田端 雅弘  
 宮城県黒川郡大和町テクノヒルズ1番 東  
 京エレクトロン宮城株式会社内  
 Fターム(参考) 2G084 AA02 AA05 AA07 BB05 BB27  
 BB30 CC11 CC13 CC15 CC16  
 CC33 DD03 DD13 DD24 DD25  
 DD35 DD37 DD38 DD55 FF04  
 FF15 FF21


最終頁に続く

(54) 【発明の名称】 基板処理方法および基板処理装置

(57) 【要約】

【課題】 半導体基板のパターンを精密に制御する。

【解決手段】 基板処理装置は、チャンバを備える処理装置と、メモリと、当該メモリに接続されたプロセッサとを備えるコントローラと、を備える。メモリはプロセッサを制御して処理装置の処理を制御するためのコンピュータによって実行可能な命令を記憶する。処理装置の処理は、化学蒸着(CVD)により、チャンバ内の基板の第1領域内に第1膜を形成する第1処理を含む。また、処理装置の処理は、原子層堆積(ALD)により、チャンバ内の基板の第2領域内に第2膜を形成する第2処理を含む。また、処理装置は、第1処理および第2処理を、基板をチャンバから外に移動させることなく実行する。



【選択図】 図2

**【特許請求の範囲】****【請求項 1】**

チャンバを備える処理装置と、  
メモリと、当該メモリに接続されたプロセッサとを備えるコントローラと、  
を備える基板処理装置であって、  
前記メモリは前記プロセッサを制御して前記処理装置による処理を制御するための、コンピュータによって実行可能な命令を記憶し、当該処理は、  
化学蒸着（CVD）により、前記チャンバ内の基板の第 1 領域内に第 1 膜を形成する第 1 処理と、  
原子層堆積（ALD）により、前記チャンバ内の前記基板の第 2 領域内に第 2 膜を形成する第 2 処理と、  
を含み、  
前記第 1 処理および前記第 2 処理を、前記基板を前記チャンバから外に移動させることなく実行する、基板処理装置。

10

**【請求項 2】**

前記コントローラにより制御されるアンテナと、  
前記アンテナに対向して配置され、前記基板を上を保持するよう構成され、前記コントローラにより制御される下部電極と、  
をさらに備え、前記処理はさらに、  
前記化学蒸着中に前記下部電極に電圧印加し、  
前記原子層堆積の改質ステップ中に前記アンテナに電圧印加することを含み、請求項 1 に記載の基板処理装置。

20

**【請求項 3】**

前記チャンバ上に配置され、前記コントローラにより制御されるアンテナと、  
前記アンテナに対向して配置され、前記基板を上を保持するよう構成され、前記コントローラにより制御される下部電極と、  
をさらに備え、前記処理はさらに、  
前記化学蒸着中に前記アンテナに電圧印加せず、前記下部電極に電圧印加し、  
前記原子層堆積の改質ステップ中に前記下部電極に電圧印加せず、前記アンテナに電圧印加することを含み、請求項 1 に記載の基板処理装置。

30

**【請求項 4】**

前記第 1 処理は、前記基板の親水性表面の第 1 領域上に疎水性表面として前記第 1 膜を形成し、  
前記第 2 処理は、前記基板の前記疎水性表面の前記第 2 領域上に、ヒドロキシ基と反応する前駆体を吸着させることにより前記第 2 膜を形成する、請求項 1 ~ 3 のいずれか 1 項に記載の基板処理装置。

**【請求項 5】**

前記第 2 処理は、前記基板から前記第 1 膜の少なくとも一部を除去する、請求項 1 ~ 4 のいずれか 1 項に記載の基板処理装置。

**【請求項 6】**

前記第 1 処理は、フルオロカーボンプラズマにより前記第 1 膜を堆積する、請求項 1 ~ 5 のいずれか 1 項に記載の基板処理装置。

40

**【請求項 7】**

前記第 1 処理は、前記下部電極に印加される電圧を制御することにより、異方性 CVD および等方性 CVD のいずれか一方を実行する、請求項 2 に記載の基板処理装置。

**【請求項 8】**

前記第 1 処理は、前記基板の凹凸の頂部および底部に前記第 1 膜を形成し、  
前記第 2 処理は、前記基板の凹凸の側壁に前記第 2 膜を形成する、請求項 1 ~ 7 のいずれか 1 項に記載の基板処理装置。

**【請求項 9】**

50

前記基板は、 $\text{SiO}_2$ 、 $\text{SiN}$ 、 $\text{Si}$ および $\text{Ge}$ のうち少なくともいずれか一つを含有し、

前記第2処理は、前記第2膜としてシリコン含有膜を形成する、請求項1～8のいずれか1項に記載の基板処理装置。

【請求項10】

前記第1処理および前記第2処理は順に繰り返し実行される、請求項1～9のいずれか1項に記載の基板処理装置。

【請求項11】

前記第1処理および前記第2処理は、誘導結合型プラズマまたは容量結合型プラズマを使用して実行される、請求項1～10のいずれか1項に記載の基板処理装置。

10

【請求項12】

チャンバを有する処理装置と、

メモリと、当該メモリに接続されるプロセッサと、を有するコントローラと、を備え、前記メモリは前記プロセッサを制御して処理を制御させるためのコンピュータにより実行可能な命令を記憶し、当該処理は、

化学蒸着により、前記チャンバ内の基板の第1領域内に第1膜を形成する第1処理と、原子層堆積により、前記チャンバ内の前記基板の第2領域内に第2膜を形成する第2処理と、

前記基板をエッチングする第3処理と、

を含み、

20

前記第1処理、前記第2処理および前記第3処理を、前記チャンバの外に前記基板を移動させずに実行する、基板処理装置。

【請求項13】

前記第3処理は、原子層エッチングを含み、

前記第3処理はさらに、

NプラズマおよびHプラズマの一方により前記基板の表面を改質し、

前記チャンバをパージし、

前記NプラズマおよびHプラズマの一方により改質された前記表面を、ハロゲンガスにより除去する、ことを含む、請求項12に記載の基板処理装置。

【請求項14】

30

化学蒸着により、処理装置のチャンバ内の基板の第1領域内に第1膜を形成する第1処理と、

原子層堆積により、前記チャンバ内の前記基板の第2領域内に第2膜を形成する第2処理と、

を含み、

前記第1処理および前記第2処理は、前記チャンバの外に前記基板を移動させずに実行する、基板処理方法。

【請求項15】

前記基板をエッチングする第3処理をさらに含み、

前記第1処理、前記第2処理および前記第3処理は、前記チャンバの外に前記基板を移動させずに実行する、請求項14に記載の基板処理方法。

40

【請求項16】

前記第3処理は、原子層エッチングを含み、

前記第3処理はさらに、

NプラズマおよびHプラズマの一方により、前記基板の表面を改質し、

前記チャンバをパージし、

前記NプラズマおよびHプラズマの一方により改質された前記表面を、ハロゲンガスにより除去することを含む、請求項15に記載の基板処理方法。

【発明の詳細な説明】

【技術分野】

50

## 【 0 0 0 1 】

以下に開示する実施形態は、基板処理方法および基板処理装置に関する。

## 【 背景技術 】

## 【 0 0 0 2 】

種々の成膜手法が知られている。たとえば、化学蒸着（CVD）はガス種の反応または分解を利用して基板表面に固体膜を形成する。また原子層堆積（ALD）は、CVDの一種といえるが、本質的にコンフォーマルな膜を形成するという特徴がある。

## 【 0 0 0 3 】

半導体デバイスの集積度を上げ微細化を進めるため種々の手法が開発されてきたが、さらなる高集積度および微細化の要求に伴い、さらに精密にパターンを制御することが求められている。

## 【 先行技術文献 】

## 【 特許文献 】

## 【 0 0 0 4 】

【 特許文献 1 】 米国特許第 9 7 1 6 0 0 5 号明細書

【 特許文献 2 】 米国特許出願公開第 2 0 1 7 / 1 1 7 1 3 4 号明細書

## 【 発明の概要 】

## 【 発明が解決しようとする課題 】

## 【 0 0 0 5 】

本開示は、半導体基板のパターンを精密に制御することができる技術を提供する。

## 【 課題を解決するための手段 】

## 【 0 0 0 6 】

本開示の一態様による基板処理装置は処理装置とコントローラとを備える。処理装置はチャンバを備える。コントローラは、メモリと、当該メモリに接続されたプロセッサとを備える。メモリは、はプロセッサを制御して処理装置による処理を制御するための、コンピュータによって実行可能な命令を記憶する。処理装置による処理は、化学蒸着（CVD）により、前記チャンバ内の基板の第 1 領域内に第 1 膜を形成する第 1 処理を含む。また、処理装置による処理は、原子層堆積（ALD）により、チャンバ内の基板の第 2 領域内に第 2 膜を形成する第 2 処理を含む。また、処理装置は、第 1 処理および第 2 処理を、基板をチャンバから外に移動させることなく実行する。

## 【 発明の効果 】

## 【 0 0 0 7 】

本開示によれば、半導体基板のパターンを精密に制御することができる。

## 【 図面の簡単な説明 】

## 【 0 0 0 8 】

【 図 1 】 図 1 は、一実施形態に係る処理装置の概略断面図である。

【 図 2 】 図 2 は、一実施形態に係る処理方法の一例を示すフローチャートである。

【 図 3 A 】 図 3 A は、一実施形態において処理される基板の一例を示す図である。

【 図 3 B 】 図 3 B は、一実施形態において処理される基板の一例を示す図である。

【 図 3 C 】 図 3 C は、一実施形態において処理される基板の一例を示す図である。

【 図 4 A 】 図 4 A は、一実施形態において処理される基板の他の例を示す図である。

【 図 4 B 】 図 4 B は、一実施形態において処理される基板の他の例を示す図である。

【 図 4 C 】 図 4 C は、一実施形態において処理される基板の他の例を示す図である。

【 図 5 】 図 5 は、一実施形態に係る処理の流れを示すタイミング図である。

## 【 発明を実施するための形態 】

## 【 0 0 0 9 】

以下に、開示する基板処理方法および基板処理装置の一実施形態について、図面に基づいて詳細に説明する。なお、以下に開示する例示としての実施形態はいかなる点でも限定的なものではない。

## 【 0 0 1 0 】

10

20

30

40

50

(基板処理装置の一例)

図1は、一実施形態に係る処理装置10の概略構成を示す図である。処理装置10は、一実施形態に係る基板処理装置の一例である。図1に示す処理装置10は、一実施形態に係る方法を実現するために使用できる。図1に示す処理装置10は、いわゆる誘導結合型プラズマ(Inductively-coupled plasma: ICP)装置であり、誘導結合型プラズマを生成するためのプラズマ源を有する。ただし、一実施形態に係る基板処理装置は、他の手法で生成されるプラズマを利用してもよい。たとえば、一実施形態に係る基板処理装置は、容量結合型プラズマ(CCP)、ECRプラズマ(electron-cyclotron-resonance plasma)、ヘリコン波励起プラズマ(HWP)、または、表面波プラズマ(SWP)等を利用する装置であってもよい。

10

【0011】

処理装置10はチャンバ12を備える。チャンバ12は、アルミニウム等の金属で形成される。チャンバ12はたとえば、略円筒形状である。チャンバ12内には、処理が実行される空間12cが設けられている。

【0012】

空間12cの下方にはステージ14が配置されている。ステージ14は、上に載置されるワークピースWを保持するよう構成されている。ワークピースWはたとえば、一実施形態の方法により処理される基板である。

【0013】

ステージ14は、支持機構13により支持可能である。支持機構13は、空間12c内でチャンバ12の底部から上方に向けて延在する。支持機構13は、略円筒形であってもよい。支持機構13は石英等の絶縁材料で構成できる。

20

【0014】

ステージ14は、静電チャック16と下部電極18とを備える。下部電極18は第1プレート18aと第2プレート18bとを含む。第1プレート18aおよび第2プレート18bは、アルミニウム等の金属で構成される。第1プレート18aおよび第2プレート18bはたとえば略円筒形である。第2プレート18bは、第1プレート18a上に配置される。第2プレート18bは第1プレート18aと電氣的に接続されている。

【0015】

静電チャック16は、第2プレート18b上に配置される。静電チャック16は、絶縁層と当該絶縁層内に配置される薄膜電極とを備える。静電チャック16の薄膜電極には、スイッチ23を介して直流電源22が電氣的に接続されている。静電チャック16は、直流電源22の直流電圧から静電力を生成する。静電チャック16は生成した静電力によりワークピースWを吸着保持する。

30

【0016】

処理装置10の動作時、ワークピースWと静電チャック16の外周を囲むように、フォーカスリングFRが第2プレート18bの上かつ第2プレート18bの周囲に配置される。フォーカスリングFRはプロセスの均一性を高める役割を有する。フォーカスリングFRは、たとえば石英で形成される。

【0017】

第2プレート18b内には流路24が形成されている。流路24には、チャンバ12外部に配置される温度調節部(たとえばチラーユニット)から温度制御のため冷媒等の熱交換媒体が供給される。温度調節部は、熱交換媒体の温度を調節する。熱交換媒体は温度調節部からパイプ26aを通過して流路24に供給される。温度調節部からパイプ26aを通過して流路24に供給された熱交換媒体は、その後、パイプ26bを通過して温度調節部に送り返される。熱交換媒体は、温度調節部による温度調節の後、ステージ14内の流路24に戻される。このようにして、ステージ14の温度すなわちワークピースWの温度を調節することができる。

40

【0018】

処理装置10はさらに、ステージ14の中を通過して静電チャック16の上表面まで延び

50

る気体供給ライン 28 を備える。静電チャック 16 の上表面とワークピース W の下表面との間の空間には、熱交換ガス供給機構から気体供給ライン 28 を通って、ヘリウム (He) ガス等の熱交換ガスが供給される。こうして、ステージ 14 とワークピース W との間での熱交換が促進される。

【0019】

また、ヒータ HT がステージ 14 内に配置されてもよい。ヒータ HT は、加熱装置である。ヒータ HT はたとえば第 2 プレート 18 b または静電チャック 16 内に埋め込まれている。ヒータ HT はヒータ電源 HP に接続される。ヒータ電源 HP がヒータ HT に電力を供給することで、ステージ 14 の温度ひいてはワークピース W の温度が調整される。

【0020】

ステージ 14 の下部電極 18 には、整合器 32 を介して高周波 (RF) 電源 30 が接続されている。RF 電源 30 から下部電極 18 に RF 電流を供給することができる。RF 電源 30 は RF 電力を生成し、ステージ 14 上に載置されるワークピース W にイオンを引き込む。つまり、RF 電源 30 はバイアス電圧となる RF 電流を生成する。RF 電源 30 が生成する RF 電流の周波数は、たとえば、400 キロヘルツから 40.68 メガヘルツの範囲内である。一例では、RF 電流の周波数は 13.56 メガヘルツである。

【0021】

整合器 32 は、RF 電源 30 からの出力インピーダンスと負荷側すなわち下部電極 18 側のインピーダンスとの間のマッチングを行う回路を含む。処理装置 10 は、プラズマ生成用の RF 電流を生成するための付加的なプラズマ源を使用せずに、下部電極 18 に RF 電圧を供給することでプラズマを生成することができる。

【0022】

処理装置 10 はさらに、チャンバ 12 の内壁に着脱可能に取り付けられたシールド 34 を備える。シールド 34 はまた、支持機構 13 の外周を囲むように配置される。シールド 34 は、処理によって生成される副生成物のチャンバ 12 への付着を防止する。シールド 34 は、 $Y_2O_3$  等のセラミックスでコーティングされたアルミニウム部材であってもよい。

【0023】

ステージ 14 とチャンバ 12 の側壁との間には排気路が形成されている。排気路は、チャンバ 12 の底部に形成された排気口 12 e に接続されている。排気口 12 e は、パイプ 36 を介して排気装置 38 に接続されている。排気装置 38 は、圧力調整部と、ターボ分子ポンプ (TMP) 等の真空ポンプと、を含む。パッフル板 40 は、排気路内、すなわち、ステージ 14 とチャンバ 12 の側壁との間に配置される。パッフル板 40 は厚さ方向にパッフル板 40 を貫通する複数の貫通穴を有する。パッフル板 40 は、 $Y_2O_3$  等のセラミックスで表面がコーティングされたアルミニウム部材であってもよい。

【0024】

チャンバ 12 の上側には開口が形成されている。開口はウィンドウ 42 によって閉鎖される。ウィンドウ 42 は石英等の誘電体で形成される。ウィンドウ 42 はたとえば平らな板である。

【0025】

チャンバ 12 の側壁には吸気口 12 i が形成されている。吸気口 12 i はパイプ 46 を介して気体供給部 44 に接続されている。気体供給部 44 は処理に使用される種々のガスを空間 12 c に供給する。気体供給部 44 は、複数のガス源 44 a、複数のフローコントローラ 44 b、および複数のバルブ 44 c を備える。図 1 には明示していないが、供給するガス毎に異なる複数の吸気口を設けて、ガスが混じり合わないようにしてもよい。

【0026】

複数のガス源 44 a は、後述する種々のガスのガス源を含む。1 のガス源が 1 以上のガスを供給してもよい。複数のフローコントローラ 44 b は、マスフローコントローラ (MFC) であってもよく、フローコントローラ 44 b は圧力制御により流量制御を実現する。複数のガス源 44 a に含まれる各ガス源は、複数のフローコントローラ 44 b のうち対

10

20

30

40

50

応する一つのフローコントローラおよび複数のバルブ44cのうち対応する一つのバルブを介して吸気口12iに接続されている。吸気口12iの位置は特に限定されない。たとえば、吸気口12iはチャンバ12の側壁ではなくウィンドウ42内に形成されてもよい。

**【0027】**

チャンバ12の側壁内には、開口12pが形成されている。開口12pは、外部からチャンバ12の空間12cに搬入され、空間12c内からチャンバ12の外へと搬出されるワークピースWの搬入出経路となる。チャンバ12の側壁にはゲートバルブ48が設けられ、開口12pを開放および閉塞可能となっている。

**【0028】**

チャンバ12およびウィンドウ42上には、アンテナ50とシールド60が配置されている。アンテナ50およびシールド60は、チャンバ12の外側に配置される。一実施形態においては、アンテナ50は、内側アンテナ素子52Aと外側アンテナ素子52Bとを含む。内側アンテナ素子52Aは、ウィンドウ42の中央に配置されるスパイラルコイルである。外側アンテナ素子52Bは、ウィンドウ42上かつ内側アンテナ素子52Aの外周側に配置されるスパイラルコイルである。内側アンテナ素子52Aおよび外側アンテナ素子52Bは各々、銅、アルミニウム、ステンレススチール等の導電性材料で構成される。

10

**【0029】**

内側アンテナ素子52Aおよび外側アンテナ素子52Bは、複数のクランプ54により把持され、まとめて保持されている。複数のクランプ54は各々棒状である。複数のクランプ54は、内側アンテナ素子52Aの略中央から外側アンテナ素子52Bの外周側へ径方向に延びている。

20

**【0030】**

アンテナ50はシールド60で覆われている。シールド60は、内側シールド壁62Aと外側シールド壁62Bとを備える。内側シールド壁62Aは円筒形状である。内側シールド壁62Aは、内側アンテナ素子52Aと外側アンテナ素子52Bとの間に配置され、内側アンテナ素子52Aを包囲する。外側シールド壁62Bは円筒形状である。外側シールド壁62Bは外側アンテナ素子52Bの外側に配置され、外側アンテナ素子52Bを包囲する。

30

**【0031】**

内側アンテナ素子52A上には円盤状の内側シールド板64Aが配置され、内側シールド壁62Aの開口を覆っている。外側アンテナ素子52Bの上には平らなリング形状の外側シールド板64Bが配置され、内側シールド壁62Aと外側シールド壁62Bとの間の開口を覆っている。

**【0032】**

シールド60に含まれるシールド壁およびシールド板の形状は上に記載したものに限定されない。たとえば、シールド60のシールド壁は断面4角形の角柱状であってもよい。

**【0033】**

内側アンテナ素子52Aおよび外側アンテナ素子52BはRF電源70AおよびRF電源70Bにそれぞれ接続されている。内側アンテナ素子52Aおよび外側アンテナ素子52Bは、RF電源70AおよびRF電源70Bからそれぞれ、同一または異なる周波数の電力供給を受ける。RF電力がRF電源70Aから内側アンテナ素子52Aに供給されると、誘導磁界が空間12c内に発生し、空間12c内の気体を励起してワークピースWの中心上方にプラズマを発生させる。他方、RF電力がRF電源70Bから外側アンテナ素子52Bに供給されると、空間12c内に誘導磁界が発生して空間12c内の気体を励起してワークピースWの外周部上方にリング状にプラズマを発生させる。

40

**【0034】**

内側アンテナ素子52Aおよび外側アンテナ素子52B各々の電気長は、RF電源70AおよびRF電源70Bから出力される周波数に応じて調整される。このため、内側シ-

50

ルド板 6 4 A および外側シールド板 6 4 B の z 軸方向の位置は、アクチュエータ 6 8 A および 6 8 B により各々独立して調整される。

【 0 0 3 5 】

処理装置 1 0 はさらにコントローラ 8 0 を備える。コントローラ 8 0 は、プロセッサ、メモリ等の記憶部、入力部、ディスプレイ等を備える計算装置であってもよい。コントローラ 8 0 は、記憶部に記憶された制御プログラムやレシビデータに基づき動作し、処理装置 1 0 の各部を制御する。たとえば、コントローラ 8 0 は、複数のフローコントローラ 4 4 b、複数のバルブ 4 4 c、排気装置 3 8、RF 電源 7 0 A、7 0 B、RF 電源 3 0、整合器 3 2、ヒータ電源 H P 等を制御する。コントローラ 8 0 は、一実施形態に係る方法を実現するとき、かかる制御プログラムやレシビデータに基づき処理装置 1 0 の各部を制御してもよい。

10

【 0 0 3 6 】

(一実施形態に係る処理の流れの一例)

図 2 は、一実施形態に係る処理方法の一例を示すフローチャートである。一実施形態に係る処理装置 1 0 は、半導体基板等のワークピース W を処理する。

【 0 0 3 7 】

ステップ 1 0 1 においてまず、一実施形態に係る処理のため基板が準備される。一実施形態において、基板はチャンバ 1 2 内へ搬入され、静電チャック 1 6 上に載置され保持されてもよい。さらに、基板に対して前処理が施されてもよい。たとえば、基板表面の特性が均一でない場合には、均一化のための処理を施してもよい。処理対象基板は、二酸化シリコン ( S i O 2 )、窒化シリコン ( S i N ) またはゲルマニウム ( G e ) 等で形成されてもよい。ただし、基板の表面が親水性であるか、または、基板が親水化処理を施された表面を有している限り、基板は他の材料を含有してもよい。基板はビア、トレンチ、コンタクトホール等の凹凸を有してもよい。基板の凹凸は、エッチングにより形成されたものであってもよい。基板はシリコン基板であってもよい。エッチングにおいては、H B r 等のハロゲンガスを使用することができる。エッチングは、エッチング後の処理たとえば後述する第 1 処理および第 2 処理が実行されるチャンバと同じチャンバ内で実行してもよい。ただし、エッチングを第 1 処理および第 2 処理が実行されるチャンバとは異なるチャンバ内で実行してもよい。

20

【 0 0 3 8 】

ステップ 1 0 2 において、コントローラ 8 0 は処理装置 1 0 を制御して第 1 処理を実行させる。第 1 処理は、基板上の第 1 領域に第 1 膜を形成する。一実施形態において、第 1 処理は、化学蒸着 ( C V D ) 処理である。第 1 処理は、プラズマ C V D であってもよい。ただし、第 1 処理は、プラズマを使用せずに実行してもよい。

30

【 0 0 3 9 】

第 1 処理においては、気体供給部 4 4 を介してチャンバ 1 2 に第 1 ガスが導入される。コントローラ 8 0 は、RF 電源 3 0 を制御して RF 電力を下部電極 1 8 に供給させる。これにより第 1 ガスがプラズマ化して基板表面上に第 1 膜が形成される。

【 0 0 4 0 】

第 1 ガスは炭素を含むガスであってもよい。第 1 ガスは、たとえば、フルオロカーボンガス、ハイドロフルオロカーボンガス、ハイドロカーボンガスであってもよい。たとえば、C F 4、C 4 F 6、C 4 F 8、C H 2 F 2、C H F 3、C H 4 等のガスを使用できる。たとえば、P P F C ( Plasma Polymerized Fluorocarbon ) 膜は疎水性であり、一実施形態の第 1 膜として適当である。ただし、基板の親水性表面上に疎水性の膜を形成できるものであれば、第 1 ガスとして任意のガスを利用できる。さらに、第 1 ガスにより形成される疎水膜は、後述する第 2 処理において除去されることが望ましい。第 1 処理においては、第 1 ガスは、窒素 ( N 2 )、アルゴン ( A r ) 等の不活性ガスをキャリアガスとして含んでもよい。

40

【 0 0 4 1 】

第 1 膜は、基板の第 1 領域内に形成されてもよい。第 1 領域の位置は、基板上の凹凸に

50

応じて決定してもよい。また、第1領域の位置は、第1処理の種類に応じて決定してもよい。たとえば、第1処理が異方性CVDであるか等方性CVDであるかに応じて、第1領域の位置を決定してもよい。図3Aは、一実施形態に係る処理の対象となる基板の概略図である。図3A中、基板200はトレンチ201を有する。トレンチ201の開口は頂部と底部とで略同一の大きさである。かかる基板200に異方性CVDを施すときは、図3Aに示すように、CF<sub>x</sub>等の第1膜FFを領域202, 203, 204に堆積する。たとえば、図3Aの第1膜FFは、頂部202, 204と底部203とに形成されているが、側壁205上には形成されていない。異方性CVDの場合には、成膜材料は主として一方方向に堆積する。図3Aの例では、CF<sub>x</sub>は、垂直方向に堆積しているが、水平方向には堆積しない。なお、垂直方向とは、基板200の表面に直交する方向を指し、水平方向とは、基板200の表面と並行な方向を指す。このため、第1膜FFは側壁205上には形成されていない。しかし、第1膜FFは、頂部202, 204および底部203上よりも少量、側壁205上に堆積していてもよい。また、第1膜FFは、底部203上においては頂部202, 204上よりも膜厚が薄くてもよい。

10

20

30

40

50

#### 【0042】

他方、等方性CVDの場合は、図4Aに示すように第1膜FFが形成されてもよい。図4Aにおいては、第1膜FFは、頂部202, 204および側壁205の上部に形成されているが、底部203および側壁205の下部には形成されていない。第1膜FFの膜厚は概ね均一ではなく、トレンチ201の上端において膨らむように堆積している。このように、第1領域の位置は、基板の凹凸によって変化してもよい。

#### 【0043】

ステップ103において、コントローラ80は処理装置10を制御して第2処理を実行させる。第2処理は基板上の第2領域に第2膜を形成する。一実施形態において、第2処理は、原子層堆積(ALD)処理であってもよい。ステップ103において、第2膜SFの膜厚が所定値に達するまで、1回以上のALD処理を繰り返し実行してもよい。なお、ここでは、1回のALD処理により1原子層が形成されるものとする。第1処理が行われる毎に、1以上のALD処理が第2処理において実行されることが望ましい。第2処理の間に第1膜FFが完全にまたは部分的に除去されたとき、第1処理すなわちステップ102を再度実行してもよい。第1膜FFが完全に除去される前に第1処理を繰り返し実行することが望ましい。

#### 【0044】

ALD処理は吸着ステップと活性化ステップすなわち改質ステップとを含む。吸着ステップにおいては、基板200に吸着する物質の前駆体がチャンバ12内に導入される。次に活性化ステップにおいて、チャンバ12内に改質ガスのプラズマが生成され、基板表面上の吸着層を改質し、表面に吸着していた前駆体から第2膜が形成される。

#### 【0045】

一実施形態においては、前駆体はヒドロキシ基に吸着する材料から選択する。たとえば、前駆体はシリコン含有前駆体であり、改質ガスはO<sub>2</sub>, CO, CO<sub>2</sub>, NO, NO<sub>2</sub>等の酸素含有ガスであってもよい。

#### 【0046】

第1処理において、第1膜は基板の第1領域上に堆積する。第1膜は疎水性表面を有するため、第2処理において導入される前駆体は第1領域には吸着しない。そして、前駆体は基板200上の第1領域以外の領域に吸着する。続く改質ステップにおいて、吸着していた前駆体が改質されて第1領域以外の領域に第2膜を形成する。第1領域以外の領域を、第2領域とも呼ぶ。

#### 【0047】

図3Bの例に示すように、図3Aの基板200に対して第2処理を施すと、図3Bおよび図4Bに示す第2膜SFは側壁205上に形成される。同時に、頂部202, 204および底部203上の第1膜FFが第2処理中にプラズマの影響によって除去される。このため、第2膜SFは基板200の側壁205上のみ形成される。第1膜FFが第2処理

後も頂部 202, 204 および底部 203 上に残存している場合、第 1 膜 FF を除去するための別個の処理を実行してもよい。たとえば、第 2 処理の後、基板 200 をアルゴンガスや酸素ガスのプラズマに曝露してもよい。

【0048】

図 4 A に示すように基板 200 に対して第 2 処理を実行すると、図 4 B に示すように、第 2 膜 SF が底部 203 と側壁 205 の下部とに形成される。このように、基板の凹凸と第 1 処理の種類（すなわち異方性 CVD か等方性 CVD か）に応じて、処理の結果として得られる第 2 膜 SF の形状および位置が変化する。図 3 C に示すように、第 1 処理において異方性 CVD を実行した場合、第 1 領域は頂部 202, 204 および底部 203 であり、第 2 領域は側壁 205 である。つまり、第 1 処理が異方性 CVD である場合、第 1 領域は水平領域であり、第 2 領域は垂直領域である。また、第 1 処理が異方性 CVD である場合、第 1 領域は第 1 方向に延在する表面であり、第 2 領域は第 1 方向とは異なる第 2 方向に延在する表面である。第 1 方向と第 2 方向とがなす角度は略 90 度であってもよい。また、第 1 方向は膜の堆積方向に直交する方向であり、第 2 方向は、堆積方向と並行な方向であってもよい。他方、図 4 C に示すように、第 1 処理が等方性 CVD である場合、第 1 領域は頂部 202, 204 および側壁 205 の上部であり、第 2 領域は底部 203 および側壁 205 の下部である。たとえば、第 1 処理が等方性 CVD である場合、第 1 領域は、第 2 領域よりも頂部に近い領域であり、第 2 領域は第 1 領域よりも底部に近い領域である。第 1 領域は第 1 処理によって膜が形成される領域であり、第 2 領域は第 2 処理によって膜が形成される領域である。第 1 領域および第 2 領域は部分的に重なりあってもよい。

10

20

【0049】

図 2 に示すように、ステップ 102 および 103 の後、ステップ 104 において所定の条件が満足されたか否かを判定する。所定の条件とは、同一基板に対して実行済みの第 1 処理および第 2 処理の回数、または、基板上に堆積された第 2 膜 SF の膜厚である。また、所定の条件は、基板 200 の表面上に残存している第 1 膜 FF の膜厚であってもよい。

【0050】

たとえば、第 2 処理において実行する ALD 処理の回数を予め設定し、記憶部内に制御プログラムとして記憶しておいてもよい。たとえば、1 回の第 2 処理によって形成される第 2 膜の膜厚を算出し、第 2 膜の膜厚を所望の値にするために必要な ALD 処理の回数を設定してもよい。そして、ステップ 104 において、同一基板に対して所定数の第 2 処理が実行済みか否かを判定してもよい。

30

【0051】

上記の処理に代えて、または上記の処理に加えて、ステップ 104 において、基板上に残存している第 1 膜の膜厚が所定値たとえばゼロとなったか否かを判定してもよい。第 2 膜の膜厚が所定値に達していないうちに第 1 膜が基板上から完全に除去された場合、ステップ 102 および 103 を再度実行する。また、この他に所定の条件が達成されたか否かを判定する追加ステップをステップ 102 の後に実行して、第 1 膜の膜厚が所定値になったか否かを判定してもよい。

【0052】

ステップ 104 は、記憶部に記憶された制御プログラムに基づきコントローラ 80 が実行してもよい。ステップ 104 において所定の条件が満足されたと判定した場合（ステップ S104、Yes）、処理は終了する。他方、ステップ 104 において所定の条件が満足されていないと判定した場合（ステップ S104、No）、処理はステップ 102 に戻る。たとえば、コントローラ 80 は、所定の条件が満足されるまで、ステップ 102 および 103 を繰り返し実行させる。ステップ 104 において所定の条件が満足されていないと判定された場合、ステップ 102 とステップ 103 のいずれか一方のみを実行するように制御プログラムを設定してもよい。

40

【0053】

(In Situでの動作)

50

ステップ102およびステップ103は、基板をチャンバ12から取り出すことなく実行する。つまり、第1処理および第2処理はチャンバ12内の真空状態を壊すことなく、in situで実行する。一実施形態に係る装置たとえば処理装置10は、気体供給部44を備え、気体供給部44はチャンバ12内に種々のガスを供給できる。また、一実施形態に係る装置は、第1処理および第2処理をチャンバ12内の真空状態を壊すことなく実行できる。また、一実施形態に係る装置は、排気路、排気口12e、排気装置3等の排気機構を備え、異なる種類のガスがチャンバ12内で混ざりあわないよう、パージ処理を実行できる。このため、一実施形態の装置は、ステップ102およびステップ103をin situで、または真空状態を壊すことなく実行できる。

#### 【0054】

(第1処理および第2処理中の電力制御)

また、一実施形態に係る装置は、プロセスごとにプラズマ生成の態様を変更してもよい。たとえば、コントローラ80は、アンテナ50と下部電極18とを制御して、第1処理の間は下部電極18のみに電圧が印加され、第2処理の間はアンテナ50のみに電圧が印加されるようにしてもよい。

#### 【0055】

コントローラ80が第1処理中にアンテナ50および下部電極18の両方を動作させる場合、第1ガスが過度に解離する可能性がある。この場合、第1ガスから生じるラジカルによって基板にダメージが加えられる可能性がある。このため、第1処理中は、コントローラ80は処理装置10を制御して、下部電極18には電力が供給されるがアンテナ50には供給されないようにしてもよい。また、第1処理中、コントローラ80は処理装置10を制御して、下部電極18とアンテナ50の双方に電力が供給されるようにしてもよい。この場合、コントローラ80は、アンテナ50に供給される電力レベルを基板にダメージが加わらない程度に抑制する。他方、第2処理中は、高品質の第2膜を形成することが望ましい。そこで、第2処理中は、高電子密度かつ低イオンエネルギーのプラズマを生成することが望ましい。このため、第2処理中は、コントローラ80は処理装置10を制御して、アンテナ50には電力が供給されるが下部電極18には供給されないようにしてもよい。また、第2処理中は、コントローラ80は処理装置10を制御して、下部電極18およびアンテナ50の双方に電力が供給されるようにしてもよい。この場合、コントローラ80は、下部電極18に供給される電力レベルを、低イオンエネルギーのプラズマが生成されるように低いレベルに抑制する。

#### 【0056】

たとえば、コントローラ80は、図5に示すタイムシーケンスに基づき、処理装置10の各部を制御してもよい。図5に示すように、第1処理(CVD処理)中、コントローラ80は、気体供給部44を制御して、第1ガスたとえばCF<sub>x</sub>ガスおよびアルゴンガスをチャンバ12に供給させてもよい。同時に、コントローラ80は、RF電源30を制御して、下部電極18に電力を供給させてもよい。第1処理中、コントローラ80は、(図5中ICPアンテナとして示す)アンテナ50を動作させない。

#### 【0057】

そして、第1処理後、第2処理の吸着ステップが開始する。コントローラ80は、気体供給部44を制御してシリコン含有前駆体(図5中「Si-Precursor」と表示する)等の前駆体をチャンバ12内に供給させる。この期間中、コントローラ80は、アルゴンガス等のキャリアガスをチャンバ12内に供給させてもよい。コントローラ80は、気体供給部44を制御して、基板処理の間一貫して所定の流量のキャリアガスがチャンバ12内に供給されるようにしてもよい。この期間中は、アンテナ50および下部電極18は動作しない。シリコン含有前駆体が導入され基板に吸着した後、コントローラ80は、チャンバ12をパージして不所望のガス種をチャンバ12から排出する。

#### 【0058】

次に、コントローラ80は活性化ステップすなわち改質ステップを開始して吸着した前駆体を改質する。活性化ステップでは、コントローラ80は、気体供給部44を制御して

10

20

30

40

50

、酸素等の改質ガスをチャンバ12内に供給させる。同時に、コントローラ80は、RF電源70Aおよび70Bを制御して、アンテナ50に電力を供給する。この期間中、コントローラ80は下部電極18を動作させない。その後、コントローラ80は、再びパージ処理を実行する。吸着ステップおよび活性化ステップ後のパージ処理は省略してもよい。そして、コントローラ80は、所定の条件が満足されたか否かに応じて、第1処理および第2処理を繰り返す。さらに、コントローラ80は、第1処理および第2処理のいずれか一方を個別に繰り返し実行してもよい。

【0059】

(エッチング処理)

一実施形態に係る装置においては、第1処理および第2処理に加えて、他の処理を第3処理としてin situで実行してもよい。たとえば、一実施形態に係る装置はさらにエッチング処理を実行することで、スループットをさらに向上させることができる。エッチング処理は原子層エッチング(ALE)処理であってもよい。

10

【0060】

なお、ALE処理は、反応層を形成する改質ステップと、改質した反応層を除去する除去ステップとを含んでもよい。ALE処理は、改質ステップおよび除去ステップ各々の後にパージステップを含んでもよい。改質ステップは、NプラズマまたはHプラズマを用いて実行してもよい。除去ステップは、F等のハロゲンプラズマ(種)を用いて実行してもよい。

【0061】

一実施形態においては、第1処理、第2処理および第3処理は、この順番に繰り返し実行してもよい。各処理を繰り返す回数は、それぞれ異なってもよい。たとえば、第1処理を1回実行した後に第2処理を10回実行してもよい。また、第1処理、第2処理、第3処理の実行順序を変更してもよい。

20

【0062】

これまで、完全かつ明確な開示のために具体的な実施形態につき説明した。ただし、添付の特許請求の範囲に記載の請求項はかかる開示に基づき限定的に解釈されるべきではなく、当業者が想到可能であり、かつ、ここに示した基本的な教示の範囲に該当する、全ての変形例および代替的な構成例を包含するものと解釈されるべきである。

【符号の説明】

30

【0063】


- 10 処理装置
- 12 チャンバ
- 12c 空間
- 12e 排気口
- 12i 吸気口
- 12p 開口
- 13 支持機構
- 14 ステージ
- 16 静電チャック
- 18 下部電極
- 18a 第1プレート
- 18b 第2プレート
- 22 直流電源
- 23 スイッチ
- 24 流路
- 26a, 26b パイプ
- 28 気体供給ライン
- 30 RF電源
- 32 整合器

40


50

3 4	シールド	
3 6	パイプ	
3 8	排気装置	
4 0	バッフル板	
4 2	ウィンドウ	
4 4	気体供給部	
4 4 a	ガス源	
4 4 b	フローコントローラ	
4 4 c	バルブ	
4 6	パイプ	10
4 8	ゲートバルブ	
5 0	アンテナ	
5 2 A	内側アンテナ素子	
5 2 B	外側アンテナ素子	
5 4	クランプ	
6 0	シールド	
6 2 A	内側シールド壁	
6 2 B	外側シールド壁	
6 4 A	内側シールド板	
6 4 B	外側シールド板	20
6 8 A , 6 8 B	アクチュエータ	
7 0 A , 7 0 B	R F 電源	
8 0	コントローラ	
F R	フォーカスリング	
H T	ヒータ	
H P	ヒータ電源	
W	ワークピース	


【 図 1 】




【 図 2 】




【 図 3 A 】




【 図 3 C 】




【 図 3 B 】




【 図 4 A 】




【 図 4 B 】



【 図 4 C 】



【 図 5 】



CVD	ALD				CVD	ALD				CVD
	adsorb	purge	modify	purge		adsorb	purge	modify	purge	

## フロントページの続き

(51) Int.Cl.	F I			テーマコード(参考)
<b>C 2 3 C 16/44 (2006.01)</b>	C 2 3 C	16/44	A	5 F 1 5 7
<b>C 2 3 C 16/50 (2006.01)</b>	C 2 3 C	16/50		
<b>H 0 5 H 1/46 (2006.01)</b>	H 0 5 H	1/46	L	

F ターム(参考)	4K030	AA04	AA14	AA17	AA18	BA40	BA44	BA61	BB12	CA04	CA12
		DA08	EA05	EA06	EA11	FA03	FA04	GA02	HA01	JA01	JA18
		KA20	KA23	KA30	KA41	KA45	LA15				
5F004	BA09	BB22	BB23	BB25	BB26	CA06	CA08	DB03	DB07	EA28	
		EB01	EB04								
5F045	AA08	AA15	AB32	AB33	AF02	AF03	AF08	BB19	DP04	EE19	
		EH02	EH14	EH20	EJ03	EJ09	EJ10	EK07	EM05		
5F058	BA09	BC02	BC08	BF07	BF29	BF30	BF37	BH10	BJ05	BJ06	
5F157	AB02	AB13	AB33	AC01	BG04	BG06	BG34	BG35	DB14		