

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2023年9月28日(28.09.2023)




(10) 国際公開番号

WO 2023/181210 A1

- (51) 国際特許分類:
H01L 21/60 (2006.01)
- (21) 国際出願番号: PCT/JP2022/013670
- (22) 国際出願日: 2022年3月23日(23.03.2022)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人: 三菱電機株式会社(MITSUBISHI ELECTRIC CORPORATION) [JP/JP]; 〒1008310 東京都千代田区丸の内二丁目7番3号 Tokyo (JP).
- (72) 発明者: 佐藤 祐司(SATO, Yuji); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP).
- (74) 代理人: 弁理士法人深見特許事務所(FUKAMI PATENT OFFICE, P.C.); 〒5300005 大阪府大
- 阪市北区中之島三丁目2番4号 中之島フェスティバルタワー・ウエスト Osaka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU,

(54) Title: SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SAME, AND POWER CONVERSION DEVICE

(54) 発明の名称: 半導体装置及びその製造方法並びに電力変換装置



(57) Abstract: A semiconductor device (1) comprises a semiconductor element (10), a lower wiring member (20), and an upper wiring member (30). The semiconductor element (10) includes a semiconductor element body (11) having a major surface (11a), and a metal layer (12). The lower wiring member (20) includes an end face (21) and an end face (22). In a plan view of the major surface (11a), the end face (21) and the end face (22) are on the inside of an outer edge (10e) of the semiconductor element (10). The upper wiring member (30) is stacked on the lower wiring member (20). In the plan view of the major surface (11a), a part (33) of the upper wiring member (30) is on the outside of the outer edge (10e) of the semiconductor element (10). The upper wiring member (30) is bonded to the metal layer (12) with the lower wiring member (20) therebetween.

WO 2023/181210 A1

TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

一 国際調査報告 (条約第21条(3))

(57) 要約：半導体装置 (1) は、半導体素子 (10) と、下方配線部材 (20) と、上方配線部材 (30) とを備える。半導体素子 (10) は、主面 (11a) を有する半導体素子本体 (11) と、金属層 (12) とを含む。下方配線部材 (20) は、端面 (21) と、端面 (22) とを含む。主面 (11a) の平面視において、端面 (21) 及び端面 (22) は、半導体素子 (10) の外縁 (10e) よりも内側にある。上方配線部材 (30) は、下方配線部材 (20) 上に積層されている。主面 (11a) の平面視において、上方配線部材 (30) の一部 (33) は、半導体素子 (10) の外縁 (10e) よりも外側にある。上方配線部材 (30) は、下方配線部材 (20) を介して金属層 (12) に接合されている。

明 細 書

発明の名称：半導体装置及びその製造方法並びに電力変換装置
技術分野

[0001] 本開示は、半導体装置及びその製造方法並びに電力変換装置に関する。

背景技術

[0002] 特表2017-522739号公報（特許文献1）は、電極を含む半導体素子と、銅箔と、銅ワイヤとを備える半導体装置を開示している。この半導体装置では、半導体素子の電極と銅ワイヤとの間に、銅箔が配置されている。具体的には、銅箔は、銀系の焼結ペーストを介して、半導体素子に接合されている。銅ワイヤは、銅箔にボンディングされている。

先行技術文献

特許文献

[0003] 特許文献1：特表2017-522739号公報

発明の概要

発明が解決しようとする課題

[0004] 特許文献1の半導体装置を製造するためには、銅ワイヤをボンディングする工程とは全く異なる、銀系の焼結ペーストを用いて銅箔を半導体素子の電極に接合する工程が必要である。そのため、特許文献1の半導体装置の生産性は低い。本開示は、上記の課題を鑑みてなされたものであり、その第一局面の目的は、信頼性及び生産性が改善され得る半導体装置及びその製造方法を提供することである。本開示の第二局面の目的は、信頼性及び生産性が改善され得る電力変換装置を提供することである。

課題を解決するための手段

[0005] 本開示の半導体装置は、半導体素子と、下方配線部材と、上方配線部材とを備える。半導体素子は、主面を有する半導体素子本体と、主面上に設けられている金属層とを含む。下方配線部材は、第1端面と、第1端面とは反対側の第2端面とを含む。第1端面と第2端面とは、上方配線部材の長手方向

における下方配線部材の両端面である。主面の平面視において、第1端面及び第2端面は、半導体素子の外縁よりも内側にある。上方配線部材は、下方配線部材上に積層されている。主面の平面視において、上方配線部材の一部は、半導体素子の外縁よりも外側にある。上方配線部材は、下方配線部材を介して金属層に接合されている。

[0006] 本開示の半導体装置の製造方法は、下方配線部材を半導体素子の金属層に仮接合することを備える。半導体素子は、主面を有する半導体素子本体と、主面上に設けられている金属層とを含む。下方配線部材は、第1端面と、第1端面とは反対側の第2端面とを含む。主面の平面視において、第1端面及び第2端面は、半導体素子の外縁よりも内側にある。本実施の形態の半導体装置の製造方法は、上方配線部材を下方配線部材上に積層することを備える。主面の平面視において、上方配線部材の一部は、半導体素子の外縁よりも外側にある。第1端面と第2端面とは、上方配線部材の長手方向における下方配線部材の両端面である。本実施の形態の半導体装置の製造方法は、上方配線部材を下方配線部材を介して半導体素子の金属層に本接合することを備える。

[0007] 本開示の電力変換装置は、主変換回路と、制御回路とを備える。主変換回路は、本開示の半導体装置を有し、入力される電力を変換して出力する。制御回路は、主変換回路を制御する制御信号を主変換回路に出力する。

発明の効果

[0008] 本開示の半導体装置及びその製造方法では、上方配線部材も下方配線部材もいずれも配線部材であるため、上方配線部材と下方配線部材とは同様の接合方法を用いて接合され得る。そのため、半導体装置の生産性は向上する。また、半導体素子の金属層と上方配線部材との間に下方配線部材が配置されているため、上方配線部材を接合する際に半導体素子にダメージが加わることが防止される。半導体装置の信頼性が向上する。さらに、半導体素子本体の主面の平面視において、下方配線部材の第1端面と第2端面とは半導体素子の外縁よりも内側にある。そのため、半導体素子が、下方配線部材を通じ

て、半導体素子の周りにおける導電部材に短絡することが防止され得る。半導体装置の信頼性が向上する。

[0009] 本開示の電力変換装置は、本開示の半導体装置を含む。そのため、電力変換装置の信頼性及び生産性が改善され得る。

図面の簡単な説明

[0010] [図1]実施の形態1の半導体装置の概略平面図である。

[図2]実施の形態1の半導体装置の、図1に示される断面線I-Iにおける概略断面図である。

[図3]実施の形態1の変形例の半導体装置の概略平面図である。

[図4]実施の形態1の半導体装置の製造方法のフローチャートを示す図である。

[図5]実施の形態1の配線部材を半導体素子の金属層に接合する工程のフローチャートを示す図である。

[図6]実施の形態1の半導体装置の製造方法の一工程を示す概略断面図である。

[図7]実施の形態1の半導体装置の製造方法における、図6に示される工程の次工程を示す概略断面図である。

[図8]実施の形態1の半導体装置の製造方法における、図7に示される工程の次工程を示す概略断面図である。

[図9]実施の形態1の変形例の半導体装置の概略断面図である。

[図10]実施の形態1の変形例の半導体装置の製造方法のフローチャートを示す図である。

[図11]実施の形態2の半導体装置の概略平面図である。

[図12]実施の形態3の半導体装置の概略平面図である。

[図13]実施の形態4の電力変換システムの構成を示すブロック図である。

発明を実施するための形態

[0011] 以下、本開示の実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。

[0012] 実施の形態 1.

図 1 及び図 2 を参照して、実施の形態 1 の半導体装置 1 を説明する。半導体装置 1 は、半導体素子 10 と、配線部材 19 とを備える。

[0013] 半導体素子 10 は、例えば、絶縁ゲート型バイポーラトランジスタ (I G B T) または金属酸化物半導体電界効果トランジスタ (M O S F E T) のようなパワー半導体素子である。半導体素子 10 は、半導体素子本体 11 と、金属層 12 とを含む。

[0014] 半導体素子本体 11 は、主に、シリコン (S i) 、シリコンカーバイド (S i C) または窒化ガリウム (G a N) のような半導体材料で形成されている。半導体素子本体 11 には、例えば、p 型層及び n 型層を含むトランジスタ構造が作り込まれている。半導体素子本体 11 は、主面 11 a を有する。主面 11 a は、例えば、x 方向と、x 方向に垂直な y 方向とに延在している。主面 11 a の法線方向は、x 方向と y 方向とに垂直な z 方向である。半導体素子本体 11 の主面 11 a は、例えば、半導体層、絶縁層または導電層で形成されている。半導体素子本体 11 の主面 11 a の平面視において、半導体素子 10 は外縁 10 e を有する。半導体素子 10 の外縁 10 e は、例えば、主面 11 a の外縁である。

[0015] 金属層 12 は、半導体素子本体 11 の主面 11 a 上に設けられている。金属層 12 は、配線部材 19 が接合される導電層であり、例えば、半導体素子 10 の電極、配線層または導電パッドである。金属層 12 は、例えば、A l 、C u 、N i 、W 、C o 、C r もしくは T i 、または、これら元素のうち少なくとも二つの金属元素の合金で形成されている。金属層 12 の厚さは、特に限定されないが、例えば、1 μ m 以上 50 μ m 以下である。半導体素子本体 11 の主面 11 a の平面視において、金属層 12 は外縁 12 e を有する。

[0016] 半導体素子本体 11 と金属層 12 との間に、拡散バリア層 (図示せず) または密着層 (図示せず) が設けられてもよい。拡散バリア層は、金属層 12 を形成する金属原子が半導体素子本体 11 に拡散することを防止する。密着層は、半導体素子本体 11 と金属層 12 との間の密着性を向上させる。拡散

バリア層及び密着層は、例えば、W、Co、Cr、Ti、PdもしくはPt、または、これら元素のうち少なくとも二つの金属元素の合金で形成されている。半導体素子本体11から露出している金属層12の表面に、酸化防止膜（図示せず）が設けられてもよい。酸化防止膜は、金属層12が酸化することを防止する。酸化防止膜は、例えば、有機材料または無機材料で形成されている。酸化防止膜に用いられる無機材料は、例えば、Au、Ag、PdまたはPtなどのような金属材料である。

[0017] 配線部材19は、半導体素子10の金属層12に接合されている。配線部材19は、下方配線部材20と、上方配線部材30とを含む。下方配線部材20及び上方配線部材30は、銅またはアルミニウムを主成分とする導電材料で形成されている。下方配線部材20及び上方配線部材30は、例えば、導電ワイヤまたは導電リボンである。

[0018] 図2に示されるように、下方配線部材20は、半導体素子10の金属層12と上方配線部材30との間に配置されている。下方配線部材20は、金属層12と上方配線部材30とに接合されている。例えば、下方配線部材20は、金属層12と上方配線部材30とに超音波接合されている。

[0019] 下方配線部材20は、上方配線部材30に接触している第1部分26と、上方配線部材30から離れている第2部分27とを含む。下方配線部材20を介して上方配線部材30を半導体素子10の金属層12に接合する際に、下方配線部材20の第1部分26は、上方配線部材30によって押し潰される。そのため、第1部分26の最小厚さ T_1 は、第2部分27の最大厚さ T_2 より小さい。第2部分27の最大厚さは、下方配線部材20を介して上方配線部材30を半導体素子10の金属層12に接合する前（図7を参照）の下方配線部材20の厚さであり、導電配線部材20p（図6を参照）の厚さである。第2部分27の最大厚さ T_2 は、例えば、 $100\mu\text{m}$ 以上である。

[0020] 半導体素子本体11の主面11aの平面視において、下方配線部材20は、上方配線部材30の長手方向（x方向）に細長い形状を有してもよい。下方配線部材20の形状は、例えば、略長方形（図1を参照）であってもよい。

し、長方形の両短辺に半円が組み合わされた形状（図3を参照）であってもよいし、楕円形または多角形であってもよい。半導体素子本体11の主面11aの平面視において、下方配線部材20の形状は、例えば、正方形、円形または正多角形であってもよい。

[0021] 図1及び図2を参照して、下方配線部材20は、端面21と、端面21とは反対側の端面22とを含む。端面21と端面22とは、上方配線部材30の長手方向（x方向）における下方配線部材20の両端面である。半導体素子本体11の主面11aの平面視において下方配線部材20が上方配線部材30の長手方向に細長い形状を有するとき、端面21と端面22とは、下方配線部材20の長手方向における両端面である。端面21または端面22の少なくとも一つは、切断端面である。切断端面は、図7に示されるように、導電配線部材20p（例えば、導電ワイヤまたは導電リボン）をカッター42で切断することによって形成される端面である。本実施の形態では、端面22は、切断端面である。端面21もまた切断端面であってもよい。端面21と端面22とは、各々、平面であってもよいし、曲面であってもよい。

[0022] 図1を参照して、半導体素子本体11の主面11aの平面視において、下方配線部材20は、縁23と、縁24とを含む。縁23と縁24とは、各々、端面21と端面22とに接続されている。縁23と縁24とは、上方配線部材30の長手方向（x方向）に延在している。縁23と縁24とは、上方配線部材30の短手方向（y方向）において互いに対向している。半導体素子本体11の主面11aの平面視において、上方配線部材30の短手方向は、上方配線部材30の長手方向に垂直である。

[0023] 半導体素子本体11の主面11aの平面視において下方配線部材20が上方配線部材30の長手方向に細長い形状を有するとき、縁23と縁24とは、各々、下方配線部材20の長手方向に延在している。半導体素子本体11の主面11aの平面視において下方配線部材20が上方配線部材30の長手方向に細長い形状を有するとき、縁23と縁24とは、下方配線部材20の短手方向において互いに対向している。半導体素子本体11の主面11aの

平面視において、下方配線部材 20 の短手方向は、下方配線部材 20 の長手方向に垂直である。

[0024] 半導体素子本体 11 の主面 11 a の平面視において、下方配線部材 20 の端面 21 及び端面 22 は、半導体素子 10 の外縁 10 e よりも内側にある。半導体素子本体 11 の主面 11 a の平面視において、下方配線部材 20 の端面 21 及び端面 22 は、金属層 12 の外縁 10 e よりも内側にあってもよい。

[0025] 図 2 を参照して、上方配線部材 30 は、下方配線部材 20 上に積層されている。上方配線部材 30 は、下方配線部材 20 を介して金属層 12 に接合されている。金属層 12、下方配線部材 20 及び上方配線部材 30 は、半導体素子本体 11 の主面 11 a の法線方向 (z 方向) に積層されている。

[0026] 図 1 及び図 2 を参照して、半導体素子本体 11 の主面 11 a の平面視において、上方配線部材 30 の一部 33 は、半導体素子 10 の外縁 10 e よりも外側にある。半導体素子本体 11 の主面 11 a の平面視において、上方配線部材 30 の一部 33 は、金属層 12 の外縁 10 e よりも外側にある。上方配線部材 30 の一部 33 は、別の半導体素子 10 (図示せず) または回路パターン (図示せず) に接合される。

[0027] 図 1 を参照して、半導体素子本体 11 の主面 11 a の平面視において下方配線部材 20 が上方配線部材 30 の長手方向に細長い形状を有するとき、上方配線部材 30 の長手方向は、下方配線部材 20 の長手方向に沿っている。上方配線部材 30 の長手方向は、下方配線部材 20 の長手方向に平行であってもよいし、非平行であってもよい。上方配線部材 30 の長手方向と下方配線部材 20 の長手方向との間の角度は、 0° 以上 45° 未満である。この角度は、 30° 以下であってもよく、 20° 以下であってもよく、 10° 以下であってもよい。

[0028] 図 1 を参照して、半導体素子本体 11 の主面 11 a の平面視において、上方配線部材 30 の短手方向における上方配線部材 30 の幅 W_2 は、上方配線部材 30 の短手方向における下方配線部材 20 の幅 W_1 より小さい。半導体素子

本体 11 の主面 11 a の平面視において、下方配線部材 20 の端面 21 と端面 22 との間にある上方配線部材 30 の部分 28 の、上方配線部材 30 の短手方向（例えば、y 方向）における幅の全体は、下方配線部材 20 に重なっている。すなわち、半導体素子本体 11 の主面 11 a の平面視において、下方配線部材 20 の端面 21 と端面 22 との間にある上方配線部材 30 の部分 28 の、上方配線部材 30 の短手方向における幅の全体は、下方配線部材 20 の縁 23 と縁 24 との間にある。半導体素子本体 11 の主面 11 a の平面視において、下方配線部材 20 の端面 21 と端面 22 との間にある上方配線部材 30 の部分 28 は、上方配線部材 30 の短手方向において、下方配線部材 20 からはみ出していない。

[0029] 図 4 から図 8 を主に参照して、本実施の形態の半導体装置 1 の製造方法を説明する。

図 4 を参照して、半導体装置 1 の製造方法は、半導体素子 10 を準備すること（S10）を備える。図 1 に示されるように、半導体素子 10 は、半導体素子本体 11 と、金属層 12 とを含む。半導体素子本体 11 は、主面 11 a を有する。金属層 12 は、半導体素子 10 の主面 11 a 上に設けられている。金属層 12 は、例えば、化学気相成長（CVD）、スパッタのような物理気相成長（PVD）、または、めっきによって形成される。半導体素子 10 を準備することは、例えば、公知の製造方法を用いて半導体素子 10 を製造すること、または、半導体素子 10 を購入することを含む。

[0030] 図 4 を参照して、半導体装置 1 の製造方法は、配線部材 19 を半導体素子 10 の金属層 12 に接合すること（S20）を備える。配線部材 19 は、下方配線部材 20 と、上方配線部材 30 とを含む。

[0031] 図 5 を参照して、配線部材 19 を半導体素子 10 の金属層 12 に接合すること（S20）は、下方配線部材 20 を半導体素子 10 の金属層 12 に仮接合すること（S21）を含む。

[0032] 例えば、図 6 に示されるように、導電配線部材 20 p を、半導体素子 10 の金属層 12 上に積層する。導電配線部材 20 p は、端面 21 を含む。導電

配線部材 20 p は、下方配線部材 20 と同じ材料で形成されているが、下方配線部材 20 よりも長い。

[0033] それから、図 6 及び図 7 に示されるように、超音波ホーン 40 を用いて、導電配線部材 20 p を半導体素子 10 の金属層 12 に仮接合する。具体的には、図 6 に示されるように、超音波ホーン 40 を用いて、導電配線部材 20 p に第 1 荷重及び第 1 超音波振動エネルギーを印加しながら、導電配線部材 20 p を半導体素子 10 の金属層 12 に超音波接合する。それから、図 7 に示されるように、カッター 42 を用いて、導電配線部材 20 p を切断する。こうして、半導体素子 10 の金属層 12 に仮接合された下方配線部材 20 が得られる。

[0034] 下方配線部材 20 は、端面 21 と、端面 21 とは反対側の端面 22 とを含む。下方配線部材 20 の端面 22 は、切断端面である。半導体素子本体 11 の主面 11 a の平面視において下方配線部材 20 が細長い形状を有するとき、端面 21 と端面 22 とは、下方配線部材 20 の長手方向における下方配線部材 20 の両端面である。半導体素子本体 11 の主面 11 a の平面視において、端面 21 及び端面 22 は、半導体素子 10 の外縁 10 e よりも内側にある。それから、超音波ホーン 40 及びカッター 42 を、下方配線部材 20 から離す。

[0035] 図 5 を参照して、配線部材 19 を半導体素子 10 の金属層 12 に接合すること (S20) は、上方配線部材 30 を下方配線部材 20 上に積層すること (S22) を含む。半導体素子本体 11 の主面 11 a の平面視において、上方配線部材 30 の一部 33 は、半導体素子 10 の外縁 10 e よりも外側にある。端面 21 と端面 22 とは、上方配線部材 30 の長手方向 (x 方向) における下方配線部材 20 の両端面である。

[0036] 図 5 及び図 8 を参照して、配線部材 19 を半導体素子 10 の金属層 12 に接合すること (S20) は、上方配線部材 30 を下方配線部材 20 を介して半導体素子 10 の金属層 12 に本接合すること (S23) を含む。例えば、図 8 に示されるように、超音波ホーン 40 を用いて、上方配線部材 30 に第

2 荷重及び第 2 超音波振動エネルギーを印加しながら、上方配線部材 30 を下方配線部材 20 を介して半導体素子 10 の金属層 12 に超音波接合する。本接合工程 (S 23) における第 2 荷重は仮接合工程 (S 21) における第 1 荷重より大きい、または、本接合工程 (S 23) における第 2 超音波振動エネルギーは仮接合工程 (S 21) における第 1 超音波振動エネルギーより小さい。こうして、上方配線部材 30 を下方配線部材 20 を介して半導体素子 10 の金属層 12 に本接合される。

[0037] 本実施の形態の形態の作用を説明する。

本実施の形態では、上方配線部材 30 も下方配線部材 20 もいずれも配線部材である。そのため、仮接合工程 (S 21) と本接合工程 (S 23) において、超音波接合のような同様の接合方法が採用され得る。半導体装置 1 の生産性は向上する。

[0038] また、本実施の形態では、仮接合工程 (S 21) における第 1 荷重は本接合工程 (S 23) における第 2 荷重より小さい、または、仮接合工程 (S 21) における第 1 超音波振動エネルギーは本接合工程 (S 23) における第 2 超音波振動エネルギーより小さい。そのため、仮接合工程 (S 21) において半導体素子 10 にダメージが加わることが防止される。また、本接合工程 (S 23) では、半導体素子 10 の金属層 12 と上方配線部材 30 との間に下方配線部材 20 が配置されている。そのため、第 2 荷重が第 1 荷重より大きい、または、第 2 超音波振動エネルギーが第 1 超音波振動エネルギーより大きくても、本接合工程 (S 23) において半導体素子 10 にダメージが加わることが防止される。A1 配線よりも大きな荷重または大きな超音波振動エネルギーが必要となる Cu 配線を金属層 12 に接合する場合であっても、半導体素子 10 にダメージが加わることが防止される。

[0039] 図 9 を参照して、本実施の形態の変形例の半導体装置 1 は、絶縁封止部材 50 をさらに備えている。絶縁封止部材 50 は、半導体素子 10 と下方配線部材 20 と上方配線部材 30 とを封止する。絶縁封止部材 50 は、例えば、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、

フッ素系樹脂、イソシアネート系樹脂、または、シリコン樹脂のような絶縁樹脂材料で形成されている。

[0040] 図10を参照して、本実施の形態の変形例の半導体装置1の製造方法を説明する。本実施の形態の変形例の半導体装置1の製造方法は、図4及び図5に示される本実施の形態の半導体装置1の製造方法と同様の工程を備えているが、主に以下の点で本実施の形態の半導体装置1の製造方法と異なっている。本実施の形態の変形例の半導体装置1の製造方法は、半導体素子10と下方配線部材20と上方配線部材30とを、絶縁封止部材50で封止すること(S30)をさらに備える。工程S30は、工程S20の後に行われる。具体的には、下方配線部材20を介して上方配線部材30が接合された半導体素子10を枠(図示せず)の空洞内に配置する。枠の空洞に封止樹脂を注入する。この枠は、モールド型の場合は金型に相当し、ケース型の場合はケースに相当する。封止樹脂を硬化させて、絶縁封止部材50を形成する。こうして、半導体素子10と下方配線部材20と上方配線部材30とは、絶縁封止部材50で封止される。

[0041] 本実施の形態の半導体装置1及びその製造方法の効果を説明する。

本実施の形態の半導体装置1は、半導体素子10と、下方配線部材20と、上方配線部材30とを備える。半導体素子10は、主面11aを有する半導体素子本体11と、主面11a上に設けられている金属層12とを含む。下方配線部材20は、第1端面(端面21)と、第1端面とは反対側の第2端面(端面22)とを含む。第1端面と第2端面とは、上方配線部材30の長手方向における下方配線部材20の両端面である。半導体素子本体11の主面11aの平面視において、第1端面及び第2端面は、半導体素子10の外縁10eよりも内側にある。上方配線部材30は、下方配線部材20上に積層されている。半導体素子本体11の主面11aの平面視において、上方配線部材30の一部33は、半導体素子10の外縁10eよりも外側にある。上方配線部材30は、下方配線部材20を介して金属層12に接合されている。

- [0042] 上方配線部材30も下方配線部材20もいずれも配線部材であるため、上方配線部材30と下方配線部材20とは同様の接合方法を用いて接合され得る。そのため、半導体装置1の生産性は向上する。また、半導体素子10の金属層12と上方配線部材30との間に下方配線部材20が配置されているため、上方配線部材30を接合する際に半導体素子10にダメージが加わることが防止される。半導体装置1の信頼性が向上する。さらに、半導体素子本体11の主面11aの平面視において、下方配線部材20の第1端面（端面21）と第2端面（端面22）とは半導体素子10の外縁10eよりも内側にある。そのため、半導体素子10が、下方配線部材20を通じて、半導体素子10の周りにある導電部材（例えば、別の半導体素子の電極もしくは導電パッド、または、別の配線部材など）に短絡することが防止され得る。半導体装置1の信頼性が向上する。
- [0043] 本実施の形態の半導体装置1では、第1端面（端面21）または第2端面（端面22）の少なくとも一つは、切断端面である。そのため、半導体装置1の信頼性及び生産性が向上する。
- [0044] 本実施の形態の半導体装置1では、金属層12と下方配線部材20とは、互いに超音波接合されている。下方配線部材20と上方配線部材30とは、互いに超音波接合されている。そのため、半導体装置1の信頼性及び生産性が向上する。
- [0045] 本実施の形態の半導体装置1では、下方配線部材20は、上方配線部材30に接触している第1部分26と、上方配線部材30から離れている第2部分27とを含む。第1部分26の最小厚さ T_1 は、第2部分27の最大厚さ T_2 より小さい。そのため、上方配線部材30で発生した熱は、効率よく放熱され得る。
- [0046] 本実施の形態の半導体装置1では、第2部分27の最大厚さ T_2 は、 $100\mu\text{m}$ 以上である。そのため、半導体装置1の信頼性及び生産性が向上する。
- [0047] 本実施の形態の半導体装置1では、主面11aの平面視において、下方配線部材20は細長い形状を有しており、かつ、上方配線部材30の長手方向

は下方配線部材 20 の長手方向に沿っている。

- [0048] そのため、上方配線部材 30 と下方配線部材 20 との間の接触面積が増加する。上方配線部材 30 を接合する際に半導体素子 10 にダメージが加わることがさらに防止される。半導体装置 1 の信頼性が向上する。
- [0049] 本実施の形態の半導体装置 1 では、半導体素子本体 11 の主面 11a の平面視において、下方配線部材 20 の第 1 端面（端面 21）と第 2 端面（端面 22）との間にある上方配線部材 30 の部分 28 の、上方配線部材 30 の短手方向における幅の全体は、下方配線部材 20 に重なっている。上方配線部材 30 の短手方向は、半導体素子本体 11 の主面 11a の平面視において、上方配線部材 30 の長手方向に垂直である。
- [0050] そのため、上方配線部材 30 と下方配線部材 20 との間の接触面積が増加する。上方配線部材 30 を接合する際に半導体素子 10 にダメージが加わることがさらに防止される。半導体装置 1 の信頼性が向上する。
- [0051] 本実施の形態の半導体装置 1 では、下方配線部材 20 及び上方配線部材 30 は、銅またはアルミニウムを主成分とする導電材料で形成されている。そのため、半導体装置 1 の信頼性及び生産性が向上する。
- [0052] 本実施の形態の半導体装置 1 では、下方配線部材 20 及び上方配線部材 30 は、導電ワイヤまたは導電リボンである。そのため、半導体装置 1 の信頼性及び生産性が向上する。
- [0053] 本実施の形態の半導体装置 1 は、半導体素子 10 と下方配線部材 20 と上方配線部材 30 とを封止する絶縁封止部材 50 をさらに備える。
- [0054] 半導体素子 10 と下方配線部材 20 と上方配線部材 30 とは、絶縁封止部材 50 によって保護される。また、下方配線部材 20 の第 1 端面（端面 21）と第 2 端面（端面 22）とは半導体素子 10 の外縁 10e よりも内側にあるため、下方配線部材 20 は短い。そのため、下方配線部材 20 と絶縁封止部材 50 との間の接触面積が減少する。下方配線部材 20 の熱膨張係数と絶縁封止部材 50 の熱膨張係数との間の差に起因して下方配線部材 20 に印加される応力が減少する。半導体装置 1 の使用中に下方配線部材 20 が金属層

12から剥がれ難くなる。さらに、下方配線部材20は短いため、封止樹脂を注入する際に流れる封止樹脂から下方配線部材20が受ける力が減少する。絶縁封止部材50を形成する際に下方配線部材20と金属層12との間の接合強度が低下することが防止され得る。こうして、半導体装置1の信頼性が向上する。

[0055] 本実施の形態の半導体装置1の製造方法は、下方配線部材20を半導体素子10の金属層12に仮接合すること(S21)を備える。半導体素子10は、主面11aを有する半導体素子本体11と、主面11a上に設けられている金属層12とを含む。下方配線部材20は、第1端面(端面21)と、第1端面とは反対側の第2端面(端面22)とを含む。半導体素子本体11の主面11aの平面視において、第1端面及び第2端面は、半導体素子10の外縁10eよりも内側にある。本実施の形態の半導体装置1の製造方法は、上方配線部材30を下方配線部材20上に積層すること(S22)を備える。半導体素子本体11の主面11aの平面視において、上方配線部材30の一部33は、半導体素子10の外縁10eよりも外側にある。第1端面と第2端面とは、上方配線部材30の長手方向における下方配線部材20の両端面である。本実施の形態の半導体装置1の製造方法は、上方配線部材30を下方配線部材20を介して半導体素子10の金属層12に本接合すること(S23)を備える。

[0056] 上方配線部材30も下方配線部材20もいずれも配線部材であるため、上方配線部材30と下方配線部材20とは同様の接合方法を用いて接合され得る。そのため、半導体装置1の生産性は向上する。また、半導体素子10の金属層12と上方配線部材30との間に下方配線部材20が配置されているため、上方配線部材30を接合する際に半導体素子10にダメージが加わることが防止される。半導体装置1の信頼性が向上する。さらに、半導体素子本体11の主面11aの平面視において、下方配線部材20の第1端面(端面21)と第2端面(端面22)とは半導体素子10の外縁10eよりも内側にある。そのため、半導体素子10が、下方配線部材20を通じて、半導

体素子 10 の周りにおける導電部材（例えば、別の半導体素子の電極、または、別の配線部材など）に短絡することが防止され得る。半導体装置 1 の信頼性が向上する。

[0057] 本実施の形態の半導体装置 1 の製造方法では、下方配線部材 20 を半導体素子 10 の金属層 12 に仮接合すること（S21）は、下方配線部材 20 に第 1 荷重及び第 1 超音波振動エネルギーを印加しながら、下方配線部材 20 を半導体素子 10 の金属層 12 に超音波接合することである。上方配線部材 30 を下方配線部材 20 を介して半導体素子 10 の金属層 12 に本接合すること（S23）は、上方配線部材 30 に第 2 荷重及び第 2 超音波振動エネルギーを印加しながら、上方配線部材 30 を下方配線部材 20 を介して半導体素子 10 の金属層 12 に超音波接合することである。第 1 荷重は第 2 荷重より小さい、または、第 1 超音波振動エネルギーは第 2 超音波振動エネルギーより小さい。

[0058] そのため、仮接合工程（S21）において半導体素子 10 にダメージが加わることが防止される。また、本接合工程（S23）では、半導体素子 10 の金属層 12 と上方配線部材 30 との間に下方配線部材 20 が配置されているため、本接合工程（S23）において半導体素子 10 にダメージが加わることが防止される。半導体装置 1 の信頼性が向上する。

[0059] 本実施の形態の半導体装置 1 の製造方法は、半導体素子 10 と下方配線部材 20 と上方配線部材 30 とを、絶縁封止部材 50 で封止すること（S30）をさらに備える。

[0060] 半導体素子 10 と下方配線部材 20 と上方配線部材 30 とは、絶縁封止部材 50 によって保護される。また、下方配線部材 20 の第 1 端面（端面 21）と第 2 端面（端面 22）とは半導体素子 10 の外縁 10e よりも内側にあるため、下方配線部材 20 は短い。そのため、下方配線部材 20 と絶縁封止部材 50 との間の接触面積が減少する。下方配線部材 20 の熱膨張係数と絶縁封止部材 50 の熱膨張係数との間の差に起因して下方配線部材 20 に印加される応力が減少する。半導体装置 1 の使用中に下方配線部材 20 が金属層

12から剥がれ難くなる。さらに、下方配線部材20は短いため、封止樹脂を注入する際に流れる封止樹脂から下方配線部材20が受ける力が減少する。絶縁封止部材50を形成する際に下方配線部材20と金属層12との間の接合強度が低下することが防止され得る。こうして、半導体装置1の信頼性が向上する。

[0061] 実施の形態2.

図11を参照して、実施の形態2の半導体装置1bを説明する。本実施の形態の半導体装置1bは、実施の形態1の半導体装置1と同様の構成を備えるが、以下の点で主に異なる。

[0062] 本実施の形態の上方配線部材30の幅 W_2 は、実施の形態1の上方配線部材30の幅 W_2 より大きい。そのため、本実施の形態の半導体装置1bでは、実施の形態1の半導体装置1よりも、大きな電流を半導体素子10に流すことができる。

[0063] 下方配線部材20は、上方配線部材30の短手方向(y方向)に配列されている複数の下方配線20a, 20b, 20cを含む。複数の下方配線20a, 20b, 20cの各々は、実施の形態1の下方配線部材20と同様に、銅またはアルミニウムを主成分とする導電材料で形成されている。複数の下方配線20a, 20b, 20cの各々は、例えば、導電ワイヤまたは導電リボンである。半導体素子本体11の主面11aの平面視において、複数の下方配線20a, 20b, 20cの各々は、上方配線部材30の長手方向に細長い形状を有してもよい。

[0064] 複数の下方配線20a, 20b, 20cの各々は、実施の形態1の下方配線部材20と同様に、両端面を含み、複数の下方配線20a, 20b, 20cの各々の両端面の少なくとも一つは、切断端面である。具体的には、下方配線20aは、端面21aと、端面21aとは反対側の端面22aとを含む。端面21aまたは端面22aの少なくとも一つは、切断端面である。下方配線20bは、端面21bと、端面21bとは反対側の端面22bとを含む。端面21bまたは端面22bの少なくとも一つは、切断端面である。下方

配線20cは、端面21cと、端面21cとは反対側の端面22cとを含む。端面21cまたは端面22cの少なくとも一つは、切断端面である。本実施の形態では、端面22a, 22b, 22cは切断端面である。端面21a, 21b, 21cもまた切断端面であってもよい。下方配線部材20の端面21は、下方配線20aの端面21aと、下方配線20bの端面21bと、下方配線20cの端面21cとを含む。下方配線部材20の端面22は、下方配線20aの端面22aと、下方配線20bの端面22bと、下方配線20cの端面22cを含む。

[0065] 複数の下方配線20a, 20b, 20cは、各々、上方配線部材30の幅 W_2 よりも小さい幅 W_3 を有している。半導体素子本体11の主面11aの平面視において、上方配線部材30は、複数の下方配線20a, 20b, 20cに跨がって配置されている。そのため、上方配線部材30の幅 W_1 が増加しても、半導体素子本体11の主面11aの平面視において、下方配線部材20の端面21と端面22との間にある上方配線部材30の部分28は、上方配線部材30の短手方向において、下方配線部材20からはみ出さない。

[0066] 本実施の形態の半導体装置1bの製造方法を説明する。本実施の形態の半導体装置1bの製造方法は、実施の形態1の半導体装置1の製造方法と同様の工程を備えるが、以下の点で主に異なる。本実施の形態の半導体装置1bの製造方法では、図5に示される仮接合工程(S21)において複数の下方配線20a, 20b, 20cを半導体素子10の金属層12に仮接合し、図5に示される積層工程(S22)において上方配線部材30を複数の下方配線20a, 20b, 20c上に積層し、図5に示される本接合工程(S23)において上方配線部材30を複数の下方配線20a, 20b, 20cを介して半導体素子10の金属層12に本接合する。

[0067] 本実施の形態の半導体装置1b及びその製造方法は、実施の形態1の半導体装置1及びその製造方法の効果に加えて、以下の効果を奏する。

[0068] 本実施の形態の半導体装置1bでは、下方配線部材20は、上方配線部材30の短手方向に配列されている複数の下方配線20a, 20b, 20cを

含む。上方配線部材 30 の短手方向 (y 方向) は、半導体素子本体 11 の主面 11 a の平面視において、上方配線部材 30 の長手方向 (x 方向) に垂直である。半導体素子本体 11 の主面 11 a の平面視において、上方配線部材 30 は、複数の下方配線 20 a, 20 b, 20 c に跨がって配置されている。

[0069] そのため、より大きな電流を半導体素子 10 に流すために上方配線部材 30 の幅 W_1 を増加させても、上方配線部材 30 と金属層 12 との間に複数の下方配線 20 a, 20 b, 20 c を確実に介在させることができる。上方配線部材 30 を接合する際に半導体素子 10 にダメージが加わることが防止される。半導体装置 1 b の信頼性が向上する。

[0070] 実施の形態 3.

図 12 を参照して、実施の形態 3 の半導体装置 1 c を説明する。本実施の形態の半導体装置 1 c は、実施の形態 1 の半導体装置 1 と同様の構成を備えるが、以下の点で主に異なる。

[0071] 本実施の形態の半導体装置 1 c では、上方配線部材 30 は、上方配線部材 30 の短手方向 (y 方向) に配列されている複数の上方配線 30 a, 30 b を含む。複数の上方配線 30 a, 30 b の各々は、実施の形態 1 の上方配線部材 30 と同様に、銅またはアルミニウムを主成分とする導電材料で形成されている。複数の上方配線 30 a, 30 b の各々は、例えば、導電ワイヤまたは導電リボンである。半導体素子本体 11 の主面 11 a の平面視において、複数の上方配線 30 a, 30 b の各々は、上方配線部材 30 の長手方向に細長い形状を有している。複数の上方配線 30 a, 30 b が並列に配置されているため、本実施の形態の半導体装置 1 c では、実施の形態 1 の半導体装置 1 より大きな電流を半導体素子 10 に流すことができる。

[0072] 複数の上方配線 30 a, 30 b が下方配線部材 20 上に積層され得るように、本実施の形態の下方配線部材 20 の幅 W_1 は、実施の形態 1 の下方配線部材 20 の幅 W_1 より大きい。複数の上方配線 30 a, 30 b は、各々、下方配線部材 20 の幅 W_1 よりも小さい幅 W_4 を有している。半導体素子本体 11 の

主面 1 1 a の平面視において、複数の上方配線 3 0 a, 3 0 b は、下方配線部材 2 0 上に配置されている。半導体素子本体 1 1 の主面 1 1 a の平面視において、下方配線部材 2 0 は、複数の上方配線 3 0 a, 3 0 b に跨がって配置されている。そのため、複数の上方配線 3 0 a, 3 0 b の数が増加しても、半導体素子本体 1 1 の主面 1 1 a の平面視において、下方配線部材 2 0 の端面 2 1 と端面 2 2 との間にある上方配線部材 3 0 の部分 2 8 は、上方配線部材 3 0 の短手方向において、下方配線部材 2 0 からはみ出さない。

[0073] 本実施の形態の半導体装置 1 c の製造方法を説明する。本実施の形態の半導体装置 1 c の製造方法は、実施の形態 1 の半導体装置 1 の製造方法と同様の工程を備えるが、以下の点で主に異なる。本実施の形態の半導体装置 1 c の製造方法では、図 5 に示される本接合工程 (S 2 3) において複数の上方配線 3 0 a, 3 0 b を下方配線部材 2 0 を介して半導体素子 1 0 の金属層 1 2 に本接合する。

[0074] 本実施の形態の半導体装置 1 c 及びその製造方法は、実施の形態 1 の半導体装置 1 及びその製造方法の効果に加えて、以下の効果を奏する。

[0075] 本実施の形態の半導体装置 1 c では、上方配線部材 3 0 は、上方配線部材 3 0 の短手方向 (y 方向) に配列されている複数の上方配線 3 0 a, 3 0 b を含む。上方配線部材 3 0 の短手方向は、半導体素子本体 1 1 の主面 1 1 a の平面視において、上方配線部材 3 0 の長手方向 (x 方向) に垂直である。半導体素子本体 1 1 の主面 1 1 a の平面視において、複数の上方配線 3 0 a, 3 0 b は、下方配線部材 2 0 上に配置されている。

[0076] そのため、より大きな電流を半導体素子 1 0 に流すために、複数の上方配線 3 0 a, 3 0 b の数を増加させても、複数の上方配線 3 0 a, 3 0 b と金属層 1 2 との間に下方配線部材 2 0 を確実に介在させることができる。複数の上方配線 3 0 a, 3 0 b を接合する際に半導体素子 1 0 にダメージが加わることが防止される。半導体装置 1 c の信頼性が向上する。

[0077] また、複数の上方配線 3 0 a, 3 0 b が積層され得るように、下方配線部材 2 0 の幅 W_1 は増加する。下方配線部材 2 0 と金属層 1 2 との接合面積が増

加する。半導体装置 1 c の使用中に下方配線部材 2 0 と金属層 1 2 との接合部に熱応力が繰り返し印加されても、下方配線部材 2 0 が亀裂によって分断されるまでの時間が長くなる。そのため、半導体装置 1 c の信頼性が向上する。

[0078] 複数の上方配線 3 0 a, 3 0 b と複数の下方配線 2 0 a, 2 0 b, 2 0 c とを備え、複数の上方配線 3 0 a, 3 0 b の各々を対応する下方配線 (図 1 1 を参照) によって接合する比較例の半導体装置 (図示せず) に比べて、本実施の形態の半導体装置 1 c では、下方配線部材と金属層との接合部の数が減少する。接合部の数が減少するにつれて、半導体装置 1 c の使用中の熱応力によって接合部がダメージを受けるリスクが減少するとともに、半導体装置 1 c の生産性が向上する。そのため、半導体装置 1 c の信頼性及び生産性が向上する。

[0079] 実施の形態 4.

本実施の形態は、上述した実施の形態 1 から実施の形態 3 の半導体装置 1, 1 b, 1 c を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態 4 として、三相のインバータに本開示の半導体装置 1, 1 b, 1 c を適用した場合について説明する。

[0080] 図 1 3 に示す電力変換システムは、電源 1 0 0、電力変換装置 2 0 0、負荷 3 0 0 から構成される。電源 1 0 0 は、直流電源であり、電力変換装置 2 0 0 に直流電力を供給する。電源 1 0 0 は、特に限定されないが、例えば、直流系統、太陽電池または蓄電池で構成されてもよいし、交流系統に接続された整流回路または AC / DC コンバータで構成されてもよい。電源 1 0 0 は、直流系統から出力される直流電力を別の直流電力に変換する DC / DC コンバータによって構成されてもよい。

[0081] 電力変換装置 2 0 0 は、電源 1 0 0 と負荷 3 0 0 の間に接続された三相のインバータであり、電源 1 0 0 から供給された直流電力を交流電力に変換し、負荷 3 0 0 に交流電力を供給する。電力変換装置 2 0 0 は、図 1 3 に示さ

れるように、直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。

[0082] 負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。

[0083] 以下、電力変換装置200の詳細を説明する。主変換回路201は、スイッチング素子（図示せず）と還流ダイオード（図示せず）を備えている。スイッチング素子が電源100から供給される電圧をスイッチングすることによって、主変換回路201は、電源100から供給される直流電力を交流電力に変換して、負荷300に供給する。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態の主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードとから構成され得る。主変換回路201の各スイッチング素子の少なくともいずれかは、上述した実施の形態1から実施の形態3のいずれかの半導体装置1, 1b, 1cに相当する半導体装置202が有するスイッチング素子である。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（U相、V相、W相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路201の3つの出力端子は、負荷300に接続される。

[0084] また、主変換回路201は、各スイッチング素子を駆動する駆動回路（図示せず）を備えている。駆動回路は、半導体装置202に内蔵されていてもよいし、半導体装置202の外部に設けられてもよい。駆動回路は、主変換回路201のスイッチング素子を駆動する駆動信号を生成して、主変換回路201のスイッチング素子の制御電極に駆動信号を供給する。具体的には、

制御回路 203 からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。

- [0085] 制御回路 203 は、負荷 300 に電力が供給されるように主変換回路 201 のスイッチング素子を制御する。具体的には、負荷 300 に供給すべき電力に基づいて主変換回路 201 の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、負荷 300 に出力すべき電圧に応じてスイッチング素子のオン時間を変調する PWM 制御によって、主変換回路 201 を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路 201 が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
- [0086] 本実施の形態の電力変換装置では、主変換回路 201 を構成する半導体装置 202 として、実施の形態 1 から実施の形態 3 のいずれかの半導体装置 1, 1b, 1c が適用される。そのため、電力変換装置の信頼性及び生産性を改善することができる。
- [0087] 本実施の形態では、2 レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では 2 レベルの電力変換装置としたが、3 レベルの電力変換装置またはマルチレベルの電力変換装置であってもよいし、電力変換装置が単相負荷に電力を供給する場合には、単相のインバータに本開示が適用されてもよい。電力変換装置が直流負荷等に電力を供給する場合には、DC/DC コンバータまたは AC/DC コンバータに本開示が適用され得る。

[0088] 本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。

[0089] 今回開示された実施の形態1から実施の形態4はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。

符号の説明

[0090] 1, 1 b, 1 c 半導体装置、1 0 半導体素子、1 0 e 外縁、1 1 半導体素子本体、1 1 a 主面、1 2 金属層、1 2 e 外縁、1 9 配線部材、2 0 下方配線部材、2 0 a, 2 0 b, 2 0 c 下方配線、2 0 p 導電配線部材、2 1, 2 1 a, 2 1 b, 2 1 c, 2 2, 2 2 a, 2 2 b, 2 2 c 端面、2 3, 2 4 縁、2 6 第1部分、2 7 第2部分、2 8 部分、3 0 上方配線部材、3 0 a, 3 0 b 上方配線、3 3 一部、4 0 超音波ホーン、4 2 カッター、1 0 0 電源、2 0 0 電力変換装置、2 0 1 主変換回路、2 0 2 半導体装置、2 0 3 制御回路、3 0 0 負荷。

請求の範囲

- [請求項1] 主面を有する半導体素子本体と、前記主面上に設けられている金属層とを含む半導体素子と、
下方配線部材と、
上方配線部材とを備え、
前記下方配線部材は、第1端面と前記第1端面とは反対側の第2端面とを含み、前記第1端面と前記第2端面とは前記上方配線部材の長手方向における前記下方配線部材の両端面であり、前記主面の平面視において、前記第1端面及び前記第2端面は前記半導体素子の外縁よりも内側にあり、
前記上方配線部材は、前記下方配線部材上に積層されており、前記主面の前記平面視において前記上方配線部材の一部は前記半導体素子の前記外縁よりも外側にあり、
前記上方配線部材は、前記下方配線部材を介して前記金属層に接合されている、半導体装置。
- [請求項2] 前記第1端面または前記第2端面の少なくとも一つは、切断端面である、請求項1に記載の半導体装置。
- [請求項3] 前記金属層と前記下方配線部材とは、互いに超音波接合されており、
前記下方配線部材と前記上方配線部材とは、互いに超音波接合されている、請求項1または請求項2に記載の半導体装置。
- [請求項4] 前記下方配線部材は、前記上方配線部材に接触している第1部分と、前記上方配線部材から離れている第2部分とを含み、
前記第1部分の最小厚さは、前記第2部分の最大厚さより小さい、請求項1から請求項3のいずれか一項に記載の半導体装置。
- [請求項5] 前記第2部分の前記最大厚さは、 $100\mu\text{m}$ 以上である、請求項4に記載の半導体装置。
- [請求項6] 前記主面の前記平面視において、前記下方配線部材は細長い形状を

有しており、かつ、前記上方配線部材の前記長手方向は前記下方配線部材の前記長手方向に沿っている、請求項1から請求項5のいずれか一項に記載の半導体装置。

[請求項7] 前記主面の前記平面視において、前記下方配線部材の前記第1端面と前記第2端面との間にある前記上方配線部材の部分の、前記上方配線部材の短手方向における幅の全体は、前記下方配線部材に重なっており、

前記上方配線部材の前記短手方向は、前記主面の前記平面視において、前記上方配線部材の前記長手方向に垂直である、請求項1から請求項6のいずれか一項に記載の半導体装置。

[請求項8] 前記下方配線部材及び前記上方配線部材は、銅またはアルミニウムを主成分とする導電材料で形成されている、請求項1から請求項7のいずれか一項に記載の半導体装置。

[請求項9] 前記下方配線部材及び前記上方配線部材は、導電ワイヤまたは導電リボンである、請求項1から請求項8のいずれか一項に記載の半導体装置。

[請求項10] 前記下方配線部材は、前記上方配線部材の短手方向に配列されている複数の下方配線を含み、前記上方配線部材の前記短手方向は、前記主面の前記平面視において、前記上方配線部材の前記長手方向に垂直であり、

前記主面の前記平面視において、前記上方配線部材は、前記複数の下方配線に跨がって配置されている、請求項1から請求項6のいずれか一項に記載の半導体装置。

[請求項11] 前記上方配線部材は、前記上方配線部材の短手方向に配列されている複数の上方配線を含み、前記上方配線部材の前記短手方向は、前記主面の前記平面視において、前記上方配線部材の前記長手方向に垂直であり、

前記主面の前記平面視において、前記複数の上方配線は、前記下方

配線部材上に配置されている、請求項 1 から請求項 6 のいずれか一項に記載の半導体装置。

[請求項12] 前記半導体素子と前記下方配線部材と前記上方配線部材とを封止する絶縁封止部材をさらに備える、請求項 1 から請求項 11 のいずれか一項に記載の半導体装置。

[請求項13] 下方配線部材を半導体素子の金属層に仮接合することを備え、前記半導体素子は、主面を有する半導体素子本体と、前記主面上に設けられている前記金属層とを含み、前記下方配線部材は第 1 端面と前記第 1 端面とは反対側の第 2 端面とを含み、前記主面の平面視において、前記第 1 端面及び前記第 2 端面は前記半導体素子の外縁よりも内側にあり、

上方配線部材を前記下方配線部材上に積層することを備え、前記主面の前記平面視において前記上方配線部材の一部は前記半導体素子の前記外縁よりも外側にあり、前記第 1 端面と前記第 2 端面とは前記上方配線部材の長手方向における前記下方配線部材の両端面であり、

前記上方配線部材を前記下方配線部材を介して前記半導体素子の前記金属層に本接合することを備える、半導体装置の製造方法。

[請求項14] 前記下方配線部材を前記半導体素子の前記金属層に仮接合することは、前記下方配線部材に第 1 荷重及び第 1 超音波振動エネルギーを印加しながら、前記下方配線部材を前記半導体素子の前記金属層に超音波接合することであり、

前記上方配線部材を前記下方配線部材を介して前記半導体素子の前記金属層に本接合することは、前記上方配線部材に第 2 荷重及び第 2 超音波振動エネルギーを印加しながら、前記上方配線部材を前記下方配線部材を介して前記半導体素子の前記金属層に超音波接合することであり、

前記第 1 荷重は前記第 2 荷重より小さい、または、前記第 1 超音波振動エネルギーは前記第 2 超音波振動エネルギーより小さい、請求項

1 3 に記載の半導体装置の製造方法。


[請求項15]

請求項 1 から請求項 1 2 のいずれか一項に記載の前記半導体装置を有し、入力される電力を変換して出力する主変換回路と、

前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備える、電力変換装置。


[図1]

図1




[図2]

図2




[図3]

図3




[図4]

図4




[図5]

図5




[図6]

図6




[図7]

図7




[図8]

図8




[図9]

図9




[図10]

図10




[図11]

図11




[図12]

図12



[図13]

図13



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2022/013670

A. CLASSIFICATION OF SUBJECT MATTER		
<i>H01L 21/60</i> (2006.01) FI: H01L21/60 301A		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) H01L21/60		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Published examined utility model applications of Japan 1922-1996 Published unexamined utility model applications of Japan 1971-2022 Registered utility model specifications of Japan 1996-2022 Published registered utility model applications of Japan 1994-2022		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2020-113721 A (FUJI ELECTRIC CO LTD) 27 July 2020 (2020-07-27) paragraphs [0057]-[0090], [0106]-[0129], fig. 1, 4, 8-11, 17, 18	1-3, 6-9, 11-14
Y		4, 5, 10, 15
Y	JP 7-169797 A (HITACHI LTD) 04 July 1995 (1995-07-04) paragraphs [0031]-[0053], fig. 1	4, 5, 10, 15
Y	WO 2020/225097 A1 (DANFOSS SILICON POWER GMBH) 12 November 2020 (2020-11-12) p. 6, line 8 to p. 7, line 6, fig. 1, 2	10, 15
Y	WO 2022/029828 A1 (MITSUBISHI ELECTRIC CORP) 10 February 2022 (2022-02-10) paragraph [0130], fig. 44	15
A	WO 2019/008860 A1 (MITSUBISHI ELECTRIC CORP) 10 January 2019 (2019-01-10) entire text, all drawings	1-15
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 02 June 2022		Date of mailing of the international search report 14 June 2022
Name and mailing address of the ISA/JP Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan		Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No. PCT/JP2022/013670

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP 2020-113721 A	27 July 2020	(Family: none)	
JP 7-169797 A	04 July 1995	(Family: none)	
WO 2020/225097 A1	12 November 2020	DE 102019111963 A1 paragraphs [0031]-[0035], fig. 1, 2	
WO 2022/029828 A1	10 February 2022	(Family: none)	
WO 2019/008860 A1	10 January 2019	US 2020/0273716 A1 entire text, all drawings CN 110832628 A	

A. 発明の属する分野の分類（国際特許分類（IPC）） H01L 21/60(2006.01)i FI: H01L21/60 301A		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H01L21/60 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2022年 日本国実用新案登録公報 1996-2022年 日本国登録実用新案公報 1994-2022年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2020-113721 A (富士電機株式会社) 27.07.2020 (2020-07-27) 段落[0057]-[0090], [0106]-[0129], 図1, 4, 8-11, 17, 18	1-3, 6-9, 11-14
Y		4, 5, 10, 15
Y	JP 7-169797 A (株式会社日立製作所) 04.07.1995 (1995-07-04) 段落[0031]-[0053], 図1	4, 5, 10, 15
Y	WO 2020/225097 A1 (DANFOSS SILICON POWER GMBH) 12.11.2020 (2020-11-12) 第6頁第8行-第7頁第6行, 図1, 2	10, 15
Y	WO 2022/029828 A1 (三菱電機株式会社) 10.02.2022 (2022-02-10) 段落[0130], 図44	15
A	WO 2019/008860 A1 (三菱電機株式会社) 10.01.2019 (2019-01-10) 全文, 全図	1-15
<input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input checked="" type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献	“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献	
国際調査を完了した日 02.06.2022	国際調査報告の発送日 14.06.2022	
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	権限のある職員（特許庁審査官） 川原 光司 5F 5382 電話番号 03-3581-1101 内線 3516	

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2022/013670

引用文献	公表日	パテントファミリー文献	公表日
JP 2020-113721 A	27.07.2020	(ファミリーなし)	
JP 7-169797 A	04.07.1995	(ファミリーなし)	
WO 2020/225097 A1	12.11.2020	DE 102019111963 A1 段落[0031]-[0035], 図1, 2	
WO 2022/029828 A1	10.02.2022	(ファミリーなし)	
WO 2019/008860 A1	10.01.2019	US 2020/0273716 A1 全文, 全図 CN 110832628 A	