

申請日期	81 年 10 月 24 日
案 號	81108515
類 別	H03M 1/00 G10L 9/18

A4
C4

(以上各欄由本局填註)

發明 專利 說明 書 新型		
一、發明 名稱	中 文	數位信號編碼解碼裝置、數位信號編碼裝置及數位信號解碼裝置
	英 文	ディジタル信号符号化復号化装置、ディジタル信号符号化装置及びディジタル信号復号化装置
二、發明 人	姓 名	(1) 下吉修 (2) 赤桐健三 (3) 阿部三樹
	籍 貫 (國籍)	(1) 日本 (2) 日本 (3) 日本 (1) 日本國東京都品川區北品川六丁目七番三五號 ソニー株式会社
	住、居所	(2) 日本國東京都品川區北品川六丁目七番三五號 ソニー株式会社 (3) 日本國東京都品川區北品川六丁目七番三五號 ソニー株式会社
	三、申請人	姓 名 (名稱)
	籍 貫 (國籍)	(1) 日本 (1) 日本國東京都品川區北品川六丁目七番三五號
	住、居所 (事務所)	
	代 表 人 姓 名	(1) 大賀典雄

205182

申請日期	
案 號	
類 別	

A4
C4

(以上各欄由本局填註)

發明 專利 說明 書 新型		
一、發明 創作名稱	中 文	
	英 文	
二、發明人 創作人	姓 名	(4) 渡邊高弘
	籍 貫 (國籍)	(4) 日本 (4) 日本國東京都品川區北品川六丁目七番三五號 ソニー株式会社
	住、居所	
三、申請人	姓 名 (名稱)	
	籍 貫 (國籍)	
	住、居所 (事務所)	
	代 表 人 姓 名	

(請先閱讀背面之注意事項) 與本頁各欄

裝

訂

線

經濟部中央標準局員工消費合作社印製

五、發明說明 ()

本發明係在一藉所謂的高效率編碼，對所輸入之數位信號進行編碼，而加以傳送或記錄、再生、解碼，而得到再生信號之數位資料的高效率編碼裝置以及解碼裝置中，可對數位信號進行所謂的塊浮動處理之數位信號編碼解碼裝置、數位信號編碼裝置及數位信號解碼裝置。

以往乃知道有高效率編碼技術，其主要係對音頻信號等進行直角轉換處理，且依多個字元為單位，將該直角轉換處理輸出予以區塊化，而對該些區塊單位進行浮動處理而予以量子化，且將量子化輸出與浮動資料，量子化資料一起記錄或傳送到媒體。在此上述塊浮動 (block floating) 基本上係將區塊內之各字元乘上一共同的值而加以放大，以提高量子化時的精度，然具體地說，係在區塊內之各字元之絕對值中找出最大者 (最大絕對值)，而對該最大絕對值不飽和之該區塊內的所有的字元，使用共同的浮動係數，而進行浮動處理。又更簡單地乃有利用位元移位 (bit shift) 而進行 6 dB 單位之浮動處理者。

但是以往之直角轉換處理，未使用區塊塊浮動處理，而為了要對任何之輸入都能有充分的精度，以及為了防止因直角轉換處理而損及直角轉換輸入信號之字長 (word length) 精度，乃必須將字長精度取得充分長的程度。又藉信號之時間軸的性質，可使直角轉換處理之區塊大小改變，而提高分析的精度，而其判斷指標，則使用信號之鄰接樣本 (sample) 間之差分之 2 次方樣本之間的平均值。

但是在該直角轉換處理中，為了要維持輸入之精度而

五、發明說明(2)

進行演算，由於演算字長變長，因此硬體的規模變大，而在經濟上的困難性亦變高。又在可改變直角轉換處理之區塊大小時，則要重新地求取其判斷指標，而導致演算步驟數的增加。

又為了在上述塊浮動處理中找出上述之最大絕對值，乃必須要有一可對1區塊內之所有的字元判斷現在字元之絕對值是否較過去之字元的最大絕對值為大的手續，因此會導致處理程式之步驟數增加，而花費很多的時間。

因此乃提出乃以下的技術，亦即對音頻信號等實施濾波器分割處理，且依多個字元為單位將該濾波器輸出予以區塊化，而對各區塊單位進行第1塊浮動處理，將其予以直角轉換，且將該直角轉換處理輸出，以更細的多個字元為單位而進行區塊化，而對各區塊單位進第2塊浮動處理予以量子化，藉此可防止在直角轉換演算時會導致演算精度劣化。又在與其對應之解碼電路中，則對編碼輸出解除第2塊浮動處理，而進行逆直角轉換處理，在進行完逆直角轉換處理後，則解除第1塊浮動處理，而進行濾波器合成。

但是上述第1塊浮動之大小，由於係根據其區塊內之字元之最大值或是所有字元之絕對值而決定，因此愈是各濾波器輸出之信號成分愈大的頻域，則所產生之演算誤差的量則愈大。亦即一般而言由於音頻信號會有低頻側之信號大，而高頻側之信號成分小的傾向，因此與高頻側相比較，大多低頻側之雜音會變得較大。

五、發明說明(3)

但是由聽覺的特性來看時，若與高頻側相比，由於低頻側之感度較佳，因此若低頻側之雜音量大，則會成為聽覺上的障礙。而在該低頻側所產生之雜音，亦有因聽覺之遮蔽(masking)效果，而無法聽到的情形，因此無法對所有的音頻信號皆期待該效果。

例如第12圖(a)與(b)等2個信號，當最大信號位準相同時，則由演算誤差所導致之雜音量雖會變成相同，然因遮蔽效果而難以聽到的雜音，則為第12圖(b)所示之信號。又為了要抑制演算誤差的產生而加長演算字長，而進行倍精度等之演算處理時，則會導致硬體規模的增大。

而本發明即是用於解決以上之問題，其主要目的在於提供可使用在高效率編碼及解碼，而可以極少之硬體以及少的演算量，來進行直角轉換處理以及逆直角轉換演算處理之數位信號編碼解碼裝置、數位信號編碼裝置以及數位信號解碼裝置。

因此本發明之數位信號編碼解碼裝置，其主要藉非區塊化頻率分析裝置，以非區塊方式對輸入之數位信號進行頻率分析，且藉區塊化頻率分析裝置，以區塊為單位，對該非區塊頻率分析裝置之輸出進行頻率分析，藉將該區塊化頻率分析裝置之頻率分析輸出加以量子化，可得到編碼信號，在加以記錄或傳送、再生或送出時，藉以區塊為單位進行頻率合成之區塊化頻率合成裝置，自頻率轉換成時間軸，且藉非區塊化頻率合成裝置，以非區塊方式，將該

五、發明說明(4)

區塊化頻率合成裝置之輸出加以頻率合成，即能將上述編碼裝置予以解碼，而其特徵在於：

在上述非區塊化頻率分析裝置或是非區塊化頻率合成裝置中之每個頻域，令由上述區塊化頻率分析裝置或是區塊化頻率合成裝置之演算捨去而得來之雜音位準皆不同。

在此本發明之數位信號編碼解碼裝置，乃配合聽覺特性，使由上述演算捨去(cut off)而得來之雜音位準皆不同。又對由聽覺來看要求大的動態範圍之頻域，則將由上述演算捨去所得來之雜音位準予以減低。特別是對由聽覺來看要求大的動態範圍的低頻或是中低頻，將由上述演算捨去所得來之雜音位準予以減低，相對於此，對由聽覺來看不要求大的動態範圍的感度比較遲鈍之頻域，則簡化在上述區塊化頻率分析裝置或是區塊化頻率合成裝置中的演算，而藉此抑制硬體的規模。特別是對由聽覺來看不要求大的動態範圍的感度比較遲鈍之高頻側，簡化在上述區塊化頻率分析裝置或是區塊化頻率合成裝置中的演算，藉此可抑制硬體的規模。

又本發明之數位信號編碼解碼裝置，除了對與上述非區塊化頻率分析裝置或是非區塊化頻率合成裝置之各頻域之輸出呈對應之在上述區塊化頻率分析裝置中的直角轉換演算過程，或是在上述區塊化頻率合成裝置中的逆直角轉換演算過程進行標度減少操作外，亦藉判定上述直角轉換處理之演算途中的值可適應性地決定該標度減少操作。此時亦可配合判定tonality的大小，而適應性地決定該標度

五、發明說明(5)

減少操作。

更者本發明之數位信號編碼解碼裝置，除了對與上述非區塊化頻率分析裝置或是非區塊化頻率合成裝置之各頻域之輸出呈對應之在上述區塊化頻率分析裝置中的直角轉換演算過程，或是在上述區塊化頻率合成裝置中的逆直角轉換演算過程進行塊浮動處理外，亦在上述直角轉換之演算過程中解除該塊浮動處理。在此藉在直角轉換處理之演算過程中反復地進行標度減少操作，可解除上述塊浮動處理。又將上述標度減少操作之次數設成與上述塊浮動處理之大小相同。而藉進行該種標度減少操作，可防止溢流(overflow)之發生。

又在與上述非區塊化頻率分析裝置或是非區塊化頻率合成裝置之至少1個高頻側輸出呈對應之在上述區塊化頻率分析裝置中的直角轉換處理，或是在上述區塊化頻率合成裝置中的逆直角轉換處理，亦可不適應性地進行標度減少操作。相對於此，只有在與上述非區塊化頻率分析裝置或是非區塊化頻率合成裝置之低頻側輸出呈對應之在上述區塊化頻率分析裝置中的直角轉換處理，或是在上述區塊化頻率合成裝置中的逆直角轉換處理，才適應性地進行標度減少操作。

具體地說，本發明之數位信號編碼裝置，將一可將整個頻域分割為2之第1濾波器的低頻側輸出，更藉第2濾波器加以分割，而對合計3個頻域的輸出分別實施第1塊浮動處理，至少對1個低頻側之濾波器輸出，以演算途中

五、發明說明(6)

的值適應性地進行用於控制標度減少操作的直角轉換處理，而對其他高頻側之濾波器輸出，則進行固定式的標度減少操作，而依此進行直角轉換處理，且對有關所有濾波器輸出的直角轉換輸出，實施區塊大小較上述第1塊浮動處理為小的第2塊浮動處理後，予以量子化。

相對於此，本發明之數位信號解碼裝置，乃對來自上述數位信號編碼裝置的編碼信號，解除上述第2塊浮動處理，而至少1個低頻側之濾波器輸出，可以演算途中的值適應性地進行用於控制標度減少操作的逆直角轉換處理，而對其他之高頻側的濾波器輸出，則進行固定式的標度減少操作，而依此進行逆直角轉換處理，且將各直角轉換輸出藉2個濾波器加以合成。

又本發明之數位信號編碼裝置以及數位信號解碼裝置，上述直角轉換處理為變更離散餘弦轉換處理，而上述逆直角轉換處理為逆變更離散餘弦轉換處理。又上述直角轉換處理以及逆直角轉換處理之區塊大小可改變。

亦即本發明之數位信號編碼解碼裝置，首先在輸入信號藉濾波器(filter ring)等之非區塊化頻率分析加以分割後，對該分割之頻域，由遮蔽(masking)或等重音(low dness)特性等之聽覺現象來看，則對各頻域為必要的雜音位準，即必須令雜音適合於由各直角轉換處理所產生之演算精度。因此乃為了配合等重音特性，至少在低頻側則追加防止演算精度劣化的處理，而降低由演算誤差所產生的雜音。

五、發明說明(7)

又用於防止演算精度劣化的方法，即必須藉對直角轉換處理之演算中途之值的判定來適應性地決定與塊浮動處理相組合之標度減少操作，以及加上對輸入信號 tonality 之大小的判定來適應性地進行決定，即能將主要引起演算精度劣化之其中一原因的標度減少操作次數減少到最低限度，且如使不產生溢流般地適當地控制標度減少操作，可將由演算誤差所導致之雜音量減低到使遮蔽效果成為有效的位準。

更者至少在對與高頻側濾波器輸出呈對應之上述直角轉換處理或是上述逆直角轉換處理中，可省略適應性的標度減少操作，而藉此減少演算量，而能夠解決以上的課題。

根據本發明，由於自高效率編碼解碼整體以及聽覺特性來看，可將直角轉換處理以及逆直角轉換處理演算精度減低到妥善的程度，因此可縮小硬體的規模以及減低演算量。

以下請參照圖面來說明本發明之實施例。

本實施例之數位信號編碼解碼裝置，如第1圖所示，將其中用於作為以非區塊方式來對輸入之數位信號進行頻率分析之非區塊化頻率分析裝置之頻域分割濾波器 101、104 的輸出，藉多個用於作為以區塊 (block) 為單位的直角轉換處理 (例如變更離散餘弦轉換；IMDCT) 來進行頻率分析之區塊化頻率分析裝置的 MDCT 電路 123、124、125 予以頻率分析，且藉對由該

五、發明說明(8)

M D C T 電路 1 2 3、1 2 4、1 2 5 而來之頻率分析輸出加以量子化，可得到編碼信號。而在將其記錄或傳送，以及之後予以再生或接受時，則如第 9 圖所示，會藉多個用於作為以區塊為單位的逆直角轉換處理（例如 I M D C T）來進行頻率合成之區塊化頻率合成裝置的 I M D C T - H 電路 6 2 3、I M D C T - M 電路、I M D C T - L 電路 6 2 5，而自頻率軸轉換成時間軸，且將此藉多個作為非區塊化頻率合成裝置之頻率合成濾波器 2 0 2、2 0 1，以非區塊方式加以頻率合成，藉此可將上述編碼信號予以解碼。又如後所述，乃對上述頻域分割濾波器 1 0 1、1 0 2 或是頻域合成濾波器 2 0 2、2 0 1 中的每個頻域，令由在上述 M D C T 電路 1 2 3、1 2 4、1 2 5 或是 I M D C T - H 電路 6 2 3、I M D C T - M 電路 6 2 4、I M D C T - L 電路 6 2 5 中之演算捨去所得到之雜音位準皆不同。

在此本實施例之數位信號編碼解碼裝置，如後所述，為了要配合所謂的遮蔽（masking）效果以及等重音特性等的聽覺特性，乃令由上述演算捨去而來的標度位準皆不同。又對由聽覺來看要求大的動態範圍的頻域，特別是低頻或是中低頻，則減低由上述演算捨去而得來的雜音位準，相反地對由聽覺來看不要求大的動態範圍的感度比較遲鈍的頻域，特別是高頻側，則簡化上述 M D C T 或是 I M D C T 演算，藉此可抑制硬體的規模。

又本實施例之數位信號編碼解碼裝置，除了對與上述

（請先閱讀背面之注意事項再填寫本）

裝

訂

線

五、發明說明 (9)

頻域分割濾波器 101、102 或是頻域合成濾波器 202、201 之各頻域之輸出呈對應之在上述 MDCT 電路 123、124、125 中的 MDCT 演算過程，或是在 IMDCT-H 電路 623、IMDCT-M 電路 624、IMDCT-L 電路 625 中的演算過程實施標度減少操作外，亦藉對上述 MDCT 之演算途中的值的判定，來適應性地決定該標度減少操作之次數。又上述標度減少操作，亦可加上對輸入信號之 tonality 之大小的判定，來適應性地加以決定。

更者本實施例之數位信號編碼解碼裝置，除了對與上述頻域分割濾波器 101、102 或是頻域合成濾波器 202、201 之各頻域之輸出呈對應之在上述 MDCT 電路 123、124、125 中的 MDCT 演算，或是在上述 IMDCT-H 電路 623、IMDCT-M 電路 624、IMDCT-L 電路 625 中的 IMDCT 演算實施塊浮動處理外，亦在上述 MDCT 之演算過程中解除該塊浮動處理。例如藉在 MDCT 之演算過程中反復地進行標度減少操作，可解除上述塊浮動處理。又上述標度減少操作之次數可設成與上述塊浮動處理之大小相同。如此般進行標度減少操作，即能防止溢流現象之發生。同時對與上述頻域分割濾波器或是頻域合成濾波器之至少 1 個高頻側輸出呈對應之在上述 MDCT 電路 123、124、125 中之 MDCT 演算，或是在上述 IMDCT-H 電路 623、IMDCT-M 電路 624、IMDCT-L

五、發明說明(10)

電路 6 2 5 中的 I M D C T 演算，則可不進行適應性的標度減少操作。相反地只有對與上述頻域分割濾波器 1 0 1、1 0 2 或是頻域合成濾波器 2 0 1、2 0 2 之低頻側輸出呈對應之在上述 M D C T 電路 1 2 3、1 2 4、1 2 5 中的 M D C T 演算，或是在上述 I M D C T - H 電路 6 2 3、I M D C T - M 電路 6 2 4、I M D C T - L 電路 6 2 5 中的 I M D C T 演算，才進行適應性地標度減少操作。

具體地說，本實施例之數位信號編碼裝置，如第 1 圖所示，將一可將整個頻域分割為 2 之第 1 濾波器（頻域分割濾波器 1 0 1）之低頻側輸出，更藉第 2 濾波器（頻域分割濾波器 1 0 2）分割為 2，而對合計 3 個頻域之輸出，分別藉第 1 塊浮動電路 1 2 0、1 2 1、1 2 2 實施第 1 塊浮動處理，其次在上述 M D C T 電路 1 2 3、1 2 4、1 2 5 中，至少對 1 個低頻側之濾波器輸出，藉演算途中的值適應性地進行用於控制標度減少操作之 M D C T 演算處理，而對其他高頻側之濾波器輸出，進行固定式標度減少操作之 M D C T 演算處理，之後則藉第 2 塊浮動電路 1 2 9，而對有關所有濾波器輸出之 M D C T 輸出，在實施區塊大小較上述第 1 塊浮動處理為小之第 2 塊浮動處理後，即予以量子化。

相對於此，本實施例之數位信號解碼裝置，如第 9 圖所示，對來自上述數位信號編碼裝置之編碼信號，藉逆浮動處理電路 2 2 9 可解除上述第 2 塊浮動處理，其次，則

五、發明說明(11)

藉IMDCT-L電路625，至少對1個低頻側之濾波器輸出，以演算途中的值適應性地進行控制標度減少操作的IMDCT處理，此外藉IMDCT-M電路624、IMDCT-H電路623，對其他高頻側之濾波器輸出進行固定式標度減少操作的IMDCT處理，之後各IMDCT輸出，則在2個濾波器（頻域合成濾波器202、201）中被合成。

此外在本實施例中之上述MDCT以及IMDCT處理之區塊大小可改變。

在此在本實施例中，為了方便說明起見，乃將數位信號編碼解碼裝置分成數位信號編碼裝置與數位信號解碼裝置分別加以說明。

首先考慮以後的說明流程，在說明本發明實施例之數位信號解碼裝置之前，先就與本實施例之數位信號解碼裝置對應之數位信號編碼裝置（高效率編碼裝置）加以說明。而有關本實施例之數位信號解碼裝置，則在說明該高效率編碼裝置後再加以說明。

以下就使用適應轉換編碼（ATC）及由頻域分割編碼（SBC）與適應轉換編碼（ATC）組合而成之技術，適應位元分配（APC-AB）之各技術，而將數位信號予以高效率編碼的技術，則參照第1圖以後的圖面來加以說明。

在第1圖所示之具體的高效率編碼裝置，除了藉濾波器等將輸入之數位信號分割成多數頻域外，愈是高頻域，

五、發明說明(12)

則頻帶寬度愈寬廣，而對每個頻域進行直角轉換處理，且將所得之頻率軸的頻譜資料，於後述之考慮人類之聽覺特性之每個所謂的臨界頻帶寬度(critical band)或是高頻域中，乃將臨界頻帶更分割成多個頻域，且適應性地進行位元分配而編碼。當然由濾波器等所得之頻率分割寬度亦可設成等分割寬度。更者在本發明之實施例中，在進行直角轉換處理之前，除了對輸入信號適應性地改變直角轉換處理區塊大小(區塊長度)外，亦以該區塊為單位而進行上述浮動處理。

亦即在第1圖中，在輸入端子乃供給有例如0~20 kHz之音頻PCM信號。該輸入信號，則藉所謂的QMF濾波器等之頻域分割濾波器101，被分割為0~10 kHz頻域與10 kHz~20 kHz頻域，又0~10 kHz頻域之信號，同樣地亦藉所謂的QMF濾波器等之頻域分割濾波器102，被分割為0~5 kHz頻域與5 kHz~10 kHz頻域，在此上述之濾波器，係為QMF濾波器，而記載於1976 R. E. Crochiere, Digital coding of speech in subbands, Bell Syst. Tech. J. Vol. 55, No.8, 1976中。又在ICASSP 83, BOSTON, Polyphase Quadrature filters -A new subband coding technique, Joseph H. Rothweiler中亦有記載等頻寬之濾波器分割技術。

來自頻域分割濾波器101之10 kHz~20 kHz頻域的信號，首先以每個為2.5 ms之區塊來取樣本的絕

五、發明說明(13)

對值，而在可得到其邏輯和之最短區塊移位量算出電路 103 中被處理，其次則使用在直角轉換區塊大小決定電路 106 中所決定之直角轉換區塊大小，而藉可變區塊移位量決定電路 107 算出在該大小情況下之移位量。此外則在所決定之直角轉換區塊大小下對每個為 2.5 ms 之最短區塊移位量算出電路 103 之輸出進行比較，而選擇最小者。又在使用可變區塊移位量決定電路 107 之輸出，而在第 1 塊浮動電路 120 中進行塊浮動處理後，藉送至作為直角轉換電路之一實施例的 Modified Discrete Cosine Transform (MDCT) 電路 123，而進行 MDCT 處理。

其次來自頻域分割濾波器 102 之 $5\text{ kHz} \sim 10\text{ kHz}$ 頻域的信號，亦同樣地首先以每個為 2.5 ms 之區塊來取樣本的絕對值，而在可得到其邏輯和之最短區塊移位量算出電路 104 中被處理，其次則使用在直角轉換區塊大小決定電路 106 中所決定之直角轉換區塊大小，而藉可變區塊移位量決定電路 108 算出在該大小情況下之移位量。此外則在所決定之直角轉換區塊大小_下對每個為 2.5 ms 之最短區塊移位量算出電路 104 之輸出進行比較，而選擇最小者。又在使用可變區塊移位量決定電路 108 之輸出，而在第 1 塊浮動電路 121 中進行塊浮動處理後，藉送至 MDCT 電路 124，而進行 MDCT 處理。

更者來自頻域分割濾波器 102 之 $0 \sim 5\text{ kHz}$ 頻域

五、發明說明(14)

之信號，亦同樣地首先以每個為 2.5 ms 之區塊來取樣本的絕對值，而在可得到其邏輯和之最短區塊移位量算出電路 105 中被處理，其次則使用在直角轉換區塊大小決定電路 106 中所決定之直角轉換區塊大小，而藉可變區塊移位量決定電路 109 算出在該大小情況下之移位量。此外則在所決定之直角轉換區塊大小下對每個為 2.5 ms 之最短區塊移位量算出電路 105 之輸出進行比較，而選擇最小者。又在使用可變區塊移位量決定電路 109 之輸出，而在第 1 塊浮動電路 122 中進行塊浮動處理後，藉送至 MDC T 電路 125，而進行 MDC T 處理。

有關上述 MDC T 處理（變更離散餘弦轉換），則記載在 ICASSP 1987 Subband/Transform Coding Using Filter Bank Designs Based on Time Domain Aliasing Cancellation, J. P. Princen, A. B. Bradley, Univ. of Surrey Royal Melbourne Inst. of Tech. 中。

其次在第 2 圖中，就塊浮動動作加以說明。在輸入端子 1 乃供給有第 1 圖之濾波器 101、102 之輸出的數位信號。該數位信號即被送到絕對值算出電路 2，而算出各字元之絕對值，而被送到用於求取浮動係數之邏輯和（OR）電路 3。來自 OR 電路 3 之邏輯和輸出資料，則被送到作為鎖存器或是暫存器之用記憶 1 字元的記憶體 4，而來自該記憶體 4 之輸出資料即回到 OR 電路 3，與來自上述絕對值算出電路 2 之現在字元之絕對值之絕對值進行邏輯和運算。亦即來自 OR 電路 3 之邏輯和運算輸出，則

五、發明說明(15)

在記憶體 4 中延遲 1 字元，而與所輸入之現在之字元取邏輯和運算，而依序累積地取各字元的邏輯和。記憶體 4，在每次輸入 1 個區塊之 N 字元之資料時即被重置（清為零 zero clear），結果可對 1 個區塊之 N 字元之所有的絕對值取邏輯和運算。

來自 OR 電路 3 之邏輯和輸出資料，則被送到移位量檢測電路 5。而在該移位量檢測電路 5 中，則自最上位朝最下位搜尋各位元，而將至最先出現“1”之位數，或邏輯和輸出資料朝左移位，而檢測出到最上位之位元（MSB）最先出現“1”為止以前的移位量。亦即 1 個區塊中之各字元之絕對值之邏輯和輸出之各位數的值，則在其中 1 個字元出現“1”之位數，即成為 1，而只有在所有的字元均為“0”之位數才成為“0”，因此自邏輯和輸出之最上位依序成為“0”之位數，則所有的字元之該位數均成為“0”。而此則邏輯和輸出之有效位數，即會與區塊內最大絕對值之有效位數成為相等）。因此上述移位量乃成為與根據區塊內最大絕對值而來的移位量成相等。

又來自上述輸入端子 1 之數位信號，則經由用於配合浮動處理之時間的 N 字元延遲電路 6，而被送到格式化（移位或浮動）電路 7，且來自移位量檢測電路 5 之移位量資料亦被送到該格式化電路 7。而格式化電路 7，則藉將所輸入之 1 區塊 N 字元之各資料朝左移位—上述所檢測之移位量，而進行格式化或是浮動處理。之後亦可藉再量子。

五、發明說明(16)

化器等自上方取出一定的位元，而來自該格式化電路7之資料，即經由端子8被取出。

在此第3圖係表將上述邏輯和處理，以軟體方式實現時之流程圖。而相當於上述絕對值算出電路2之工程，即是在步驟S11中算出各字元之絕對值。而在次一步驟S12中，與OR電路3同樣地進行邏輯和運算，在次一步驟S13中，則判定1個區塊內之所有的字元(N個字元)是否都完成處理。若未完成所有字元之邏輯和演算時(N O)，即回到步驟S11，而當完成所有字元之邏輯和演算時(Y E S)，則前進到次一步驟S14。

步驟S14乃步驟S15係對應於在上述移位量檢測電路5中之動作者。在步驟S14中乃朝左移位，而在步驟S15中，則判別移位結果之最上位位元(M S B)是否成為“1”。在該步驟S15中，若在M S B未檢測出“1”時(N O)，則回到步驟S14，而當檢測到“1”時(Y E S)，則前進到次一步驟S16。又步驟S16、S17則對應於上述格式化電路7，在步驟S16中，將各字元予以格式化，而在步驟S17中，則判別1區塊內之所有N個字元是否已格式化，若為N O時，則回到步驟S16，而當為Y E S時(所有字元均完成格式化，即結束該處理)。

根據本實施例，不必要如以往般，需要檢測區塊內之最大絕對值的複雜處理，而僅藉取區塊內之絕對值之邏輯和的單純處理，可以求得浮動係數，亦即上述移位量。而

五、發明說明(17)

此可減少利用微程式 (microprogram) 以軟體方式來實現時之步驟數，而得以達成高速處理。

在此有關供給至第 1 圖之各 M D C T 電路 1 2 3、1 2 4、1 2 5 之對各頻域之區塊的標準的輸入信號則表示在第 4 圖。在該第 4 圖之具體例中，除了愈是高頻愈擴大頻域外，亦提高時間分解能（減少區塊長度），亦即對於低頻側之 $0 \sim 5 \text{ kHz}$ 頻域的信號，以 1 個區塊 $B L_L$ 設成例如 256 個樣本，而對中頻之 $5 \text{ k} \sim 10 \text{ kHz}$ 頻域之信號，則分別以長度區塊為上述低頻側之長度為 T_{BL} 之區塊 $B L_L$ 之一半，亦即長度為 $T_{BL}/2$ 的區塊 $B L_{M1}$ 、 $B L_{M2}$ 加以區塊化，而對高頻側之 $10 \text{ k} \sim 20 \text{ kHz}$ 頻域之信號，則分別以區塊長度為上述低頻側之區塊 $B L_L$ 之 $1/4$ 長度，亦即長度為 $T_{BL}/4$ 之區塊 $B L_{H1}$ 、 $B L_{H2}$ 、 $B L_{H3}$ 、 $B L_{H4}$ 來加以區塊化。此外在考慮所輸入之信號為 $0 \sim 22 \text{ kHz}$ 之頻域時，則低頻側為 $0 \sim 5.5 \text{ kHz}$ ，中頻為 $5.5 \text{ k} \sim 11 \text{ kHz}$ ，高頻為 $11 \text{ k} \sim 22 \text{ kHz}$ 。

其次就直角轉換區塊大小決定電路 106 之動作加以說明。自最短區塊移位量算出電路 103、104、105 所得到之每隔 2.5 ms 之移位可能位元數，以每 20 ms 進行 1 次整理，當存在有移位可能位元數急劇地減少例如 4 位元以上之部分時，則視為信號之振幅急劇增加，而將直角轉換區塊大小設成一半或是 $1/4$ 。而所決定之區塊大小，即被送到可變區塊移位量決定電路 107

五、發明說明(18)

、108、109以及第1塊浮動電路120、121、122。區塊大小之變更，除了係對頻域分割濾波器101、102之各頻域獨立地控制外，亦可進行共同控制。此外該直角轉換區塊大小之資料，則自輸出端子133被輸出。

又在第1圖中，藉各MDC T電路123、124、125進行MDC T處理，而得到之頻率軸上的頻譜資料或是MDC T係數資料，可對各臨界頻域(critical band)或是對在高頻域中，將臨界頻域更分割成多個頻域之各頻域，藉第2塊浮動電路129進行塊浮動處理，而得以有效地利用位元。又此時雖可將浮動寬度設成6 dB step，但是亦可將第2塊浮動處理之區塊內樣本數設成較第1塊浮動處理之區塊內樣本數為小，而為了增大塊浮動處理之增益以及高效率編碼裝置的增益，可以較6 k B為細的step來進行塊浮動處理。在該實施例中，則進行約1.8 dB單位的塊浮動處理。而不將第1與第2塊浮動量分別送到解碼裝置，而在塊浮動合計量算出電路128中，求取塊浮動量之合計值，而自輸出端子132被輸出。

而對每個所謂的臨界頻域或是在高頻域中，將臨界頻域更分割成多個頻域之各頻域，而進行塊浮動處理之信號，即被送到適應位元分配編碼電路130。所謂的臨界頻域，係一考慮人類之聽覺特性而被分割之頻域，而是一當某一純音藉頻率附近之相同強度之窄頻域帶雜訊而將該純

(請先閱讀背面之注意事項再填寫此)

裝

訂

(線)

五、發明說明(19)

音加以遮蔽(mask)時之具備有該雜訊的頻域。該臨界頻域，則愈是高頻，則其頻寬愈大，而上述0~20kHz之整個頻域被分割成例如25個臨界頻域。

容許雜音算出電路127，則根據被分割成上述每個臨界頻域之頻譜資料，而求取已考慮所謂的遮蔽效果之各臨界頻域的容許雜訊量，且根據該容許雜訊量與對各臨界頻域，或是在高頻中，將臨界頻域更分割成多個頻域之各頻域之能量或是峰(peak)值，可對各臨界頻域或是在高頻側中，將臨界頻域更分割成多個頻域之各頻域求取分配數，而藉適應位元分配編碼電路130，對應於針對各臨界頻域或是在高頻側中將臨界頻域更分割成多個頻域之各頻域所分配之位元數，而將各頻譜資料(或是MDCT係數資料)予以再量子化。且將該被編碼之資料，經由輸出端子131被取出。

若對上述容許雜音算出電路127更詳細地說明，則在MDCT電路123、124、125中所得到的MDCT係數，可藉由可變區塊移位量決定電路107、108、109所得到之區塊移位量，而在塊浮動處理解除電路126中被解除。第5圖係表上述容許雜音算出電路130之一具體例之概略構成的方塊電路圖。在該第5圖中，在輸入端子521，則被供給有來自塊浮動處理解除電路926之頻率軸上的頻譜資料。

該頻率軸上之輸入資料，即被送到各頻域之能量算出電路522，而上述各臨界頻域之能量，則可藉計算在該

(請先閱讀背面之注意事項再填寫)

裝

訂

(線

五、發明說明(20)

頻域(帶)內之各振幅值的總和而求得。此外亦可取代各頻域之能量，而使用振幅值的峰值、平均值。而該能量算出電路522之輸出，例如各頻域(帶)之總和值的頻譜，則一般稱為巴庫頻譜，而第6圖即是表示各臨界頻域之巴庫頻譜SB。但是在第6圖中，為了要簡化圖示起見，乃將上述臨界頻域之頻帶數設成12個頻帶(B1~B12)。

在此為了要考慮上述巴庫頻譜SB之在所謂遮蔽效果中的影響，乃實施對該巴庫頻譜SB乘上所定之加權函數而予以相加之迴旋(convolution)處理。因此上述各頻域之能量算出電路522之輸出，亦即該巴庫頻譜SB之各值，即被送到迴旋濾波電路523。該迴旋濾波電路523，包括有：依序全輸入資料產生延遲之多個延遲元件，對來自該些延遲元件之輸出乘上濾波係數(加權係數)之多個乘法器(例如對應於各頻帶之25個乘法器)以及取各乘法器輸出之總和的總和加法器，而藉該迴旋處理可求得第6圖中以虛線所示部分之總和。

又所謂上述遮蔽現象，係指因人類之聽覺上特性而來者，會因某些信號將其他信號予以遮蔽而變得聽不到的現象。而該遮蔽效果亦分成因時間軸上之音頻信號所生之時間軸遮蔽效果以及因頻率軸上之信號所產生之同一時刻的遮蔽效果。而藉該些遮蔽效果，而即使在被遮蔽之部分具有雜訊時，則該雜訊亦不會被聽到。因此在實際之音頻信號中，該被遮蔽範圍內之雜訊即成為可容許之雜訊。

五、發明說明(21)

在此乃表示上述迴旋濾波電路 5 2 3 之各乘法器的乘法係數(濾波係數)的一實施例。亦即當將對應於任意頻帶之乘法器 M 之係數設成 1 時，則在乘法器 M - 1 中乘上係數 0 . 1 5，在乘法器 M - 2 中乘上係數 0 . 0 0 1 9，在乘法器 M - 3 中乘上係數 0 . 0 0 0 0 0 8 6，在乘法器 M + 1 中乘上係數 0 . 4，在乘法器 M + 2 中乘上係數 0 . 0 6，在乘法器 M + 3 中乘上係數 0 . 0 7，藉此分別各延遲元件之輸出乘上係數，即可對上述巴庫頻譜 S B 進行迴旋(卷積 convolution)處理。但是 M 為 1 ~ 2 5 的任意整數。

其次上述迴旋濾波電路 5 2 3 之輸出即被送到減法器 5 2 4。該減法器 5 2 4，係一用於求取在上述迴旋運算領域中之與後述之可容許雜訊位準對應之位準 α 。而與該可容許雜訊位準(容許容許雜訊位準)呈對應之位準 α ，如後所述，係一藉實施逆(反)迴旋處理，而成為臨界頻域之各頻帶的容許雜訊位準之位準。在此在上述減法器 5 2 4 中，則被供給有用於求取上述位準 α 之容許函數(用於表現遮蔽位準的函數)。而藉增減該容許函數，可控制上述之位準 α 。而該容許函數，則是一由後述之 $(n - a_i)$ 函數產生電路 5 2 5 的供給者。

亦即與容許雜訊位準呈對應之位準 α ，若自臨界頻域之頻帶的低頻側依序所給之號碼設為 i 時，則可求次式(A)來取得。亦即

五、發明說明(22)

$$\alpha = S - (n - a i) \dots\dots (A)$$

在該(A)式中，n、a係常數， $a > 0$ ，S為被迴旋(convolution)處理之巴庫頻譜的強度。(A)式中之 $(n - a i)$ 成為容許函數。在本實施例中，設成 $n = 38$ ， $a = 1$ ，而此時之音質不會劣化，且能進行良好之編碼。

如此般而求得上述位準 α ，而該資料則被傳到除法器526。該除法器526，係一對上述被迴旋運算領域中之上述位準 α 進行逆迴旋處理者。因此藉進行該逆迴旋處理，可自上述之位準 α 得到遮蔽臨界值(masking threshold)。亦即該遮蔽臨界值即成為容許雜訊頻譜。此外，上述逆迴旋處理雖需要複雜之演算，然在本實施例中，則使用簡化之除法器526來進行逆迴旋處理。

其次上述遮蔽臨界值，則經由合成電路527被傳送到減法器528。在此在該減法器528，則經由延遲電路529被供給有來自上述各頻域之能量檢測電路522之輸出，亦即上述之巴庫頻譜SB。因此在該減法器528中，藉對上述遮蔽臨界值與巴庫頻譜SB進行減法運算，而能如第7圖所示般，上述巴庫頻譜SB，則表示以該遮蔽臨界值MS之位準表示之位準以下部分即被遮蔽。

來自該減法器528之輸出，則經由容許雜訊補正電

(請先閱讀背面之注意事項再填寫本)

裝

訂

線

五、發明說明(23)

路 5 3 0，而經由輸出端子 5 3 1 被取出，且被送到預先記憶有分配位元數資料之 R O M 等（未圖示）。而該 R O M 等，即對應自上述減法電路 5 2 8 經由容許雜訊補正電路 5 3 0 而得到之輸出（上述各頻帶之能量與上述雜訊位準設定裝置之輸出之差分的位準），而輸出各頻帶之分配位元數資料。藉該分配位元數資料被送到上述適應位元分配編碼電路 1 3 0，來自 M D C T 電路 1 2 3、1 2 4、1 2 5 之頻率軸上之各頻譜資料，即可藉被分配至各頻帶之位元數加以量子化。

亦即簡要地說，在適應位元分配編碼電路 1 3 0 中，藉對應於上述臨界頻域之各頻帶或是在高頻側中，將臨界頻域更分割成多個頻域之各頻域的能量或是峰值與上述雜訊位準設定裝置之輸出之差分的位準，而被分配之位元數，可將上述各頻帶之頻譜資料加以量子化。此外延遲電路 5 2 9，係一為了要考慮在上述合成電路 5 2 7 以前之各電路中所產生的延遲量，而用於使來自能量檢測電路 5 2 2 之巴庫頻譜 S B 產生延遲者。

但是在上述合成電路 5 2 7 進行合成之際，則是將由最小可聽曲線表示電路 5 3 2 所供給之表示第 8 圖所示為人類之聽覺特性之所謂最小可聽曲線 R C 的資料與上述遮蔽臨界值 M S 加以合成在該最小可聽曲線中，若雜訊絕對位準在該最小可聽曲線以下時，則該雜音會變得聽不到該最小可聽曲線，即使編碼相同，然若再生時之再生音量（volumn）不同即不同，而在現實之數位系統中，由於音樂

五、發明說明(24)

進入 16 位元動態範圍之方法沒有顯著的差異，例如即使聽不到在 4 kHz 附近之耳朵最容易聽到之頻域的量子化雜訊時，則認為在其他之頻域聽不到該最小可聽曲線之位準以下的量子化雜訊。

因此假設使用系統所具有之字元長度 (word length) 在 4 kHz 附近之雜音聽不到之方法時，在藉將該最小可聽曲線 RC 與遮蔽臨界值 MS 一起予以合成，而得到容許雜訊位準時，則此時之容許雜訊位準，可到達第 8 圖中之斜線所示之部分。此外在本實施例中，乃將上述最小可聽曲線之 4 kHz 之位準，配合例如相當於 20 位元之最低準。又在該第 8 圖中，亦同時表示信號頻譜 SS。

又上述容許雜訊補正電路 530，即根據由補正資料輸出電路 533 所送來之例如等重音曲線 (loudness curve) 的資料，而對來自上述減法器 528 之輸出中的容許雜訊位準加以補正。在所謂的等重音曲線，係有關人類之聽覺特性的特性曲線，而是求取能夠聽得到例如與 1 kHz 之純音相同大小之各頻域中之音的音壓，而以曲線連結而成者，而稱為等重音之等感度曲線。又該等重音曲線，在 4 kHz 附近，即使音壓較 1 kHz 處降低約 8 ~ 10 dB，則亦可聽到與 1 kHz 相同的大小，相反地，在 50 kHz 附近，若較在 1 kHz 之音壓未高出約 15 dB 時，則無法聽到相同強度之音量。

因此超過上述最小可聽曲線之位準的雜訊 (容許雜訊位準)，可知道最好是具有由與該等重音曲線所對應之曲

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(25)

所給予的頻率特性。藉此考慮上述等重音曲線而補正上述容許雜訊位準，即能夠適合人類之聽覺特性。

在此補正資料輸出電路533，可根據在上述編碼電路130中之進行量子化時之輸出資料量的檢測輸出與最終編碼資料之位元率目標值之間的誤差資料，而補正上述容許雜訊位準。而此即是相對於所有之位元分配單位區塊，預先進行暫時之適應位元分配而得到之總位元數，相對於由最終的編碼輸出資料之位元率所決定之一定的位元數（目標值）具有誤差，而為了使該誤差部分成為。而再度進行位元分配處理者。亦即當總分配位元數較目標值為少時，則將所差之位元數分配附加至各單位區塊，又當總分配位元數較目標值為多時，則將所差之位元數平均各單位區塊加以削減。

藉此可檢測出上述總分配位元數與上述目標值之誤差，而對應於該誤差資料，補正資料輸出電路533會輸出一用於補正各分配位元數之補正資料，在此若上述誤差資料表示位元數不足時，則可考慮或上述各單位區塊使用多數的位元數，而上述資料量變得較上述目標值為多。又當上述誤差資料為表示位元數多餘之資料時，則可考慮成上述各單位區塊以較少的位元數即可，而可上述資料量變得較上述目標值為少。

因此自上述補正資料輸出電路533，會對應該誤差資料，輸出一能夠根據上述等重音曲線之資料將自上述減法器528之輸出中之容許雜訊位準加以補正之上述補正

五、發明說明(26)

值的資料。藉將上述之補正值傳送到上述容許雜訊補正電路 530，而對來自上述減法器 528 之容許雜訊位準加以補正。又另一實施例，則可將上述目標值之位元，自開始即固定式地分配給各區塊。又此時之演算量可大幅地被削減。更者另一實施例，亦可對應於各區塊之信號的大小來分配位元，而此時之雜訊能量可成為最小。

其次請參照第 9 圖以後之各圖來說明本發明實施例之數位信號解碼裝置。

亦即在該第 9 圖中，在輸入端子 231，則供給有自第 1 圖之輸入端子 131 所得到之頻率軸上的編碼資料，而該編碼資料，首先即被送到適應位元分配之解碼電路 230 而進行解碼處理，其次則被送到用於解除上述第 2 塊浮動處理之逆塊浮動處理電路 229。又該逆塊浮動處理電路 229，則對各臨界頻域或是在高頻域中，將臨界頻域更分割成多個頻域之各頻域來處理。又此時所使用之第 2 塊浮動處理之移位量則如下般被算出。

首先來自上述編碼裝置之浮動量，即被供給至端子 232。而用於求取上述第 1 塊浮動量之第 1 移位量算出電路 234，則在上述直角轉換單位區塊中，算出在其中的浮動量中最小的位元移位量，藉此可算出上述第 1 塊浮動量。又第 1 塊浮動量成為 6 dB (1 位元) 單位的值。

其次用於求取第 2 塊浮動量之第 2 移位量算出電路 228，則對各臨界頻域或是在高頻域中，將臨界頻域更分割成多個頻域之各頻域的區塊，自被供給到端子 232

五、發明說明(27)

之來自編碼裝置的浮動量，減去在上述第1移位量算出電路234中所求得之上述第1塊浮動量，而求得上述第2塊浮動量。

又在輸入端子233則被供給有來自上述編碼裝置之區塊大小(尺寸)資料，而被供給於第1移位量算出電路234以及作為各頻域之逆直角轉換處理電路之高頻側的IMDCT-H電路623，中頻側之IMDCT-M電路624與低頻側之IMDCT-L電路625。在此於上述IMDCT-H電路623、IMDCT-M電路624之中高頻域與上述IMDCT-L電路625之低頻域中，藉改變演算方法，可以改變演算精度。

首先就上述IMDCT-H電路623及IMDCT-M電路624加以說明。其中使用來自上述第2移位量算出電路228之第2塊浮動量，而藉上述逆塊浮動處理電路229而解除第2塊浮動處理之字元的一部分，藉在上述IMDCT-H電路623及IMDCT-M電路624中實施IMDCT演算處理，可以解除上述直角轉換處理。同時在IMDCT-H電路623及IMDCT-M電路624中之IMDCT的演算過程，則實施與後述之標度減少次數決定電路227之輸出呈對應的標度減少操作，更者則對應於來自後述之第3移位量算出電路226之第3移位量而被移位，而在 $1/2$ 之標度，亦即朝LSB側移位1位元之狀態下被輸出。

在此在上述之標度減少次數決定電路227中。則自

五、發明說明(28)

第1移位量算出電路234之輸出，來決定IMDC T-H電路623以及IMDC T-M電路624中之標度減少次數。

又在第3移位量算出電路226中，則自上述第1移位量與上述標度減少次數來算出第3移位量，且將其供給到IMDC T-H電路623以及IMDC T-M電路624。又所謂的第3移位量，係一將各IMDC T-H電路623以及IMDC T-M電路624之輸出設成一律成為格式化之標度(scale)的 $1/2$ ，亦即朝LSB側被移位1位元之值的移位量。

又藉使用IMDC T計算方法之一實施例，來詳細地說明在上述標度減少決定電路227，第3移位量算出電路226以及IMDC T-H電路623、IMDC T-M電路624中的實際的動作。首先就IMDC T計算之順序加以說明。IMDC T之計算式，係一由數學式(1)所給予之定義，而此可利用例如FFT(高速傅立葉轉換)來高速地進行計算。

$$y(n) = \sum_{k=0}^{M-1} X_1(k) \cos(\pi(2k+1)(2n+M+1)/4M), \quad 0 \leq n < 2M \quad \dots\dots(1)$$

以下則表示該計算順序。

首先以數學式(2)來定義 $U(k)$

$$U(k) = \begin{cases} X(2k), & 0 \leq k < M/2 \\ -X(2M-1-2k), & M/2 \leq k < M \end{cases} \quad \dots\dots(2)$$

五、發明說明 (29)

其次由此可藉由數學式 (3) 之轉換而求得複數數列 $Z(1)$

$$Z(1) = (U(21) + iU(21+1)) \exp(-i2\pi 1/M), \quad 0 \leq 1 < M/2 \quad \dots\dots (3)$$

實際上可將複數如其次之數學式 (4) 般地展開或實數加以計算。

$$\begin{aligned} \text{Re}[Z(1)] &= U(21) \cos(-2\pi 1/M) - U(21+1) \sin(-2\pi 1/M) \\ \text{Im}[Z(1)] &= U(21+1) \cos(-2\pi 1/M) + U(21) \sin(-2\pi 1/M) \end{aligned}$$

$$0 \leq 1 < M/2 \quad \dots\dots (4)$$

在此如數學式 (5) 所示，藉對 $Z(1)$ 實施 F F T 處理可得到 $z(n)$ 。

$$z(n) = \sum_{l=0}^{M/2-1} Z(1) \exp(-i2\pi nl/(M/2)), \quad 0 \leq n < M/2 \quad \dots\dots (5)$$

在該 F F T 處理之演算中，一般乃使用眾所皆知之庫利居奇算術法 (Cooley-Tukey algorithm)，而對 $Z(1)$ 實施 N 段 ($(2 \text{ 的 } N \text{ 次方}) = M/2$) 之 butterfly (蝶形) 演算處理。

藉對該 F F T 處理之輸出 $z(n)$ ，實施數學式 (6) 所示之轉換可得到 $u(n)$ 。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (30)

$$\begin{aligned}
 u(n) &= a_{0,n} \operatorname{Re}[z(n)] + a_{1,n} \operatorname{Re}[z(M/2-1-n)] \\
 &\quad + a_{2,n} \operatorname{Im}[z(n)] + a_{3,n} \operatorname{Im}[z(M/2-1-n)] \\
 u(M-1-n) &= a_{2,n} \operatorname{Re}[z(n)] - a_{3,n} \operatorname{Re}[z(M/2-1-n)] \\
 &\quad - a_{0,n} \operatorname{Im}[z(n)] + a_{1,n} \operatorname{Im}[z(M/2-1-n)] \\
 0 \leq n &< M/2 \quad \dots\dots (6)
 \end{aligned}$$

但是在該數學式 (6) 中，要附上數學式 (7) 所示之條件。亦即

$$\begin{cases}
 a_{0,k} = (1/2)(\cos(\pi(2k+1)/4M) - \sin(5\pi(2k+1)/4M)) \\
 a_{1,k} = (1/2)(\cos(\pi(2k+1)/4M) + \sin(5\pi(2k+1)/4M)) \\
 a_{2,k} = (1/2)(\sin(\pi(2k+1)/4M) + \cos(5\pi(2k+1)/4M)) \\
 a_{3,k} = (1/2)(-\sin(\pi(2k+1)/4M) + \cos(5\pi(2k+1)/4M))
 \end{cases} \quad \dots\dots (7)$$

其次將 $u(n)$ 作如以下之轉換，藉將其擴張成長度 $2M$ ，可如數學式 (8) 所示般得到 $y(n)$ 。

$$y(n) = \begin{cases} u(n+M/2) & , \quad 0 \leq n < M/2 \\ -u(3M/2-1-n) & , \quad M/2 \leq n < 3M/2 \\ -u(n-3M/2) & , \quad 3M/2 \leq n < 2M \end{cases} \quad \dots\dots (8)$$

以上即是 IMDCT 之計算順序。

其次就在上述標度減少次數決定電路 227 所決定之標度減少次數與上述 IMDCT 演算處理之關係加以說明。首先接受由標度減少次數決定電路 227 所決定之標度減少次數，而實際上所適用之數學式為上述數學式 (4)、(5)、(6)。又由於上述數學式 (4)、(6) 分

五、發明說明(31)

別係 1 次 1 次操作的標度減少處理動作，而上述數學式則適用於 butterfly 演算處理之各段，因此即成為 N 次。當然該標度減小處理是可改變的，其可對應於第 1 移位量而變化。因此實施標度減少操作之最大次數，（最大標度減少次數）係依 butterfly 演算處理之段數，亦即進行

I M D C T 處理之區塊長度 M 而被決定。在此若將最大標度減少次數設成 M S D 時，則該最大標度減少次數 M S D 可以次一數學式（9）加以表示。其中 N 為 butterfly 演算處理之段數。

$$\begin{aligned} M S D &= 1 + N + 1 \\ &= N + 2 \quad \dots \dots (9) \end{aligned}$$

在此例如 $M = 128$ 時，則 butterfly 演算處理之段數 N，由於為 6，因此最大標度減少次數 M S D，可由數學式（9）得到 8 次，而由標度減少次數決定電路 227 所定之標度減少次數不會超過 8 次。

又當將上述第 1 移位量算出電路 234 之輸出當作 I B F 1（第 1 移位量 I B F 1），將標度減少次數設為 I S D，而將上述最大標度減少次數設為上述 M S D 時，則上述標度減少次數 I S D 以次一數學式（10）加以表示。

五、發明說明 (32)

$$\begin{aligned} \text{ISD} &= 1 & (\text{IBF1} < 0) \\ \text{ISD} &= \text{IBF1} + 1 & (0 \leq \text{IBF1} < \text{MSD}) \\ \text{ISD} &= \text{MSD} & (\text{IBF1} \geq \text{MSD}) \end{aligned} \quad \dots (10)$$

在此上述第 1 移位量 IBF1 為正數時，表示朝 LSB 側之移位量，而當第 1 移位量 IBF1 為負數時，則其絕對值表示朝 MSB 側的移位量。又當標度減少次數 ISD 為 1 時，則僅上述數學式 (4) 實施標度減少處理，而每當標度減少次數 ISD 之值每增加 1 時，則依數學式 (5) 之第 1 段，數學式 (5) 之第 2 段之順序實施標度減少處理。

其次就第 3 移位量算出電路 226 加以說明。所謂的第 3 移位量是指使上述 IMDCT 計算順序中之上述數學式 (8) 之輸出時的標度能一律配合的移位量，而數學式 (8) 之輸出時之標度，係一設成為格式之標度之 $1/2$ 的值，亦即設成朝 LSB 側移位 1 位元狀態的移位量。以下則將該 3 移位量表示成 IBF3 ，當該第 3 移位量 IBF3 為正數時，則表示朝 LSB 側的移位量，而當該第 3 移位量 IBF3 為負數時，則其絕對值表示朝 MSB 側的移位量。在此將上述數學式 (8) 之輸出設成 $1/2$ 的標度，即是為了要防止溢流現象，而使得在 MSB 側具有 1 位元的裕度。又上述第 1 移位量 IBF1 ，標度減少次數 ISD 與第 3 移位量 IBF3 之關係，則與第 1 移位量 IBF1 之值無關，可以次一數學式 (11) 加以表示。

五、發明說明(33)

$$I B F 1 - I S D - I B F 3 = 1 \quad \cdots \cdots (11)$$

在上述數學式(11)中，相當於上述第1移位量 I B F 1 之浮動量，可藉標度減少次數 I S D 與第3移位量 I B F 3 而被解除，而 I M D C T 輸出時之各字元之標度一律為 -1，亦即表示朝 L S B 側被移位1位元的狀態。

亦即在 I M D C T 區塊長度 $M = 128$ 時 (F F T 之 butterfly 段數為6段) 之第1移位量 I B F 1 與標度減少次數 I S D、第3移位量 I B F 3 之關係，則如表1所示。由該表1可知，第1移位量 I B F 1，在取以該表1所表示之以外的值時，亦根據上述之規則來決定標度減少次數 I S D，第3移位量。

五、發明說明 (34)

〔表1〕

I B F 1		-1	0	1	2	3	4	5	6	7	8	9	10
I S D		1	1	2	3	4	5	6	7	8	8	8	8
數學式 (4)		*	*	*	*	*	*	*	*	*	*	*	*
數學式 (5)	第1段			*	*	*	*	*	*	*	*	*	*
	第2段				*	*	*	*	*	*	*	*	*
	第3段					*	*	*	*	*	*	*	*
	第4段						*	*	*	*	*	*	*
	第5段							*	*	*	*	*	*
	第6段								*	*	*	*	*
數學式 (6)										*	*	*	*
I B F 3		1	0	0	0	0	0	0	0	0	1	2	3

五、發明說明(35)

其次就上述IMDC T-H電路623以及IMDC T-M電路624，舉一具體的實施例加以說明。第10圖係表根據上述IMDC T之演算順序來進行演算之IMDC T-H電路623以及IMDC T-M電路624之內部構成的方塊電路圖。

亦即第10圖之構成中，包括：被供給有來自上述逆塊浮動處理電路229之資料 $X(k)$ 的端子301，被供給有來自標度減少次數決定電路227之標度減少次數ISD的端子302，被供給有來自第3移位量算出電路226之第3移位量IBF3的端子303，藉上述數學式(2)之演算而求取 $U(k)$ 之 $U(k)$ 演算電路311，藉上述數學式(3)或數學式(4)之演算而求取 $Z(1)$ 之 $Z(1)$ 演算電路312，藉上述數學式(5)之演算而求得 $z(n)$ 之 $z(n)$ 演算電路313，藉上述數學式(6)之演算而求得 $u(n)$ 之 $u(n)$ 演算電路314，藉上述數學式(8)之演算而求得 $y(n)$ 之 $y(n)$ 演算電路315，進行對應對於上述第3移位量IBF3之移位的移位電路316以及輸出端子330等。藉此可根據上述之計算順序，依照數學式(2)、(4)、(5)、(6)、(8)之順序一一進行演算。更者在上述 $Z(1)$ 演算電路312、 $z(n)$ 演算電路313與 $u(n)$ 演算電路314，則供給有上述標度減少次數ISD，且根據該值實施標度減少處理。又在上述移位電路316，則經由上述端子303被供給有第

(請先閱讀背面之注意事項再填寫)

裝

訂

(線)

五、發明說明(36)

3 移位量 I B F 3，而在該移位電路 3 1 6 中，上述 (y (n)) 演算電路 3 1 5 之輸出 y (n) 之所有的字元，則藉上述第 3 移位量 I B F 3，對每個字元進行移位。之後該移位電路 3 1 6 之輸出，則經由端子 3 3 0 被取出，而此則成為上述 I M D C T - H 電路 6 2 3 以及 I M D C T - M 電路 6 2 4 之輸出。藉此相當於上述第 1 移位量 I B F 1 之移位量，亦即浮動量即完全被解除。但是上述 I M D C T - H 電路 6 2 3 以及 I M D C T - M 電路 6 2 4 中之名字元的輸出，則以標度的 $1/2$ ，亦即朝 L S B 側被移位 1 位元之狀態被輸出。

在此第 1 0 圖中所示之上述 z (n) 演算電路 3 1 3，為了對來自上述 Z (1) 演算電路 3 1 2 之輸出 Z (1) 實施 N 段 ($(2 \text{ 的 } N \text{ 次方}) = M/2$) 之 butterfly 運算，因此係由：可對上述 Z (1) 之資料進行聯立轉換之聯立轉換電路 3 1 7 以及自第 1 段至第 N 段實施 butterfly 演算之各演算電路 3 1 8 ~ 3 2 0 所構成。又該 z (n) 演算電路 3 1 3，如上所述，乃適用標度減少次數 I S D 的值，且根據該值實施標度減少處理。

其次說明 I M D C T - L 電路 6 2 5。第 1 1 圖係表上述 I M D C T - L 電路 6 2 5 之內部演算構成的方塊電路圖。在第 1 1 圖中，被解除上述第 2 塊浮動處理之字元的一部分，乃被供給到端子 4 0 1，而與上述 I M D C T - H 電路 6 2 3 以及 I M D C T - M 電路 6 2 4 同樣地，遵循上述 I M D C T 計算順序來進行演算。在此該

五、發明說明(37)

IMDC T - L 電路 6 2 5 與上述 IMDC T - H 電路 6 2 3 及 IMDC T - M 電路 6 2 4 之不同點即是，實施標度減少之方法並不相同。在該 IMDC T - L 電路 6 2 5 中，乃藉參照各計算式之輸入資料列來判定有無進行標度減少操作。

例如在第 1 1 圖中，經由端子 4 0 1 而來之輸入 $X(k)$ 之資料列，其中經由進行與上述數學式 (2) 同樣演算之 $U(k)$ 演算電路 4 1 1 而來的輸出 $U(k)$ 的資料列，則被送到標度減少操作判定電路 4 2 1，而藉該標度減少操作判定電路 4 2 1，來判定在進行與上述數學式 (3) 或數學式 (4) 同樣之演算的 $Z(1)$ 演算電路 4 1 2 中是否實施標度減少操作。而藉該標度減少操作判定電路 4 2 1 中之判定結果，可在上述 $Z(1)$ 演算電路 4 1 2 中進行上述數學式 (3) 或數學 (4) 之演算，而得到演算結果 $Z(1)$ 。同時在該標度減少操作判定電路 4 2 1 中的標度減少操作判定的結果，則暫時地被記憶在暫存器等之記憶體，而經由後一段之標度減少操作判定電路 4 2 2 被送到移位量算出電路 4 2 4。

在該第 1 1 圖之構成中，對與第 1 0 圖同樣的 $z(n)$ 演算電路 4 1 3 與 $u(n)$ 演算電路 4 1 4，亦同樣地藉標度減少操作判定電路 4 2 2 以及標度減少操作判定電路 4 2 3，來判定有無進行標度減少操作，而根據該判定結果來實施標度減少操作。

在此在上述標度減少操作判定電路 4 2 1、4 2 2、

五、發明說明(38)

4 2 3 中，則對必須有標度減少操作之各計算式，預先設定成為標度減少操作判定基準的值。而在該些標度減少操作判定電路 4 2 1、4 2 2、4 2 3 中，將所對應之計算式的輸入資料列（例如在數學式(3)或數學式(4)之 $Z(1)$ 演算電路 4 1 2 中，則將上述之 $U(k)$ 的值與上述標度減少操作判定基準的值加以比較，當所有之輸入資料（例如 $U(k)$ ）的絕對值未超過標度減少操作判定基準時，則判定為未實施例標度減少操作）。相反地在輸入資料列之絕對值中，即使有 1 個超過標度減少操作之判定基準時，則判定為實施標度減少操作。

所謂的上述標度減少操作判定基準，係指一在各演算電路之所對應的各計算式中，為了避免使該計算式之輸出資料列產生溢流，而由輸入資料列的值來判定有無進行標度減少操作的值。而該用於判定標度減少操作的值，則依下而設定。

假設資料所能表示之範圍設為 $-1.0 \sim 1.0$ ，則超過該範圍即是產生溢流（overflow）現象。例如在 $y(n) = x_1(n) + x_2(n)$ 時，則輸入資料列為 $x_1(n)$ 、 $x_2(n)$ ，而輸出資料列為 $y(n)$ 。在此若輸出資料列之各絕對值 $|x_1(n)|$ 、 $|x_2(n)|$ 均未超過 0.5 時，則輸出資料列之絕對值不會超過 1.0，而可說是不會產生溢流。又相反地若上述絕對值 $|x_1(n)|$ 、 $|x_2(n)|$ 之任一者超過 0.5 時，則由於絕對值 $|y(n)|$ 有可能超出

五、發明說明(39)

1. 0, 亦即有可能產生溢流, 因此為了要防止溢流現象, 則有必要實施標度減少處理。

因此在 $y(n) = x_1(n) + x_2(n)$ 時, 藉將輸入資料列之絕對值 $|x_1(n)|$ 、 $|x_2(n)|$ 與 0.5 進行比較, 若所有之絕對值 $|x_1(n)|$ 、 $|x_2(n)|$ 均未超過 0.5 時, 則沒有實施標度減少操作的必要, 然若是在絕對值 $|x_1(n)|$ 、 $|x_2(n)|$ 中, 有任一者超過 0.5 時, 則在實施標度減少操作時, 可判定有無進行標度減少操作的必要, 而 0.5 即是標度減少操作判定基準。當然該標度減少操作判定基準的值並非被決定, 基本上可使用任何值。

其次就在上述數學式(3)或數學式(4)之上述 $Z(1)$ 演算電路 413 中的標度減少操作基準加以說明。在該 $Z(1)$ 演算電路 413 中, 實際上是藉數學式(4)來進行計算, 在此由於由次一數學式(12)所取得之最大值為 1.414, 因此若輸入資料列之絕對值 $|U(k)|$ 未超過 $1.414/2 = 0.707$, 則輸出資料列之絕對值 $|Re(Z(1))|$ 、 $|Im(Z(1))|$ 均未超過 1.0。

$$|\cos(-2\pi 1/M)| + |\sin(-2\pi 1/M)| \dots \dots (12)$$

因此在數學式(4)之上述 $Z(1)$ 演算電路 413 中的標度減少操作判定基準最好是設定在 0.707。又

(請先閱讀背面之注意事項再填寫本)

裝

訂

(線)

五、發明說明(40)

為了要簡單地判定標度減少操作，亦首將標度減少操作判定基準設成 0.5 者。同樣地對數學式 (5) 之 $z(n)$ 演算電路 413 之各段以及數學式 (6) 之 $u(n)$ 演算電路 414，亦設定標度減少操作判定基準。

又，在第 11 圖中，在端子 402 中乃供給有上述第 1 移位量 $IBF1$ ，而上述標度減少操作判定電路 421、422、423 之輸出，則一起被供給至移位量算出電路 424。在該移位量算出電路 424 中，則算出在移位電路 416 中所要移位之移位量 $IBF4$ 。在此若將由標度減少操作判定電路 421、422、423 所得來之實施標度減少操作之次數的總和當作 $ISDL$ 時，則上述移位量 $IBF4$ ，以次一數學式 (13) 來表示。

$$IBF4 = IBF1 - ISDL + 1 \cdots \cdots (13)$$

亦即上述移位量 $IBF4$ ，係一將上述 $IMDCT-L$ 電路 625 之輸出一律設成格式化中之標度的 $1/2$ ，亦即朝 LSB 側移位 1 位元的值。

而上述數學式 (8) 之 $y(n)$ 演算電路 415 之輸出 $y(n)$ 的所有的字元，則藉移位電路 416，對應於上述移位量 $IBF4$ ，而對每個字元進行移位，而自端子 430 被取出，遂成為上述 $IMDCT-L$ 電路 625 之輸出。藉此相當於上述第 1 移位量 $IBF1$ 之移位量，亦即浮動量即完全被解除。但是在上述 $IMDCT-L$ 電路

五、發明說明(41)

625中之各字元的輸出，即在朝LSB側被移位1位元之狀態下被輸出。

又再回到第9圖，上述IMDCT-H電路623以及IMDCT-M電路624之輸出，即被送到1位元移位電路220、221，而藉將以 $1/2$ 之標度(scale)而被輸出之字元朝MSB側移位1位元，可回到格式化之標度。藉此上述第1塊浮動處理完全被解除。

又上述IMDCT-L電路625之輸出，則被送到1位元移位電路222，而藉將以標度之 $1/2$ 而被輸出之字元朝MSB側移位1位元，即可回復到原來格式化之標度。藉此上述第1塊浮動處理完全被解除。

之後上述第1位元移位電路221與222之輸出，則在頻域合成濾波器202中被合成，而上述1位元移位電路220之輸出與頻域合成濾波器202之輸出，則在頻域合成濾波器201中被合成而成為再生信號，且自輸出端子200被取出。

如上所述，本實施例中，藉適應性地控制在低頻域中之標度減少操作，可提升在解碼裝置中之IMDCT演算之演算效率以及演算精度。又本發明亦不限於解碼裝置，其同樣亦可適用於編碼裝置。此外本發明並不限於上述實施例，其不僅適用於音頻PCM信號，亦適用於數位聲音(speech)信號等之信號處理裝置。

根據本發明之數位信號編碼解碼裝置，由於在編碼裝置進行直角轉換演算時之標度減少操作，可藉演算途中的

五、發明說明(42)

值，對各計算式適應性地加以判定，因此除了可防止在演算途中發生溢流現象外，亦可省略足以引發演算精度劣化之多餘的標度減少操作處理，藉此可減低因演算誤差所產生之雜訊。又在解碼裝置方面，由於適應性的標度減少操作，因此愈是接近正弦波之信號，亦即 tonality 愈是大的信號，則可減少標度減少操作的次數，而對於遮蔽效果較難發揮作用之正弦波等之信號極為有效。又由於在對各濾波器輸出進行直角轉換處理時，適應性之標度減少操作僅應用在低頻域，而對中高頻域則使用固定式的標度減少操作方式，因此可防止因演算量之增加導致硬體規模變大，而將其限制在必要之最小限度。

圖面之簡單說明：

第1圖係本發明之一實施例之數位信號編碼裝置的方塊電路圖。

第2圖係表本發明實施例中用於進行塊浮動 (block floating) 動作之具體構成的方塊電路圖。

第3圖係表用於說明本發明實施例之塊浮動動作的流程圖。

第4圖係表第1圖之裝置中之分割頻域以及在各頻域中之在時間軸方向之區塊化的具體實施例。

第5圖係表第1圖之裝置之容許雜音算出電路22之具體例的方塊電路圖。

第6圖係表巴庫頻譜的圖形。

五、發明說明(43)

第 7 圖係表遮蔽頻譜 (masking spectrum) 的圖形。

第 8 圖係表將最小可聽曲線與遮蔽頻譜加以合成的圖形。

第 9 圖係表本發明之一實施例之數位信號解碼裝置的方塊電路圖。

第 10 圖係將第 9 圖之 IMDCT-H 電路以及 IMDCT-M 電路之內部更詳細地加以表示之方塊電路。

第 11 圖係將第 9 圖之 IMDCT-L 電路之內部更詳細地加以表示的方塊電路。

第 12 圖係表將信號成分與演算誤差雜音之關係，於頻率軸上加以表示的圖形。

2 …… 絕對值算出電路

3 …… 邏輯和 (OR) 電路

4 …… 記憶體 (1 字組延遲電路)

5 …… 移位量檢測電路

6 …… N 字組延遲電路

7 …… 格式化電路

100 …… 編碼電路輸入端子

101、102 …… 頻域分割濾波器

103、104、105 …… 最短塊移位量算出電路

107、108、109 …… 可變塊移位量算出電路

120、121、122 …… 第 1 塊浮動電路

五、發明說明(44)

- 1 0 6 …… 直角轉換塊大小決定電路
- 1 2 3、1 2 4、1 2 5 …… M D C T 電路
- 1 2 6 …… 塊浮動解除電路
- 1 2 7 …… 容許雜音算出電路
- 1 2 8 …… 塊浮動合計量算出電路
- 1 2 9 …… 第 2 塊浮動電路
- 1 3 0 …… 適應位元分配編碼電路
- 1 3 1、1 3 2、1 3 3 …… 編碼解碼輸出端子
- 2 0 0 …… 解碼電路輸出端子
- 2 0 1、2 0 2 …… 頻域合成濾波器
- 2 2 0、2 2 1、2 2 2 …… 1 位元移位電路
- 2 2 6 …… 第 3 移位量算出電路
- 2 2 7 …… 雜音減少次數決定電路
- 2 2 8 …… 第 2 移位量算出電路
- 2 2 9 …… 逆浮動電路
- 2 3 0 …… 適應位元分配解碼電路
- 2 3 1、2 3 2、2 3 3 …… 解碼電路輸入端子
- 2 3 4 …… 第 1 移位量算出電路
- 6 2 3 …… I M D C T - H 電路
- 6 2 4 …… I M D C T - M 電路
- 6 2 5 …… I M D C T - L 電路

四、中文發明摘要(發明之名稱： 數位信號編碼解碼裝置、數位信號
編碼裝置及數位信號解碼裝置)

本發明係藉MDC T電路對由濾波器分割而來的輸出進行頻率分析，而將該分析輸出加以量子化而得到編碼信號，且將其記錄或傳送、再生或送出。此時則藉IMDC T-H電路623、IMDC T-M電路624、IMDC T-L電路625，而由頻率軸轉換到時間軸，而藉合成濾波器202、201將其加以合成，藉此可得到能將編碼信號加以解之編碼解碼裝置。又對每個濾波器頻域，令在MDC T、IMDC T演算中之演算捨去所得到之雜音位準皆不同。藉此可以極少的硬體且較少的演算量，來進行直角轉換處理以及逆直角轉換處理。

英文發明摘要(發明之名稱：)

附註：本案已向

國(地區) 申請專利，申請日期：

日本

1992.9.11

案號：

P04-243575

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

六、申請專利範圍

1. 一種數位信號編碼解碼裝置，其主要藉非區塊化頻率分析裝置，以非區塊方式對輸入之數位信號進行頻率分析，且藉區塊化頻率分析裝置，以區塊為單位，對該非區塊頻率分析裝置之輸出進行頻率分析，藉將該區塊化頻率分析裝置之頻率分析輸出加以量子化，可得到編碼信號，在加以記錄或傳送、再生或送出時，藉以區塊為單位進行頻率合成之區塊化頻率合成裝置，自頻率轉換成時間軸，且藉非區塊化頻率合成裝置，以非區塊方式，將區塊化頻率合成裝置之輸出加以頻率合成，即能將上述編碼裝置予以解碼，而其特徵在於：

在上述非區塊化頻率分析裝置或是非區塊化頻率合成裝置中之每個頻域，令由上述區塊化頻率分析裝置或是區塊化頻率合成裝置之演算捨去而得來之雜音位準皆不同。

2. 如申請專利範圍第1項之數位信號編碼解碼裝置，乃配合聽覺特性，令由上述區塊化頻率分析裝置或是塊化頻率合成裝置之演算捨去而得來之雜音位準皆不同。

3. 如申請專利範圍第1項之數位信號編碼解碼裝置，在由聽覺上來看要求大的動態範圍的頻域中，將由上述區塊化頻率分析裝置或是區塊化頻率合成裝置之演算捨去而得來之雜音位準予以減低。

4. 如申請專利範圍第1項之數位信號編碼解碼裝置，在由聽覺上來看要求大的動態範圍的低頻域或是中低頻域中，將由上述區塊化頻率分析裝置或是區塊化頻域成裝置之演算捨去而得來的雜音位準予以減低。

六、申請專利範圍

5. 如申請專利範圍第1項之數位信號編碼解碼裝置，在由聽覺上來看不要求大的動態範圍的感度遲鈍的頻域中，減低上述區塊化頻率分析裝置或是區塊化頻率合成裝置之演算量。

6. 如申請專利範圍第1項之數位信號編碼解碼裝置，在由聽覺上來看不要求大的動態範圍的感度遲鈍的高頻域中，減低上述區塊化頻率分析裝置或是區塊化頻率合成裝置之演算量。

7. 如申請專利範圍第1項之數位信號編碼解碼裝置，除了在與上述非區塊化頻率分析裝置或是區塊化頻率合成裝置之各頻域之輸出呈對應之上述區塊化頻率分析裝置中的頻率分析演算過程，或是在上述區塊化頻率合成裝置中之頻率合成演算過程實施標度減少 (scale down) 操作外，亦藉對上述區塊化頻率分析裝置中之頻率分析之演算途中的值加以判定，而能適應地決定該標度減少操作。

8. 如申請專利範圍第7項之數位信號編碼解碼裝置，進行信號之 tonality 之大小的判定，而根據上述 tonality 之大小的判定結果來適應性地決定上述之標度減少操作。

9. 如申請專利範圍第1項之數位信號編碼解碼裝置，除了對與上述非區塊化頻率分析裝置或是非區塊化頻率合成裝置之各頻域之輸出呈對應之在上述區塊化頻率分析裝置中的頻率分析，或是在上述區塊化頻率合成裝置中的頻率合成進行塊浮動處理外，亦在上述區塊化頻率分析裝

六、申請專利範圍

置中之頻率分析的演算過程中解除該塊浮動處理。

1 0 . 如申請專利範圍第 9 項之數位信號編碼解碼裝置，藉在上述區塊化頻率分析裝置中之頻率分析的演算過程中反復進行標度減少操作，可解除上述塊浮動處理。

1 1 . 如申請專利範圍第 1 0 項之數位信號編碼解碼裝置，乃將上述標度減少操作的次數，設成與上述之塊浮動之大小相同。

1 2 . 如申請專利範圍第 7、8、1 0 或 1 1 項之數位信號編碼解碼裝置，藉進行上述標度減少操作，可防止溢流的發生。

1 3 . 如申請專利範圍第 7 項或第 8 項之數位信號編碼解碼裝置，在與上述非區塊化頻率分析裝置或是非區塊化頻率合成裝置之至少 1 個高頻側輸出呈對應之在上述區塊化頻率分析裝置中的頻率分析，或是在上述區塊化頻率合成裝置中之頻率合成，則不進行上述適應性的標度減少操作。

1 4 . 如申請專利範圍第 7 或第 8 項之數位信號編碼解碼裝置，只有在與上述非區塊化頻率分析裝置或是非區塊化頻率合成裝置之低頻域側輸出呈對應之在上述區塊化頻率分析裝置中的頻率分析，或是在上述區塊化頻率合成裝置之頻率合成，才進行上述適應性的標度減少操作。

1 5 . 一種數位信號編碼裝置，其主要特徵為：

將整個頻率分割為 2 的第 1 濾波器及；

將上述第 1 濾波器之低頻域側輸出分割為 2 的第 2 濾

六、申請專利範圍

波器及；

對來自上述第 1 濾波器及第 2 濾波器之合計 3 個頻域的輸出，分別實施第 1 塊浮動處理的第 1 塊浮動處理裝置及；

至少對 1 個低頻域側之濾波器輸出，以演算中途的值適應性地進行用於控制標度減少操作之直角轉換處理，而對其他高頻域側之濾波器輸出，則進行固定式之標度減少操作，而依此進行直角轉換處理的直角轉換處理裝置及；

對於有關所有濾波器輸出之直角轉換處理輸出，更實施一區塊大小較上述第 1 塊浮動處理為小之第 2 塊浮動處理的第 2 塊浮動處理裝置；

而藉上述之構成，將上述第 2 塊浮動處理裝置之輸出予以量子化。

16. 一種數位信號解碼裝置，其特徵在於：對來自可將整個頻域分割為 2 之第 1 濾波器之低頻域側輸出，以第 2 濾波器更及加以分割，而對合計 3 個頻域之輸出分別實施第 1 塊浮動處理，至少對一個低頻側之濾波器輸出，以演算中途的值適應性地進行用於控制標度減少操作之直角轉換處理，而對其他之高頻側之輸出，則進行固定式之標度減少操作，而依此進行直角轉換處理，又在對有關所有濾波器輸出之直角轉換處理輸出，更實施一區塊大小較上述第 1 塊浮動處理為小之第 2 塊浮動處理後，即可將量子化之編碼信號予以解碼，而具備有：

用於解除上述第 2 塊浮動處理之第 2 塊浮動處理解除

六、申請專利範圍
裝置及；

至少對與 1 個低頻域側之濾波器輸出呈對應之上述第 2 塊浮動處理解除裝置之輸出，以演算途中的值，適應性地進行用於控制標度減少操作之逆直角轉換處理，而對與其他之高頻域側之濾波器輸出呈對應之第 2 塊浮動處解除裝置之輸出，進行固定式的標度減少操作，而依此逆進行逆直角轉換處理的逆直角轉換處理裝置及；

將各直角轉換處理輸出加以合成的合成濾波器。

17. 如申請專利範圍第 15 項之數位信號編碼裝置以及第 16 項之數位信號解碼裝置，上述直角轉換處理為變更離散餘弦轉換處理，而上述逆直角轉換處理為逆變更離散餘弦轉換處理。

18. 如申請專利範圍第 15 項或第 17 項之數位信號編碼裝置以及第 16 項或第 17 項之數位信號解碼裝置，上述直角轉換處理以及逆直角轉換處理之區塊大小係可變更。

(請先閱讀背面之注意事項再填寫本)


裝

訂


線

第 1 圖


7181.78




第 2 圖




第 3 圖




第4圖




第 5 圖




第 6 圖




第 7 圖




第 8 圖




第 9 圖



第10圖




第11圖



第12圖

(a)



(b)

