

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4636635号
(P4636635)

(45) 発行日 平成23年2月23日(2011.2.23)

(24) 登録日 平成22年12月3日(2010.12.3)

(51) Int.Cl.

F I

G 1 1 B 20/18 (2006.01)

G 1 1 B 20/18 5 4 4 Z

G 1 1 B 19/247 (2006.01)

G 1 1 B 20/18 5 7 2 C

G 1 1 B 19/28 (2006.01)

G 1 1 B 20/18 5 7 2 F

G 1 1 B 19/247 R

G 1 1 B 19/28 B

請求項の数 7 (全 29 頁)

(21) 出願番号 特願平9-66604

(22) 出願日 平成9年3月19日(1997.3.19)

(65) 公開番号 特開平10-269715

(43) 公開日 平成10年10月9日(1998.10.9)

審査請求日 平成15年7月18日(2003.7.18)

審判番号 不服2008-11395(P2008-11395/J1)

審判請求日 平成20年5月7日(2008.5.7)

(73) 特許権者 000005108

株式会社日立製作所

東京都千代田区丸の内一丁目6番6号

(74) 代理人 100100310

弁理士 井上 学

(72) 発明者 永井 裕

神奈川県横浜市戸塚区吉田町292番地株
式会社日立製作所マルチメディアシステム
開発本部内

(72) 発明者 工藤 朝明

東京都小平市上水本町五丁目20番1号株
式会社日立製作所半導体事業部内

最終頁に続く

(54) 【発明の名称】 ディスク再生装置およびディスク再生方法

(57) 【特許請求の範囲】

【請求項1】

データを h (h :自然数)バイト単位に区切り媒体上の各セクタごとに固有である識別アドレスを付加しセクタを成し、 k (k : $k > 1$ の自然数)個の前記セクタをまとめて、誤り訂正符号を付加して訂正ブロックを構成し、前記セクタを i (i :自然数)バイト単位のデータに分割して複数のフレームデータをなし、各フレームデータには n (n : $n > 1$ の自然数)種類同期信号が付加され、各同期信号は m (m : $m > 1$ の自然数)個の連続するフレームデータに付された同期信号の組み合わせが同一セクタ内には無いように付加され、前記識別アドレスはセクタ内の特定の1フレームに配置されることにより記録されているディスクを、

2種類以上の線速度で回転させるディスクモータと、前記ディスクから信号を検出する手段と、検出された信号より同期信号を検出する手段と、変調則に従った復調手段と、復調されたデータを一時的に蓄える記憶手段と、該一時的に蓄えられたデータに対し誤り訂正する訂正手段と、誤り訂正されたデータを出力する手段を有するディスク再生装置であって、

少なくとも m 個の連続するフレームの同期信号の並びからセクタ内の何番目のフレームかを1対1に示すセクタ内フレーム番号に1フレーム入力される毎に変換する変換手段と、

変換されたセクタ内フレーム番号が数フレーム以上連続して検出されたか判定する連続判定手段と、

連続検出された場合に識別アドレスのあるフレームを検出するタイミング信号を生成するタイミング信号生成手段と、

該タイミング信号に基づいて識別アドレスを検出する識別アドレス検出手段と、

該識別アドレスの連続性を判定し、連続性があると判定された場合に該識別アドレスよりブロックの先頭かを判定し、ブロックの先頭を検出すると誤り訂正開始信号を生成する訂正開始信号生成手段と、を具備し、

前記変換手段と、前記連続判定手段と、前記タイミング信号生成手段と、前記識別アドレス検出手段との、処理速度はディスクから入力される再生信号の伝送レートに比例し、

前記誤り訂正開始信号で起動する前記訂正手段はディスクから入力される再生信号の伝送レートによらず略一定であることを特徴とするディスク再生装置。

10

【請求項2】

データを h (h : 自然数) バイト単位に区切り媒体上の各セクタごとに固有である識別アドレスを付加しセクタを成し、 k (k : $k > 1$ の自然数) 個の前記セクタをまとめて、誤り訂正符号を付加して訂正ブロックを構成し、前記セクタを i (i : 自然数) バイト単位のデータに分割して複数のフレームデータをなし、各フレームデータには n (n : $n > 1$ の自然数) 種類同期信号が付加され、各同期信号は m (m : $m > 1$ の自然数) 個の連続するフレームデータに付された同期信号の組み合わせは同一セクタ内には無いように付加され、前記識別アドレスはセクタ内の特定の1フレームに配置されることにより記録されているディスクを2種類以上の線速度で回転させ、前記ディスクからの信号を変調則に従って復調し、該復調データに対し誤り訂正を行うディスク再生方法であって、

20

前記復調データより、同期信号を検出し、そこからブロックを構成する単位であるセクタ内での当フレームの位置を求め、セクタの先頭を検出すると、そのアドレスよりブロックの先頭かを判定し、ブロックの先頭を検出すると誤り訂正開始信号を生成し、訂正開始信号に従って前記誤り訂正を行なう再生方法であって、

少なくとも m 個の連続するフレームの同期信号の並びからセクタ内の何番目のフレームかを1対1に示すセクタ内フレーム番号に1フレーム入力される毎に変換する変換処理と、

変換されたセクタ内フレーム番号が数フレーム以上連続して検出されたか判定する連続判定処理と、

連続検出された場合に識別アドレスのあるフレームを検出するタイミング信号を生成するタイミング信号生成処理と、

30

該タイミング信号に従って識別アドレスを検出する識別アドレス検出処理と、

該識別アドレスの連続性を判定し、連続性があると判定された場合に識別アドレスよりブロックの先頭かを判定し、ブロックの先頭を検出すると誤り訂正開始信号を生成するタイミング信号生成処理と、を含み、

前記変換処理と、前記連続判定処理と、前記タイミング信号生成処理と、前記識別アドレス検出処理との、処理速度はディスクから入力される再生信号の伝送レートに比例し、

前記誤り訂正開始信号で起動する前記誤り訂正の処理はディスクから入力される再生信号の伝送レートによらず略一定であることを特徴とするディスク再生方法。

40

【請求項3】

前記連続判定手段は、セクタ内フレーム番号内挿カウンタと、セクタ内フレーム番号が連続期間以上セクタ内フレーム番号内挿カウンタと一致して検出されるとロック状態を判定する連続検出判定手段と、セクタ内フレーム番号が連続期間以上セクタ内フレーム番号内挿カウンタと一致して検出されないとアンロック状態と判定する連続非検出判定手段とを有し、

前記連続非検出判定手段の判定結果がロック状態のときに、セクタ内フレーム番号内挿カウンタに前記連続検出判定手段の結果をロードすることによって従ってセクタ内フレーム番号が連続しているかを判定することを特徴とする請求項1記載のディスク再生装置。

【請求項4】

前記識別アドレス検出手段は、識別アドレスに付加された誤り訂正符号により識別アド

50

レスに誤りが含まれるか判定する手段と、誤りが含まれないか判定する手段と、前記識別アドレスに付加された誤り訂正符号により識別アドレスを訂正する手段を有することを特徴とする請求項1記載のディスク再生装置。

【請求項5】

前記識別アドレス検出手段は、

前記フレームの位置に従って識別アドレスを検出し誤り訂正コードにより誤りを含むか判定する判定手段と、前記判定手段に従って識別アドレスに誤りを含まない場合を検出する検出判定手段と、検出判定手段の判定結果に従って設定期間以上連続して検出判定手段の判定結果が検出であればロック状態と判定する手段と、前記判定手段に従って識別アドレスに誤りを含む場合を非検出とする非検出判定手段と、非検出判定手段の判定結果に従って設定期間以上連続して非検出判定手段の判定結果が非検出であればアンロック状態と判定する手段を具備し、

10

前記識別アドレスからブロック先頭を検出する手段は、識別アドレスがロック状態であり、且つブロック先頭を示す識別アドレスが検出された時にブロック先頭検出とすることを特徴とする請求項1記載のディスク再生装置。

【請求項6】

前記変換手段と、連続判定手段と、タイミング信号生成手段と、識別アドレス検出手段とは、

データを h (h :自然数)バイト単位に区切り識別アドレスを付加し、誤り訂正符号を付加してブロックを構成し、 i (i :自然数)バイト単位 of データに分割し、同期信号を付加して構成されたフレームデータが変調されて記録されているディスクからデータを再生するピックアップと、

20

再生されたデータから第1のクロックを再生するPLLで再生されたクロックで動作しと、

前記誤り訂正手段はクリスタルの出力から第2のクロックをから生成されたクロックで動作する水晶発振器と、

再生されたデータを一時的に蓄える記憶手段と、

前記第2のクロックに基づいて前記記憶手段に蓄えられたデータに対し誤り訂正処理を行なう誤り訂正手段と、

を具備することを特徴とする請求項1記載のディスク再生装置。

30

【請求項7】

データを h (h :自然数)バイト単位に区切り媒体上の各セクタごとに固有である識別アドレスを付加しセクタを成し、 k (k : $k > 1$ の自然数)個の前記セクタをまとめて、誤り訂正符号を付加して訂正ブロックを構成し、前記セクタを i (i :自然数)バイト単位 of データに分割して複数のフレームデータをなし、各フレームデータには n (n : $n > 1$ の自然数)種類同期信号が付加され、各同期信号は m (m : $m > 1$ の自然数)個の連続するフレームデータに付された同期信号の組み合わせは同一セクタ内には無いように付加され、前記識別アドレスはセクタ内の特定の1フレームに配置されることにより記録されているディスクから信号を検出する手段と、検出された信号より同期信号を検出する手段と、変調則に従った復調手段と、復調されたデータを一時的に蓄える記憶手段と、該一時的に蓄えられたデータに対し誤り訂正する手段と、誤り訂正されたデータを出力する手段を有するディスク再生装置であって、

40

少なくとも m 個の連続するフレームの同期信号の並びからセクタ内の何番目のフレームかを1対1に示すセクタ内フレーム番号に1フレーム入力される毎に変換する変換手段と、

変換されたセクタ内フレーム番号が数フレーム以上連続して検出されたか判定する連続判定手段と、

連続検出された場合に識別アドレスのあるフレームを検出するタイミング信号を生成するタイミング信号生成手段と、

該タイミング信号に基づいて識別アドレスを検出する識別アドレス検出手段と、

50

該識別アドレスの連続性を判定し、連続性があると判定された場合に該識別アドレスよりブロックの先頭かを判定し、ブロックの先頭を検出すると誤り訂正開始信号を生成する訂正開始信号生成手段と、を備えることを特徴とするディスク再生装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、デジタル信号を記録した光ディスクの再生装置および再生方法に関わる。

【0002】

【従来の技術】

ディスクを使用する再生装置としては、コンパクト・ディスク（CD）がある。

10

CD等ディスク状の記録媒体は一般に、記録密度を高めるため線速度一定方式（CLV）で記録されている。CLV方式で記録されている媒体は、回転数が内周と外周では、約2.6倍の差があり、再生中はデータを読み込むピックアップの移動にしたがって、媒体の回転数も変動する。そのため、アクセスの際には、ディスクの回転数は最大で約2.6倍変化するため規定の線速度となるまでデータの再生は出来なかった。これに対し、特開平5 - 250804号公報は、CLVで記録してあるディスクを回転数一定（CAV）で制御し、ピックアップ位置に従ってマスタクロックを変化させる。しかしこの方法では、モータを回転数一定で操作するために回転数検出手段を設けることが必要になり、構成が複雑になった。そこで、特開平6 - 89506号のように通常再生時は線速度一定で制御し、アクセス時のみ回転数一定で制御する方法が考案された。この方法では、現在のピックアップ位置と、アクセス後のピックアップ位置より、ディスク回転数や、クロック周波数を演算し、その結果に従ってクロックを発生させる必要があった。これは計算量を増大させ、アクセス中に計算が終了しない場合もあるという欠点があった。そこで、PLLを用いてディスクの回転に同期した再生クロックで、復調・誤り訂正を行う手段がとられた。この方法では、入力されたデータより、データに同期したクロックを再生し、そのクロックにより復調・誤り訂正を行う。そのため、アクセス時にも、スムーズな復調が可能になった。

20

【0003】

【発明が解決しようとする課題】

上記の方法では、ディスク上の傷などにより、データの読み出しができないと、クロックの再生が不安定となり、復調が不安定になると同時に、誤り訂正処理の信頼度が低下するという問題点がある。

30

【0004】

【課題を解決する為の手段】

本発明では、復調は、入力されたデータの入力レートに合わせて生成された再生クロックで行うのに対し、誤り訂正は、固定の周波数のクロックで動作させる。ブロックの先頭を検出した時に発生される信号によりインクリメントするカウンタと、ブロック単位のデータを誤り訂正した時に発生される信号によりインクリメントするカウンタを設け、その値を比較し、その結果に基づいて、誤り訂正を開始する信号を発生する手段を設ける。誤り訂正は、固定時間で行い、再生速度を2倍、4倍、 j (j :自然数)倍と切り替えても同一とする。

40

【0005】

【発明の実施の形態】

本発明によるディスク再生装置の実施例を図面を用いて説明する。

【0006】

図1は、ディスク再生装置のブロック図である。なお、本実施例の説明では、図5、及び、図6に示されるフォーマットに従ったデータが入力される場合を前提にする。

【0007】

入力データのフォーマットについて説明する。図5において、時系列的に入力されたデータを、2048バイト単位に分割し、12バイトの付加データを主データの前に、4バイトの付加データを主データの後ろに書き加えた後、そのデータを172バイト単位に分割し、列と

50

し、各列を、1列ずつ12列順にならべて、1セクタを構成する。連続する16個のセクタを順に並べて、1ブロックを構成する。図6において、POは、付加データ及び、主データに付加された列方向の誤り訂正符号であり、PIは、付加データ、主データ及び、POに付加された行方向の誤り訂正符号である。

【0008】

以下、図1について説明する。図1のディスク再生装置において、1はディスクであり、図6のフォーマットに従ったデータが変調されて記録された媒体である。2はディスク1を回転させるモータであり、3はディスク1に記録されているデータを読み取るピックアップであり、4はピックアップ3にディスク1より読み出されたシリアルデータである。5はシリアルデータ4から同期したクロックを作り出すPLLであり、入力データのビットレートに従ってクロック周波数は変化する。6はPLL5によって再生されたクロックであり、7はシリアルデータである。8はシリアルデータ7のブロックの先頭を検出し、復調する手段であり、その検出方法は、図7で説明する。9はモータの回転速度をコントロールする信号であり、10は復調されたデータであり、11は1ブロック分の信号の先頭を検出した信号である。12は入力されたデータを一時的に貯えておくRAMであり、13はデータの出力手段である。14は出力手段13の同期クロックであり、15は外部からデータを求める信号であり、16は出力手段13と外部とのデータバスである。17は誤り訂正を行う手段であり、18は誤り訂正手段17が発生する誤り訂正終了信号であり、19はブロック先頭検出信号をカウントする手段であり、復調カウンタと呼ぶ。20は誤り訂正終了信号をカウントする手段であり、誤り訂正カウンタと呼ぶ。21は復調カウンタ19と誤り訂正カウンタ20のカウント値を比較し、17に対して誤り訂正の開始信号22発生する手段である。23は誤り訂正手段17とRAM12間のデータバスを示し、24は出力手段13とRAM12間のデータバスである。25はこのシステム全体を統括するマイコンであり、26は25から発生されたアクセス信号である。27はクリスタルからマスタクロックを生成する水晶発振器である

動作クロックについて説明する。本ディスク再生装置は、2系統のクロックを持つ。再生クロックと、水晶クロックである。再生クロックは、PLL5によって、入力されたデータから再生される。ディスク1、モータ2、ピックアップ3、PLL5、復調手段8は、再生クロックで動作し、RAM12、出力手段13、誤り訂正手段17、復調カウンタ19、誤り訂正カウンタ20、比較手段21は水晶クロックで動作する。そのため、ディスク1、モータ2、ピックアップ3、PLL5、復調手段8はピックアップ3が取り込むデータの速さによって、クロック周波数は変化するが、RAM12、出力手段13、誤り訂正手段17、復調カウンタ19、誤り訂正カウンタ20、比較手段21は常に固定周波数で動作する。

【0009】

ディスクは記録密度を高めるために、線速度一定（CLV）で記録されている。そのため、アクセス時など、ディスクの回転数が変わると、アクセス終了後、回転数が初期値に一致するまでは、入力レートは一時的に高くなったり、低くなったりし、再生クロックも変動する。そのため予め、再生クロックの周波数が±50%まで変動しても、復調できるようにしておく。1ブロック分のデータの誤り訂正は、 n (n :自然数)倍速の1ブロック分のデータの復調より速く終了するように設定しておく、誤り訂正は水晶発振のクロックで動作するため、復調の周波数変動の影響を受けずに独立して、かつ、復調よりも速く誤り訂正を行うことができる。

【0010】

以下、図1に示されるディスク再生装置の動作を入力より、順次説明する。

【0011】

ピックアップ3は、ディスク1よりデータを読みだし、PLL5は、そのデータに同期してクロックを生成する。復調手段8は、ディスクより読みだされたシリアルデータを復調し、復調後のデータを逐次RAM12に転送する。又、復調手段8は、データのブロックの先頭を検出すると、復調カウンタ19へ先頭検出信号を送る。復調カウンタ19は、先頭検

出信号を検出すると、カウンタをインクリメントする。RAM 1 2 は誤り訂正前のデータと、誤り訂正後のデータを記憶する。RAM 1 2 の内部のデータの配置については、図 4 で説明する。図 2 は、誤り訂正の状態遷移を示した図である。誤り訂正を行っていない時は、誤り訂正手段は信号入力待ちの状態を維持し続ける。これをアイドル状態と呼ぶ。アイドル状態の時に、比較手段より発生された誤り訂正開始信号が入力されると、RAM 1 2 の復調データを読みだし、誤り訂正を開始する。誤り訂正中は外部からの信号を受け付けず、一度誤り訂正が始まると、誤り訂正が終わり、その結果を再びRAM 1 2 に書き込み終わるまで、誤り訂正を続ける。誤り訂正中は、途中で処理が中断されることはない。誤り訂正が終わると、再びアイドル状態に戻る。誤り訂正が終了すると、誤り訂正終了信号を発生する。誤り訂正カウンタ 2 0 では誤り訂正終了信号を検出すると、カウンタをインクリメントする。比較手段 2 1 は 2 つの値の差が 1 以上になると、誤り訂正開始信号を出す。出力手段 1 3 は、誤り訂正したデータを出力する。誤り訂正手段はマスタクロックで動作し、再生クロックの影響を受けずに、誤り訂正を行うことができる。そのため、誤り訂正を常に一定時間内に行うことができる。一度誤り訂正を開始すると、そのブロックの全てのデータの誤り訂正が終了するまで、連続的に誤り訂正を行うことができる。

10

【 0 0 1 2 】

図 1 に示された第 1 の実施例におけるディスク再生装置の動作を更に詳しく説明する。

【 0 0 1 3 】

図 3 は、標準速、及び、2 倍速における復調にかかる時間と、誤り訂正にかかる時間の相対関係を示した図である。図中の復調とは、復調にかかる時間を示し、図上段のブロック A とは、ブロック A の復調にかかる時間を示す。図中の訂正とは、誤り訂正にかかる時間を示し、図下段のブロック A とは、ブロック A の誤り訂正にかかる時間を示す。標準速とは、27MHz のクロックで再生、復調、及び、誤り訂正をすることを意味する。2 倍速とは、標準速の 2 倍の速さで、再生、復調、及び、誤り訂正をすることを意味する。

20

【 0 0 1 4 】

ブロック A の復調後、ブロック B の復調が行われる。ブロック B の復調と同時に、ブロック A の誤り訂正が開始される。この処理が終了すると、同様にして、復調と、1 つ前のブロックの誤り訂正が同時に開始される。この動作は、復調が 2 倍速で行われていても同様である。2 倍速で復調が行われると、1 つのブロックの復調にかかる時間は、短くなる。しかし、誤り訂正は水晶発振のクロックで動作するため、誤り訂正にかかる時間は、復調手段が標準速、2 倍速で動作しても、同一である。そのため、誤り訂正は固定時間で行うことができ、復調手段の影響を受けることなく、動作することができる。標準速でディスクを回転制御した場合において、線速度誤差を $\pm 50\%$ 許容すると、再生クロックの周波数が $\pm 50\%$ まで変動する。復調速度もクロックに同期して変動する。しかし、誤り訂正は水晶発振のクロックで動作しているため、復調速度に対して常に、独立して、速く誤り訂正を行う。一方、2 倍速でディスクを回転制御において、線速度誤差を $\pm 50\%$ 許容すると、再生クロックの周波数は $\pm 50\%$ まで変動する。復調速度もクロックに同期して変動する。誤り訂正は、 n (n : 自然数) 倍速の再生クロックよりも速く処理を行うように予め設定しておく、誤り訂正時間は常に復調時間より短く、再生速度に関係なく、誤り訂正を行う。

30

40

【 0 0 1 5 】

以上、本実施例により、ディスク上のデータが破壊され、クロックを再生できなくても、復調されたデータを誤り訂正が行えるという利点がある。

【 0 0 1 6 】

以下、図 4 を用いて、第 2 の実施例について説明する。

【 0 0 1 7 】

図 4 は、RAM 1 2 内のデータ配列を示した図である。データはブロック単位で先頭のアドレスから RAM に書き込まれる。まず、復調されたデータが 1 ブロック書き込まれる。1

次のブロックが復調されて書き込みが開始されると同時に、前のブロックの誤り訂正が始まる。2 復調データの訂正と、次のデータの復調は、同時に開始し、この動作を繰

50

り返して、データをRAMに書き込んでいく。データ中にエラーが無いときはそのまま、エラーがある場合には、エラーの個所が正しいデータに上書きされる。RAMに更に書き込む余裕がなくなると、再び先頭のアドレスから書き込みを始める。

【0018】

次に、アクセス時などで再生クロックの周波数が、一時的に通常再生の+50%になった場合について説明する。再生クロックの周波数が+50%の最高速の時には、誤り訂正速度よりも、復調速度のほうが速い。そのため、RAM上では、復調データの書き込み速度の方が速く、誤り訂正を行っていないデータが新たに復調されたデータに上書きされてしまう。そこで、2倍速で+50%の周波数の再生クロックで復調する場合には、p(p:自然数)ブロックを復調しRAMに書き込んだ時点で、復調を停止する機能を持たせる。

10

【0019】

以上、本実施例によって、一時的に高速の再生でも、全ての機能を高速で動作させる必要はなく、RAM上に貯えられたデータを安定して誤り訂正することができる。

【0020】

以下、実施例1におけるIDの検出について、図5、図6、図7、図8を用いて、更に詳しく説明する。

【0021】

図5はデータのセクタ構造を示した図である。図5においてIDは、3バイトのセクタ固有の番号(セクタアドレス)と、セクタの情報を記録した1バイトのデータの、計4バイト(図5上4Bと記す)から成る付加データであり、データは、主たる記録データである。媒体には、図5の最上の列から、最下の列の順に記録される。なお、各列内では、左から右の順に記録する。データの全てのセクタには、固有の番号(セクタアドレス)が付加されている。セクタは、誤りブロックを構成する単位である。

20

【0022】

図6は、1ブロックの構造である。各行の172バイトのデータから、同位置のデータを1バイトずつ集め、16バイトのPO符号を付加する。次に、付加データ、主データ及び、PO符号の各列の208バイトのデータから、同位置のデータを1バイトずつ集め、10バイトのPI符号を付加する。このようにして、16セクタに対し、16×172バイトのPO符号と、208×10のPI符号が付加される。

【0023】

図7は、IDの構造を示した図である。IDは、1バイトのsector informationと、3バイトのsector numberから成る。sector numberは、当該セクタがデータの先頭からいくつ目に在るかを示すセクタ固有の番号(セクタアドレス)であり、データ先頭のセクタアドレスより、セクタアドレスは1ずつインクリメントしていく。

30

【0024】

図8は、ブロック先頭のIDの構造を示した図である。データの先頭から連続する16セクタずつを集めて、1ブロックを成す。そのため、ブロックの先頭のセクタアドレスは、2進法であらわすと、最下位bitは、常に0000bとなる。

【0025】

以下、ブロック先頭の検出方法を説明する。

40

【0026】

復調手段は、各ビット毎に、連続した入力信号のパターンが予め規格により規定されたパターンの同期信号であるかを判定する。同期信号を検出すると、そこからセクタアドレスの位置を求め、セクタアドレスを検出する。ディスクより再生される連続したセクタデータに対し、セクタアドレスは、連続のものであるので、予めマイコンより設定された値以上のセクタアドレスの連続が確認され、かつ、そのセクタアドレスの最下位bitが、0000bであると、復調手段は、そのセクタをブロック先頭であると判定する。セクタアドレスや同期信号が、破壊されていて、セクタアドレスが読み取り不可能の場合、復調手段は、一つ前のセクタアドレスから現在のセクタアドレスを内挿する。内挿されたセクタアドレスの回数が予めマイコンから設定された値以上になると、そのセクタアドレスの下位

50

4bitが0000bであっても、ブロックの先頭であると判断しない。

【0027】

以上、この方式を採用することによって、正常なデータのブロック先頭のみを検出し、誤り訂正開始信号を正確に発生することが出来る。

【0028】

以下、復調手段の内部動作について詳しく説明する。尚、復調手段の詳細説明では、図11に示されるフォーマットに従ったデータが入力される場合を前提とする。

【0029】

入力データのフォーマットについて説明する。図11は図6に示されるデータの斜線部を8 - 16変調したものを示す。182バイト毎に32ビットの同期信号が付加され1488ビットのフレームが構成される。同期信号は上位16ビットに0から7迄の8種類のコードが付加され、下位16ビットには所定の信号の並びが付加されている。

【0030】

図12は図1に示されるディスク再生装置の復調手段8の構成例を示した図である。図12において、101は図11において示される同期信号を検出し、sync取込みタイミング信号102を発生する同期検出手段である。103は、同期検出状態を示すsyncフラグであり、104は同期検出手段101にてシリアル/パラレル変換されたパラレルデータであり、105は8 - 16変調則に従い復調する復調回路である。106は復調後のデータである。セクタ内位置検出手段107は同期検出手段101にて生成されたsync取込みタイミング信号102により、復調後のデータ106から同期信号を抜き出し内部信号syncコードを生成する。又、セクタ内位置検出手段107はsyncコードよりセクタ内の位置を示す位置コード及び位置コードよりセクタ先頭を検出しセクタアドレス取込みタイミング信号108を生成する。109は位置コード検出状態を示すセクタ内位置フラグである。セクタアドレス検出手段110はセクタアドレス取込みタイミング信号108に従ってセクタアドレス検出を行う。111はセクタアドレス検出手段110にて検出された検出処理後のセクタアドレスであり、112はセクタアドレスの誤りの有無を示すセクタアドレスステートであり、セクタアドレスに誤りがある場合を0、誤りが無い場合を1とする。113はセクタアドレス検出状態を示すセクタアドレスフラグである。ブロック先頭検出手段114は検出処理後のセクタアドレス111の値及びセクタアドレスステート112を判定しブロック先頭の検出を行う。115はブロック先頭検出信号である。116はブロック先頭検出状態を示すブロック先頭フラグである。117は出力制御を行う出力手段であり、出力制御の方法については以下に説明する。syncフラグ103、セクタ内位置フラグ109、セクタアドレスフラグ113、ブロック先頭フラグ115の値より全てが0の時データ転送可とする。どれか1つが1の時、又は直前のデータが誤りを含まずデータ転送可であればデータ転送可、直前のデータが誤りを含みデータ転送不可であればデータ転送不可とする。どれか1つが2の時データ転送不可とする。データ転送不可からデータ転送可となるのは全てが0となってからとする。以下の説明において、各フラグの値は上述したデータ転送の状態を示す。

【0031】

以上の動作を図13のタイミングチャートにより説明する。図13では上述した動作をタイミングチャートにより示したものである。同期検出手段101において、設定された回数同期信号が連続して検出(図12では1連続と仮定)されるとsyncフラグ103は2から0となる。セクタ内位置検出手段107において同期信号よりセクタ内位置検出手段の内部信号であるsyncコード151が生成される。syncコード151は各フレーム毎に図13に示す通りに当てはめられているものとする。syncコード151の連続した値(図13ではsyncコード151の3連続の値)によりフレームを分割(図13では26分割)しそれぞれの位置を示すセクタ内位置検出手段107の内部信号である位置コード152が生成される。syncコード151の連続した値から位置コード152を生成する方式について説明する。syncコード151は0~7の8通りの値をもち1セクタ26フレームの各連続する3つのフレームのsyncコード151の組み合わせ

10

20

30

40

50

せに同じ組み合わせはない。従って、図 1 3 に示した様に例えば `sync` コード 1 5 1 が 2 - 7 - 3 の連続した値をとる場合には位置コード 1 5 1 に 2 2 をデコードさせるようにすればフレーム毎に位置コード 1 5 2 を割り当てることが可能である。`sync` コード 1 5 1 の 3 連続の値は唯一箇所のフレームの位置を表すので位置コード 1 5 2 の重複を避けることができる。フレームの位置を示す位置コード 1 5 2 の生成方式についてはこれに限定されるものではなく、例えば `sync` コード 1 5 1 の 2 連続の値により位置コード 1 5 2 を生成させ、重複のある `sync` コード 1 5 1 の連続した値だけ 3 連続の値を判定させる方式をとることも考えられる。

【 0 0 3 2 】

連続した値の検出が設定数以上連続して検出されると、セクタ内位置フラグ 1 0 9 は 2 から 0 となる。セクタ内位置コード 1 0 9 が 0 である場合、即ちセクタの先頭を示す場合、復調後のデータ 1 0 6 に含まれるセクタアドレスを取り込む。復調後のデータ 1 0 6 内のセクタアドレスが正規データである場合即ち誤りを含まない場合にはセクタアドレスステート 1 1 2 がセクタアドレスが有効なデータである事を示す値である 1 となる。図 1 3 においては、最初のセクタアドレス (1 1 1 1 b) で正規データ即ち誤りを含まないデータが取込めた事を示す。誤りを含まないセクタアドレスが設定数以上連続して検出 (図 1 3 では 1 連続) されるとセクタアドレスフラグ 1 1 3 は 2 から 0 となる。このセクタアドレスの値が 0 0 0 0 b 且つセクタアドレスステートが有効を示す状態かを判定し、ブロック先頭信号 1 1 を生成する。最初に取り込んだセクタアドレスにおいてはセクタアドレスステート 1 1 2 が有効即ちセクタアドレスに誤りを含まない状態である事を示しているが、セクタアドレスが 0 0 0 0 b でない為ブロック先頭信号 1 1 は生成されない。次のセクタにおいては、セクタアドレスが 0 0 0 0 b であり且つセクタアドレスが有効データと判断されるのでブロック先頭信号が生成されブロック先頭フラグ 1 1 5 は 2 から 0 となる。

【 0 0 3 3 】

連続検出により連続性による保護を同期検出手段 1 0 1 で行い、更に図 1 1 の示される同期信号により生成されるセクタ内の位置コード 1 5 1 はコードの連続性により保護され、セクタ内位置コードで示されるセクタの先頭で取込むセクタアドレスも連続性で保護されている。従って検出処理後のセクタアドレス 1 1 1 によりブロック先頭検出を行うことにより、フォーマットに従った正常なデータの入力に対して確実にブロック先頭のみを検出することができる。又、図 1 1 に示される同期信号、セクタ内の位置コード 1 5 1、検出処理後のセクタアドレス 1 1 1 の連続性判定による保護はそれぞれ連続回数を設定できるので、システムによって保護の確実さとブロック先頭の検出の迅速さを切り換えられる。

【 0 0 3 4 】

以下、各検出手段の詳細を説明する。

【 0 0 3 5 】

次に図 1 2 に示される同期検出手段 1 0 1 の構成例について説明する。図 1 4 は図 1 2 に示される同期位置検出手段 1 0 1 の回路構成例を示す。同期検出手段 1 0 1 の構成例を図 1 4 に示す。図 1 4 において、2 0 1 はシリアルデータをパラレルデータに変換し、同期信号の検出を行う同期判定手段であり、2 0 3 は同期検出信号である。2 0 4 は再生クロック 6 をカウントする `window` カウンタであり、2 0 5 は `window` カウンタ 2 0 4 の値である。2 0 6 はマイコンからの制御信号で、同期信号を取り込むタイミング信号である `window` の開閉を設定する `window` 設定値であり、2 0 7 は `window` カウンタの値 2 0 5、`window` 設定値 2 0 6 に応じて同期信号を取り込む `window` 開放命令 2 0 8、`window` 閉鎖命令 2 0 9 を生成するデコーダである。2 1 0 は `window` 開放命令 2 0 8、`window` 閉鎖命令 2 0 9 の値に応じて `window` 2 1 1 を開閉する `window` 制御である。2 1 2 は同期検出信号 2 0 3、`window` 2 1 1 により正規の同期信号が検出されたことを示す信号、正規検出信号 2 1 3 を生成する検出判定手段である。2 1 4 はマイコンからの制御信号で、同期信号連続検出回数の制御をするための `sync` 検出回数設定値である。2 1 5 は `sync` 検出判定手段であり同期信号連続検出回数を数える検出カウンタ、`sync` 検出回数設定値 2 1 4 と検出カウンタ

10

20

30

40

50

の値を比較するデコーダにより構成されている。216は連続検出信号である。217はsyncフラグ判定手段でありsync検出設定値214及び連続検出信号216によりsyncフラグ103を生成する。218はマイコンからの制御信号で、同期信号の連続非検出回数の制御をするためのsync非検出回数設定値である。219はsync非検出判定手段であり同期信号連続非検出回数の非検出カウンタ、sync非検出回数設定値218と非検出カウンタの値を比較するデコーダにより構成されている。220は連続非検出信号である。221はsync判定手段でありsync非検出設定値218と連続非検出信号220によりsync判定信号222を生成する。223は補完制御手段であり、補完カウンタ、デコーダにより構成されている。223は補完制御手段である。

【0036】

10

図15、図16、図17を用い回路動作を説明する。図15、図16、図17は図14の示される同期検出手段のフローチャートである。

【0037】

図11のフォーマットに従った誤りのないデータが連続して入力されている場合の動作について説明する。同期判定手段201においてシリアルデータはパラレルデータ202に変換され、図11に示される同期信号が検出された場合には同期検出信号203を生成する(2002)。次にwindowカウンタ値205とwindow設定値206の値をデコーダ207にて判定する(2003)。windowカウンタ204の値が開放の値をとる場合について説明する。window開放命令208が生成されwindow判定210でwindow211が開放されwindowカウンタ204をインクリメントする(2009)し、図17(B)へ移行する。window211は図11のフォーマットに従ったエラーのないデータが連続して入力されている場合、同期信号部分で開放となり同期信号を取り込む。図17(B)以降の動作について説明する。図17(B)以降では、判定2で補完カウンタの値が1フレーム終了の値又は1つ前の同期信号でsync検出検出設定値214以上連続して同期信号が検出された場合に検出を示すsync判定信号222が検出且つ同期信号の特定の同期パターンが検出されたか判定する(2019)。入力データの前提より同期信号以外のデータの入力である為、2020の処理へ移行する。2020では補完カウンタをインクリメントし次の処理へ移行する。補完カウンタは、再生クロック数をカウントしており、このカウンタ値によりフレームを管理する。シリアルデータ7は再生クロック6に同期して1ビット単位で入力されるので、1フレームの再生クロック6の数は1フレームを構成する1488ビットと同数の1488クロックである。次に、補完制御手段に含まれるデコーダで補完カウンタの値を判定し(2021)、補完カウンタの値がシリアルデータからパラレルデータに変換した同期信号を出力するタイミングとなった場合にはsync取込み信号102を生成する(2022)。2021における補完カウンタ判定で、シリアルデータからパラレルデータに変換した同期信号を出力するタイミングとならない場合には処理を終了し次の入力を待つ。window211が開放されている場合は同期信号に含まれる特定パターンの入力待ちの状態である。次にwindow211が開放で同期信号が入力された場合の動作について説明する。2003のwindowカウンタの値205の判定で同期信号が入力されるタイミングでのwindowカウンタの値205の値はwindow211の開放および閉鎖の値をとっていない為、2010の判定1へ以降する。window211が開放であり且つ同期信号に含まれる同期パターンが入力されたかを判定する。入力データの前提より現在誤りのない同期信号が入力されているのでwindow211が開放であり且つ同期信号に含まれる同期パターンが検出されている為2012へ移行する。2012では検出判定212にて、window211が開放であり且つ同期信号が検出された場合には正規検出信号213を生成し、window211を閉鎖、windowカウンタ204をリセット、非検出カウンタをリセットする。次に2013で1つ前の同期パターンで連続して同期パターンが検出された回数がsync検出設定値214以上検出された場合検出を示すsync判定信号222の判定を行う。入力データは誤りのないデータが連続して入力されていることを前提としているのでsync判定信号222は検出を示している為2014へ

20

30

40

50

移行する。2014ではsync判定検出に含まれる同期パターンの連続検出回数をカウントする検出カウンタをインクリメントし、その後検出カウンタの値を判定する(2015)。検出カウンタの値がsync検出設定値214以上であればsync判定信号222を検出(2017)としsyncフラグ103を0とし(2018)図17(B)へ移行する。図17(B)以降の動作は同一である。

【0038】

次に1つ前の同期信号まで誤りを含まず現同期信号に誤りが含まれるデータの入力に対する動作について説明する。誤りを含む同期信号が入力された場合、2002の処理は同一である。2003のwindowカウンタの値205の判定でwindow211を開放する値となった場合2009以降の動作はデータに誤りを含まない場合の動作と同一である。次にwindowカウンタの値205が開放及び閉鎖の値を示さない場合について説明する。2003のwindowカウンタの値205の判定により2010へ移行する。2010の判定ではwindow211は開放となっているが入力データの前提より同期パターンが検出されない為2011の処理へ移行する。windowカウンタ204をインクリメントし(2011)図17(B)へ移行する。図17(B)以降の動作についてはデータに誤りを含まない場合の動作と同一である。前記動作はwindowカウンタ24の値が閉鎖の値を示すまで同一である。windowカウンタ204の値が閉鎖の値をとる場合について説明する。2003のwindowカウンタの値205の判定で、windowカウンタの値205が閉鎖の値をとる場合について説明する。2003の判定により図16(A)へ移行する。図16(A)以降の動作について説明する。window閉鎖命令209が生成されsync検出判定手段215に含まれる同期信号の連続検出数をカウントする検出カウンタをリセットし(2004)、非検出判定手段に含まれる同期信号の連続非検出回数をカウントする非検出カウンタをインクリメントする(2005)。次に、非検出カウンタの値を判定し(2006)する。前提としたデータの入力の場合sync非検出設定値218が2以上である場合にはsyncフラグ103を1とし(2007)、図17(B)へ移行する。前提としたデータの入力の場合2006の非検出カウンタの判定でsync非検出回数設定値218が例えば1である場合にはsync判定信号222を非検出、syncフラグを2とし(2008)図17(B)へ移行する。図17(B)以降の動作についてはデータに誤りを含まない場合の動作と同一である。

【0039】

次に連続して同期信号が誤りを含むデータの入力に対する動作について説明する。この場合の動作は1つ前のデータ迄誤りを含まず現同期信号に誤りが含まれている場合の動作と同一である。図16(A)の2005迄の動作は1つ前の同期信号迄誤りを含まず現同期信号に誤りが含まれるデータの入力に対する動作と同一である。図16(A)以降の動作について説明する。非検出カウンタの値を判定し(2006)、連続非検出回数がsync非検出設定値218以下である場合にはsyncフラグ103を1とし(2007)、図17(B)へ移行する。非検出カウンタの値が連続非検出のsync非検出回数設定値218以上と判定(2006)された場合にはsync判定信号222を非検出、syncフラグを2とし(2008)図17(B)へ移行する。(B)以降の動作は1つ前の同期信号まで誤りを含まず現同期信号に誤りが含まれるデータの入力に対する動作と同一である。

【0040】

次に、1つ前の同期信号迄誤りを含んでおり現同期信号で誤りを含まないデータの入力に対する動作について説明する。2003のwindowカウンタの判定においてwindowカウンタの値205が開放の値をとる場合はデータに誤りを含まない場合の動作と同一である。同期信号が入力された場合について説明する。図15の2012迄連続してデータに誤りを含まないデータに対する動作と同一である。2013で1つ前の同期パターンで連続して同期パターンが検出された回数がsync検出回数設定値214以上検出された場合検出を示すsync判定信号222の判定を行う。前提としているデータは1つ前の同期信号に誤りが含まれている為sync判定信号222は非検出を示すので201

10

20

30

40

50

4へ以降する。検出カウンタをインクリメントし、その後検出カウンタの値を判定する(2015)。検出カウンタの値がsync検出回数設定値214以上即ち前提としたデータの入力に対し、sync検出回数設定値が1である場合sync判定信号222を検出(2017)としsyncフラグ103を0とし(2018)図17(B)へ移行する。検出カウンタの値がsync検出設定値214以下即ち前提としたデータの入力に対し、sync検出回数設定値が2である場合であればsyncフラグ103を1とし(2018)図17(B)へ移行する。図17(B)以降の動作はデータに誤りを含まない場合と同一である。

【0041】

図17に示すフローの補完動作により同期信号が検出されない場合においてもsync取込みタイミング信号102を生成することができる。又、1つ前の同期信号検出が非検出状態で補完カウンタの値が1フレーム終了の値以下であっても、同期信号を検出すると補完カウンタをリセットしその同期信号を基点として以降検出を続ける。以上の方式により生成されたsync取込みタイミング信号102は、セクタ内位置検出手段へ送られる。

【0042】

次に図12に示されるセクタ内位置検出手段107の構成例について説明する。図18は図12に示されるセクタ内位置検出手段107の回路構成例を示す。図18において301はsync取込みタイミング信号102に従って復調データ106から抽出した同期信号を変換するsyncコード変換手段であり、302はその変換コードであるsyncコードであり、303は変換コードの有効及び無効を示す信号であるsyncコード判定信号である。304はsyncコードのp(p:自然数)値連続の並びにより検出位置コード305を生成するセクタ内位置検出手段である。306は検出位置コードが有効であることを示す検出位置コード有効信号であり、307は検出位置コードが無効であることを示す検出位置コード無効信号である。308位置コード検出判定手段でありカウンタ及びデコーダで構成されている。309は非検出判定手段でありカウンタ及びデコーダにより構成されている。310はマイコンからの連続検出回数の制御を行う為の位置コード検出回数設定値であり、311はマイコンからの連続非検出回数の制御を行う為の位置コード非検出回数設定値である。312は検出位置コードが検出回数設定値310以上連続して検出位置コード305が検出されたことを示す検出位置コード検出信号である。313は検出位置コードが非検出回数設定値311以上連続して検出位置コード305が検出されなかったことを示す検出位置コード非検出信号である。314は検出位置コードの補完を行う補完カウンタであり、315は位置コードである。316は位置コードの値によりカウンタのリセットを制御するリセット信号317を生成するデコーダである。318はセクタ内位置フラグをの切り換えを行うセクタ内位置フラグ判定手段であり、109はセクタ内位置フラグである。319はセクタアドレス取込みタイミング信号108を発生するデコーダである。

【0043】

図19、図20、図21、図22及び図23を用い回路動作を説明する。図19、図20、図21、図22及び図23は図18のセクタ内位置検出手段の動作を示したフローチャートである。

【0044】

図11のフォーマットに従った誤りのないデータが連続して入力されている場合について説明する。syncコード変換手段301において、上述した図12に示す同期信号検出手段101で生成されたsync取込みタイミング信号102により復調データ106から同期信号を取込む(3002)。取込んだsyncコードを変換し、syncコード302を生成する(3003)。次にセクタ内位置検出304においてsyncコード302のp(p:自然数)値連続の値により検出位置コード305を生成する(3004)。検出位置コード305はセクタをsyncコード302の連続した値よりq(q:自然数)分割し、それぞれのフレームに割り当てたコードである。syncコード302の連続した値が予測される連続した値に対応すれば図20の(A)へ移行する(3005)。図

10

20

30

40

50

20 (A)以降の動作について説明する。非検出判定309に含まれる連続非検出数をカウントする非検出カウンタをリセットする(3006)。次に位置コード検出信号312の判定を行う(3007)。検出位置コード検出信号312は、直前の検出位置コード305の状態を示しており、1の時検出を示し、0の時非検出を示すものとする。誤りのないデータが連続して入力されていることが前提となっているので位置コード検出信号312は検出である1を示す。検出信号が1を示す場合には既に1つ前の判定において連続検出数が位置コード検出設定値310以上となった事を示す為次の処理へ移行する。位置コード検出判定手段308にて検出カウンタ値と位置コード検出設定値310の比較を行う(3009)。3009の検出カウンタの判定で検出カウンタの値が位置コード検出回数設定値310以上となった場合は検出信号を1(3010)とし図22の(C)、(D)へ移行する。

10

【0045】

図22の(C)以降について説明する。(C)以降では検出位置コード検出信号312及び検出位置コード非検出信号313によりセクタ内位置フラグ109をセクタ内位置フラグ判定手段318にて切替えを行う(3012)。検出位置コード非検出信号313は、1の時非検出であることを示し、0の時検出を示す。検出位置コード検出信号312が1且つ検出位置コード非検出信号313が0を示す場合即ち検出位置コード305が連続して設定値以上検出された場合セクタ内位置フラグ109を0(3012a)、検出位置コード検出信号312が0且つ検出位置コード非検出信号313が1を示す場合即ち検出位置コード305が位置コード検出設定値310以下で連続して検出されていない状態又は位置コード非検出設定値311以下で連続して非検出状態の場合セクタ内位置フラグ109を1(3012b)、検出位置コード検出信号312が0且つ検出位置コード非検出信号313が1を示す場合セクタ内位置フラグ109を2(3012c)とする。

20

【0046】

(D)以降の処置では、先ず、検出位置コード検出信号312が検出を示すか判定を行う(3013)。前提とした入力データにおいては検出位置コード検出信号312が1を示す為、syncコードの連続値によって生成された検出位置コードを補完カウンタにロードする(3014)。出力形態としては、この場合は検出位置コード検出信号により検出位置コードをカウンタにロードしカウンタの出力を位置コードとしているが出力方式については限定しない。次に位置コード315が先頭を示す値となっているかの判定を行う(3018)。先頭を示す値であればセクタアドレス取込みゲートデコーダ319においてセクタアドレス取込みタイミング信号108が生成される(3019)。先頭以外の値であればセクタアドレス取込みタイミング信号108は生成されない(3020)。尚、セクタアドレス取込みタイミング信号108の生成はこの手法に限定されるものではなく、例えば位置コードを直接セクタアドレス検出手段へ送りそこで位置コードの値よりセクタの先頭を判定しセクタアドレスを取込む手法を取っても同様の結果が得られる。

30

【0047】

次に1つ前の同期信号まで誤りが含まれず現同期信号に誤りが含まれるデータの入力に対する動作について説明する。図19のフローチャートの3004迄の処理はデータに誤りを含まない場合と同一である。3005のsyncコード302の連続した値の判定で現同期信号に誤りが含まれている為連続した値が予測される値と対応しない為図21(B)へ移行する。図21(B)以降の動作について説明する。位置コード検出判定手段308に含まれる検出カウンタをリセットする(3021)。次に検出位置コード非検出信号313の判定を行う(3022)。検出位置コード非検出信号313は直前の検出位置コードの状態を示しており、1の時非検出を示し、0の時検出を示すものとする。現在の検出位置コードが無効即ち非検出である為、位置コード非検出判定309に含まれる非検出カウンタをインクリメントする(3023)。次の処理では非検出カウンタの判定を行う。位置コード非検出判定手段309にて非検出カウンタ値と位置コード非検出回数設定値311の比較を行い(3024)、非検出カウンタの値が位置コード非検出設定値311以下である場合検出位置コード非検出信号313を0(3025)とし図22の(C)、(

40

50

D)へ移行する。図22(C)以降の動作はデータに誤りを含まない場合と同一である。図22(D)以降の動作について説明する。検出位置コード検出信号312が検出を示すか判定を行う(3013)。前提としているデータは現同期信号に誤りが含まれている為検出位置コード検出信号312は無効である0を示す為3015へ移行する。3015では直前の位置コードの値を判定する。直前の位置コードがq分割された値の最終値以下であった場合は補完カウンタ314の値をインクリメント(3016)し位置コードとする。最終値を示す場合にはデコーダ316により補完カウンタ314のリセット信号317を生成し補完カウンタ314の値をリセットしその値を位置コードとする(3017)。3018以降の動作についてはデータに誤りを含まない場合の動作と同一である。

【0048】

次に同期信号に誤りを含むデータが連続して入力された場合の動作について説明する。この場合の動作は現同期信号が誤りを含む場合と同一である。

【0049】

次に1つ前の同期信号迄誤りを含み現同期信号で誤りを含まないデータの入力に対する動作について説明する。図19の3002から図20の3006迄の処理はデータに誤りを含まないデータの入力に対する動作と同一である。3007以降の動作について説明する。次に検出位置コード検出信号312の判定を行う(3007)。検出位置コード検出信号312は、直前の検出位置コード305の状態を示しており、1の時検出を示し、0の時非検出を示すものとする。検出位置コード検出信号312が0即ち直前の検出位置コード305で位置コード検出回数設定値310以上連続して検出位置コードが検出されていない場合、現在の検出位置コードが有効である為、位置コード検出判定手段308に含まれる連続検出数をカウントする検出カウンタをインクリメントする。即ち、連続検出回数に加える(3008)。3007の検出位置コード検出信号312判定で、検出信号が1を示す場合には既に1つ前の判定において連続検出数が位置コード検出回数設定値310以上となった事を示し処理へ移行する。位置コード検出判定手段308にて検出カウンタ値と位置コード検出設定値310の比較を行い(3009)、検出カウンタの値が位置コード検出設定値310以下である場合には検出位置コード検出信号312を0とし(3011)図22の(C)、(D)へ移行する。3009の検出カウンタの判定で検出カウンタの値が位置コード検出設定値310以上となった場合は検出信号を1(3010)とし図22の(C)、(D)へ移行する。

【0050】

図(C)、(D)以降の動作は同期信号に誤りを含むデータが連続して入力された場合と同一である。

【0051】

以上の方法により生成されたセクタアドレス取込みゲートはセクタアドレス検出手段へ送られる。

【0052】

次に図12に示されるセクタアドレス位置検出手段110の構成例について説明する。図24は図12に示されるセクタ内位置検出手段110の回路構成例を示す。図24において、セクタアドレス判定手段401はセクタアドレス取込みタイミング信号108により復調データ105内に含まれるセクタアドレスを抜き出し、現在のセクタアドレスの状態を示す信号402及び1つ前のセクタアドレスの状態を示す信号403を生成する。404はセクタアドレスである。405は正規のセクタアドレスがロードされるマスターカウンタであり、406はマスターカウンタ405の値を示す。407は現在のセクタアドレスの状態を示す信号402、直前のセクタアドレスの状態を示す信号403、セクタアドレス404及びマスターカウンタの値406によりマスターカウンタ405のロード信号408、セクタアドレス検出信号409、セクタアドレス非検出信号410を生成するデコーダである。411はマイコンからの連続検出回数制御の為のセクタアドレス検出回数設定値であり、412はマイコンからの連続非検出回数制御の為のセクタアドレス非検出回数設定値である。413はセクタアドレス検出判定手段であり、カウンタ及びカウンタ

10

20

30

40

50

値とセクタアドレス検出設定値 4 1 1 の比較を行うデコーダにて構成されている。4 1 4 はセクタアドレス検出判定手段 4 1 3 により生成されたマスターカウンタ 4 0 5 及び補完カウンタ 4 1 5 のロード制御信号であり、4 1 6 は検出回数設定値 4 1 1 以上連続してセクタアドレスが検出された場合セクタアドレス検出判定手段 4 1 3 により生成される連続検出信号である。4 1 7 はセクタアドレス非検出判定手段であり、カウンタ及びカウンタ値とセクタアドレス非検出設定値 4 1 2 の比較を行うデコーダにて構成されている。4 1 8 は非検出回数設定値 4 1 2 以上連続してセクタアドレスが検出されない場合にセクタアドレス非検出判定手段 4 1 7 により生成される連続非検出信号である。4 1 9 はセクタアドレスフラグ判定手段であり、セクタアドレスフラグ 1 1 3 を生成する。4 2 0 はセクタアドレスの状態を判定するセクタアドレス状態判定手段であり、1 1 2 のセクタアドレスの状態を示すセクタアドレス状態信号を生成する。1 1 1 は検出後のセクタアドレスを示す。4 2 1 はマイコンからのセクタアドレス判定制御の設定値である。

10

【 0 0 5 3 】

図 2 5、図 2 6、図 2 7、図 2 8 及び図 2 9 を用い回路動作を説明する。図 2 5、図 2 6、図 2 7、図 2 8 及び図 2 9 は図 2 4 に示すセクタアドレス検出手段の動作を示すフローチャートである。

【 0 0 5 4 】

図 1 1 のフォーマットに従った誤りのない又は、I E D によりセクタアドレス 4 0 4 が訂正可能なデータが連続して入力された場合の動作について説明する。セクタアドレス判定手段 4 0 1 で図 1 2 に示すセクタ内位置検出手段 1 0 7 で生成されたセクタアドレス取込みタイミング信号 1 0 8 により復調データ 1 0 6 からセクタアドレスを取込む (4 0 0 1)。次にセクタアドレスの判定を行う。ここでは、セクタアドレス状態を示す値は、0 : 誤り無、1 : 誤りを含むが I E D による訂正が可能、2 : I E D による訂正が不可能の 3 値をとるものとするが、判定基準及び割り当てはこれに限定しない (4 0 0 2)。次にセクタアドレス判定制御 4 2 1 により I E D によるセクタアドレス訂正の有無を設定する (4 0 0 3)。I E D による訂正を行う設定であればセクタアドレス判定 4 0 1 にて訂正を行い (4 0 0 4)、I E D による訂正を行わない設定であれば訂正しない。次にデコーダ 4 0 7 にて現在のセクタアドレスの状態を示す信号 4 0 2 の判定を行う。現在のセクタアドレスの状態を示す信号 4 0 2 は入力データの前提から 0 又は 1 である為次の処理へ移行する (4 0 0 5)。次の処理ではセクタアドレスの連続性判定の有無の判定を行う (4 0 0 6)。連続性判定無の場合にはセクタアドレス非検出判定手段 4 1 7 に含まれる非検出カウンタをリセットし図 2 6 (A) へ移行する (4 0 0 9)。連続性判定有りの場合には直前のセクタアドレスの状態を示す信号 4 0 3 により直前のセクタアドレスの状態判定を行う。 (4 0 0 7)。直前のセクタアドレスの状態を示す信号 4 0 3 は入力データの前提より 0 又は 1 を示す為処理 4 0 0 8 へ移行する。4 0 0 8 ではセクタアドレス 4 0 4 とマスターカウンタ値 4 0 6 をデコーダ 4 0 7 で比較を行う。入力データの前提からセクタアドレス 4 0 4 とマスターカウンタ値 4 0 6 は一致するので、非検出カウンタをリセットし図 2 6 (A) へ移行する (4 0 0 9)。次に図 2 6 の (A) 以降の処理について説明する。 (A) に移行するのは、1 つ前のセクタアドレス及び現在のセクタアドレスが誤りを含まない又は I E D による訂正が可能な場合である。検出カウンタをインクリメント即ち現在処理中のセクタアドレスを連続検出としてカウントし (4 0 1 1)、セクタアドレス検出判定手段 4 1 3 において検出カウンタの値とセクタアドレス検出設定値 4 1 1 の比較を行い (4 0 1 2)、現在処理中のセクタアドレス 4 0 4 で連続検出数がセクタアドレス検出設定値 4 1 1 以上である場合にはマスターカウンタ 4 0 5、補完カウンタ 4 1 5 へ取込んだセクタアドレス 4 0 4 をロードする。この時、I E D による訂正有りが選択されている場合には I E D による訂正済みのセクタアドレス 4 0 4 がロードされる (4 0 1 3)。その後、セクタアドレスフラグ判定手段 4 1 9 によりセクタアドレスフラグ 1 1 3 を 0 (4 0 1 4)、セクタアドレス状態判定手段 4 2 0 によりセクタアドレス状態 1 1 2 を有効とし (4 0 1 5)、図 2 9 の (D) へ移行する。図 2 9 (D) 以降の処理では、マスターカウンタ 4 0 5 をインクリメントし (4 0 2 5)、補完カウンタの値をセク

20

30

40

50

タアドレスとして(4026)、検出処理後のセクタアドレス111、セクタアドレスステート信号112を出力する(4027)。

【0055】

次に1つ前のセクタアドレス迄誤りが含まれず現セクタアドレスに誤りが含まれ且つIEDによる訂正が不可能なデータの入力に対する動作について説明する。図25の4004迄の処理は誤りを含まないデータの入力に対する動作と同一である。4005の判定で現セクタアドレスはIEDによって訂正が可能である為現在のセクタアドレスの状態を示す信号402は2を示す為4010の処理へ移行する。4010では検出カウンタをリセットし図27(B)へ移行する。図27(B)以降の動作について説明する。先ず、連続性判定の有無を判定する(4016)。連続性判定が無しである場合は補完カウンタ415をインクリメントし図28(C)へ移行する(4019)。連続性判定有りの場合は直前のセクタアドレスの状態を示す信号403を判定する(4017)。1つ前のセクタアドレスの状態を示す信号が2即ちIEDによる訂正が不可能である場合は補完カウンタ415をインクリメントし図28(C)へ移行する(4019)。1つ前のセクタアドレスの状態を示す信号403が0又は1即ち誤り無し又はIEDによる訂正が可能である場合はマスターカウンタ405に現在のセクタアドレス404をロードする(4018)。その後、補完カウンタをインクリメントし図28(C)へ移行する。図28(C)以降の動作について説明する。セクタアドレス非検出判定手段417に含まれる非検出カウンタをインクリメントする(4020)。次に非検出カウンタの値とセクタアドレス非検出設定値412をセクタアドレス非検出判定手段417に含まれるデコーダにて比較する(4021)。非検出カウンタの値がセクタアドレス非検出設定値412以上である場合にはセクタアドレス非検出手段417にてセクタアドレス非検出信号418を生成しセクタアドレスフラグ判定手段419でセクタアドレスフラグ113を2とする(4022)。次にセクタアドレス非検出信号418によりセクタアドレスステート判定手段420でセクタアドレスステート112を無効とし(4023)図29(D)へ移行する。4021の非検出カウンタ値の判定で非検出カウンタの値がセクタアドレス非検出設定値412以下である場合にはセクタアドレスフラグ判定手段419でセクタアドレスフラグ113を1とし(4024)図29(D)へ移行する。図29(D)以降の動作はデータに誤りを含まない又はIEDによりセクタアドレス404の訂正が可能なデータの入力に対する動作と同一である。

【0056】

次にIEDによりセクタアドレス404の訂正が不可能なデータの入力に対する動作について説明する。この場合の動作は1つ前のデータに誤りを含まない又はIEDによりセクタアドレス404が訂正可能なデータの入力と同一である。

次に1つ前のデータまでIEDによるセクタアドレスの訂正が不可能なデータであり現セクタアドレス404に誤りを含まない又はIEDによるセクタアドレス404の訂正が可能であるデータの入力に対する動作について説明する。図25の4001から4005迄はデータに誤りを含まない又はIEDによる訂正が可能であるデータの入力に対する動作と同一である。4007でセクタアドレス404の連続性を判定しない場合はデータに誤りを含まない又はIEDによる訂正が可能であるデータの入力に対する動作と同一である。セクタアドレスの連続性を判定する場合、4009に移行し直前のセクタアドレスの状態を示す信号403の判定で直前のセクタアドレス404はIEDによる訂正が不可能である為直前のセクタアドレスの状態を示す信号403は2を示している為4010へ移行する。4010移行の処理は1つ前のセクタアドレス迄誤りが含まれず現セクタアドレスに誤りが含まれ且つIEDによる訂正が不可能なデータの入力に対する動作と同一である。

【0057】

以上の動作によって正規セクタアドレス若しくは訂正可能なセクタアドレスについてはそのまま出力し、不正なセクタアドレスの入力に対しては補完値をセクタアドレスとして出力する事が出来る。セクタアドレスの下位4ビット及びセクタアドレスステートはブロッ

10

20

30

40

50

ク先頭検出手段へ送られる。

【 0 0 5 8 】

次に図 1 2 に示されるブロック先頭検出手段 1 1 4 の構成例について説明する。図 3 0 は図 1 2 に示したブロック先頭検出手段 1 1 4 の回路構成例である。図 3 0 において 5 0 1 は連続非検出制御のためのブロック先頭非検出設定値である。5 0 2 は判定デコーダであり、5 0 3 はセクタ数をカウントするカウンタである。5 0 4 はカウンタ 5 0 3 の値であり、5 0 5 はセレクト信号である。5 0 6 はカウンタのリセット信号である。5 0 7 はフラグ制御信号である。5 0 8 はカウンタ 5 0 3 にロードする値を 5 0 5 によって切り替え、セレクトデータ 5 0 9 を生成するセクタである。5 1 0 はカウンタの値 5 0 4 及びフラグ制御信号 5 0 7 によりブロック先頭フラグ 1 1 5 を切り替えるブロック先頭フラグ判定手段である。1 1 5 はブロック先頭フラグであり 1 1 はブロック先頭検出信号である。

10

【 0 0 5 9 】

図 3 1、図 3 2 及び図 3 3 を用い回路動作を説明する。図 3 1、図 3 2 及び図 3 3 は図 3 0 に示されるブロック先頭検出手段の動作をフローチャートにより示したものである。図 1 2 に示されるセクタアドレス検出手段 1 1 0 にて生成されたセクタアドレス 1 1 1 及びセクタアドレスステート 1 1 2 を判定デコーダ 5 0 2 に取込む (5 0 0 2)。次にブロック先頭フラグの判定を行う。この時、ブロック先頭フラグ 1 1 5 の値が 2 であれば図 3 2 の (A) へ移行する (5 0 0 3)。0 又は 1 をとる場合はカウンタ 5 0 3 をインクリメントし (5 0 0 4)、カウンタ値の判定を行う (5 0 0 5)。カウンタ 5 0 3 はブロック内のセクタ数をカウントするカウンタであり 1 度ブロックの先頭を検出したところからインクリメントを開始する。このカウンタの値が 1 6 未満である場合には次のセクタアドレスの入力を待つ (5 0 0 5)。

20

【 0 0 6 0 】

カウンタ値が 1 6 以上の値をとる場合については、正常なデータの 1 ブロックは 1 6 個のセクタにより構成されている為にカウンタの値が 1 6 である時ブロックの先頭が来ると予測される。カウンタ値が 1 6 であれば図 3 2 の (A) へ移行する。1 以上の値をとれば図 3 3 の (B) へ移行する (5 0 0 6)。

【 0 0 6 1 】

次に図 3 2 の (A) 以降の動作について説明する。まずセクタアドレスステート 1 1 2 を判定する。セクタアドレスステートが無効であることを示す場合は次の入力を待ち、有効であれば次の処理へ移行する (5 0 0 7)。次に検出処理後のセクタアドレス 1 1 1 の値を判定する。1 ブロック 1 6 セクタであるので 1 ブロック内でセクタアドレスの下位 4 ビットは 2 進数で 0 0 0 0 b ~ 1 1 1 1 b の間で推移する。従って、ブロックの先頭のセクタアドレスの下位 4 ビットは 0 0 0 0 b である。検出処理後のセクタアドレス 1 1 1 の値が 0 0 0 0 b 即ちブロックの先頭を示す検出処理後のセクタアドレス 1 1 1 でなければ次の入力待ちとなり、検出処理後のセクタアドレス 1 1 1 が 0 0 0 0 b であれば次の処理へ移行する (5 0 0 8)。従って、次の処理へ移行するのはセクタアドレスステート 1 1 2 が有効であり且つセクタアドレスが 0 0 0 0 b である場合即ちブロック先頭を検出した場合である。カウンタ 5 0 3 をリセットし (5 0 0 9)、ブロック先頭フラグ判定 5 1 0 でブロック先頭フラグを 0 とし (5 0 1 0)、デコーダ 5 0 2 でブロック先頭を検出し (5 0 1 1)、ブロック先頭検出信号 1 1 を出力する (5 0 1 2)。

30

40

【 0 0 6 2 】

図 3 3 (B) 以降の処理について説明する。図 3 3 (B) へ以降するのは 5 0 0 6 のカウンタ 5 0 3 判定でカウンタ 5 0 3 の値が 1 7 以上を示した場合即ちブロック先頭が検出されなかった場合である。カウンタ 5 0 3 の値がブロック先頭非検出設定値 5 0 1 を比較し (5 0 1 4) カウンタ 5 0 3 の値と設定値 5 0 1 が一致した場合、カウンタ 5 0 3 をホールドし (5 0 1 6)、ブロック先頭フラグを 2 として次の入力待ちとなる (5 0 1 6)。

【 0 0 6 3 】

5 0 1 4 のカウンタ 5 0 3 の判定でカウンタ 5 0 3 の値が設定値 5 0 1 以下であった場合、セクタアドレスステート 1 1 2 の判定を行う (5 0 1 7)。セクタアドレスステート 1

50

1 2が無効であった場合、ブロック先頭フラグを1とし(5 0 1 8)次の入力待ちとなる。5 0 1 7のセクタアドレスステート1 1 2判定でセクタアドレスステート1 1 2が有効を示す場合はカウンタ5 0 3に検出処理後のセクタアドレス1 1 1をロードし(5 0 1 9)、ブロック先頭フラグを0とし(5 0 2 0)、ブロック先頭を検出し(5 0 2 1)、ブロック先頭検出信号1 1を出力する(5 0 2 2)。従って、ブロックの先頭が検出されない場合には次の有効なセクタアドレスが入力されたところ即ちセクタ先頭でブロック先頭検出信号を生成する。セクタアドレスステートが無効であればフラグ制御信号によりフラグ判定においてブロック先頭フラグを1とし次の入力进行待つ。

【0 0 6 4】

以上この方式を採用し、連続して検出された信号によりブロック先頭検出を行うことによって確実にブロック先頭検出が行え、正確な誤り訂正開始信号を発生することができ、復調手段にてブロックを管理することができる。又、各検出手段で連続検出数設定値及び連続非検出数設定値を切り替え、補完動作によりブロック先頭検出を行うことができる。

【0 0 6 5】

従って、正常なデータのブロック先頭のみを検出し、誤り訂正開始信号を正確に発生することができる。

【0 0 6 6】

次に図3 4のフォーマットに従ったデータの入力に対する動作について説明する。図3 4について説明する。6 0 1は付加データ1であり6 0 2はデータ領域である。6 0 2のデータ領域に収められるデータフォーマットは6 0 3でありこれは図5に示すセクタ構造に付加データ及び主データに付加された列方向の誤り訂正符号PO、付加データ及び主データ及びPOに付加された行方向の誤り訂正符号を付加したフォーマットである。6 0 5の付加データは図7のセクタ構造と同一である。6 0 6は付加データ2である。6 0 1の付加データ1の構造を図3 5に示す。7 0 1はセクタ番号であり、7 0 2は同期信号である。図3 4及び図3 6に示すフォーマットに従ったデータが連続して入力されることを前提とする。

【0 0 6 7】

図3 4及び図3 5に示されるデータは図3 5に示される付加データ1構造に示されるセクタ番号7 0 1により管理されており、ブロック先頭であることをセクタ番号7 0 1により検出すると図7に示されるID構造のsector number(セクタアドレス)を全て0に置き換える。その後順次インクリメントした値を埋め込む。セクタアドレスを埋め込まれたデータは図1に示される復調手段8に入力される。復調手段8では、図5及び図6に示されるデータの入力に対する場合と同様の各検出動作を行う。図1 2に示されるブロック先頭検出手段1 1 4においてはセクタアドレス1 1 1及びセクタアドレスステート1 1 2によりブロック先頭の検出を行うが、図3 4に示されるフォーマットに従ったデータの入力の際は図3 2に示される5 0 0 7のセクタアドレスステート判定を無視し、5 0 0 8のセクタアドレス値判定のみでブロック先頭を検出するモードに切り替える事が可能である。

【0 0 6 8】

以上の方式をとることにより実際にはセクタアドレス1 1 4の値が0 0 0 0 bでないセクタをブロック先頭として扱う場合においてもブロック先頭検出信号1 1を生成することができる。従って、図3 4及び図3 5に示される様な断続したデータの入力に対しても確實且つ正確にブロック切替信号1 1を生成することができる。又、図3 4及び図3 5に示すデータフォーマットに限らずデータが媒体上に間欠的に再生された場合の再生信号についても前記動作により確實且つ正確にブロック先頭検出信号1 1を生成することができる。

【0 0 6 9】

次に、図4を用いて説明したRAM 1 2のRAMマップを更に詳しく説明する。図3 6は、図4と同じく1 4個のブロックのデータが一時記憶される。各ブロックのデータは、図6に示す構造を持つ。データは図4の説明と同じく、まず1ブロックRAM 1 2に書き込まれる。図4で示すところのアドレス0 0 0 0から書き込まれるとする。この場合1ブロックの内メインデータは、メインデータブロック1のエリア(3 5 0 1)、メインデータ

10

20

30

40

50

に付加された P I コードは、P I コードブロック 1 のエリア (3 5 0 2)、メインデータに付加された P O コードは、P O コードブロック a のエリア (3 5 2 9)、P O コードに付加された P I コードは、P I コードブロック a (3 5 3 0) のエリアにそれぞれ書き込まれる。図 4 の説明に記載されたように、次のブロックの復調が開始されると前のブロックのデータの誤り訂正が始まる。即ち、次のブロックの復調データのうちメインデータは、メインデータブロック 2 のエリア (3 5 0 3)、メインデータに付加された P I コードは、P I コードブロック 2 のエリア (3 5 0 4)、メインデータに付加された P O コードは、P O コードブロック b のエリア (3 5 3 1)、P O コードに付加された P I コードは、P I コードブロック b (3 5 3 2) のエリアにそれぞれ書き込まれる。誤り訂正はエリア (3 5 0 1) (3 5 0 2) (3 5 2 9) (3 5 3 0) のデータに対して行われる。なお、誤り訂正 1 ブロックの処理時間は、復調 1 ブロックの処理時間より短い場合を考える。更に次の復調データは、ブロック 3 及びブロック c の各エリア (3 5 0 5) (3 5 0 6) (3 5 3 3) (3 5 3 4) に書き込まれると同時にブロック 2 及びブロック b の各エリア (3 5 0 3) (3 5 0 4) (3 5 3 1) (3 5 3 2) の誤り訂正処理が行われる。更に次のデータが復調されるとブロック 4 及びブロック a の各エリアに書き込まれ、誤り訂正処理はブロック 3 及びブロック c のデータに対して行われる。上記の説明の通り、1 ブロックのデータに対し、P O と P O に付加された P I は、3 ブロック分のリング状のバッファ (3 5 2 9) から (3 5 3 4) を用いて図 4 で説明された処理が行われる。一方、メインデータとメインデータに付加された P I は 1 4 個分のブロックバッファエリア 3 5 0 1 から 3 5 2 8 をリング状のバッファとして図 4 で説明された処理が行われる。P O 及び P O に付加された P I を記憶するエリアの方が小さいため、訂正処理が終了した後、外部ヘデータを出力する前に P O 及び P O に付加された P I は、後から復調によって書き込まれるデータによって上書きされる可能性がある。しかし、外部へのデータ出力は、メインデータのみ必要であって、訂正処理終了後は P I、P O は必要ないため問題ない。図 3 6 の R A M マップでは、P I 用のエリアは 1 4 ブロックとしているが、上記の理由によって 3 ブロック分としても構わない。(例えば 3 5 0 2、3 5 0 4、3 5 0 6 だけにする)しかし、復調から読みだされる順序とアドレス順を大きく変える必要が生じる。また、P O と P O に付加された P I は 3 ブロック分あるがこれにより、復調 1 ブロックの処理の方が誤り訂正 1 ブロックの処理より早くなっても 1 ブロック分の余裕があるので、訂正処理前の P O 及び P I のエリアに復調されたデータが即時に上書きされる事はない。更に復調 1 ブロックの処理の方が訂正 1 ブロックの処理より早くなったのが一時的ならば、訂正処理は、処理速度が定常に戻った後、復調に追い付くまで複数ブロック分、連続して処理し、1 ブロック分の余裕はもとに戻る。即ち図 9 において、復調のブロック C が訂正のブロック B より短い場合、訂正 C は、訂正 B の終了と共に始まる。それにより復調ブロック E の開始以前に訂正ブロック C が終了すれば 1 ブロック分の余裕が元にもどる。従って、復調系で誤動作が生じブロックの切替が早くおいても問題ない。また、アクセス時にモーター制御がおくれて、一時的に入力周波数が高くなっても問題はない。

【 0 0 7 0 】

アクセス時の動作に付いて説明する。

【 0 0 7 1 】

図 9 は、アクセス信号が入力されたときの復調にかかる時間及び、誤り訂正にかかる時間の相対関係を示した図である。復調とはデータの復調にかかる時間を示し、訂正とは誤り訂正にかかる時間を示し、再生とは、復調、又は誤り訂正を行い、データを再生している状態を示し、アクセス状態とは記録媒体に記録されているデータを、記録されている順ではなく、順不同に再生する為に、再生するデータを探すことである。具体的には、ピックアップが記録媒体上を移動している状態である。アクセス状態中は、ブロックの復調は行われず、目的のデータが入力されるまで待つ。実施例の図 9 では、ブロック B の復調終了後にアクセス状態になった場合である。ブロック B の復調後、アクセス中はデータ入力がないため、復調を行うことができない。誤り訂正は次に復調を行うブロックの先頭検出信号によって開始される。通常はアクセス中は復調されるデータの入力がないため、プロ

ック先頭検出信号がなく、誤り訂正を行うことができない。

【 0 0 7 2 】

図 1 0 は、新たなモードを設定し、アクセス中も誤り訂正を行う場合の復調にかかる時間及び、誤り訂正にかかる時間の相対関係を示した図である。アクセス時、及び、最終データの復調時に、マイコンがそのことを示す信号を出す。復調手段では、その信号を検出すると、ブロック先頭検出信号を、最後のデータの最後尾で内挿する。誤り訂正手段では、内挿されたブロック検出信号を検出すると、誤り訂正を開始する。

【 0 0 7 3 】

以上、このモードを追加することにより、誤り訂正をアクセス中に行えるので、小容量のデータをランダムにアクセスして再生する場合、出力を速く行なうことが出来る。

10

【 0 0 7 4 】

【発明の効果】

以上、本発明によれば、入力されるデータレートに同期して復調を行う。誤り訂正は、固定の周波数のクロックで行い、誤り訂正にかかる時間は最大線速度で再生した場合の復調にかかる時間よりも短い。その為、データが読み取れない場合でも、誤り訂正は復調の影響を受けることなく、信頼性を高めることが出来る。

【図面の簡単な説明】

【図 1】誤り訂正のブロック図。

【図 2】誤り訂正の状態遷移図。

【図 3】標準速、及び、2 倍速における復調にかかる時間と、誤り訂正にかかる時間の相対関係を示した図。

20

【図 4】 RAM内のデータの配列を示した図。

【図 5】データのセクタ構造の説明図。

【図 6】データのECCブロックの構造の説明図。

【図 7】データのIDの構造の説明図。

【図 8】データのブロック先頭のIDの構造の説明図。

【図 9】アクセス信号入力時の復調にかかる時間と、誤り訂正にかかる時間の相対関係を示した図。

【図 1 0】新モードにおけるアクセス信号入力時の復調にかかる時間と、誤り訂正にかかる時間の相対関係を示した図。

30

【図 1 1】8 - 1 6 変調され同期信号が付加された 1 ブロックのフォーマット。

【図 1 2】復調手段構成ブロック図

【図 1 3】復調手段における信号処理タイミングチャート

【図 1 4】同期検出手段ブロック図

【図 1 5】同期検出手段フローチャート

【図 1 6】同期検出手段フローチャート

【図 1 7】同期検出手段フローチャート

【図 1 8】セクタ内位置検出手段ブロック図

【図 1 9】セクタ内位置手段フローチャート

【図 2 0】セクタ内位置手段フローチャート

40

【図 2 1】セクタ内位置手段フローチャート

【図 2 2】セクタ内位置手段フローチャート

【図 2 3】セクタ内位置手段フローチャート

【図 2 4】セクタアドレス検出手段ブロック図

【図 2 5】セクタアドレス検出手段フローチャート

【図 2 6】セクタアドレス検出手段フローチャート

【図 2 7】セクタアドレス検出手段フローチャート

【図 2 8】セクタアドレス検出手段フローチャート

【図 2 9】セクタアドレス検出手段フローチャート

【図 3 0】ブロック先頭検出手段ブロック図

50

【図 3 1】ブロック先頭検出手段フローチャート

【図 3 2】ブロック先頭検出手段フローチャート

【図 3 3】ブロック先頭検出手段フローチャート

【図 3 4】データフォーマット


【図 3 5】付加データ 1 構造

【図 3 6】RAM マップ詳細図


【符号の説明】

1・・・ディスク、2・・・サーボモータ、3・・・ピックアップ、4・・・データ、5・・・PLL、6・・・再生クロック、7・・・シリアルデータ、8・・・復調手段、9・・・サーボコントロール信号、10、16、23、24、18・・・パラレルデータ、11・・・ブロック先頭検出信号、12・・・RAM、13・・・出力手段、14・・・出力OK信号、15・・・データ請求信号、17・・・誤り訂正手段、18・・・誤り訂正終了信号、19・・・復調カウンタ、20・・・誤り訂正カウンタ、21・・・比較手段、22・・・誤り訂正開始信号、25・・・マイコン、26・・・アクセス信号、101・・・同期検出手段、102・・・sync 取込みタイミング信号、103・・・sync フラグ、104・・・パラレルデータ、105・・・復調回路、106・・・復調後のデータ、107・・・セクタ内位置検出手段、108・・・セクタアドレス取込みタイミング信号、109・・・セクタ内位置フラグ、110・・・セクタアドレス検出手段、111・・・セクタアドレス、112・・・セクタアドレスステート、113・・・セクタアドレスフラグ、114・・・ブロック先頭検出手段、115・・・ブロック先頭フラグ、151・・・sync コード、152・・・位置コード、201・・・同期判定手段、202・・・パラレルデータ、203・・・同期検出信号、204・・・window カウンタ、205・・・window カウンタ値、206・・・window 設定値、207・・・デコーダ、208・・・window 開放命令、209・・・window 閉鎖命令、210・・・window 制御、211・・・window、212・・・検出判定手段、213・・・正規検出信号、214・・・sync 検出設定値、215・・・sync 検出判定手段、216・・・連続検出信号、217・・・sync フラグ判定手段、218・・・sync 非検出設定値、219・・・sync 非検出判定手段、220・・・連続非検出信号、221・・・sync 判定手段、222・・・sync 判定信号、223・・・補完制御手段、301・・・sync コード変換手段、302・・・sync コード、303・・・変換コードの有効及び無効を示す信号、304・・・セクタ内位置検出手段、305・・・検出位置コード、306・・・検出位置コード有効信号、307・・・検出位置コード無効信号、308・・・位置コード検出判定手段、309・・・位置コード非検出判定手段、310・・・位置コード検出設定値、311・・・位置コード非検出設定値、312・・・検出位置コード検出信号、313・・・検出位置コード非検出信号、314・・・補完カウンタ、315・・・位置コード、316・・・デコーダ、317・・・補完カウンタリセット信号、318・・・セクタ内位置フラグ判定手段、319・・・セクタアドレス取込みゲートデコーダ、401・・・セクタアドレス判定手段、402・・・現在のセクタアドレスの状態を示す信号、403・・・1つ前のセクタアドレスの状態を示す信号、404・・・セクタアドレス、405・・・マスターカウンタ、406・・・マスターカウンタの値、407・・・デコーダ、408・・・ロード信号、409・・・セクタアドレス検出信号、410・・・セクタアドレス非検出信号、411・・・セクタアドレス検出設定値、412・・・セクタアドレス非検出設定値、413・・・セクタアドレス検出判定手段、414・・・ロード制御信号、415・・・補完カウンタ、416・・・連続検出信号、417・・・セクタアドレス非検出判定手段、418・・・セクタアドレス連続非検出信号、419・・・フラグ判定手段、420・・・セクタアドレスステート判定手段、421・・・セクタアドレス判定制御設定値、501・・・ブロック先頭非検出設定値、502・・・判定デコーダ、503・・・カウンタ、504・・・カウンタ値、505・・・セレクト信号、506・・・リセット信号、507・・・フラグ制御信号、508・・・セクタ、509・・・セレクトデータ、510・・・ブロック先頭フラグ判定手段


【図 1】




【図 2】




【図 4】




【図 5】




【図 3】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【 図 1 4 】




【 図 1 5 】




【 ㄨ 1 6 】




【 図 1 7 】




【図 18】




【図 19】




【図 20】




【図 21】




【図 22】




【図 2 3】




【図 2 4】




【図 2 5】




【図 2 6】




【図 27】




【図 28】




【図 30】




【図 29】




【図 31】




【図 3 2】




【図 3 3】




【図 3 4】



【図 3 6】



【図 3 5】



フロントページの続き

- (72)発明者 平林 正幸
神奈川県横浜市戸塚区吉田町 2 9 2 番地株式会社日立製作所マルチメディアシステム開発本部内
- (72)発明者 竹内 敏文
神奈川県横浜市戸塚区吉田町 2 9 2 番地株式会社日立製作所マルチメディアシステム開発本部内
- (72)発明者 郡司 浩行
神奈川県横浜市戸塚区吉田町 2 9 2 番地株式会社日立製作所映像情報メディア事業部内

合議体

審判長 小松 正
審判官 石川 正二
審判官 早川 学

- (58)調査した分野(Int.Cl. , D B 名)
G11B20/18