

I311904

(此處由本局於收
文時黏貼條碼)

公告本

761220

發明專利說明書

(本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：95112861

※申請日期：95 年 04 月 11 日

※IPC 分類：H05K 9/00

一、發明名稱：

(中) 被屏蔽的電子電路單元，及其製造方法
(英)

二、申請人：(共 1 人)

1. 姓 名：(中) 阿爾普士電氣股份有限公司
(英) ALPS ELECTRIC CO., LTD.

代表人：(中) 1. 片岡政隆
(英)

地 址：(中) 日本國東京都大田區雪谷大塚町一番七號
(英)

國籍：(中英) 日本 JAPAN

三、發明人：(共 1 人)

1. 姓 名：(中) 古賀一正
(英)

國 籍：(中) 日本
(英) JAPAN

四、聲明事項：

◎本案申請前已向下列國家(地區)申請專利 ☐ 主張國際優先權：

【格式請依：受理國家(地區)；申請日；申請案號數 順序註記】

1. 日本 ; 2005/05/25 ; 2005-152561 ☒ 有主張優先權

I311904

(此處由本局於收
文時黏貼條碼)

公告本

761220

發明專利說明書

(本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：95112861

※申請日期：95 年 04 月 11 日

※IPC 分類：H05K 9/00

一、發明名稱：

(中) 被屏蔽的電子電路單元，及其製造方法
(英)

二、申請人：(共 1 人)

1. 姓 名：(中) 阿爾普士電氣股份有限公司
(英) ALPS ELECTRIC CO., LTD.

代表人：(中) 1. 片岡政隆
(英)

地 址：(中) 日本國東京都大田區雪谷大塚町一番七號
(英)

國籍：(中英) 日本 JAPAN

三、發明人：(共 1 人)

1. 姓 名：(中) 古賀一正
(英)

國 籍：(中) 日本
(英) JAPAN

四、聲明事項：

◎本案申請前已向下列國家(地區)申請專利 ☐ 主張國際優先權：

【格式請依：受理國家(地區)；申請日；申請案號數 順序註記】

1. 日本 ; 2005/05/25 ; 2005-152561 ☒ 有主張優先權

(1)

九、發明說明

【發明所屬之技術領域】

本發明關於適合使用於電壓控制器等的被屏蔽的電子電路單元及其製造方法。

【先前技術】

第 36 圖是現有的電子電路單元的主要部分截面圖，第 37 圖是表示現有的電子電路單元的製造方法的主要部分截面圖，接著，依據第 36 圖說明現有的電子電路單元的結構，在多層基板 51 設置有具有信號用圖案 52 與接地用圖案 53 的配線圖案 P1，該配線圖案 P1 的信號用圖案 52 被設置在多層基板 51 的上表面與積層間（積層內），且具有設置在多層基板 51 的側面的下方部的端子部 52a，並且，接地用圖案 53 被設置在多層基板 51 的上表面與下表面。

由晶片零件構成的電子零件 54 具有設置在兩端部的第一、第二電極 54a、54b，該電子零件 54 被載置於多層基板 51 的上表面，第一電極 54a 被錫焊於信號用圖案 52，並且第二電極 54b 被錫焊於接地用圖案 53，從而電子零件 54 被搭載於多層基板 51 的上表面。

由絕緣材料構成的封固樹脂部 55，在埋設有電子零件 54 的狀態下，被設置在多層基板 51 的上表面，並且在該封固樹脂部 55 設置有從上表面部至接地用的第二電極 54b 的盲狀孔 55a。

(2)

而且，進行電屏蔽的金屬膜 56 被設置於封固樹脂部 55 的上表面部、盲狀孔 55a 的壁面、以及位於盲狀孔 55a 的底部的第二電極 54b，從而形成現有的電子電路單元。

在此雖然沒有圖示出，不過具有這樣的結構的現有的電子電路單元，其多層基板 51 的下表面被載置於母基板，設置在多層基板 51 的側面的端子部 52a 被錫焊於設置在母基板上的導電圖案，從而現有的電子電路單元被面安裝於母基板。

但是，因為現有的電子電路單元是進行電屏蔽的金屬膜 56 只被設置在封固樹脂部 55 的上表面部的結構，所以利用金屬膜 56 來進行的電屏蔽不充分，而且因為金屬膜 56 被設置在盲狀孔 55a 內，所以特別是在金屬膜 56 利用電鍍來形成時，在盲狀孔 55a 內的電鍍液的循環不充分，從而金屬膜 56 對第二電極 54b 的附著變得不可靠。

接著，依據第 37 圖說明現有的電子電路單元的製造方法，首先，準備用於形成多個多層基板 51 的集合基板 57，在該集合基板 57 上對應於各個多層基板 51 來搭載電子零件 54。

接著，在集合基板 57 的上表面埋設電子零件 54，在第二電極 54b 的位置設置具有盲狀孔 55a 的封固樹脂部 55，之後，設置形成在封固樹脂部 55 的上表面部與盲狀孔 55a 內的、且連接於第二電極 54b 的金屬膜 56，然後在相互緊鄰的多層基板 51 間的位置，集合基板 57 與封固樹脂部 55 在切斷線 S3 的位置被切斷，電子電路單元被各

(3)

個地斷開，從而完成現有的電子電路單元的製造。

但是，因為現有的電子電路單元的製造方法，進行電屏蔽的金屬膜 56 只被設置在封固樹脂部 55 的上表面部，所以利用金屬膜 56 來進行的電屏蔽不充分，而且因為金屬膜 56 被設置在盲狀孔 55a 內，所以特別是在金屬膜 56 利用電鍍來形成時，在盲狀孔 55a 內的電鍍液的循環不充分，從而金屬膜 56 對第二電極 54b 的附著變得不可靠。

因為現有的電子電路單元及其製造方法是進行電屏蔽的金屬膜 56 只被設置在封固樹脂部 55 的上表面部的結構，所以有如下問題：利用金屬膜 56 來進行的電屏蔽不充分，而且因為金屬膜 56 被設置在盲狀孔 55a 內，所以特別是在金屬膜 56 利用電鍍來形成時，在盲狀孔 55a 內的電鍍液的循環不充分，從而金屬膜 56 對第二電極 54b 的附著變得不可靠。

【發明內容】

因而，本發明的目的在於提供一種電屏蔽良好、金屬膜與接地用圖案的連接狀態可靠的電子電路單元及其製造方法。

為了解決上述問題，作為第一解決手段提供一種被屏蔽的電子電路單元，其結構如下：具備設置有配線圖案的多層基板、被搭載於該多層基板的上表面的電子零件、以及在埋設有該電子零件的狀態下設置於上述多層基板的上表面的由絕緣材料構成的封固樹脂部，上述多層基板具有

(4)

相互相對的兩對側面，並且上述配線圖案具有設置在上述多層基板的上表面或者／以及積層間的接地用圖案，上述封固樹脂部具有上表面部與相互相對的兩對側面部，在與上述封固樹脂部的上述上表面部的相互相對的上述側面部設置有金屬膜，並且上述金屬膜設置在上述多層基板的相互相對的上述側面，且在上述側面的位置連接於上述接地用圖案。

並且，作為第二解決手段上述金屬膜被設置在與上述封固樹脂部的上述上表面部的相互相對的上述側面部的整個面，並且與設置在上述多層基板的積層間的上述接地用圖案相連接的上述金屬膜，被設置在位於從上述多層基板的上表面至上述接地用圖案之間的相互相對的上述側面的整個面上。

並且，作為第三解決手段上述配線圖案具有上述接地用圖案與信號用圖案，上述信號用圖案被設置在比上述接地用圖案更位於上方的上述多層基板的積層間。

並且，作為第四解決手段在上述多層基板具有連接導體，上述連接導體被設置為貫穿在從上述上表面到上述側面的上述接地用圖案所在的空間、且在上述側面的位置連接於上述接地用圖案，在該連接導體連接有上述金屬膜。

並且，作為第五解決手段在上述多層基板具有側電極，上述側電極被設置在從上述上表面至上述多層基板的下表面的凹狀的上述側面、且在上述凹狀的側面的位置連接於上述接地用圖案，在該側電極連接有上述金屬膜。

(5)

並且，作為第六解決手段在上述多層基板的下表面設置有連接於上述電子零件的端子部與上述接地用圖案。

並且，作為第七解決手段提供一種被屏蔽的電子電路單元的製造方法，其是如下的製造方法：具備申請專利範圍第 2 項上述的電子電路單元與用於形成多個上述多層基板的集合基板，在上述集合基板設置了對應於各個上述多層基板而被搭載的上述電子零件與埋入設置有該電子零件的上述封固樹脂部，之後，在相互緊鄰的上述多層基板間的位置，在上述集合基板與上述封固樹脂部上，在利用位於上述集合基板的下部側的連結部來連結多個上述多層基板的狀態下，從上述封固樹脂部的上表面部至露出位於上述積層間的上述接地用圖案的位置設置狹縫部，在上述封固樹脂部利用上述狹縫部來形成相互相對的上述側面部，並且，在上述多層基板利用上述狹縫部來形成相互相對的上述側面的一部分，然後，在包括有上述狹縫部內的上述封固樹脂部與上述集合基板設置連接於位於上述積層間的上述接地用圖案的上述金屬膜，其後，在上述集合基板、或者上述集合基板與上述封固樹脂部，在相互緊鄰的上述多層基板間的位置設置切斷部，從而上述電子電路單元被各個地斷開。

並且，作為第八解決手段提供一種被屏蔽的電子電路單元的製造方法，其是如下的製造方法：具備申請專利範圍第 4 項上述的電子電路單元與用於形成多個上述多層基板的集合基板，在上述集合基板設置了：對應於各個上述

(6)

多層基板而被搭載的上述電子零件；被設置在相互緊鄰的上述多層基板間、且用於使位於上述積層間的上述接地用圖案露出的切割條槽；連接於上述接地用圖案、且用於形成被填充於上述切割條槽內的上述連接導體的導體部；以及包括有該導體部上地埋入設置有上述電子零件的上述封固樹脂部，之後，在相互緊鄰的上述多層基板間的位置，在上述集合基板與上述封固樹脂部上，在利用位於上述集合基板的下部側的連結部來連結多個上述多層基板的狀態下，從上述封固樹脂部的上表面部至位於上述積層間的上述接地用圖案的位置設置狹縫部，在上述封固樹脂部利用上述狹縫部來形成相互相對的上述側面部，並且，在上述多層基板利用上述狹縫部來形成相互相對的上述側面的一部分，並且上述導體部被上述狹縫部分割，在上述狹縫部內形成有連接於上述接地用圖案的上述連接導體，然後，在包括有上述狹縫部內的上述封固樹脂部與上述集合基板設置連接於上述連接導體與位於上述積層間的上述接地用圖案的上述金屬膜，其後，在上述集合基板、或者上述集合基板與上述封固樹脂部，在相互緊鄰的上述多層基板間的位置設置切斷部，從而上述電子電路單元被各個地斷開。

並且，作為第九解決手段提供一種被屏蔽的電子電路單元的製造方法，其是如下的製造方法：具備申請專利範圍第5項上述的電子電路單元與用於形成多個上述多層基板的集合基板，在上述集合基板設置了：對應於各個上述

(7)

多層基板而被搭載的上述電子零件；被設置於相互緊鄰的上述多層基板間、且用於使位於上述積層間的上述接地用圖案露出的、並用於形成上述凹狀的側面的貫通孔；連接於上述接地用圖案、且用於形成在上述貫通孔內的壁面形成的上述側電極的導電體；以及包括有上述貫通孔上地埋入設置有上述電子零件的上述封固樹脂部，之後，在相互緊鄰的上述多層基板間的位置，在上述集合基板與上述封固樹脂部上，在利用位於上述集合基板的下部側的連結部來連結多個上述多層基板的狀態下，從上述封固樹脂部的上表面至位於上述積層間的上述接地用圖案所露出的位置設置狹縫部，在上述封固樹脂部利用上述狹縫部來形成相互相對的上述側面部，並且，在上述多層基板利用上述狹縫部來形成相互相對的上述側面的一部分，並且上述貫通孔與上述導電體的一部分被上述狹縫部分割，在位於被分割的上述貫通孔內的上述凹狀的側面形成有連接於上述接地用圖案的上述側電極的一部分，然後，在包括有上述凹狀的側面與上述狹縫部內的上述封固樹脂部與上述集合基板，設置連接於上述側電極的一部分與位於上述積層間的上述接地用圖案的上述金屬膜，其後，在上述集合基板、或者上述集合基板與上述封固樹脂部，在相互緊鄰的上述多層基板間的位置設置切斷部，從而上述電子電路單元被各個地斷開。

並且，作為第十解決手段，上述切斷部以比上述狹縫部的寬度小的寬度尺寸來形成。

(8)

並且，作為第十一解決手段，上述狹縫部，在已位於相互緊鄰的上述多層基板間的狀態下形成為格子狀，在對應於上述狹縫部的位置而設置的上述連結部設置有上述切斷部，從而上述電子電路單元被各個地斷開。

並且，作為第十二解決手段，所屬金屬膜通過電鍍來形成。

[發明效果]

在本發明的電子電路單元中，因為形成了如下結構：金屬膜被設置在埋入設置有電子零件的封固樹脂部的上表面部與相互相對的側面部、以及多層基板的相互相對的側面的位置，且連接於設置在多層基板的上表面、或者多層基板的積層間的接地用圖案，所以與現有的電子電路單元相比，利用金屬膜而進行的電屏蔽良好，並且因為金屬膜形成在封固樹脂部的側面部與多層基板的側面，所以特別是在利用電鍍來形成金屬膜時，可以不需要現有的盲狀孔，電鍍液的循環良好，從而能夠得到金屬膜與接地用圖案的連接狀態可靠的電子電路單元。

並且，因為金屬膜被設置於封固樹脂部的上表面部與相互相對的側面部的整個面，並且與設置在多層基板的積層間的接地用圖案相連接的金屬膜，被設置在位於從多層基板的上表面至接地用圖案之間的相互相對的側面的整個面上，所以能夠得到利用金屬膜而進行的電屏蔽進一步良好的電子電路單元。

(9)

並且，因為配線圖案具有接地用圖案與信號用圖案，信號用圖案被設置於比接地用圖案更位於上方的多層基板的積層間，所以設置在比接地用圖案更位於上方的多層基板的積層間的信號用圖案可以利用金屬膜而電屏蔽，從而能夠得到屏蔽效果良好的電子電路單元。

並且，因為在多層基板具有連接導體，上述連接導體被設置為貫穿在從上表面到側面的接地用圖案所在的空間、且在側面的位置連接於接地用圖案，在該連接導體連接有金屬膜，所以可以利用連接導體可靠地保持多層基板的側面上的金屬膜，並且能夠得到金屬膜的剝離少的電子電路單元。

並且，因為在多層基板具有側電極，上述側電極被設置在從上表面至多層基板的下表面的凹狀的側面、且在凹狀的側面的位置連接於接地用圖案，在該側電極連接有金屬膜，所以可以利用側電極可靠地保持多層基板的側面上的金屬膜，並且能夠得到金屬膜的剝離少的電子電路單元。

並且，因為在多層基板的下表面設置有連接於電子零件的端子部，所以可以進行電子電路單元的面安裝，並且因為在多層基板的下表面設置有接地用圖案，所以能夠得到電屏蔽效果良好的電子電路單元。

並且，一種被屏蔽的電子電路單元的製造方法，其是如下的製造方法：具有電子電路單元與用於形成多個多層基板的集合基板，在集合基板設置了對應於各個多層基板

(10)

而被搭載的電子零件與埋入設置有該電子零件的封固樹脂部，之後，在相互緊鄰的多層基板間的位置，在集合基板與封固樹脂部上，在利用位於集合基板的下部側的連結部來連結多個多層基板的狀態下，從封固樹脂部的上表面部至露出位於積層間的接地用圖案的位置設置狹縫部，在封固樹脂部利用狹縫部來形成相互相對的側面部，並且，在多層基板利用狹縫部來形成相互相對的側面的一部分，然後，在包括有狹縫部內的封固樹脂部與集合基板設置連接於位於積層間的接地用圖案的金屬膜，其後，在集合基板、或者集合基板與封固樹脂部，在相互緊鄰的多層基板間的位置設置切斷部，從而電子電路單元被各個地斷開。

即，因為金屬膜被設置在封固樹脂部的上表面部與相互相對的側面部的整個面，並且設置在多層基板的積層間的接地用圖案相連接的金屬膜，被設置在位於從多層基板的上表面至接地用圖案之間的相互相對的側面的整個面，所以能夠得到利用金屬膜而進行的電屏蔽良好的電子電路單元，並且因為在封固樹脂部與集合基板設置有狹縫部，所以特別是在利用電鍍來形成金屬膜時，電鍍液的循環良好，從而能夠得到金屬膜與接地用圖案的連接狀態可靠的電子電路單元。

並且，一種被屏蔽的電子電路單元的製造方法，其是如下的製造方法：具有電子電路單元與用於形成多個多層基板的集合基板，在集合基板設置了：對應於各個多層基板而被搭載的電子零件；被設置在相互緊鄰的多層基板間

(11)

、且用於使位於積層間的接地用圖案露出的切割條槽；連接於接地用圖案、且用於形成被填充於切割條槽內的連接導體的導體部；以及包括有該導體部上地埋入設置有電子零件的封固樹脂部，之後，在相互緊鄰的多層基板間的位置，在集合基板與封固樹脂部上，在利用位於集合基板的下部側的連結部來連結多個多層基板的狀態下，從封固樹脂部的上表面部至位於積層間的接地用圖案的位置設置狹縫部，在封固樹脂部利用狹縫部來形成相互相對的側面部，並且，在多層基板利用狹縫部來形成相互相對的側面的一部分，並且導體部被狹縫部分割，在狹縫部內形成有連接於接地用圖案的連接導體，然後，在包括有狹縫部內的封固樹脂部與集合基板設置連接於連接導體與位於積層間的接地用圖案的金屬膜，其後，在集合基板、或者集合基板與封固樹脂部，在相互緊鄰的多層基板間的位置設置切斷部，從而電子電路單元被各個地斷開。

即，因為金屬膜被設置在封固樹脂部的上表面部與相互相對的側面部的整個面，並且設置在多層基板的積層間的接地用圖案相連接的金屬膜，被設置在位於從多層基板的上表面至接地用圖案之間的相互相對的側面的整個面，所以能夠得到利用金屬膜而進行的電屏蔽良好的電子電路單元，並且因為在封固樹脂部與集合基板設置有狹縫部，所以特別是在利用電鍍來形成金屬膜時，電鍍液的循環良好，從而能夠得到金屬膜與接地用圖案的連接狀態可靠的電子電路單元，並且，因為金屬膜連接於連接導體，所以

(12)

可以可靠地保持多層基板的側面上的金屬膜，並且能夠得到金屬膜的剝離少的電子電路單元。

並且，一種被屏蔽的電子電路單元的製造方法，其是如下的製造方法：具有電子電路單元與用於形成多個多層基板的集合基板，在集合基板設置了：對應於各個多層基板而被搭載的電子零件；被設置於相互緊鄰的多層基板間、且用於使位於積層間的接地用圖案露出的、並用於形成凹狀的側面的貫通孔；連接於接地用圖案、且用於形成在貫通孔內的壁面形成的側電極的導電體；以及包括有貫通孔上地埋入設置有電子零件的封固樹脂部，之後，在相互緊鄰的多層基板間的位置，在集合基板與上述封固樹脂部上，在利用位於集合基板的下部側的連結部來連結多個多層基板的狀態下，從封固樹脂部的上表面至位於積層間的接地用圖案所露出的位置設置狹縫部，在封固樹脂部利用狹縫部來形成相互相對的側面部，並且，在多層基板利用狹縫部來形成相互相對的側面的一部分，並且貫通孔與導電體的一部分被狹縫部分割，在位於被分割的貫通孔內的凹狀的側面形成有連接於接地用圖案的側電極的一部分，然後，在包括有凹狀的側面與狹縫部內的封固樹脂部與集合基板，設置連接於側電極的一部分與位於積層間的接地用圖案的金屬膜，其後，在集合基板、或者集合基板與封固樹脂部，在相互緊鄰的多層基板間的位置設置切斷部，從而電子電路單元被各個地斷開。

即，因為金屬膜被設置在封固樹脂部的上表面部與相

(13)

互相對的側面部的整個面，並且設置在多層基板的積層間的接地用圖案相連接的金屬膜，被設置在位於從多層基板的上表面至接地用圖案之間的相互相對的側面的整個面，所以能夠得到利用金屬膜而進行的電屏蔽良好的電子電路單元，並且因為在封固樹脂部與集合基板設置有狹縫部，所以特別是在利用電鍍來形成金屬膜時，電鍍液的循環良好，從而能夠得到金屬膜與接地用圖案的連接狀態可靠的電子電路單元，並且，因為金屬膜連接於側電極，所以可以可靠地保持多層基板的側面上的金屬膜，並且能夠得到金屬膜的剝離少的電子電路單元。

並且，因為切斷部以比狹縫部的寬度小的寬度尺寸形成，所以能夠得到在切斷集合基板時，設置在狹縫部的側壁面的金屬膜不剝離的電子電路單元。

並且，因為狹縫部在已位於相互緊鄰的多層基板間的狀態下形成為格子狀，在對應於狹縫部的位置而設置的連結部設置切斷部，從而電子電路單元被各個地斷開，所以在斷開電子電路單元時的集合基板的切斷只在連結部進行即可，從而能夠得到生產率高的電子電路單元。

並且，因為金屬膜藉由電鍍來形成，所以容易形成金屬膜，從而能夠得到生產率高的電子電路單元。

【實施方式】

說明本發明的電子電路單元及其製造方法的附圖，第1圖是本發明的電子電路單元的第一實施例的俯視圖，第

(14)

2 圖是第 1 圖的 2-2 線的截面圖，第 3 圖是表示本發明的電子電路單元的第一實施例的製造方法的第一工序的俯視圖，第 4 圖是表示本發明的電子電路單元的第一實施例的製造方法的第一工序的截面圖，第 5 圖是表示本發明的電子電路單元的第一實施例的製造方法的第二工序的截面圖，第 6 圖是表示本發明的電子電路單元的第一實施例的製造方法的第三工序的俯視圖，第 7 圖是表示本發明的電子電路單元的第一實施例的製造方法的第三工序的截面圖，第 8 圖是表示本發明的電子電路單元的第一實施例的製造方法的第四工序的截面圖，第 9 圖是表示本發明的電子電路單元的第一實施例的製造方法的第五工序的截面圖。

並且，第 10 圖是本發明的電子電路單元的第二實施例的俯視圖，第 11 圖是第 10 圖的 11-11 線的截面圖，第 12 圖是第 10 圖的 12-12 線的截面圖，第 13 圖是表示本發明的電子電路單元的第二實施例的製造方法的第三工序的俯視圖。

並且，第 14 圖是本發明的電子電路單元的第三實施例的俯視圖，第 15 圖是第 14 圖的 15-15 線的截面圖，第 16 圖是表示本發明的電子電路單元的第三實施例的製造方法的第一工序的俯視圖，第 17 圖是表示本發明的電子電路單元的第三實施例的製造方法的第一工序的截面圖，第 18 圖是表示本發明的電子電路單元的第三實施例的製造方法的第二工序的俯視圖，第 19 圖是表示本發明的電子電路單元的第三實施例的製造方法的第二工序的截面圖。

(15)

，第 20 圖是表示本發明的電子電路單元的第三實施例的製造方法的第三工序的截面圖，第 21 圖是表示本發明的電子電路單元的第三實施例的製造方法的第四工序的俯視圖，第 22 圖是表示本發明的電子電路單元的第三實施例的製造方法的第四工序的截面圖，第 23 圖是表示本發明的電子電路單元的第三實施例的製造方法的第五工序的截面圖，第 24 圖是表示本發明的電子電路單元的第三實施例的製造方法的第六工序的截面圖。

並且，第 25 圖是本發明的電子電路單元的第四實施例的俯視圖，第 26 圖是第 25 圖的 26-26 線的截面圖，第 27 圖是表示本發明的電子電路單元的第四實施例的製造方法的第一工序的俯視圖，第 28 圖是表示本發明的電子電路單元的第四實施例的製造方法的第一工序的截面圖，第 29 圖是表示本發明的電子電路單元的第四實施例的製造方法的第二工序的俯視圖，第 30 圖是表示本發明的電子電路單元的第四實施例的製造方法的第二工序的截面圖，第 31 圖是表示本發明的電子電路單元的第四實施例的製造方法的第三工序的截面圖，第 32 圖是表示本發明的電子電路單元的第四實施例的製造方法的第四工序的俯視圖，第 33 圖是表示本發明的電子電路單元的第四實施例的製造方法的第四工序的截面圖，第 34 圖是表示本發明的電子電路單元的第四實施例的製造方法的第五工序的截面圖，第 35 圖是表示本發明的電子電路單元的第四實施例的製造方法的第六工序的截面圖。

(16)

接著，依據第 1 圖、第 2 圖說明本發明的電子電路單元的結構，由陶瓷材料等絕緣材料構成的多層基板 1 以四方形的積層基板形成，在此省略了符號，不過是具有上表面、下表面、相互相對的兩對側面、以及積層間（積層內）的結構。

配線圖案 P 具有信號用圖案 2 與接地用圖案 3，該配線圖案 P 的信號用圖案 2 被設置在多層基板 1 的上表面與積層間（積層內），且具有設置在多層基板 1 的下表面的多個端子部 2a，並且，接地用圖案 3 被設置在多層基板 1 的積層間（積層內）與下表面，且具有設置在多層基板 1 的下表面的端子部 3a，並且位於積層間的接地用圖案 3 成為在多層基板 1 的相互相對的側面露出的狀態。

而且，在此雖未圖示，但是信號用圖案 2 的端子部 2a 藉由通孔等連接體而連接於設置在上表面或者積層間的信號用圖案 2，並且，在此雖未圖示，但是接地用圖案 3 的端子部 3a 藉由通孔或者側（side）電極等連接體而連接於設置在積層間的接地用圖案 3。

另外，在第 2 圖中，信號用圖案 2 與接地用圖案 3 被設置在積層間，但是該信號用圖案 2 與接地用圖案 3 也可以在幾層的積層間，並且，也可以不在積層間設置信號用圖案 2 與接地用圖案 3，而是在上表面與下表面的兩層具有信號用圖案 2 與接地用圖案 3 的兩面基板。

由晶片零件等構成的電子零件 4 在被載置於多層基板 1 的上表面的狀態下，被錫焊於信號用圖案 2，並被搭載

(17)

於多層基板 1 的上表面，以此形成希望的電路。

由絕緣材料構成的封固樹脂部 5 覆蓋電子零件 4 的整體，在埋設有該電子零件 4 的狀態下，被設置於多層基板 1 的上表面整體，該封固樹脂部 5 形成四棱柱狀，在此省略了符號，形成爲具有上表面部與相互相對的兩對側面部的結構，且封固樹脂部 5 的側面部與多層基板 1 的側面形成爲同一平面狀態。

藉由電鍍等形成的金屬膜 6 被設置在：封固樹脂部 5 的上表面部的整面、封固樹脂部 5 的相互相對的一對側面部的整個面、以及位於從多層基板 1 的上表面至積層間的接地用圖案 3 之間的多層基板 1 的相互相對的一對側面的整個面。

而且，金屬膜 6 在多層基板 1 的側面的位置，成爲連接於接地用圖案 3 的狀態，成爲進行位於多層基板 1 的上表面的電子零件 4 或者信號用圖案 2 的電屏蔽的結構，從而形成本發明的電子電路單元。

在此雖未圖示，但是具有這樣的結構的本發明的電子電路單元，多層基板 1 的下表面被載置於母基板，設置在多層基板 1 的下表面的端子部 2a、3a 被錫焊於設置在母基板上的導電圖案，從而本發明的電子電路單元被面安裝於母基板。

另外，在上述實施例中，說明了金屬膜 6 連接於設置在積層間的接地用圖案 3 的電子電路單元，不過也可以將接地用圖案 3 設置在多層基板 1 的上表面，該接地用圖案

(18)

3 在多層基板 1 的側面的位置連接於金屬膜 6。

並且，在上述實施例中，說明了位於積層間的信號用圖案 2 比位於積層間的接地用圖案 3 位於更為下方（下表面側）的電子電路單元，不過也可以是：位於積層間的信號用圖案 2 比位於積層間的接地用圖案 3 位於更為上方（上表面側），位於積層間的信號用圖案 2 也被金屬膜 6 電屏蔽。

接著，依據第 3 圖～第 9 圖說明本發明的電子電路單元的第一實施例的製造方法，首先，如第 3 圖、第 4 圖所示，準備用於形成多個多層基板 1 的集合基板 11，接著，在如第 3 圖、第 4 圖所示的第一工序中，電子零件 4 對應於各個多層基板 1 而被搭載（安裝）於集合基板 11。

接著，在第 5 圖所示的第二工序中，在集合基板 11 的上表面的整個面設置封固樹脂部 5 來埋入設置電子零件 4，之後，在第 6 圖、第 7 圖的第三工序中，在相互緊鄰的多層基板 1 間（切斷線 S1）的位置，在集合基板 11 與封固樹脂部 5 上，在藉由位於集合基板 11 的下部側的連結部 11a 來連結多個多層基板 1 的狀態下，從封固樹脂部 5 的上表面部至露出位於積層間的接地用圖案 3 的位置設置狹縫部 12，在封固樹脂部 5 藉由狹縫部 12 來形成相互相對的一對側面部，並且，在多層基板 1 藉由狹縫部 12 來形成相互相對的一對側面的一部分。

在該第三工序中，多個狹縫部 12 形成為並列狀態。

接著，在第 8 圖的第四工序中，在包括有狹縫部 12

(19)

內的封固樹脂部 5 與集合基板 11 上藉由電鍍形成與位於積層間的接地用圖案 3 連接的金屬膜 6。

在該第四工序中的金屬膜 6 被形成在狹縫部 12 內的整面（封固樹脂部 5 的側面部與多層基板 1 的一部分的側面、以及狹縫部 12 的底面）與封固樹脂部 5 的上表面部。

接著，在第 9 圖的第五工序中，在相互緊鄰的多層基板 1 間（參照第 6 圖的切斷線 S1、S2）的位置設置切斷部 13，從而電子電路單元被各個地斷開。

該第五工序中的切斷部 13，以比狹縫部 12 的寬度小的寬度尺寸形成，在狹縫部 12 的底面的位置被切斷，並且在切斷線 S1 的位置切斷連結部 11a，並且，在切斷線 S2 的位置切斷封固樹脂部 5 與集合基板 11（沒有狹縫部 12 的連結部 11a），從而完成本發明的電子電路單元的製造。

並且，第 10 圖～第 12 圖表示本發明的電子電路單元的第二實施例，說明該第二實施例，金屬膜 6 被設置在：封固樹脂部 5 的上表面部的整個面、封固樹脂部 5 的相互相對的兩對側面部的整個面、以及位於從多層基板 1 的上表面至積層間的接地用圖案 3 之間的多層基板 1 的相互相對的兩對側面的整個面。

即，金屬膜 6 形成了如下結構：被設置在封固樹脂部 5 的已露出的外表面的整個面、和從多層基板 1 的上表面至接地用圖案 3 之間的側面的整個面，藉由金屬膜 6 來進

(20)

行多層基板 1 的上表面或者積層間的信號用圖案 2 的電屏蔽。

其他的結構具有與上述第一實施例相同的結構，對相同的零件標注相同的附圖標記，在此省略其說明。

另外，在上述第二實施例，說明了接地用圖案 3 從多層基板 1 的兩對側面分別露出的電子電路單元，不過接地用圖案 3 也可以從多層基板 1 的一個側面、或者相互相對的一對側面露出。

接著，依據第 13 第圖、以及作為第一實施例的第 3 圖～第 9 圖來說明本發明的電子電路單元的第二實施例的製造方法，首先，如第 3 圖、第 4 圖所示，準備用於形成多個多層基板 1 的集合基板 11，接著，在如第 3 圖、第 4 圖所示的第一工序中，電子零件 4 對應於各個多層基板 1 而被搭載（安裝）於集合基板 11，接著，在如第 5 圖所示的第二工序中，在集合基板 11 的上表面的整個面設置封固樹脂部 5 來埋入設置電子零件 4。

即，在第一、第二工序中，與第一實施例相同。

接著，在第三工序的第 13 圖中，在相互緊鄰的多層基板 1 間（切斷線 S1、S2）的位置，在集合基板 11 與封固樹脂部 5 上，在藉由位於集合基板 11 的下部側的連結部 11a 來連結多個多層基板 1 的狀態下，從封固樹脂部 5 的上表面部至露出位於積層間的接地用圖案 3 的位置設置狹縫部 12，在封固樹脂部 5 利用狹縫部 12 來形成相互相對的兩對側面部，並且，在多層基板 1 藉由狹縫部 12 來

(21)

形成相互相對的兩對側面的一部分。

在該第二實施例的第三工序中，狹縫部 12 形成爲格子狀。

接著，在第 8 圖的第四工序中，在包括有狹縫部 12 內的封固樹脂部 5 與集合基板 11 上通過電鍍形成與位於積層間的接地用圖案 3 連接的金屬膜 6。

在該第四工序中的金屬膜 6 被形成在狹縫部 12 內的整個面（封固樹脂部 5 的側面部與多層基板 1 的一部分的側面、以及狹縫部 12 的底面）與封固樹脂部 5 的上表面部。

即，該第四工序與第一實施例相同。

接著，在第五工序的第 9 圖中，在相互緊鄰的多層基板 1 間（參照第 13 圖的切斷線 S1、S2）的位置設置切斷部 13，從而電子電路單元被各個地斷開。

該第五工序中的切斷部 13，以比狹縫部 12 的寬度小的寬度尺寸形成，在狹縫部 12 的底面的位置被切斷，並且切斷線 S1、S2 的位置的連結部 11a 被切斷，從而完成本發明的電子電路單元的製造。

並且，第 14 圖、第 15 圖表示本發明的電子電路單元的第三實施例，說明該第三實施例，在多層基板 1 具有連接導體 7，上述連接導體 7 被設置爲貫穿在從多層基板 1 的上表面到側面的接地用圖案 3 所在的空間、且在側面的位置連接於接地用圖案 3，在該連接導體 7 連接有金屬膜 6。

(22)

其他結構具有與上述第一實施例相同的結構，對相同零件標注相同的附圖標記，在此省略其說明。

另外，在該第三實施例中，說明了金屬膜 6 設置在封固樹脂部 5 的上表面部與一對側面部、以及多層基板 1 的一對側面的電子電路單元，但是如第 10 圖～第 12 圖的第二實施例所示，金屬膜 6 也可以被設置在封固樹脂部 5 的已露出的外表面的整個面、與從多層基板 1 的上表面至接地用圖案 3 之間的側面的整個面。

接著，依據第 16 圖～第 24 圖說明本發明的電子電路單元的第三實施例的製造方法，首先，如第 16 圖、第 17 圖所示，準備用於形成多個多層基板 1 的集合基板 11，其爲了露出位於積層間的接地用圖案 3 而具有設置在相互緊鄰的多層基板 1 間（切斷線 S1）的切割條槽 11b，接著，在如第 16 圖、第 17 圖所示的第一工序中，電子零件 4 對應於各個多層基板 1 而被搭載（安裝）於集合基板 11。

接著，在如第 18 圖、第 19 圖所示的第二工序中，由導電材料構成的導體部 14 被填充在切割條槽 11b 內，該導體部 14 連接於接地用圖案 3。

該導體部 14 形成爲並列狀態，並且用於形成後述的連接導體 7。

接著，在第 20 圖的第三工序中，在集合基板 11 的上表面的整個面與導體部 14 的上表面設置封固樹脂部 5 來埋入設置電子零件 4。

(23)

接著，在第 21 圖、第 22 圖的第四工序中，在相互緊鄰的多層基板 1 間（切斷線 S1）的位置，在集合基板 11 與封固樹脂部 5、以及導體部 14 上，在利用位於集合基板 11 的下部側的連結部 11a 來連結多個多層基板 1 的狀態下，從封固樹脂部 5 的上表面部至露出位於積層間的接地用圖案 3 的位置設置狹縫部 12。

在該第四工序中，導體部 14 被狹縫部 12 分割，在狹縫部 12 內形成連接於接地用圖案 3 的連接導體 7，並且在封固樹脂部 5 藉由狹縫部 12 來形成相互相對的一對側面部，並且，在多層基板 1 藉由狹縫部 12 來形成相互相對的一對側面的一部分。

接著，在第 23 圖的第五工序中，在包括有狹縫部 12 內的封固樹脂部 5 與集合基板 11 上藉由電鍍形成連接於位於積層間的接地用圖案 3 的金屬膜 6。

在該第五工序中的金屬膜 6 附著於連接導體 7 的表面，並且被形成在狹縫部 12 內的整個面（封固樹脂部 5 的側面部與多層基板 1 的一部分的側面、以及狹縫部 12 的底面）與封固樹脂部 5 的上表面部。

接著，在第六工序的第 24 圖中，在相互緊鄰的多層基板 1 間（參照第 21 圖的切斷線 S1、S2）的位置設置切斷部 13，從而電子電路單元被各個地斷開。

該第六工序中的切斷部 13，以比狹縫部 12 的寬度小的寬度尺寸形成，在狹縫部 12 的底面的位置被切斷，並且在切斷線 S1 的位置切斷連結部 11a，並且在切斷線 S2

(24)

的位置切斷封固樹脂部 5 與集合基板 11（沒有狹縫部 12 的連結部 11a），從而完成本發明的電子電路單元的製造。

另外，該第三實施例也可以如第 13 圖的第二實施例上述，狹縫部 12 形成為格子狀。

並且，第 25 圖、第 26 圖表示本發明的電子電路單元的第四實施例，說明該第四實施例，在多層基板 1 具有側（side）電極 8，上述側電極 8 被設置於從多層基板 1 的上表面至多層基板 1 的下表面的凹狀的側面、且在凹狀的側面的位置與接地用圖案 3 相連接，在該側電極 8 上連接有金屬膜 6。

其他結構具有與上述第一實施例相同的結構，對相同零件標注相同的附圖標記，在此省略其說明。

另外，在該第四實施例中，說明了金屬膜 6 設置在封固樹脂部 5 的上表面部與一對側面部、以及多層基板 1 的一對側面的電子電路單元，不過如第 10 圖～第 12 圖的第二實施例所示，金屬膜 6 也可以被設置在封固樹脂部 5 的已露出的外表面的整個面、與從多層基板 1 的上表面至接地用圖案 3 之間的側面的整個面。

接著，基於第 27 圖～第 35 圖說明本發明的電子電路單元的第四實施例的製造方法，首先，如第 27 圖、第 28 圖所示，準備用於形成多個多層基板 1 的集合基板 11，上述集合基板 11 為了露出位於積層間的接地用圖案 3 而具有設置在相互緊鄰的多層基板 1 間（切斷線 S1）的貫

(25)

通孔 11c，接著，在如第 27 圖、第 28 圖所示的第一工序中，電子零件 4 對應於各個多層基板 1 而被搭載（安裝）於集合基板 11。

接著，在如第 29 圖、第 30 所示的第二工序中，導電體 15 被設置在貫通孔 11c 的壁面，該導電體 15 連接於接地用圖案 3。

該導電體 15 被設置在設置於相互緊鄰的多層基板 1 間的貫通孔 11c 的壁面，且用於形成後述的側電極 8。

接著，在第 31 圖的第三工序中，在集合基板 11 的上表面的整個面與貫通孔 11c 的上表面設置封固樹脂部 5 來埋入設置電子零件 4。

在該第三工序中，在貫通孔 11c 內插入（沒有圖式），在貫通孔 11c 被堵塞的狀態下來形成封固樹脂部 5。

接著，在第 32 圖、第 33 圖的第四工序中，在相互緊鄰的多層基板 1 間（切斷線 S1）的位置，在集合基板 11 與封固樹脂部 5、以及導電體 15 上，在藉由位於集合基板 11 的下部側的連結部 11a 來連結多個多層基板 1 的狀態下，從封固樹脂部 5 的上表面部至露出位於積層間的接地用圖案 3 的位置設置（至位於積層間的接地用圖案 3 的位置）設置狹縫部 12。

在該第四工序中，狹縫部 12 的寬度是比貫通孔 11c 的直徑小的寬度尺寸，導電體 15 的上部的一部分被狹縫部 12 分割，在狹縫部 12 內形成連接於接地用圖案 3 的側電極 8，並且在封固樹脂部 5 藉由狹縫部 12 來形成相互

(26)

相對的一對側面部，並且，在多層基板 1 藉由狹縫部 12 來形成相互相對的一對側面的一部分。

接著，在第 34 圖的第五工序中，在包括有狹縫部 12 內以及貫通孔 11c 內的封固樹脂部 5 與集合基板 11 上藉由電鍍形成與位於積層間的接地用圖案 3 連接的金屬膜 6。

在該第五工序中的金屬膜 6 附著於側電極 8 的表面，並且被形成在狹縫部 12 內的整個面（封固樹脂部 5 的側面部與多層基板 1 的一部分的側面、以及狹縫部 12 的底面）與封固樹脂部 5 的上表面部。

接著，在第六工序的第 35 圖中，在相互緊鄰的多層基板 1 間（參照第 32 圖的切斷線 S1、S2）的位置設置切斷部 13，從而電子電路單元被各個地斷開。

該第六工序中的切斷部 13，以比狹縫部 12 的寬度小的寬度尺寸形成，在狹縫部 12 的底面的位置被切斷，並且在切斷線 S1 的位置切斷連結部 11a，並且在切斷線 S2 的位置切斷封固樹脂部 5 與集合基板 11（沒有狹縫部 12 的連結部 11a），從而完成本發明的電子電路單元的製造。

另外，該第四實施例也可以如第 13 圖的第二實施例上述，狹縫部 12 形成為格子狀。

【圖式簡單說明】

第 1 圖是本發明的電子電路單元的第二實施例的俯視

(27)

圖；

第 2 圖是第 1 圖的 2-2 線的截面圖；

第 3 圖是表示本發明的電子電路單元的第一實施例的製造方法的第一工序的俯視圖；

第 4 圖是表示本發明的電子電路單元的第一實施例的製造方法的第一工序的截面圖；

第 5 圖是表示本發明的電子電路單元的第一實施例的製造方法的第二工序的截面圖；

第 6 圖是表示本發明的電子電路單元的第一實施例的製造方法的第三工序的俯視圖；

第 7 圖是表示本發明的電子電路單元的第一實施例的製造方法的第三工序的截面圖；

第 8 圖是表示本發明的電子電路單元的第一實施例的製造方法的第四工序的截面圖；

第 9 圖是表示本發明的電子電路單元的第一實施例的製造方法的第五工序的截面圖；

第 10 圖是本發明的電子電路單元的第二實施例的俯視圖；

第 11 圖是第 10 圖的 11-11 線的截面圖；

第 12 圖是第 10 圖的 12-12 線的截面圖；

第 13 圖是表示本發明的電子電路單元的第二實施例的製造方法的第三工序的俯視圖；

第 14 圖是本發明的電子電路單元的第三實施例的俯視圖；

(28)

第 15 圖是第 14 圖的 15-15 線的截面圖；

第 16 圖是表示本發明的電子電路單元的第三實施例的製造方法的第一工序的俯視圖；

第 17 圖是表示本發明的電子電路單元的第三實施例的製造方法的第一工序的截面圖；

第 18 圖是表示本發明的電子電路單元的第三實施例的製造方法的第二工序的俯視圖；

第 19 圖是表示本發明的電子電路單元的第三實施例的製造方法的第二工序的截面圖；

第 20 圖是表示本發明的電子電路單元的第三實施例的製造方法的第三工序的截面圖；

第 21 圖是表示本發明的電子電路單元的第三實施例的製造方法的第四工序的俯視圖；

第 22 圖是表示本發明的電子電路單元的第三實施例的製造方法的第四工序的截面圖；

第 23 圖是表示本發明的電子電路單元的第三實施例的製造方法的第五工序的截面圖；

第 24 圖是表示本發明的電子電路單元的第三實施例的製造方法的第六工序的截面圖；

第 25 圖是本發明的電子電路單元的第四實施例的俯視圖；

第 26 圖是第 25 圖的 26-26 線的截面圖；

第 27 圖是表示本發明的電子電路單元的第四實施例的製造方法的第一工序的俯視圖；

(29)

第 28 圖是表示本發明的電子電路單元的第四實施例的製造方法的第一工序的截面圖；

第 29 圖是表示本發明的電子電路單元的第四實施例的製造方法的第二工序的俯視圖；

第 30 圖是表示本發明的電子電路單元的第四實施例的製造方法的第二工序的截面圖；

第 31 圖是表示本發明的電子電路單元的第四實施例的製造方法的第三工序的截面圖；

第 32 圖是表示本發明的電子電路單元的第四實施例的製造方法的第四工序的俯視圖；

第 33 圖是表示本發明的電子電路單元的第四實施例的製造方法的第四工序的截面圖；

第 34 圖是表示本發明的電子電路單元的第四實施例的製造方法的第五工序的截面圖；

第 35 圖是表示本發明的電子電路單元的第四實施例的製造方法的第六工序的截面圖；

第 36 圖是現有的電子電路單元的主要部分截面圖；

第 37 圖是表示現有的電子電路單元的製造方法的主要部分截面圖。

【主要元件符號說明】

1：多層基板

P：配線圖案

2：信號用圖案

(30)

2a：端子部

3：接地用圖案

3a：端子部

4：電子零件

5：封固樹脂部

6：金屬膜

7：連接導體

8：側電極

11：集合基板

11a：連結部

11b：切割條槽

11c：貫通孔

12：狹縫部

13：切斷部

14：導體部

15：導電體

S1、S2：切斷線


五、中文發明摘要

發明名稱：被屏蔽的電子電路單元，及其製造方法


爲了使電子電路單元的電屏蔽良好，使金屬膜與接地用圖案的連接可靠，提供一種被屏蔽的電子電路單元及其製造方法。爲此，在本發明的電子電路單元中，金屬膜（6）的結構如下：被設置在埋入設置有電子零件（4）的封固樹脂部（5）的上表面部與相互相對的側面部、以及多層基板（1）的相互相對的側面的位置，連接於設置在多層基板的上表面、或多層基板的積層間的接地用圖案（3）。根據該結構，與現有技術相比，利用金屬膜進行的電屏蔽良好，且因爲金屬膜（6）形成在封固樹脂部（5）的側面部與多層基板的側面，所以特別在利用電鍍形成金屬膜（6）時，可不需要現有的盲狀孔，電鍍液的循環良好，從而能夠得到金屬膜（6）與接地用圖案（3）的連接狀態可靠的電子電路單元。

六、英文發明摘要


發明名稱：




第1圖




第2圖




第3圖




第4圖




第5圖




第6圖




第7圖




第8圖




第9圖




第10圖




第11圖




第12圖




第13圖




第14圖




第15圖




第16圖




第17圖




第18圖




第19圖




第20圖




第21圖




第22圖




第23圖




第24圖




第25圖




第26圖




第27圖




第28圖




第29圖




第30圖




第31圖




第32圖




第33圖




第34圖



第35圖



第36圖



第37圖

七、指定代表圖：

(一)、本案指定代表圖為：第 (2) 圖

(二)、本代表圖之元件代表符號簡單說明：

1：多層基板

2：信號用圖案

2a：端子部

3：接地用圖案

3a：端子部

4：電子零件

5：封固樹脂部

6：金屬膜

P：配線圖案

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

十、申請專利範圍

第 95112861 號 專利 申請 案

中文 申請 專利 範圍 修正 本

民國 97 年 12 月 9 日 修正

1. 一種被屏蔽的電子電路單元，屬於具備設置有配線圖案的多層基板、被搭載於該多層基板的上表面的電子零件、以及在埋設有該電子零件的狀態下設置於上述多層基板的上表面的由絕緣材料構成的封固樹脂部，上述多層基板具有相互相對的兩對側面，並且上述配線圖案具有設置在上述多層基板的上表面或者／以及積層間的接地用圖案，上述封固樹脂部具有上表面部與相互相對的兩對側面部，在上述封固樹脂部的上述上表面部與相互相對的上述側面部設置有金屬膜，並且上述金屬膜設置在上述多層基板的相互相對的上述側面，且在上述側面的位置連接於上述接地用圖案，其特徵為：

在上述多層基板具有連接導體，上述連接導體被設置為貫穿在從上述上表面到上述側面的上述接地用圖案所在的空間、且在上述側面的位置連接於上述接地用圖案，在該連接導體連接有上述金屬膜。

2. 如申請專利範圍第 1 項所述的被屏蔽的電子電路單元，其中，

在上述多層基板具有側電極，上述側電極被設置在從上述上表面至上述多層基板的下表面的凹狀的上述側面、且在上述凹狀的側面的位置連接於上述接地用圖案，在該

側電極連接有上述金屬膜。

3. 如申請專利範圍第 1 項所述的被屏蔽的電子電路單元，其中，

在上述多層基板的下表面設置有連接於上述電子零件的端子部與上述接地用圖案。

4. 一種被屏蔽的電子電路單元的製造方法，是用於製造申請專利範圍第 1 項所述的電子電路單元的製造方法，其特徵為，

具備用於形成多個上述多層基板的集合基板，在上述集合基板設置：對應於各個上述多層基板而被搭載的上述電子零件；被設置在相互緊鄰的上述多層基板間、且用於使位於上述積層間的上述接地用圖案露出的切割條槽；連接於上述接地用圖案、且用於形成被填充於上述切割條槽內的上述連接導體的導體部；以及包括有該導體部上地埋入設置有上述電子零件的上述封固樹脂部，之後，在相互緊鄰的上述多層基板間的位置，在上述集合基板與上述封固樹脂部上，在利用位於上述集合基板的下部側的連結部來連結多個上述多層基板的狀態下，從上述封固樹脂部的上表面部至位於上述積層間的上述接地用圖案的位置設置狹縫部，在上述封固樹脂部利用上述狹縫部來形成相互相對的上述側面部，並且，在上述多層基板利用上述狹縫部來形成相互相對的上述側面的一部分，並且上述導體部被上述狹縫部分割，在上述狹縫部內形成有連接於上述接地用圖案的上述連接導體，然後，在包括有上述狹縫部內的

上述封固樹脂部與上述集合基板設置連接於上述連接導體與位於上述積層間的上述接地用圖案的上上述金屬膜，其後，在上述集合基板、或者上述集合基板與上述封固樹脂部，在相互緊鄰的上述多層基板間的位置設置切斷部，從而上述電子電路單元被各個地斷開。

5. 一種被屏蔽的電子電路單元的製造方法，是用於製造申請專利範圍第2項所述的電子電路單元的製造方法，其特徵為，

具備用於形成多個上述多層基板的集合基板，在上述集合基板設置了：對應於各個上述多層基板而被搭載的上述電子零件；被設置於相互緊鄰的上述多層基板間、且用於使位於上述積層間的上述接地用圖案露出的、並用於形成上述凹狀的側面的貫通孔；連接於上述接地用圖案、且用於形成在上述貫通孔內的壁面形成的上述側電極的導電體；以及包括有上述貫通孔上地埋入設置有上述電子零件的上述封固樹脂部，之後，在相互緊鄰的上述多層基板間的位置，在上述集合基板與上述封固樹脂部上，在利用位於上述集合基板的下部側的連結部來連結多個上述多層基板的狀態下，從上述封固樹脂部的上表面至位於上述積層間的上述接地用圖案所露出的位置設置狹縫部，在上述封固樹脂部利用上述狹縫部來形成相互相對的上述側面部，並且，在上述多層基板利用上述狹縫部來形成相互相對的上述側面的一部分，並且上述貫通孔與上述導電體的一部分被上述狹縫部分割，在位於被分割的上述貫通孔內的上

述凹狀的側面形成有連接於上述接地用圖案的上側電極的一部分，然後，在包括有上述凹狀的側面與上述狹縫部內的上側封固樹脂部與上述集合基板，設置連接於上述側電極的一部分與位於上述積層間的上側接地用圖案的上側金屬膜，其後，在上述集合基板、或者上述集合基板與上述封固樹脂部，在相互緊鄰的上述多層基板間的位置設置切斷部，從而上述電子電路單元被各個地斷開。