



(12) 发明专利申请

(10) 申请公布号 CN 104034737 A

(43) 申请公布日 2014. 09. 10

(21) 申请号 201410265092. 6

(22) 申请日 2014. 06. 13

(71) 申请人 上海华岭集成电路技术股份有限公司

地址 201203 上海市浦东新区张江郭守敬路
351 号 2 号楼 2 楼

(72) 发明人 岳小兵 张志勇 祁建华 叶守银
徐惠 牛勇

(74) 专利代理机构 上海思微知识产权代理事务
所(普通合伙) 31237

代理人 周耀君

(51) Int. Cl.

G01N 21/95(2006. 01)


权利要求书1页 说明书5页 附图4页

(54) 发明名称

三维立体芯片可测试性的检测方法

(57) 摘要

本发明提出了一种三维立体芯片可测试性的检测方法,在探针与待测芯片保持安全距离的情况下,对待测芯片进行扫描,若在安全距离下探针与测试垫存在接触,则说明测试垫存在缺陷;若不存在接触,则使探针扎入测试垫内,并查看探针与测试垫的接触状况,若接触存在偏差,则说明测试垫存在缺陷,若接触良好,则说明测试垫不存在缺陷,该待测芯片可以进行正式测试。采用上述方法能够在不增加额外成本的情况下高效地找出具有缺陷的待测芯片,避免探针对具有缺陷的待测芯片进行测试,从而能够保护探针。上述方法适用于大批量生产测试,大大节约测试成本。



1. 一种三维立体芯片可测试性的检测方法,用于对待测晶圆在晶圆级别的测试中判断三维立体待测芯片中的多个测试垫是否存在缺陷,所述方法包括步骤:

调整探针与所述待测芯片保持安全距离;

保持所述探针位于安全距离并对所述待测芯片进行扫描;

由所述探针与所述测试垫是否会接触判断测试垫是否存在缺陷,若存在接触,则所述测试垫存在缺陷,若不存在接触,则进行下一步;

调整所述探针扎入所述测试垫内,使其位于正常测试位置;

由所述探针与所述测试垫的接触状况判断测试垫是否存在缺陷,若探针与所述测试垫接触良好则说明测试垫不存在缺陷,若探针与所述测试垫接触存在偏差则说明测试垫存在缺陷。

2. 如权利要求 1 所述的三维立体芯片可测试性的检测方法,其特征在于,调整所述探针的安全距离包括步骤:

提供一标准芯片,所述标准芯片上的标准测试垫均不存在缺陷;

对所述探针的位置进行清零升针,确保所述探针与所述标准测试垫全部接触;

调整所述探针,当所述探针与所述标准测试垫全部脱离时,记录此时探针与标准芯片的距离值,在所述距离值的基础上加一个经验值作为安全距离。

3. 如权利要求 2 所述的三维立体芯片可测试性的检测方法,其特征在于,通过探针台的自动针迹检查功能检查针痕是否处于标准测试垫内来判断探针与标准测试垫是否全部接触。

4. 如权利要求 2 所述的三维立体芯片可测试性的检测方法,其特征在于,通过检测机台检测探针与标准测试垫是否全部接通来判断探针与标准测试垫是否全部接触。

5. 如权利要求 2 所述的三维立体芯片可测试性的检测方法,其特征在于,通过探针台的自动针迹检查功能观察针痕是否消失来判断探针与标准测试垫是否全部脱离。

6. 如权利要求 2 所述的三维立体芯片可测试性的检测方法,其特征在于,通过检测机台检测探针与标准测试垫是否全部断开来判断探针与标准测试垫是否全部脱离。

7. 如权利要求 1 或 2 所述的三维立体芯片可测试性的检测方法,其特征在于,在探针扎入测试垫内之后,所述探针与所述测试垫的接触状况由探针台的自动针迹检查功能观察针痕是否处于测试垫内来判断探针与测试垫的接触是否良好。

8. 如权利要求 1 或 2 所述的三维立体芯片可测试性的检测方法,其特征在于,在探针扎入测试垫内之后,所述探针与所述测试垫的接触状况由检测机台检测探针与测试垫是否全部接通来判断探针与测试垫接触是否良好。

三维立体芯片可测试性的检测方法

技术领域

[0001] 本发明涉及半导体制造领域,尤其涉及一种在晶圆级别的测试中三维立体芯片可测试性的检测方法。

背景技术

[0002] MEMS(微电子机械系统)对三维立体芯片进行晶圆级测试时,待测的三维立体芯片(后称之为待测芯片)与测试机之间的主要接口部件是探针卡。在测试中的主要损耗成本为探针卡上探针。为了避免芯片测试垫(Pad)上缺陷造成探针卡上探针损毁,需在三维立体芯片进行测试之前检查到此类缺陷,标明缺陷芯片的坐标,并在后续测试中避开此缺陷芯片,以防对探针造成损害。

[0003] 具体的,请参考图1,图1为现有技术中待测芯片和探针卡的结构示意图;MEMS待测芯片的结构为三维立体结构,多个测试垫2形成于待测芯片1的表面,并且突出一部分,即测试垫2与待测芯片1的表面不在一个层面,测试垫2高于待测芯片1表面的突出高度为h,突出高度h通常可达200 μ m到300 μ m。由于待测芯片1上的测试垫2的是通过机械切割的加工工艺实现,故在待测芯片1的测试垫2上会出现切割残片、熔断碎屑、切割不全等缺陷3,所述缺陷3通常突出一定高度,并且所述缺陷3在进行测试时会造成探针卡4上探针5损毁。

[0004] 现有技术方案采用红外光成像设备来检查三维立体芯片上测试垫的缺陷,通过红外光成像获得三维立体芯片的三维图像,然后通过高速处理器分析三维图像数据来判断三维立体芯片上测试垫的缺陷,从而能够定位具有缺陷的芯片,在后续进行测试时避免具有缺陷的芯片,进而避免缺陷对探针的损害。然而,现有技术方案存在两个缺点:一是效率低下,不适合大规模量产测试;二是需要专业的红外光成像设备与图像处理系统,成本高昂。由于这两个缺点造成现有技术方案不利于对三维立体芯片进行大规模、低成本的测试。

发明内容

[0005] 本发明的目的在于提供一种三维立体芯片可测试性的检测方法,能够快速高效地获取具有缺陷芯片的坐标,并且成本低廉。

[0006] 为了实现上述目的,本发明提出了一种三维立体芯片可测试性的检测方法,用于对待测晶圆在晶圆级别的测试中判断三维立体待测芯片中的多个测试垫是否存在缺陷,所述方法包括步骤:

[0007] 调整探针与所述待测芯片保持安全距离;

[0008] 保持所述探针位于安全距离并对所述待测芯片进行扫描;

[0009] 由所述探针与所述测试垫是否会接触判断测试垫是否存在缺陷,若存在接触,则所述测试垫存在缺陷,若不存在接触,则进行下一步;

[0010] 调整所述探针扎入所述测试垫内,使其位于正常测试位置;

[0011] 由所述探针与所述测试垫的接触状况判断测试垫是否存在缺陷,若探针与所述测

试垫接触良好则说明测试垫不存在缺陷,若探针与所述测试垫接触存在偏差则说明测试垫存在缺陷。

[0012] 优选的,调整所述探针的安全距离包括步骤:

[0013] 提供一标准芯片,所述标准芯片上的标准测试垫均不存在缺陷;

[0014] 对所述探针的位置进行清零升针,确保所述探针与所述标准测试垫全部接触;

[0015] 调整所述探针,当所述探针与所述标准测试垫全部脱离时,记录此时探针与标准芯片的距离值,在所述距离值的基础上加一个经验值作为安全距离。

[0016] 优选的,通过探针台的自动针迹检查功能检查针痕是否处于标准测试垫内来判断探针与标准测试垫是否全部接触。

[0017] 优选的,通过检测机台检测探针与标准测试垫是否全部接通来判断探针与标准测试垫是否全部接触。

[0018] 优选的,通过探针台的自动针迹检查功能观察针痕是否消失来判断探针与标准测试垫是否全部脱离。

[0019] 优选的,通过检测机台检测探针与标准测试垫是否全部断开来判断探针与标准测试垫是否全部脱离。

[0020] 优选的,在探针扎入测试垫内之后,所述探针与所述测试垫的接触状况由探针台的自动针迹检查功能观察针痕是否处于测试垫内来判断探针与测试垫的接触是否良好。

[0021] 优选的,在探针扎入测试垫内之后,所述探针与所述测试垫的接触状况由检测机台检测探针与测试垫是否全部接通来判断探针与测试垫接触是否良好。

[0022] 与现有技术相比,本发明的有益效果主要体现在:在探针与待测芯片保持安全距离的情况下,对待测芯片进行扫描,若在安全距离下探针与测试垫存在接触,则说明测试垫存在缺陷;若不存在接触,则使探针扎入测试垫内,并查看探针与测试垫的接触状况,若接触存在偏差,则说明测试垫存在缺陷,若接触良好,则说明测试垫不存在缺陷,该待测芯片可以进行测试。采用上述方法能够在不增加额外成本的情况下高效地寻找出具有缺陷的待测芯片,避免探针对具有缺陷的待测芯片进行测试,从而能够保护探针。上述方法适用于大批量生产测试,大大节约测试成本。

附图说明

[0023] 图 1 为现有技术中待测芯片和探针卡的结构示意图;

[0024] 图 2 为本发明一实施例中三维立体芯片可测试性的检测方法的流程图;

[0025] 图 3 为本发明一实施例中探针与标准测试垫全部接触的结构示意图;

[0026] 图 4 为本发明一实施例中探针与标准测试垫全部接触后针痕的示意图;

[0027] 图 5 为本发明一实施例中探针与标准芯片保持安全距离的结构示意图;

[0028] 图 6 为本发明一实施例中探针与待测芯片中缺陷接触的结构示意图;

[0029] 图 7 为本发明一实施例中探针与待测芯片中缺陷不接触的结构示意图;

[0030] 图 8 为本发明一实施例中探针扎入测试垫中的结构示意图;

[0031] 图 9 为本发明一实施例中探针扎入具有缺陷的测试垫中针痕的示意图。

具体实施方式

[0032] 下面将结合示意图对本发明的三维立体芯片可测试性的检测方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。

[0033] 为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。

[0034] 在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。

[0035] 请参考图 2,在本实施例中,提出了一种三维立体芯片可测试性的检测方法,用于对待测晶圆在晶圆级别的测试中判断三维立体待测芯片的多个测试垫是否存在缺陷,所述方法包括步骤:

[0036] S100:调整探针与所述待测芯片保持安全距离;

[0037] S200:保持所述探针位于安全距离并对所述待测芯片进行扫描;

[0038] S300:由所述探针与所述测试垫是否存在接触判断测试垫是否存在缺陷,若存在接触,则所述测试垫存在缺陷,若不存在接触,则进行下一步;

[0039] S400:在待测晶圆上的指定待测芯片上调整所述探针扎入所述测试垫内,使其位于正常测试位置;

[0040] S500:由所述探针与所述测试垫的接触状况判断测试垫是否存在缺陷,若探针与所述测试垫接触良好则说明测试垫不存在缺陷,若探针与所述测试垫接触存在偏差则说明测试垫存在缺陷。

[0041] 请参考图 3 至图 5,在本实施例中,步骤 S100 包括:

[0042] 提供一标准芯片 10,所述标准芯片 10 上具有多个标准测试垫 20,所述标准测试垫 20 均不存在缺陷;

[0043] 对所述探针 31 的位置进行清零升针,确保所述探针 31 与所述标准测试垫 20 全部接触,如图 3 所示;

[0044] 调整所述探针 31,当所述探针 31 与所述标准测试垫 20 全部脱离时,如图 5 所示,记录此时探针 31 与标准芯片 10 的距离值,在所述距离值的基础上加一个经验值作为安全距离 h_1 ,所述经验值通常小于由实验数据分析出缺陷的高度值。

[0045] 请参考图 4,在本实施例中,通过探针台 30 的自动针迹检查功能检查针痕 32 是否处于标准测试垫 20 内来判断探针 31 与标准测试垫 20 是否全部接触,只有针痕 32 全部位于所述标准测试垫 20 内时,才表明所述探针 31 与标准测试垫 20 全部接触。其中,所述探针台 30 自带有自动针迹检查功能,能够检查探针 31 扎在所述标准测试垫 20 上的针痕 32。

[0046] 同样的,可以通过探针台的自动针迹检查功能观察针痕 32 是否消失来判断探针 31 与标准测试垫 20 是否全部脱离,只有当针痕 32 完全消失时,才能认定探针 31 与标准测试垫 20 全部脱离。

[0047] 除了观察针痕 32 是否位于标准测试垫 20 以内,还可以通过检测机台检测探针 31 与标准测试垫 20 是否全部接通来判断探针 31 与标准测试垫 20 是否全部接触。同样的,检测机台具有检测探针 31 通 - 断 (Open-short) 的功能,当探针 31 与标准测试垫 20 接触时,检测机台能够通过上述功能检测到探针 31 处于接通状态。当探针 31 不与标准测试垫 20 接触时,检测机台能够检测到探针 31 处于断开的状态。因此,采用此方式能够更加灵敏的判断出探针 31 与标准测试垫 20 是否接触。

[0048] 同样的,可以通过检测机台检测探针 31 与标准测试垫 20 是否全部断开来判断探针 31 与标准测试垫 20 是否全部脱离。只有当检测机台检测到探针 31 与标准测试垫 20 全部断开来时才能认定探针 31 与标准测试垫 20 全部脱离。

[0049] 请参考图 6,保持所述探针 31 位于安全距离 h_1 并对所述待测芯片 100 进行扫描,若测试垫 200 上存在由残片形成的缺陷 210,因此其两者的高度 H_1 通常高于测试垫 200 的高度,甚至高于安全距离 h_1 ,使用保持安全距离 h_1 的探针 31 进行扫描,若存在高度为 H_1 的缺陷 210,必然会与探针 31 发生接触,从而能够检测出缺陷 31。由于缺陷 210 为所述测试垫 200 的残片,当探针 31 与所述缺陷 210 接触时,即默认为所述探针 31 与所述缺陷 210 接触。

[0050] 因此,同样的,可以采用两种方式来判断探针 31 与测试垫 200 是否存在接触:一、通过检测机台检测探针 31 与测试垫 200 的通 - 断来判断探针 31 与待测芯片 100 是否存在接触;二、由探针台的自动针迹检查功能来观察测试垫 200 是否存在针痕 32 来判断探针 31 与测试垫 200 是否存在接触。

[0051] 请参考图 7,由于有些缺陷 210 不大,其与测试垫 200 叠加在一起的高度 H_2 小于安全距离 h_1 ,因此探针 31 并不会与缺陷 210 发生接触,此时,可以调整所述探针 31 扎入所述测试垫 200 内,使其位于正常测试位置,如图 8 所示;此时,若测试垫 200 存在缺陷 210,则探针 31 的针头会发生弯曲或侧偏,扎入别处或者悬空。

[0052] 因此,可以采用检测机台检测探针 31 与测试垫 200 是否全部接通来判断探针 31 与测试垫 200 接触是否良好,若一部分并未接触良好,则说明依旧存在缺陷 210,若接触全部良好,则说明该待测芯片 100 不具有任何缺陷 210,可以进行后续测试。

[0053] 同样的,请参考图 9,可以采用探针台的自动针迹检查功能观察针痕 32 是否处于测试垫 200 内来判断探针 31 与测试垫 200 的接触是否良好,若存在缺陷 210,则会导致如图 9 中的情形,其中一个针痕 32 会偏出测试垫 200,因此可以判定该测试垫 200 存在缺陷 210,不适合进行后续测试。

[0054] 在判定待测芯片 100 是否具有缺陷 210 之后,可以对其进行定位或标记,在后续进行测试时,需要避免对具有缺陷 210 的芯片进行测试,能够保护探针不会被缺陷 210 损毁。同时,本实施例提出的方法均没有额外增加设备,大大的降低了对缺陷扫描所需的生产成本,并且提高了效率,由专业的红外光成像设备检测缺陷所需的 20 分钟,降低为 8 分钟左右,适合进行大规模的测试。

[0055] 综上,在本发明实施例提供的三维立体芯片可测试性的检测方法中,在探针与待测晶圆上的待测芯片保持安全距离的情况下,对待测晶圆上所有的待测芯片进行扫描,若在安全距离下探针与待测芯片的测试垫存在接触,则说明测试垫存在一种高过安全距离的缺陷;若不存在接触,则说明待测芯片的测试垫不存在高过安全距离的缺陷。探针与测试垫

接触与否的判定方法是在对待测晶圆上所有待测芯片进行扫描过程中,按照一定扫描频率(例如每扫描 100 颗待测芯片),在待测晶圆的指定待测芯片上使探针扎入其测试垫内,并使用探针台自动检查测试垫的针痕即探针与测试垫接触的位置,若探针位置存在偏差,则说明此区域待测芯片的测试垫存在缺陷,若探针位置良好,则说明此区域待测芯片的测试垫不存在缺陷,此区域的待测芯片可以进行正式的测试。采用上述方法能够在不增加额外成本的情况下高效地寻找出具有缺陷的待测芯片,避免探针对具有缺陷的待测芯片进行测试,从而能够保护探针。上述方法适用于大批量生产测试,大大节约测试成本。

[0056] 上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9