



**(19) 대한민국특허청(KR)**  
**(12) 등록특허공보(B1)**

(45) 공고일자 2017년11월20일  
 (11) 등록번호 10-1791292  
 (24) 등록일자 2017년10월23일

- (51) 국제특허분류(Int. Cl.)  
 H01H 37/76 (2006.01) H01H 37/04 (2006.01)  
 H01H 61/02 (2006.01) H01H 69/02 (2006.01)  
 H01H 85/046 (2006.01)
- (21) 출원번호 10-2013-7000897
- (22) 출원일자(국제) 2011년06월15일  
 심사청구일자 2016년01월28일
- (85) 번역문제출일자 2013년01월14일
- (65) 공개번호 10-2013-0085408
- (43) 공개일자 2013년07월29일
- (86) 국제출원번호 PCT/JP2011/063648
- (87) 국제공개번호 WO 2011/158851  
 국제공개일자 2011년12월22일
- (30) 우선권주장  
 JP-P-2010-135806 2010년06월15일 일본(JP)
- (56) 선행기술조사문헌  
 US20080239610 A1\*  
 JP2004079306 A\*  
 JP2001043781 A\*  
 \*는 심사관에 의하여 인용된 문헌

- (73) 특허권자  
 테쿠세리아루즈 가부시카가이샤  
 일본 도쿄도 시나가와구 오사키 1쵸메 11방 2고  
 게이트 시티 오사키 이스트 타워 8층
- (72) 발명자  
 요네다 요시히로  
 일본 도쿄도 시나가와구 오사키 1쵸메 11방 2고  
 게토시티 오사키 이스트 타워 8카이 테쿠세리아루즈  
 가부시카가이샤 나이
- (74) 대리인  
 특허법인코리아나

전체 청구항 수 : 총 7 항

심사관 : 윤석채


**(54) 발명의 명칭 보호 소자 및 보호 소자의 제조 방법**

**(57) 요약**

본 발명은, 용융시킨 뿔납의 침식 현상을 이용하여, 전류 경로를 재빠르고 또한 확실하게 차단하는 것이 가능한 보호 소자를 제공한다.

각 전극 (114) 은, 기판 (111) 상에 적층된 제 1 도전층 (112) 과, 제 1 도전층 (112) 이 적층된 기판 (111) 상의 면 방향으로 서로 이간한 위치에 적층된 제 2 도전층 (113) 으로 형성되고, 뿔납 페이스트 (116) 는, 전극 (114) 과의 젖음성이 기판 (111) 보다 높고, 제 1 도전층 (112) 과 제 2 도전층 (113) 이 적층된 기판 (111) 상에 적층되어, 저항체 (103) 가 발하는 열, 및, 전극 (114) 과 뿔납 페이스트 (116) 로 이루어지는 적층부가 발하는 열의 적어도 일방에 의해 용융됨으로써, 전극 (114) 간에 적층된 제 1 도전층 (112) 을 침식하면서, 기판 (111) 에 비하여 젖음성이 높은 전극 (114) 측으로 끌어당겨져 용단된다.

**대표도 - 도5**



**명세서**

**청구범위**

**청구항 1**

기관과,

상기 기관 상에 복수 형성된 전극과,

상기 복수 형성된 전극 간의 전류 경로에 접속되어, 가열에 의해 용단됨으로써 상기 전류 경로를 차단하는 저융점 금속체와,

통전하면 상기 저융점 금속체를 용융시키는 열을 발하는 저항체를 구비하고,

상기 복수 형성된 전극 중 각각의 전극은, 상기 기관 상에 적층된 은 또는 백금을 포함하는 제 1 도전층과, 상기 제 1 도전층이 적층된 기관 상의 먼 방향으로 서로 이간된 위치에 적층된 은 또는 백금을 포함하는 제 2 도전층으로 형성되고,

상기 저융점 금속체는, 상기 복수 형성된 전극과의 젖음성이 상기 기관보다 높고, 상기 제 1 도전층과 상기 제 2 도전층이 적층된 기관 상에 적층되어, 상기 저항체가 발하는 열, 및, 상기 복수 형성된 전극과 상기 저융점 금속체로 이루어지는 적층부가 발하는 열의 적어도 일방에 의해 용융됨으로써, 상기 복수 형성된 전극 간에 적층된 제 1 도전층을 침식하면서, 상기 기관에 비하여 젖음성이 높은 상기 복수 형성된 전극측으로 끌어당겨져 용단되는 것을 특징으로 하는, 보호 소자.

**청구항 2**

제 1 항에 있어서,

상기 제 1 도전층의 층 두께에 대한 상기 복수 형성된 전극의 층 두께의 비율은 2 이상인 것을 특징으로 하는, 보호 소자.

**청구항 3**

제 1 항에 있어서,

상기 기관 상에 형성된 상기 복수 형성된 전극 간에 위치하고, 상기 저융점 금속체가 용융됨으로써 침식되는 제 1 도전층에는, 상기 제 1 도전층을 서로 이간하는 슬릿이 1 이상 형성되어 있는 것을 특징으로 하는, 보호 소자.

**청구항 4**

제 1 항에 있어서,

상기 저융점 금속체는, 비납계의 땀납인 것을 특징으로 하는, 보호 소자.

**청구항 5**

통전하면 저융점 금속체를 용융시키는 열을 발하는 저항체가 형성된 기관에 은 또는 백금을 포함하는 제 1 도전층을 적층하는 제 1 적층 공정과,

상기 제 1 적층 공정에 의해 제 1 도전층이 적층된 상기 기관 상의 먼 방향으로 서로 이간된 위치에, 은 또는 백금을 포함하는 복수의 제 2 도전층을 적층함으로써, 복수의 전극을 형성하는 제 2 적층 공정과,

상기 제 2 적층 공정에 의해 형성된 상기 복수의 전극과의 젖음성이 상기 기관보다 높고, 가열에 의해 용단됨으로써 상기 복수의 전극 간의 전류 경로를 차단하는 저융점 금속체를, 상기 저항체가 발하는 열, 및, 상기 복수의 전극과 상기 저융점 금속체로 이루어지는 적층부가 발하는 열의 적어도 일방에 의해 용융시켜, 상기 복수의 전극 간에 적층된 상기 제 1 도전층을 침식하면서, 상기 기관에 비하여 젖음성이 높은 상기 복수의 전극측으로 끌어당겨져 용단되도록, 상기 제 1 도전층과 상기 제 2 도전층이 적층된 기관 상에 적층하는 제 3 적층 공정을

갖는 것을 특징으로 하는, 보호 소자의 제조 방법.

**청구항 6**

제 5 항에 있어서,

상기 제 2 적층 공정에 의해 형성된 각 상기 복수의 전극 상에 절연막을 성막하는 성막 공정을 추가로 갖고,

상기 제 3 적층 공정은, 상기 저융점 금속체를, 각 상기 복수의 전극 상에 성막된 절연막에 의해 이격된 상태에서, 상기 제 1 도전층과 상기 제 2 도전층이 적층된 기판 상에 적층하는 것을 특징으로 하는, 보호 소자의 제조 방법.

**청구항 7**

제 5 항 또는 제 6 항에 있어서,

상기 제 3 적층 공정에서는, 페이스트상의 상기 저융점 금속체를 인쇄 처리 함으로써, 상기 제 1 도전층과 상기 제 2 도전층이 적층된 기판 상에 적층하는 것을 특징으로 하는, 보호 소자의 제조 방법.

**청구항 8**

삭제

**발명의 설명**

**기술 분야**

[0001] 본 발명은, 전기 회로를 과전류 상태 및 과전압 상태로부터 보호하는 보호 소자와 이 보호 소자의 제조 방법에 관한 것이다.

[0002] 본 출원은, 일본에 있어서 2010년 6월 15일에 출원된 일본 특허출원 2010-135806 을 기초로 하여 우선권을 주장하는 것으로서, 이 출원을 참조함으로써, 본 출원에 인용된다.

**배경 기술**

[0003] 종래부터, 전기 회로에는, 과전류 상태 및 과전압 상태의 적어도 일방으로부터 보호하기 위한 대책이 이루어져 있다.

[0004] 예를 들어, 특허문헌 1 에는, 프린트 기관의 일부의 배선에 뿔납을 형성하고, 뿔납의 구리 부식 현상 등과 같은, 뿔납의 침식 작용을 이용한 과전류시의 배선 패턴 용단(溶斷)에 대해 기재되어 있다. 또, 특허문헌 1 에는, 용단 시간을 단축하는 데 있어서 용단부의 패턴 폭을 가늘게 하고, 전류가 흐르는 방향으로 슬릿을 넣는 것에 대하여 기재되어 있다.

**선행기술문헌**

**특허문헌**

[0005] (특허문헌 0001) 일본 공개특허공보 평09-223854호

**발명의 내용**

**해결하려는 과제**

[0006] 상기 서술한 특허문헌 1 에 기재된 보호 기능은, 어디까지나 과전류 보호의 퓨즈 기능이기 때문에, 예를 들어, 배터리용 2 차 보호 회로에서 요구되고 있는 것과 같은, 배터리의 전압 이상(異常)을 검지하는 전압 검지용의 IC 로부터의 이상 신호에 따라 전류 경로를 재빠르고 또한 확실하게 차단하는 기능에는 대응할 수 없다.

[0007] 또, 보호 소자에서는, 대체 재료에 의한 납프리화의 관점 등에서, 납을 주재료로 하는 뿔납박에 비하여 융점이 낮은 금속을 주재료로 한 뿔납 페이스트를 사용하더라도, 프린트 기관으로의 리플로우 실장이 가능한 것이 요망

되고 있다.

[0008] 그래서, 본 발명은, 이와 같은 실정을 감안하여 제안된 것으로서, 저용점 금속체로 이루어지는 뿔납을, 과전압 등의 이상에 따라 통전함으로써 저항체가 발하는 열이나 과전류에 의한 자기 발열에 의해만 용융시키고, 용융시킨 뿔납의 침식 현상을 이용하여, 전류 경로를 재빠르고 또한 확실하게 차단하는 것이 가능한 보호 소자, 및, 보호 소자의 제조 방법을 제공하는 것을 목적으로 한다.

**과제의 해결 수단**

[0009] 상기 서술한 과제를 해결하기 위한 수단으로서, 본 발명에 관련된 보호 회로는, 기관과, 기관 상에 복수 형성된 전극과, 전극 간의 전류 경로에 접속되어, 가열에 의해 용단됨으로써, 전류 경로를 차단하는 저용점 금속체와, 통전하면 저용점 금속체를 용융시키는 열을 발하는 저항체를 구비하고, 각 전극은, 기관 상에 적층된 제 1 도전층과, 제 1 도전층이 적층된 기관 상의 면 방향으로 서로 이간한 위치에 적층된 제 2 도전층으로 형성되고, 저용점 금속체는, 전극과의 젖음성이 기관보다 높고, 제 1 도전층과 제 2 도전층이 적층된 기관 상에 적층되어, 저항체가 발하는 열, 및, 전극과 저용점 금속체로 이루어지는 적층부가 발하는 열의 적어도 일방에 의해 용융됨으로써, 전극 간에 적층된 제 1 도전층을 침식하면서, 기관에 비하여 젖음성이 높은 전극측으로 끌어당겨져 용단되는 것을 특징으로 한다.

[0010] 또, 본 발명에 관련된 보호 회로의 제조 방법은, 통전하면 저용점 금속체를 용융시키는 열을 발하는 저항체가 형성된 기관에 제 1 도전층을 적층하는 제 1 적층 공정과, 제 1 적층 공정에 의해 제 1 도전층이 적층된 기관 상의 면 방향으로 서로 이간한 위치에, 복수의 제 2 도전층을 적층함으로써, 복수의 전극을 형성하는 제 2 적층 공정과, 제 2 적층 공정에 의해 형성된 전극과의 젖음성이 기관보다 높고, 가열에 의해 용단됨으로써 전극 간의 전류 경로를 차단하는 저용점 금속체를, 저항체가 발하는 열, 및, 전극과 저용점 금속체로 이루어지는 적층부가 발하는 열의 적어도 일방에 의해 용융시켜, 전극 간에 적층된 제 1 도전층을 침식하면서, 기관에 비하여 젖음성이 높은 전극측으로 끌어당겨져 용단되도록, 제 1 도전층과 제 2 도전층이 적층된 기관 상에 적층하는 제 3 적층 공정을 갖는 것을 특징으로 한다.

**발명의 효과**

[0011] 본 발명은, 저용점 금속체가 전극 간에 있어서 제 1 도전층 위에 적층되어 있기 때문에, 저항체가 발하는 열이나 과전류에 의한 자기 발열 이외에는, 제 1 도전층에 의한 침식 작용을 일으키지 않고, 전류 경로를 용단시키지 않게 할 수 있다. 또, 본 발명은, 기관에 대해 층 두께 차를 형성한 적층 구조에 의해 전극을 형성하고 있기 때문에, 저용점 금속체가 용융되었을 때에 제 2 도전층만을 침식하면서, 표면 장력에 의해 기관에 비하여 젖음성이 높은 전극측으로 끌어당길 수 있다.

[0012] 따라서, 본 발명은, 저용점 금속체로 이루어지는 뿔납을, 과전압 등의 이상에 따라 통전함으로써 저항체가 발하는 열이나 과전류에 의한 자기 발열에 의해서만 용융시키고, 용융시킨 뿔납의 침식 현상을 이용하여, 전류 경로를 재빠르고 또한 확실하게 차단할 수 있다.

**도면의 간단한 설명**

- [0013] 도 1 은, 본 발명이 적용된 배터리 팩의 전체 구성을 나타내는 도면이다.
- 도 2 는, 본 발명이 적용된 보호 회로의 회로 구성을 나타내는 도면이다.
- 도 3(A) 는, 본 발명이 적용된 보호 소자 (100) 의 제조 방법에 대해 설명하기 위한 도면이고, 도 3(B) 는, 본 발명이 적용된 보호 소자 (100) 의 제조 방법에 대해 설명하기 위한 도면이다.
- 도 4 는, 도 3(A) 의 적층체를 상부에서 본 평면도이다.
- 도 5 는, 도 3(B) 의 적층체를 상부에서 본 평면도이다.
- 도 6 은, 보호 소자의 뿔납 (116) 에 의해 전류 경로가 용단된 상태에 대해 설명하기 위한 단면도이다.
- 도 7 은, 보호 소자의 뿔납 (116) 에 의해 전류 경로가 용단된 상태에 대해 설명하기 위한 평면도이다.
- 도 8 은, 본 발명이 적용된 변형예에 관련된 보호 소자의 적층 구조에 대해 설명하기 위한 도면이다.
- 도 9 는, 본 발명이 적용된 변형예에 관련된 보호 소자의 적층 구조에 대해 설명하기 위한 도면이다.

도 10 은, 도 8 의 적층체를 상부에서 본 평면도이다.

도 11 은, 도 9 의 적층체를 상부에서 본 평면도이다.

도 12 는, 변형예에 관련된 보호 소자의 땀납 (116) 에 의해 전류 경로가 용단된 상태에 대해 설명하기 위한 단면도이다.

도 13 은, 변형예에 관련된 보호 소자의 땀납 (116) 에 의해 전류 경로가 용단된 상태에 대해 설명하기 위한 평면도이다.

도 14(A) 는, 시험 기관의 단면 구조를 나타내는 도면이고, 도 14(B) 는, 시험 기관을 상부에서 본 평면도이다.

**발명을 실시하기 위한 구체적인 내용**

[0014] 이하, 본 발명을 실시하기 위한 형태에 대해, 도면을 참조하면서 상세하게 설명한다. 또한, 본 발명은, 이하의 실시형태에만 한정되는 것이 아니며, 본 발명의 요지를 일탈하지 않는 범위 내에 있어서 여러 가지의 변경이 가능한 것은 물론이다.

[0015] <전체 구성>

[0016] 본 발명이 적용된 보호 소자는, 전기 회로를 과전류 상태 및 과전압 상태의 적어도 일방으로부터 보호하는 보호 소자로서, 예를 들어, 도 1 에 나타내는 바와 같은 합계 4 개의 충방전 가능한 배터리 셀 (11 ~ 14) 로 이루어지는 배터리 (10) 를 갖는 배터리 팩 (1) 에 삽입하여 사용된다.

[0017] 즉, 배터리 팩 (1) 은, 배터리 (10) 와, 배터리 (10) 의 충방전을 제어하는 충방전 제어 회로 (20) 와, 배터리 (10) 와 충방전 제어 회로 (20) 를 보호하는 보호 소자 (100) 와, 각 배터리 셀 (11 ~ 14) 의 전압을 검출하는 검출 회로 (40) 와, 검출 회로 (40) 의 검출 결과에 따라 보호 소자 (100) 의 동작을 제어하는 전류 제어 소자 (50) 를 구비한다.

[0018] 배터리 (10) 는, 상기 서술한 바와 같이, 예를 들어 리튬 이온 전지와 같은 과충전 및 과방전 상태로 되지 않는 제어를 필요로 하는 배터리 셀 (11 ~ 14) 이 직렬 접속된 것으로서, 배터리 팩 (1) 의 정극(正極) 단자 (1a), 부극(負極) 단자 (1b) 를 통하여, 착탈 가능하게 충전 장치 (2) 에 접속되고, 충전 장치 (2) 로부터의 충전 전압이 인가된다.

[0019] 충방전 제어 회로 (20) 는, 배터리 (10) 로부터 충전 장치 (2) 에 흐르는 전류 경로에 직렬 접속된 2 개의 전류 제어 소자 (21, 22) 와, 이들의 전류 제어 소자 (21, 22) 의 동작을 제어하는 제어부 (23) 를 구비한다. 전류 제어 소자 (21, 22) 는, 예를 들어 전계 효과 트랜지스터 (이하, FET 라고 부른다) 에 의해 구성되고, 제어부 (23) 에 의해 제어되는 게이트 전압에 의해, 배터리 (10) 의 전류 경로의 도통과 차단을 제어한다. 제어부 (23) 는, 충전 장치 (2) 로부터 전력 공급을 받아 동작하고, 검출 회로 (40) 에 의한 검출 결과에 따라, 배터리 (10) 가 과방전 또는 과충전일 때, 전류 경로를 차단하도록, 전류 제어 소자 (21, 22) 의 동작을 제어한다.

[0020] 보호 소자 (100) 는, 배터리 (10) 와 충방전 제어 회로 (20) 사이의 충방전 전류 경로 상에 접속되고, 그 동작이 전류 제어 소자 (50) 에 의해 제어된다.

[0021] 검출 회로 (40) 는, 각 배터리 셀 (11 ~ 14) 과 접속되고, 각 배터리 셀 (11 ~ 14) 의 전압값을 검출하여, 각 전압값을 충방전 제어 회로 (20) 의 제어부 (23) 에 공급한다. 또, 검출 회로 (40) 는, 어느 1 개의 배터리 셀 (11 ~ 14) 이 과충전 전압 또는 과방전 전압이 되었을 때에 전류 제어 소자 (50) 를 제어하는 제어 신호를 출력한다.

[0022] 전류 제어 소자 (50) 는, 검출 회로 (40) 로부터 출력되는 검출 신호에 의해, 배터리 셀 (11 ~ 14) 의 전압값이 소정의 범위 밖이 되었을 때, 구체적으로는 과방전 또는 과충전 상태가 되었을 때, 보호 소자 (100) 를 동작시켜, 배터리 (10) 의 충방전 전류 경로를 차단하도록 제어한다.

[0023] 이상과 같은 구성으로 이루어지는 배터리 팩 (1) 에 있어서, 이하에서는, 보호 소자 (100) 의 구성에 대해 구체적으로 설명한다.

[0024] <보호 회로의 구성>

[0025] 본 발명이 적용된 보호 소자 (100) 는, 상기 서술한 배터리 팩 (1) 내의 전기 회로를 과전류 상태 및 과전압 상

태로부터 보호하기 위하여, 도 2 에 나타내는 바와 같은 회로 구성으로 되어 있다.

- [0026] 즉, 보호 소자 (100) 는, 도 2 에 나타내는 바와 같이, 가열에 의해 용단되는 저융점 금속체로 이루어지는 퓨즈 (101, 102) 와, 통전하면 퓨즈 (101, 102) 를 용융시키는 열을 발하는 저항체 (103) 를 구비한다.
- [0027] 퓨즈 (101, 102) 는, 예를 들어, 물리적으로 1 개의 저융점 금속체를 회로 구성 상에서 분리하여, 접속점 (P1) 을 통하여 직렬 접속되도록 한 소자로서, 배터리 (10) 와 충방전 제어 회로 (20) 사이의 충방전 전류 경로 상에 직렬 접속된다. 예를 들어, 퓨즈 (101) 는, 퓨즈 (102) 와 접속되어 있지 않은 접속점 (A1) 을 통하여 배터리 (10) 와 접속되고, 퓨즈 (102) 는, 퓨즈 (101) 와 접속되어 있지 않은 접속점 (A2) 을 통하여 충방전 제어 회로 (20) 와 접속된다.
- [0028] 저항체 (103) 는, 일방의 단부가 접속점 (P1) 을 통하여, 퓨즈 (101, 102) 와 접속되고, 또 다른 일방의 단부가 접속점 (P2) 을 개재하여 전류 제어 소자 (50) 와 접속되어 있다.
- [0029] 이상과 같은 회로 구성으로 이루어지는 보호 소자 (100) 는, 전류 제어 소자 (50) 의 동작에 의해, 저항체 (103) 가 통전하면 퓨즈 (101, 102) 를 용융시키는 열을 발하여, 퓨즈 (101, 102) 가 용단됨으로써, 배터리 팩 (1) 내의 전기 회로를 보호한다.
- [0030] 보호 소자 (100) 는, 저융점 금속체로 이루어지는 뿔납을 사용하여 퓨즈 (101, 102) 로서 기능시키고, 뿔납의 침식 현상을 이용하여, 전류 경로를 재빠르고 또한 확실하게 차단하기 위하여, 구체적으로는, 다음에 나타내는 바와 같은 제조 공정에 의해 제조되는 것이다.
- [0031] 본 발명이 적용된 보호 소자 (100) 의 제조 방법에 대해, 도 3 을 참조하여 설명한다.
- [0032] 보호 소자 (100) 는, 도 3(A) 에 나타내는 바와 같은, 세라믹 기판 (111a) 상에 유리층 (111b) 을 개재하여 저항체 (103) 가 형성되고, 또한 그 위에 유리층 (111c) 을 개재하여 제 1 도전층 (112) 이 적층된 것이다. 또한, 본 발명이 적용된 보호 소자에서는, 상기 서술한 적층 구조에 한정되지 않고, 유리 이외의 절연 부재에 의한 적층 구조를 사용하거나, 또, 세라믹 기판 (111a) 의 표면에 저항체 (103) 를 직접 적층하여, 유리층 (111b) 을 형성하지 않는 구조를 사용하도록 해도 된다. 세라믹 기판 (111a) 으로는, 예를 들어, 알루미늄 기판, 유리 세라믹스 기판 등이 사용된다.
- [0033] 먼저, 제 1 적층 공정에 있어서, 기판 (111) 에는, Ag 또는 Pt 등의 양도체가, 인쇄 처리 등에 의해 막두께 d1 의 제 1 도전층 (112) 이 적층된다.
- [0034] 다음으로, 제 2 적층 공정에 있어서, 제 1 도전층 (112) 이 형성된 기판 (111) 상에는, 이 기판 (111) 상의 면 방향으로 서로 이간한 복수의 위치에, Ag 또는 Pt 등의 양도체가 인쇄 처리 등에 의해 막두께 d2 의 제 2 도전층 (113) 이 각각 적층됨으로써, 복수의 전극 (114a, 114b, 114c) 이 형성된다. 여기서, 전극 (114a) 은, 상기 서술한 도 2 에 나타내는 회로 구성 중의 접속점 (A1) 에 해당하는 부위이고, 전극 (114b) 은, 상기 서술한 도 2 에 나타내는 회로 구성 중의 접속점 (P1) 에 해당하는 부위이고, 전극 (114c) 은, 상기 서술한 도 2 에 나타내는 회로 구성 중의 접속점 (A2) 에 해당하는 부위이다. 편의 상, 이하에서는 전극 (114a, 114b, 114c) 을 총칭한 경우, 전극 (114) 이라고 부르는 것으로 한다.
- [0035] 또한, 제 1 도전층 (112) 및 제 2 도전층 (113) 은, 함께 Ag 또는 Pt 등의 양도체가 사용되지만, 후술하는 바와 같이 뿔납에 의한 제 1 도전층 (112) 의 침식 작용을 상대적으로 높이기 위하여, 제 2 도전층 (113) 에 대해 제 1 도전층 (112) 의 재료를 뿔납에 의한 침식 작용을 일으키기 쉬운 물질로 조정하는 것이 바람직하다.
- [0036] 다음으로, 제 3 적층 공정에 있어서, 전극 (114) 이 형성된 기판 (111) 상에는, 저융점 금속체로서 예를 들어 SnAg 계 등의 비납계의 뿔납 (116) 을 인쇄 처리함으로써, 도 3(B) 에 나타내는 바와 같이, 제 1 도전층 (112) 과 제 2 도전층 (113) 과 접하도록 하여 적층한다. 이 공정에 의해, 전극 (114a, 114b) 사이를 중개하도록 적층된 뿔납 (116) 은 퓨즈 (101) 로서 기능하고, 전극 (114b, 114c) 사이를 중개하도록 적층된 뿔납 (116) 은 퓨즈 (102) 로서 기능한다.
- [0037] 또한, 제 3 적층 공정에 있어서 적층되는 금속 재료는, 당해 금속 재료가 용융되었을 때의 젖음성이, 기판 (111) 에 비하여 전극 (114) 쪽이 높은 특성을 갖고 있으면 되고, SnAg 계의 금속 재료에 한정되지 않는다.
- [0038] 또, 균일한 층 두께로 뿔납 (116) 이 용이하게 적층되는 관점에서, 제 3 적층 공정을 실시하기 전에, 제 2 적층 공정에 의해 형성된 각 전극 (114) 상에 절연막 (117) 을 성막하는 성막 공정을 실시하는 것이 바람직하다. 이와 같이 하여 각 전극 (114) 상에 절연막 (117) 을 성막함으로써, 보호 소자 (100) 의 제조 방법에



있어서는, 도 3(A)의 적층체를 상부에서 본 도 4의 평면도로 나타내는 절연막(117)으로 나누어진 각 배치 위치(116a, 116b)에, 인쇄 처리 후 응고될 때까지의 액상의 땀납(116)을 유지할 수 있고, 결과적으로 균일한 층 두께로 되도록 땀납(116)을 적층할 수 있다.

- [0039] 또한, 도 4에 나타내는 바와 같이, 전극(114b)은, 접속점(P1)에 상당하는 전극(118a)과 접속되어 있다. 또, 기관(111)내부에 배치된 저항체(103)는, 도전체(103a)를 통하여 전극(118a)과 접속되고, 도전체(103b)를 통하여 전극(118b)과 접속되어 있다.
- [0040] 보호 소자(100)는, 또한 도 5에 나타내는 바와 같이, 땀납(116)이 적층된 부위에, 땀납(116)이 용융되었을 때에 유동성을 활성화시키는 플럭스(119)가 적층되고, 추가로 당해 보호 소자(100)전체를 보호하는 캡(120)이 형성된다.
- [0041] 이상과 같은 구성으로 이루어지는 보호 소자(100)는, 땀납(116)이, 저항체(103)가 발하는 열과, 전극(114)과 땀납(116)으로 이루어지고, 예를 들어 도 5에 나타내는 바와 같은 부위에 닿는 적층부(121)가 발하는 열의 적어도 일방에 의해 용융되기 시작한다. 그리고, 보호 소자(100)는, 도 6 및 도 7에 나타내는 바와 같이, 용융된 땀납(116)이, 전극(114)간에 적층된 제 1 도전층(112)을 침식하면서, 표면 장력에 의해 기관(111)보다 젖음성이 높은 전극(114)측으로 끌어당겨진다.
- [0042] 이와 같이 하여, 보호 소자(100)는, 도 6에 나타내는 바와 같이, 땀납(116)과 제 1 도전층(112)으로 이루어지는 용융 잔여물(131)이 존재하지만, 미량이기 때문에, 전극(114)사이가 용단되게 된다. 즉, 보호 소자(100)에서는, 제 2 도전층(113)이 적층되어 있지 않은 전극(114)사이에 위치하는 제 1 도전층(112)이, 용단부(132)로서 기능하고, 전극(114)이 형성된 제 2 도전층(113)이, 침식된 땀납을 끌어당기는 땀납 고임부(133)로서 기능한다.
- [0043] 이와 같이 하여, 보호 소자(100)는, 제 1 도전층(112)과 제 2 도전층(113)을 사용하여, 기관(111)에 대해 층 두께 차를 형성한 적층 구조에 의해 전극(114)을 형성하고 있기 때문에, 땀납(116)이, 제 1 도전층(112)만을 침식시키면서 전극(114)측으로 끌어당겨지도록 할 수 있다.
- [0044] 또, 보호 소자(100)에서는, 땀납(116)이, 전극(114)사이에 있어서 제 1 도전층(112)위에 적층되어 있으므로, 예를 들어 보호 소자(100)가 배터리(1)내의 회로 기관 상에 리플로우 실장될 때 가해지는 열에 의해 용단되는 것을 방지할 수 있다. 즉, 보호 소자(100)에서는, 저항체(103)가 발하는 열이나 과전류에 의한 자기 발열 이외에는, 제 1 도전층(112)에 의한 침식 작용을 일으키지 않고, 전류 경로를 차단시키지 않도록 할 수 있다.
- [0045] 따라서, 본 발명이 적용된 보호 소자(100)에서는, 저용점 금속체로 이루어지는 땀납(116)을, 과전압 등의 이상에 따라 통전함으로써 저항체(103)가 발하는 열이나 과전류에 의한 자기 발열에 의해서만 용융시키고, 용융시킨 땀납의 침식 현상을 이용하여, 전류 경로를 재빠르고 또한 확실하게 차단할 수 있다.
- [0046] 또, 본 발명이 적용된 보호 소자에서는, 특히 비납계의 페이스트상의 땀납을 사용함으로써, 땀납 소재의 선택지를 넓히면서, 인쇄 처리에 의해 용이하게 상기 서술한 제 3 적층 처리를 실시할 수 있는 점에서 바람직하다. 또한, 본 발명이 적용된 보호 소자에서는, 상기와 같은 비납계의 페이스트상에 한정되지 않고, 땀납의 재료로서 Pb를 함유하는 것이나, 페이스트상이 아니라 예를 들어 땀납박 등을 사용해도 된다.
- [0047] 본 발명이 적용된 보호 소자의 변형예로서 보호 소자(100)는, 도 8 및 도 9에 나타내는 바와 같이, 기관(111)상에 있어서의 전극(114)간에 위치하고, 땀납(116)이 용융됨으로써 침식되는 제 1 도전층(112)에, 이 제 1 도전층(112)을 서로 이간하는 슬릿(112a)이 1 이상 형성되어 있는 것이, 전류 경로를 재빠르고 또한 확실하게 차단하는 관점에서 바람직하다.
- [0048] 즉, 변형예에 관련된 보호 소자(100)는, 도 8에 나타내는 바와 같이, 기관(111)상에 있어서의 전극(114)사이의 제 1 도전층(112)을 서로 이간하는 슬릿(112a)을 형성하고, 또한, 도 9에 나타내는 바와 같이, 제 1 도전층(112)과 제 2 도전층(113)의 양방에 접하도록 하여, 땀납(116)을 적층한 것이다.
- [0049] 여기서, 변형예에 관련된 보호 소자(100)의 제조 공정에 있어서, 각 전극(114)상에 절연막(117)을 성막함으로써, 도 9의 적층체를 상부에서 본 도 10의 평면도로 나타내는 절연막(117)으로 나누어진 각 배치 위치(116a, 116b)에, 균일한 층 두께로 되도록 땀납(116)을 적층할 수 있다.
- [0050] 또한, 도 11에 나타내는 바와 같이, 변형예에 관련된 보호 소자(100)는, 땀납(116)이 적층된 부위에, 땀납(116)이 용융되었을 때에 유동성을 활성화시키는 플럭스(119)가 적층되고, 추가로 당해 보호 소자(100)전

체를 보호하는 캡 (120) 이 형성된다.

[0051] 이상과 같이 하여 제조되는 변형예에 관련된 보호 소자 (100) 에서는, 도 12 의 단면도에 나타내는 바와 같이, 뿔납 (116) 의 용융시에 있어서, 뿔납 (116) 이 슬릿 (112a) 에 비집고 들어감으로써, 보다 효율적으로 제 1 도전층 (112) 이 침식되므로, 도 13 의 평면도에 나타내는 바와 같이, 뿔납 (116) 과 제 1 도전층 (112) 으로 이루어지는 용융 잔여물 (131) 이 대부분 발생하지 않도록 할 수 있다. 즉, 변형예에 관련된 보호 소자 (100) 에서는, 전극 (114) 사이의 리크 전류를 보다 작게 할 수 있고, 전류 경로를 재빠르고 또한 확실하게 차단할 수 있다.

[0052] 또, 본 발명이 적용된 보호 소자 (100) 에서는, 제 1 도전층 (112) 과 제 2 도전층 (113) 을 사용하여, 기판 (111) 에 대해 층 두께 차를 형성한 도전층에 의해 전극 (114) 을 형성하고 있지만, 특히, 제 1 도전층 (112) 의 막두께에 대한 전극 (114) 의 막두께의 비율은, 2 이상인 것이, 하기의 시험으로부터 얻어지는 도전층의 층 두께에 따른 뿔납에 의한 침식 특성으로부터 바람직하다.

[0053] 도전층의 층 두께에 따른 뿔납에 의한 침식 특성에 대해서는, 도 14 에 나타내는 바와 같은 시험 기판 (200) 을 사용한 시험에 의해 평가하였다. 여기서, 도 14(A) 는, 시험 기판 (200) 의 단면 구조를 나타내는 도면이고, 도 14(B) 는, 시험 기판 (200) 을 상부에서 본 평면도이다. 시험 기판 (200) 은, 저항체 (201) 가 내부에 형성된 기판 (202) 상에, 층 두께 (d) 로 규정되는 도전층 (203) 과, 뿔납 (204) 이 순서대로 적층된 것이다. 여기서, 본 시험에서는, 도전층 (203) 의 재료로서 은계 후막(厚膜) 소성 재료를 사용하였다. 또, 이 은계 후막 소성 재료가 저항체 (201) 에 의해 가열되는 면적을, 도 14(B) 에 나타내는 바와 같이 2.5 [mm]×0.8 [mm] 로 하였다. 또한, 이 도전층 (203) 은, 그 표면 온도가, 저항체 (201) 에 의해 약 650 ℃ 로 가열되는 것으로 하였다. 또, 도전층 (203) 의 표면에는, 막두께가 약 0.1 mm 로서, 용점이 약 300 ℃ 인 납계의 뿔납 (204) 을 적층하였다.

[0054] 또한, 본 시험 조건에서는, 비교적, SnAg 계의 재료에 비하여 용점이 높은 납계의 뿔납 (204) 을 사용했지만, SnAg 계와 같은 비납계의 뿔납에서는, 비교적 용점이 낮기 때문에, 보다 뿔납에 의한 침식 작용이 일어나기 쉬운 경향이 있는 점에서 바람직하다.

[0055] 이상의 시험 조건 하, 도전층 (203) 의 층 두께 (d) 를 7 [μm], 14 [μm], 22 [μm] 의 3 종류를 사용하여 가열 처리를 실시했을 때에, 뿔납 (204) 에 의해 침식되는 면적은, 각각 하기의 표 1 과 같이 되었다.

표 1

막두께	침식 면적
7[μm]	1. 12×0. 22[mm]
14[μm]	φ0. 12[mm]
22[μm]	침식 없음

[0056]

[0057] 상기의 표 1 로부터 분명한 바와 같이, 가열 조건이 일정했을 때, 층 두께 (d) 가 7 [μm] 정도인 도전층 (203) 은, 침식 작용이 커, 용단부 (132) 로서 기능하는 제 1 도전층 (112) 에 적합하고, 층 두께 (d) 가 14 [μm] 정도인 도전층 (203) 에서는, 침식 작용이 적어, 뿔납 고임부 (133) 로서 기능하는 전극부 (114) 에 적합하다. 또한, 층 두께 (d) 가 22 [μm] 정도인 도전층 (203) 에서는, 침식 작용이 없고, 특히 전극부 (114) 에 적합하다.

[0058] 이상의 결과로부터 분명한 바와 같이, 보호 소자 (100) 에서는, 제 1 도전층 (112) 의 막두께에 대한 전극 (114) 의 막두께의 비율이 2 이상, 특히 3 이상인 것이, 전극 (114) 사이를 확실하게 용단시키는 관점에서 바람직하다. 여기서, 전극 (114) 의 막두께란, 제 1 도전층 (112) 과 제 2 도전층 (113) 의 합계 막두께이다.

또, 보호 소자 (100) 에서는, 제 1 도전층 (112) 의 막두께에 대한 전극 (114) 의 막두께의 비율을 2 내지 3 의 범위로 함으로써, 도전층의 재료비 저감을 도모하면서, 전극 (114) 이 침식 작용이 일어나지 않도록 하는 점에서 특히 바람직하다.

[0059] 제 1 도전층 (112) 의 두께는, 그 막두께가, 상기의 시험으로부터 분명한 바와 같이, 효율적으로 침식 작용을 발휘시키는 관점에서 7 [μm] 이하가 바람직하고, 또한 리플로우 실장시에도 침식되지 않는 최저 막두께로서 1



「 $\mu\text{m}$ 」 이상이 특히 바람직하다.


[0060] 전극 (114) 의 막두께, 즉, 제 1 도전층 (112) 과 제 2 도전층 (113) 의 합계 막두께는, 침식 작용이 일어나지 않도록 하는 관점에서, 14 [ $\mu\text{m}$ ] 이상, 특히 22 [ $\mu\text{m}$ ] 이상인 것이 바람직하다.

[0061] 제 1 도전층 (112) 이 침식되는 용단부 (132) 는, 그 면적이 폭 0.5 ~ 2 [mm]×길이 0.2 ~ 0.4 [mm] 정도가 바람직하고, 또한 변형예로서 나타낸 바와 같이 슬릿을 형성하는 경우에는, 그 슬릿 사이즈가 전극 (114) 사이의 폭 방향으로 0.5 ~ 2 [mm] 로 하고, 이 폭 방향에 직교하는 길이 방향으로 0.1 ~ 0.2 [mm] 정도인 것이 바람직하다.


[0062] 또한, 본 발명이 적용된 보호 소자는, 상기 서술한 같은 배터리 팩 (1) 뿐만이 아니라, 과전류 상태 및 과전압 상태의 적어도 일방으로부터 보호하는 것을 목적으로 하기 때문에, 이 이외의 전기 회로에 삽입하더라도, 땀납의 침식 현상을 이용하여, 전류 경로를 재빠르고 또한 확실하게 차단 가능한 것은 물론이다.

도면


도면1




도면2




도면3




도면4




도면5




도면6



도면7



도면8











도면13




도면14

(A)



(B)



【심사관 직권보정사항】

【직권보정 1】

【보정항목】 청구범위

【보정세부항목】 청구항 6

**【변경전】**

상기 각 복수의 전극

**【변경후】**

각 상기 복수의 전극