

(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。 Int. Cl. G09G 3/36 (2006.01)	(45) 공고일자 (11) 등록번호 (24) 등록일자	2006년05월25일 10-0556455 2006년02월23일
--	-------------------------------------	--

(21) 출원번호 (22) 출원일자	10-1998-0040143 1998년09월26일	(65) 공개번호 (43) 공개일자	10-2000-0021177 2000년04월15일
------------------------	--------------------------------	------------------------	--------------------------------

(73) 특허권자	엘지전자 주식회사 서울특별시 영등포구 여의도동 20번지
(72) 발명자	권오경 서울특별시 송파구 신천동 7 장미아파트 14-1102
(74) 대리인	김용인 심창섭

심사관 : 이병우

(54) 티에프티-엘시디(TFT-LCD)의 게이트 구동 회로

요약

본 발명의 TFT-LCD의 게이트 구동회로는 그릿치의 발생이 일어나지 않으며, 스캔모드에 관계없이 스캔신호를 생성할 수 있도록 하기 위한 것으로, TFT-LCD의 게이트를 구동하기 위한 입력 데이터를 순차적으로 시프트시켜 출력하는 시프트 레지스터부와, 상기 시프트 레지스터부의 출력을 샘플링하여 출력하는 디코더부와, 상기 디코더부를 제어하기 위한 제어신호를 발생하는 디코더 제어부와, 스캔모드를 선택하기 위한 출력 스위칭부를 구비하여 구성됨을 특징으로 한다.

대표도

도 6

명세서

도면의 간단한 설명

도 1은 종래의 디스플레이 스캔을 위한 TFT-LCD의 게이트 구동회로를 개략적으로 도시한 도면,

도 2(a)~도 2(c)는 각각 순차적인 스캔신호 파형, 짝수 필드의 이중선 스캔 신호 파형 및 홀수 필드의 이중선 스캔 신호 파형을 도시한 도면,

도 3은 종래의 TFT-LCD의 게이트 구동회로 중 시프트 레지스터부 및 디코더부를 구체적으로 도시한 도면,

도 4는 종래의 TFT-LCD의 게이트 구동회로에 있어서 시프트 레지스터와 디코더 제어 신호간의 스큐(Skew)에 의한 그릿치(gritch)의 발생을 도시한 도면,

도 5는 종래의 다른예의 TFT-LCD의 게이트 구동회로를 개략적으로 나타낸 도면,

도 6은 본 발명에 의한 TFT-LCD의 게이트 구동회로를 개략적으로 도시한 도면,

도 7은 본 발명에 의한 TFT-LCD의 게이트 구동회로중 시프트 레지스터부, 디코더부 및 디코더 제어부의 구체예를 도시한 도면,

도 8(a) 및 도 8(b)는 본 발명의 TFT-LCD 게이트 구동회로에 의한 순차 스캔방식 및 이중선 스캔 방식에 있어서의 각 입력 출력 신호를 도시한 도면,

도 9(a) 및 도 9(c)는 본 발명에 의한 TFT-LCD 게이트 구동회로에 있어서 각 스캔모드에 따른 스위칭 연결상태를 도시한 도면이다.

도면의 주요부분에 대한 부호의 설명

1,3,10 : 시프트 레지스터부 2,24 : 구동버퍼

4,21 : 디코더부 11 : 짝수번째 출력 시프트 레지스터

12 : 홀수번째 출력 시프트 레지스터

22 : 디코더 제어부 23 : 출력 스위치부

25 : 맥스

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 스캔 패턴을 생성하기 위한 TFT-LCD의 게이트 구동회로에 관한 것으로, 특히 스캔 패턴을 생성하는 회로와 구동버퍼 사이에 스위치를 설치하고 이를 이용하여 순차 주사 신호와 이중선 주사 신호를 모두 공급하는 디스플레이 스캔 패턴을 형성하기 위한 TFT-LCD의 게이트 구동회로에 관한 것이다.

TFT-LCD에 화상을 표시하기 위해서는 소오스 구동회로와 게이트 구동회로가 필요하다.

소오스 구동회로로는 화소에 화상신호를 공급하고 게이트 구동회로는 화소 스위치에 스캔 패턴을 공급한다.

일반적인 게이트 구동회로는 도 1에 도시되어 있는 바와 같이, 시프트 레지스터(1)와 구동버퍼(2)를 기본구성으로 하고, 기능에 따라 기타 콘트롤 회로가 추가되거나 레벨 시프터가 사용된다.

한편, 게이트 구동회로가 공급하는 스캔 패턴에는 도 2(a)에 도시된 바와 같이 순차적인 스캔 신호를 생성하는 순차 스캔 모드와, 도 2(b) 및 도 2(c)에 도시된 바와 같이 짝수 및 홀수 필드의 이중선 스캔 신호를 생성하는 이중선 스캔 모드가 있다.

하나의 게이트 구동회로가 순차 스캔 모드와 이중선 스캔 모드의 신호를 모두 공급하기 위해서는 도 1과 같은 기본적인 구성과는 다른 회로 구성이 요구된다.

도 3은 종래 기술의 게이트 구동회로에 대한 한예를 도시한 것으로, 종래의 게이트 구동회로는, D플립플롭을 복수개 직렬 연결하여 구성한 시프트 레지스터(3)와, 상기 시프트 레지스터 출력마다 앤드 게이트 쌍을 연결하여 형성하고 콘트롤 신호 ENB, ENB'을 한 입력으로 하는 디코더(4)로 구성되어 있다.

발명이 이루고자 하는 기술적 과제

이와 같이 구성된 종래 기술은 트랜지스터의 수를 줄일 수 있다는 장점은 있으나, 디코더(4)에 인가하는 신호에 따라, 도 2(a)에 도시된 순차 스캔 모드의 신호와 도 2(b)에 도시된 짝수 필드 이중선 스캔 모드의 신호를 생성할 수 있지만 도 2(c)에 도시된 홀수 필드 이중선 스캔 모드의 신호를 생성할 수가 없다.

게다가 시프트레지스터(3)의 출력신호와 디코더(4)에 인가하는 콘트롤 신호 ENB와 ENB' 사이에 시큐(Skew)가 존재하면 도 4에 도시된 바와 같은 그릿치(gritch)가 발생할 우려가 있다.

또한 다른 종래 기술의 예로서 도 5에 도시된 바와 같은 스캔 패턴 형성을 위한 TFT-LCD의 게이트 구동회로가 있다.

즉, 시프트 레지스터의 출력을 나누어 짝수번째와 홀수번째로 나누어서 TFT-LCD의 게이트 구동회로의 버퍼(도시않됨)에 연결하도록 구성하고, 이중선 스캔모드의 짝수 필드에서는 짝수번째 출력 시프트 레지스터(11)와 홀수번째 출력 시프트 레지스터(10)를 동시에 여기시키고, 이중선 스캔모드의 홀수 필드에서는 먼저 홀수번째 출력 시프트 레지스터(12)를 여기시킨 후, 한 클럭 후 짝수 번째 출력 시프트 레지스터(11)를 여기시키도록 구성되었다.

이와 같은 구조의 FTF-LCD 게이트 구동 회로는, 도 2(b)에 도시된 짝수 필드 이중선 스캔 모드의 신호와 도 2(c)에 도시된 홀수 필드 이중선 스캔 모드의 신호가 생성될 수 있지만, 도 2(a)에 도시된 순차 스캔 모드의 신호를 생성하기가 곤란하고, 배선과 레이아웃이 복잡하다는 문제점이 있었다.

따라서, 본 발명은 이와 같은 종래 기술의 문제점을 감안하여 발명한 것으로, 본 발명의 목적은 그릿치의 발생을 억제할 수 있는 TFT-LCD의 게이트 구동회로를 제공하기 위한 것이다.

본 발명의 다른 목적은 스캔 모드에 관계없이 스캔 신호를 생성할 수 있는 TFT-LCD의 게이트 구동회로를 제공하기 위한 것이다.

본 발명의 또 다른 목적은 배선과 레이아웃이 간단한 TFT-LCD의 게이트 구동회로를 제공하기 위한 것이다.

발명의 구성 및 작용

이와 같은 본 발명의 목적을 달성하기 위한 TFT-LCD의 게이트 구동회로는 TFT-LCD의 게이트를 구동하기 위한 입력 데이터를 순차적으로 시프트시켜 출력하는 시프트 레지스터부와, 상기 시프트 레지스터부의 출력을 샘플링하여 출력하는 디코더부와, 상기 디코더부를 제어하기 위한 제어신호를 발생하는 디코더 제어부와, 스캔 모드를 선택하기 위한 출력 스위칭부를 구비함을 특징으로 한다.

이하 첨부 도면에 근거하여 본 발명의 실시예에 대하여 상세히 설명한다.

도 6은 본 발명에 의한 TFT-LCD의 게이트 구동회로에 대한 일 실시예를 개략적으로 도시한 것이다.

본 발명에 의한 TFT-LCD의 게이트 구동회로는, 도 6에 도시된 바와 같이, TFT-LCD에 화상을 표시하기 위해 TFT-LCD의 게이트를 구동하기 위한 입력 데이터를 순차적으로 시프트 시켜 출력하도록 복수의 D플립플롭을 순차적으로 연결하여 구성한 시프트 레지스터(20)와, 상기 시프트 레지스터(20)의 각 출력 단자에 접속되는 복수의 NAND게이트 쌍으로 형성되는 디코더부(21)와, 상기 디코더부(21)를 제어하기 위하여 제어출력 N_1 과 이 출력 N_1 과는 역 위상인 제어 출력 N_2 를 각각 생성하는 디코더 제어부(22)와, 상기 디코더부(21)의 출력을 스캔모드, 즉 순차 스캔모드, 짝수 필드 이중선 스캔모드, 홀수 필드 이중선 스캔모드에 따라 출력하기 위한 출력 스위칭부(23)와, 상기 출력 스위칭부(23)의 출력을 버퍼링하여 TFT-LCD의 게이트에 공급하기 위한 구동 버퍼부(24)와 상기 디코더 제어부의 입력 클럭과 출력 제어 신호를 스캔 모드에 따라 선택하여 상기 시프트 레지스터부(20)의 클럭 신호로 공급하는 클럭 신호 선택 스위칭부(미도시)로 구성되어 있다.

상기 디코더부(21)는 상기 시프트 레지스터(20)을 형성하는 각 D플립플롭의 출력에 각각 접속되는 NAND게이트 쌍으로 구성되어 있으며, 상기 NAND 게이트쌍의 하나를 상기 디코더 제어부의 제어출력 N_1 이 그리고 나머지 하나는 상기 제어출력 N_1 과는 역 위상 관계에 있는 또하나의 제어출력 N_2 을 하나의 입력으로 하고있고 상기 NAND게이트 쌍의 또하나의 입력은 각각 공통으로 접속되어 상기 D플립플롭의 출력에 접속되어 있다.

상기 출력 스위칭부(23)는 도 9(a)~도 9(c)에 도시된 바와 같이 상기 각 NAND 게이트 쌍의 출력단에 접속되는 스위치 ($S_1 \sim S_6, \dots$)와 상기 NAND게이트쌍의 짝수번째 출력단과 이에 인접하는 다른 NAND게이트쌍의 홀수번째 출력단 사이에 접속되는 스위치(S'_1, S'_2, \dots)로 구성되어 있으며, 순차 스캔 모드시에는 도 9(a)에 도시된 바와 같이, 상기 NAND게이트쌍의 출력단에 접속된 스위치($S_1 \sim S_6, \dots$)는 모두 접속되도록 하고, NAND게이트쌍의 짝수번째 출력단과 인접하는 NAND게이트쌍의 홀수번째 출력단 사이에 설치되는 스위치(S'_1, S'_2, \dots)는 개방되도록 연결되어 있다.

그리고 짝수 필드 이중선 스캔모드시에는 도 9(b)에 도시된 바와 같이, 상기 순차스캔모드시와 동일 상태로 출력스위칭부(23)의 스위치($S_1 \sim S_6, S'_1, S'_2$)가 접속되어 있다.

한편, 홀수필드 이중선 스캔모드시에는 도 9(c)에 도시된 바와 같이, 각 NAND 게이트쌍중 짝수번째 출력단에 연결되는 스위치(S_2, S_4, S_6, \dots)는 개방되고 상기 각 NAND게이트쌍의 인접출력단 사이에 설치되어 있는 스위치(S'_1, S'_2, \dots)는 접속되도록 연결되어 있다.

그리고 상기 믹스(MUX)(25)는 순차 스캔 모드시에는 그릿지(glitch)를 억제하기 위해 디코더 제어부(22)의 제어출력(N_1)을 선택하여 D플립플롭의 각 클럭 단자로 신호를 공급하고, 이중선 스캔드 모드시에는 상기 제어출력(N_1)자체가 항상 하이레벨($=V_{DD}$) 상태이므로 디코더 제어부(22)에 입력되는 외부의 클럭을 선택하여 D플립플롭의 클럭신호로 공급되도록 구성되어 있다.

이와 같이 구성된 본 발명에 의한 TFT-LCD의 게이트 구동회로의 동작에 대하여 설명한다.

도 8(a) 및 도 8(b)는 순차 스캔모드시와 짝수 필드 이중선 모드시에 있어서 TFT-LCD의 게이트 구동회로의 각 입출력에서의 신호파형을 나타낸 도면이다.

먼저, 순차 스캔모드시에 대한 동작에 대하여 설명한다.

순차 스캔모드시에는 도 9(a)와 같이 출력 스위칭부(23)의 각 스위치($S_1 \sim S_6, S'_1, S'_2$)가 접속되며, 믹스(25)는 디코더 제어부(22)의 제어출력(N_1)을 D플립플롭의 클럭 신호로 공급하도록 접속된다.

따라서 도 8(a)에 도시된 바와 같이 시프트레지스터(20)에 클럭 신호가 공급되고 D플립플롭에 스타트 신호가 공급되면, D플립플롭은 클럭의 상승 에지에서 D플립플롭의 입력이 샘플링되고 하강 에지에서 클럭의 한주기에 해당하는 출력 신호를 도 8(a)에 도시된 바와 같이 발생함과 동시에 디코더 제어부(22)의 제어출력(N_1, N_2) 역시 도 8(a)에 도시된 바와 같이 발생한다.

이것에 의해 NAND 게이트쌍을 하나의 입력이 0이 되면 다른 하나의 입력을 출력에 전달하지 못하기 때문에 D플립플롭의 출력 신호 0을 각각 NAND 게이트가 반분하여 출력하므로 순차적인 출력 ROW_1 및 ROW_2 가 생성되고, 이것은 구동 버퍼부(24)로 공급되어 TFT-LCD의 게이트에 인가하게 된다.

한편 짝수 필드 이중선 스캔모드시에는 도 9(b)에 도시된 바와 같이 출력 스위칭부(23)의 각종 스위치($S_1 \sim S_6, S'_1, S'_2$)가 접속되고, 디코더 제어부(22)의 제어출력(N_1, N_2)는 모드 하이레벨 상태인 V_{DD} 로 고정되며, 믹스(25)는 디코더 제어부(22)에 입력되는 클럭을 선택하여 D플립플롭의 각 클럭단자에 공급하게 된다.

따라서 시프트레지스터(20)의 D플립플롭은 도 8(b)에 도시된 바와 같이 클럭의 한 주기에 걸쳐 출력신호Q를 발생하게 되므로 디코더부(21)의 NAND게이트쌍의 출력(ROW_1, ROW_2)은 모드 로우레벨로 되어 도 8(b)에 도시된 바와 같이 짝수 필드 이중선 스캔 모드의 신호가 발생하게 되며 이 출력 (ROW_1, ROW_2)은 버퍼구동부(24)를 통하여 TFT-LCD의 게이트에 인가하게 된다.

또한 홀스필드 이중선 스캔모드시에는 도9(c)에 도시된 바와 같이, 출력 스위칭부(23)의 각종 스위치($S_1 \sim S_6, S'_1, S'_2$)가 접속되고, 디코더 제어부(22)의 제어출력(N_1, N_2) 및 믹스(25)의 클럭 신호는 짝수 필드 이중선 스캔 모드시와 동일하게 된다.

따라서 시프트 레지스터(20)의 첫 번째 D플립플롭(D1)출력(Q_1)이 클럭의 일주기동안 하이레벨 상태로 되고, 이것에 의해 디코더부(21)의 NAND게이트쌍중 홀수번째 출력단의 출력(ROW_1)은 상기 출력 Q_1 가 하이레벨인 1클럭 주기동안 로우레벨 상태로 되고 상기 NAND게이트쌍의 다른 짝수번째 출력단의 출력(ROW_2)는 스위치(S_2)가 개방되어 있는 반면에 인접하는 아래의 NAND 게이트쌍의 홀수번째 출력단의 출력(ROW_3)과 스위치(S'_1)를 통하여 연결되어 있기 때문에 하이레벨을 유지하게 된다.

그 다음 클럭의 1주기 동안은 상기 시프트 레지스터(20)의 2번째 D플립플롭(D_2)의 출력단자의 출력(Q_2)이 하이레벨로 되고, 이것에 의해 1클럭주기동안 디코더부(21)의 2번째 NAND게이트쌍의 홀수번째 출력(ROW_3)이 로우레벨로 되고, 이 출력부(ROW_3)과 스위치(S'_1)로 연결되어 있는 첫 번째 NAND게이트쌍의 짝수번째 출력(ROW_2)도 로우레벨로 된다.

그러나 2번째 NAND게이트쌍의 짝수번째 출력(ROW_4)은 스위치(S_4)가 개방되어 있고 스위치(S'_2)를 통하여 세 번째 NAND게이트쌍의 홀수번째 출력(ROW_5)과 연결되어 있어(이 출력(ROW_5)은 하이레벨 상태에 있음) 상기 2번째 NAND게이트쌍의 짝수번째 출력(ROW_4)은 하이레벨 상태를 유지하게 된다.

이와 같은 방식으로 홀수 필드의 이중선 스캔 모드의 신호 즉 도 2(c)의 신호(단 레벨이 반전되어 있음)가 생성된다.

이상과 같이 본 발명의 TFT-LCD의 게이트 구동 회로는 다음과 같은 효과가 있다.

발명의 효과

첫째 시프트 레지스터의 클럭과 디코더 제어부의 클럭신호를 동일 신호를 사용하여 디코더부의 제어신호를 생성하기 때문에 종래의 경우와 같이 디코더부의 제어신호인 ENB 등을 별도로 만들 필요가 없으며, 그리고 순차 스캔모드시에는 디코더 제어부의 제어출력(N_1)을 선택하여 시프트레지스터인 D플립플롭의 클럭신호로 이용하기 때문에 상기 D플립플롭의 출력신호의 발생타이밍은 상기 디코더 제어부의 제어출력(N_1)에 의해 결정되고 이로 인해 D플립플롭의 출력신호와 상기 디코더 제어부의 제어출력(N_1) 사이에 스큐(Skew)가 발생할 가능성은 매우 낮게 되므로 그릿치(glitch)의 발생이 억제된다.

둘째, 순차스캔 모드 뿐만 아니라 짝수 필드 이중선 스캔 모드 및 홀수 필드 이중선 스캔 모드의 스캐닝 패턴을 생성해 낼 수 있다.

(57) 청구의 범위

청구항 1.

TFT-LCD의 게이트를 구동하기 위한 입력 데이터를 순차적으로 시프트시켜 출력하는 시프트 레지스터부와,

상기 시프트 레지스터부의 출력을 샘플링하여 출력하는 디코더부와,

상기 디코더부를 제어하기 위한 제어신호를 발생하는 디코더 제어부와,

스캔모드를 선택하기 위한 출력 스위칭부를 구비하여 구성됨을 특징으로하는 TFT-LCD의 게이트 구동 회로.

청구항 2.

제 1항에 있어서,

상기 디코더 제어부의 입력클럭 신호와 상기 디코더 제어부에서 발생된 제어신호를 스캔모드에 따라 선택하여, 상기 시프트 레지스터부의 클럭 신호로 공급하는 클럭 신호 선택 스위칭부가 더 구비됨을 특징으로 하는 TFT-LCD의 게이트 구동 회로.

청구항 3.

제 2항에 있어서, 상기 클럭신호 선택 스위칭부는,

상기 디코더 제어부의 입력클럭 신호와 상기 디코더 제어부에서 발생된 제어신호를 입력으로 하고 상기 시프트 레지스터의 클럭 신호를 출력하는 믹스(MUX)로 구성됨을 특징으로 하는 TFT-LCD의 게이트 구동 회로.

청구항 4.

제 1항에 있어서,

상기 시프트 레지스터부는 순차적으로 접속되는 복수의 D플립플롭으로 구성됨을 특징으로 하는 TFT-LCD의 게이트 구동 회로.

청구항 5.

제 1항에 있어서,

상기 디코더 제어부는 순차 스캔 모드인 경우에는 입력 클럭에 대하여 동위상 및 역위상을 각각 가지는 2개의 신호를 출력하고 이중선 스캔 모드에서는 모두 하이레벨(V_{DD})로 고정된 출력을 발생하도록 구성됨을 특징으로 하는 TFT-LCD의 게이트 구동 회로.

청구항 6.

제 1항에 있어서,

상기 디코더부는 상기 시프트 레지스터부의 각 출력단에 각각 접속되고 상기 디코더 제어부의 제어 신호에 의해 구동되는 NAND 게이트쌍으로 구성됨을 특징으로 하는 TFT-LCD의 게이트 구동 회로.


청구항 7.

제 1항에 있어서,


상기 디코더부는 시프트 레지스터의 복수의 출력단에 접속되는 NAND 게이트쌍으로 형성되고, 상기 출력 스위칭부는 상기 NAND 게이트쌍의 각 출력단에 설치된 스위치와, 상기 각 NAND 게이트쌍의 짝수번째 출력단과 인접하는 NAND 게이트쌍의 홀수번째 출력단 사이에 설치된 스위치로 구성됨을 특징으로 하는 TFT-LCD의 게이트 구동 회로.

도면

도면1




도면2a




• 순차스캔신호

도면2b




- 짝수 필드의 이중선 스캔신호

도면2c




- 홀수 필드의 이중선 스캔신호


도면3




도면4




도면5




도면6




도면7




도면8a




도면8b



도면9a



도면9b



도면9c

