

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2016年1月28日(28.01.2016)



(10) 国際公開番号
WO 2016/013087 A1


- (51) 国際特許分類:
H01L 21/336 (2006.01) *H01L 29/78* (2006.01)
- (21) 国際出願番号: PCT/JP2014/069611
- (22) 国際出願日: 2014年7月24日(24.07.2014)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人(米国を除く全ての指定国について): ユニサンティス エレクトロニクス シンガポール プライベート リミテッド(UNISANTIS ELECTRONICS SINGAPORE PTE. LTD.) [SG/SG]; 179098 ノースブリッジロード 111、ペニンシュラ プラザ #16-04 Singapore (SG).
- (72) 発明者; および
- (71) 出願人(米国についてのみ): 舩岡 富士雄(MASUOKA Fujio) [JP/JP]; 〒1020072 東京都千代田区飯田橋1-12-13 いずみ九段ビル5F Semicon Consulting株式会社内 Tokyo (JP). 中村 広記(NAKAMURA Hiroki) [JP/JP]; 〒1020072 東京都千代田区飯田橋1-12-13 いずみ九段ビル5F Semicon Consulting株式会社内 Tokyo (JP).

- (74) 代理人: 辻居 幸一, 外(TSUJII Koichi et al.); 〒1008355 東京都千代田区丸の内3丁目3番1号 新東京ビル 中村合同特許法律事務所 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

[続葉有]

(54) Title: SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置の製造方法、及び、半導体装置



(57) Abstract: The present invention addresses the problem of providing: a method for manufacturing a surrounding gate transistor (SGT), which has a structure that reduces parasitic resistance by forming a fin-like semiconductor layer, a columnar semiconductor layer, a gate electrode, and gate wiring using two masks, said method employing gate-last process; and an SGT structure obtained as a result of using the method. The problem is solved by having: a first step, wherein a fin-like semiconductor layer is formed on a semiconductor substrate, and a first insulating film is formed around the fin-like semiconductor layer; a second step, wherein a second insulating film is formed around the fin-like semiconductor layer, and a columnar semiconductor layer, a first dummy gate, and a first hard mask are formed; a third step, wherein a second hard mask is formed on a side wall of the first hard mask, and second polysilicon is etched, thereby leaving the second polysilicon on the first dummy gate and a side wall of the columnar semiconductor layer, and forming a second dummy gate;

and a fourth step, wherein a first epitaxially grown layer is formed on the fin-like semiconductor layer.

(57) 要約:

[続葉有]



添付公開書類:

— 国際調査報告 (条約第 21 条(3))

2 個のマスクで、フィン状半導体層、柱状半導体層、ゲート電極とゲート配線を形成し、寄生抵抗を低減する構造を有し、ゲートラストプロセスである SGT の製造方法とその結果得られる SGT の構造を提供することを課題とする。半導体基板上にフィン状半導体層を形成し、フィン状半導体層の周囲に第 1 の絶縁膜を形成する第 1 工程と、フィン状半導体層の周囲に第 2 の絶縁膜を形成し、柱状半導体層と第 1 のダミーゲートと第 1 のハードマスクとを形成する第 2 工程と、第 1 のハードマスクの側壁に、第 2 のハードマスクを形成し、第 2 のポリシリコンをエッチングすることにより、第 1 のダミーゲートと柱状半導体層の側壁に残存させ、第 2 のダミーゲートを形成する第 3 工程と、フィン状半導体層上に第 1 のエピタキシャル成長層を形成する第 4 工程を有することにより、上記課題を解決する。

明 細 書

発明の名称：半導体装置の製造方法、及び、半導体装置

技術分野

[0001] 本発明は半導体装置の製造方法、及び、半導体装置に関する。

背景技術

[0002] 半導体集積回路、特にMOSトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているMOSトランジスタはナノ領域まで微細化が進んでいる。このようなMOSトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。このような問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲート電極が柱状半導体層を取り囲む構造のSurrounding Gate Transistor（以下、「SGT」という。）が提案されている（例えば、特許文献1、特許文献2、特許文献3を参照）。

[0003] 従来のSGTの製造方法では、シリコン柱を描画するためのマスクを用いて窒化膜ハードマスクが柱状に形成されたシリコン柱を形成し、平面状シリコン層を描画するためのマスクを用いてシリコン柱底部に平面状シリコン層を形成し、ゲート配線を描画するためのマスクを用いてゲート配線を形成している（例えば特許文献4を参照）。すなわち、3つのマスクを用いてシリコン柱、平面状シリコン層、ゲート配線を形成している。

[0004] また、従来のMOSトランジスタにおいて、メタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスが実際の製品で用いられている（非特許文献1）。ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、メタルを堆積している。そのためSGTにおいてもメタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成

するメタルゲートラストプロセスを用いる必要がある。

[0005] また、メタルを埋め込む際、孔の下部より孔の上部が狭いと、孔の上部が先に埋まり、空孔が発生する。

[0006] また、ゲート配線と基板間の寄生容量を低減するために、従来のMOSトランジスタでは、第1の絶縁膜を用いている。例えばF I N F E T（非特許文献2）では、1つのフィン状半導体層の周囲に第1の絶縁膜を形成し、第1の絶縁膜をエッチバックし、フィン状半導体層を露出し、ゲート配線と基板間の寄生容量を低減している。そのためS G Tにおいてもゲート配線と基板間の寄生容量を低減するために第1の絶縁膜を用いる必要がある。S G Tではフィン状半導体層に加えて、柱状半導体層があるため、柱状半導体層を形成するための工夫が必要である。

[0007] また、フィン状半導体層の寄生抵抗が大きいと、トランジスタの電流駆動力が減少する。

先行技術文献

特許文献

[0008] 特許文献1：特開平2－71556号公報

特許文献2：特開平2－188966号公報

特許文献3：特開平3－145761号公報

特許文献4：特開2009－182317号公報

非特許文献

[0009] 非特許文献1：IEDM2007 K.Mistry et.al, pp 247-250

非特許文献2：IEDM2010 CC.Wu, et. al, 27.1.1-27.1.4.

発明の概要

発明が解決しようとする課題

[0010] そこで、2個のマスクで、フィン状半導体層、柱状半導体層、ゲート電極とゲート配線を形成し、寄生抵抗を低減する構造を有し、ゲートラストプロセスであるS G Tの製造方法とその結果得られるS G Tの構造を提供するこ

とを目的とする。

課題を解決するための手段

[0011] 本発明の半導体装置の製造方法は、半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第1の絶縁膜を形成する第1工程と、前記第1工程の後、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、前記第1のポリシリコン上に第3の絶縁膜を形成し、ゲート配線と柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第3の絶縁膜と前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートと前記第3の絶縁膜による第1のハードマスクとを形成する第2工程と、前記第2工程の後、前記柱状半導体層と前記第1のダミーゲートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し平坦化し、エッチバックし、前記第1のハードマスクを露出し、第6の絶縁膜を堆積し、エッチングをすることにより、前記第1のハードマスクの側壁に、第2のハードマスクを形成し、前記第2のポリシリコンをエッチングすることにより、前記第1のダミーゲートと前記柱状半導体層の側壁に残存させ、第2のダミーゲートを形成する第3工程と、前記第2のダミーゲートの周囲に、第5の絶縁膜を形成し、エッチングし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォールを形成し、前記フィン状半導体層上に第1のエピタキシャル成長層を形成する第4工程を有することを特徴とする。

[0012] また、前記第2のダミーゲートの上面の面積は、前記第2のダミーゲートの下面の面積より大きいことを特徴とする。

[0013] また、前記柱状半導体層と前記第1のダミーゲートの周囲に第4の絶縁膜を形成後、第3のレジストを形成し、エッチバックを行い、前記柱状半導体層上部を露出し、前記柱状半導体層上部に第1の拡散層を形成することを特徴とする。

- [0014] また、前記第5の絶縁膜からなるサイドウォールを形成後、前記フィン状半導体層上部と前記柱状半導体層下部に第2の拡散層を形成することを特徴とする。
- [0015] また、前記第1のエピタキシャル成長層に金属と半導体の化合物を形成することを特徴とする。
- [0016] また、前記第4の工程の後、コンタクトストッパ膜を堆積し、層間絶縁膜を堆積し化学機械研磨し、前記第2のダミーゲートと前記第1のダミーゲートの上部を露出し、前記第2のダミーゲートと前記第1のダミーゲートを除去し、前記第2の絶縁膜と前記第4の絶縁膜を除去し、ゲート絶縁膜を前記柱状半導体層の周囲と前記第5の絶縁膜の内側に形成し、金属を堆積し、エッチバックを行い、ゲート電極及びゲート配線を形成する第5工程を有することを特徴とする。
- [0017] また、本発明の半導体装置は、半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第1の絶縁膜と、前記フィン状半導体層上に形成された柱状半導体層と、前記柱状半導体層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された金属からなるゲート電極と、前記ゲート電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなるゲート配線と、前記フィン状半導体層上に形成された第1のエピタキシャル成長層と、を有し、前記ゲート電極と前記ゲート配線の上面の面積は、前記ゲート電極と前記ゲート配線の下面の面積より大きく、かつ、前記第1のエピタキシャル成長層の前記フィン状半導体層に直交する方向の幅は、前記フィン状半導体層の前記フィン状半導体層に直交する方向の幅より広いことを特徴とする。
- [0018] また、前記柱状半導体層の上部に形成された第1の拡散層と、前記フィン状半導体層の上部と前記柱状半導体層の下部に形成された第2の拡散層と、を有することを特徴とする。
- [0019] また、前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜とをさらに有することを特徴とする。

発明の効果

- [0020] 本発明によれば、2個のマスクで、フィン状半導体層、柱状半導体層、ゲート電極とゲート配線を形成し、寄生抵抗を低減する構造を有し、ゲートラストプロセスであるSGTの製造方法とその結果得られるSGTの構造を提供することができる。
- [0021] 半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第1の絶縁膜を形成する第1工程と、前記第1工程の後、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、前記第1のポリシリコン上に第3の絶縁膜を形成し、ゲート配線と柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第3の絶縁膜と前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートと前記第3の絶縁膜による第1のハードマスクとを形成する第2工程と、前記第2工程の後、前記柱状半導体層と前記第1のダミーゲートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し平坦化し、エッチバックし、前記第1のハードマスクを露出し、第6の絶縁膜を堆積し、エッチングをすることにより、前記第1のハードマスクの側壁に、第2のハードマスクを形成し、前記第2のポリシリコンをエッチングすることにより、前記第1のダミーゲートと前記柱状半導体層の側壁に残存させ、第2のダミーゲートを形成する第3工程を有することを特徴とすることにより、2個のマスクで、フィン状半導体層、柱状半導体層、後にゲート電極とゲート配線となる第1のダミーゲート及び第2のダミーゲートを形成することができ、工程数を削減することができる。
- [0022] また、前記第2のダミーゲートの周囲に、第5の絶縁膜を形成し、エッチングし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォールにより、第1のダミーゲートと第2のダミーゲートが、第1と第2のハードマスクと第5の絶縁膜からなるサイドウォールにより覆われ、フィン

状半導体層上部のみを露出することができるため、前記フィン状半導体層上のみに第1のエピタキシャル成長層を形成することができ、寄生抵抗を減らすことができる。また、第1と第2のハードマスクと第5の絶縁膜からなるサイドウォールにより、第1と第2のダミーゲートに金属と半導体の化合物が形成されることを防ぎ、フィン状半導体層上の第1のエピタキシャル成長層のみに金属と半導体の化合物を形成することができる。

[0023] また、第2のポリシリコンをエッチングする際、逆テーパエッチングを用いることにより、前記第2のダミーゲートの上面の面積を、前記第2のダミーゲートの下面の面積より大きくすることができ、ゲートのための金属を埋め込む際、空孔が形成されないようにすることができる。

[0024] 柱状半導体層と、ゲート配線との合わせずれをなくすることができる。

[0025] また、ポリシリコンで第1のダミーゲートと第2のダミーゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨により第1のダミーゲートと第2のダミーゲートを露出し、ポリシリコンゲートをエッチング後、金属を堆積する従来のメタルゲートラストの製造方法を用いることができるため、メタルゲートSGTを容易に形成できる。

[0026] また、前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜により、ゲート電極とゲート配線とは、柱状半導体層とフィン状半導体層とから絶縁をすることができる。

図面の簡単な説明

[0027] [図1] (a) は本発明に係る半導体装置の平面図である。(b) は(a)のx-x'線での断面図である。(c) は(a)のy-y'線での断面図である。(d) は(a)のy₂-y₂'線での断面図である。

[図2] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は(a)のx-x'線での断面図である。(c) は(a)のy-y'線での断面図である。

[図3] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は(a)のx-x'線での断面図である。(c) は(a)のy-y'線で

の断面図である。

[図4] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は(a)の $x-x'$ 線での断面図である。(c) は(a)の $y-y'$ 線での断面図である。

[図5] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は(a)の $x-x'$ 線での断面図である。(c) は(a)の $y-y'$ 線での断面図である。

[図6] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は(a)の $x-x'$ 線での断面図である。(c) は(a)の $y-y'$ 線での断面図である。

[図7] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は(a)の $x-x'$ 線での断面図である。(c) は(a)の $y-y'$ 線での断面図である。

[図8] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は(a)の $x-x'$ 線での断面図である。(c) は(a)の $y-y'$ 線での断面図である。

[図9] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は(a)の $x-x'$ 線での断面図である。(c) は(a)の $y-y'$ 線での断面図である。

[図10] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は(a)の $x-x'$ 線での断面図である。(c) は(a)の $y-y'$ 線での断面図である。

[図11] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は(a)の $x-x'$ 線での断面図である。(c) は(a)の $y-y'$ 線での断面図である。

[図12] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は(a)の $x-x'$ 線での断面図である。(c) は(a)の $y-y'$ 線での断面図である。

[図13] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。

[図14] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。

[図15] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。

[図16] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。

[図17] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。

[図18] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。

[図19] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。

[図20] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。

[図21] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。

[図22] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(

b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。

[図23] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。

[図24] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。

[図25] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。(d) は (a) の y_2-y_2' 線での断面図である。

[図26] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。(d) は (a) の y_2-y_2' 線での断面図である。

[図27] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。(d) は (a) の y_2-y_2' 線での断面図である。

[図28] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。(d) は (a) の y_2-y_2' 線での断面図である。

[図29] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。(d) は (a) の y_2-y_2' 線での断面図である。

[図30] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。(d) は (a) の y_2-y_2' 線での断面図である。

[図31] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線

での断面図である。(d)は(a)の $y_2 - y_2'$ 線での断面図である。

[図32] (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)の $x - x'$ 線での断面図である。(c)は(a)の $y - y'$ 線での断面図である。(d)は(a)の $y_2 - y_2'$ 線での断面図である。

[図33] (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)の $x - x'$ 線での断面図である。(c)は(a)の $y - y'$ 線での断面図である。(d)は(a)の $y_2 - y_2'$ 線での断面図である。

[図34] (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)の $x - x'$ 線での断面図である。(c)は(a)の $y - y'$ 線での断面図である。(d)は(a)の $y_2 - y_2'$ 線での断面図である。

[図35] (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)の $x - x'$ 線での断面図である。(c)は(a)の $y - y'$ 線での断面図である。(d)は(a)の $y_2 - y_2'$ 線での断面図である。

[図36] (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)の $x - x'$ 線での断面図である。(c)は(a)の $y - y'$ 線での断面図である。(d)は(a)の $y_2 - y_2'$ 線での断面図である。

[図37] (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)の $x - x'$ 線での断面図である。(c)は(a)の $y - y'$ 線での断面図である。(d)は(a)の $y_2 - y_2'$ 線での断面図である。

[図38] (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)の $x - x'$ 線での断面図である。(c)は(a)の $y - y'$ 線での断面図である。(d)は(a)の $y_2 - y_2'$ 線での断面図である。

[図39] (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)の $x - x'$ 線での断面図である。(c)は(a)の $y - y'$ 線での断面図である。(d)は(a)の $y_2 - y_2'$ 線での断面図である。

[図40] (a)は本発明に係る半導体装置の製造方法に係る平面図である。(b)は(a)の $x - x'$ 線での断面図である。(c)は(a)の $y - y'$ 線での断面図である。(d)は(a)の $y_2 - y_2'$ 線での断面図である。

[図41] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。(d) は (a) の y_2-y_2' 線での断面図である。

[図42] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。(d) は (a) の y_2-y_2' 線での断面図である。

[図43] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。(d) は (a) の y_2-y_2' 線での断面図である。

[図44] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。(d) は (a) の y_2-y_2' 線での断面図である。

[図45] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。(d) は (a) の y_2-y_2' 線での断面図である。

[図46] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。(d) は (a) の y_2-y_2' 線での断面図である。

[図47] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の $x-x'$ 線での断面図である。(c) は (a) の $y-y'$ 線での断面図である。(d) は (a) の y_2-y_2' 線での断面図である。

発明を実施するための形態

[0028] 以下に、本発明の実施形態に係る SGT の構造を形成するための製造工程を、図 2 ～ 図 47 を参照して説明する。

[0029] まず、半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第 1 の絶縁膜を形成する第 1 工程を示す。本実施例では、シリコン基板としたが、半導体であればシリコン以外のものも基板として使用できる。

- [0030] 図2に示すように、シリコン基板101上にフィン状シリコン層を形成するための第1のレジスト102を形成する。
- [0031] 図3に示すように、シリコン基板101をエッチングし、フィン状シリコン層103を形成する。今回はレジストをマスクとしてフィン状シリコン層を形成したが、酸化膜や窒化膜といったハードマスクを用いてもよい。
- [0032] 図4に示すように、第1のレジスト102を除去する。
- [0033] 図5に示すように、フィン状シリコン層103の周囲に第1の絶縁膜104を堆積する。第1の絶縁膜として高密度プラズマによる酸化膜や低圧CVD(C hemical Vapor Deposition)による酸化膜を用いてもよい。
- [0034] 図6に示すように、第1の絶縁膜104をエッチバックし、フィン状シリコン層103の上部を露出する。ここまでは、非特許文献2のフィン状シリコン層の製法と同じである。
- [0035] 以上によりシリコン基板101上にフィン状シリコン層103を形成し、前記フィン状シリコン層103の周囲に第一の絶縁膜104を形成する第1工程が示された。
- [0036] 次に、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、前記第1のポリシリコン上に第3の絶縁膜を形成し、ゲート配線と柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第3の絶縁膜と前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートと前記第3の絶縁膜による第1のハードマスクとを形成する第2工程を示す。
- [0037] 図7に示すように、前記フィン状シリコン層103の周囲に第2の絶縁膜105を形成する。第2の絶縁膜105は、酸化膜が好ましい。また、第2の絶縁膜105に、窒化膜を用いてもよい。
- [0038] 図8に示すように、前記第2の絶縁膜105の上に第1のポリシリコン106を堆積し平坦化する。

- [0039] 図9に示すように、前記第1のポリシリコン106上に第3の絶縁膜107を形成する。第3の絶縁膜107は、窒化膜が好ましい。
- [0040] 図10に示すように、ゲート配線と柱状シリコン層を形成するための第2のレジスト108を、前記フィン状シリコン層103の方向に対して垂直の方向に形成する。また、第2のレジスト108のかわりに、ハードマスクを用いてもよい。
- [0041] 図11に示すように、前記第3の絶縁膜107と前記第1のポリシリコン106と前記第2の絶縁膜105と前記フィン状シリコン層103をエッチングすることにより、柱状シリコン層109と前記第1のポリシリコンによる第1のダミーゲート106aと第3の絶縁膜による第1のハードマスク107aを形成する。
- [0042] 図12に示すように、第2のレジスト108を除去する。
- [0043] 以上により、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、前記第1のポリシリコン上に第3の絶縁膜を形成し、ゲート配線と柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第3の絶縁膜と前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートと前記第3の絶縁膜による第1のハードマスクとを形成する第2工程が示された。
- [0044] 次に、前記第2工程の後、前記柱状半導体層と前記第1のダミーゲートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し平坦化し、エッチバックし、前記第1のハードマスクを露出し、第6の絶縁膜を堆積し、エッチングをすることにより、前記第1のハードマスクの側壁に、第2のハードマスクを形成し、前記第2のポリシリコンをエッチングすることにより、前記第1のダミーゲートと前記柱状半導体層の側壁に残存させ、第2のダミーゲートを形成する第3工程を示す。
- [0045] 図13に示すように、前記柱状シリコン層109と前記第1のダミーゲー

ト 1 0 6 a の周囲に第 4 の絶縁膜 1 1 0 を形成する。第 4 の絶縁膜 1 1 0 は、酸化膜が好ましい。また、第 4 の絶縁膜 1 1 0 に、窒化膜を用いてもよい。

[0046] 図 1 4 に示すように、第 3 のレジスト 1 1 1 を形成し、エッチバックを行い、前記柱状シリコン層 1 0 9 上部を露出する。また、第 3 のレジスト 1 1 1 として、有機材料もしくは無機材料を用いてもよい。

[0047] 図 1 5 に示すように、不純物を導入し、前記柱状シリコン層 1 0 9 上部に第 1 の拡散層 1 1 2 を形成する。n 型拡散層のときは、砒素やリンを導入することが好ましい。p 型拡散層のときは、ボロンを導入することが好ましい。

[0048] 図 1 6 に示すように、第 3 のレジスト 1 1 1 を除去する。

[0049] 図 1 7 に示すように、前記第 4 の絶縁膜 1 1 0 の周囲に第 2 のポリシリコン 1 1 3 を堆積し平坦化する。

[0050] 図 1 8 に示すように、第 2 のポリシリコン 1 1 3 をエッチバックし、前記第 1 のハードマスク 1 0 7 a を露出する。

[0051] 図 1 9 に示すように、第 6 の絶縁膜 1 1 4 を堆積する。第 6 の絶縁膜 1 1 4 は窒化膜が好ましい。

[0052] 図 2 0 に示すように、第 6 の絶縁膜 1 1 4 をエッチングすることにより、前記第 1 のハードマスク 1 0 7 a の側壁に、第 2 のハードマスク 1 1 4 a を形成する。

[0053] 図 2 1 に示すように、前記第 2 のポリシリコン 1 1 3 をエッチングすることにより、前記第 1 のダミーゲート 1 0 6 a と前記柱状半導体層 1 0 9 の側壁に残存させ、第 2 のダミーゲート 1 1 3 a を形成する。第 2 のポリシリコン 1 1 3 をエッチングする際、逆テーパエッチングを用いることにより、前記第 2 のダミーゲート 1 1 3 a の上面の面積は、前記第 2 のダミーゲート 1 1 3 a の下面の面積より大きくすることができ、ゲートのための金属を埋め込む際、空孔が形成されないようにすることができる。

[0054] 以上により、前記第 2 工程の後、前記柱状半導体層と前記第 1 のダミーゲ

ートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し平坦化し、エッチバックし、前記第1のハードマスクを露出し、第6の絶縁膜を堆積し、エッチングをすることにより、前記第1のハードマスクの側壁に、第2のハードマスクを形成し、前記第2のポリシリコンをエッチングすることにより、前記第1のダミーゲートと前記柱状半導体層の側壁に残存させ、第2のダミーゲートを形成する第3工程が示された。

[0055] 次に、前記第2のダミーゲートの周囲に、第5の絶縁膜を形成し、エッチングし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォールを形成し、前記フィン状半導体層上に第1のエピタキシャル成長層を形成する第4工程を示す。

[0056] 図22に示すように、前記第2のダミーゲート113aの周囲に、第5の絶縁膜115を形成する。第5の絶縁膜115は、窒化膜が好ましい。また、第5の絶縁膜115は、酸化膜、窒化膜の積層構造としてもよい。

[0057] 図23に示すように、第5の絶縁膜115をエッチングし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォール115aを形成する。

[0058] 図24に示すように、不純物を導入し、前記フィン状シリコン層103上部と前記柱状シリコン層109下部に第2の拡散層116を形成する。n型拡散層のときは、砒素やリンを導入することが好ましい。p型拡散層のときは、ボロンを導入することが好ましい。

[0059] 図25に示すように、選択エピタキシャル成長を行い、前記フィン状半導体層103上に、第1のエピタキシャル成長層117を形成する。第1のエピタキシャル成長層117は、シリコンであることが好ましい。また、シリコンとゲルマニウムの化合物層を成長させてもよい。前記第1のエピタキシャル成長層117の前記フィン状半導体層103に直交する方向の幅は、前記フィン状半導体層103の前記フィン状半導体層103に直交する方向の幅より広くなる。第1のダミーゲートと第2のダミーゲートが、第1と第2のハードマスクと第5の絶縁膜からなるサイドウォールにより覆われ、フィ

ン状半導体層上部のみを露出することができるため、前記フィン状半導体層上のみに第1のエピタキシャル成長層を形成することができ、寄生抵抗を減らすことができる。

[0060] 図26に示すように、第1のエピタキシャル成長層117に金属と半導体の化合物118を形成する。金属と半導体の化合物118は、第1のエピタキシャル成長層117全体に形成されてもよい。また、第1と第2のハードマスクと第5の絶縁膜からなるサイドウォールにより、第1と第2のダミーゲートに金属と半導体の化合物が形成されることを防ぎ、フィン状半導体層上の第1のエピタキシャル成長層のみに金属と半導体の化合物を形成することができる。

[0061] 以上により、前記第2のダミーゲートの周囲に、第5の絶縁膜を形成し、エッチングし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォールを形成し、前記フィン状半導体層上に第1のエピタキシャル成長層を形成する第4工程が示された。

[0062] 次に、前記第4の工程の後、コンタクトストッパ膜を堆積し、層間絶縁膜を堆積し化学機械研磨し、前記第2のダミーゲートと前記第1のダミーゲートの上部を露出し、前記第2のダミーゲートと前記第1のダミーゲートを除去し、前記第2の絶縁膜と前記第4の絶縁膜を除去し、ゲート絶縁膜を前記柱状半導体層の周囲と前記第5の絶縁膜の内側に形成し、金属を堆積し、エッチバックを行い、ゲート電極及びゲート配線を形成する第5工程を示す。

[0063] 図27に示すように、コンタクトストッパ膜119を堆積し、層間絶縁膜120を堆積する。コンタクトストッパ膜119として、窒化膜が好ましい。

[0064] 図28に示すように、化学機械研磨し、前記第2のダミーゲート113aと前記第1のダミーゲート106aの上部を露出する。

[0065] 図29に示すように、前記第2のダミーゲート113aと前記第1のダミーゲート106aを除去する。

[0066] 図30に示すように、前記第2の絶縁膜105と前記第4の絶縁膜110

を除去する。

[0067] 図31に示すように、ゲート絶縁膜121を前記柱状シリコン層109の周囲と前記第5の絶縁膜115aの内側に形成する。ゲート絶縁膜121は、高誘電体膜が好ましい。ゲート絶縁膜121として、酸化膜、酸窒化膜、窒化膜を用いてもよい。

[0068] 図32に示すように、金属122を堆積する。

[0069] 図33に示すように、金属122のエッチバックを行い、柱状シリコン層109上部を露出する。柱状シリコン層109の周囲にゲート電極122aが形成される。また、ゲート配線122bが形成される。前記ゲート電極122aと前記ゲート配線122bの周囲と底部に形成された前記ゲート絶縁膜121により、ゲート電極122aとゲート配線122bとは、柱状シリコン層109とフィン状シリコン層103とから絶縁をすることができる。

[0070] 以上により、前記第4の工程の後、コンタクトストップ膜を堆積し、層間絶縁膜を堆積し化学機械研磨し、前記第2のダミーゲートと前記第1のダミーゲートの上部を露出し、前記第2のダミーゲートと前記第1のダミーゲートを除去し、前記第2の絶縁膜と前記第4の絶縁膜を除去し、ゲート絶縁膜を前記柱状半導体層の周囲と前記第5の絶縁膜の内側に形成し、金属を堆積し、エッチバックを行い、ゲート電極及びゲート配線を形成する第5工程が示された。

[0071] 図34に示すように、第7の絶縁膜123を堆積する。第7の絶縁膜123は窒化膜が好ましい。

[0072] 図35に示すように、第7の絶縁膜123をエッチバックし、ゲート絶縁膜121を露出する。

[0073] 図36に示すように、露出したゲート絶縁膜121を除去する。

[0074] 図37に示すように、コンタクト孔を形成するための第4のレジスト124を形成する。

[0075] 図38に示すように、層間絶縁膜120をエッチングすることにより、コンタクト孔125を形成する。

- [0076] 図39に示すように、第4のレジスト124を除去する。
- [0077] 図40に示すように、コンタクト孔を形成するための第5のレジスト126を形成する。
- [0078] 図41に示すように、第7の絶縁膜123をエッチングし、コンタクト孔127を形成する。
- [0079] 図42に示すように、第5のレジスト126を除去する。
- [0080] 図43に示すように、コンタクト孔125下のコンタクトストップ膜119を除去する。
- [0081] 図44に示すように、金属128を堆積し、コンタクト129、130を形成する。
- [0082] 図45に示すように、金属配線を形成するため第6のレジスト131、132、133を形成する。
- [0083] 図46に示すように、金属128をエッチングし、金属配線128a、128b、128cを形成する。
- [0084] 図47に示すように、第6のレジスト131、132、133を除去する。
- [0085] 以上により、2個のマスクで、フィン状半導体層、柱状半導体層、ゲート電極とゲート配線を形成し、寄生抵抗を低減する構造を有し、ゲートラストプロセスであるSGTの製造方法が示された。
- [0086] 上記製造方法によって得られる半導体装置の構造を図1に示す。
- [0087] 図1に示す半導体装置の構造は、シリコン基板101上に形成されたフィン状シリコン層103と、前記フィン状シリコン層103の周囲に形成された第1の絶縁膜104と、前記フィン状シリコン層103上に形成された柱状シリコン層109と、前記柱状シリコン層109の周囲に形成されたゲート絶縁膜121と、前記ゲート絶縁膜121の周囲に形成された金属からなるゲート電極122aと、前記ゲート電極122aに接続された前記フィン状シリコン層103に直交する方向に延在する金属からなるゲート配線122bとを有し、前記ゲート電極122aと前記ゲート配線122bの上面の

面積は前記ゲート電極 1 2 2 a と前記ゲート配線 1 2 2 b の下面の面積より大きく、さらに、前記フィン状シリコン層 1 0 3 上に形成された第 1 のエピタキシャル成長層 1 1 7 と、を有し、前記第 1 のエピタキシャル成長層 1 1 7 の前記フィン状シリコン層 1 0 3 に直交する方向の幅は、前記フィン状シリコン層 1 0 3 の前記フィン状シリコン層 1 0 3 に直交する方向の幅より広い。

[0088] また、前記柱状シリコン層 1 0 9 の上部に形成された第 1 の拡散層 1 1 2 と、前記フィン状シリコン層 1 0 3 の上部と前記柱状シリコン層 1 0 9 の下部に形成された第 2 の拡散層 1 1 6 と、を有する。

[0089] また、前記ゲート電極 1 2 2 a と前記ゲート配線 1 2 2 b の周囲と底部に形成された前記ゲート絶縁膜 1 2 1 とをさらに有する。

[0090] フィン状シリコン層 1 0 3 上部にフィン状シリコン層 1 0 3 よりも幅が広い第 1 のエピタキシャル成長層 1 1 7 が形成されることで、寄生抵抗を低減することができる。また、金属と半導体の化合物層の幅も広がることから、さらに寄生抵抗を低減することができる。また、コンタクトとの接触面積が広がることから、コンタクトとの接触抵抗を低減することができる。

[0091] セルフアラインで形成されるので、柱状シリコン層 1 0 9 と、ゲート配線 1 2 2 b との合わせずれをなくすることができる。

[0092] また、前記ゲート電極 1 2 2 a と前記ゲート配線 1 2 2 b の周囲と底部に形成された前記ゲート絶縁膜 1 2 1 により、ゲート電極 1 2 2 a とゲート配線 1 2 2 b とは、柱状シリコン層 1 0 9 とフィン状シリコン層 1 0 3 とから絶縁をすることができる。

[0093] なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。

[0094] 例えば、上記実施例において、p 型（p⁺型を含む。）と n 型（n⁺型を含む。）とをそれぞれ反対の導電型とした半導体装置の製造方法、及び、それに

より得られる半導体装置も当然に本発明の技術的範囲に含まれる。

符号の説明

- [0095] 101. シリコン基板
102. 第1のレジスト
103. フィン状シリコン層
104. 第1の絶縁膜
105. 第2の絶縁膜
106. 第1のポリシリコン
106a. 第1のダミーゲート
107. 第3の絶縁膜
107a. 第1のハードマスク
108. 第2のレジスト
109. 柱状シリコン層
110. 第4の絶縁膜
111. 第3のレジスト
112. 第1の拡散層
113. 第2のポリシリコン
113a. 第2のダミーゲート
114. 第6の絶縁膜
114a. 第2のハードマスク
115. 第5の絶縁膜
115a. サイドウォール
116. 第2の拡散層
117. 第1のエピタキシャル成長層
118. 金属と半導体の化合物
119. コンタクトストッパ膜
120. 層間絶縁膜
121. ゲート絶縁膜

- 1 2 2. 金属
- 1 2 2 a. ゲート電極
- 1 2 2 b. ゲート配線
- 1 2 3. 第7の絶縁膜
- 1 2 4. 第4のレジスト
- 1 2 5. コンタクト孔
- 1 2 6. 第5のレジスト
- 1 2 7. コンタクト孔
- 1 2 8. 金属
- 1 2 8 a. 金属配線
- 1 2 8 b. 金属配線
- 1 2 8 c. 金属配線
- 1 2 9. コンタクト
- 1 3 0. コンタクト
- 1 3 1. 第6のレジスト
- 1 3 2. 第6のレジスト
- 1 3 3. 第6のレジスト

請求の範囲

[請求項1] 半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第1の絶縁膜を形成する第1工程と、

前記第1工程の後、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、前記第1のポリシリコン上に第3の絶縁膜を形成し、ゲート配線と柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第3の絶縁膜と前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートと前記第3の絶縁膜による第1のハードマスクとを形成する第2工程と、

前記第2工程の後、前記柱状半導体層と前記第1のダミーゲートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し平坦化し、エッチバックし、前記第1のハードマスクを露出し、第6の絶縁膜を堆積し、エッチングをすることにより、前記第1のハードマスクの側壁に、第2のハードマスクを形成し、前記第2のポリシリコンをエッチングすることにより、前記第1のダミーゲートと前記柱状半導体層の側壁に残存させ、第2のダミーゲートを形成する第3工程と、

前記第2のダミーゲートの周囲に、第5の絶縁膜を形成し、エッチングし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォールを形成し、前記フィン状半導体層上に第1のエピタキシャル成長層を形成する第4工程と、を有することを特徴とする半導体装置の製造方法。

[請求項2] 前記第2のダミーゲートの上面の面積は、前記第2のダミーゲートの下面の面積より大きいことを特徴とする請求項1に記載の半導体装置。

- [請求項3] 前記柱状半導体層と前記第1のダミーゲートの周囲に第4の絶縁膜を形成後、第3のレジストを形成し、エッチバックを行い、前記柱状半導体層上部を露出し、前記柱状半導体層上部に第1の拡散層を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- [請求項4] 前記第5の絶縁膜からなるサイドウォールを形成後、前記フィン状半導体層上部と前記柱状半導体層下部に第2の拡散層を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- [請求項5] 前記第1のエピタキシャル成長層に金属と半導体の化合物を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- [請求項6] 前記第4の工程の後、コンタクトストッパ膜を堆積し、層間絶縁膜を堆積し化学機械研磨し、前記第2のダミーゲートと前記第1のダミーゲートの上部を露出し、前記第2のダミーゲートと前記第1のダミーゲートを除去し、前記第2の絶縁膜と前記第4の絶縁膜を除去し、ゲート絶縁膜を前記柱状半導体層の周囲と前記第5の絶縁膜の内側に形成し、金属を堆積し、エッチバックを行い、ゲート電極及びゲート配線を形成する第5工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。
- [請求項7] 半導体基板上に形成されたフィン状半導体層と、
前記フィン状半導体層の周囲に形成された第1の絶縁膜と、
前記フィン状半導体層上に形成された柱状半導体層と、
前記柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された金属からなるゲート電極と、
前記ゲート電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなるゲート配線と、
前記フィン状半導体層上に形成された第1のエピタキシャル成長層と、を有し、
前記ゲート電極と前記ゲート配線の上面の面積は、前記ゲート電極と前記ゲート配線の下面の面積より大きく、かつ、前記第1のエピタ

キシャル成長層の前記フィン状半導体層に直交する方向の幅は、前記フィン状半導体層の前記フィン状半導体層に直交する方向の幅より広いことを特徴とする半導体装置。

[請求項8] 前記柱状半導体層の上部に形成された第1の拡散層と、
前記フィン状半導体層の上部と前記柱状半導体層の下部に形成された第2の拡散層と、
を有することを特徴とする請求項7に記載の半導体装置。

[請求項9] 前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜とをさらに有することを特徴とする請求項7に記載の半導体装置。

[図1]




Fig.1

[図2]






Fig.2


[図3]




[図4]




[図5]




[図6]



[図7]



[図8]



[図9]






Fig.9


[図10]




[図12]





[図13]




[図14]




[図15]



[図16]



[図17]



[図18]






Fig.18


[図19]




[図20]




[図21]




[図22]




[図23]




[図24]




[図25]



[図27]



[図28]



[図30]




Fig.30

[図35]




Fig.35

[図37]




Fig.37

[図38]




Fig. 38

[図40]




Fig.40

[図41]




Fig.41

[図43]




Fig.43

[図44]




Fig.44

[図46]




Fig.46

[図47]




Fig.47

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/069611

A. CLASSIFICATION OF SUBJECT MATTER

H01L21/336(2006.01)i, H01L29/78(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/336, H01L29/78

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2014
Kokai Jitsuyo Shinan Koho	1971-2014	Toroku Jitsuyo Shinan Koho	1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2013-258427 A (Unisantis Electronics Singapore Pte Ltd.), 26 December 2013 (26.12.2013), paragraphs [0054] to [0095]; fig. 41 & US 2010/0210079 A1 paragraphs [0151] to [0208]; fig. 41 & EP 2244301 A1 & WO 2009/102061 A1 & KR 10-2010-0120206 A & CN 101946330 A & TW 200939360 A	1-9
A	WO 2014/073103 A1 (Unisantis Electronics Singapore Pte Ltd.), 15 May 2014 (15.05.2014), paragraphs [0021] to [0075]; fig. 1 & TW 201419548 A	1-9

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
29 September, 2014 (29.09.14)

Date of mailing of the international search report
07 October, 2014 (07.10.14)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/069611

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2010-258345 A (Unisantis Electronics Japan Ltd.), 11 November 2010 (11.11.2010), paragraphs [0031] to [0052]; fig. 2 & US 2010/0270611 A1 paragraphs [0080] to [0102]; fig. 2 & EP 2246893 A2 & CN 101877353 A & SG 166085 A & TW 201039443 A & KR 10-2013-0103694 A	1-9
A	JP 2014-060286 A (Renesas Electronics Corp.), 03 April 2014 (03.04.2014), paragraphs [0015] to [0038]; fig. 1 & US 2014/077288 A1 paragraphs [0064] to [0088]; fig. 1	1-9
A	US 2006/0011994 A1 (Lin Hong, Lo Wai, Sun Sey-Shing, Carter Richard), 19 January 2006 (19.01.2006), paragraphs [0009] to [0023]; fig. 9 to 14 & US 2008/0150090 A1	1-9

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H01L21/336(2006.01)i, H01L29/78(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H01L21/336, H01L29/78

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 4 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 4 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 4 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2013-258427 A（ユニサンティス エレクトロニクス シンガポール プライベート リミテッド）2013.12.26, 段落【0054】-段落【0095】, 図 41 & US 2010/0210079 A1, Paragraphs [0151]-[0208], FIG. 41 & EP 2244301 A1 & WO 2009/102061 A1 & KR 10-2010-0120206 A & CN 101946330 A & TW 200939360 A	1-9
A	WO 2014/073103 A1（ユニサンティス エレクトロニクス シンガポール プライベート リミテッド）2014.05.15, 段落【0021】-段落【0075】, 図 1 & TW 201419548 A	1-9

☒ C 欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

2 9 . 0 9 . 2 0 1 4

国際調査報告の発送日

0 7 . 1 0 . 2 0 1 4

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）

郵便番号 1 0 0 - 8 9 1 5

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

宇多川 勉

5 F

5 2 9 3

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 5 1 6

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2010-258345 A (日本ユニサンティスエレクトロニクス株式会社) 2010.11.11, 段落【0031】-段落【0052】, 図 2 & US 2010/0270611 A1, Paragraphs [0080]-[0102], FIG. 2 & EP 2246893 A2 & CN 101877353 A & SG 166085 A & TW 201039443 A & KR 10-2013-0103694 A	1-9
A	JP 2014-060286 A (ルネサスエレクトロニクス株式会社) 2014.04.03, 段落【0015】-段落【0038】, 図 1 & US 2014/077288 A1, Paragraphs [0064]-[0088], FIG. 1	1-9
A	US 2006/0011994 A1 (Lin Hong, Lo Wai, Sun Sey-Shing, Carter Richard) 2006.01.19, Paragraphs [0009]-[0023], Figure 9-14 & US 2008/0150090 A1	1-9