

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-244101

(P2012-244101A)

(43) 公開日 平成24年12月10日(2012.12.10)

(51) Int.Cl.	F I	テーマコード (参考)
HO 1 L 21/3205 (2006.01)	HO 1 L 21/88 T	4M118
HO 1 L 21/768 (2006.01)	HO 1 L 21/88 Z	5FO33
HO 1 L 23/522 (2006.01)	HO 1 L 27/14 D	
HO 1 L 27/14 (2006.01)	HO 1 L 25/00 B	
HO 1 L 25/00 (2006.01)	HO 1 L 21/02 B	

審査請求 未請求 請求項の数 9 O L (全 24 頁) 最終頁に続く

(21) 出願番号 特願2011-115634 (P2011-115634)
 (22) 出願日 平成23年5月24日 (2011.5.24)

(71) 出願人 000002185
 ソニー株式会社
 東京都港区港南1丁目7番1号
 (74) 代理人 110000925
 特許業務法人信友国際特許事務所
 (72) 発明者 香川 恵永
 東京都港区港南1丁目7番1号 ソニー株式会社内
 Fターム(参考) 4M118 AA10 AB01 BA14 FA06 GC07
 GD04 GD07 HA31 HA33

最終頁に続く


(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】 より信頼性の高い接合界面を有する半導体装置を提供する。

【解決手段】 半導体装置100を、第1半導体部と、第2半導体部とを備える構成とする。第1半導体部には、接合界面側の表面に形成されかつ第1の方向に延在する第1電極16を設ける。そして、第2半導体部には、接合界面で第1電極16と接合されかつ第1の方向と交差する第2の方向に延在する第2電極26を設ける。

【選択図】 図3



【特許請求の範囲】

【請求項 1】

接合界面側の表面に形成されかつ第 1 の方向に延在する第 1 電極を有する第 1 半導体部と、

前記接合界面で前記第 1 電極と接合されかつ前記第 1 の方向と交差する第 2 の方向に延在する第 2 電極を有し、前記接合界面で前記第 1 半導体部と貼り合わせて設けられた第 2 半導体部と

を備える半導体装置。

【請求項 2】

前記第 1 半導体部が、複数の前記第 1 電極を含む第 1 接合部と、該第 1 接合部と電氣的に接続された第 1 配線とを有し、

前記第 2 半導体部が、複数の前記第 2 電極を含む第 2 接合部と、該第 2 接合部と電氣的に接続された第 2 配線とを有する

請求項 1 に記載の半導体装置。

【請求項 3】

前記複数の第 1 電極のそれぞれが、別個に前記第 1 配線に接続されている

請求項 2 に記載の半導体装置。

【請求項 4】

前記複数の第 2 電極のそれぞれが、別個に前記第 2 配線に接続されている

請求項 3 に記載の半導体装置。

【請求項 5】

前記第 1 接合部が、前記複数の第 1 電極の一方の端部に接続された第 1 引き出し電極を有し、該第 1 引き出し電極が前記第 1 配線と電氣的に接続されている

請求項 2 に記載の半導体装置。

【請求項 6】

前記第 2 接合部が、前記複数の第 2 電極の一方の端部に接続された第 2 引き出し電極を有し、該第 2 引き出し電極が前記第 2 配線と電氣的に接続されている

請求項 5 に記載の半導体装置。

【請求項 7】

前記第 1 接合部が、前記複数の第 1 電極の一方及び他方の端部にそれぞれ接続された 2 つの第 1 引き出し電極を有し、該 2 つの第 1 引き出し電極のうち少なくとも一方が前記第 1 配線と電氣的に接続されている

請求項 2 に記載の半導体装置。

【請求項 8】

前記第 2 接合部が、前記複数の第 2 電極の一方及び他方の端部にそれぞれ接続された 2 つの第 2 引き出し電極を有し、該 2 つの第 2 引き出し電極のうち少なくとも一方が前記第 2 配線と電氣的に接続されている

請求項 7 に記載の半導体装置。

【請求項 9】

前記第 1 電極及び前記第 2 電極がともに、Cu で形成されている

請求項 1 に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関し、より詳細には、製造時に 2 枚の基板を貼り合わせて配線接合を行う半導体装置に関する。

【背景技術】

【0002】

従来、2 枚のウエハ（基板）を貼り合わせて、それぞれのウエハに形成された銅配線同

10

20

30

40

50

士を接合（以下、Cu - Cu接合という）する技術が開発されている（例えば、特許文献1参照）。また、従来、このようなCu - Cu接合技術では、信頼性の高い接合を得るために、様々な技術が提案されている（例えば、特許文献2参照）。

【0003】

通常、Cu - Cu接合を行う際、例えば、アライメントずれや接触抵抗の上昇などを抑制するために、大面積のCuプレート同士を接合する。しかしながら、各Cuプレートを形成する際には、一般に、Cuプレートの接合面に対してCMP（化学機械研磨）処理を施す。それゆえ、幅広（例えば5 μ m以上）のCuプレートを形成した際には、CMP処理によりCuプレートの接合面にディッシング（窪み）が発生し易くなる。

【0004】

ここで、図12に、接合面にディッシングが発生したCuプレート同士を接合した際の接合界面付近の様子を示す。なお、図12には、第1半導体チップ401と、第2半導体チップ402とをCu - Cu接合する例を示す。第1半導体チップ401の接合パッド403の接合面、及び、第2半導体チップ402の接合パッド404の接合面にディッシングが発生している場合、両者を接合すると、接合界面Sjに気泡等が発生する。この場合、接合界面Sjにおいて、例えば導通不良や接触抵抗の上昇などが発生し、接合性が著しく劣化する可能性がある。

【0005】

この問題を解消するため、特許文献2には、接合パッド内に複数の開口を形成することにより、ディッシングの発生を抑制する技術が提案されている。

【0006】

図13に、特許文献2で提案されている接合パッドの概略上面図を示す。特許文献2で提案されている接合パッド405は、プレート状のパッドに複数の矩形状の開口406を所定間隔で分散させて形成する。なお、図13には示さないが、接合パッド405の開口406内には、絶縁層（誘電体層）が形成される。接合パッド405をこのような構成にすることにより、接合パッド405内に大面積（幅広）の電極部分が無くなり、ディッシングの発生を抑制することができる。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特許第3532788号明細書

【特許文献2】特開2010 - 103533号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

上述のように、従来、半導体装置の製造手法では、信頼性の高いCu - Cu接合を得るために、様々な技術が提案されている。しかしながら、この技術分野では、Cu電極間の接合界面における例えば導通不良や接触抵抗の上昇などの発生をより一層抑制して、より信頼性の高い接合界面を有する半導体装置の開発が望まれている。

【0009】

本開示は、上記要望に応えるためになされたものであり、本開示の目的は、製造時に2枚の基板を貼り合わせて配線接合を行う半導体装置において、より信頼性の高い接合界面を得ることである。

【課題を解決するための手段】

【0010】

上記課題を解決するために、本開示の半導体装置は、第1半導体部と、第2半導体部とを備える構成とし、各部の構成を次のようにする。第1半導体部は、接合界面側の表面に形成されかつ第1の方向に延在する第1電極を有する。そして、第2半導体部は、接合界面で第1電極と接合されかつ第1の方向と交差する第2の方向に延在する第2電極を有し、接合界面で第1半導体部と貼り合わせて設けられる。

10

20

30

40

50

【発明の効果】

【0011】

上述のように、本開示の半導体装置では、接合界面において接合される第1電極の延在方向と第2電極の延在方向とを交差させ、その交差部分に第1電極及び第2電極間の接合領域を形成する。この場合、第1電極及び第2電極間に接合アライメントずれが発生しても、交差部分に形成される第1電極及び第2電極間の接合領域の面積は変動しない。それゆえ、本開示によれば、第1電極及び第2電極間の接合界面における例えば導通不良や配線抵抗の上昇などの発生をより一層抑制することができ、より信頼性の高い接合界面を有する半導体装置を提供することができる。

【図面の簡単な説明】

10

【0012】

【図1】接合アライメントずれの問題を説明するための図である。

【図2】接合アライメントずれの問題を説明するための図である。

【図3】本開示の第1の実施形態に係る半導体装置の各Cu接合部の概略構成図である。

【図4】第1の実施形態に係る半導体装置における接合界面付近の概略断面図である。

【図5】第1の実施形態に係る半導体装置のCu-Cu接合領域の概略構成図である。

【図6】本開示の第2の実施形態に係る半導体装置の各Cu接合部の概略構成図である。

【図7】本開示の第3の実施形態に係る半導体装置の各Cu接合部の概略構成図である。

【図8】第3の実施形態に係る半導体装置のCu-Cu接合領域の概略構成図である。

【図9】本開示の第4の実施形態に係る半導体装置（固体撮像素子）の概略構成断面図である。

20

【図10】変形例1のCu-Cu接合領域の概略構成図である。

【図11】本開示の半導体装置（固体撮像素子）を適用した電子機器の一例を示す図である。

【図12】従来のCu-Cu接合におけるディッシングの影響を説明するための図である。

【図13】従来の接合パッドの概略上面図である。

【発明を実施するための形態】

【0013】

以下に、本開示の実施形態に係る半導体装置の具体例を、図面を参照しながら下記の順で説明する。ただし、本開示は下記の例に限定されない。

30

1. 第1の実施形態
2. 第2の実施形態
3. 第3の実施形態
4. 第4の実施形態
5. 各種変形例及び応用例

【0014】

< 1. 第1の実施形態 >

まず、上記特許文献2で提案されているような接合パッドを用いた場合に起こり得る接合アライメントずれの問題について、図1、並びに、図2(a)及び(b)を参照しながら簡単に説明する。なお、図1は、上記特許文献2で提案されている接合パッドと同様の構成を有する接合パッドを備えたCu接合部の概略斜視図である。また、図2(a)は、接合アライメントずれが無い場合の接合界面Sj付近の概略断面図であり、図2(b)は、接合アライメントずれが有る場合の接合界面Sj付近の概略断面図である。

40

【0015】

第1Cu接合部510は、複数の開口部512が形成された第1接合パッド511を有する。一方、第2Cu接合部520は、複数の開口部522が形成された第2接合パッド521を有する。なお、ここでは、第1Cu接合部510と第2Cu接合部520とは同じ構成であり、接合パッド及び開口部のサイズは同じとする。

【0016】

50

また、第1Cu接合部510は、ビア503を介して第1Cu配線501に電氣的に接続され、第2Cu接合部520は、ビア504を介して第2Cu配線502に電氣的に接続される。なお、第1接合パッド511の開口部512内、及び、第2接合パッド521の開口部522内には、それぞれ、絶縁膜513及び絶縁膜523が形成される。

【0017】

図1に示す構成の第1Cu接合部510と第2Cu接合部520との間において、接合アライメントずれが無い場合、図2(a)に示すように、第1接合パッド511及び第2接合パッド521間の接触面積が最大となり、接合界面Sjでの接触抵抗が最小となる。一方、接合アライメントずれが有る場合には、図2(b)に示すように、第1接合パッド511及び第2接合パッド521間の接触面積が小さくなり(接合パッド及び絶縁膜間の接触面積が大きくなり)、接合界面Sjでの接触抵抗が増大する。

10

【0018】

すなわち、図1に示す構成例では、上述したディッシングの問題を解消することは可能であるが、接合アライメントずれが発生すると、接合界面Sjでの接触抵抗が著しく変動する可能性がある。また、接合アライメントずれが大きいと、接合界面Sjにおいて、導通不良が発生する可能性もある。そこで、本実施形態では、電極部間に絶縁膜が設けられたCu接合部を有する半導体装置において、2つのCu接合部間に接合アライメントずれが発生しても、接触抵抗の変動や導通不良などの発生を抑制することができる構成例を説明する。

20

【0019】

[半導体装置の構成]

図3及び4に、第1の実施形態に係る半導体装置の概略構成を示す。図3は、本実施形態の半導体装置における各Cu接合部の概略斜視図である。また、図4は、本実施形態の半導体装置における接合界面Sj付近の概略断面図である。なお、図3及び4では、説明を簡略化するため、1つのCu-Cu接合領域付近の概略構成のみを示す。さらに、図3では、説明を簡略化するため、電極部のみを示し、その周囲に設けられるCuバリア層、層間絶縁膜等の構成部の図示を省略する。また、図3では、各Cu接合部の構成をより明確にするため、各Cu接合部を分けて図示する。

【0020】

半導体装置100は、図4に示すように、第1配線部101(第1半導体部)と、第2配線部102(第2半導体部)とを備える。そして、本実施形態では、第1配線部101の後述する第1層間絶縁膜15側の面と、第2配線部102の後述する第2層間絶縁膜25側の面とを貼り合わせることで、半導体装置100が作製される。

30

【0021】

なお、第1配線部101及び第2配線部102間の接合手法としては、任意の手法を用いることができる。例えば、プラズマ接合、常温接合等の手法を用いて、第1配線部101と第2配線部102とを接合することができる。また、第1配線部101及び第2配線部102は、例えば特開2004-63859号公報等の文献に記載の形成手法を用いて形成することができる。

【0022】

第1配線部101は、第1半導体基板(不図示)と、第1SiO₂層11と、第1Cu配線12(第1配線)と、第1Cuバリア膜13と、第1Cu拡散防止膜14とを備える。さらに、第1配線部101は、第1層間絶縁膜15と、3本の第1接合電極16(第1電極)を含む第1Cu接合部10(第1接合部)と、第1Cuバリア層17と、3つのビア18とを備える。

40

【0023】

第1SiO₂層11は、第1半導体基板上に形成される。また、第1Cu配線12は、第1SiO₂層11の第1半導体基板側とは反対側の表面に埋め込むようにして形成される。なお、第1Cu配線12は、例えば、図示しない半導体装置100内の所定の素子、回路等に接続される。

50

【0024】

第1Cuバリア膜13は、第1SiO₂層11と第1Cu配線12との間に形成される。なお、第1Cuバリア膜13は、第1Cu配線12から第1SiO₂層11への銅(Cu)の拡散を防止するための薄膜であり、例えば、Ti、Ta、Ru、又は、それらの窒化物で形成される。

【0025】

第1Cu拡散防止膜14は、第1SiO₂層11、第1Cu配線12、及び、第1Cuバリア膜13の領域上であり、かつ、ビア18の形成領域以外の領域上に設けられる。なお、第1Cu拡散防止膜14は、第1Cu配線12から第1層間絶縁膜15への銅(Cu)の拡散を防止するための薄膜であり、例えばSiC、SiN、又は、SiCN等の薄膜で構成される。また、第1層間絶縁膜15は、第1Cu拡散防止膜14上に設けられる。

10

【0026】

第1Cu接合部10を構成する3本の第1接合電極16は、第1層間絶縁膜15の第1Cu拡散防止膜14側とは反対側の表面に埋め込むようにして設けられる。なお、この際、各第1接合電極16は、対応するビア18に接続される。また、第1接合電極16は、Cuで形成される。

【0027】

なお、各第1接合電極16は、図3に示すように、所定方向(第1の方向)に延在した棒状電極で構成される。各第1接合電極16の延在方向に直交する断面は矩形状であり、該矩形状の断面の寸法及び形状は延在所方向において一定である。また、本実施形態では、3本の第1接合電極16を、第1接合電極16の延在方向に直交する方向に、所定間隔で平行に配置する。

20

【0028】

第1Cuバリア層17は、3本の第1接合電極16及び3つのビア18と、第1層間絶縁膜15との間に設けられ、3本の第1接合電極16及び3つのビア18を覆うように設けられる。なお、第1Cuバリア層17は、例えば、Ti、Ta、Ru、又は、それらの窒化物で形成される。

【0029】

ビア18は、第1Cu配線12と第1接合電極16とを電氣的に接続する縦孔配線であり、Cuで形成される。また、本実施形態では、3つのビア18は、図3及び4に示すように、第1Cuバリア層17を介して第1Cu配線12に電氣的にそれぞれ別個に接続される。

30

【0030】

一方、第2配線部102は、第2半導体基板(不図示)と、第2SiO₂層21と、第2Cu配線22(第2配線)と、第2Cuバリア膜23と、第2Cu拡散防止膜24とを備える。さらに、第2配線部102は、第2層間絶縁膜25と、3本の第2接合電極26(第2電極)を含む第2Cu接合部20(第2接合部)と、第2Cuバリア層27と、3つのビア28とを備える。なお、第2配線部102において、第2Cu接合部20以外の構成は、第1配線部101の対応する構成と同様であるので、ここでは、第2Cu接合部20の構成についてのみ説明する。

40

【0031】

第2Cu接合部20は、3本の第2接合電極26で構成され、該3本の第2接合電極26は、第2層間絶縁膜25の第2Cu拡散防止膜24側とは反対側の表面に埋め込むようにして設けられる。なお、この際、各第2接合電極26は、対応するビア28に接続される。また、第2接合電極26は、Cuで形成される。

【0032】

各第2接合電極26は、図3に示すように、第1接合電極16と同様に、所定方向(第2の方向)に延在した棒状電極で構成される。そして、本実施形態では、3本の第2接合電極26は、第2接合電極26の延在方向に直交する方向に、所定間隔で平行に配置される。

40

【0033】

そして、本実施形態では、図3に示すように、第2接合電極26の延在方向が(第2の方向)、第1接合電極16の延在方向(第1の方向)と交差するように、第2接合電極26を形成する。なお、本実施形態では、第2接合電極26の延在方向以外の構成(例えば、形状、サイズ、ピッチ、本数等)は、第1接合電極16のそれと同様とする。

【0034】

第1接合電極16の延在方向と第2接合電極26の延在方向との交差角度は、 $0^\circ < \theta < 180^\circ$ の範囲内の値に設定される(後述の図5参照)。交差角度は、例えば、半導体装置100の用途に応じてCu接合部に求められる仕様(抵抗値、接合ピッチ等)、アライメント装置のアライメント精度、接合時に想定される半導体基板の回転ずれ量等の条件を考慮して適宜設定される。ただし、接合界面Sjの接触抵抗の低減という観点では、交差角度を 0° 付近又は 180° 付近に設定して、接触面積をより大きくすることが好ましい。また、接合アライメントの精度の向上という観点では、交差角度を 90° 付近に設定することが好ましい。

10

【0035】

ここで、上記構成の半導体装置100において、第1Cu接合部10と第2Cu接合部20との間に形成されるCu-Cu接合領域の構成を図5に示す。上述のように、本実施形態では、第1接合電極16の延在方向と第2接合電極26の延在方向とが互いに交差するので、第1接合電極16と第2接合電極26との交差領域にCu-Cu接合領域103が形成される。

20

【0036】

なお、本実施形態では、各Cu接合部(第1Cu接合部10又は第2Cu接合部20)を3本の接合電極(第1接合電極16又は第2接合電極26)で構成する例を説明したが、本開示は、これに限定されない。各Cu接合部を構成する接合電極の本数は任意に設定することができ、例えば1~100本程度の範囲内の本数に設定することができる。

【0037】

また、各接合電極のサイズ(例えば延在長さ、幅、厚さ等)、及び、接合電極の配置間隔(ピッチ)は、例えば、デザインルール、想定される接合アライメントずれ等の条件を考慮して適宜設定される。例えば、各接合電極の幅、及び、接合電極のピッチを、約 $0.1 \sim 5 \mu\text{m}$ 程度に設定することができる。ただし、接合界面Sjにおける接触抵抗の低下という観点では、デザインルールで許容される範囲内で各接合電極の幅をできる限り大きくすることが好ましい。また、Cu接合部の作製容易性という観点では、接合電極の幅と、隣り合う接合電極間の距離との比は1:1とすることが好ましい。

30

【0038】

さらに、本実施形態では、接合電極(第1Cu接合部10又は第2Cu接合部20)の一方の端部付近にビアを設ける例を説明したが、本開示はこれに限定されず、ビアを接合電極の任意の位置に設けることができる。例えば、接合電極のCu-Cu接合領域に対応する位置にビアを設けてもよい。

【0039】

上述のように、本実施形態の半導体装置100では、第1接合電極16と第2接合電極26とが互いに交差するように接合するので、接合時に両者間に接合アライメントずれが発生しても、Cu-Cu接合領域103の面積は変動しない。なお、接合時に回転ずれが生じた場合には、Cu-Cu接合領域103の面積は、所望の面積から若干変動する。しかしながら、上述のように、各Cu接合部の構成は、半導体基板の回転ずれ量も考慮して設定されるので、接合時に回転ずれが生じた場合でも、Cu-Cu接合領域103の面積の変動を想定の範囲内に抑えることができる。

40

【0040】

それゆえ、本実施形態では、接合アライメントずれが発生しても、所望のCu-Cu接合領域103の面積が得られ、接合界面Sjにおける接触抵抗の変動を十分に抑制することができる。なお、本実施形態では、Cu接合部の接合面には、接合電極と絶縁部とが交

50

互に配置された構成となるので、幅広の接合電極部分が無くなり、ディッシングの問題も解消することができる。

【0041】

以上のことから、本実施形態では、接合界面 S_j における例えば導通不良や接触抵抗の上昇などの発生をより一層抑制することができ、より信頼性の高い接合界面 S_j を有する半導体装置100を提供することができる。また、本実施形態では、接合界面 S_j における接触抵抗の増大を抑制することができるので、半導体装置100の消費電力の増大、及び、処理速度の遅延を抑制することができる。

【0042】

< 2. 第2の実施形態 >

図6に、第2の実施形態に係る半導体装置の概略構成を示す。図6は、本実施形態の半導体装置の各Cu接合部の概略斜視図である。なお、図6では、説明を簡略化するため、1つのCu-Cu接合領域付近の概略構成のみを示す。また、図6では、説明を簡略化するため、電極部のみを示し、その周囲に設けられるCuバリア層、層間絶縁膜等の図示を省略する。さらに、図6では、各Cu接合部の構成をより明確にするため、各Cu接合部を分けて図示する。また、図6に示す本実施形態の半導体装置において、図3に示す第1の実施形態の半導体装置100と同様の構成には、同じ符号を付して示す。

【0043】

本実施形態の半導体装置110は、図6には示さないが、第1の実施形態と同様に、第1Cu接合部30（第1接合部）を含む第1配線部（第1半導体部）と、第2Cu接合部40（第2接合部）を含む第2配線部（第2半導体部）とを備える。そして、第1配線部及び第2配線部を、例えばプラズマ接合、常温接合等の手法を用いて貼り合わせる（接合することにより、半導体装置110が作製される。

【0044】

なお、本実施形態では、第1Cu接合部30及び第2Cu接合部40以外の構成は、上記第1の実施形態（図4）と同様の構成であるので、ここでは、第1Cu接合部30及び第2Cu接合部40の構成についてのみ説明する。

【0045】

第1Cu接合部30は、図6に示すように、3つの第1接合電極部31（第1電極）と、第1引き出し電極部32（第1引き出し電極）とを備える。なお、本実施形態では、第1Cu接合部30は、一つのビア18を介して第1Cu配線12に接続される。

【0046】

第1接合電極部31は、上記第1の実施形態の第1接合電極16と同様に構成することができる。それゆえ、本実施形態の第1接合電極部31の例えば形状、サイズ、ピッチ、本数等の構成は、図6に示す例に限定されず、上記第1の実施形態の第1接合電極16と同様に、適宜変更することができる。

【0047】

第1引き出し電極部32は、3つの第1接合電極部31の一方の端部に接続される。また、第1引き出し電極部32は、一つのビア18に接続され、該ビア18を介して第1Cu配線12に電氣的に接続される。すなわち、本実施形態では、3つの第1接合電極部31は、第1引き出し電極部32及びビア18を介して第1Cu配線12に電氣的に接続される。なお、第1引き出し電極部32の例えば形状、サイズ等の構成は、例えばデザインルール等の条件を考慮して適宜設定される。

【0048】

一方、第2Cu接合部40は、図6に示すように、3つの第2接合電極部41（第2電極）と、第2引き出し電極部42（第2引き出し電極）とを備える。なお、本実施形態では、第2Cu接合部40は、一つのビア28を介して第2Cu配線22に接続される。

【0049】

第2接合電極部41は、上記第1の実施形態の第2接合電極26と同様に構成することができる。それゆえ、本実施形態の第2接合電極部41の例えば形状、サイズ、ピッチ、

10

20

30

40

50

本数等の構成は、図6に示す例に限定されず、上記第1の実施形態の第2接合電極26と同様に、適宜変更することができる。また、本実施形態では、第2接合電極部41の延在方向以外の構成（例えば、形状、サイズ、ピッチ、本数等）は、第1接合電極部31のそれと同様とする。

【0050】

第2引き出し電極部42は、3つの第2接合電極部41の一方の端部に接続される。また、第2引き出し電極部42は、一つのビア28に接続され、該ビア28を介して第2Cu配線22に電氣的に接続される。すなわち、本実施形態では、3つの第2接合電極部41は、第2引き出し電極部42及びビア28を介して第2Cu配線22に電氣的に接続される。なお、第2引き出し電極部42の例えば形状、サイズ等の構成は、第1引き出し電極部32と同様に、例えばデザインルール等の条件を考慮して適宜設定される。

10

【0051】

そして、本実施形態では、図6に示すように、第1Cu接合部30の第1接合電極部31の延在方向と、第2Cu接合部40の第2接合電極部41の延在方向とが互いに交差するように、第1Cu接合部30と第2Cu接合部40とを接合する。

【0052】

なお、第1接合電極部31の延在方向と第2接合電極部41の延在方向との交差角度は、上記第1の実施形態と同様に、 $0^\circ < \theta < 180^\circ$ の範囲内の値とする。また、本実施形態では、上記第1の実施形態と同様に、例えば、Cu接合部に求められる仕様、アライメント装置のアライメント精度、接合時に想定される半導体基板の回転ずれ量等の条件を考慮して交差角度を適宜設定する。

20

【0053】

上述のように、本実施形態においても、第1接合電極部31の延在方向と第2接合電極部41の延在方向とが互いに交差するので、両者の接合時に接合アライメントずれが発生しても、両者間の接触面積（接触抵抗）の変動を十分に抑制することができる。それゆえ、本実施形態の半導体装置110では、上記第1の実施形態と同様の効果が得られる。

【0054】

< 3. 第3の実施形態 >

図7に、第3の実施形態に係る半導体装置の概略構成を示す。図7は、本実施形態の半導体装置のCu接合部の概略斜視図である。なお、図7では、説明を簡略化するため、1つのCu-Cu接合領域付近の概略構成のみを示す。また、図7では、説明を簡略化するため、電極部のみを示し、その周囲に設けられるCuバリア層、層間絶縁膜等の図示を省略する。さらに、図7では、各Cu接合部の構成をより明確にするため、各Cu接合部を分けて図示する。また、図7に示す本実施形態の半導体装置において、図3に示す第1の実施形態の半導体装置100と同様の構成には、同じ符号を付して示す。

30

【0055】

本実施形態の半導体装置120は、図7には示さないが、第1の実施形態と同様に、第1Cu接合部50（第1接合部）を含む第1配線部（第1半導体部）と、第2Cu接合部60（第2接合部）を含む第2配線部（第2半導体部）とを備える。そして、第1配線部及び第2配線部を、例えばプラズマ接合、常温接合等の手法を用いて貼り合わせる（接合することにより、半導体装置120が作製される）。

40

【0056】

なお、本実施形態では、第1Cu接合部50及び第2Cu接合部60以外の構成は、上記第1の実施形態（図4）と同様の構成であるので、ここでは、第1Cu接合部50及び第2Cu接合部60の構成についてのみ説明する。

【0057】

第1Cu接合部50は、図7に示すように、開口形状が矩形状の3つの第1スリット51が形成された板状の電極部材で構成される。なお、本実施形態では、第1Cu接合部50は、一つのビア18を介して第1Cu配線12に接続される。

【0058】

50

3つの第1スリット51は、第1Cu接合部50の面内において、第1スリット51の短辺方向に沿って所定間隔で配置される。それゆえ、第1Cu接合部50は、隣り合う第1スリット51の長辺部間、及び、最外に位置する第1スリット51の外側のそれぞれに、第1接合電極部52（第1電極）が形成された構成となる。すなわち、第1Cu接合部50では、第1スリット51の長辺方向に沿って延在した4つの第1接合電極部52を、間に第1スリット51を挟んで、第1スリット51の短辺方向に沿って配置した構成となる。

【0059】

なお、第1接合電極部52は、上記第1の実施形態の第1接合電極16と同様に構成することができる。それゆえ、本実施形態の第1接合電極部52の例えば形状、サイズ、ピッチ、本数等の構成は、図7に示す例に限定されず、上記第1の実施形態の第1接合電極16と同様に、適宜変更することができる。

10

【0060】

また、第1Cu接合部50は、4つの第1接合電極部52の一方及び他方の端部がそれぞれ2つの第1引き出し電極部53で接続された構成となる。そして、一方の第1引き出し電極部53が、一つのビア18に接続され、該ビア18を介して第1Cu配線12に電氣的に接続される。すなわち、本実施形態では、4つの第1接合電極部52は、第1引き出し電極部53及びビア18を介して第1Cu配線12に電氣的に接続される。なお、各第1引き出し電極部53の例えば形状、サイズ等の構成は、上記第2の実施形態の第1引き出し電極部32と同様に構成することができる。

20

【0061】

一方、第2Cu接合部60は、図7に示すように、第1Cu接合部50と同様に、開口形状が矩形状の3つの第2スリット61が形成された板状の電極部材で構成される。なお、本実施形態では、第2Cu接合部60は、一つのビア28を介して第2Cu配線22に接続される。

【0062】

3つの第2スリット61は、第2Cu接合部60の面内において、第2スリット61の短辺方向に沿って所定間隔で配置される。それゆえ、第2Cu接合部60は、隣り合う第2スリット61の長辺部間、及び、最外に位置する第2スリット61の外側のそれぞれに、第2接合電極部62（第2電極）が形成された構成となる。すなわち、第2Cu接合部60では、第2スリット61の長辺方向に沿って延在した4つの第2接合電極部62を、間に第2スリット61を挟んで、第2スリット61の短辺方向に沿って配置した構成となる。

30

【0063】

なお、第2接合電極部62は、上記第1の実施形態の第2接合電極26と同様に構成することができる。それゆえ、本実施形態の第2接合電極部62の例えば形状、サイズ、ピッチ、本数等の構成は、図7に示す例に限定されず、上記第1の実施形態の第2接合電極26と同様に、適宜変更することができる。また、本実施形態では、第2接合電極部62の延在方向以外の構成（例えば、形状、サイズ、ピッチ、本数等）は、第1接合電極部52のそれと同様とする。

40

【0064】

また、第2Cu接合部60は、4つの第2接合電極部62の一方及び他方の端部がそれぞれ2つの第2引き出し電極部63で接続された構成となる。そして、一方の第2引き出し電極部63が、一つのビア28に接続され、該ビア28を介して第2Cu配線22に電氣的に接続される。すなわち、本実施形態では、4つの第2接合電極部62は、第2引き出し電極部63及びビア28を介して第2Cu配線22に電氣的に接続される。なお、各第2引き出し電極部63の例えば形状、サイズ等の構成は、上記第2の実施形態の第2引き出し電極部42と同様に構成することができる。

【0065】

そして、本実施形態では、図7に示すように、第1Cu接合部50の第1接合電極部5

50

2の延在方向と、第2Cu接合部60の第2接合電極部62の延在方向とが互いに交差するように、第1Cu接合部50と第2Cu接合部60とを接合する。

【0066】

ここで、上記構成の半導体装置120において、第1Cu接合部50と第2Cu接合部60との間に形成されるCu-Cu接合領域の構成を、図8に示す。本実施形態では、第1接合電極部52と第2接合電極部62との交差領域、及び、各Cu接合部の外周部に、それぞれCu-Cu接合領域121及び122が形成される。

【0067】

なお、第1接合電極部52の延在方向と第2接合電極部62の延在方向との交差角度は、上記第1の実施形態と同様に、 $0^\circ < \theta < 180^\circ$ の範囲内の値とする。また、本実施形態では、上記第1の実施形態と同様に、例えば、Cu接合部に求められる仕様、アライメント装置のアライメント精度、接合時に想定される半導体基板の回転ずれ量等の条件を考慮して交差角度 θ を適宜設定する。

10

【0068】

上記構成では、第1接合電極部52及び第2接合電極部62間の交差領域に形成されるCu-Cu接合領域121の面積は、上記第1の実施形態と同様に、接合アライメントずれが発生しても変化しない。一方、各Cu接合部の外周部に形成されるCu-Cu接合領域122の面積は、接合アライメントずれが発生した場合、若干変化する。

【0069】

すなわち、本実施形態では、接合アライメントずれが発生した場合、各Cu接合部の外周部に形成されるCu-Cu接合領域122の面積の変動分だけ、第1Cu接合部50及び第2Cu接合部60間の接触面積（接触抵抗）が変動する。しかしながら、例えば、図1に示す構成の半導体装置では、接合アライメントずれが発生した際に、Cu接合部の外周部だけでなく、絶縁膜間の領域（内部領域）においても接触面積（接触抵抗）が変化する。それゆえ、本実施形態では、例えば、図1に示す構成の半導体装置に比べて、接合界面 S_j における第1Cu接合部50及び第2Cu接合部60間の接触面積（接触抵抗）の変動を抑制することができる。

20

【0070】

上述のように、本実施形態においても、第1接合電極部52の延在方向と第2接合電極部62の延在方向とが互いに交差する。それゆえ、接合時に接合アライメントずれが発生しても、第1Cu接合部50及び第2Cu接合部60間の接触面積（接触抵抗）の変動を十分に抑制することができ、上記第1の実施形態と同様の効果が得られる。

30

【0071】

< 4. 第4の実施形態 >

上記第1～第3の実施形態における各Cu接合部の構成（Cu-Cu接合技術）は、2つの半導体部材を貼り合わせて配線接合を行う任意の半導体装置（例えば、固体撮像素子、半導体メモリ等）に適用可能である。第4の実施形態では、上記第1～第3の実施形態における各Cu接合部の構成（Cu-Cu接合技術）を固体撮像素子に適用した例を説明する。

【0072】

図9に、第4の実施形態に係る固体撮像素子の要部の概略断面図を示す。なお、図9では、説明を簡略化するため、Cu接合部及びビアと、層間絶縁膜との間に形成されるCuバリア層（Cuバリア膜）の図示は省略する。

40

【0073】

本実施形態の固体撮像素子200は、光電変換部210を有する第1半導体部材201と、演算回路を構成する各種MOS（Metal-Oxide-Semiconductor）トランジスタ220を有する第2半導体部材202とを備える。また、固体撮像素子200は、カラーフィルタ203と、オンチップマイクロレンズ204とを備える。

【0074】

本実施形態の固体撮像素子200では、第1半導体部材201と、第2半導体部材20

50

2 とが接合界面 S_j で接合される。また、本実施形態では、第 1 半導体部材 201 の第 2 半導体部材 202 側とは反対側の表面上（光電変換層 211 上）に、カラーフィルタ 203 及びオンチップマイクロレンズ 204 がこの順で積層される。

【0075】

第 1 半導体部材 201 は、光電変換部 210 を有する光電変換層 211 と、光電変換層 211 のカラーフィルタ 203 側とは反対側に設けられた第 1 多層配線部 212 とを備える。

【0076】

第 1 多層配線部 212 は、複数の第 1 Cu 配線層 213 を積層して構成される。各第 1 Cu 配線層 213 は、層間絶縁膜 214 と、その内部に埋め込まれた第 1 Cu 接合部 215 と、自身よりカラーフィルタ 203 側に位置する層（第 1 Cu 配線層 213 又は光電変換層 211）との電気接続を得るために設けられたビア 216 とを有する。また、本実施形態では、互いに隣り合う第 1 Cu 配線層 213 間、並びに、第 1 Cu 配線層 213 及び光電変換層 211 間には、Cu 拡散防止膜 217 が設けられる。

【0077】

一方、第 2 半導体部材 202 は、演算回路を構成する各種 MOS トランジスタ 220 が形成されたトランジスタ部 221 と、トランジスタ部 221 の第 1 半導体部材 201 側に設けられた第 2 多層配線部 222 とを備える。

【0078】

第 2 多層配線部 222 は、複数の第 2 Cu 配線層 223 を積層して構成される。各第 2 Cu 配線層 223 は、層間絶縁膜 224 と、その内部に埋め込まれた第 2 Cu 接合部 225 と、自身よりトランジスタ部 221 側に位置する層（第 2 Cu 配線層 223 又はトランジスタ部 221）との電気接続を得るために設けられたビア 226 とを有する。また、本実施形態では、互いに隣り合う第 2 Cu 配線層 223 間、並びに、第 2 Cu 配線層 223 及びトランジスタ部 221 間には、Cu 拡散防止膜 227 が設けられる。

【0079】

上述した構成の固体撮像素子 200 では、接合界面 S_j を挟んで接合される第 1 Cu 接合部 215 及び第 2 Cu 接合部 225 に対して、上記第 1～第 3 の実施形態のいずれかの第 1 Cu 接合部及び第 2 Cu 接合部の構成をそれぞれ適用する。この場合、より信頼性の高い接合界面 S_j を有する固体撮像素子 200 が得られる。

【0080】

< 5 . 各種変形例及び応用例 >

次に、上記第 1～第 3 の実施形態の半導体装置の変形例及び応用例（適用例）について説明する。

【0081】

[変形例 1]

上記第 1～第 3 の実施形態では、直線状に延在した接合電極（接合電極部）を用いる例を説明したが、本開示はこれに限定されない。第 1 Cu 接合部の第 1 接合電極（第 1 接合電極部）の延在方向と、第 2 Cu 接合部の第 2 接合電極（第 2 接合電極部）の延在方向とが互いに交差する構成であれば、各接合電極（接合電極部）の形状を任意に設定することができる。例えば、接合電極（接合電極部）の延在方向がその途中で曲がっていてもよい。その一例（変形例 1）を、図 10 に示す。

【0082】

この例では、図 10 に示すように、第 1 Cu 接合部の第 1 接合電極 131、及び、第 2 Cu 接合部の第 2 接合電極 132 をそれぞれ、L 字状に延在した棒状電極で構成する。そして、この例においても、第 1 接合電極 131 と第 2 接合電極 132 とが、 $0^\circ < \theta < 180^\circ$ の範囲内の交差角度 θ で互いに交差するように接合する。ただし、この例では、各接合電極の延在形状が L 字状であるので、図 10 に示すように、1 本の第 1 接合電極 131 と 1 本の第 2 接合電極 132 との間には、2 つの Cu - Cu 接合領域 133 が形成される。

10

20

30

40

50

【0083】

この例の構成においても、第1接合電極131の延在方向と第2接合電極132の延在方向とが互いに交差するので、両者の接合時に接合アライメントずれが発生しても、両者間の接触面積（接触抵抗）の変動を十分に抑制することができる。それゆえ、この例の半導体装置においても、上記第1の実施形態と同様の効果が得られる。

【0084】

なお、図10には、第1接合電極131及び第2接合電極132の両方をL字状に延在した棒状電極で構成する例を示したが、本開示はこれに限定されない。例えば、第1接合電極131及び第2接合電極132の一方を、上記第1の実施形態と同様に、直線状に延在した棒状電極で構成してもよい。

10

【0085】

[変形例2]

上記第1～第3の実施形態では、第1接合電極（第1接合電極部）の延在方向以外の構成（例えば、形状、サイズ、ピッチ、本数等）は、第2接合電極（第2接合電極部）のそれと同様にする例を説明したが、本開示はこれに限定されない。第1接合電極（第1接合電極部）の延在方向と第2接合電極（第2接合電極部）の延在方向とが互いに交差する構成であれば、両者の延在方向以外の構成は互いに異なってもよい。

【0086】

例えば、第1Cu接合部の第1接合電極（第1接合電極部）の形状、サイズ、ピッチ及び本数の少なくとも一つの構成が、第2Cu接合部の第2接合電極（第2接合電極部）のそれと異なってもよい。

20

【0087】

また、上記第1～第3の実施形態の各Cu接合部の構成を適宜組み合わせ、第1Cu接合部の構成と第2Cu接合部の構成とが互いに異なるようにしてもよい。例えば、第1Cu接合部及び第2Cu接合部の一方に第1の実施形態の構成（図3）を適用し、かつ、他方に第2の実施形態の構成（図6）を適用してもよい。また、例えば、第1Cu接合部及び第2Cu接合部の一方に第1の実施形態の構成（図3）を適用し、かつ、他方に第3の実施形態の構成（図7）を適用してもよい。さらに、例えば、第1Cu接合部及び第2Cu接合部の一方に第2の実施形態の構成（図6）を適用し、かつ、他方に第3の実施形態の構成（図7）を適用してもよい。

30

【0088】

[変形例3]

上記第1～第3の実施形態では、接合電極（接合電極部）の形成材料がCuである例を説明したが、本開示はこれに限定されない。例えば、Al、W、Ti、TiN、Ta、Ta₂N₅、Ru等の材料で接合電極（接合電極部）を形成してもよい。

【0089】

また、上記各種実施形態では、Cuからなる接合電極（接合電極部）同士を接合する例を説明したが、本開示はこれに限定されない。一方の接合電極（接合電極部）の形成材料が、他方の接合電極（接合電極部）の形成材料と異なってもよい。

【0090】

40

[変形例4]

上記第2及び第3の実施形態では、各Cu接合部を、一つのビアを介して外部のCu配線に電氣的に接続する例を説明した。しかしながら、この場合、何らかの要因でそのビアに不具合が生じた場合、Cu接合部とCu配線との間に導通不良などが発生し、製品の歩留まりが低下する可能性がある。

【0091】

この課題を解消するため、上記第1の実施形態と同様に、上記第2及び第3の実施形態の各Cu接合部に、複数のビアを接続してもよい（変形例4）。すなわち、上記第2及び第3の実施形態の半導体装置において、Cu接合部及び外部のCu配線間を複数のビアを介して電氣的に接続してもよい。なお、この場合、複数のビアの形成箇所は、任意に設定

50

することができ、例えば、複数のビアを引き出し電極部上に形成することができる。

【0092】

この例の構成では、複数のビアのうち一つのビアに不具合が生じても、他のビアでCu接合部とCu配線との間の電気接続を維持することができるので、上記課題を解決することができる。

【0093】

[変形例5]

上記第1～第3の実施形態では、Cu配線からビア（縦孔配線）を介して接続されたCu接合部同士を接合する際に、本開示のCu-Cu接合技術（接合電極又は接合電極部を交差させる構成）を適用した例を説明したが、本開示はこれに限定されない。例えば、第1配線部（第1半導体部）の第1Cu配線12と、第2配線部（第2半導体部）の第2Cu配線22とを、Cu接合部を介さずに直接接合する場合にも、本開示のCu-Cu接合技術を適用することができる。

10

【0094】

この場合、第1配線部（第1半導体部）の接合面に形成された第1Cu配線12（第1電極）の延在方向と、第2配線部（第2半導体部）の接合面に形成された第2Cu配線22（第2電極）の延在方向とが互いに交差するように、各Cu配線を形成すればよい。この例の構成は、特に、各配線部の接合面に形成されるCu配線のパターンがシンプルである場合に有効である。

【0095】

なお、この例の構成では、第1配線部及び第2配線部間の接合界面Sjの全領域に渡ってCu配線同士を直接接合してもよい。また、接合界面Sjの配線パターンに応じて、接合界面Sjの一部の領域では、Cu配線同士を直接接合し、かつ、その他の領域ではCu接合部を介してCu配線を接合するようにしてもよい。

20

【0096】

[変形例6]

上記第1～第3の実施形態では、本開示のCu-Cu接合技術を半導体装置に適用する例を説明したが、本開示は、これに限定されない。例えば、半導体以外の材料で形成された2枚の基板上にそれぞれ設けられた2つの配線を接合する場合にも、上記第1～第3の実施形態で説明したCu-Cu接合技術を適用することができ、同様の効果が得られる。

30

【0097】

[変形例7]

上記各種変形例では、上記第1～第3の実施形態に対する変形例を説明したが、本開示はこれに限定されない。例えば半導体装置の用途等の条件に応じて、上述した上記第1～第3の実施形態及び上記変形例1～6の構成を適宜組み合わせてもよい。

【0098】

[応用例]

上記各種実施形態及び各種変形例の半導体装置は、各種電子機器に適用可能である。例えば、上記第4の実施形態で説明した固体撮像素子200は、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。ここでは、電子機器の一構成例として、カメラを例に挙げ説明する。

40

【0099】

図11に、応用例に係るカメラの概略構成を示す。なお、図11には、静止画像又は動画を撮影することのできるビデオカメラの構成例を示す。

【0100】

この例のカメラ300は、固体撮像素子301と、固体撮像素子301の受光センサ（不図示）に入射光を導く光学系302と、固体撮像素子301及び光学系302間に設けられたシャッター装置303と、固体撮像素子301を駆動する駆動回路304とを備える。さらに、カメラ300は、固体撮像素子301の出力信号を処理する信号処理回路30

50

5を備える。

【0101】

固体撮像素子301は、例えば、上記第4の実施形態で説明した固体撮像素子200で構成することができる。その他の各部の構成及び機能は次の通りである。

【0102】

光学系（光学レンズ）302は、被写体からの像光（入射光）を固体撮像素子301の撮像面（不図示）上に結像させる。これにより、固体撮像素子301内に、一定期間、信号電荷が蓄積される。なお、光学系302は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置303は、入射光の固体撮像素子301への光照射期間及び遮光期間を制御する。

10

【0103】

駆動回路304は、固体撮像素子301及びシャッタ装置303に駆動信号を供給する。そして、駆動回路304は、供給した駆動信号により、固体撮像素子301の信号処理回路305への信号出力動作、及び、シャッタ装置303のシャッタ動作を制御する。すなわち、この例では、駆動回路304から供給される駆動信号（タイミング信号）により、固体撮像素子301から信号処理回路305への信号転送動作を行う。

【0104】

信号処理回路305は、固体撮像素子301から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。

20

【0105】

なお、本開示は、以下のような構成を取ることもできる。

(1)

接合界面側の表面に形成されかつ第1の方向に延在する第1電極を有する第1半導体部と、

前記接合界面で前記第1電極と接合されかつ前記第1の方向と交差する第2の方向に延在する第2電極を有し、前記接合界面で前記第1半導体部と貼り合わせて設けられた第2半導体部と

を備える半導体装置。

(2)

前記第1半導体部が、複数の前記第1電極を含む第1接合部と、該第1接合部と電氣的に接続された第1配線とを有し、

前記第2半導体部が、複数の前記第2電極を含む第2接合部と、該第2接合部と電氣的に接続された第2配線とを有する

(1)に記載の半導体装置。

(3)

前記複数の第1電極のそれぞれが、別個に前記第1配線に接続されている

(2)に記載の半導体装置。

(4)

前記複数の第2電極のそれぞれが、別個に前記第2配線に接続されている

(2)又は(3)に記載の半導体装置。

40

(5)

前記第1接合部が、前記複数の第1電極の一方の端部に接続された第1引き出し電極を有し、該第1引き出し電極が前記第1配線と電氣的に接続されている

(2)に記載の半導体装置。

(6)

前記第2接合部が、前記複数の第2電極の一方の端部に接続された第2引き出し電極を有し、該第2引き出し電極が前記第2配線と電氣的に接続されている

(2)又は(5)に記載の半導体装置。

(7)

50

前記第1接合部が、前記複数の第1電極の一方及び他方の端部にそれぞれ接続された2つの第1引き出し電極を有し、該2つの第1引き出し電極のうち少なくとも一方が前記第1配線と電氣的に接続されている

(2)に記載の半導体装置。

(8)

前記第2接合部が、前記複数の第2電極の一方及び他方の端部にそれぞれ接続された2つの第2引き出し電極を有し、該2つの第2引き出し電極のうち少なくとも一方が前記第2配線と電氣的に接続されている

(2)又は(7)に記載の半導体装置。

(9)

前記第1電極及び前記第2電極がともに、Cuで形成されている

(1)~(8)のいずれか一項に記載の半導体装置。

10


【符号の説明】

【0106】

10, 30, 50...第1Cu接合部、11...第1SiO₂層、12...第1Cu配線、13...第1Cuバリア層、14...第1Cu拡散防止層、15...第1層間絶縁膜、16...第1接合電極、17...第1Cuバリア層、18...ビア、20, 40, 60...第2Cu接合部、21...第2SiO₂層、22...第2Cu配線、23...第2Cuバリア層、24...第2Cu拡散防止層、25...第2層間絶縁膜、26...第2接合電極、27...第2Cuバリア層、28...ビア、31, 52...第1接合電極部、32, 53...第1引き出し電極部、41, 62...第2接合電極部、42, 63...第2引き出し電極部、51...第1スリット、61...第2スリット、100, 110, 120...半導体装置、101...第1配線部、102...第2配線部、103, 121, 122...Cu-Cu接合領域


20

【図1】




【図2】


(a)




(b)



【図3】




【 図 4 】




- 10 第1Cu接合部 11 第1SiO₂層 12 第1Cu配線 13 第1Cuバリア膜
- 14 第1Cu拡散防止膜 15 第1層間絶縁膜 16 第1接合電極
- 17 第1Cuバリア層 18 ビア 20 第2Cu接合部 21 第2SiO₂層
- 22 第2Cu配線 23 第2Cuバリア膜 24 第2Cu拡散防止膜
- 25 第2層間絶縁膜 26 第2接合電極 27 第2Cuバリア層 28 ビア


【 図 5 】




【 図 6 】




【図7】



【図8】




【図9】




211 光電変換層 212 第1多層配線部 213 第1Cu配線層 214,224 層間絶縁膜
 215 第1Cu接合部 216,226 ビア 217,227 Cu拡散防止膜 221 トランジスタ部
 222 第2多層配線部 223 第2Cu配線層 225 第2Cu接合部


【図10】




【図11】



【図12】



【図 13】



フロントページの続き

(51)Int.Cl. F I テーマコード(参考)
H 0 1 L 21/02 (2006.01) H 0 1 L 27/00 3 0 1 B
H 0 1 L 27/00 (2006.01)

Fターム(参考) 5F033 HH07 HH11 HH18 HH21 HH32 HH33 JJ07 JJ11 JJ18 JJ21
JJ32 JJ33 KK07 KK11 KK18 KK21 KK32 KK33 MM02 MM12
MM13 MM21 MM22 NN06 NN07 QQ00 RR01 RR04 RR06 UU01
XX00