

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第1部門第2区分

【発行日】令和3年12月16日(2021.12.16)

【公表番号】特表2021-502846(P2021-502846A)

【公表日】令和3年2月4日(2021.2.4)

【年通号数】公開・登録公報2021-005

【出願番号】特願2020-526267(P2020-526267)

【国際特許分類】

A 6 1 B 8/00 (2006.01)

H 0 4 R 3/00 (2006.01)

【F I】

A 6 1 B	8/00	
H 0 4 R	3/00	3 3 0

【手続補正書】

【提出日】令和3年11月5日(2021.11.5)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

超音波デバイスであって、

信号を超音波トランスデューサに提供するように構成されたパルサと、音響信号を受信

することに応答して前記超音波トランスデューサにより生成された信号を処理するように

構成された集積アナログ処理受信回路と、前記集積アナログ処理受信回路により提供され

る信号をデジタル化するように構成されたアナログデジタル変換器(ADC)と、シリアル

デジタライズド(SERDES)送信回路とを備える第1の特定用途向け集積回路(A

SIC)であって、前記第1のASICは、前記ADCと前記SERDESとの間の集積

デジタル処理回路を電気的に欠いている、第1の特定用途向け集積回路(ASIC)と、

SERDES受信回路と、前記SERDES受信回路により提供される信号をデジタル

処理するように構成されている集積デジタル処理回路とを備える第2のASICと、

前記第1のASICの前記SERDES送信回路と前記第2のASICの前記SERDES受信回路とを結合するSERDES通信リンクと、

を備える超音波デバイス。

【請求項2】

請求項1に記載の超音波デバイスであって、前記SERDES通信リンクは、シリコン

貫通ビア(TSV)を備える、超音波デバイス。

【請求項3】

請求項1に記載の超音波デバイスであって、前記第1のASICは、第1のテクノロジ

ーノードで実装され、前記第2のASICは、第2のテクノロジーノードで実装され、前

記第1のテクノロジーノードは、前記第2のテクノロジーノードとは異なる、超音波デバ

イス。

【請求項4】

請求項3に記載の超音波デバイスであって、前記第2のテクノロジーノードは、前記第

1のテクノロジーノードよりも小さなテクノロジーノードである、超音波デバイス。

【請求項5】

請求項3に記載の超音波デバイスであって、前記第1のテクノロジーノードは、65n

m、80nm、90nm、110nm、130nm、150nm、180nm、220nm、240nm、250nm、280nm、350nm、または500nmである、超音波デバイス。

#### 【請求項6】

請求項3に記載の超音波デバイスであって、前記第2のテクノロジーノードは、90nm、80nm、65nm、55nm、45nm、40nm、32nm、28nm、22nm、20nm、16nm、14nm、10nm、7nm、5nm、または3nmである、超音波デバイス。

#### 【請求項7】

請求項1に記載の超音波デバイスであって、前記集積デジタル処理回路は、約0.45~0.9ボルトの範囲の動作電圧で動作するように構成されている、超音波デバイス。

#### 【請求項8】

請求項1に記載の超音波デバイスであって、前記集積デジタル処理回路は、約1~1.8ボルトの範囲の動作電圧で動作するように構成されている、超音波デバイス。

#### 【請求項9】

請求項1に記載の超音波デバイスであって、前記SERDES通信リンクは、並列で動作する複数のSERDES通信リンクの第1のSERDES通信リンクである、超音波デバイス。

#### 【請求項10】

請求項1に記載の超音波デバイスであって、前記アナログデジタル変換器(ADC)は、複数のADCの一つであり、前記SERDES送信回路は、前記複数のADCからマルチプレックス式でデータを受信するように構成されている、超音波デバイス。

#### 【請求項11】

請求項1に記載の超音波デバイスであって、前記第1のASICの前記ASICは、前記第1のASICの前記集積アナログ処理受信回路と前記SERDES送信回路との間に電気的に配置されている、超音波デバイス。

#### 【請求項12】

請求項11に記載の超音波デバイスであって、印刷回路基板(PCB)を更に備え、前記SERDES通信リンクは、前記PCBのトレースを含み、前記第2のASICの前記SERDES受信回路は、前記PCBの前記トレースと前記第2のASICの前記集積デジタル処理回路との間に配置されている、超音波デバイス。

#### 【請求項13】

請求項1に記載の超音波デバイスであって、印刷回路基板(PCB)を更に備え、前記SERDES通信リンクは、前記PCBのトレースを含み、前記第2のASICの前記SERDES受信回路は、前記PCBの前記トレースと前記第2のASICの前記集積デジタル処理回路との間に配置されている、超音波デバイス。

#### 【請求項14】

請求項1に記載の超音波デバイスであって、印刷回路基板(PCB)を更に備え、前記第1のASIC及び前記第2のASICは、両方とも、前記PCBに結合されている、超音波デバイス。

#### 【請求項15】

請求項1に記載の超音波デバイスであって、複数の超音波トランステューサを備えるデバイスを更に備え、

前記第1のASICの前記パルサは、複数のパルスをそれぞれの前記複数の超音波トランステューサのそれぞれの超音波トランステューサに供給するように構成されており、

前記複数の超音波トランステューサは、前記複数のパルスを受信することに応答して音響信号を生成するように構成されている、超音波デバイス。