

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2022年9月15日(15.09.2022)



(10) 国際公開番号

WO 2022/190817 A1

(51) 国際特許分類:

H01L 21/318 (2006.01) H01L 29/78 (2006.01)
H01L 27/1159 (2017.01) H01L 21/329 (2006.01)
H01L 29/04 (2006.01) H01L 29/88 (2006.01)
H01L 21/336 (2006.01)

(21) 国際出願番号: PCT/JP2022/006613

(22) 国際出願日: 2022年2月18日(18.02.2022)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2021-039611 2021年3月11日(11.03.2021) JP

(71) 出願人: 国立大学法人東京工業大学
(TOKYO INSTITUTE OF TECHNOLOGY) [JP/
JP]; 〒1528550 東京都目黒区大岡山2丁
目12番1号 Tokyo (JP).

(72) 発明者: 大見 俊一郎 (OHMI Shun-ichiro);
〒1528550 東京都目黒区大岡山2丁目12番1
号 国立大学法人東京工業大学内 Tokyo (JP).

(74) 代理人: 森下 賢樹 (MORISHITA Sakaki);
〒1530061 東京都目黒区中目黒1-8-1 V
ORT 中目黒13階 Tokyo (JP).


(81) 指定国(表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ,
BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL,
CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC,
EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR,
HU, ID, IL, IN, IR, IS, IT, JM, JO, JP, KE, KG, KH,
KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY,
MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,
NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG,
US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保
護が可能): ARIPO (BW, GH, GM, KE, LR, LS,
MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM,
ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ,
TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ,
DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT,
LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS,

(54) Title: METHOD FOR FORMING FERROELECTRIC THIN FILM AND SEMICONDUCTOR DEVICE PROVIDED WITH SAME

(54) 発明の名称: 強誘電性薄膜の形成方法、それを備える半導体装置

100



(57) Abstract: This semiconductor device 100 is provided with an Si substrate 110 and a ferroelectric thin film 120. The ferroelectric thin film 120 is formed on the Si substrate 110. The ferroelectric thin film 120 contains HfN_x ($1 < x$) that has a rhombohedral crystal structure.

(57) 要約: 半導体装置100は、Si基板110および強誘電性薄膜120を備える。強誘電性薄膜120は、Si基板110上に形成される。強誘電性薄膜120は、菱面体晶系の結晶構造を有する HfN_x ($1 < x$) を含む。

[続葉有]



WO 2022/190817 A1

SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM,
GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

一 国際調査報告（条約第21条(3)）

明 細 書

発明の名称： 強誘電性薄膜の形成方法、それを備える半導体装置
技術分野

[0001] 本発明は、強誘電性薄膜に関する。

背景技術

[0002] 近年、ポータブルな情報通信機器の高性能化・低消費電力化に伴い、集積回路に用いられる半導体メモリとしてフラッシュメモリに代表される不揮発性メモリの、大容量化、高速化、低消費電力化が重要な課題となっている。

[0003] 強誘電体性酸化ハフニウム ($\text{Fe}-\text{HfO}_2$) は準安定相である斜方晶の結晶であり、 10 nm 級の極薄膜においても強誘電性が得られるため、強誘電性 HfO_2 を用いた強誘電体ゲートトランジスタ (MFSFET Metal-Ferroelectric-Semiconductor Field-Effect Transistor) の微細化および高集積化に関する研究が進められている (非特許文献1)。MFSFETをアナログメモリとして用い、人間の脳の動作を模倣した集積回路に関する研究が活発化している (非特許文献2)。

[0004] アナログメモリ応用には、高精度なしきい値電圧 (V_{th}) 制御が重要となる。現状では、ほとんどの報告例において、 Zr (ジルコニウム) や Si (シリコン) などを HfO_2 中にドーピングし、強誘電性 HfO_2 を形成しているため、ドーパントの分布によるしきい値電圧のばらつきが課題となっている。

[0005] 本発明者は、強誘電性を示す膜厚 10 nm のノンドープ HfO_2 を Si 基板上に形成し、電源電圧 2.5 V でのMFSFETの動作を実現している (非特許文献3)。

先行技術文献

非特許文献

[0006] 非特許文献1: S. B. scke et al., IEDM Tech. Dig., 547 (2011).

非特許文献2: S. Dutta et al., VLSI Symp. Tech.Dig., T-38 (2019).

非特許文献3：S. Ohmi et al., Device Research Conference, 96 (2020).

非特許文献4：S. Ohmi et al., Device Research Conference, 181 (2019).

非特許文献5：C. Hu et. al., Scripta Materialia 108, pp. 141-146 (2015)

非特許文献6：S. Ohmi et al., IEEE Trans. Electron Devices (2021) [in press]

発明の概要

発明が解決しようとする課題

[0007] Si 基板上に HfO_2 を形成した場合、高温で熱処理する必要があるため、Si 基板と HfO_2 の界面に低誘電率の SiO_2 層が形成される。 SiO_2 層は、 HfO_2 層が発生する電界と逆向きの電界（減分極電界）を発生し、これがメモリ特性を劣化させる要因となる。

[0008] 本開示に係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、Si 基板との界面に低誘電率の層が存在しない強誘電性薄膜およびそれを用いた半導体装置の提供にある。

課題を解決するための手段

[0009] 本開示のある態様の半導体装置は、Si 基板と、Si 基板上に形成され、菱面体晶系の結晶構造を有する HfN_x ($1 < x$) を含む強誘電性薄膜と、を備える。

[0010] 本開示の別の態様は、強誘電性薄膜の形成方法である。この方法は、Si 基板上に、 N_2 および Ar を含むガス雰囲気中で Hf を ECR (Electron Cyclotron Resonance) スパッタ法により堆積し、 HfN_x 層を形成するステップと、形成するステップの後に熱処理し、 HfN_x ($1 < x$) を菱面体晶系に結晶化するステップと、を備える。

[0011] 本開示のさらに別の態様は、半導体装置である。この半導体装置は、トランジスタを備える。トランジスタは、Si 基板と、Si 基板上のゲート領域に形成され、菱面体晶系の結晶構造を有する HfN_x ($1 < x$) を含む強誘電性薄膜と、Si 基板のゲート領域と隣接するドレイン領域およびソース領域

に形成される n^+ 層と、を備える。

発明の効果

[0012] 本開示のある態様によれば、Si 基板との界面に低誘電率の層が存在しない強誘電性薄膜を形成できる。

図面の簡単な説明

[0013] [図1]実施形態に係る半導体装置の基本構造を示す断面図である。

[図2] HfN_x の結晶構造を示す図である。

[図3]一実施例に係る半導体装置の断面図である。

[図4]一実施例に係る半導体装置の断面図である。

[図5]図5 (a) ~ (f) は、図4の半導体装置の製造方法を説明する図である。

[図6] HfN_x の堆積中におけるガス流量比と、HfとNの組成比の関係を示す図である。

[図7]作製したサンプルのX線回折法 (XRD) の測定結果を示す図である。

[図8]MFSダイオードサンプルのP-V (分極-電圧) 特性を示す図である。

[図9]MFSダイオードサンプルのC-V (容量-電圧) 特性を示す図である。

[図10]図10 (a)、(b) は、MFSダイオードサンプルの疲労特性の測定結果を示す図である。

[図11]一実施例に係る半導体装置の断面図である。

[図12]一実施例に係る半導体装置の断面図である。

発明を実施するための形態

[0014] (実施形態の概要)

本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、1つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。またこの概要は、考

えられるすべての実施形態の包括的な概要ではなく、実施形態の欠くべからざる構成要素を限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

[0015] この概要は、考えられるすべての実施形態の広範な概要ではなく、すべての実施形態の重要な要素または重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。その唯一の目的は、後で提示するより詳細な説明の前置きとして、1つまたは複数の実施形態のいくつかの概念を簡略化した形で提示することである。

[0016] 従来より、 HfN （窒化ハフニウム）については、その $\text{High-}k$ 絶縁体としての特性に着目して研究がされていたが、主として非晶質（アモルファス）を対象としたものであった（非特許文献4）。

[0017] また非特許文献5には、 HfN_x が、 Hf と N の組成比 x に応じて異なる結晶構造を有することが報告されている。具体的には、 $\text{HfN}_{1.165}$ のときに、菱面体晶系の結晶構造を有することが報告されている。しかしながら HfN が強誘電性を示すことが報告された例はなかった。

[0018] 本発明者は、 HfN_x の菱面体晶系の非対称構造に着目し、この非対称構造によって、強誘電性を有する HfN_x 薄膜を実現できるのではないかという着想を得た。

[0019] 一実施形態に係る半導体装置は、 Si 基板と、 Si 基板上に形成され、菱面体晶系の結晶構造を有する HfN_x （ $1 < x$ ）を含む強誘電性薄膜と、を備える。

[0020] この構成によると、 HfN_x の N の比率 x を1より大きくすることで、 HfN_x の結晶構造に非対称性を導入することができ、これにより強誘電性を実現できる。この半導体装置の製造工程では、 HfO_2 を形成するときのような O （酸素）が不要であり、その代わりに N が使用されるため、強誘電性薄膜と Si 基板の界面に SiO_2 層が形成されない。また Si の窒化レートは、酸化レートに比べて小さく、また反応に要するエネルギーも N の方が O よりも大

きいため、半導体装置を熱処理しても、 HfN_x と Si の界面には低誘電率の SiN 層が形成されにくいため、良質な強誘電性薄膜を得ることができる。

[0021] ここで、 x が1に近くなると金属性の結晶構造になりやすく、 x が1.3に近づくと絶縁性の安定相である結晶構造になりやすい。そこで一実施形態において、 $1.1 \leq x \leq 1.3$ であってもよい。より好ましくは $1.15 \leq x \leq 1.2$ であってもよい。

[0022] 一実施形態において、半導体装置は、 Si 基板上であって、半導体デバイスが形成されるアクティブ領域の外側に形成される SiO_2 層をさらに備えてもよい。 SiO_2 層により、デバイスの側面からのリークを抑制でき、デバイスの特性を改善できる。

[0023] 一実施形態において、半導体装置は、強誘電性薄膜の上に形成される、 HfN_y ($y < 1$)を含むコンタクト層と、コンタクト層上に形成される金属電極と、を備えてもよい。ここで、 y が0に近くなると酸化されやすく、 y が1に近づくと抵抗が増加するため、 $0.3 \leq y \leq 0.8$ とすることが好ましい。

[0024] 一実施形態において、強誘電性薄膜の厚さは3 nm～20 nmであってもよい。

[0025] 一実施形態に係る強誘電性薄膜の形成方法であって、 Si 基板上に、 N_2 および Ar を含むガス雰囲気中で Hf をECRスパッタ法により堆積し、 HfN_x ($1 < x$)層を形成するステップと、形成するステップの後に熱処理し、 HfN_x 層を菱面体晶系に結晶化するステップと、を備える。

[0026] 一実施形態に係る半導体装置は、トランジスタを備える。トランジスタは、 Si 基板と、 Si 基板上のゲート領域に形成され、菱面体晶系の結晶構造を有する HfN_x ($1 < x$)を含む強誘電性薄膜と、 Si 基板のゲート領域と隣接するドレイン領域およびソース領域に形成される n^+ 層と、を備える。

[0027] この構成によると、 HfN_x の N の比率を1より大きくすることで、 HfN_x の結晶構造に非対称性を導入することができ、これにより強誘電性を実現できる。この HfN_x の絶縁層を、ゲート絶縁膜として利用することにより、 S

i 基板との界面に低誘電率な層が形成されないため、高性能な強誘電体ゲートトランジスタ（M F S F E T : Metal-Ferroelectric-Semiconductor Field-Effect Transistor）を実現できる。このM F S F E Tをメモリの記憶素子として用いる場合、H f O₂強誘電性薄膜をゲート絶縁膜とするM F S F E Tに比べて、減分極電界の影響が低減されるため、メモリ特性を改善できる。

[0028] 一実施形態において、 $1.1 \leq x \leq 1.3$ であってもよい。より好ましくは $1.15 \leq x \leq 1.2$ であってもよい。

[0029] 一実施形態において、半導体装置は、S i 基板上であって、ゲート領域、ソース領域、ドレイン領域を含むアクティブ領域の外側に形成されるS i O₂層をさらに備えてもよい。これによりデバイスの側面からのリークを抑制し、性能を高めることができる。

[0030] （実施形態）

以下、本開示を、好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

[0031] 本明細書において、「部材Aが、部材Bに接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわない、その他の部材を介して間接的に接続される場合も含む。

[0032] 同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわない、その他の部材を介して間接的に接続される場合も含む。

[0033] また、各図面における部材の寸法は、理解を容易にするために適宜拡大、縮小して示される。

[0034] 図1は、実施形態に係る半導体装置100の基本構造を示す断面図である。半導体装置100Aは、Si基板110および強誘電性薄膜120を備える。たとえばSi基板110は、 p^+ -Si(100)基板、あるいは p -Si(100)基板を用いることができる。

[0035] 強誘電性薄膜120は、Si基板110上に形成され、 HfN_x ($1 < x$)を含む。組成比 x は、 $1.1 \leq x \leq 1.3$ 、好ましくは $1.15 \leq x \leq 1.2$ の範囲である。強誘電性薄膜120の厚さは3nm~20nm、たとえば10nmとすることができる。

[0036] 図2は、 HfN_x の結晶構造を示す図である。 $x=1$ のとき HfN_x は立方晶構造を有するが、組成比 x を大きくするにしたがって傾いた結晶構造を持つようになり、やがて菱面体晶系の結晶構造をもつ。なお、強誘電性薄膜120の結晶構造は、組成比 x のみで決まるのではなく、熱処理の条件との組み合わせで決まる。本実施形態において、強誘電性薄膜120は菱面体晶系の結晶構造を有しており、したがって組成比 x と製造プロセスにおける熱処理の条件は、菱面体晶系の非対称構造を有するように決定すればよい。

[0037] 以上が半導体装置100の基本構成である。強誘電性薄膜110と強誘電性薄膜120の積層構造は、強誘電体一半導体の積層構造であり、その上に金属電極を形成すれば、MFS構造となる。当業者であれば、図1の基本構造にもとづいて、ダイオードやトランジスタをはじめとするさまざまな半導体デバイスが構成できることが理解される。

[0038] 図3は、一実施例に係る半導体装置100Aの断面図である。この半導体装置100Aは、MFS構造を有しており、Si基板110、強誘電性薄膜120、コンタクト層130、金属電極140を備える。

[0039] コンタクト層130は HfN_y ($y < 1$)を含み、強誘電性薄膜120の上に形成される。金属電極140はAlなどの金属であり、コンタクト層130の上に形成される。金属電極140は、Alのほか、多結晶Si, TiN

、W、Ptなどを用いることができる。強誘電性薄膜120の厚さは3nm～20nm、たとえば10nmとすることができ、またコンタクト層130の厚さは、10nm～30nm、たとえば20nmとすることができ。

[0040] このMFS構造のSi基板110側に電極を追加すればMFSダイオードとなる。またSi基板110にドレインおよびソースを形成すれば、金属電極140をゲートとするトランジスタを構成できる。

[0041] 図4は、一実施例に係る半導体装置100Bの断面図である。この半導体装置100BはMFSダイオードであり、図3のMFS構造に加えて、裏面電極150を備える。裏面電極150は、金属電極140と同様にAlなどの金属材料で構成できる。

[0042] 続いて、強誘電性薄膜120の形成方法ならびに半導体装置100の製造方法を説明する。図5(a)～(f)は、図4の半導体装置100Bの製造方法を説明する図である。図5(a)に示すように、Si基板110を化学的に洗浄する。洗浄は、SPM(硫酸/過酸化水素)洗浄と、DHF(希フッ酸)洗浄の組み合わせを用いてもよい。

[0043] 続いて、図5(b)に示すように、Si基板110の上に、 HfN_x ($x > 1$)の強誘電性薄膜120を形成する。

[0044] 続いて、図5(c)に示すように、強誘電性薄膜120の上に、 HfN_x ($x < 1$)のコンタクト層130を形成する。

[0045] 図5(b)および図5(c)における強誘電性薄膜120およびコンタクト層130は、室温でのスパッタリングによって、*in-situ* (その場)形成することができる。スパッタリングには、ECRスパッタ法を用いることができ、雰囲気ガス(N_2 の濃度)を切り替えることで、 HfN_x と、 HfN_y を形成できる。

[0046] 続いて図5(d)に示すように、熱処理を行い、強誘電性薄膜120の HfN_x を菱面体晶系に結晶化する。熱処理は、PMA(Post-Metallization-Anneal)処理であってもよいし、PDA(Post-Deposition Anneal)であってもよい。

[0047] 続いて、図5（e）に示すように、コンタクト層130の上に、熱蒸着などにより金属電極140を形成し、必要に応じてドライエッチングによるパターンニングを行う。そして図5（f）に示すように、Si基板110の裏面に裏面電極150を形成する。裏面電極150の材料は、金属電極140と同様にAlが好適であるが、多結晶Si、TiN、W、Ptなどを用いることもできる。

[0048] 以上が半導体装置100Bの製造方法の一例である。当業者によれば、各プロセスに変形例が存在すること、またいくつかのプロセスの順序が入れ替え可能であることが理解される。この製造方法によれば、*in-situ*プロセスによって、雰囲気ガスを切りかえることで、強誘電性薄膜120とコンタクト層130の積層構造を形成することができる。したがって製造コストおよび製造時間の観点で有利である。

[0049] 続いて、実際に作製した半導体装置100Bのサンプル（ダイオードサンプルという）およびその評価について説明する。

[0050] 作製したダイオードのサンプルの各層のサイズは以下の通りである。

強誘電性薄膜120 10nm

コンタクト層130 20nm

また、上部電極140は、 $50 \times 50 \mu\text{m}^2$ とした。

[0051] 各層の形成条件は以下の通りである。

[0052] 図5（a）における基板洗浄は、SPMおよびDHFを2サイクル行った。

[0053] 図5（b）、（c）に示した強誘電性薄膜120およびコンタクト層130は、ECRスパッタ法で室温で堆積した。強誘電性薄膜120のHfNxは、Ar/N₂（=8/8sccm）雰囲気、マイクロ波の電力は500W、RF（高周波）の電力は400Wの条件で堆積した。コンタクト層130のNfNyはAr/N₂（=10/0.2sccm）雰囲気、マイクロ波の電力は500W、RF（高周波）の電力は400Wの条件で堆積した。

[0054] 図5（d）に示した熱処理は、サンプルごとに、PMAまたはPDAで行

った。PMA、PDAはいずれも N_2 （1SLM）雰囲気中で、サンプルごとに $400^\circ\text{C}/5$ 分ないし $500^\circ\text{C}/5$ 分で行っている。

[0055] 図6は、 HfN_x の堆積中におけるガス流量比と、 Hf と N の組成比の関係を示す図である。上述のように、 Ar/N_2 （ $=8/8\text{ sccm}$ ）雰囲気では HfN_x の強誘電性薄膜120を成膜するとき、 $N_2/(Ar+N_2)=50\%$ であるから、組成比 x は1.15であると推定される。また、 Ar/N_2 （ $=10/0.2\text{ sccm}$ ）雰囲気では HfN_y のコンタクト層130を成膜するとき、 $N_2/(Ar+N_2)=2\%$ であるから、組成比 y は0.5であると推定される。なお、図6の関係は誤差を含んでいるから、ガス流量比にもとづいて推定される組成比 x 、 y は、誤差を含んでおり、その誤差は最大で20%程度と考えられる。したがって、実際の結晶中の組成比 x は、少なくとも $0.9 \leq x \leq 1.4$ の範囲に含まれており、また組成比 y は、 $0.4 \leq y \leq 0.6$ の範囲に含まれている。

[0056] 以上の条件で作製したダイオードのサンプルの評価結果を以下で説明する。

[0057] 図7は、作製したサンプルのX線回折法（XRD）の測定結果を示す図である。図7には、 $500^\circ\text{C}/5$ 分の条件でPDA処理したサンプルの測定結果と、 $400^\circ\text{C}/5$ 分の条件でPDA処理したサンプルの測定結果が示される。測定は、図5（d）の熱処理後、電極の形成前の状態で行った。

[0058] いずれのサンプルも、その測定結果から、 $c-Hf_3N_4$ （200）の結晶構造と、 $\delta-HfN_x$ （111）の結晶構造の両方が混在した形態で形成されていることが分かるが $400^\circ\text{C}/5$ 分のサンプルの方が、 $\delta-HfN_x$ （111）の結晶構造の方が支配的であり、菱面体晶系の結晶構造を有していることがわかる。

[0059] つまり、今回測定したサンプルの堆積条件では、 $400^\circ\text{C}/5$ 分の熱処理によって作製したサンプルが、菱面体晶系の結晶構造をうまく形成できることが分かる。以下では、この条件で作製した $HfN_{1.15}$ 薄膜をサンプル（以下、MFSダイオードサンプルという）の電気的特性／磁気的特性の評価結

果を説明する。

- [0060] 図8は、MFSダイオードサンプルのP-V（分極－電圧）特性を示す図である。横軸は印加した電圧を、縦軸は分極を示す。この結果から、菱面体晶系の結晶構造を有するHfN_x薄膜が、強誘電性を有していることがわかる。これは、従来知られていなかった新しい知見である。
- [0061] また抗電圧2V₀、つまり電圧のヒステリシス幅は7.6Vであり、残留分極量2P_rは24.0μC/cm₂であった。これは、従来報告されている他元素を添加していないHfO₂の残留分極量2P_rである2.5μC/cm₂（非特許文献6）よりも格段に大きな値である。この大きな残留分極量の原因のひとつは、窒素（N）原子の電界による変位量が酸素原子よりも大きいことである。
- [0062] 図9は、MFSダイオードサンプルのC-V（容量－電圧）特性を示す図である。本実施形態で説明した強誘電性を示すHfN_xの比誘電率ε_rは23と見積もられる。高誘電率絶縁体の非晶質のHfN_xの比誘電率ε_rは14～18程度であり（非特許文献4）、それに比べて大きくなっていることが分かる。
- [0063] 図10（a）、（b）は、MFSダイオードサンプルの疲労特性の測定結果を示す図である。図10（a）から、10¹⁰回を超えると、リークの増大にともなう特性の劣化が見られるが、10⁹回のスイッチングの耐性を有していることが分かり、これは実用的に十分な値である。また、図10（b）に示すように、インプリント現象もみられない。
- [0064] 図11は、一実施例に係る半導体装置100Cの断面図である。この半導体装置100Cは図4と同様にMFSダイオードであり、図4のMFSダイオードに加えて、SiO₂層を備える。金属電極140の形成範囲をダイオードのアクティブ領域とすると、このSiO₂層は、ダイオードのアクティブ領域外に形成される。アクティブ領域内では、強誘電性薄膜120とSi基板110の界面にはSiO₂層160は挿入されないため、SiO₂層160による減分極電界の影響は問題にならない。

[0065] SiO_2 層160を設けることにより、ダイオードの強誘電性薄膜120の側面から Si 基板110へのリークを減らすことができ、特性をさらに改善できる。

[0066] 図12は、一実施例に係る半導体装置100Dの断面図である。この半導体装置100DはMFSトランジスタ200を備える。

[0067] トランジスタ200は、 Si 基板110上に形成される。強誘電性薄膜120は、 Si 基板110上のゲート領域に形成されるゲート絶縁膜であり、菱面体晶系の結晶構造を有する HfN_x ($1 < x$) を含む。

[0068] 本実施形態では、 Si 基板110の上には、トランジスタ200のドレイン(D)、ゲート(G)、ソース(S)を含むアクティブ領域202を取り囲むように、 SiO_2 層160が形成される。

[0069] Si 基板110のソース領域、ドレイン領域には n^+ 層112, 114が形成される。強誘電性薄膜120の上には、コンタクト層130が形成されるが、図11では強誘電性薄膜120とコンタクト層130の境界を示さずに一体に示している。

[0070] ゲート領域(G)において、強誘電性薄膜120(コンタクト層130)の上にはゲート電極となる金属電極140が形成される。また、 n^+ 層112, 114からは、ソース電極170およびドレイン電極172が引き出される。

[0071] 以上が半導体装置100Dの構成である。なお、図11のようにMFSトランジスタ200を形成する際に、 SiO_2 層160は省略してもよい。

[0072] (用途)

上述したMFSデバイスは、容量変化やしきい値電圧の変化を利用して、不揮発性メモリのセルとして利用することができる。

[0073] またMFSデバイスの用途は不揮発性メモリ(デジタル記憶素子)には限定されず、ゲート電圧に応じた連続的な容量変化やしきい値変化を利用したアナログ記憶素子として利用することが可能であり、あるいはD/Aコンバータとして利用することも可能である。また、浮遊ゲートデバイスをニュー

ラルネットワークでのニューラル計算素子として用いることで、入力信号の重み付け演算を行う人間の脳を模倣したニューロデバイスなどへの応用が期待される。

[0074] 実施形態は、本発明の原理、応用を示しているにすぎず、実施形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

[0075] 実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

産業上の利用可能性

[0076] 本発明は、強誘電性薄膜に関する。

符号の説明

- [0077] 1 0 0 半導体装置
 1 1 0 S i 基板
 1 2 0 強誘電性薄膜
 1 3 0 コンタクト層
 1 4 0 金属電極
 1 5 0 裏面電極
 1 6 0 S i O₂層
 2 0 0 トランジスタ

請求の範囲

- [請求項1] S i 基板と、
前記S i 基板上に形成され、菱面体晶系の結晶構造を有するH f N_x（ $1 < x$ ）を含む強誘電性薄膜と、
を備えることを特徴とする半導体装置。
- [請求項2] 1. $1 \leq x \leq 1.3$ であることを特徴とする請求項1に記載の半導体装置。
- [請求項3] 1. $1.5 \leq x \leq 1.2$ であることを特徴とする請求項1または2に記載の半導体装置。
- [請求項4] 前記S i 基板上であって、半導体デバイスが形成されるアクティブ領域の外側に形成されるS i O₂層をさらに備えることを特徴とする請求項1から3のいずれかに記載の半導体装置。
- [請求項5] 前記強誘電性薄膜の上に形成される、H f N_y（ $y < 1$ ）を含むコンタクト層と、
前記コンタクト層上に形成される金属電極と、
を備えることを特徴とする請求項1から4のいずれかに記載の半導体装置。
- [請求項6] 前記強誘電性薄膜の厚さは3 nm～20 nmであることを特徴とする請求項1から5のいずれかに記載の半導体装置。
- [請求項7] 強誘電性薄膜の形成方法であって、
S i 基板上に、N₂およびA rを含むガス雰囲気中でH fをE C R（Electron Cyclotron Resonance）スパッタ法により堆積し、H f N_x（ $1 < x$ ）層を形成するステップと、
前記形成するステップの後に熱処理し、前記H f N_x層を菱面体晶系に結晶化するステップと、
を備えることを特徴とする形成方法。
- [請求項8] トランジスタを備え、
前記トランジスタは、

S i 基板と、

前記 S i 基板上のゲート領域に形成され、菱面体晶系の結晶構造を有する HfN_x ($1 < x$) を含む強誘電性薄膜と、

前記 S i 基板の前記ゲート領域と隣接するドレイン領域およびソース領域に形成される n^+ 層と、


を備えることを特徴とする半導体装置。

[請求項9] 1. $1 \leq x \leq 1.3$ であることを特徴とする請求項8に記載の半導体装置。


[請求項10] 1. $1.5 \leq x \leq 1.2$ であることを特徴とする請求項8または9に記載の半導体装置。

[請求項11] 前記 S i 基板上であって、前記ゲート領域、前記ソース領域、前記ドレイン領域を含むアクティブ領域の外側に形成される SiO_2 層をさらに備えることを特徴とする請求項8から10のいずれかに記載の半導体装置。


[図1]

100


[図2]




[図3]




[図4]




[図5]




[図6]




[図7]



[図8]




[図9]




EOT: Equivalent Oxide Thickness


[図10]



[図11]



[図12]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2022/006613

A. CLASSIFICATION OF SUBJECT MATTER H01L 21/318 (2006.01)i; H01L 27/1159 (2017.01)i; H01L 29/04 (2006.01)i; H01L 21/336 (2006.01)i; H01L 29/78 (2006.01)i; H01L 21/329 (2006.01)i; H01L 29/88 (2006.01)i FI: H01L21/318 B; H01L29/78 301G; H01L27/1159; H01L29/88 F; H01L29/04 According to International Patent Classification (IPC) or to both national classification and IPC																	
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) H01L21/318; H01L27/1159; H01L29/04; H01L21/336; H01L29/78; H01L21/329; H01L29/88 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Published examined utility model applications of Japan 1922-1996 Published unexamined utility model applications of Japan 1971-2022 Registered utility model specifications of Japan 1996-2022 Published registered utility model applications of Japan 1994-2022 Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)																	
C. DOCUMENTS CONSIDERED TO BE RELEVANT <table border="1"> <thead> <tr> <th>Category*</th> <th>Citation of document, with indication, where appropriate, of the relevant passages</th> <th>Relevant to claim No.</th> </tr> </thead> <tbody> <tr> <td>A</td> <td>OHMI, Shun-ichiro et al. In-Situ N2-Plasma Nitridation for High-k HfN Gate Insulator Formed by Electron Cyclotron Resonance Plasma Sputtering. IEICE Transaction on Electronics. 01 June 2020, vol. e103.C, Issue 6, pp. 299-302 p. 299, right column, line 19 to p. 300, left column, line 5, p. 300, right column, lines 1-2, fig. 1, 3</td> <td>1-11</td> </tr> <tr> <td>A</td> <td>JP 2021-9893 A (TOKYO INST TECH) 28 January 2021 (2021-01-28) entire text, all drawings</td> <td>1-11</td> </tr> <tr> <td>A</td> <td>JP 2005-340721 A (ANELVA CORP) 08 December 2005 (2005-12-08) entire text, all drawings</td> <td>1-11</td> </tr> <tr> <td>A</td> <td>CN 112349792 A (ZHEJIANG NORMAL UNIVERSITY) 09 February 2021 (2021-02-09) entire text, all drawings</td> <td>1-11</td> </tr> </tbody> </table>			Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.	A	OHMI, Shun-ichiro et al. In-Situ N2-Plasma Nitridation for High-k HfN Gate Insulator Formed by Electron Cyclotron Resonance Plasma Sputtering. IEICE Transaction on Electronics. 01 June 2020, vol. e103.C, Issue 6, pp. 299-302 p. 299, right column, line 19 to p. 300, left column, line 5, p. 300, right column, lines 1-2, fig. 1, 3	1-11	A	JP 2021-9893 A (TOKYO INST TECH) 28 January 2021 (2021-01-28) entire text, all drawings	1-11	A	JP 2005-340721 A (ANELVA CORP) 08 December 2005 (2005-12-08) entire text, all drawings	1-11	A	CN 112349792 A (ZHEJIANG NORMAL UNIVERSITY) 09 February 2021 (2021-02-09) entire text, all drawings	1-11
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.															
A	OHMI, Shun-ichiro et al. In-Situ N2-Plasma Nitridation for High-k HfN Gate Insulator Formed by Electron Cyclotron Resonance Plasma Sputtering. IEICE Transaction on Electronics. 01 June 2020, vol. e103.C, Issue 6, pp. 299-302 p. 299, right column, line 19 to p. 300, left column, line 5, p. 300, right column, lines 1-2, fig. 1, 3	1-11															
A	JP 2021-9893 A (TOKYO INST TECH) 28 January 2021 (2021-01-28) entire text, all drawings	1-11															
A	JP 2005-340721 A (ANELVA CORP) 08 December 2005 (2005-12-08) entire text, all drawings	1-11															
A	CN 112349792 A (ZHEJIANG NORMAL UNIVERSITY) 09 February 2021 (2021-02-09) entire text, all drawings	1-11															
☐ Further documents are listed in the continuation of Box C. ☒ See patent family annex.																	
* Special categories of cited documents: “A” document defining the general state of the art which is not considered to be of particular relevance “E” earlier application or patent but published on or after the international filing date “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) “O” document referring to an oral disclosure, use, exhibition or other means “P” document published prior to the international filing date but later than the priority date claimed “T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention “X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone “Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art “&” document member of the same patent family																	
Date of the actual completion of the international search 13 April 2022		Date of mailing of the international search report 26 April 2022															
Name and mailing address of the ISA/JP Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan		Authorized officer Telephone No.															

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/JP2022/006613

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP	2021-9893	A	28 January 2021	(Family: none)	
JP	2005-340721	A	08 December 2005	US 2005/0272196 A1	
				entire text, all drawings	
				US 2009/0218217 A1	
CN	112349792	A	09 February 2021	(Family: none)	

A. 発明の属する分野の分類（国際特許分類（IPC）） H01L 21/318(2006.01)i; H01L 27/1159(2017.01)i; H01L 29/04(2006.01)i; H01L 21/336(2006.01)i; H01L 29/78(2006.01)i; H01L 21/329(2006.01)i; H01L 29/88(2006.01)i FI: H01L21/318 B; H01L29/78 301G; H01L27/1159; H01L29/88 F; H01L29/04		
B. 調査を行った分野		
調査を行った最小限資料（国際特許分類（IPC）） H01L21/318; H01L27/1159; H01L29/04; H01L21/336; H01L29/78; H01L21/329; H01L29/88		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2022年 日本国実用新案登録公報 1996-2022年 日本国登録実用新案公報 1994-2022年		
国際調査で利用した電子データベース（データベースの名称、調査に利用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	OHMI Shun-ichiro et al., In-Situ N2-Plasma Nitridation for High-k HfN Gate Insulator Formed by Electron Cyclotron Resonance Plasma Sputtering, IEICE Transaction on Electronics, 2020.06.01, Volume e103.C, Issue 6, p.299-302 p. 299, 右欄第19行-p.300, 左第5行, p. 300, 右欄第1-2行, 図1, 3	1-11
A	JP 2021-9893 A (国立大学法人東京工業大学) 28.01.2021 (2021-01-28) 全文, 全図	1-11
A	JP 2005-340721 A (アネルパ株式会社) 08.12.2005 (2005-12-08) 全文, 全図	1-11
A	CN 112349792 A (ZHEJIANG NORMAL UNIVERSITY) 09.02.2021 (2021-02-09) 全文, 全図	1-11
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的な技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日 13.04.2022		国際調査報告の発送日 26.04.2022
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 田中 崇大 50 7894 電話番号 03-3581-1101 内線 3559

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2022/006613

引用文献			公表日	パテントファミリー文献	公表日
JP	2021-9893	A	28.01.2021	(ファミリーなし)	
JP	2005-340721	A	08.12.2005	US 2005/0272196 A1	
				全文, 全図	
				US 2009/0218217 A1	
CN	112349792	A	09.02.2021	(ファミリーなし)	