

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4357576号  
(P4357576)

(45) 発行日 平成21年11月4日(2009.11.4)

(24) 登録日 平成21年8月14日(2009.8.14)

(51) Int.Cl.

F I

F O 2 D 45/00 (2006.01)

F O 2 D 45/00 3 7 6 F

F O 2 D 45/00 3 7 6 E

請求項の数 2 (全 14 頁)

(21) 出願番号	特願2008-112537 (P2008-112537)	(73) 特許権者	000006013
(22) 出願日	平成20年4月23日(2008.4.23)		三菱電機株式会社
(62) 分割の表示	特願2004-291291 (P2004-291291) の分割		東京都千代田区丸の内二丁目7番3号
原出願日	平成16年10月4日(2004.10.4)	(74) 代理人	100110423
(65) 公開番号	特開2008-180234 (P2008-180234A)		弁理士 曾我 道治
(43) 公開日	平成20年8月7日(2008.8.7)	(74) 代理人	100084010
審査請求日	平成20年4月23日(2008.4.23)		弁理士 古川 秀利
		(74) 代理人	100094695
			弁理士 鈴木 憲七
		(74) 代理人	100111648
			弁理士 梶並 順
		(74) 代理人	100122437
			弁理士 大宅 一宏
		(74) 代理人	100147566
			弁理士 上田 俊一

最終頁に続く

(54) 【発明の名称】 電子制御装置

(57) 【特許請求の範囲】

【請求項1】

バッテリーからイグニッションスイッチによって応動する開閉素子と主電源回路を介して給電されて動作するマイクロプロセッサと、上記主電源回路を介して給電されると共に上記バッテリーから副電源回路を介して常時給電され、主電源回路から給電されない状態であっても副電源回路からの給電によりデータが保持されて、更新されるデータを一時記憶する揮発性メモリと、を備えた電子制御装置であって、

上記バッテリーから上記副電源回路を介して上記揮発性メモリへ給電が行われた後の、上記イグニッションスイッチの1回目のオンであることを示す初回起動信号を発生する初回起動信号発生手段と、

上記バッテリーと上記副電源回路との接続点にバッテリー配線断線検出回路を有し、上記イグニッションスイッチがオンされて上記マイクロプロセッサに上記主電源回路から給電がある状態で、上記バッテリーから上記副電源回路を介して上記揮発性メモリへ給電が行われていないことを上記バッテリー配線断線検出回路を通じ検出した場合に副電源給電異常信号を発生する副電源給電異常信号発生手段と、

上記初回起動信号に従って、上記揮発性メモリへ給電が行われた後の上記イグニッションスイッチの1回目のオン時に上記揮発性メモリの初期化を行う第1の揮発性メモリ初期化手段と、

上記イグニッションスイッチがオンされて上記マイクロプロセッサに上記主電源回路から給電が開始された時に、上記副電源給電異常信号が発生されていれば、上記初回起動信

号の状態を無視して上記揮発性メモリの初期化を行う第2の揮発性メモリ初期化手段と、  
上記副電源給電異常信号に基づきユーザへ警告を発生する副電源給電異常警告手段と、  
を備え、

上記初回起動信号発生手段は上記イグニッションスイッチがオフしている状態で、上記副電源の給電が一旦切られてから再接続され、その後に上記イグニッションスイッチが再びオンしたことを示す第1レベルにより1回目のオンであることを記憶し、その後この記憶に基づき上記マイクロプロセッサに上記初回起動信号となる信号を発生し、上記第1レベルを第2レベルとすることにより2回目以降と判断できるように動作するラッチ手段を有し、上記第1の揮発性メモリ初期化手段は上記初回起動信号に基づいて上記揮発性メモリの初期化を行い、

10

上記イグニッションスイッチがオンしている状態で、上記マイクロプロセッサが上記副電源給電異常信号発生手段の発生する副電源給電異常信号に従い、上記副電源給電異常と判定した場合に、上記第2の揮発性メモリ初期化手段を動作させない初期化禁止手段をさらに備え、

上記副電源給電異常警告手段が、上記初期化禁止手段により上記第2の揮発性メモリ初期化手段を動作させない場合にも、上記イグニッションスイッチがオンされている状態での上記副電源給電異常信号に基づき、ユーザへ警告を発生し、

上記初回起動信号発生手段は上記ラッチ手段を構成するラッチ回路と判定回路とラッチセット回路によって構成され、

上記ラッチ回路は上記イグニッションスイッチがオフしている状態で、上記バッテリーの接続が一旦切られてから再接続され、その後に上記イグニッションスイッチが再びオンしたときに出力信号が上記第1レベルのリセット状態となる記憶回路であり、

20

上記判定回路は上記記憶回路の出力信号の論理レベルを判定して上記マイクロプロセッサに上記初回起動信号となる判定信号を入力する回路であり、

上記ラッチセット回路は上記マイクロプロセッサが発生したセット指令信号によって、上記ラッチ回路に対してセット信号を供給して上記第2レベルの出力信号にする回路であり、

上記第1の揮発性メモリ初期化手段は上記ラッチ回路と判定回路を介して入力された上記初回起動信号に基づいて上記揮発性メモリの初期化を行ってから、上記ラッチセット回路を介して上記ラッチ回路をセットし、

30

上記初期化禁止手段は、上記副電源給電異常信号発生手段が発生する副電源給電異常信号に従い、上記マイクロプロセッサが副電源給電異常信号と判定した時に、上記イグニッションスイッチがオンした直後の初回動作では上記第2の揮発性メモリ初期化手段が有効とし、上記イグニッションスイッチがオンしている状態で上記副電源給電異常信号が発生した場合には上記第2の揮発性メモリ初期化手段を動作させない

ことを特徴とする電子制御装置。

#### 【請求項2】

上記副電源給電異常信号に従い、上記マイクロプロセッサが副電源給電異常と判定した時に、これを記憶する副電源給電異常記憶手段をさらに備えたことを特徴とする請求項1に記載の電子制御装置。

40

#### 【発明の詳細な説明】

#### 【技術分野】

#### 【0001】

この発明は、例えば自動車の内燃機関の制御に使用される、データを保持する揮発性のメモリを備えた電子制御装置に関する。

#### 【背景技術】

#### 【0002】

内燃機関において、燃料噴射量や空気量、点火時期などのデータは、ばらつきや経年劣化により予め設定されているデータとの誤差が生じる。このような誤差は電子制御装置内のマイクロプロセッサによって演算され、演算結果を元に燃料噴射量や空気量等の誤差補

50

正を行っている。そしてこのような誤差補正はマイクロプロセッサによって誤差補正データとして揮発性メモリとしての例えばRAMに記憶され、イグニッションスイッチがオフであってバッテリーから主電源回路を介して給電されていない状態であっても、RAMはバッテリーから副電源回路を介して常時給電されているため誤差補正データは保持される。

【0003】

内燃機関に使用されているアクチュエータやセンサ等の故障状況はマイクロプロセッサにより監視し、故障と判断すると故障データをRAMに記憶する。

【0004】

電子制御装置に給電するバッテリーは劣化等の理由により交換される場合がある。また、RAMに記憶した故障データを初期化するためにバッテリーを取り外すこともある。バッテリーから副電源回路を介しての給電が停止された時、給電が停止されている時間によっては消去が不十分な状態となるためRAMに記憶された誤差補正データや故障データは不定値となる。不定値となった誤差補正データや故障データを用いて内燃機関の制御を実施すると、排気ガスの悪化や、ドライバビリティの悪化が発生する。従ってバッテリーを再取り付け後に、イグニッションスイッチがオンされる時、マイクロプロセッサでRAMの初期化を行う必要がある。

【0005】

たとえば、特許文献1では、制御データと、制御データの反転したデータとを1組のデータとしてRAMに記憶し、バッテリーからの副電源回路を介しての給電が停止された時、給電が停止されている時間によっては消去が不十分な状態となるため、RAMに記憶された誤差補正データは不定値となり、制御データと反転データの反転値が等しくなることを用いてRAMを初期化する条件としている。

【0006】

【特許文献1】特開平6-250940号公報

【発明の開示】

【発明が解決しようとする課題】

【0007】

上記のような電子制御装置のRAMの初期化判定条件を用いると、バッテリーを取り外した際にRAMに記憶された一部のデータのみが不定値となった場合に、制御データと反転データの反転値が等しくなる可能性があり、RAMの初期化が行われず、排気ガスの悪化や、ドライバビリティの悪化するような制御データとなっている可能性があった。

【0008】

また、制御データとともに反転データも記憶する容量が必要となるため、RAMの必要な記憶容量が2倍になってしまっていた。

【0009】

また、制御データと反転データの反転値を比較する処理はイグニッションスイッチをオンした後の内燃機関を始動する前に必要なので、RAMの全領域のデータを比較する必要がある場合もあり、内燃機関が始動可能な状態になるまでに時間を要する場合があった。

【0010】

この発明は、余分なメモリ容量や時間を必要とせず、速やかに揮発性メモリの初期化の要否を判定する電子制御装置を提供することを目的とする。特に、揮発性メモリへ給電が開始された後の最初のマイクロプロセッサの動作開始時にのみ揮発性メモリの初期化を行うようにしたり、また揮発性メモリへの給電状態に基づき揮発性メモリの初期化の要否を判定するようにした。

【課題を解決するための手段】

【0011】

この発明は、バッテリーからイグニッションスイッチによって応動する開閉素子と主電源回路を介して給電されて動作するマイクロプロセッサと、上記主電源回路を介して給電されると共に上記バッテリーから副電源回路を介して常時給電され、主電源回路から給電されない状態であっても副電源回路からの給電によりデータが保持されて、更新されるデータ

を一時記憶する揮発性メモリと、を備えた電子制御装置であって、上記バッテリーから上記副電源回路を介して上記揮発性メモリへ給電が行われた後の、上記イグニッションスイッチの1回目のオンであることを示す初回起動信号を発生する初回起動信号発生手段と、上記バッテリーと上記副電源回路との接続点にバッテリー配線断線検出回路を有し、上記イグニッションスイッチがオンされて上記マイクロプロセッサに上記主電源回路から給電がある状態で、上記バッテリーから上記副電源回路を介して上記揮発性メモリへ給電が行われていないことを上記バッテリー配線断線検出回路を通じ検出した場合に副電源給電異常信号を発生する副電源給電異常信号発生手段と、上記初回起動信号に従って、上記揮発性メモリへ給電が行われた後の上記イグニッションスイッチの1回目のオン時に上記揮発性メモリの初期化を行う第1の揮発性メモリ初期化手段と、上記イグニッションスイッチがオンされて上記マイクロプロセッサに上記主電源回路から給電が開始された時に、上記副電源給電異常信号が発生されていれば、上記初回起動信号の状態を無視して上記揮発性メモリの初期化を行う第2の揮発性メモリ初期化手段と、上記副電源給電異常信号に基づきユーザへ警告を発生する副電源給電異常警告手段と、を備え、上記初回起動信号発生手段は上記イグニッションスイッチがオフしている状態で、上記副電源の給電が一旦切られてから再接続され、その後に上記イグニッションスイッチが再びオンしたことを示す第1レベルにより1回目のオンであることを記憶し、その後この記憶に基づき上記マイクロプロセッサに上記初回起動信号となる信号を発生し、上記第1レベルを第2レベルとすることにより2回目以降と判断できるように動作するラッチ手段を有し、上記第1の揮発性メモリ初期化手段は上記初回起動信号に基づいて上記揮発性メモリの初期化を行い、上記イグニッションスイッチがオンしている状態で、上記マイクロプロセッサが上記副電源給電異常信号発生手段の発生する副電源給電異常信号に従い、上記副電源給電異常と判定した場合に、上記第2の揮発性メモリ初期化手段を動作させない初期化禁止手段をさらに備え、上記副電源給電異常警告手段が、上記初期化禁止手段により上記第2の揮発性メモリ初期化手段を動作させない場合にも、上記イグニッションスイッチがオンされている状態での上記副電源給電異常信号に基づき、ユーザへ警告を発生し、上記初回起動信号発生手段は上記ラッチ手段を構成するラッチ回路と判定回路とラッチセット回路によって構成され、上記ラッチ回路は上記イグニッションスイッチがオフしている状態で、上記バッテリーの接続が一旦切られてから再接続され、その後に上記イグニッションスイッチが再びオンしたときに出力信号が上記第1レベルのリセット状態となる記憶回路であり、上記判定回路は上記記憶回路の出力信号の論理レベルを判定して上記マイクロプロセッサに上記初回起動信号となる判定信号を入力する回路であり、上記ラッチセット回路は上記マイクロプロセッサが発生したセット指令信号によって、上記ラッチ回路に対してセット信号を供給して上記第2レベルの出力信号にする回路であり、上記第1の揮発性メモリ初期化手段は上記ラッチ回路と判定回路を介して入力された上記初回起動信号に基づいて上記揮発性メモリの初期化を行ってから、上記ラッチセット回路を介して上記ラッチ回路をセットし、上記初期化禁止手段は、上記副電源給電異常信号発生手段が発生する副電源給電異常信号に従い、上記マイクロプロセッサが副電源給電異常信号と判定した時に、上記イグニッションスイッチがオンした直後の初回動作では上記第2の揮発性メモリ初期化手段が有効とし、上記イグニッションスイッチがオンしている状態で上記副電源給電異常信号が発生した場合には上記第2の揮発性メモリ初期化手段を動作させないことを特徴とする電子制御装置にある。

【発明の効果】

【0012】

この発明では、余分なメモリ容量や時間を必要とせずに、速やかに揮発性メモリの初期化の要否を判定する。特に、揮発性メモリへ給電が開始された後の最初のイグニッションスイッチがオンされてマイクロプロセッサが動作を開始した時にのみ、揮発性メモリの初期化を行うようにしたり、また揮発性メモリへの給電状態に基づき揮発性メモリの初期化の要否を判定したことにより、揮発性メモリの初期化の効率化が図られた。

【発明を実施するための最良の形態】

【0013】

## 実施の形態 1 .

図 1 はこの発明による電子制御装置を設けた内燃機関の制御系の概略構成図である。内燃機関 1 において、吸気管 1 3 1 を介して吸入される空気はエアークリーナ 1 3 0 により浄化され、スロットル 1 3 2 により空気量が調整される。この吸入される空気量は吸気管 1 3 1 内に設置された圧力センサ 1 1 2 によって検出される。また、スロットル 1 3 2 の開度を検出するスロットル開度センサ 1 1 3 と、内燃機関 1 の回転角を検出する内燃機関回転角検出センサ 1 1 4 と、圧力センサ 1 1 2 との検出信号が電子制御装置 1 0 0 に入力され、内燃機関 1 の状態を認識し、内燃機関 1 に供給する燃料噴射量を調整する燃料噴射用インジェクタ 1 2 0 や点火装置 1 2 1 が制御される。

## 【 0 0 1 4 】

電子制御装置 1 0 0 は内燃機関 1 の制御ばらつきを押さえるため、予め記憶しているデータを基に制御ばらつき量の補正データを記憶する機能を有する。また、電子制御装置 1 0 0 は内燃機関 1 の状態や、圧力センサ 1 1 2 やスロットル開度センサ 1 1 3 等のセンサの故障の判定も行っており、その故障情報や内燃機関 1 の状態を警告装置 1 2 7 やサービス用テスト 1 2 8 を介して外部のユーザ等に伝達する。補正データや故障情報は電子制御装置 1 0 0 内に保持される。さらに電子制御装置 1 0 0 は電源リレー 1 0 3 やイグニッションスイッチ 1 0 4 を介してバッテリー 1 0 1 より給電される。電子制御装置 1 0 0 の符号を付けた各端子は図 2 のものに対応する。

## 【 0 0 1 5 】

図 2 は電子制御装置 1 0 0 の構成の一例を示すものである。電子制御装置 1 0 0 にはバッテリー 1 0 1 が、このバッテリー 1 0 1 から常時給電される副電源端子 1 0 2 において接続され、副電源端子 1 0 2 は副電源回路 1 2 4 とダイオード 1 2 5 を介してマイクロプロセッサ 2 0 0 の RAM 保持電源端子 3 1 1 に接続されている。

## 【 0 0 1 6 】

電子制御装置 1 0 0 にはまた、バッテリー 1 0 1 がイグニッションスイッチ 1 0 4 を介して端子 4 0 1 において接続され、端子 4 0 1 は電流制限抵抗 1 1 1 とダイオード 1 0 6 とを介してトランジスタ 1 0 9 のベースに接続され、トランジスタ 1 0 9 のコレクタは端子 1 0 5 a を介して電源リレー 1 0 3 の電磁コイル 1 0 3 a の一端に接続されていて、電磁コイル 1 0 3 a の他端はバッテリー 1 0 1 に接続されている。トランジスタ 1 0 9 のエミッタは接地されている。イグニッションスイッチ 1 0 4 をオンすることによりトランジスタ 1 0 9 のベースに給電が行われると、電磁コイル 1 0 3 a からトランジスタ 1 0 9 のコレクタに電流が流れて、電源リレー 1 0 3 の開閉素子 1 0 3 b はオン(閉じる)する。開閉素子 1 0 3 b は一端がバッテリー 1 0 1、他端が主電源端子 1 0 5 に接続され、主電源端子 1 0 5 は主電源回路 1 2 2 を介してマイクロプロセッサ 2 0 0 の V c c 端子に接続され、開閉素子 1 0 3 b がオンすることでバッテリー 1 0 1 からマイクロプロセッサ 2 0 0 に給電されてマイクロプロセッサ 2 0 0 は動作を開始する。

## 【 0 0 1 7 】

また、マイクロプロセッサ 2 0 0 が正しく動作している時に端子 3 1 2 より発生する W D 信号により、ウォッチドッグタイマ(W D T)回路 1 0 7 は " H i (H) " レベルを出力し (O U T E 信号)、電流制限抵抗 1 1 0 とダイオード 1 0 8 を介してトランジスタ 1 0 9 のベースに " H i " レベル信号が供給される。従って電磁コイル 1 0 3 a からトランジスタ 1 0 9 のコレクタに電流が流れて、電源リレー 1 0 3 の開閉素子 1 0 3 b はオンする。従ってマイクロプロセッサ 2 0 0 が正しく動作していればイグニッションスイッチ 1 0 4 がオフされてもマイクロプロセッサ 2 0 0 への給電は維持される。そしてイグニッションスイッチ 1 0 4 がオフになったことを示すイグニッションスイッチ信号がデジタル入力 I / F (インターフェイス) 1 1 5 を介してマイクロプロセッサ 2 0 0 の端子 3 1 3 に入力されると、マイクロプロセッサ 2 0 0 はイグニッションスイッチ 1 0 4 がオフになったことを認識する。そしてマイクロプロセッサ 2 0 0 の C P U 2 0 0 c は動作停止処理を行い、動作停止処理終了時に W D 信号が停止されてウォッチドッグタイマ(W D T)回路 1 0 7 の出力が " L o (L) " レベルになると、開閉素子 1 0 3 b はオフ(開放)して、主電源端子 1 0 5

10

20

30

40

50

を介しての給電は停止される。

【 0 0 1 8 】

電子制御装置 1 0 0 はバッテリー 1 0 1 とこれにより常時給電される副電源端子 1 0 2 でも接続されて、副電源回路 1 2 4 とダイオード 1 2 5 を介してマイクロプロセッサ 2 0 0 の R A M 保持電源端子 3 1 1 に給電がされていれば、開閉素子 1 0 3 b の状態に関わらず、補正データや故障情報のような更新される回数の多いデータがマイクロプロセッサ 2 0 0 内の揮発性メモリとしての例えば R A M 2 0 0 b に一時記憶される。

【 0 0 1 9 】

主電源回路 1 2 2 からマイクロプロセッサ 2 0 0 の V c c 端子に給電されている場合は、ダイオード 1 2 3 を介して R A M 保持電源端子 3 1 1 にも給電される。尚、ダイオード 1 2 3、1 2 5 はトランジスタの論理回路などを用いて構成してもよい。また、マイクロプロセッサ 2 0 0 の内部に示されている R A M 2 0 0 b は、R A M 保持電源端子 3 1 1 と同様の端子を有する R A M (破線で示す)をマイクロプロセッサ 2 0 0 の外部に接続するようにしてもよい。

10

【 0 0 2 0 】

ラッチ回路 2 0 1 (2 0 1 a ~ 2 0 1 d、3 0 0 を含む)において、副電源端子 1 0 2 に接続された電流制限抵抗 2 0 1 a はトランジスタ 2 0 1 b のエミッタに接続され、トランジスタ 2 0 1 b のベースはトランジスタ 2 0 1 d のコレクタに接続され、トランジスタ 2 0 1 b のコレクタはトランジスタ 2 0 1 d のベースに接続され、トランジスタ 2 0 1 d のベースにはさらに電流制限抵抗 2 0 1 c が接続され、トランジスタ 2 0 1 d のエミッタは接地されている。そして電流制限抵抗 2 0 1 c に給電が行われれば、電流制限抵抗 2 0 1 c への給電停止後も、トランジスタ 2 0 1 b と 2 0 1 d はオン状態となり、電流制限抵抗 2 0 1 a を介してトランジスタ 2 0 1 b のエミッタに流れる電流が遮断するまで、トランジスタ 2 0 1 b とトランジスタ 2 0 1 d のオン状態を維持し、ラッチポイント 3 0 0 が " L o " レベルに保持される。

20

【 0 0 2 1 】

ラッチセット回路 2 0 3 (2 0 3 a ~ 2 0 3 d を含む)において、マイクロプロセッサ 2 0 0 の端子 3 1 4 から出力 A 3 0 3 が電流制限抵抗 2 0 3 d を介してトランジスタ 2 0 3 c のベースに接続され、トランジスタ 2 0 3 c のコレクタが電流制限抵抗 2 0 3 b を介してトランジスタ 2 0 3 a のベースに接続され、トランジスタ 2 0 3 c のエミッタは接地されている。トランジスタ 2 0 3 a のコレクタはラッチ回路 2 0 1 の電流制限抵抗 2 0 1 c に接続され、トランジスタ 2 0 3 a のエミッタは主電源回路 1 2 2 に接続されている。マイクロプロセッサ 2 0 0 の端子 3 1 4 からの出力 A 3 0 3 が " H i " レベルを示すとトランジスタ 2 0 3 c と 2 0 3 a は共にオンし、これにより主電源回路 1 2 2 からラッチ回路 2 0 1 の電流制限抵抗 2 0 1 c に給電を行う。

30

【 0 0 2 2 】

ラッチ回路 2 0 1 のトランジスタ 2 0 1 b のエミッタであるラッチポイント 3 0 0 は、副電源端子 1 0 2 から給電されている時にラッチセット回路 2 0 3 により " L o " レベルにされれば、副電源端子 1 0 2 から給電されている限り " L o " レベルを維持する。

40

【 0 0 2 3 】

判定回路 2 0 2 (2 0 2 a ~ 2 0 2 d を含む)において、トランジスタ 2 0 2 c のベースには電流制限抵抗 2 0 2 a を介してラッチ回路 2 0 1 のラッチポイント 3 0 0 が接続され、またトランジスタ 2 0 2 c のベース - エミッタ間には電圧分圧抵抗 2 0 2 b が接続され、さらにトランジスタ 2 0 2 c のエミッタは接地されている。トランジスタ 2 0 2 c のコレクタは電位固定抵抗 2 0 2 d の一端およびマイクロプロセッサ 2 0 0 の入力 A 3 0 1 の端子 3 1 5 に接続されている。また電位固定抵抗 2 0 2 d の他端は主電源回路 1 2 2 に接続されている。そして主電源回路 1 2 2 が給電状態でラッチポイント 3 0 0 が " L o " であれば、マイクロプロセッサ 2 0 0 の入力 A 3 0 1 は " H i " レベルとなり、ラッチポイント 3 0 0 が " H i " であればマイクロプロセッサ 2 0 0 の入力 A 3 0 1 は " L o " レベルとなる。

50

## 【 0 0 2 4 】

バッテリー配線断線検出回路 2 0 4 ( 2 0 4 a ~ 2 0 4 c を含む)において、バッテリー 1 0 1 が副電源端子 1 0 2 を介して電流制限抵抗 2 0 4 a の一端に接続され、電流制限抵抗 2 0 4 a の他端はトランジスタ 2 0 4 c のベースに接続され、トランジスタ 2 0 4 c のコレクタはマイクロプロセッサ 2 0 0 の入力 B 3 0 2 が入力される端子 3 1 6 と電位固定抵抗 2 0 4 b の一端とに接続され、電位固定抵抗 2 0 4 b の他端は主電源回路 1 2 2 に接続される。イグニッションスイッチ 1 0 4 をオンして主電源回路 1 2 2 が給電をしている状態で、バッテリー 1 0 1 が副電源端子 1 0 2 を介して電流制限抵抗 2 0 4 a に給電している時は、マイクロプロセッサ 2 0 0 の入力 B 3 0 2 は " L o " となり、バッテリー 1 0 1 が副電源端子 1 0 2 を介して電流制限抵抗 2 0 4 a に給電していない時はマイクロプロセッサ 2 0 0 の入力 B 3 0 2 は " H i " となり、副電源供給異常が判定できるようになっている。尚、電流制限抵抗 2 0 4 a の接続元は副電源回路 1 2 4 とダイオード 1 2 5 の間でもかまわない。

10

## 【 0 0 2 5 】

さらに外部のスロットル開度センサ 1 1 3、圧力センサ 1 1 2、内燃機関回転角検出センサ 1 1 4 が、電子制御装置 1 0 0 の端子 4 0 2 ~ 4 0 4、アナログ入力 I / F 1 1 6、1 1 7、デジタル入力 I / F 1 1 8 を介してマイクロプロセッサ 2 0 0 の端子 3 1 7 ~ 3 1 9 にそれぞれに接続され、スロットル開度センサ信号、圧力センサ信号、内燃機関回転角検出センサ信号を入力する(アナログ信号はマイクロプロセッサ 2 0 0 内で A / D 変換されて使用される)。また、外部の燃料噴射用インジェクタ 1 2 0、点火装置 1 2 1、警告装置 1 2 7 を、マイクロプロセッサ 2 0 0 の端子 3 2 0 ~ 3 2 2 からのインジェクション信号出力 3 0 4、点火信号出力 3 0 5、警告信号出力 3 0 6 によりそれぞれ、電流制限抵抗 1 2 0 a、1 2 1 a、1 2 7 a、トランジスタ 1 2 0 b、1 2 1 b、1 2 7 b、電子制御装置 1 0 0 の端子 4 0 6 ~ 4 0 8 を介して制御する。また、マイクロプロセッサ 2 0 0 の端子 3 2 3 と電子制御装置 1 0 0 の端子 4 0 9 間の通信 I / F 1 2 8 a を介してサービス用テスト 1 2 8 と通信を行い、さらにマイクロプロセッサ 2 0 0 の端子 3 2 4 には書き換え可能な R O M 1 2 6 が接続されている。

20

## 【 0 0 2 6 】

この発明は、バッテリー 1 0 1 からイグニッションスイッチ 1 0 4 によって応動する開閉素子 1 0 3 b と主電源回路 1 2 2 を介して給電されて動作するマイクロプロセッサ 2 0 0 と、バッテリー 1 0 1 から副電源回路 1 2 4 を介して常時給電され、更新される回数の多いデータを一時記憶する不揮発性の R A M 2 0 0 b とを備え、主電源回路 1 2 2 から給電されていない状態であっても副電源回路 1 2 4 からの給電によって R A M 2 0 0 b のデータが保持される電子制御装置 1 0 0 に関するものである。このような構成の装置の場合、バッテリー 1 0 1 が取り外されてしまうと、その間は R A M 2 0 0 b における消去が不十分な状態となることが起こり得る。このような不十分なデータの消去はデータを不確定なものにする。そこでこのような不確定な R A M 2 0 0 b のデータを制御に用いないようにするために、バッテリー 1 0 1 を副電源回路 1 2 4 に接続し、R A M 2 0 0 b に給電が行われた後のイグニッションスイッチ 1 0 4 の 1 回目のオンと 2 回目以降のオンとを判別するための初回起動信号( 1 回目のオンを示す)を発生するようにし、マイクロプロセッサ 2 0 0 の起動時に、R A M の初期化を行なうか否かの判定を行うためにこの初回起動信号を用いるようにした。そしてマイクロプロセッサ 2 0 0 は、R A M 2 0 0 b に給電が行われた後のイグニッションスイッチ 1 0 4 の 1 回目のオンであれば、R A M の初期化を行なうようにした。

30

40

## 【 0 0 2 7 】

初回起動信号の発生に関し、バッテリー 1 0 1 が副電源端子 1 0 2 に接続されて副電源回路 1 2 4 から給電が行われるようになってからイグニッションスイッチ 1 0 4 の 1 回目のオンでは、マイクロプロセッサ 2 0 0 の入力 A 3 0 1 は " L o " レベルであり、イグニッションスイッチ 1 0 4 の 1 回目のオンの時にマイクロプロセッサ 2 0 0 によりラッチポイント 3 0 0 を " L o " レベルにさせた後のイグニッションスイッチ 1 0 4 の 2 回目以降の

50

オンでは、マイクロプロセッサ200の入力A301は"Hi"レベルになり、マイクロプロセッサ200が、副電源端子102からバッテリー101により給電が行われてからイグニッションスイッチ104の1回目のオンか2回目以降のオンかを、マイクロプロセッサ200への入力A301(初回起動信号)のレベルが異なることにより認識できるようにしたものである。1回目のオンを示す初回起動信号は、入力A301が"Lo"レベルの信号となる。

【0028】

またこの発明は、イグニッションスイッチ104がオンされてマイクロプロセッサ200に主電源回路122から給電がある状態で、バッテリー101から副電源回路124を介して給電されていない状態(副電源回路124にバッテリー101が接続されていない状態)を示す副電源給電異常信号を発生するようにし、これに従ってRAMの初期化を行ったり、警告の発生を行ったりする。

【0029】

副電源給電異常信号の発生に関し、イグニッションスイッチ104がオンされて主電源回路122が給電をしている状態で、バッテリー101が副電源端子102を介して電流制限抵抗204aに給電している時(副電源回路124にバッテリー101が接続された状態)は、マイクロプロセッサ200の入力B302は"Lo"レベルとなり、バッテリー101が副電源端子102を介して電流制限抵抗204aに給電していない時(副電源回路124にバッテリー101が接続されていない状態)はマイクロプロセッサ200の入力B302は"Hi"レベルとなる。副電源回路124を介して給電されていない状態(副電源回路124にバッテリー101が接続されていない状態)を示す副電源給電異常信号は、入力B302が"Hi"レベルの信号となる。

【0030】

また初回起動信号は、バッテリー101が副電源端子102に接続されたことを前提として、その後のイグニッションスイッチ104の1回目のオンと2回目以降のオンで異なるレベルの信号となるが、バッテリー101が副電源端子102に接続されていない状態では判定回路202のトランジスタ202cはオフとなり、マイクロプロセッサ200の入力A301は"Hi"レベルとなり、2回目以降のオンと判定してしまう。そこで上述の副電源給電異常信号により、バッテリー101が副電源端子102に接続されていないことがマイクロプロセッサ200の入力B302の状態により判定できるようにしたため、副電源給電異常と判定した場合は初回起動信号による判定は無効にしてRAMの初期化を行なうようにマイクロプロセッサ200が判断するようにする。

【0031】

また副電源給電異常警告は、マイクロプロセッサ200の警告信号出力306と電流制限抵抗127aとトランジスタ127bにより行われ、マイクロプロセッサ200が副電源給電異常を判定したとき、電子制御装置100の外部に設置された警告装置127に信号を送り、ユーザに警告を促したり、また、マイクロプロセッサ200の端子324に接続された書き換え可能なROM(又は不揮発性RAMであってもよい)126に記憶して、通信I/F128aを介して外部のサービス用テスト128に副電源給電異常であることが判るコードを転送する。ROM(又は不揮発性RAM)126は副電源端子102に給電されていない状態でもデータを記憶可能なメモリである。

【0032】

なお、初回起動信号発生手段がラッチ回路201と判定回路202とラッチセット回路203とマイクロプロセッサ200(CPU200c)で構成され、副電源給電異常信号発生手段がバッテリー配線断線検出回路204とマイクロプロセッサ200(CPU200c)とで構成され、揮発性メモリ初期化手段および第2の揮発性メモリ初期化手段がマイクロプロセッサ200(CPU200c)で構成され、副電源給電異常警告手段がマイクロプロセッサ200(CPU200c)と電流制限抵抗127aとトランジスタ127bと警告装置127で構成され、副電源給電異常記憶手段がマイクロプロセッサ200(CPU200c)とROM(又は不揮発性RAM)126で構成される。



## 【 0 0 3 3 】

図 3 はこの発明における電子制御装置のマイクロプロセッサの処理を示すフローチャートであり、イグニッションスイッチ 1 0 4 がオフからオンになってマイクロプロセッサ 2 0 0 にバッテリー 1 0 1 から主電源回路 1 2 2 を介して給電があり、マイクロプロセッサ 2 0 0 が動作を開始した以降に実行される処理である。

## 【 0 0 3 4 】

ステップ S 1 においてマイクロプロセッサ 2 0 0 の動作開始又は継続動作が判定され、ステップ S 2 でマイクロプロセッサ 2 0 0 の入力 B 3 0 2 のレベルが " H i " レベルと判定された場合には、ステップ S 3 でバッテリー 1 0 1 から副電源端子 1 0 2 に給電されておらず副電源給電異常と判定して、ステップ S 4 で R A M 2 0 0 b の初期化の処理を行う。尚、ステップ S 4 の処理後にも、後述のステップ S 8 の出力 A 3 0 3 のレベルを " H i " レベルにする処理を実施してもよい。

10

## 【 0 0 3 5 】

ステップ S 2 において、マイクロプロセッサ 2 0 0 の入力 B 3 0 2 のレベルが " L o " レベルと判定された場合には、バッテリー 1 0 1 から副電源端子 1 0 2 に給電されていると判定して、ステップ S 5 に進み、ステップ S 5 でマイクロプロセッサ 2 0 0 の入力 A 3 0 1 の状態を確認する処理を行い、マイクロプロセッサ 2 0 0 の入力 A 3 0 1 のレベルが " L o " レベルの場合には、ステップ S 6 でイグニッションスイッチ 1 0 4 の 1 回目のオンかつバッテリー 1 0 1 から副電源端子 1 0 2 に給電されていると判定し、マイクロプロセッサ 2 0 0 はステップ S 7 の R A M 2 0 0 b の初期化の処理を行ってからステップ S 8 に進み、出力 A 3 0 3 のレベルを " H i " レベルにする。また、ステップ S 5 でマイクロプロセッサ 2 0 0 の入力 A 3 0 1 のレベルが " H i " レベルの場合には、ステップ S 9 でイグニッションスイッチ 1 0 4 の 2 回目以降のオンかつバッテリー 1 0 1 から副電源端子 1 0 2 に給電されていると判定する。尚、ステップ S 9 の処理後に、ステップ S 8 の出力 A 3 0 3 のレベルを " H i " にする処理を実施してもよい。

20

## 【 0 0 3 6 】

そしてその後、マイクロプロセッサ 2 0 0 に主電源回路 1 2 2 から給電がある通常の制御時において、ステップ S 1 2 でイグニッションスイッチ 1 0 4 のオン/オフ状態を判定して、オフであれば処理を終了する。ステップ S 1 0 でマイクロプロセッサ 2 0 0 の入力 B 3 0 2 のレベルが " H i " レベルと判定され、バッテリー 1 0 1 から副電源端子 1 0 2 に給電されていないと判定された場合には、R A M の初期化は行わずに、ステップ S 1 1 で副電源給電異常と判定して、警告や異常の記憶を行い、その後に例えば処理を終了する。動作終了後は、マイクロプロセッサは他の制御プログラムを実行し、所定時間後には再度ステップ S 1 ~ S 1 1 を実行する。

30

## 【 0 0 3 7 】

図 4 にはバッテリーからの給電開始時からの電子制御装置の動作タイミングチャート、図 5 には T 4 ~ T 5 , T 8 ~ T 9 , および T 1 0 , T 1 3 時点でのそれぞれの各信号とマイクロプロセッサの動作の関係図を示す。図 4 において、給電前、副電源端子 1 0 2 および主電源端子 1 0 5 は " L o " レベル(無給電状態)にあり、マイクロプロセッサ 2 0 0 は非動作状態、ラッチポイント 3 0 0、マイクロプロセッサ 2 0 0 の入力 A 3 0 1、入力 B 3 0 2、出力 A 3 0 3 はそれぞれ " L o " レベルにある。時点 T 1 は、バッテリー 1 0 1 の接続による副電源端子 1 0 2 への給電(電圧供給)が開始された状態を示す。これにより副電源端子 1 0 2 は " H i " レベル(給電状態)になり、これに接続されたラッチポイント 3 0 0 も " H i " レベルになる。

40

## 【 0 0 3 8 】

時点 T 2 は、イグニッションスイッチ 1 0 4 がオンされることにより、トランジスタ 1 0 9 がオン状態になり電源リレー 1 0 3 の開閉素子 1 0 3 b が閉じ、主電源端子 1 0 5 への給電が開始された状態を示す。これにより主電源端子 1 0 5 は " H i " レベル(給電状態)になる。時点 T 3 は、主電源回路 1 2 2 を介してマイクロプロセッサ 2 0 0 に給電が行われ、マイクロプロセッサ 2 0 0 が動作を開始した状態を示す。時点 T 4 は、マイクロ

50

プロセッサ 200 の入力 A301、入力 B302 が共に "Lo" レベルであることから、マイクロプロセッサ 200 が副電源端子 102 への給電開始後のイグニッションスイッチ 104 の 1 回目のオンと判定した状態を示す。副電源端子 102 からの "Hi" レベル信号によりトランジスタ 202c、204c が共にオン状態になるため入力 A301、入力 B302 は共に "Lo" レベルのままとなる。

【0039】

時点 T5 は、マイクロプロセッサ 200 の RAM 200b を初期化し、マイクロプロセッサ 200 の出力 A303 が "Hi" レベルに設定され、ラッチポイント 300 を "Lo" レベルにすることにより、マイクロプロセッサ 200 の入力 A301 が "Hi" レベルにされる状態を示す。ここでは、マイクロプロセッサ 200 は図 3 のフローチャートのステップ S2、S5 ~ S8 に従い、入力 B302、入力 A301 が共に "Lo" レベルなので、RAM 200b の初期化、出力 A303 の "Hi" レベルへの設定を行う。これによりトランジスタ 203c、203a、201d、201b がオン状態になり、ラッチポイント 300 が "Lo" レベルにされる。そしてラッチポイント 300 が "Lo" レベルにされたことによりトランジスタ 202c はオフ状態になり入力 A301 が "Hi" レベルにされる。なおトランジスタ 201b、201d によりラッチポイント 300 の "Lo" レベルは副電源端子 102 への給電がなくなるまで保持される。

【0040】

時点 T6 は、イグニッションスイッチ 104 がオフされたことにより開閉素子 103b が開放され主電源端子 105 への給電が停止された状態を示す。ここでは、イグニッションスイッチ 104 がオフされたことにより、このことを示すイグニッションスイッチ信号がデジタル入力 I/F (インターフェイス) 115 を介してマイクロプロセッサ 200 の端子 313 に入力され、マイクロプロセッサ 200 がイグニッションスイッチ 104 がオフになったことを認識すると CPU 200c は動作停止処理を行い、動作停止処理終了時に WD 信号が停止されて WD T 回路 107 の出力が "Lo" レベルになるとトランジスタ 109 がオフ状態になり電磁コイル 103a の電流が停止され、開閉素子 103b は開放されて主電源端子 105 を介しての給電は停止される。これにより主電源端子 105 は "Lo" レベル(無給電状態)、マイクロプロセッサ 200 は非動作状態、主電源端子 105 に接続された入力 A301 は "Lo" レベルとなり、出力 A303 も "Lo" レベルに戻される(図 3 のステップ S12 参照)。

【0041】

時点 T7 は、イグニッションスイッチ 104 が再度オンにされ開閉素子 103b が閉じて主電源端子 105 への給電が開始された状態を示す。これにより主電源端子 105 は "Hi" レベル(給電状態)になり、ラッチポイント 300 が "Lo" レベルなのでトランジスタ 202c はオフ状態にあるため、主電源回路 122 を介して主電源端子 105 に接続された入力 A301 は "Hi" レベルにされる。時点 T8 は、主電源回路 122 を介してマイクロプロセッサ 200 が給電されているため、マイクロプロセッサ 200 が動作を開始した状態を示す。時点 T9 は、マイクロプロセッサ 200 の入力 A301 が "Hi" レベル、入力 B302 が "Lo" レベルにあることから、マイクロプロセッサ 200 が副電源端子 102 への給電開始後のイグニッションスイッチ 104 の 2 回目以降のオンと判定した状態を示す。マイクロプロセッサ 200 は図 3 のフローチャートのステップ S2、S5、S9 に従い、入力 A301 が "Hi" レベル、入力 B302 が "Lo" レベルなので RAM 200b の初期化等を行わない。

【0042】

時点 T10 は、通常の制御中にバッテリー配線の断線等の理由により副電源端子 102 への給電が停止してしまった状態を示す。これにより、副電源端子 102 は "Lo" レベル(無給電状態)になりトランジスタ 204c がオフ状態になったことにより、入力 A301、入力 B302 が共に "Hi" レベルになり、マイクロプロセッサ 200 は副電源給電異常と判定する。但しこの時は、RAM 初期化判定の後なので RAM の初期化は行わずに、上述の電子制御装置 100 の外部に設置された警告装置 127 に警告信号出力 306 を送

10

20

30

40

50

り、ユーザに警告を促したり、また、マイクロプロセッサ200の端子324に接続された書き換え可能なROM(又は不揮発性RAM)126に副電源給電異常のデータを記憶して、例えば通信I/F128aを介して外部のサービス用テスト128に副電源給電異常であることが判るコードを転送する(図3のステップS10~S11参照)。そして時点T11は、イグニッションスイッチ104がオフされ開閉素子103bが開放され主電源端子105への給電が停止した状態を示す。これにより副電源端子102及び主電源端子105が共に"Lo"レベル(無給電状態)になり、マイクロプロセッサ200は非動作状態となり、入力A301、入力B302及び出力A303が全て"Lo"レベルとなる。

【0043】

時点T12は、イグニッションスイッチ104が再びオンされて開閉素子103bが閉じて主電源端子105への給電が開始される状態を示す。副電源端子102への給電がなくトランジスタ202c、204cが共にオフ状態なので入力A301及び入力B302は共に"Hi"レベルとなる。そして時点T13は、イグニッションスイッチ104がオンされてマイクロプロセッサ200が動作開始したマイクロプロセッサ200のRAM初期化判定時なので、マイクロプロセッサ200が判定を行い、入力A301及び入力B302が共に"Hi"レベルであるので、副電源給電異常と判定しさらにRAMを初期化する状態を示す(図3のステップS3~S4参照)。

【0044】

なお図3のステップS3においてRAMの初期化と同時に、図3のステップS11と同様に、上述の副電源給電異常に関する警告信号出力306を送り、ユーザに警告を促したり、また、ROM(又は不揮発性RAM)126に副電源給電異常のデータを記憶して、外部のサービス用テスト128に副電源給電異常であることが判るコードを転送するようにしてもよい。また、副電源給電異常と判定し、RAMの初期化を行ったことを、警告信号出力306として送り、ユーザに警告を促したり、また、ROM(又は不揮発性RAM)126に副電源給電異常のデータとして記憶して、外部のサービス用テスト128に副電源給電異常であることが判るコードを転送するようにしてもよい。

【0045】

このように構成することにより、バッテリー101を接続した後のイグニッションスイッチ104が1回目のオンと2回目以降のオンを速やかに判定して、必要な時にRAMを初期化することができる。また、主電源端子105への給電がある時に、副電源端子102に給電されているか否かを確実に検出することができる。さらに、イグニッションスイッチ104をオンした後に副電源端子102に給電されていないときは、イグニッションスイッチ104が1回目のオンであるか否かの判定を無効にしてRAMの初期化を行うことで、不定値となったRAMの制御データを使用せずに内燃機関を制御できる。

【0046】

また、副電源端子102に給電されていないことを検知した場合に、副電源端子102に給電されていないことによる不確定な誤差補正データや故障データを記憶しているRAMがイグニッションスイッチ104をオンする度に初期化されることを異常としてユーザに警告することができる。

【0047】

また、副電源端子102に給電されていないことを検知した場合に、副電源端子102に給電されていないことを、給電されていない状態でもデータを記憶するROMや不揮発性RAMに記憶させることにより、サービス用テストなどを介して外部に副電源給電異常を知らせることができる。

【図面の簡単な説明】

【0048】

【図1】この発明による電子制御装置を設けた内燃機関の制御系の概略構成図である。

【図2】図1の電子制御装置の構成の一例を示す図である。

【図3】この発明による電子制御装置のマイクロプロセッサの処理を示すフローチャートである。

10

20

30

40

50

【図 4】この発明におけるバッテリーからの給電開始時からの電子制御装置の動作タイミングチャートである。


【図 5】図 4 の所定の時点でのそれぞれの各信号とマイクロプロセッサの動作の関係を示す図である。

【符号の説明】


【0049】

1 内燃機関、100 電子制御装置、101 バッテリー、102 副電源端子、103 電源リレー、103a 電磁コイル、103b 開閉素子、104 イグニッションスイッチ、105 主電源端子、106, 108, 123, 125 ダイオード、107 ウォッチドッグタイマ回路、109, 120b, 121b, 127b, 201b, 201d, 202c, 203a, 203c, 204c トランジスタ、110, 111, 120a, 127a, 201a, 201c, 202a, 203b, 203d, 204a 電流制限抵抗、112 圧力センサ、113 スロットル開度センサ、114 内燃機関回転角検出センサ、115, 118 デジタル入力I/F、116, 117 アナログ入力I/F、120 燃料噴射用インジェクタ、121 点火装置、122 主電源回路、124 副電源回路、126 書換え可能なROM、127 警告装置、128 サービス用テスト、128a 通信インターフェイス、130 エアークリーナ、131 吸気管、132 スロットル、200 マイクロプロセッサ、200a ROM、200b RAM、200c CPU、201 ラッチ回路、202 判定回路、202b 電圧分圧抵抗、202d, 204b 電位固定抵抗、203 ラッチセット回路、204 バッテリー配線断線検出回路、300 ラッチポイント、301 入力A、302 入力B、303 出力A、304 インジェクション信号出力、305 点火信号出力、306 警告信号出力、311 RAM保持電源端子、312~324, 401~409 端子。


【図 1】




【図 2】



【図3】



【図4】



【図5】

		T4-T5	T8-T9	T10, T13
バッテリーからの供給状態	副電源端子 102	Hi	Hi	Lo
	主電源端子 105	Hi	Hi	Hi
マイクプロセッサの入力A 301		Lo	Hi	Hi
マイクプロセッサの入力B 302		Lo	Lo	Hi
マイクプロセッサ 200の判定	バッテリー101の接続からイグニッションスイッチ104が1回目のオンと判定		バッテリー101の接続からイグニッションスイッチ104が2回目のオンと判定	副電源給電異常と判定
上記判定後のマイクプロセッサの出力A 303の処理	Lo→Hi		—	—
マイクプロセッサ 200のRAMの初期化	実行		—	RAM初期化判定時: RAM初期化を行う RAM初期化判定以降: RAM初期化は行わない

---

フロントページの続き

(72)発明者 山口 真吾

東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内

(72)発明者 神崎 将造

東京都千代田区九段北一丁目13番5号 三菱電機エンジニアリング株式会社内

審査官 畔津 圭介

(56)参考文献 特開2002-195094(JP,A)

(58)調査した分野(Int.Cl., DB名)

F02D 45/00