



(12) 发明专利

(10) 授权公告号 CN 114765112 B

(45) 授权公告日 2025. 05. 27

(21) 申请号 202110033476.5

(22) 申请日 2021.01.11

(65) 同一申请的已公布的文献号

申请公布号 CN 114765112 A

(43) 申请公布日 2022.07.19

(73) 专利权人 华邦电子股份有限公司

地址 中国台湾台中市大雅区科雅一路8号

(72) 发明人 林士杰 柯顺祥

(74) 专利代理机构 北京同立钧成知识产权代理

有限公司 11205

专利代理师 宋兴 黄健

(51) Int.Cl.

H01L 21/66 (2006.01)

H01L 21/67 (2006.01)

(56) 对比文件

CN 1574245 A, 2005.02.02

JP 2002081917 A, 2002.03.22

审查员 霍文静


权利要求书2页 说明书4页 附图4页

(54) 发明名称

蚀刻系统及其蚀刻方法

(57) 摘要

本发明提供一种蚀刻系统及其蚀刻方法。终点检测器检测对被处理材料进行蚀刻处理时产生的光在特定波长的光强度,而产生终点检测信号。被处理材料包括材料层以及形成于材料层上的至少一罩幕层。控制装置依据终点检测信号判断罩幕层的蚀刻完成时间,依据蚀刻完成时间计算罩幕层的厚度,并依据罩幕层的厚度调整材料层的蚀刻时间。



1. 一种蚀刻系统,其特征在于,包括:

蚀刻装置,对被处理材料进行蚀刻处理,以形成特征结构,所述蚀刻装置包括:

终点检测器,检测对所述被处理材料进行所述蚀刻处理时产生的光在特定波长的光强度而产生终点检测信号,所述被处理材料包括材料层以及形成于所述材料层上的至少一罩幕层;以及

控制装置,耦接所述蚀刻装置,依据所述终点检测信号判断所述罩幕层的蚀刻完成时间,依据所述蚀刻完成时间计算所述罩幕层的厚度,依据所述罩幕层的厚度调整所述材料层的蚀刻时间。

2. 根据权利要求1所述的蚀刻系统,其特征在于,所述控制装置依据所述罩幕层的厚度计算厚度差值,并依据所述厚度差值调整所述材料层的蚀刻时间,其中所述厚度差值等于所述罩幕层的厚度减去预设厚度。

3. 根据权利要求1所述的蚀刻系统,其特征在于,所述被处理材料包括多个罩幕层,所述控制装置依据所述终点检测信号判断各罩幕层的蚀刻完成时间,依据各罩幕层的蚀刻完成时间计算各罩幕层的厚度,并依据所述多个罩幕层的厚度总和调整所述材料层的蚀刻时间。

4. 根据权利要求1所述的蚀刻系统,其特征在于,所述控制装置将各罩幕层的蚀刻完成时间乘以对应的蚀刻速度,以获得各罩幕层的厚度。

5. 根据权利要求1所述的蚀刻系统,其特征在于,所述蚀刻装置还包括:

蚀刻腔室,容纳所述被处理材料;以及

蚀刻气体产生器,产生蚀刻气体至所述蚀刻腔室,以产生等离子体对所述被处理材料进行所述蚀刻处理。

6. 一种蚀刻系统的蚀刻方法,其特征在于,所述蚀刻系统的蚀刻方法用以对被处理材料进行蚀刻处理,以形成特征结构,所述蚀刻系统的蚀刻方法包括:

检测对所述被处理材料进行所述蚀刻处理时产生的光在特定波长的光强度而产生终点检测信号,其中所述被处理材料包括材料层以及形成于所述材料层上的至少一罩幕层;

依据所述终点检测信号判断所述罩幕层的蚀刻完成时间;

依据所述蚀刻完成时间计算所述罩幕层的厚度;以及

依据所述罩幕层的厚度调整所述材料层的蚀刻时间。

7. 根据权利要求6所述的蚀刻系统的蚀刻方法,其特征在于,包括:

依据所述罩幕层的厚度计算所述罩幕层的厚度差值;以及

依据所述厚度差值调整所述材料层的蚀刻时间,其中所述厚度差值等于所述罩幕层的厚度减去预设厚度。

8. 根据权利要求6所述的蚀刻系统的蚀刻方法,其特征在于,所述被处理材料包括多个罩幕层,所述蚀刻系统的蚀刻方法包括:

依据所述终点检测信号判断各罩幕层的蚀刻完成时间;

依据各罩幕层的蚀刻完成时间计算各罩幕层的厚度;以及

依据所述多个罩幕层的厚度总和调整所述材料层的蚀刻时间。

9. 根据权利要求6所述的蚀刻系统的蚀刻方法,其特征在于,包括:

将各罩幕层的蚀刻完成时间乘以对应的蚀刻速度,以获得各罩幕层的厚度。

10. 根据权利要求6所述的蚀刻系统的蚀刻方法, 其特征在于, 所述材料层是元素半导体基底或化合物半导体基底。

蚀刻系统及其蚀刻方法

技术领域

[0001] 本发明涉及一种半导体装置,尤其涉及一种蚀刻系统及其蚀刻方法。

背景技术

[0002] 近年来,随着半导体工艺的发展,对元件的集成度和性能要求越来越高,等离子体技术(Plasma Technology)在半导体制造领域中正起着举足轻重的作用。等离子体技术通过使工艺气体激发形成的等离子体被应用在许多半导体工艺中,如沉积工艺(如化学气相沉积)、蚀刻工艺(如-干式蚀刻)等。随着半导体元件的尺寸缩小以及电路复杂度的增加,罩幕(mask film)的复杂度以及蚀刻出的特征结构的深宽比也对应地提高,对等离子体处理工艺的精确度要求也变得更加严格。

[0003] 在现有技术中,常通过在蚀刻腔室中设置光源,以提供光线至被蚀刻基底上,通过分析自被蚀刻材料发出的反射光的光谱来得到蚀刻深度的信息,进而确定是否以达到目标蚀刻终点。然而,当被蚀刻基底上的特征结构的深宽比越高时,反射光越不易形成完整的干涉条纹,如此将容易使蚀刻终点的判断产生错误,进而影响半导体工艺的精确度。

发明内容

[0004] 本发明提供一种蚀刻系统及其蚀刻方法,可有效提高半导体工艺的精确度。

[0005] 本发明的蚀刻系统包括蚀刻装置以及控制装置。其中蚀刻装置对被处理材料进行蚀刻处理,以形成特征结构。蚀刻装置包括终点检测器,其检测对被处理材料进行蚀刻处理时产生的光在特定波长的光强度而产生终点检测信号,被处理材料包括材料层以及形成于材料层上的至少一罩幕层。控制装置耦接蚀刻装置,依据终点检测信号判断罩幕层的蚀刻完成时间,依据蚀刻完成时间计算罩幕层的厚度,依据罩幕层的厚度调整材料层的蚀刻时间。

[0006] 本发明还提供一种蚀刻系统的蚀刻方法,用以对被处理材料进行蚀刻处理,以形成特征结构。蚀刻系统的蚀刻方法包括下列步骤。检测对被处理材料进行蚀刻处理时产生的光在特定波长的光强度而产生终点检测信号,其中被处理材料包括材料层以及形成于材料层上的至少一罩幕层。依据终点检测信号判断罩幕层的蚀刻完成时间。依据蚀刻完成时间计算罩幕层的厚度。依据罩幕层的厚度调整材料层的蚀刻时间。

[0007] 基于上述,本发明实施例依据终点检测信号判断罩幕层的蚀刻完成时间,依据蚀刻完成时间计算罩幕层的厚度,并依据罩幕层的厚度调整材料层的蚀刻时间,如此通过罩幕层的蚀刻完成时间来推算罩幕层的厚度,即可精确地得知罩幕层的厚度,进而精确掌握材料层蚀刻处理的进度,有效提高半导体工艺的精确度。

[0008] 为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。

附图说明

- [0009] 图1是依照本发明实施例的一种蚀刻系统的示意图；
- [0010] 图2是依照本发明实施例的一种被处理材料的示意图；
- [0011] 图3是依照本发明另一实施例的一种被处理材料的示意图；
- [0012] 图4A~图4C为罩幕层的蚀刻时间与对应的蚀刻厚度的关系曲线的示意图；
- [0013] 图5是依照本发明实施例的蚀刻材料层的补偿时间对厚度差异的关系曲线的示意图；
- [0014] 图6是依照本发明实施例的蚀刻系统的蚀刻方法的流程图。

具体实施方式

[0015] 本说明书(包括权利要求)中所使用的术语“耦接”可指任何直接或间接连接方式。举例来说,“第一装置耦接到第二装置”可解释为“第一装置直接连接到第二装置”或“第一装置通过其它装置或连接方式间接连接到第二装置”。此外,在附图和实施例中任何适当的地方,具有相同参考标号的元件/装置/步骤表示相同或相似的部分。不同实施例中的具有相同参考标号或名称的元件/装置/步骤可交互参考。

[0016] 下文提供多个实施例以详细描述本揭露,但本揭露不限于所提供的实施例,并且所提供的实施例可适当的结合。在以下的实施例中,相同或相似的元件符号代表相同或相似的构件或信号。

[0017] 图1是依照本发明的实施例的一种蚀刻系统的示意图,请参照图1。蚀刻系统100包括蚀刻装置102以及控制装置104,蚀刻装置102耦接控制装置104。蚀刻装置102用以对被处理材料108进行蚀刻处理,以于被处理材料108上形成特征结构。如图2所示,被处理材料108可包括光致抗蚀剂层202、罩幕层204以及材料层206,其中罩幕层204形成于材料层206上,光致抗蚀剂层202形成于罩幕层204上。在部分实施例中,可例如通过微影工艺来图案化光致抗蚀剂层202,以使光致抗蚀剂层202具有特征图案,并将具有特征图案的光致抗蚀剂层202作为罩幕使用,来对罩幕层204以及材料层206进行蚀刻,而形成特征结构。在一些实施例中,材料层206可为元素半导体基底(例如硅基底或锗基)或化合物半导体基底(例如碳化硅基底或砷化镓基底)。在一些实施例中,罩幕层204可以是由介电材料形成,介电材料有氧化硅(SiO₂)、氮化硅(SiN)、氮氧化硅(SiON)。

[0018] 在本实施例中,蚀刻装置102可例如为等离子体蚀刻装置,然不以此为限。进一步来说,蚀刻装置102可包括蚀刻腔室R1、蚀刻气体产生器N1以及终点检测器106。蚀刻腔室R1可容纳被处理材料108,如图1所示,被处理材料108可置放于蚀刻腔室R1内的基座B1上。蚀刻气体产生器N1可产生蚀刻气体至蚀刻腔室R1,以产生等离子体对被处理材料108进行该蚀刻处理。终点检测器106可检测对被处理材料108进行蚀刻处理时产生的光在特定波长的光强度而产生的终点检测信号。例如在本实施例中,终点检测器106可在等离子体蚀刻过程中对等离子体发射出的光谱进行检测,由于蚀刻到不同物质层时光谱会出现明显的变化,终点检测器106所产生的终点检测信号也会对应地出现信号强度的变化,而可指示是否到达蚀刻终点。

[0019] 控制装置104可例如为计算机或其他具有运算能力的电子装置,然不以此为限,控制装置104可依据终点检测信号判断罩幕层204的蚀刻完成时间,亦即如图2的右侧所示,罩

幕层204被蚀刻至到达终点(材料层206)所需的时间。控制装置104可依据罩幕层204的蚀刻完成时间计算罩幕层204的厚度,例如可将罩幕层204的蚀刻完成时间乘以罩幕层204的蚀刻速度,以推算罩幕层204的厚度,其中罩幕层204的蚀刻速度可例如通过常规实验收集数据而获得。由于罩幕层204的厚度变化将连带改变被处理材料108上所形成的特征结构的深宽比,而不同的深宽比在材料层206中蚀刻相同的深度所需的蚀刻时间不同,因此罩幕层204的厚度变化可对应至不同的材料层206的蚀刻时间。在获得罩幕层204的厚度后,控制装置104可依据罩幕层204的厚度调整材料层206的蚀刻时间,以避免罩幕层204因工艺或其它因素产生的厚度变化,进而导致材料层206出现蚀刻深度不足或蚀刻过度的情形。此外,由于本实施例的蚀刻系统可不需如现有技术般,另外于蚀刻腔室中加装光源,以通过分析反射光来得到蚀刻深度的信息,而可直接依据等离子体蚀刻过程中等离子体发射出的光进行检测,并依据蚀刻时间计算罩幕层204的厚度,因此可不需增加测量成本,也不需中断蚀刻处理来进行蚀刻深度测量,即可准确地获得罩幕层204的厚度(蚀刻深度)信息,而达到材料层206的精确蚀刻的效果。

[0020] 进一步来说,控制装置104可依据罩幕层204的厚度计算厚度差值,例如将推算出的罩幕层204的厚度减去罩幕层204的预设厚度(例如标准厚度),以得到厚度差值(亦即罩幕层204的厚度变化值),并依据厚度差值调整材料层206的蚀刻时间,例如将蚀刻时间增加或减少一段补偿时间,以确保材料层206可被蚀刻至预期的深度。其中,厚度差值与蚀刻材料层206的补偿时间的关系可例如通过常规实验收集数据获得。

[0021] 在部分实施例中,被处理材料108也可包括多个罩幕层,而不限于图2实施例仅包括一个罩幕层。如图3所示,被处理材料108可包括光致抗蚀剂层302、三个罩幕层304、306、308以及材料层310。在一些实施例中,材料层310可为元素半导体基底(例如硅基底或锗基)或化合物半导体基底(例如碳化硅基底或砷化镓基底)。在一些实施例中,罩幕层304、306、308可以是由介电材料形成,介电材料有氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)。类似地,终点检测器106可在等离子体蚀刻过程中对等离子体发射出的光谱进行检测,而产生终点检测信号。举例来说,终点检测器106可检测不同罩幕层所分别对应的不同特定波长的光强度,以产生对应的终点检测信号。控制装置104可依据罩幕层304、306以及308所对应的终点检测信号判断罩幕层304、306以及308的蚀刻完成时间,并分别依据罩幕层304、306以及308的蚀刻完成时间与罩幕层304、306以及308的蚀刻速度计算罩幕层304、306以及308的厚度总和。罩幕层304、306以及308的厚度总和H可例如以下列式子所示:

$$[0022] \quad H=RA \times TA+RB \times TB+RC \times TC \quad (1)$$

[0023] 其中RA、RB、RB分别为罩幕层304、306以及308的蚀刻速度,而TA、TB、TC分别为罩幕层304、306以及308的蚀刻完成时间。在部分实施例中,也可将罩幕层304、306以及308的蚀刻时间与对应的蚀刻厚度的关系存储于控制装置104的存储电路中,在控制装置104依据终点检测信号获得罩幕层304、306以及308的蚀刻完成时间后,控制装置104可以查表的方式获得罩幕层304、306以及308的蚀刻完成时间所对应的罩幕层304、306以及308的厚度。举例来说,图4A~图4C为罩幕层304、306以及308的蚀刻时间与对应的蚀刻厚度的关系曲线的示意图,如图4A~图4C所示,不同的罩幕层所对应的曲线具有不同的斜率(蚀刻速度),蚀刻完成时间TA、TB以及TC可分别对应至罩幕层304、306以及308的厚度HA、HB以及HC。控制装置104可将厚度HA、HB以及HC相加以得到罩幕层304、306以及308的厚度总和H。

[0024] 类似地,控制装置104可将罩幕层304、306以及308的厚度总和 H 减去罩幕层304、306以及308的预设厚度的总和,以得到厚度差值 HD (亦即罩幕层304、306以及308的总厚度变化值),并依据此厚度差值调整材料层310的蚀刻时间。例如,控制装置104的存储电路可存储厚度差值所对应的材料层310的蚀刻补偿时间,如此控制装置104可以查表的方式获得厚度差值所对应的材料层310的蚀刻补偿时间。举例来说,图5是依照本发明实施例的蚀刻材料层310的补偿时间对厚度差异的关系曲线的示意图。如图5所示,各个厚度差值皆可对应至一个补偿时间,例如图4A~图4C实施例的厚度差值 HD 可对应到补偿时间 TD ,控制装置104可将材料层310的蚀刻时间加上补偿时间 TD ,以确保材料层310可精确地被蚀刻至预期达到的深度。值得注意的是,厚度差值 HD 可为正值或负值,而对应的补偿时间 TD 也可可为正值或负值,也就是说,控制装置104可增加或减少材料层310的蚀刻时间,以达到材料层310的精确蚀刻。

[0025] 图6是依照本发明实施例的蚀刻系统的蚀刻方法的流程图。由上述实施例可知,蚀刻系统的蚀刻方法可包括下列步骤。首先,检测对被处理材料进行蚀刻处理时产生的光在特定波长的光强度而产生终点检测信号(步骤S602),其中被处理材料包括材料层以及形成于材料层上的至少一罩幕层。蚀刻处理可例如为等离子体蚀刻处理,然不以此为限,蚀刻系统可包括容纳被处理材料的蚀刻腔室,通过产生蚀刻气体至蚀刻腔室,来产生等离子体对被处理材料进行蚀刻处理。接着,依据终点检测信号判断罩幕层的蚀刻完成时间(步骤S604)。然后,依据蚀刻完成时间计算罩幕层的厚度(步骤S606)。最后再依据罩幕层的厚度调整材料层的蚀刻时间(步骤S608),例如可依据罩幕层的厚度计算罩幕层的厚度差值,并依据厚度差值调整材料层的蚀刻时间,其中厚度差值可为罩幕层的厚度减去预设厚度(例如罩幕层的标准厚度)的差值。

[0026] 在具有多个罩幕层的实施例中,可依据各个罩幕层对应的终点检测信号判断各个罩幕层的蚀刻完成时间,并依据各个罩幕层的蚀刻完成时间计算各个罩幕层的厚度。而后再依据多个罩幕层的厚度总和调整材料层的蚀刻时间,例如可将多个罩幕层的厚度总和减去多个罩幕层的预设厚度的总和以得到厚度差值,并依据厚度差值调整材料层的蚀刻时间。

[0027] 综上所述,本实施例的依据终点检测信号判断罩幕层的蚀刻完成时间,依据蚀刻完成时间计算罩幕层的厚度,并依据罩幕层的厚度调整材料层的蚀刻时间。如此通过罩幕层的蚀刻完成时间来推算罩幕层的厚度,即可精确地得知罩幕层的厚度,进而精确掌握材料层蚀刻处理的进度,有效提高半导体工艺的精确度。此外,由于本实施例的蚀刻系统可不需如现有技术般,另外于蚀刻腔室中加装光源,通过分析反射光来得到蚀刻深度的信息,因此可不需增加测量成本,也不需中断蚀刻处理来进行蚀刻深度测量,即可准确地获得罩幕层的厚度(蚀刻深度)信息,而达到材料层的精确蚀刻的效果。

[0028] 虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。




图1




图2




图3




图4A




图4B




图4C




图5




图6