

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3676411号

(P3676411)

(45) 発行日 平成17年7月27日(2005.7.27)

(24) 登録日 平成17年5月13日(2005.5.13)

(51) Int.Cl.⁷

G06F 9/42

G06F 9/34

F I

G06F 9/42 33OR

G06F 9/34 33O

請求項の数 8 (全 17 頁)

(21) 出願番号 特願平7-25821
(22) 出願日 平成7年1月23日(1995.1.23)
(65) 公開番号 特開平8-44565
(43) 公開日 平成8年2月16日(1996.2.16)
審査請求日 平成14年1月21日(2002.1.21)
(31) 優先権主張番号 184044
(32) 優先日 平成6年1月21日(1994.1.21)
(33) 優先権主張国 米国(US)

(73) 特許権者 595034134
サン・マイクロシステムズ・インコーポ
レイテッド
Sun Microsystems, I
nc.
アメリカ合衆国 カリフォルニア 950
54, サンタ クララ, ネットワーク
サークル 4150
(74) 代理人 100064621
弁理士 山川 政樹
(72) 発明者 ロバート・ヤング
アメリカ合衆国 94555 カリフォル
ニア州・フレモント・コマー ス ドライブ
・5795

最終頁に続く

(54) 【発明の名称】 レジスタファイル装置及びレジスタファイルアクセス方法

(57) 【特許請求の範囲】

【請求項1】

それぞれ複数のレジスタを備えた複数の論理ウィンドウを備え、少なくとも1つの論理ウィンドウの一部のレジスタが他の論理ウィンドウと共用されているレジスタファイル装置であって、

前記各論理ウィンドウのそれぞれのレジスタを指定するためにそれぞれのレジスタに仮想レジスタ番号が付されているレジスタファイル装置において、

前記複数の論理ウィンドウの中から選択し、それにより、任意の時点でのアクセスを第1の選択された論理ウィンドウに制限する第1のウィンドウ選択手段と、

前記第1の選択された論理ウィンドウのレジスタ群から、所望のレジスタをその仮想レ 10
ジスタ番号により直接選択する第1のレジスタ選択手段と

を設け、仮想レジスタ番号から、実際のレジスタを示す物理レジスタ番号への変換を行
うことなく、レジスタ・ファイルへのアクセスを可能にしたことを特徴とするレジスタフ
ァイル装置。

【請求項2】

前記第1の選択された論理ウィンドウは書込みによりアクセスされ、さらに、前記装
置が、

前記複数の論理ウィンドウの中から選択し、それにより、任意の時点でのアクセスを第
2の選択された論理ウィンドウに制限する第2のウィンドウ選択手段と、

前記第2の選択された論理ウィンドウのレジスタ群から、所望のレジスタをその仮想レ 20

レジスタ番号により直接選択する第2のレジスタ選択手段と

を具備しており、この第2の選択された論理ウィンドウが読取りによりアクセスされることを特徴とする請求項1記載の装置。

【請求項3】

任意の時点でアクセス可能である少なくとも1つの大域レジスタをさらに具備する請求項1記載の装置。

【請求項4】

それぞれ複数のレジスタを備えた複数の論理ウィンドウを備え、少なくとも1つの論理ウィンドウの一部のレジスタが他の論理ウィンドウと共用されているレジスタファイル装置であって、さらに

前記各論理ウィンドウのそれぞれのレジスタを指定するためにそれぞれのレジスタに仮想レジスタ番号が付されているレジスタファイル装置のレジスタファイルアクセス方法において、

前記複数の論理ウィンドウの中から選択し、任意の時点でアクセスを第1の選択された論理ウィンドウに制限する過程と、

前記第1の選択された論理ウィンドウのレジスタ群から、所望のレジスタをその仮想レジスタ番号により直接選択する過程と

から成り、仮想レジスタ番号から、実際のレジスタを示す物理レジスタ番号への変換を行うことなく、レジスタ・ファイルへのアクセスを可能にしたことを特徴とするレジスタファイルアクセス方法。

【請求項5】

前記第1の選択された論理ウィンドウは書込みによりアクセスされるものであり、さらに、前記レジスタファイルアクセス方法は、

前記複数の論理ウィンドウの中から選択し、それにより、任意の時点でアクセスを第2の選択された論理ウィンドウに制限する過程と、

前記第2の選択された論理ウィンドウのレジスタ群から、所望のレジスタをその仮想レジスタ番号により直接選択する過程と

を含み、この第2の選択された論理ウィンドウが読取りによりアクセスされるものであることを特徴とする請求項4記載の方法。

【請求項6】

少なくとも1つの大域レジスタを設ける過程と、

大域レジスタを任意の時点で必要に応じてアクセスする過程とをさらに含む請求項4記載の方法。

【請求項7】

それぞれ複数のレジスタを備えた複数の論理ウィンドウを備え、少なくとも1つの論理ウィンドウの一部のレジスタが他の論理ウィンドウと共用されているレジスタファイル装置であって、

前記各論理ウィンドウのそれぞれのレジスタを指定するためにそれぞれのレジスタに仮想レジスタ番号が付されているレジスタファイル装置において、

前記複数の論理ウィンドウの中から選択し、それにより、任意の時点で書き込みアクセスを前記論理ウィンドウの中の1つの選択された書込みウィンドウに制限する書込みウィンドウ選択手段と、

前記選択された書き込みウィンドウのレジスタ群から、所望のレジスタをその仮想レジスタ番号により直接選択する書き込みレジスタ選択手段と、

前記複数の論理ウィンドウの中から選択し、それにより、任意の時点で読取りアクセスを前記論理ウィンドウの中の1つの選択された読取りウィンドウに制限する読取りウィンドウ選択手段と、

前記選択された読取りウィンドウのレジスタ群から、所望のレジスタをその仮想レジスタ番号により直接選択する読取りレジスタ選択手段と、

を設け、仮想レジスタ番号から、実際のレジスタを示す物理レジスタ番号への変換を行

10

20

30

40

50

うことなく、レジスタ・ファイルへのアクセスを可能にしたことを特徴とするレジスタファイル装置。

【請求項 8】

前記選択された読取りウィンドウ及び選択された書込みウィンドウとは無関係にアクセス可能である少なくとも 1 つの大域レジスタをさらに具備する請求項 7 記載の装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】

本発明はコンピュータシステムに関し、特に、マイクロプロセッサにおいてレジスタファイルをアクセスするための論理演算装置に関わる装置及び方法に関する。

10

【0002】

【従来の技術】

マイクロプロセッサチップは論理演算装置 (ALU) と、1 つのレジスタファイルとして編成される複数のレジスタを含む。演算命令、論理命令又はロード/ストア命令などのいくつかの命令によって、ALU はレジスタファイル中の 1 つ又は複数のレジスタからデータを読取り、その命令により定義されている演算を実行し、次にその結果をレジスタファイル中の 1 つ又は複数の指定のレジスタにライトバックする。このシーケンスは実質的には命令ごとに起こるので、システムの総合的なデータ処理速度を考える上でレジスタファイルのアクセス時間は最も重要な問題である。

【0003】

20

図 1 を参照すると、従来の技術によるレジスタアクセス回路のブロック線図が示されている。レジスタアクセスブロック線図 300 は ALU 310 と、レジスタメモリアレイ 330 と、仮想/物理アドレス変換器 320 と、読取りデータ経路 340 と、書込みデータ経路 350 とを含む。読取りデータ経路 340 と書込みデータ経路 350 は ALU 310 と、レジスタメモリアレイ 330 とにそれぞれ結合している。

【0004】

従来の技術の 1 例によれば、レジスタメモリアレイ 330 は本発明の譲受人である Sun Microsystems, Inc. が開発した SPARC マイクロプロセッサのシリーズの中で使用されているようなウィンドウ形レジスタレイである。SPARC シリーズの様々なマイクロプロセッサには、40 個から 520 個までのレジスタがある。全ての SPARC マイクロプロセッサは共通のレジスタファイル編成を共用している。全レジスタのうち 8 つは大域レジスタとして専用のレジスタである。残るレジスタは各 16 個よりなるレジスタセットにグループ分けされている。各セットに含まれる 16 個のレジスタのうち 8 つは LOCAL レジスタとして指定され、8 つは OUT レジスタとして指定されている。レジスタセットはさらに複数のウィンドウに編成されている。各ウィンドウは 8 つの大域レジスタと、8 つの IN レジスタと、8 つの LOCAL レジスタと、8 つの OUT レジスタとを含む。ウィンドウは、1 つのウィンドウの OUT レジスタが隣接ウィンドウの IN レジスタと物理的に同一のレジスタであるように配列されている。2 つの隣接ウィンドウが共用する共通レジスタは異なる仮想アドレスを有するが、実際にはレジスタメモリアレイ中の物理アドレスは共通である。さらに、どのウィンドウも同じ組の大域レジスタを共用する。従って、物理レジスタの数は仮想レジスタの数より少なくなる。この件に関する詳細については、カリフォルニア州メンロパークの SPARC International より入手可能である SPARC Architecture Manual を参照。

30

40

【0005】

レジスタメモリアレイ 330 を特に参照すると、個々のレジスタ $20_{(1)}$ から $20_{(m)}$ はマイクロプロセッサチップにトップダウン方式で SRAM 配列されるのが典型的である。各レジスタ $20_{(1)}$ から $20_{(m)}$ は (n) ビット幅であり、 (n) 個のメモリセルを含む。ビット線 $22_{(1)} \sim 22_{(n)}$ はメモリアレイの高さに沿って伸びている。各レジスタ $20_{(1)}$ から $20_{(m)}$ からの 1 つのセルは特定のビット線に結合しており、その特定のビット

50

線を同様の位置にあるメモリセルと互いに共用し合う。すなわち、たとえば、各レジスタ $20_{(1)}$ から $20_{(m)}$ からの第5のメモリセルはビット線 $22_{(5)}$ に結合しているのである。

【0006】

簡潔を期するため、レジスタメモリアレイ330は図1には1つの読取りポートと、1つの書込みポートのみを有するものとして示されている。ところが、典型的には、 $LAU310$ は命令ごとに2つ(以上)のデータ語をレジスタメモリアレイ330から読取る。 $LAU310$ がスーパスカラプロセッサである場合、 ALU は一度に2つ以上の命令を実行することが可能であるので、この能力を支援するために、レジスタメモリアレイ330は典型的にはいくつかの読取りポートと、いくつかの書込みポートとを有する。さらに、 $LAU310$ がパイプライン化されている場合、すなわち、同時にいくつかの命令の異なる部分について動作する場合には、いずれかの任意の時点で、 $LAU310$ が読取っているレジスタのウィンドウは $LAU310$ が書込んでいるレジスタの同じウィンドウではないということにもなるであろう。従って、パイプライン化プロセッサにおけるいずれかの任意の時点で、レジスタメモリアレイ330からの実行パイプラインの開始時に1つの命令に関わる入力を読取るための現在ウィンドウポインタは、メモリアレイ330への実行パイプラインの終了時に命令の結果を書込むための現在ウィンドウとは異なる値を有することもありうるだろう。

【0007】

一つの実施例では、ウィンドウ0からウィンドウ15とアドレス指定された16個のウィンドウがある。各々のウィンドウは、32個のレジスタをアドレス指定できる。レジスタはプログラマにより、現在ウィンドウとは無関係である仮想レジスタ番号を使用してアドレス指定される。この実施例においては、8つの大域レジスタをレジスタ0からレジスタ7としてアドレス指定する。同様に、8つのOUTレジスタをレジスタ8からレジスタ15としてアドレス指定し、8つのLOCALレジスタをレジスタ16からレジスタ23としてアドレス指定し、8つのINレジスタはレジスタ24からレジスタ31としてアドレス指定する。この実施例のウィンドウは16個であり、また、各々のウィンドウは32個のレジスタをアドレス指定することができるので、メモリアレイ330が512個のレジスタを有していなければならないことは明白であろう。しかしながら、レジスタは重複使用されるため、メモリアレイ330にある物理レジスタの数は512個より少ない。この例では、8つの大域レジスタに加えて、ウィンドウ16個分のレジスタ(ウィンドウごとに8つのLOCALレジスタと、8つのIN/OUTレジスタがある)があるので、メモリアレイ330の中の物理レジスタの総数は実際には264である。

【0008】

仮想/物理変換器320は、プログラマが指定した仮想レジスタ番号からメモリアレイ330中の物理レジスタ番号への変換を実行する。現在ウィンドウ番号(すなわち、ウィンドウ0から15)と、そのウィンドウの中における仮想レジスタ番号(すなわち、仮想レジスタ0から31)とを与えられると、変換器論理320は対応する物理レジスタ番号(すなわち、物理レジスタ0から264)を与える。尚、16個のウィンドウがあるので、1つのウィンドウを4ビット数によって指定できる($2^4 = 16$)ことに注意する。さらに、1つのウィンドウの中には32個のレジスタがあるので、ウィンドウ内の特定の1つのレジスタを5ビット仮想レジスタ番号によって指定できる($2^5 = 32$)。また、メモリアレイ330には264個の物理レジスタがあるので、1つの物理レジスタを9ビットの物理レジスタ番号によって指定できる($2^9 = 512$, $512 > 264$)。

【0009】

一実施例では、仮想/物理変換器320は変換を実行するためにステアリング論理と、加算器とを使用する。この実施例においては、メモリアレイ330は初めの8つのレジスタが大域レジスタであるような構造をもつ。そこで、メモリアレイ330の次の256個のレジスタは特定ウィンドウ所属レジスタとなる。それらの特定ウィンドウ所属レジスタはメモリアレイ330の中で昇順ウィンドウ番号によってグループ化されると共に、各ウィ

10

20

30

40

50

ンドウの中では昇順仮想レジスタ番号によってさらにグループ化される。この構成では、変換すべき仮想レジスタ番号が大域レジスタの仮想レジスタ番号（すなわち、0 から 7）であるならば、変換論理 3 2 0 が与える物理レジスタ番号は仮想レジスタ番号と同じになる。これに対し、変換すべき仮想レジスタ番号が特定ウィンドウ所属レジスタの仮想レジスタ番号である場合には、変換器 3 2 0 が実行する仮想 / 物理レジスタ変換計算はより複雑になる。まず、変換器 3 2 0 は現在ウィンドウポインタを左へ場所 4 つだけシフトし、次に、シフト後の現在ウィンドウポインタを変換すべき仮想レジスタ番号に加算する。最後に、変換器 3 2 0 はその結果の和を取り上げ、モジュロ 2 5 6 演算を実行して、変換すべき仮想レジスタ番号に対応する物理レジスタ番号を得る。尚、2 5 6 はウィンドウの数（1 6）に各ウィンドウ中の実際の物理レジスタの数（1 6）を乗算した数である。ウィンドウの数又は 1 つのウィンドウの中のレジスタの数が異なる実施例においては、モジュロ演算の基底を相応して調整することになるであろう。

10

【0010】

レジスタメモリアレイ 3 3 0 から 1 つのレジスタを読取るために、A L U 3 1 0 は読取るべきレジスタのウィンドウと、読取るべきレジスタの仮想レジスタ番号とを現在ウィンドウポインタ（読取り）バス 3 6 5 及び仮想レジスタ番号（読取り）バス 3 6 0 を各々使用して、変換器論理 3 2 0 に指定する。次に、変換器論理 3 2 0 は読取るべきレジスタのウィンドウと、読取るべきレジスタの仮想レジスタ番号とを物理レジスタ番号に変換し、この物理レジスタ番号を物理レジスタ番号（読取り）バス 3 7 0 を使用してメモリアレイ 3 3 0 に指定する。読取るべき物理レジスタ番号を受けると、アクセスすべきレジスタの個々のメモリセルのデータ内容が各々のビット線 2 2₍₁₎ から 2 2_(n) に置かれ、読取りデータ経路 3 4 0 によって A L U 3 1 0 へ転送される。

20

【0011】

同様に、メモリアレイ 3 3 0 の 1 つのレジスタに書込むときには、A L U である機能ユニット 3 1 0 は現在ウィンドウポインタ（書込み）バス 3 8 5 及び仮想レジスタ番号（書込み）バス 3 8 0 を使用して、書込むべきウィンドウと、書込むべきレジスタの仮想レジスタ番号とを変換器論理 3 2 0 にそれぞれ指定する。次に、変換器論理 3 2 0 は書込むべきウィンドウとレジスタの仮想レジスタ番号を物理レジスタ番号に変換し、このレジスタを物理レジスタ番号（書込み）バス 3 9 0 を使用してメモリアレイ 3 3 0 に指定する。書込むべきレジスタの物理レジスタ番号を受けると、メモリアレイ 3 3 0 は機能ユニット 3 1 0 から書込みデータ経路 3 5 0 を介してデータの語を受ける。書込むべきこのデータの語をビット線 2 2₍₁₎ から 2 2_(n) に置いて、次に、指定のレジスタのメモリセルに記憶させる。

30

【0012】

従来の技術のレジスタファイルアクセス構成に関連して、いくつかの問題がある。仮想 / 物理変換の時間とレジスタメモリアレイ 3 3 0 のアクセス時間は非常に長い。これら 2 つの要因はコンピュータシステムのプロセッサ処理能力を著しくそこなわせる。

【0013】

レジスタを読取る時又はレジスタに書込むとき、変換器論理 3 2 0 が現在ウィンドウポインタと仮想レジスタ番号を物理レジスタ番号に変換している間に必ず遅延が起こる。典型的な命令は読取るべき 2 つのレジスタと、書込むべき 1 つのレジスタとを指定するので、典型的には命令ごとに 3 回の変換が要求され、各々の変換はそれ独自の遅延を導入する。

40

【0014】

レジスタメモリアレイのビット線 2 2₍₁₎ から 2 2_(n) は非常に長く、各ビット線に結合するセルの数の関係上、その容量性負荷は大きい。ビット線の容量性負荷が大きいほど、特定のレジスタから読取るのに要する時間又は特定のレジスタに書込むのに要する時間は長くなる。さらに、ビット線の容量性負荷が大きいほど、書込み動作中にレジスタヘデータを駆動するために要求されるドライバは大きくなり、また、読取り動作中にレジスタからのデータ出力を感知するために要求されるセンス増幅器は大きくなる。

50

【 0 0 1 5 】

【 発明が解決しようとする課題 】

アクセス時間の短い新規なレジスタウィンドウファイル方法とその装置を提供するのが本発明の課題である。

【 0 0 1 6 】

【 課題を解決するための手段 】

レジスタファイルは複数のレジスタから形成されている。それらのレジスタは複数の論理ウィンドウにグループ化されている。ウィンドウ選択論理は論理ウィンドウの中から選択し、それにより、任意の時点における選択された論理ウィンドウへのアクセスを制限する。

10

【 0 0 1 7 】

アクセスを一度に 1 つのウィンドウにのみ限定するので、個々のレジスタの仮想レジスタ番号を指定することにより、そのレジスタを選択できる。従って、レジスタをアクセスするときに仮想レジスタ番号から物理レジスタ番号に変換する必要はない。すなわち、従来の技術の仮想レジスタ番号 / 物理レジスタ番号変換論理は不要になるのである。従って、以前は変換論理が占めていた集積回路チップ上の領域は必要ではなくなる。さらに、変換論理により命令ごとに導入される変換遅延も排除される。

【 0 0 1 8 】

その上、各レジスタはそのウィンドウのその他のレジスタと読取り線及び書込み線を共用するだけである。従って、レジスタファイルの各ビット線と関連する容量性負荷は、各々のレジスタがレジスタファイルの 1 つおきのレジスタとビット線を共用していた従来の技術の容量性負荷より著しく小さい。単一のウィンドウのレジスタの中からのみ選択を実行するので、レジスタファイルにデータを書込むとき及びレジスタファイルからデータを読取るときにそれぞれ必要とされるドライバとセンス増幅器はより小型で、それほど強力でないもので良い。

20

本発明の方法及び装置の目的、特徴及び利点は以下の本発明の詳細な説明から明白になるであろう。

【 0 0 1 9 】

【 実施例 】

任意の時点で唯一つのウィンドウのレジスタのみを読取り可能とし且つ任意の時点で唯一つのウィンドウのレジスタのみに書込み可能にするという利点をもつウィンドウ形レジスタファイルを実現する方法及び装置を開示する。このようにすると、仮想索引番号を使用してレジスタを直接にアドレス指定することができ、各メモリセルは相対的に短い読取り線と書込み線を有する。従って、レジスタファイルのレジスタに対するアクセスは従来の技術の類似のサイズのレジスタファイルの場合より速い。

30

【 0 0 2 0 】

以下の説明中、本発明を完全に理解させるために、説明の便宜上、特定の数、材料及び構成を挙げる。しかしながら、それらの特定の詳細がなくとも本発明を実施できることは当業者には明白であろう。別の場合には、本発明を無用にわかりにくくしないために、周知のシステムを概略図又はブロック線図の形態で示す。

40

【 0 0 2 1 】

図 2 は、レジスタのアレイから一度に唯一つのウィンドウのレジスタだけをアクセスするためのセレクトの使用を示している。図 2 では、大域レジスタ 4 0 5 と、非大域レジスタ (4 2 0 , 4 2 5 , 4 3 0 , 4 3 5 , 4 8 0 , 4 8 5 , 4 9 0 , 4 9 5 など) とは一体となってウィンドウ形レジスタファイルを形成する。簡潔を期するため、図 2 に示す実施例においては、ウィンドウ形レジスタファイルは 1 つの読取りポートと、 1 つの書込みポートのみを有する。

【 0 0 2 2 】

ウィンドウ形レジスタファイルのレジスタは、物理的には、大域レジスタ 4 0 5 がまとめて位置し且つ非大域レジスタもまとめて位置しているようにグループ化されている。

50

さらに、非大域レジスタは物理的にはウィンドウによってグループ化されており、各々のウィンドウの中では、1つのウィンドウのLOCALレジスタがまとまって位置し且つそのウィンドウのOUTレジスタもまとまって位置しているようにグループ化されている。さらに、ウィンドウ0を除いて、ウィンドウのLOCALレジスタは物理的にはそのウィンドウのOUTレジスタと、論理的に先行するウィンドウのOUTレジスタとの間に「はさまって」いる。

【0023】

先に述べた通り、1つのウィンドウのINレジスタは物理的には論理的に先行するウィンドウのOUTレジスタと同じである。従って、図2の構成では、各ウィンドウのINレジスタと、LOCALレジスタと、OUTレジスタとは、ウィンドウ0を除いて、物理的にはまとまってグループ化されている。たとえば、ウィンドウ0のOUTレジスタ425はウィンドウ1のINレジスタである。そこで、この図にはINレジスタは示されていない。従って、ウィンドウ1の非大域レジスタはウィンドウ0のOUTレジスタ425（すなわち、ウィンドウ1のINレジスタ）と、ウィンドウ1のLOCALレジスタ430と、ウィンドウ1のOUTレジスタ435とにより形成されることになる。

10

【0024】

ウィンドウ0が例外になる原因は、ウィンドウが論理的には円形の構成を成して配列されているが、物理的には矩形アレイとして表現されることである。従って、ウィンドウ0は論理的にはウィンドウ15に隣接しているのであるが、それらのウィンドウの間には物理的不連続が存在している。そのため、ウィンドウ15のOUTレジスタ495は実際にはウィンドウ0のINレジスタであるが、ウィンドウ15のOUTレジスタ495を物理的にウィンドウ0のLOCALレジスタ420と、ウィンドウ15のLOCALレジスタ490の双方に隣接して配置することはできない。

20

【0025】

図2は、ウィンドウ16個分のレジスタがあり且つ各ウィンドウのレジスタは8つの大域レジスタと、8つのLOCALレジスタと、8つのINレジスタと、8つのOUTレジスタとにより形成されているような実施例を提示している。別の実施例においては、ウィンドウの数と、1つのウィンドウの中の各々の型のレジスタの数は図2に提示した数とは異なる。実際、代替実施例の1つでは、大域レジスタは存在せず、別の実施例にはLOCALレジスタがなく、さらに別の実施例にはIN/OUTレジスタがない。さらに、交代する大域レジスタの組があり、非大域レジスタのウィンドウの中から選択するために使用される方式に類似する方式で特定の1組の大域レジスタを選択するような実施例がある。また、その時点で選択されていない全てのウィンドウのレジスタセットをエネルギー節約用パワーダウンモードに置く実施例もある。しかしながら、それら全ての実施例を統合する概念がある。この概念は、任意の時点でアクセスできるレジスタの数を利用可能なレジスタの総数のうちの1サブセットに制限することにより個々のレジスタに対するアクセスをスピードアップする能力である。

30

【0026】

図2のようなレジスタファイルはいくつかのレジスタのウィンドウを含んでいるが、任意の時点で読取られるレジスタのウィンドウは唯一つ（すなわち、現在読取りウィンドウ）であり、任意の時点で書込まれるレジスタのウィンドウも唯一つ（すなわち、現在書込みウィンドウ）である。任意の時点でアクセスできるレジスタの数は少なくなっており、また、任意の時点でアクセスできるレジスタの大部分は物理的にまとまってグループ化されているので、レジスタをアクセスするために使用される線路を短縮することができ、従って、従来の構成で見られたより容量性負荷を少なくすることができる。そのため、本発明のレジスタファイルのレジスタは同じ数のレジスタを有する従来の技術のレジスタファイルのレジスタと比較してより高速でアクセス可能である。

40

【0027】

さらに、本発明では、読取り中であるレジスタは現在読取りウィンドウに属し、書込み中であるレジスタは現在書込みウィンドウに属している。従って、現在読取りウィンドウと

50

現在書込みウィンドウをウィンドウ選択論理に対して暗示することにより、1回のアクセスで指定される物理レジスタ番号をそのアクセスを発生させる命令において指定される仮想レジスタ番号と同一にすることができる。その結果、ウィンドウ及び仮想レジスタの番号を物理レジスタ番号に変換する過程が省略されるので、レジスタへのアクセスは従来の技術と比べて速くなる。

【0028】

図2においては、ウィンドウ形レジスタファイルに書込むべきデータ語はDATA WORD IN510としてバス515を介して書込みレジスタマルチプレクサ(mux)525に提示される。ウィンドウレジスタmux525の各々の入力端子と出力端子は、1語幅である。書込みレジスタmux525は、1つの入力端子と、1つのウィンドウの中に存在している論理レジスタの数と同じ数の出力端子とを有するマルチプレクサである。制御バスにアサートされた信号 - 仮想レジスタ番号(書込み)520は書込みレジスタmux525の出力を選択する。各ウィンドウが32個の論理レジスタを有する実施例では、仮想レジスタ番号(書込み)520は書込むべきレジスタの5ビット仮想レジスタ番号を書込みレジスタmux525に提供する5ビット($2^5 = 32$)制御線である。この実施例において、大域レジスタが8つある場合、仮想レジスタ番号(書込み)制御線520にアサートされる0から7の値はDATA WORD IN510を出力バス529を介して大域レジスタ405のうちの適切なレジスタに提示させる。ところが、仮想レジスタ番号(書込み)制御線520に8から31の値がアサートされた場合には、DATA WORD IN510は24個の入力端子のうちの適切な1つの入力端子を介して書込みウィンドウmux535に提示される。

【0029】

書込みウィンドウmux535は1つのウィンドウの非大域レジスタごとに1つずつの入力端子を有する。概念の上では、書込みウィンドウmux535の入力端子ごとに、ウィンドウの数と同じ数の出力端子が存在する。すなわち、ウィンドウが16個あり且つ各々のウィンドウがいずれも24個の非大域レジスタを有するような実施例では、書込みウィンドウmux535は24個の入力端子と、概念上は384個(ウィンドウの数16×ウィンドウごとの非大域レジスタの数24=384)の出力端子とを有することになる。しかしながら、実際には、1つのウィンドウのINレジスタの数は物理的には論理的に先行しているウィンドウのOUTレジスタの数と同じであるので、それらの出力端子を組み合わせることができる。従って、1つのウィンドウの中に24個の非大域レジスタがあり且つそれらのレジスタが8つのINレジスタと、8つのLOCALレジスタと、8つのOUTレジスタとに分割されているような実施例においては、書込みウィンドウmux535は実際には256個(ウィンドウの数16×ウィンドウごとの(LLOCALレジスタの数8+IN/OUTレジスタの数8)=256)の出力端子しかもない。

【0030】

制御信号、すなわち現在ウィンドウポインタ(書込み)530は、書込みウィンドウmux535に対する各々の入力に現在書込みウィンドウについて適切な出力端子へチャネリングされるように書込みウィンドウmux535を制御する。すなわち、16個のウィンドウがある先の実施例では、現在ウィンドウポインタ(書込み)530はそれら16個のウィンドウの中から選択するために使用される4ビット信号となる。たとえば、現在書込みウィンドウがウィンドウ3である場合、書込みウィンドウmux535はその入力のうち8つをウィンドウ3の8つのOUTレジスタへチャネリングし、入力のうち8つをウィンドウ3の8つのLOCALレジスタへチャネリングすると共に、入力のうち8つを論理的に先行しているウィンドウ(すなわち、ウィンドウ2)のOUTレジスタへチャネリングする。次に、論理的に先行するウィンドウの8つのOUTレジスタを現在書込みウィンドウの8つのINレジスタとしてアドレス指定する。現在書込みウィンドウがSAVE指令の実行によって論理的に次に続くウィンドウ(すなわち、ウィンドウ4)に変更されるか、あるいは、RESETORE指令の実行によって論理的に先行するウィンドウ(すなわち、ウィンドウ2)に変更されるまで、書込みウィンドウmux535はウィンドウ3に

10

20

30

40

50

セットされたままである。

【0031】

読取り時のウィンドウ形レジスタファイルのレジスタからの選択は書込み時の選択に類似しているが、書込み時に対しては鏡像関係となっている。制御信号、すなわち現在ウィンドウポインタ（読取り）560は、読取りウィンドウmux565に対して、制御信号、すなわち現在ウィンドウポインタ（書込み）530が書込みウィンドウmux535に対して示すのと同様の制御機能を有する。読取りウィンドウmux565は書込みウィンドウmux535の出力端子540と同じ数の入力端子550を有する。さらに、読取りウィンドウmux565は書込みウィンドウmux535の入力端子528と同じ数の出力端子567を有する。すなわち、書込みウィンドウmux535は入力を現在書込みウィンドウに基づいて非大域レジスタ410のいくつかのレジスタの中の1つへファンアウトするために使用され、読取りウィンドウmux565は現在読取りウィンドウに基づいて非大域レジスタ410のいくつかのレジスタの中の1つから出力を選択するために使用されるのである。

10

【0032】

制御信号、すなわち仮想レジスタ番号（読取り）570は読取りレジスタmux575に対して、制御信号、すなわち仮想レジスタ番号（書込み）520が書込みレジスタmux525に対して示すのと同様の制御機能を有する。読取りレジスタmux575は書込みレジスタmux525の出力端子（529及び528）と同じ数の入力端子（567及び555）を有する。さらに、読取りレジスタmux575は単一の出力端子580を有し、書込みレジスタmux525は単一の入力端子515を有する。すなわち、書込みレジスタmux525は単一の入力を仮想レジスタ番号（書込み）520に基づいて1つのウィンドウのいくつかのレジスタの中の1つへファンアウトするために使用され、読取りレジスタmux575は仮想レジスタ番号（読取り）570に基づいてウィンドウのいくつかのレジスタの中の1つから単一の出力を選択するために使用されるのである。

20

【0033】

図2は、非大域レジスタが物理的にウィンドウによってグループ化されるような実施例を示しているが、異なる方式でレジスタをグループ化することは可能である。別の実施例では、どのウィンドウの類似のレジスタも全て物理的にまとまってグループ化されるように非大域レジスタを配列する。すなわち、たとえば、各ウィンドウの第1のLOCALレジスタの組の後には各ウィンドウの次のLOCALレジスタの組が必ず続き、この配列は各ウィンドウの最後のOUTレジスタの組から構成されるレジスタ群に至るまで続いて行くであろう。このようなレジスタの交互編成によって、どのウィンドウの類似のレジスタの間でも読取り線と書込み線を共用できると共に、共用される線ごとに最小限の長さの線路を使用することができる。

30

【0034】

図3は、異なるウィンドウのレジスタによる読取り線と書込み線の共用を示す。図3は、共用読取り線に対して複数の読取りポートが設けられていることと、共用書込み線に対して複数の書込みポートが設けられていることをさらに示している。図3は、図2を大幅に簡略化した構成であり、ウィンドウが3つしかなく各々のウィンドウは単一の1ビットレジスタから構成されている。図3では、バッファ・インバータ対610及び615は一体となって、ウィンドウ0に関わる1ビットレジスタである1ビットセルを形成している。同様に、バッファ・インバータ対620及び625はウィンドウ1に関わる1ビットレジスタである1ビットセルを形成し、バッファ・インバータ対630及び635は一体となって、ウィンドウ2に関わる1ビットレジスタである1ビットセルを形成している。

40

【0035】

バッファ及びインバータ690はセンス増幅器として動作し、共用読取り線695により各々の1ビットセルに結合されている。詳細に言えば、ウィンドウ0に関わる（バッファ及びインバータ610及び615により形成される）1ビットセルは、トランジスタ640により共用読取り線695に結合されている。現在読取りウィンドウがウィンドウ0で

50

あるとき、信号 $READ_W0_EN$ がアサートされて、トランジスタ 640 をターンオンするので、ウィンドウ 0 に関わる 1 ビットセルに記憶されているビット値を共用読取り線 695 を介してセンス増幅器 690 に供給することができる。さらに、ウィンドウ 1 に関わる (バッファ及びインバータ 620 及び 625 により形成されている) 1 ビットセルは、トランジスタ 650 により共用読取り線 695 に結合されている。現在読取りウィンドウがウィンドウ 1 であるとき、信号 $READ_W1_EN$ がアサートされ、トランジスタ 650 をターンオンするので、ウィンドウ 1 に関わる 1 ビットセルに記憶されているビット値を共用読取り線 695 を介してセンス増幅器 690 に供給することができる。最後に、ウィンドウ 2 に関わる (バッファ及びインバータ 630 及び 635 により形成されている) 1 ビットセルは、トランジスタ 660 により共用読取り線 695 に結合されている。現在読取りウィンドウがウィンドウ 2 であるとき、信号 $READ_W2_EN$ がアサートされて、トランジスタ 660 をターンオンするので、ウィンドウ 2 に関わる 1 ビットセルに記憶されているビット値を共用読取り線 695 を介してセンス増幅器 690 に供給することができる。従って、特定の時点で唯一つのウィンドウが読取られるという事実を利用することにより、いくつかのメモリセルの間で単一の読取り線 695 を共用することができるのである。尚、センス増幅器 690 もいくつかのビットセルにより共用され、それにより、メモリセルごとに別個のセンス増幅器を設ける必要をなくしていることに注意する。別の実施例では、RAM 編成にビットインタリービングを追加することにより、共用ワイヤ長さをさらに短縮できる。

【0036】

AND ゲート 642, 652 及び 662 は一体となって現在読取りウィンドウに関わるデコーダ論理を形成し、所定の時点でトランジスタ 640, 650 及び 660 のうち多くとも 1 つのトランジスタがイネーブルされるように保証する。従って、所定の時点で共用読取り線 695 により読取られるのは唯一つのビットセル、すなわち、選択された読取りウィンドウのビットセルのみである。図 3 においては可能な読取りウィンドウは 3 つだけであるので、現在読取りウィンドウを 2 ビット信号 ($2^2 = 4$) として符号化することができる。信号 $CRW(2:2)$ と信号 $CRW(1:1)$ は、それぞれ、現在読取りウィンドウの最上位ビットと、最下位ビットである。そのため、現在読取りウィンドウが 0 (2 進値で 00) である場合には、(AND ゲート 642 から出力される) 信号 $READ_W0_EN$ がアサートされ、トランジスタ 640 がターンオンされることがわかる。さらに、現在読取りウィンドウが 1 (2 進値で 01) である場合には、(AND ゲート 652 から出力される) 信号 $READ_W1_EN$ がアサートされ、トランジスタ 650 がターンオンされる。最後に、現在読取りウィンドウが 2 (2 進値で 10) である場合には、(AND ゲート 662 から出力される) 信号 $READ_W2_EN$ がアサートされ、トランジスタ 660 がターンオンされる。

【0037】

図 3 において、センス増幅器 690 は 2 つの読取りポートに結合している。詳細に言えば、センス増幅器 690 はトランジスタ 680 により $READ_PORT0$ に結合され、センス増幅器 690 はトランジスタ 685 により $READ_PORT1$ に結合されている。すなわち、信号 $RP0_EN$ をアサートして、トランジスタ 680 をターンオンすることにより、 $READ_PORT0$ を介してセンス増幅器 690 の出力を読取ることができるのである。他方、信号 $RP1_EN$ をアサートして、トランジスタ 685 をターンオンすることにより、 $READ_PORT1$ を介してセンス増幅器 690 の出力を読取れる。センス増幅器 690 にトランジスタ 680 及び 685 と並列に追加のトランジスタを結合することにより、図 3 に追加の読取りポートを追加できる。現在ウィンドウレジスタは頻繁には変わらないので、センス増幅器 690 の出力端子でレジスタの値、この場合には単一のビットを利用することが可能であり、その値を読取るための時間はさらに短縮される。

【0038】

図 3 において、書込みは、センス増幅器 690 などのセンス増幅器の使用を要求しないという点を除いて、読取りと同様の方式で実行される。詳細に言えば、ウィンドウ 0 に関わ

10

20

30

40

50

る（バッファ及びインバータ610及び615により形成されている）1ビットセルは、トランジスタ645により共用書込み線605に結合されている。現在書込みウィンドウがウィンドウ0であるとき、信号WRITE W0__ENがアサートされると、トランジスタ645がターンオンするので、ウィンドウ0に関わる1ビットセルに共用書込み線605を介して供給される1ビット値を記憶させることができる。さらに、ウィンドウ1に関わる（バッファ及びインバータ620及び625により形成されている）1ビットセルは、トランジスタ655により共用書込み線605に結合されている。現在書込みウィンドウがウィンドウ1であるとき、信号WRITE W1__ENがアサートされると、トランジスタ655がターンオンするので、ウィンドウ1に関わる1ビットセルに共用書込み線605を介して供給される1ビット値を記憶することが可能になる。また、ウィンドウ2に関わる（バッファ及びインバータ630及び635により形成されている）1ビットセルはトランジスタ665により共用書込み線605に結合されている。現在書込みウィンドウがウィンドウ2であるとき、信号WRITE W2__ENがアサートされると、トランジスタ665をターンオンするので、ウィンドウ2に関わる1ビットセルに共用書込み線605を介して供給される1ビット値を記憶することが可能になる。従って、特定の時点で書込まれるウィンドウは唯一つであるという事実を利用することにより、いくつかのメモリセルの間で単一の書込み線605を共用できるのである。

【0039】

ANDゲート647、657及び667は一体となって現在書込みウィンドウに関わるデコーダ論理を形成し、所定の時点でトランジスタ645、655及び665のうち多くとも1つがイネーブルされるように保証する。従って、所定の時点で共用書込み線605を使用して書込まれるのは唯一つのビットセル、すなわち、選択された書込みウィンドウのビットセルだけである。図3において、可能な書込みウィンドウは3つしか存在していないので、現在書込みウィンドウを2ビット信号（ $2^2 = 4$ ）として符号化することができる。信号CWW（2:2）と信号CWW（1:1）は、それぞれ、現在書込みウィンドウの最上位ビットと、最下位ビットである。そこで、現在書込みウィンドウが0（2進値で00）であるとき、（ANDゲート647から出力される）信号WRITE W0__ENがアサートされ、トランジスタ645がターンオンされることがわかる。さらに、現在書込みウィンドウが1（2進値で01）であるときには、（ANDゲート657から出力される）信号WRITE W1__ENがアサートされ、トランジスタ655がターンオンされる。最後に、現在書込みウィンドウが2（2進値で10であるときには、（ANDゲート667から出力される）信号WRITE W2__ENがアサートされ、トランジスタ665がターンオンされる。

【0040】

図3では、共用書込み線605は2つの書込みポートに結合している。詳細に言えば、共用書込み線605はトランジスタ670によりWRITE PORT0に結合されると共に、トランジスタ675によりWRITE PORT1に結合されている。すなわち、信号WP0__ENをアサートして、トランジスタ670をターンオンすることにより、WRITE PORT0を介する書込みが可能である。他方、信号WP1__ENをアサートして、トランジスタ675をターンオンすることにより、WRITE PORT1を介する書込みが可能である。共用書込み線605にトランジスタ670及び675と並列に追加トランジスタを結合することにより、図3に追加の書込みポートを追加できる。

【0041】

図2と図3を比較すると、図3のビットセルは図2の非大域レジスタに対応していることがわかる。図3のトランジスタ640、650及び660と、ANDゲート642、652及び662は図2の読取りウィンドウmux565に相当する。図3のトランジスタ645、655及び665と、ANDゲート647、657及び667は図2の書込みウィンドウmux535に相当する。この対応付けは、選択された読取りウィンドウに基づいて、一度に1つのビットセルしか読取りできず且つ選択された書込みウィンドウに基づいて、一度に1つのビットセルしか書込みできないために成立するのである。図3には、1

10

20

30

40

50

つのウィンドウの中の特定の1つのレジスタを選択するために使用され、従って、図2の読取りレジスタ $m \times 575$ 又は書込みレジスタ $m \times 525$ に相当する素子はない。これは、図3がウィンドウごとに単一の1ビットレジスタしかないきわめて簡略化された構成であるためである。

【0042】

図4は、レジスタファイル中に2つのウィンドウがあり、各々のウィンドウは2つのレジスタを有し且つ各レジスタは2つのビットを記憶する本発明のさらに複雑な実施例を示す。ウィンドウの選択及び選択されたウィンドウの中におけるレジスタの選択の概念をきわだたせるために、図4からは不要な詳細を省略してある。従って、図4においては、パッ
ファ・インバータ対として1ビットセルを示すのではなく、各々の1ビットセルはブロッ
ク線図の形(すなわち、ブロック710, 720, 730, 740, 750, 760, 7
70及び780として)示されている。さらに、読取りと書込みは対称であるため、書込
み選択論理のみを示した。復号と多重ポート選択の論理も図4には示されていない。

【0043】

図4では、各レジスタは2ビットレジスタである。従って、各レジスタは2つの1ビット
記憶セルにより形成されており、一方の1ビット記憶セルはレジスタの最下位ビット(す
なわち、ビット0)を記憶し、他方の1ビット記憶セルは最上位ビット(すなわち、ビッ
ト1)を記憶する。すなわち、ブロック710はウィンドウ0に関わるレジスタ0のビッ
ト0を記憶する1ビット記憶セルであり、ブロック730は対応するビット1を記憶する
1ビット記憶セルである。ブロック720とブロック740は一体となってウィンドウ1
のレジスタ0を形成し、ブロック720はビット0を記憶し、ブロック740はビット1
を記憶している。同様に、ブロック750はウィンドウ0に関わるレジスタ1のビット0
を記憶する1ビット記憶セルであり、また、ブロック770は対応するビット1を記憶す
る1ビット記憶セルである。ブロック760とブロック780は一体となってウィンドウ
1のレジスタ1を形成し、ブロック760はビット0を記憶し、ブロック780はビット
1を記憶している。

【0044】

図2と図4を比較すると、図4のビットセル(すなわち、ブロック710, 720, 73
0, 740, 750, 760, 770及び780)は図2の非大域レジスタ410に相当
することがわかる。図4のトランジスタ715, 725, 735, 745, 765, 77
5及び785は図2の書込みウィンドウ $m \times 535$ に相当する。図4のトランジスタ7
90, 792, 794及び798は図2の書込みレジスタ $m \times 525$ に相当する。従っ
て、選択された書込みウィンドウと、選択された書込みウィンドウの中の選択されたレジ
スタとに基づいて、一度に1つのレジスタを書込むことしかできない。このことは例によ
って最も良く示される。

【0045】

現在書込みウィンドウがウィンドウ0である場合、信号 $WINDOW0_EN$ はアサート
されるであろうが、信号 $WINDOW1_EN$ はアサートされないであろう。そのため、
トランジスタ715, 755, 735及び775はターンオンするであろうが、トランジ
スタ725, 765, 745及び785はターンオフするであろう。ウィンドウ0のレジ
スタ0に書込むべきであれば、信号 $REGISTER0_EN$ はアサートされるが、信号
 $REGISTER1_EN$ はアサートされないであろう。その結果、トランジスタ790
及び792はターンオンし、トランジスタ794及び796はターンオフするであろう。
従って、共用書込み線791の $BIT0$ 値はブロック710に記憶され、共用書込み線7
93の $BIT1$ 値はブロック730に記憶されるであろう。そこで、ウィンドウ0のレジ
スタ1に書込むことが望まれると、信号 $REGISTER1_EN$ はアサートされるが、
信号 $REGISTER0_EN$ はアサートされないであろう。この結果、トランジスタ7
94及び796はターンオンし、トランジスタ790及び792はターンオフするであ
ろう。従って、共用書込み線791の $BIT0$ 値はブロック750に記憶され、共用書込み
線793の $BIT1$ 値はブロック770に記憶されるであろう。

10

20

30

40

50

【 0 0 4 6 】

現在書込みウィンドウがウィンドウ 1 に変わった場合、信号 W I N D O W 1 _ E N はアサートされるが、信号 W I N D O W 0 _ E N はアサートされないであろう。従って、トランジスタ 7 2 5 , 7 6 5 , 7 4 5 及び 7 8 5 はターンオンし、トランジスタ 7 1 5 , 7 5 5 , 7 3 5 及び 7 7 5 はターンオフするであろう。ウィンドウ 1 のレジスタ 0 に書込むべきであるならば、信号 R E G I S T E R 0 _ E N はアサートされるが、信号 R E G I S T E R 1 _ E N はアサートされないであろう。この結果、トランジスタ 7 9 0 及び 7 9 2 はターンオンし、トランジスタ 7 9 4 及び 7 9 6 はターンオフするであろう。従って、共用書込み線 7 9 1 の B I T 0 値はブロック 7 2 0 に記憶され、共用書込み線 7 9 3 の B I T 1 値はブロック 7 4 0 に記憶されるであろう。そこで、ウィンドウ 1 のレジスタ 1 への書込みが望まれたならば、信号 R E G I S T E R 1 _ E N はアサートされるが、信号 R E G I S T E R 0 _ E N はアサートされないであろう。この結果、トランジスタ 7 9 4 及び 7 9 6 はターンオンし、トランジスタ 7 9 0 及び 7 9 2 はターンオフするであろう。従って、共用書込み線 7 9 1 の B I T 0 値はブロック 7 6 0 に記憶され、共用書込み線 7 9 3 の B I T 1 値はブロック 7 8 0 に記憶されるであろう。

10

【 0 0 4 7 】

図 4 では、各々のレジスタは単一のウィンドウでのみアクセス可能であるので、レジスタは L O C A L レジスタであるかのように機能する。図 5 は、1 つのウィンドウの I N レジスタを論理的に先行するウィンドウの O U T レジスタとしてアドレス指定する技法を示す。この図においても、ある 1 つの時点で活動しているのは 1 つのウィンドウのレジスタのみであるという意味で、1 つのレジスタを 1 つのウィンドウの I N レジスタとして処理すると共に、別のウィンドウの O U T レジスタとして処理する概念をきわ立たせるために、不要な詳細を省略してある。従って、図 5 では、1 ビットセルをパッファ・インバータ対として示すのではなく、各々の 1 ビットセルをブロック線図の形で（すなわち、ブロック 8 1 0 , 8 2 0 及び 8 3 0 として）示している。さらに、読取りと書込みは対称であるため、書込み選択論理のみを示す。復号と多重ポート選択の論理も図 5 には示されていない。

20

【 0 0 4 8 】

図 5 の実施例では、ウィンドウは 3 つ（すなわち、ウィンドウ 0 , ウィンドウ 1 及びウィンドウ 2 ）あり、各々のウィンドウは 2 つのレジスタ（すなわち、I N レジスタ及び O U T レジスタ）を有し、各レジスタは 1 つのビットのみを記憶する。1 つのウィンドウの I N レジスタは論理上先行しているウィンドウの O U T レジスタである。図 5 の実施例のような 3 つのウィンドウを含む例においては、ウィンドウ 2 は論理の上でウィンドウ 0 に先行し、ウィンドウ 0 は論理の上でウィンドウ 1 に先行し、ウィンドウ 1 は論理の上でウィンドウ 2 に先行している。従って、図 5 では、ブロック 8 1 0 は現在書込みウィンドウがウィンドウ 0 であるときはウィンドウ 0 の I N レジスタとして扱われ、現在書込みウィンドウがウィンドウ 2 であるときにはウィンドウ 2 の O U T レジスタとして扱われるのである。さらに、ブロック 8 2 0 は現在書込みウィンドウがウィンドウ 1 であるときはウィンドウ 1 の I N レジスタとして扱われ、現在書込みウィンドウがウィンドウ 0 であるときにはウィンドウ 0 の O U T レジスタとして扱われる。最後に、ブロック 8 3 0 は現在書込みウィンドウがウィンドウ 2 であるときはウィンドウ 2 の I N レジスタとして扱われ、現在書込みウィンドウがウィンドウ 1 であるときにはウィンドウ 1 の O U T レジスタとして扱われる。

30

40

【 0 0 4 9 】

図 5 の実施例では、現在書込みウィンドウがウィンドウ 0 であれば、信号 W I N D O W 0 _ E N はアサートされ、信号 W I N D O W 1 _ E N 及び W I N D O W 2 _ E N はアサートされない。従って、現在書込みウィンドウがウィンドウ 0 であれば、トランジスタ 8 1 3 及び 8 2 7 (W I N D O W 0 _ E N により制御される) はターンオンし、トランジスタ 8 2 3 及び 8 3 7 (W I N D O W 1 _ E N により制御される) と、トランジスタ 8 3 3 及び 8 1 7 (W I N D O W 2 _ E N により制御される) とはターンオフする。したがって現在

50

書込みウィンドウがウィンドウ 0 であるとき、信号 IN_EN をアサートし且つ信号 OUT_EN をアサートしないと、ウィンドウ 0 の IN レジスタをアクセスすることになる。すなわち、トランジスタ 850 (IN_EN により制御される) はターンオンし、トランジスタ 840 (OUT_EN により制御される) はターンオフするので、 $BIT0$ がどのような値を有していても、その値はブロック 810 に記憶される。これに対し、現在書込みウィンドウがウィンドウ 0 であるときに、信号 OUT_EN をアサートし且つ信号 IN_EN をアサートしないと、ウィンドウ 0 の OUT レジスタをアクセスすることになる。すなわち、トランジスタ 840 (OUT_EN により制御される) はターンオンし、トランジスタ 850 (IN_EN により制御される) はターンオフするので、 $BIT0$ がどのような値を有していても、その値はブロック 820 に記憶される。

10

【0050】

さらに、現在書込みウィンドウがウィンドウ 1 であるときには、信号 $WINDOW1_EN$ はアサートされるが、信号 $WINDOW2_EN$ 及び $WINDOW0_EN$ はアサートされない。従って、現在書込みウィンドウがウィンドウ 1 であるときには、トランジスタ 823 及び 837 ($WINDOW1_EN$ により制御される) はターンオンし、トランジスタ 833 及び 817 ($WINDOW2_EN$ により制御される) と、トランジスタ 813 及び 827 ($WINDOW0_EN$ により制御される) とはターンオフする。現在書込みウィンドウがウィンドウ 1 であるときに、信号 IN_EN をアサートし且つ信号 OUT_EN をアサートしないと、ウィンドウ 1 の IN レジスタをアクセスする。トランジスタ 850 (IN_EN により制御される) はターンオンし、トランジスタ 840 (OUT_EN により制御される) はターンオフする。従って、 $BIT0$ がどのような値を有していても、その値はブロック 820 に記憶される。これに対し、現在書込みウィンドウがウィンドウ 1 であるときに、信号 OUT_EN をアサートし且つ信号 IN_EN をアサートしないと、ウィンドウ 1 の OUT レジスタをアクセスする。すなわち、トランジスタ 840 (OUT_EN により制御される) はターンオンし、トランジスタ 850 (IN_EN により制御される) はターンオフして、 $BIT0$ がどのような値を有していても、その値はブロック 830 に記憶される。

20

【0051】

最後に、現在書込みウィンドウがウィンドウ 2 であるときには、信号 $WINDOW2_EN$ はアサートされるが、信号 $WINDOW0_EN$ 及び $WINDOW1_EN$ はアサートされない。従って、現在書込みウィンドウがウィンドウ 2 であるとき、トランジスタ 833 及び 817 ($WINDOW2_EN$ により制御される) はターンオンし、トランジスタ 813 及び 827 ($WINDOW0_EN$ により制御される) と、トランジスタ 823 及び 837 ($WINDOW1_EN$ により制御される) とはターンオフする。現在書込みウィンドウがウィンドウ 2 であるとき、信号 IN_EN をアサートし且つ信号 OUT_EN をアサートしないと、ウィンドウ 2 の IN レジスタをアクセスする。すなわち、トランジスタ 850 (IN_EN により制御される) はターンオンし、トランジスタ (OUT_EN) はターンオフして、 $BIT0$ がどのような値を有していても、その値はブロック 830 に記憶される。これに対し、現在書込みウィンドウがウィンドウ 2 であるとき、信号 OUT_EN をアサートし且つ信号 IN_EN をアサートしないと、ウィンドウ 2 の OUT レジスタをアクセスする。すなわち、トランジスタ 840 (OUT_EN により制御される) はターンオンし、トランジスタ 850 (IN_EN により制御される) はターンオフして $BIT0$ がどのような値を有していても、その値はブロック 810 に記憶される。

30

40

【0052】

本発明の方法及び装置をその現時点で好ましい実施例及び代替実施例によって説明したが、本発明を特許請求の範囲の趣旨の範囲内で変形及び変更を伴って実施しうことは当業者には認められるであろう。従って、明細書及び図面は限定的な意味をもつのではなく、例示としてみなされるべきである。

【図面の簡単な説明】

【図 1】 SPARC レジスタウィンドウを使用してレジスタから成るメモリアレイから

50

データを読み取り且つメモリアレイにデータを書込む論理演算装置のブロック線図。

【図2】 レジスタの阵列から一度に唯一つのレジスタのウィンドウをアクセスするためのセクタの使用を示す図。

【図3】 複数の読み取りポートを有する読み取り線の異なるウィンドウのレジスタによる共用と、複数の書き込みポートを有する書き込み線の異なるウィンドウのレジスタによる共用とを示す図。

【図4】 レジスタの現在ウィンドウの選択と、現在ウィンドウの中における異なるウィンドウの選択とを示す図。


【図5】 1つのウィンドウのINレジスタの、論理上先行しているウィンドウのOUTレジスタとしてのアクセスを示す図。

10


【符号の説明】

405...大域レジスタ、410, 420, 425, 430, 435, 480, 485, 490, 495...非大域レジスタ、515...バス、520...仮想レジスタ番号(書き込み)、525...書き込みレジスタmux、530...現在ウィンドウポインタ(書き込み)、535...書き込みウィンドウmux、560...現在ウィンドウポインタ(読み取り)、565...読み取りウィンドウmux、570...仮想レジスタ番号(読み取り)、575...読み取りレジスタmux。

【図1】



【図2】



【 図 3 】




Figure 3

【 図 4 】




Figure 4

【 図 5 】




Figure 5

フロントページの続き

- (72)発明者 ウィリアム・エヌ・ジョイ
アメリカ合衆国 8 1 6 1 2 コロラド州・アスペン・パイオボックス 2 3 ・ (番地なし)
- (72)発明者 マイケル・アレン
アメリカ合衆国 9 4 3 0 1 カリフォルニア州・サンフランシスコ・ページ ストリート・8 5
0
- (72)発明者 マーク・トレンブレイ
アメリカ合衆国 9 4 3 0 1 カリフォルニア州・パロ アルト・ウェーパリー ストリート ナ
ンバー 3 ・ 8 1 0

審査官 後藤 彰

- (56)参考文献 特開昭 6 3 - 2 4 5 5 2 9 (J P , A)
特開平 4 - 2 4 5 3 2 4 (J P , A)
特開平 5 - 3 4 1 9 9 1 (J P , A)
特開平 7 - 9 8 6 5 5 (J P , A)
特開平 5 - 2 8 2 1 4 7 (J P , A)
特開平 5 - 2 0 0 1 0 (J P , A)
特開平 3 - 3 5 3 2 4 (J P , A)

- (58)調査した分野(Int.Cl.⁷, D B 名)

G06F 9/42

G06F 9/34