

WO 2019/159455 A1

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告(条約第21条(3))

has one end connected to the respective output terminal of the PWM control bridges 20*1 and 20*2 and which are linked to one another by way of the core 33*, and each of which has another end connected to the reactor Ls*. The windings 31* and 32* are each wound in directions whereby magnetic flux generated in the cores 33* is mutually canceled out.

(57) 要約: 交流電源装置1は、相互間の接続ノードを3相出力の中性点Xとする入力コンデンサ11及び12と、それぞれ2つのスイッチ素子を含むPWM制御用ブリッジ20*1~20*2(ただし* = U, V, W) から成るトランジスタブリッジ20*と、トランジスタブリッジ20*の出力端に接続されたトランスT*と、トランスT*に接続されたリアクトルLs*と、リアクトルLs*に接続された平滑コンデンサ40*と、を有する。トランスT*は単巻変圧器であって、コア33*と、各一端がPWM制御ブリッジ20*1及び20*2それぞれの出力端に接続されコア33*を介して相互に結合され、各他端がリアクトルLs*に接続された巻線31*及び32*を含む。巻線31*及び32*は、コア33*内に発生させる磁束を互いに打ち消す向きにそれぞれ巻かれている。

明 細 書

発明の名称：交流電源装置

技術分野

[0001] 本明細書中に開示されている発明は、交流電源装置に関する。

背景技術

[0002] スイッチ素子とフィルタを有するDC/DCコンバータやDC/ACコンバータなどのスイッチング電源装置は、現在、民生機器や産業機器だけでなく車載機器などの非常に幅広い分野に適用されている。これらのスイッチング電源装置は、小型・軽量・高効率が重視されており、大電力装置であるほどその要望は大きい。

[0003] その中でも、入力電圧が高い高電圧インバータについては、ブリッジ部のスイッチング出力レベルがH/Lの2値（+Eと-E）ではなく、より多くの値を取り得るマルチレベルインバータ（例えば3レベルインバータ（+E、0、-E）、5レベルインバータ（+E、+E/2、0、-E/2、-E）など）が用いられることが多い。

[0004] これは、出力フィルタリアクトルに印加される電圧を少なくして出力フィルタリアクトルの小型化や低損失化、低ノイズ化を行ったり、スイッチ素子毎の印加電圧を低減して市場流通の多い低耐圧素子の採用やスイッチング損失の低減を行ったりするものである。

[0005] このようなマルチレベルインバータとしては、例えば、ダイオードクランピングインバータ（特許文献1～2や非特許文献1）や、フライングキャパシタインバータ（特許文献3～4や非特許文献2）といったNPC [Neutral-Point-Cramped] 方式が用いられる。

先行技術文献

特許文献

[0006] 特許文献1：特開平1-47277号公報

特許文献2：特開平5-146160号公報

特許文献3：特開2008-92651号公報

特許文献4：特開2016-59132号公報

特許文献5：特開平10-308510号公報

特許文献6：特開2014-3051号公報

非特許文献

[0007] 非特許文献1：A. Nabae et. al., IEEE Trans. Ind. Appl., vol.17, No.5, pp.518-523, 1981.

非特許文献2：T. A. Meynard et. al., in Conf. Rec. IEEE PESC, vol. 1, pp. 397-403, Jun. 1992.

発明の概要

発明が解決しようとする課題

[0008] ところで、上記したマルチレベルインバータのスイッチ素子には、基本的に、Si-IGBT [Silicon Isolated Gate Bipolar Transistor] が用いられており、回路定数や駆動周波数などの動作条件はSi-IGBT用に調整されている。

[0009] なお、マルチレベルインバータの基本的構想は、スイッチ素子を多段化することにより出力フィルタ側の負担を低減することにあると考えてもよい。しかしながら、これらの方式では、電流経路に2つのスイッチ素子が直列に接続されるため、スイッチ素子の導通損失が出やすい。

[0010] 一方、最近では、ワイドバンドギャップ半導体で高絶縁破壊強度を持つSiC-MOSFET [Silicon Carbide Metal-Oxide-Semiconductor Field Effect Transistor] の研究及び市販が進んでおり、高耐圧化と低オン抵抗化もさらに進んでいる（例えば、特許文献5～6を参照）。

[0011] この高耐圧トランジスタの登場により、Si-IGBTには難しかった高周波動作が可能になり、高電圧インバータを形成する回路方式にも改めて検討の機会が生まれている。

[0012] 本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、スイッチング損失及び全体損失を低減することのできる交

流電源装置（例えば、３相４線（Ｕ相、Ｖ相、Ｗ相＋中性点Ｘ）でＡＣ４００Ｖを出力する高電圧インバータ）を提供することを目的とする。

課題を解決するための手段

- [0013] 本明細書中に開示されている交流電源装置は、第１電源ノードと第２電源ノードとの間に直列接続され、相互間の接続ノードを３相出力の中性点とするように直列接続された少なくとも２つの入力コンデンサと、前記第１電源ノードと前記第２電源ノードとの間に直列接続され、それぞれ２つのスイッチ素子を含む第１及び第２のPWM制御用ブリッジから構成された３相のトランジスタブリッジと、前記３相のトランジスタブリッジそれぞれの出力端に接続された３相のトランスと、前記３相のトランスそれぞれに接続された３相のリアクトルと、前記３相のリアクトルそれぞれに接続された３相の平滑コンデンサと、を有するものであって、前記３相のトランスは、同一巻き数の単巻変圧器であって、それぞれ、コアと、各一端が前記第１及び第２のPWM制御ブリッジそれぞれの出力端に接続され前記コアを介して相互に結合され、各他端が前記平滑リアクトルの前記平滑コンデンサとは逆側に接続された第１及び第２の巻線を含み、前記第１及び第２の巻線は、前記コア内に発生させる磁束を互いに打ち消す向きにそれぞれ巻かれている構成（第１の構成）とされている。
- [0014] なお、上記第１の構成から成る交流電源装置において、前記第１及び第２のPWM制御用ブリッジは、互いに１／２周期分の位相差を持って各スイッチ素子をオン／オフさせる構成（第２の構成）となっている。
- [0015] また、上記第１または第２の構成から成る交流電源装置において、前記３相のトランス及び前記３相の平滑リアクトルが、その両者の機能を有する３相のトランス結合されたリアクトルとして形成されている構成（第３の構成）にするとよい。
- [0016] また、上記第３の構成から成る交流電源装置において、前記コアは、第１のコア部と第２のコア部を少なくとも組み合わせて成り、前記第１及び第２の巻線は、前記第１のコア部に対して前記第１のコア部内に発生される磁束

を互いに打ち消す向きにそれぞれ巻かれている構成（第４の構成）にするとよい。

[0017] また、上記第４の構成から成る交流電源装置において、前記第１のコア部は、高周波磁界による損失に異方性を持つ材料から成り、前記第２のコア部は、前記第１のコア部の側面の少なくとも一部を覆い、これを通る磁束によって前記トランス結合されたリアクトルの漏れインダクタンスが生じるように配置されており、前記コアは、前記第１のコア部と前記第２のコア部の相互間を通る磁束の経路を、前記第１のコア部の側面方向に制限するための磁気遮蔽部をさらに有する構成（第５の構成）にするとよい。

[0018] また、上記第３の構成から成る交流電源装置において、前記コアは第３のコア部をさらに有し、前記第１及び第２のコア部は、高周波磁界による損失に異方性を持つ材料から成り、かつこれを通る磁束の方向に沿ってその高周波磁界による損失が変わらないように成型されており、前記第２のコア部は、これを通る磁束によって前記トランス結合されたリアクトルの漏れインダクタンスが生じるように配置されており、前記第３のコア部は、前記第１及び第２のコア部双方の側面の少なくとも一部を覆い、これを通る磁束によって前記第１及び第２のコア部に発生する磁束が互に行き来できるように配置されている構成（第６の構成）にしてもよい。

[0019] また、上記第１～第６いずれかの構成から成る交流電源装置は、出力電力に応じて、前記第１及び第２のPWM制御用ブリッジの一方の動作を停止し、かつ、前記スイッチ素子の駆動周波数が変化される構成（第７の構成）にするとよい。

[0020] また、上記第１～第７いずれかの構成から成る交流電源装置は、出力電圧に応じて、前記スイッチ素子のオンデューティに制限が掛けられる構成（第８の構成）にするとよい。

[0021] また、上記第１～第８いずれかの構成から成る交流電源装置は、前記スイッチ素子がワイドバンドギャップ半導体から成る構成（第９の構成）にするとよい。

[0022] また、本明細書中に開示されている交流電源装置は、第1電源ノードと第2電源ノードとの間に直列接続された2つの入力コンデンサと、前記第1電源ノードと前記第2電源ノードとの間に直列接続され、それぞれ2つのスイッチ素子を含む第1及び第2のPWM制御用ブリッジと、前記第1及び前記第2のPWM制御用ブリッジそれぞれの出力端に一端が接続され、他端が負荷の一端に接続されるトランスとを有する交流電源装置であって、前記負荷の他端を前記2つの入力コンデンサの相互間の接続ノードに接続した構成（第10の構成）とされている。

[0023] なお、上記第10の構成から成る交流電源装置は、前記負荷に並列接続された平滑コンデンサを有する構成（第11の構成）にするとよい。

[0024] また、上記第1の構成から成る交流電源装置は、前記3相のリアクトルの他端にそれぞれ接続される中性点を有する3相の負荷回路を有し、前記中性点を前記2つの入力コンデンサの接続点に接続する構成（第12の構成）にするとよい。

[0025] また、本明細書中に開示されているトランス結合されたリアクトルは、電源装置に用いられるものであって、前記トランス結合されたリアクトルは、環状に形成された第1コア部と、前記第1コア部の環状内に一部が密着するように配置され、前記第1コア部とともに第1巻線に巻かれる第2コア部と、前記第1コア部の環状内に一部が密着するように配置され、前記第1コア部とともに第2巻線に巻かれる第3コア部と、前記第1コア部と前記第2コア部の側面の少なくとも一部を覆い、これを通る磁束によって前記第1コア部及び前記第2コア部に発生する磁束が互に行き来できるように配置された第4コアと、前記第1コア部と前記第3コア部の側面の少なくとも一部を覆い、これを通る磁束によって前記第1コア部及び前記第3コア部に発生する磁束が互に行き来できるように配置された第5コアと、を有する構成（第13の構成）とされている。

発明の効果

[0026] 本明細書中に開示されている発明によれば、スイッチング損失及び全体損

失を低減することのできる交流電源装置（例えば高電圧インバータ）を提供することが可能となる。

図面の簡単な説明

[0027] [図1]交流電源装置の全体構成を示す回路図

[図2A]図1の交流電源装置の単相分を表示した回路図

[図2B]図1のトランス及びリアクトルをトランス結合したリアクトルで形成した回路図

[図3] $0 \leq \text{DUTY} < 0.5$ における交流電源装置の基本動作を説明するためのタイミングチャート

[図4] $0 \leq \text{DUTY} < 0.5$ における交流電源装置の主電流経路を示す等価回路図

[図5] $\text{DUTY} = 0.5$ における交流電源装置の基本動作を説明するためのタイミングチャート

[図6] $\text{DUTY} = 0.5$ における交流電源装置の主電流経路を示す等価回路図

[図7] $0.5 < \text{DUTY} \leq 1$ における交流電源装置の基本動作を説明するためのタイミングチャート

[図8] $0.5 < \text{DUTY} \leq 1$ における交流電源装置の主電流経路を示す等価回路図

[図9]本構成例における磁束密度の挙動を示す図

[図10]トランス結合されたリアクトルの第1実施形態を示す模式図

[図11] $X1 - X2$ 断面図

[図12]高周波磁界による損失に異方性を持つコア材料の一例を示す模式図

[図13]トランス結合されたリアクトルの第2実施形態を示す模式図

[図14] $Y1 - Y2$ 断面方向から見た側面図

[図15]オンデューティ制限の一例を示す図

発明を実施するための形態

[0028] <交流電源装置（全体構成）>

図1は、交流電源装置の全体構成を示す回路図である。本構成例の交流電

源装置 1 は、直流電源 E 1 から供給される直流入力電圧 V_{in} (V_{in} の低電位側を接地点としているが、本図からは省略) を 3 相の交流出力電圧 V_{out*} (ただし、 $*$ = U, V, W、以下同様) に変換して負荷 R_L* に供給する DC/AC コンバータ (いわゆる高電圧インバータ) であり、入力コンデンサ 11 及び 12 と、トランジスタブリッジ 20* と、単巻変圧器 $T*$ と、平滑リアクトル L_s* と、平滑コンデンサ 40* と、を有する。

[0029] 入力コンデンサ 11 及び 12 は、相互間の接続ノードを 3 相の交流出力電圧 V_{out*} の中性点 X (= 中性点電圧 V_X の印加端) とするように、直流電源 E 1 の正極端 (= 直流入力電圧 V_i の印加端) と負極端 (= 接地端) との間に直列接続されており、コンデンサブリッジとして機能する。なお、入力コンデンサ 11 及び 12 それぞれの容量値が等しい場合には、 $V_X = V_{in} / 2$ となる。このように構成し動作させた場合、単巻変圧器 $T*$ の中点 V_N* と中性点 X の間の電圧は、中性点 X でクランプされ、スイッチ素子 21* ~ 24* の駆動周波数 f_x の 2 倍の周波数で変動するため、平滑リアクトル L_s* に必要なインダクタンス値を NPC 方式のインバータと比較して $1/2$ にすることができるので、小型化・低損失化が可能になる。

[0030] トランジスタブリッジ 20* は、2 つの PWM [pulse width modulation] 制御用ブリッジ 20*1 及び 20*2 から構成されている。PWM 制御用ブリッジ 20*1 及び 20*2 は、それぞれ、直流電源 E 1 の正極端と負極端との間に直列接続されたスイッチ素子 21* 及び 22*、並びに、スイッチ素子 23* 及び 24* (本図の例では、いずれも N チャネル型 MOSFET) を含み、互いに所定の位相差 (例えば $1/2$ 周期分の位相差) を持って各スイッチ素子を、所定のデッドタイムを設けて相補的にオン/オフさせることにより、インターリーブ動作を行う。なお、PWM 制御用ブリッジ 20*1 及び 20*2 の DUTY (= T_{on} / T 、ただし、 T はスイッチング周期 (= $1 / f_x$)、 T_{on} はスイッチ素子 21* 及び 23* それぞれのオン期間) は、所望の交流波形が生成されるように適切に PWM 制御される。

[0031] 単巻変圧器 $T*$ は、PWM 制御用ブリッジ 20*1 及び 20*2 それぞれ

の出力端と平滑リアクトル L_s^* との間に接続されており、単巻変圧器 T^* の励磁インダクタンス L_{m1}^* 、 L_{m2}^* が平滑リアクトル L_s^* に対して十分に大きければ、図2Bのように単巻変圧器 T の midpoint V_N を切断し、2つの平滑リアクトル L_{s1} 、 L_{s2} に分割しても動作は同一となる。図1に戻り、単巻変圧器 T^* の説明を続ける。単巻変圧器 T^* は、第1巻線 31^* 及び第2巻線 32^* と、コア 33^* を含む。より具体的に述べると、第1巻線 31^* の第1端（＝巻始端）は、PWM制御用ブリッジ 20^*1 の出力端（＝スイッチ素子 21^* 及び 22^* 相互間の接続ノード）に接続されている。第2巻線 32^* の第1端（＝巻終端）は、PWM制御用ブリッジ 20^*2 の出力端（＝スイッチ素子 23^* 及び 24^* 相互間の接続ノード）に接続されている。第1巻線 31^* の第2端（＝巻終端）と第2巻線 32^* の第2端（＝巻始端）は、平滑リアクトル L_s^* の第1端に共通接続されている。また、第1巻線 31^* と第2巻線 32^* とは、コア 33^* を介して相互に磁気結合されている。特に、第1巻線 31^* と第2巻線 32^* は、コア 33^* の内部に発生させる磁束を互いに打ち消す向きにそれぞれ巻かれている（詳細は後述）。

[0032] 平滑リアクトル L_s^* の第2端は負荷 RL^* の第1端（＝交流出力電圧 V_{out}^* の出力端）に接続されており、平滑コンデンサ 40^* の第1端は、負荷 RL^* の第1端に接続されている。平滑コンデンサ 40^* の第2端は、3相共通接続されている。このように接続された平滑コンデンサ 40^* は、平滑リアクトル L_s^* と共にLCフィルタを形成しており、交流出力電圧 V_{out}^* を平滑化する。

[0033] なお、負荷 RL^* の第2端は、中性点 X に接続されている。このように、中性点 X は、3相の交流出力電圧 V_{out}^* 全てに対する共通の基準電位点になる。従って、ヨーロッパなどで主流の3相4線方式（U相，V相，W相＋中性点 X ）に対応することができる。

[0034] <基本動作>

以下では、交流電源装置1の基本動作について説明する。なお、基本動作

の理解には、3相回路ではなく、単相分の回路を用いれば十分である。

[0035] 図2Aは、図1の交流電源装置1の単相分を表示した回路図(=U相、V相、W相の一つを抽出した回路図)である。なお、単相表示に伴い、各構成要素の符号末尾に付されていた相番号* (=U, V, W) が割愛されている。一方、本図では、スイッチ素子21~24それぞれのドレイン電流を I_{d21} ~ I_{d24} とし、第1巻線31及び第2巻線32それぞれのインダクタ電流を I_{L1} 及び I_{L2} とし、負荷 R_L に流れるインダクタ電流を I_L として、それぞれ明示しており、以下の図面でも、これらの符号が用いられている。また、ドレイン電流 I_{d21} ~ I_{d24} 、インダクタ電流 I_{L1} 及び I_{L2} 、並びに、インダクタ電流 I_L は、矢印の向きが正方向として定義されている。また、2つのトランジスタブリッジそれぞれの出力端のノード電圧を V_{L1} 及び V_{L2} とし、単巻変圧器Tの励磁インダクタンス L_{m1} 及び L_{m2} と、平滑リアクトル L_s の接続点のノード電圧を V_N としている。

[0036] なお、単巻変圧器Tの励磁インダクタンス L_{m1} 、 L_{m2} が平滑リアクトル L_s に対して十分に大きければ、図2Bのように、単巻変圧器T及び平滑リアクトル L_s を1つの回路素子であるトランス結合したリアクトル30で構成することが可能である。この場合、平滑リアクトル L_s は単巻変圧器Tの2つの巻線31及び32の漏れインダクタンス L_{s1} 、 L_{s2} で形成されており、インダクタ電流 I_L は2つの漏れインダクタンス L_{s1} 、 L_{s2} にそれぞれ流れるインダクタ電流 I_{L1} 及び I_{L2} の和によって表される。また、結合部と漏れインダクタンス L_{s1} 、 L_{s2} の間のノード電圧 V_{N1} 及び V_{N2} は、上記条件下では実質的に同電位となる。

[0037] 交流電源装置1の動作状態は、(1) $0 \leq DUTY < 0.5$ 、 $V_{out} < 0V$ 、(2) $DUTY = 0.5$ 、 $V_{out} = 0V$ 、及び、(3) $0.5 < DUTY \leq 1$ 、 $V_{out} > 0V$ の3つに大別することができる。そこで、以下では、図2Aに対して、上記3つの動作状態それぞれについて、場合を分けながら詳細に説明する。

[0038] 図3は、 $0 \leq DUTY < 0.5$ における交流電源装置1の基本動作を説明

するためのタイミングチャートであり、上から順に、スイッチ素子 21～24 それぞれのゲート・ソース間電圧 $V_{gs21} \sim V_{gs24}$ 、スイッチ素子 21～24 それぞれのドレイン電流 $I_{d21} \sim I_{d24}$ 、並びに、インダクタ電流 $I_L (= I_{L1} + I_{L2})$ が描写されている。

[0039] 本図で示したように、スイッチ素子 21 及び 22 とスイッチ素子 23 及び 24 は、それぞれ所定のスイッチング周期 $T (= 1 / f_x)$ で相補的にオン／オフされている。また、スイッチ素子 21 及び 22 の駆動位相と、スイッチ素子 23 及び 24 の駆動位相との間には、 $1 / 2$ 周期分の位相差が設けられている。

[0040] ここで、単巻変圧器 T の第 1 巻線 31 と第 2 巻線 32 とは、互いに磁気結合されているので、その一方に電流が流れれば、他方にも同じ方向に電流が流れる。その結果、第 1 巻線 31 と第 2 巻線 32 のそれぞれに流れるインダクタ電流 I_{L1} 及び I_{L2} は、いずれも同等の挙動を示すことになる。すなわち、第 1 巻線 31 と第 2 巻線 32 には、それぞれ、駆動周波数の 2 倍で変調されたインダクタ電流 I_{L1} 及び I_{L2} (延いてはこれらを合算したインダクタ電流 I_L) が流れる。

[0041] なお、 $0 \leq DUTY < 0.5$ であるときには、スイッチ素子 22 及び 24 の同時オン期間 (時刻 $t_{11} \sim t_{12}$ 、時刻 $t_{13} \sim t_{14}$ 、時刻 $t_{15} \sim t_{16}$ 、及び、時刻 $t_{17} \sim t_{18}$ を参照) が生じるので、負のインダクタ電流 I_L が流れる。以下、この点について詳述する。

[0042] 図 4 は、 $0 \leq DUTY < 0.5$ における交流電源装置 1 の主電流経路 (= スwitch素子 22 及び 24 の同時オン期間に電流が流れる経路) を示す等価回路図である。なお、本図では、 $V_{in} = 2E$ 、 $V_X = E (= V_{in} / 2)$ である場合を例に挙げて説明を行う。また、これ以降の説明では、特に断らない限り、交流出力電圧 V_{out} の電圧値は、中性点電圧 $V_X (= E)$ を基準電位とする電圧値として説明する。

[0043] 本図の破線矢印で示すように、スイッチ素子 22 及び 24 の同時オン期間には、入力コンデンサ 12 が直流電源として振る舞うことにより、入力コン

デンサ 1 2 → 負荷 R_L → 漏れインダクタンス L_s → 励磁インダクタンス L_{m1} 及び L_{m2} → スイッチ素子 2 2 及び 2 4 → 入力コンデンサ 1 2 という経路に電流が流れる。従って、インダクタ電流 I_L は、負値となる（図 3 も参照）。

[0044] また、このとき、励磁インダクタンス L_{m1} 及び L_{m2} それぞれの第 1 端に現れるノード電圧 V_{L1} 及び V_{L2} は、スイッチ素子 2 2 及び 2 4 がともにオンしていることから、いずれも 0 となる。一方、励磁インダクタンス L_{m1} 及び L_{m2} 共通の第 2 端に現れるノード電圧 V_N は、 $DUTY = 0.5$ のときに E となり、 $DUTY = 0$ のときに 0 となる。

[0045] 従って、 $0 \leq DUTY < 0.5$ であるときには、交流出力電圧 V_{out} が中性点電圧 V_X に対して負値 (< 0) となり、その絶対値は $DUTY$ が下がるほど大きくなる。具体的に述べると、 $DUTY = 0.5$ のときには $V_{out} = 0$ となり、 $DUTY = 0$ のときには $V_{out} = -E$ となる。

[0046] 図 5 は、 $DUTY = 0.5$ における交流電源装置 1 の基本動作を説明するためのタイミングチャートであり、先出の図 3 と同じく、上から順に、スイッチ素子 2 1 ~ 2 4 それぞれのゲート・ソース間電圧 $V_{gs21} \sim V_{gs24}$ 、スイッチ素子 2 1 ~ 2 4 それぞれのドレイン電流 $I_{d21} \sim I_{d24}$ 、並びに、インダクタ電流 $I_L (= I_{L1} + I_{L2})$ が描写されている。

[0047] 本図で示したように、 $DUTY = 0.5$ であるときには、スイッチ素子 2 1 及び 2 3 の同時オン期間もスイッチ素子 2 2 及び 2 4 の同時オン期間も生じないので、励磁インダクタンス L_{m1} 及び L_{m2} 以外には電流が全く流れない。以下、この点について詳述する。

[0048] 図 6 は、 $DUTY = 0.5$ における交流電源装置 1 の主電流経路（＝励磁インダクタ L_{m1} 及び L_{m2} 以外に電流が流れない様子）を示す等価回路図である。なお、本図では、先出の図 4 と同じく、 $V_{in} = 2E$ 、 $V_X = E$ （ $= V_{in} / 2$ ）である場合を例に挙げて説明を行う。また、本図では、スイッチ素子 2 1 及び 2 4 の同時オン期間（＝図 5 の時刻 $t_{20} \sim t_{21}$ 、及び、時刻 $t_{22} \sim t_{23}$ ）を例に挙げて説明を行う。

[0049] スイッチ素子 21 及び 24 の同時オン期間において、励磁インダクタンス L_{m1} の第 1 端に現れるノード電圧 V_{L1} は、スイッチ素子 21 がオンしていることから $2E$ となる。一方、励磁インダクタンス L_{m2} の第 1 端に現れるノード電圧 V_{L2} は、スイッチ素子 24 がオンしていることから 0 となる。従って、励磁インダクタンス L_{m1} 及び L_{m2} 共通の第 2 端に現れるノード電圧 V_N は、 $L_{m1} = L_{m2}$ であるときに E となり、中性点電圧 $V_X (= E)$ と同電位になる。その結果、漏れインダクタンス L_s にはインダクタ電流 I_L が流れず、負荷 R_L への印加電圧も $E (= V_X)$ となるので、 $V_{out} = 0$ となる。

[0050] なお、本図では、スイッチ素子 21 及び 24 の同時オン期間を例に挙げたが、スイッチ素子 22 及び 23 の同時オン期間（＝図 5 の時刻 $t_{21} \sim t_{22}$ 、及び、時刻 $t_{23} \sim t_{24}$ ）においても、ノード電圧 V_{L1} 及び V_{L2} が上記とは逆（ $V_{L1} = 0$ 、 $V_{L2} = 2E$ ）になるだけであり、励磁インダクタンス L_{m1} 及び L_{m2} 以外には電流が流れず、 $V_{out} = 0$ となる。

[0051] 図 7 は、 $0.5 < DUTY \leq 1$ における交流電源装置 1 の基本動作を説明するためのタイミングチャートであり、先出の図 3 や図 5 と同じく、上から順に、スイッチ素子 21 ～ 24 それぞれのゲート・ソース間電圧 $V_{gs21} \sim V_{gs24}$ 、スイッチ素子 21 ～ 24 それぞれのドレイン電流 $I_{d21} \sim I_{d24}$ 、並びに、インダクタ電流 $I_L (= I_{L1} + I_{L2})$ が描写されている。

[0052] 本図で示したように、 $0.5 < DUTY \leq 1$ であるときには、スイッチ素子 21 及び 23 の同時オン期間（時刻 $t_{30} \sim t_{31}$ 、時刻 $t_{32} \sim t_{33}$ 、時刻 $t_{34} \sim t_{35}$ 、時刻 $t_{36} \sim t_{37}$ 、及び、時刻 $t_{38} \sim t_{39}$ を参照）が生じるので、正のインダクタ電流 I_L が流れる。以下、この点について詳述する。

[0053] 図 8 は、 $0.5 < DUTY \leq 1$ における交流電源装置 1 の主電流経路（＝スイッチ素子 21 及び 23 の同時オン期間に電流が流れる経路）を示す等価回路図である。なお、本図では、先出の図 4 や図 6 と同じく、 $V_{in} = 2E$

、 $V_X = E (= V_{in} / 2)$ である場合を例に挙げて説明を行う。

[0054] 本図の破線矢印で示すように、スイッチ素子21及び23の同時オン期間には、入力コンデンサ11が直流電源として振る舞うことにより、入力コンデンサ11→スイッチ素子21及び23→励磁インダクタンス L_{m1} 及び L_{m2} →漏れインダクタンス L_s →負荷 R_L →入力コンデンサ11という経路に電流が流れる。従って、インダクタ電流 I_L は、正值となる（図7も参照）。

[0055] また、このとき、励磁インダクタンス L_{m1} 及び L_{m2} それぞれの第1端に現れるノード電圧 V_{L1} 及び V_{L2} は、スイッチ素子21及び23がオンしていることから、いずれも $2E$ となる。一方、励磁インダクタンス L_{m1} 及び L_{m2} 共通の第2端に現れるノード電圧 V_N は、 $DUTY = 0.5$ のときに E となり、 $DUTY = 1$ のときに $2E$ となる。

[0056] 従って、 $0.5 < DUTY \leq 1$ であるときには、交流出力電圧 V_{out} が中性点電圧 V_X に対して正值（ > 0 ）となり、その絶対値は $DUTY$ が上がるほど大きくなる。具体的に述べると、 $DUTY = 0.5$ のときには $V_{out} = 0$ となり、 $DUTY = 1$ のときには $V_{out} = +E$ となる。なお、 $DUTY$ の最大値を1未満、最小値を0より大きく設定することで、出力電圧の振幅を $\pm E$ 以下の範囲で調整することができる。

[0057] このように、本願のインバータ方式は、 $V_{in} = 2E$ で最大 $V_{out} = \pm E$ まで出力することのできるものとなり、これを3相として出力する。NPC方式のインバータと比較すると、単巻変圧器 T を使用した周波数2倍の3相3レベルインバータと本願インバータで、フィルタ回路のリアクトル（本願では図2Aでの平滑リアクトル L_s ）に掛かる電圧波形が等しくなる。このため、本願インバータの平滑リアクトル L_s に必要なインダクタンス値は、3レベルインバータと比較して $1/2$ となり、単巻変圧器 T を付加したとしてもなお小型化のメリットが得られる。また、3レベルインバータのようにスイッチ素子が直列で接続されている回路と比較して、本願インバータはスイッチ素子が並列に接続されているため、電流低減による導通損失の低減

が可能であり、またその特長を活用して出力容量を増やすことも可能である。

[0058] <単巻変圧器及び平滑リアクトルの磁束密度に関する考察>

図9は、 V_{out} 及びDUTY（横軸）と、単巻変圧器T及び平滑リアクトル L_s の磁束密度B（縦軸）との相関図である。なお、実線B1は、平滑リアクトル L_s の直流成分（＝平滑リアクトル L_s に流れる直流電流成分により生じる磁束の密度）を示しており、小破線B2は、リアクトル L_s の交流成分（＝平滑リアクトル L_s に流れる交流電流成分により生じる磁束の密度）を示している。一方、大破線B3は、単巻変圧器Tの励磁成分（＝励磁インダクタンス L_{m1} 及び L_{m2} に流れるインダクタ電流 I_{L1} 及び I_{L2} によりコア33に生じる磁束の密度）を示している。

[0059] 先にも述べたように、本構成例の交流電源装置1では、 $0 \leq DUTY < 0.5$ であるときに $-E \leq V_{out} < 0$ となり、 $DUTY = 0.5$ のときに $V_{out} = 0$ となり、 $0.5 < DUTY \leq 1$ であるときに $0 < V_{out} \leq +E$ となる。

[0060] また、平滑リアクトル L_s に着目すると、 $|V_{out}| > E/2$ において、磁束密度が高くなる（実線B1を参照）。一方、単巻変圧器Tの励磁成分に着目すると、 $|V_{out}| < E/2$ において、コア33の磁束密度が高くなる（大破線B3を参照）。より端的に述べると、 $V_{out} = 0$ のときには、B1が最小でB3が最大となり、 $V_{out} = \pm E$ のときには、B1が最大でB3が最小となる。すなわち、本構成例の交流電源装置1では、単巻変圧器Tと平滑リアクトル L_s における負担の大きい領域が明確に分かれている。

[0061] なお、本構成例の交流電源装置1では、これに用いられる単巻変圧器Tと平滑リアクトル L_s として、クレストファクタの大きい出力に対しても磁気飽和を生じにくく、かつ、広駆動範囲で連続動作するのに必要な平滑用インダクタンスを有することが望まれる。以下では、このような要求を満足することのできる一手段として、新規のトランス結合されたリアクトル30（特にコア33の新規構造）を提案する。

[0062] <トランス結合されたリアクトル（第1実施形態）>

図10は、トランス結合されたリアクトル30の第1実施形態を示す模式図であり、図11は、トランス結合されたリアクトル30の縦断面図（図10のX1-X2断面図）である。本実施形態のトランス結合されたリアクトル30は、先にも述べたように、第1巻線31及び第2巻線32と、コア33を含む。特に、コア33は、第1コア部33aと、これとは別体である第2コア部33bとを組み合わせる。

[0063] 第1コア部33aは、第1巻線31及び第2巻線32がそれぞれ巻回される環状部材であり、磁脚部として機能する。なお、第1巻線31及び第2巻線32は、第1コア部33aに対して、第1コア部33a内に発生させる磁束MF1及びMF2を互いに打ち消す向きにそれぞれ巻かれている。

[0064] このような構成を採用することにより、第1コア部33a内には、第1巻線31に流れるインダクタ電流IL1と、第2巻線32に流れるインダクタ電流IL2との差分に起因する磁束 ΔMF （ $=MF1 - MF2$ ）しか発生しないので、磁気飽和し難くなる。

[0065] 一方、第2コア部33bは、第1巻線31及び第2巻線32がいずれも巻回されない例えば棒状の部材であり、いわゆるパスコアとして機能する。なお、第2コア部33bは、これを通る磁束MF1及びMF2によってトランス結合されたリアクトル30の漏れインダクタンスが生じるように配置されている。例えば、第2コア部33bは、本図で示したように、第1コア部33aの連結部位 $\alpha 1$ 及び $\beta 1$ の相互間を繋ぐように配置するとよい。

[0066] なお、連結部位 $\alpha 1$ は、第1コア部33aから第2コア部33bに対して磁束MF1及びMF2が分流される部位であり、本図の例では、第1コア部33aの上側梁部側面がこれに相当している。一方、連結部位 $\beta 1$ は、第2コア部33bから第1コア部33aに対して磁束MF1及びMF2が合流される部位であり、本図の例では、第1コア部33aの下側梁部側面がこれに相当している。

[0067] 先出の図2Bで示したように、トランス結合されたリアクトル30には、

互いに磁気結合された励磁インダクタンス L_{m1} 及び L_{m2} のほか、第1コア部33aから第2コア部33bに分流された磁束に起因する漏れインダクタンス L_{s1} 及び L_{s2} が生じる。

[0068] これらの漏れインダクタンス L_{s1} 及び L_{s2} は、平滑コンデンサ40と共にLCフィルタを形成するための平滑リアクトルとして利用することができる。従って、第1コア部33aと第2コア部33bとが別体であれば、第1コア部33aの物性及び第2コア部33bの物性や形状を適宜設計することにより、平滑リアクトルとしての特性を任意に調整することが可能となる。その結果、所望の漏れインダクタンス L_{s1} 及び L_{s2} を有する小型のトランス結合されたリアクトル30を実現することができるので、交流電源装置1全体の小型化に貢献することが可能となる。

[0069] このように、本実施形態のトランス結合されたリアクトル30は、第1コア部33aと第2コア部33bが別体として設けられていることを特徴の一つとする。ただし、第1コア部33aと第2コア部33bは、必ずしも異なる材料で形成されている必要はない。例えば、第1コア部33aと第2コア部33bがいずれも同一の材料で形成されている場合であっても、これらを別体として設けておけば、両者が一体成型されている場合と比べて第2コア部33bの形状や断面積（＝第2コア部33bを貫く磁束の方向に対して垂直な断面の面積）などを変更しやすいので、平滑リアクトルとしての特性を任意に調整することができる。

[0070] なお、磁脚部とパスコアが一体成型された従来のコア（いわゆるE型コア）を用いて、上記と同等の漏れインダクタンスを得ようとする、パスコアに大きなギャップを設ける必要がある、空気中への放出磁束が大きくなってしまふ。

[0071] 一方、本実施形態のトランス結合されたリアクトル30であれば、第2コア部33bに必ずしもギャップを設ける必要がないので、空気中への放出磁束を大幅に抑えることができる。従って、トランス結合されたリアクトル30の周囲に設けられた制御回路素子の誤動作や回路パターンでの渦電流損失

も低減することができるので、誤動作や電力損失の少ない交流電源装置 1 を実現することが可能となる。

[0072] また、第 1 コア部 33a については、上記の漏れインダクタンス生成と切り離して設計することができる。従って、その設計自由度が向上するので、例えば、材質選択におけるコスト削減を実現することが可能になる。

[0073] 図 10 及び図 11 に戻り、トランス結合されたリアクトル 30 の説明を続ける。本実施形態のトランス結合されたリアクトル 30 において、トランジスタブリッジ 20 を構成する 2 つの PWM 制御用ブリッジを互いに $1/2$ 周期分の位相差で駆動した場合、漏れインダクタンスの生成を担う第 2 コア部 33b は、これを通過する磁束の変化周波数 f_y が PWM 制御用ブリッジの駆動周波数 f_x (例えば 20 kHz) よりも高い周波数 (例えば 40 kHz ($= 2 \times f_x$)) となるように配置されている。

[0074] このような構成とすることにより、LC フィルタの形成に必要な漏れインダクタンス L_{s1} 及び L_{s2} のインダクタンス値が小さくなる。具体的には、駆動周波数 f_x の 2 倍周波数の電流振動に起因する必要漏れインダクタンス値の低減、及び、それぞれの漏れインダクタンスに印加される電圧 (入出力電圧の差分からリアクトル結合部 30 に掛かる電圧を引いた値) の低減に起因する必要漏れインダクタンスの低減によって、同じ出力電流を得るために必要なインダクタンス値を、単一の PWM 制御用ブリッジ及び平滑リアクトルを使用した場合 (コンデンサブリッジを使用する構成) と比較して、約 $1/2$ に低減できる。従って、第 2 コア部 33b の断面積縮小による小型化及びコスト削減、並びに、入力コンデンサ 11 及び 12 及び平滑コンデンサ 40 の小型化などを実現することが可能となり、逆に、単一の PWM 制御用ブリッジを使用した場合と同じコア断面積を使用すれば、約 2 倍の電流を許容することができる。クレストファクタの大きい交流電源装置 1 においては、上記した小型化の効果が特に大きいと言える。

[0075] また、本実施形態のトランス結合されたリアクトル 30 では、第 1 巻線 31 による磁束 MF_1 と、第 2 巻線 32 による磁束 MF_2 とを足し合わせた合

計磁束が第2コア部33bを貫く。すなわち、第2コア部33bには、第1コア部33aよりも高密度な磁束が結果的に発生する。これを鑑みると、第2コア部33bの飽和磁束密度は、第1コア部33aの飽和磁束密度以上であることが望ましい。このようなコア設計によれば、より小さい断面積の第2コア部33bを採用することができるので、トランス結合されたリアクトル30の小型化（延いては交流電源装置1の小型化）を実現することが可能となる。

[0076] ただし、第1コア部33aから第2コア部33bに漏れる磁束の量が大き過ぎると、励磁インダクタンス L_{m1} 及び L_{m2} が小さくなり、トランス結合されたリアクトル30を設けた意味がなくなる。そのため、第2コア部33bの比透磁率が大きい場合には、第2コア部33bに必要最小限（＝空気中への放出磁束が許容される範囲内）のギャップを設けて、飽和磁束密度と比透磁率とのバランス調整を行えばよい。

[0077] 以上で説明したように、本実施形態のトランス結合されたリアクトル30であれば、クレストファクタの大きい出力に対して磁気飽和を抑制しつつ、広駆動範囲で連続動作するのに十分な大きさの漏れインダクタンス L_{s1} 及び L_{s2} を持つ小型の平滑リアクトルを実現することができる。従って、小型・高効率で誤動作の少ない交流電源装置を提供することができる。

[0078] また、本実施形態のトランス結合されたリアクトル30では、高周波磁界による損失に異方性を持つ材料を用いて第1コア部33aが形成されており、これに伴い第2コア部33bの形状や配置に工夫を凝らすとともに、磁気遮蔽部33cが設けられている。以下では、この点について詳述する。

[0079] 図12は、高周波磁界による損失に異方性を持つコア材料の一例を示す模式図である。本図で示した第1コア部33aは、磁性体a11（例えば、高電圧・大電力向きの鋼板材料）と絶縁体a12とを積層して成る薄帯部材a10を金型に何周も巻き付けて作製される。従って、第1コア部33aを断面視または側面視すると、その上下方向に磁性体a11と絶縁体a12が何層にも重なった状態となる。なお、実際にトランス結合されたリアクトル3

0を形成する際は、第1コア部33aを図11中の上下方向に2つに分離してU字状に成型し、それを組み合わせて使用する。

[0080] この第1コア部33aをA1方向又はA2方向（＝断面または側面の法線方向）から見た場合には、磁性体a11の断面積が小さいので、高周波磁界による損失が小さくなる。一方、第1コア部33aをB方向（＝上面の法線方向）から見た場合には、磁性体a11の断面積が大きいので、渦電流が流れやすく損失が大きくなる。このように、薄帯部材a10は、高周波磁界による損失に異方性を持つ材料（＝A1方向及びA2方向の損失とB方向の損失が異なる材料）である。従って、これを用いて形成された第1コア部33aでは、これに生じる渦電流が磁束方向の依存性を持つことになる。

[0081] 図10及び図11に戻り、トランス結合されたリアクトル30の説明を続ける。本実施形態のトランス結合されたリアクトル30において、第2コア部33bは、伸長部33b1と主胴体部33b2を持つ。伸長部33b1は、第1コア部33aの上側梁部と下側梁部について、それぞれの側面の少なくとも一部（＝連結部位 α 1及び β 1に相当）を覆うように主胴体部33bから上下方向に張り出している。

[0082] 磁気遮蔽部33cは、上記の連結部位 α 1及び β 1において、第1コア部33aと第2コア部33bの相互間を通る磁束の経路を第1コア部33aの側面方向（＝図12のA2方向に相当）に制限するための部材である。見方を変えると、磁気遮蔽部33cは、図13のA1方向とA2方向との間でその向きを変えようとする磁束については、これを遮蔽することなく通過させる一方、A1方向とB方向との間でその向きを変えようとする磁束については、これを遮蔽するための部材であるということもできる。なお、磁気遮蔽部33cは、本図で示すように、第1コア部33aと主胴体33b2との間に設ければよい。

[0083] このような構成とすることにより、第1コア部33aから第2コア部33bに分流される磁束、並びに、第2コア部33bから第1コア部33aに合流される磁束は、いずれも磁気抵抗の変化しない経路（＝図12のA1方向

からA 2方向に至る経路、または、A 2方向からA 1方向に至る経路)を通してその向きを変えることになる。従って、第1コア部33aを形成する材料として、渦電流による損失に異方性を持つ材料を用いた場合であっても渦電流の発生を抑制することができるので、局所的な発熱を最小限に抑えることが可能となる。なお、磁気遮蔽部33cとしては、銅板などを好適に用いることができる。

[0084] また、主胴体部33b2は、伸長部33b1よりも大きい断面積(=第2コア部33bを貫く磁束に対して垂直な断面の面積)を持つように形成されている。より具体的に述べると、伸長部33b1と主胴体部33b2は、それぞれの外側面が面一となるように形成されており、主胴体部33b2は、第1コア部33aの空洞部を埋めるように、第1コア部33aの内側に向けて突出している。このような構成とすることにより、トランス結合されたりアクトル30のサイズアップを最小限に抑えつつ、第2コア部33bの断面積を増大することができるので、第2コア部33bでの磁気飽和を生じ難くなる。

[0085] なお、本実施形態では、一对の第2コア部33bが第1コア部33aをその両側面方向から挟み込むように設けられている。ただし、必ずしも第2コア部33bを一对設ける必要はなく、少なくとも一方が設けられていれば上記の機能を発揮することが可能である。

[0086] また、本実施形態では、一对の主胴体部33b2が空隙を隔てて対向しているが、空隙の大きさは不問である。また、そもそも、上記の空隙自体が必須の構成要素ではなく、双方の主胴体部33b2が互いに当接するようにそれぞれの厚さを調整しても構わない。

[0087] また、本実施形態では、伸長部33b1が第1コア部33aの側面を上下方向に見て部分的に覆っている形状にはなっているが、全体を覆う形状になっても構わない。

[0088] なお、第1コア部33aの材質としては、ファインメット(登録商標)やNANOMET(登録商標)などのナノ結晶軟磁性材料を用いることが望ま

しく、第2コア部33bの材質としては、リカロイ（登録商標）などの磁性材料を用いることが望ましい。

[0089] <トランス結合されたリアクトル（第2実施形態）>

図13は、トランス結合されたリアクトル30の第2実施形態を示す模式図であり、図14は、トランス結合されたリアクトル30の縦断面図（図13のY1-Y2断面方向から見た側面図）である。本実施形態のトランス結合されたリアクトル30において、コア33は、第1環状部材33dと、第2環状部材33eと、第3環状部材33fとを組み合わせる。なお、第1環状部材33d、第2環状部材33e、及び、第3環状部材33fは、いずれも、渦電流による損失に異方性を持つ同一の材料（例えば、図12を参照）から成る。

[0090] 第1環状部材33dと第2環状部材33eは、互いの一部分同士が隣接するように配置されている。また、第3環状部材33fは、第1環状部材33dと第2環状部材33eの外周に沿って双方を取り囲むように配置されている。

[0091] このようなコア33の作製手順としては、最初に、図12の薄帯部材a10を金型に何周も巻き付けることにより、第1環状部材33dと第2環状部材33eをそれぞれ個別に作製し、これらを隣り合わせて並べた後、両者を捲芯として、図12の薄帯部材a10をさらに何周も巻き付けることにより、第3環状部材33fを作製すればよい。なお、実際にトランス結合されたリアクトル30を形成する際は、コア部33を図13中の上下方向に2つに分離してW字状に成型し、それを組み合わせて使用する。

[0092] 上記構成から成るコア33において、第3環状部材33fは、先述の第1コア部33aとして機能する。また、第1環状部材33dと第2環状部材33eは、先述の第2コア部33bとして機能する。

[0093] なお、第1環状部材33dと第3環状部材33fの重畳部分には、第1巻線31が巻かれている。また、第2環状部材33eと第3環状部材33fの重畳部分には、第2巻線32が巻かれている。すなわち、第1コア部33a

には、その内部に発生させる磁束を互いに打ち消す向きに第1巻線31と第2巻線32が巻かれている。また、第2コア部33bは、これを通る磁束によってトランス結合されたリアクトル30の漏れインダクタンスが生じるように配置されている。これらの点については、先述の第1実施形態（図10）と同様である。

[0094] ここで、第1環状部材33d及び第2環状部材33eのうち、第2コア部33bの両端部に相当する屈曲部位は、第1コア部33aから第2コア部33bに磁束が分流される連結部位 α 2、及び、第2コア部33bから第1コア部33aに磁束が合流される連結部位 β 2として理解することができる。

[0095] 上記の連結部位 α 2及び β 2において、第1コア部33aから第2コア部33bに分流される磁束、並びに、第2コア部33bから第1コア部33aに合流される磁束は、いずれも第1環状部材33d及び第2環状部材33eの屈曲方向に沿ってその向きを変えるだけであり、これが貫く方向の磁気抵抗（＝磁性体の断面積）には何ら変化が生じない。

[0096] 図12に即して述べると、第1コア部33aと第2コア部33bを貫く磁束は、あくまで渦電流による損失の少ないA1方向に沿って進み、連結部位 α 2及び β 2では、第1環状部材33d及び第2環状部材33eの屈曲方向に沿ってA1方向自体がその向きを変える。従って、磁束の分流や合流が生じるときでも、渦電流による損失の大きいB方向の磁束が生じることはない。

[0097] このように、本実施形態のトランス結合されたリアクトル30において、第1コア部33aと第2コア部33bは、それを通る磁束の方向に沿って渦電流による損失が変わらない（＝損失が常に低い値に維持される）ように成型されている。従って、第1環状部材33d、第2環状部材33e、及び、第3環状部材33fを形成する材料（延いては、第1コア部33a及び第2コア部33bを形成する材料）として、渦電流による損失に異方性を持つ材料を用いた場合であっても、渦電流の発生を抑制することができるので、局所的な発熱を最小限に抑えることが可能となる。

- [0098] なお、漏れインダクタンスを調整する必要がある場合には、第1環状部材33dと第2環状部材33eの双方において、断面積を低減するか、もしくは、互いに対向する位置にギャップ部33d1及び33e1を形成し、第2コア部33bに適切なギャップを設けてやればよい。
- [0099] また、本実施形態のトランス結合されたリアクトル30において、コア33は、第3コア部33gをさらに有する。なお、第3コア部33gは、第1コア部33a及び第2コア部33b双方の側面の少なくとも一部を覆い、これを通る磁束によって第1コア部33a及び第2コア部33bに発生する磁束が互いに行き来できるように配置されている。
- [0100] 図13に即してより具体的に述べると、第3コア部33gは、第1環状部材33dと第3環状部材33fの重畳部分、及び、第2環状部材33eと第3環状部材33fの重畳部分（例えば上側梁部及び下側梁部）において、それぞれの側面の少なくとも一部を覆うように接着剤などで貼付されている。図13では第1環状部材33d用と、第2環状部材ようで第3コア部33gが分離されているが、ちょうど図中で両方の第3コア部33gを繋ぐ形、すなわち第1環状部材33d、第2環状部材33e及び第3環状部材33fの3つの少なくとも一部を覆うような構成でもよい。
- [0101] なお、第1環状部材33d、第2環状部材33e及び第3環状部材33fの材質としてはファインメット（登録商標）やNANOMET（登録商標）などのナノ結晶軟磁性材料を用いることが望ましく、第3コア部33gの材質としては、フェライトなどの磁性材料を用いることが望ましい。
- [0102] 先出の図9でも示したように、本構成例の交流電源装置1では、トランス結合されたリアクトル30における負担（コア損）の大きい領域が明確に分かれており、第1コア部33aと第2コア部33bのそれぞれでコア損を生じるタイミングがずれている。
- [0103] より具体的に述べると、 $DUTY = 0.5$ （ $V_{out} = 0$ ）では、トランス結合されたリアクトル30の励磁成分（図9の大破線B3）が最大となるので、基本的には、第1コア部33a（＝第3環状部材33f）にコア損が

生じて発熱する。一方、 $DUTY = 0$ または 1 ($V_{out} = \pm E$) では、トランス結合されたリアクトル 30 の漏れ成分 (図 9 の実線 B 1) が最大となるので、基本的には、第 2 コア部 33 b (= 第 1 環状部材 33 d と第 2 環状部材 33 e) にコア損が生じて発熱する。

[0104] 特に、第 1 環状部材 33 d、第 2 環状部材 33 e、及び、第 3 環状部材 33 f をそれぞれ形成する磁性体 a 11 が鋼板材料である場合、各部材を通る磁束が明確に分離されて、第 1 コア部 33 a と第 2 コア部 33 b それぞれの内部に磁束が閉じ込められる、という特徴がある。

[0105] そこで、第 3 コア部 33 g を設けて第 1 コア部 33 a と第 2 コア部 33 b との相互間で磁束を行き来させることにより、一方の負担 (コア損) が少ないときには、他方から磁束の一部を受け取って、実質的には磁束を貫くコア断面積を増大させることによってその負担 (コア損) を分担することができる。このような負担 (コア損) のバランス化により、トータル的なコア損を低減し、磁気飽和の抑制を実現することが可能となる。

[0106] <トランジスタブリッジ制御>

なお、これまでに説明してきた交流電源装置 1 において、出力電力が小さい領域では、導通損失がほぼ無くなり、スイッチング損失が主となる。そのため、出力電力が小さい領域では、トランジスタブリッジ 20 の駆動周波数 f_x を引き下げることにより、スイッチング損失を低減することが望ましい。

[0107] その際、出力電力が所定の閾値よりも低くなったときには、トランジスタブリッジ 20 を構成する 2 つの PWM 制御用ブリッジのうち、いずれか一方の動作を停止するとよい。このような停止制御を行うことにより、トランス結合されたリアクトル 30 において、通常時には励磁インダクタンスとして機能する部分も平滑リアクトルとして活用することができるので、スイッチング損失を低減するために、トランジスタブリッジ 20 の駆動周波数 f_x を引き下げても、磁気飽和を抑制することが可能になる。

[0108] <オンデューティ制限>

また、交流電源装置 1 は、交流出力電圧 V_{out} と所定の閾値 ($\pm V_{limit}$) との比較結果などに応じて、スイッチ素子 21~24 のオンデューティ DUTY に制限が掛けられる構成にするとよい。図 15 に即してより具体的に述べると、交流出力電圧 V_{out} の出力波形において、特に、交流出力電圧 V_{out} が最大値または最小値 ($\pm E$) に近い領域 ($|V_{out}| > V_{limit}$) では、オンデューティ DUTY の上限値または下限値を制限するとよい。このようなオンデューティ制限を行うことにより、交流出力波形の歪みや中性点電圧 V_X の脈動が生じるものの、これと引き換えにスイッチング損失を低減させることができるので、交流電源装置 1 全体の効率を向上させることが可能となる。

[0109] <ワイドバンドギャップ半導体 (SiC、GaN) の適用>

また、トランジスタブリッジ 20 を形成するスイッチ素子 21~24 については、少なくともその一つがワイドバンドギャップ半導体 (SiC 系半導体または GaN 系半導体など) から成ることが望ましい。

[0110] このように、SiC 系半導体 (MOSFET など) または GaN 系半導体 (高電子移動度トランジスタや MOSFET など) から成るスイッチ素子であれば、Si 系半導体から成るスイッチ素子と比べて、その出力容量や帰還容量といった寄生容量を低減することができるので、高周波駆動時におけるスイッチング損失の増大を抑制することができる。

[0111] また、トランス結合されたリアクトル 30 については、先の実施形態を採用することにより、電流が大きく (すなわち電力が大きく)、通常のチョークコイルを使用した場合には磁気飽和が生じやすい場合においても、これを小型に作り込むことができる。従って、小型・高効率で大電力の交流電源装置 1 を実現することが可能となる。

[0112] また、上記のスイッチ素子として SiC-MOSFET を用いれば、低オン抵抗と縦型構造による高い熱伝導率が得られる。従って、大電流・大電力の交流電源装置 1 を実現することが可能となる。

[0113] また、SiC-MOSFET は、ボディダイオードの逆回復電流が小さく

、かつ、寄生容量が小さいので、電流の実効値を低く抑えることができ、スイッチ素子やパターンの導通損失、並びに、トランス結合されたリアクトル 30 の銅損を低減することが可能となる。

[0114] このように、ワイドバンドギャップ半導体から成るスイッチ素子は、高耐圧でありながらも、低オン抵抗・低スイッチング損失であり、かつ、高温時にもその傾向が比較的保持される。そのため、これまでに説明してきたインバータ方式のように、入力電圧及びスイッチ素子への直接印加電圧が高い場合でも、十分に熱的に許容される動作が可能になる。

[0115] <その他の変形例>

なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

産業上の利用可能性

[0116] 本明細書中に開示されている交流電源装置は、民生機器や産業機器だけでなく車載機器などの非常に幅広い分野で利用することが可能である。

符号の説明

[0117] 1 交流電源装置
 11、12 入力コンデンサ
 20＊、20 トランジスタブリッジ
 20＊1、20＊2 PWM制御用ブリッジ
 21＊、22＊、23＊、24＊、21～24 スwitch素子
 30＊、30 トランス結合されたリアクトル
 31＊、31 第1巻線
 32＊、32 第2巻線

3 3 *, 3 3 コア

3 3 a 第 1 コア部

3 3 b 第 2 コア部

3 3 b 1 伸長部（連結部位に相当）

3 3 b 2 主胴体部

3 3 c 磁気遮蔽部

3 3 d 第 1 環状部材

3 3 d 1 ギャップ部

3 3 e 第 2 環状部材

3 3 e 1 ギャップ部

3 3 f 第 3 環状部材

3 3 g 第 3 コア部

4 0 *, 4 0 平滑コンデンサ

E 1 直流電源

R L *, R L 負荷

L m 1、L m 2 励磁インダクタンス

L s *, L s 1、L s 2、L s 平滑リアクトル

T * 単巻変圧器

a 1 0 薄帯部材

a 1 1 磁性体

a 1 2 絶縁体

請求の範囲

- [請求項1] 第1電源ノードと第2電源ノードとの間に直列接続され、相互間の接続ノードを3相出力の中性点とするように直列接続された少なくとも2つの入力コンデンサと、
- 前記第1電源ノードと前記第2電源ノードとの間に直列接続され、それぞれ2つのスイッチ素子を含む第1及び第2のPWM制御用ブリッジから構成された3相のトランジスタブリッジと、
- 前記3相のトランジスタブリッジそれぞれの出力端に接続された3相のトランスと、
- 前記3相のトランスそれぞれに接続された3相のリアクトルと、
- 前記3相のリアクトルそれぞれに接続された3相の平滑コンデンサと、
- を有する交流電源装置であって、
- 前記3相のトランスは、同一巻き線の単巻変圧器であって、それぞれ、コアと、各一端が前記第1及び第2のPWM制御ブリッジそれぞれの出力端に接続され前記コアを介して相互に結合され、各他端が前記リアクトルの前記平滑コンデンサとは逆側に接続された第1及び第2の巻線を含み、
- 前記第1及び第2の巻線は、前記コア内に発生させる磁束を互いに打ち消す向きにそれぞれ巻かれていることを特徴とする、交流電源装置。
- [請求項2] 前記第1及び第2のPWM制御用ブリッジは、互いに1／2周期分の位相差を持って各スイッチ素子をオン／オフさせることを特徴とする、請求項1に記載の交流電源装置。
- [請求項3] 前記3相のトランス及び前記3相のリアクトルが、その両者の機能を有する3相のトランス結合されたリアクトルとして形成されていることを特徴とする、請求項1または請求項2に記載の交流電源装置。
- [請求項4] 前記コアは、第1のコア部と第2のコア部を少なくとも組み合わせ

て成り、

前記第 1 及び第 2 の巻線は、前記第 1 のコア部に対して前記第 1 のコア部内に発生される磁束を互いに打ち消す向きにそれぞれ巻かれていることを特徴とする、請求項 3 に記載の交流電源装置。

[請求項 5]

前記第 1 のコア部は、高周波磁界による損失に異方性を持つ材料から成り、

前記第 2 のコア部は、前記第 1 のコア部の側面の少なくとも一部を覆い、これを通る磁束によって前記トランス結合されたリアクトルの漏れインダクタンスが生じるように配置されており、

前記コアは、前記第 1 のコア部と前記第 2 のコア部の相互間を通る磁束の経路を、前記第 1 のコア部の側面方向に制限するための磁気遮蔽部をさらに有することを特徴とする、請求項 4 に記載の交流電源装置。

[請求項 6]

前記コアは第 3 のコア部をさらに有し、

前記第 1 及び第 2 のコア部は、高周波磁界による損失に異方性を持つ材料から成り、かつこれを通る磁束の方向に沿ってその高周波磁界による損失が変わらないように成型されており、

前記第 2 のコア部は、これを通る磁束によって前記トランス結合されたリアクトルの漏れインダクタンスが生じるように配置されており、

前記第 3 のコア部は、前記第 1 及び第 2 のコア部双方の側面の少なくとも一部を覆い、これを通る磁束によって前記第 1 及び第 2 のコア部に発生する磁束が互に行き来できるように配置されていることを特徴とする、請求項 4 に記載の交流電源装置。

[請求項 7]

出力電力に応じて、前記第 1 及び第 2 の PWM 制御用ブリッジの一方の動作を停止し、かつ、前記スイッチ素子の駆動周波数が変化されることを特徴とする、請求項 1 ～請求項 6 のいずれか一項に記載の交流電源装置。


- [請求項8] 出力電圧に応じて、前記スイッチ素子のオンデューティに制限が掛けられることを特徴とする、請求項1～請求項7のいずれか一項に記載の交流電源装置。
- [請求項9] 前記スイッチ素子がワイドバンドギャップ半導体から成ることを特徴とする、請求項1～請求項8のいずれか一項に記載の交流電源装置。
- [請求項10] 第1電源ノードと第2電源ノードとの間に直列接続された2つの入力コンデンサと、
前記第1電源ノードと前記第2電源ノードとの間に直列接続され、それぞれ2つのスイッチ素子を含む第1及び第2のPWM制御用ブリッジと、
前記第1及び前記第2のPWM制御用ブリッジそれぞれの出力端に一端が接続され、他端が負荷の一端に接続されるトランスと、
を有する交流電源装置であって、
前記負荷の他端を前記2つの入力コンデンサの相互間の接続ノードに接続したことを特徴とする、交流電源装置。
- [請求項11] 前記負荷に並列接続された平滑コンデンサを有することを特徴とする、請求項10に記載の交流電源装置。
- [請求項12] 前記3相のリアクトルの他端にそれぞれ接続される中性点を有する3相の負荷回路を有し、前記中性点を前記2つの入力コンデンサの接続点に接続することを特徴とする、請求項1に記載の交流電源装置。
- [請求項13] 電源装置に用いるトランス結合されたリアクトルであって、
前記トランス結合されたリアクトルは、環状に形成された第1コア部と、
前記第1コア部の環状内に一部が密着するように配置され、前記第1コア部とともに第1巻線に巻かれる第2コア部と、
前記第1コア部の環状内に一部が密着するように配置され、前記第1コア部とともに第2巻線に巻かれる第3コア部と、

前記第 1 コア部と前記第 2 コア部の側面の少なくとも一部を覆い、
これを通る磁束によって前記第 1 コア部及び前記第 2 コア部に発生する磁束が互いに行き来できるように配置された第 4 コアと、


前記第 1 コア部と前記第 3 コア部の側面の少なくとも一部を覆い、
これを通る磁束によって前記第 1 コア部及び前記第 3 コア部に発生する磁束が互いに行き来できるように配置された第 5 コアと、

を有する事を特徴とするトランス結合されたリアクトル。


[図1]




[図2A]




[図2B]




[図3]




[図4]




[図5]




[図6]




[図7]




[図11]




[図12]




30



[図14]



[図15]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2018/042153

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl. H02M7/48 (2007.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl. H02M7/48

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996

Published unexamined utility model applications of Japan 1971-2019

Registered utility model specifications of Japan 1996-2019

Published registered utility model applications of Japan 1994-2019

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2016-540475 A (SMA SOLAR TECHNOLOGY AG) 22 December 2016, paragraphs [0027]-[0039], fig. 1, 2 & US 2016/0254783 A1, paragraphs [0035]-[0047], fig. 1, 2 & WO 2015/071378 A1	10, 11 1-9, 12, 13
Y	JP 63-59771 A (SHINKO ELECTRIC CO., LTD.) 15 March 1988, page 1, lower right column, fig. 3 (Family: none)	10, 11
A	JP 4-355906 A (YOKOGAWA ELECTRIC CORPORATION) 09 December 1992, entire text, all drawings (Family: none)	1-13

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 22.01.2019	Date of mailing of the international search report 29.01.2019
Name and mailing address of the ISA/ Japan Patent Office 3-4-3, Kasumigaseki, Chiyoda-ku, Tokyo 100-8915, Japan	Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2018/042153

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2013-172562 A (OMRON CORPORATION) 02 September 2013, entire text, all drawings (Family: none)	1-13

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H02M7/48(2007.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H02M7/48

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2019年
日本国実用新案登録公報	1996-2019年
日本国登録実用新案公報	1994-2019年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	JP 2016-540475 A（エスエムエイ ソーラー テクノロジー アク ティエンゲゼルシャフト）2016.12.22, [0027]-[0039], 図1, 2 & US 2016/0254783 A1, [0035]-[0047], 図1, 2 & WO 2015/071378 A1	10, 11 1-9, 12, 13
Y	JP 63-59771 A（神鋼電機株式会社）1988.03.15, 第1頁右下欄、図 3（ファミリーなし）	10, 11
A	JP 4-355906 A（横河電機株式会社）1992.12.09, 全文, 全図（ファ ミリーなし）	1-13

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

22.01.2019

国際調査報告の発送日

29.01.2019

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

麻生 哲朗

5G

2953

電話番号 03-3581-1101 内線 3526

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2013-172562 A (オムロン株式会社) 2013. 09. 02, 全文, 全図 (ファミリーなし)	1-13