

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第6022262号  
(P6022262)

(45) 発行日 平成28年11月9日(2016.11.9)

(24) 登録日 平成28年10月14日(2016.10.14)

(51) Int.Cl.		F I	
<b>H03F</b>	<b>1/42</b>	<b>(2006.01)</b>	H03F 1/42
<b>H03F</b>	<b>1/34</b>	<b>(2006.01)</b>	H03F 1/34
<b>H03F</b>	<b>3/68</b>	<b>(2006.01)</b>	H03F 3/68 Z

請求項の数 10 (全 31 頁)

(21) 出願番号	特願2012-189400 (P2012-189400)	(73) 特許権者	000128094
(22) 出願日	平成24年8月30日 (2012. 8. 30)		株式会社エヌエフ回路設計ブロック
(65) 公開番号	特開2013-66176 (P2013-66176A)		神奈川県横浜市港北区綱島東6丁目3番20号
(43) 公開日	平成25年4月11日 (2013. 4. 11)	(74) 代理人	100083725
審査請求日	平成27年8月24日 (2015. 8. 24)		弁理士 畝本 正一
(31) 優先権主張番号	特願2011-190462 (P2011-190462)	(74) 代理人	100140349
(32) 優先日	平成23年9月1日 (2011. 9. 1)		弁理士 畝本 継立
(33) 優先権主張国	日本国 (JP)	(74) 代理人	100153305
			弁理士 畝本 卓弥
		(72) 発明者	曾布川 慎吾
			横浜市港北区綱島東6丁目3番20号
			株式会社エヌエフ回路設計ブロック内

最終頁に続く

(54) 【発明の名称】 増幅回路および帰還回路

(57) 【特許請求の範囲】

【請求項1】

個別に負帰還をかけるとともに直列に接続された複数の増幅器と、  
前記複数の増幅器に含まれる出力側の増幅器の出力側と入力側の増幅器の入力側に接続された帰還手段とを含み、

前記複数の増幅器の各々は反転増幅器または非反転増幅器であり、前記複数の増幅器は奇数個の反転増幅器を含むことを特徴とする、

増幅回路。

【請求項2】

前記複数の増幅器は、非反転増幅器である前記入力側の増幅器と、反転増幅器である前記出力側の増幅器の、2個の増幅器で構成されることを特徴とする、

請求項1に記載の増幅回路。

【請求項3】

直列に接続された複数の増幅器と、

前記複数の増幅器に含まれる出力側の増幅器の出力側と入力側の増幅器の入力側に接続された帰還手段を含み、

前記複数の増幅器に含まれる入力側の増幅器は増幅素子を用いたフォロア回路または増幅素子による増幅器であり、

前記複数の増幅器に含まれる入力側の増幅器以外の増幅器は、個別に負帰還をかけた反転増幅器または個別に負帰還をかけた非反転増幅器であり、

前記複数の増幅器に含まれる入力側の増幅器が増幅素子を用いたフォロア回路または非反転の増幅素子による増幅器のときには個別に負帰還をかけた反転増幅器は奇数個であり

前記複数の増幅器に含まれる入力側の増幅器が反転の増幅素子による増幅器のときには個別に負帰還をかけた反転増幅器はゼロまたは偶数個であり、かつ個別に負帰還をかけた非反転増幅器と個別に負帰還をかけた反転増幅器との和が1個以上であることを特徴とする、

増幅回路。

【請求項4】

前記入力側の増幅器の入力電圧をバッファ増幅器と積分器を介して反転加算して、  
前記増幅素子の入力と出力の間の電位差を補償することを特徴とする、  
請求項3に記載の増幅回路。

10

【請求項5】

回路構成が前記入力側の増幅器と同じであり、入力電位が固定された他の回路をさらに備え、

前記入力側の増幅器の前記増幅素子の出力から前記他の回路の増幅素子の出力を差し引くことにより、または前記他の回路の前記増幅素子の出力から前記入力側の増幅器の前記増幅素子の出力を差し引くことにより、前記入力側の増幅器の前記増幅素子の入力と出力の間の電位差を補償することを特徴とする、

請求項3に記載の増幅回路。

20

【請求項6】

前記出力側の増幅器の出力側に出力バッファを備えることを特徴とする、  
請求項1ないし請求項5のいずれかに記載の増幅回路。

【請求項7】

増幅器とともに用いられる帰還回路であって、第1の抵抗と、第1のコンデンサと、バッファ増幅器と、第2の抵抗と第2のコンデンサの並列回路と、を備え、

前記増幅器の出力側に前記第1の抵抗の一端が接続され、この第1の抵抗の他端に前記第1のコンデンサの一端とバッファ増幅器の入力側が接続され、前記第1のコンデンサの他端が交流的に接地され、前記バッファ増幅器の出力側に、前記並列回路の一端が接続され、前記並列回路の他端が前記増幅器の入力側に接続され、前記第1の抵抗の抵抗値と前記第1のコンデンサの容量値の積を前記第2の抵抗の抵抗値と前記第2のコンデンサの容量値の積に等しくしたことを特徴とする、

30

帰還回路。

【請求項8】

増幅器とともに用いられる帰還回路であって、第1の抵抗と、第1のコンデンサと、第2の抵抗と第2のコンデンサの並列回路と、を備え、

前記増幅器の出力側に前記第1の抵抗の一端が接続され、この第1の抵抗の他端に前記第1のコンデンサの一端と前記並列回路の一端が接続され、前記第1のコンデンサの他端が交流的に接地され、前記並列回路の他端が前記増幅器の入力側に接続され、前記第1の抵抗の抵抗値と前記第1のコンデンサの容量値の積を前記第2の抵抗の抵抗値と前記第2のコンデンサの容量値の積に等しくしたことを特徴とする、

40

帰還回路。

【請求項9】

帰還手段として、請求項7または請求項8に記載の前記帰還回路を備えることを特徴とする、

増幅回路。

【請求項10】

前記増幅回路は、電流増幅器、電圧増幅器、チャージアンプ、フォトダイオード用のトランスインピーダンスアンプを構成することを特徴とする、

請求項1ないし請求項6のいずれかに記載、または請求項9に記載の増幅回路。

50

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電流増幅器、電圧増幅器やチャージアンプ、フォトダイオード用のトランスインピーダンスアンプ等の増幅回路、および帰還回路に関するものである。

【背景技術】

【0002】

演算増幅器（OPアンプ）を用いて電流増幅器（電流 - 電圧変換器）を構成することが慣用的に行われている。図15の（a）は電流増幅器を示している。

【0003】

この電流増幅器において、OPアンプの開ループ利得が大きい周波数領域では、電圧出力  $V_{out}$ 、電流入力  $I_{in}$  および帰還抵抗  $R_f$  に、

【数1】

$$V_{out} = - (I_{in} \times R_f) \dots\dots\dots (1)$$

という関係が有り、電流増幅率は帰還抵抗  $R_f$  によって決定される。一例として、帰還抵抗  $R_f$  が  $1 [G]$  のとき、電流入力  $I_{in}$  に  $+1 [nA]$  の電流が流れると、電圧出力  $V_{out}$  には  $-1 [V]$  の電圧が発生し、また  $-1 [nA]$  の電流が流れると、電圧出力  $V_{out}$  には  $+1 [V]$  の電圧が発生する。

【0004】

このような電流増幅器において、電流入力（OPアンプの反転入力 = 仮想接地点）  $I_{in}$  に反転入力容量  $C_{sin}$ （入力ケーブルの容量、OPアンプ入力端子容量、浮遊容量等）が存在している場合には、帰還容量  $C_f$  を

【数2】

$$C_f \doteq \sqrt{\frac{C_{sin}}{2\pi \cdot R_f \cdot f_t}} \dots\dots\dots (2)$$

とすれば、平坦な（つまりピークや、中だるみや、肩特性の劣化等が無い）周波数特性で、かつ最も広い帯域幅  $f_c$  が得られる（非特許文献1の式3）。このときの帯域幅  $f_c$  は

【数3】

$$f_c \doteq \sqrt{\frac{f_t}{2\pi \cdot C_{sin} \cdot R_f}} \dots\dots\dots (3)$$

となる（非特許文献1の式4）。

【0005】

ここで、 $f_t$  はOPアンプのゲイン帯域幅積（ユニティ・ゲイン帯域幅、ゲイン・バンド幅積）であり、上式の関係は、OPアンプの低周波数領域における開ループ利得が十分に大きいこと（例えば、 $1000 [倍]$ 、すなわち  $60 [dB]$  以上）が前提である。

【0006】

なお、一般的な同軸ケーブルは  $1 [m]$  あたり  $100 [pF]$  程度の静電容量を有するので、このような同軸ケーブルで電流信号源から電流増幅器までの間を接続し、接続した同軸ケーブルが  $10 [m]$  程度であると、反転入力容量  $C_{sin}$  は  $1000 [pF]$  程度になる。

【0007】

電流増幅器等の広帯域化のために、特許文献1に示すような技術が用いられている。この特許文献1に示す増幅器では、電流帰還型OPアンプを用いており、反転入力の前に高入力インピーダンスを有するバッファを設け、非反転入力の前には積分器を設けている。

10

20

30

40

50

## 【0008】

また、非特許文献2は高増幅率（電流増幅率： $10^9 [V/A] = 1 [G]$ ）でしかも低ノイズである電流増幅器のデータシートを示している。

## 【先行技術文献】

## 【特許文献】

## 【0009】

【特許文献1】特開2005-064903号公報

## 【非特許文献】

## 【0010】

【非特許文献1】National Semiconductor社 アプリケーションノート AN-1803 10  
「Design Considerations for a Transimpedance Amplifier」 (<http://www.national.com/an/AN/AN-1803.pdf>)

【非特許文献2】FEMTO Messtechnik GmbH社 LCA-4K-1G データシート ([http://www.femto.de/datasheet/DE-LCA-4K-1G\\_5.pdf](http://www.femto.de/datasheet/DE-LCA-4K-1G_5.pdf))

## 【発明の概要】

## 【発明が解決しようとする課題】

## 【0011】

従来の増幅器には、次のような課題があった。

## 【0012】

(1) 増幅器の特性が、反転入力容量  $C_{sin}$  の影響を受ける。

20

## 【0013】

(1-1) 平坦な周波数特性が得られない。

## 【0014】

図15の(a)に示す電流増幅器では、入力信号ケーブルの長さ等によって、反転入力容量  $C_{sin}$  が異なる場合、帰還容量  $C_f$  を固定すると、平坦な周波数特性が得られない。この様子を図16の(a)～図16の(d)および図17の(a)～図17の(d)に示す。図16の(a)は、小さな反転入力容量  $C_{sin}$  に適する帰還容量  $C_f$  にすると、反転入力容量  $C_{sin}$  が大きいとき、周波数特性にピークが生じることを示している。また、図17の(a)は、大きな反転入力容量  $C_{sin}$  に適する帰還容量  $C_f$  にすると、反転入力容量  $C_{sin}$  が小さいとき、周波数特性の肩特性が劣化する様子を示している。また図16の(b)～図16の(d)では、小さな反転入力容量  $C_{sin}$  に適する帰還容量  $C_f$  にすると、反転入力容量  $C_{sin}$  が大きいとき、パルス応答波形にオーバシュートが生じることを示している。図17の(b)～図17の(d)では逆に、大きな反転入力容量  $C_{sin}$  に適する帰還容量  $C_f$  にすると、反転入力容量  $C_{sin}$  が小さいとき、パルス応答波形の立ち上がりが、なまってしまう様子を示している。

30

## 【0015】

また、非特許文献1に示すように、フォトダイオード用のトランスインピーダンスアンプとして用いる場合の回路構成では同様の課題がある。また、電流を積分して電荷を知るために慣用されているチャージアンプにおいても、既述の電流増幅器と同様の課題を有する。

40

## 【0016】

このような課題は電圧増幅器の場合にも同様に、反転入力容量  $C_{sin}$  が大きい場合に生じる。例えば、多くの入力信号を反転加算する回路では、図19に示すように仮想接地点の配線が長くなるため浮遊容量が大きくなるので、同様の課題を有する場合がある。

## 【0017】

(1-2) 帯域幅  $f_c$  が劣化する。

## 【0018】

図15の(a)に示す電流増幅器において、異なった反転入力容量  $C_{sin}$  が設定される度、その都度、帰還容量  $C_f$  を調整する場合であっても、反転入力容量  $C_{sin}$  が大き

50

くなるにつれて、帯域幅  $f_c$  が狭くなる（既述の式（3）、および非特許文献1の式4参照、帯域幅  $f_c$  は反転入力容量  $C_{s_{in}}$  の平方根と反比例する。）という不都合がある。この様子を、図18の（a）～図18の（d）に示す。

【0019】

なお、図16の（a）～図16の（d）、図17の（a）～図17の（d）、図18の（a）～図18の（d）の周波数特性やパルス応答波形は、図15の（b）に示すように構成された電圧増幅器を用いて測定した。この測定に用いた測定回路では、帰還回路8によって等価的に端子間容量をゼロとした抵抗値  $1[G]$  の帰還抵抗  $R_f$  や利得抵抗  $R_g$  を使用し、帰還回路12によって可変の帰還容量を実現している。この測定回路は、利得： $-1$ 〔倍〕の反転増幅器であるが、 $1[G]$  の利得抵抗  $R_g$  によって、入力電圧をインピーダンス  $1[G]$  の電流源に変換して印加した電流増幅器と見なすこともできるので、電流増幅器としての性能を知ることができる。

10

【0020】

（2）帰還抵抗  $R_f$  の端子間容量  $C_{s_{Rf}}$  の影響で、帯域幅  $f_c$  が劣化する。

【0021】

反転入力容量  $C_{s_{in}}$  が十分に小さく、帰還容量  $C_f$  が不要の場合であっても、帰還抵抗  $R_f$  の端子間には浮遊容量によって、図20に示すように、端子間容量  $C_{s_{Rf}}$  が存在する。この場合、帯域幅  $f_c$  は、

【数4】

$$f_c \doteq \frac{1}{2\pi \cdot C_{s_{Rf}} \cdot R_f} \dots\dots\dots (4)$$

20

となる。このため、特に帰還抵抗  $R_f$  が大きい場合には、帯域幅  $f_c$  が大幅に劣化する。例えば、帰還抵抗  $R_f = 1[G]$  の場合は、帰還抵抗  $R_f$  の端子間容量  $C_{s_{Rf}}$  が  $0.1[pF]$  程度の小さい値であっても、帯域幅  $f_c = 1.59[kHz]$  に劣化してしまう。なお一般的なチップ抵抗器の端子間容量  $C_{s_{Rf}}$  は、 $0.1[pF]$  程度である。

【0022】

増幅器には構成上、増幅素子の入力容量や配線容量等が存在し、反転入力容量  $C_{s_{in}}$  をゼロにすることはできないので、既述の（1-2）や（2）の要因によって帯域幅  $f_c$  が劣化する。ここで、既述の（1-2）では帯域幅  $f_c$  が帰還抵抗  $R_f$  の平方根に反比例するので、帰還抵抗  $R_f$  の影響は比較的少ない。既述の（2）では帯域幅  $f_c$  は帰還抵抗  $R_f$  に反比例するため、帰還抵抗  $R_f$  が大きいことによる帯域幅  $f_c$  の劣化の影響が比較的大きい。

30

【0023】

（3）電流帰還型OPアンプを使用できない。

【0024】

図15の（a）に示す電流増幅器では、電流帰還型OPアンプが以下の理由（a）ないし（c）により使用できない。

【0025】

（a）電流帰還型OPアンプには、帰還抵抗  $R_f$  に推奨値（一例として数百〔 $\Omega$ 〕～数千〔 $k\Omega$ 〕）が用いられる。一方、電流増幅器として使用する場合、帰還抵抗  $R_f$  に数十〔 $k\Omega$ 〕～数千〔 $G$ 〕（電流増幅率：数万～数十億）を用いるのが一般的である。このため、電流帰還型OPアンプでは性能、特に高速性を発揮できない。（図21の（e）を参照。なお帰還抵抗  $R_f$  は、フォトダイオード用のトランスインピーダンスアンプでは例えば、 $1[G]$  程度、チャージアンプでは例えば、 $1[M]$  程度が用いられている。）

40

【0026】

（b）帰還容量  $C_f$  によって電流帰還型OPアンプの動作が不安定となる場合がある。反転入力容量  $C_{s_{in}}$  に合わせて帰還容量  $C_f$  を選択する場合、電流帰還型OPアンプでは、帰還容量  $C_f$  がある容量以上（一例として  $10pF$  程度以上）になると動作が不安定に

50

なり、大きな帰還容量  $C_f$  では発振してしまう性質を有している。

【0027】

(c) 電流帰還型 OP アンプの反転入力、入力バイアス電流や入力雑音電流が大きく入力インピーダンスが低い、特に電流増幅率の大きい電流増幅器を構成する場合に、これが大きな誤差要因になる。

【0028】

(4) 大きな帰還抵抗  $R_f$  を使用できない。

【0029】

特許文献 1 では OP アンプの反転入力に積分器が接続されている。ここで積分器の入力抵抗は、その入力に接続されている積分抵抗の値そのものとなる。電流増幅器の電流増幅率は、帰還抵抗  $R_f$  によって決まる。積分器が接続されている場合、積分器の入力抵抗に流入電流が分流するため、電流増幅率が低下するという課題がある。このため、積分器の積分抵抗の値は、帰還抵抗  $R_f$  に対して十分に大きい必要がある。

10

【0030】

しかし電流増幅率が高い、すなわち帰還抵抗  $R_f$  が大きい場合には、積分器の積分抵抗としてこの値を超える抵抗が必要となる。しかしながら、帰還抵抗  $R_f$  が  $1 \text{ [G]}$  では、この抵抗値より大きい値の抵抗値として  $100 \text{ [G]}$  を想定すると、このような抵抗値は一般的なプリント基板の絶縁抵抗を超える値となる。これは現実的ではない。

【0031】

このため、特許文献 1 に示す増幅器等では、帰還抵抗  $R_f$  に対して積分器の積分抵抗の値を十分に大きくする必要がある。このため、帰還抵抗  $R_f$  の値には、自ずと制限を生じるとい課題がある。

20

【0032】

そこで、本発明の目的は、上記の課題 (1) ~ (4) のいずれか一つ以上を解決できる、増幅回路および帰還回路を提供することである。

【課題を解決するための手段】

【0033】

上記課題を解決した本発明の増幅回路および帰還回路の構成は、以下の通りである。

【0034】

(1) 個別に負帰還をかけるとともに直列に接続された複数の増幅器と、前記複数の増幅器に含まれる出力側の増幅器の出力側と入力側の増幅器の入力側に接続された帰還手段とを含み、前記複数の増幅器の各々は反転増幅器または非反転増幅器であり、前記複数の増幅器は奇数個の反転増幅器を含むことを特徴とする、増幅回路。

30

【0035】

(2) 前記複数の増幅器は、非反転増幅器である前記入力側の増幅器と、反転増幅器である前記出力側の増幅器の、2 個の増幅器で構成されることを特徴とする、(1) に記載の増幅回路。

【0036】

(3) 直列に接続された複数の増幅器と、前記複数の増幅器に含まれる出力側の増幅器の出力側と入力側の増幅器の入力側に接続された帰還手段を含み、前記複数の増幅器に含まれる入力側の増幅器は増幅素子を用いたフォロア回路または増幅素子による増幅器であり、前記複数の増幅器に含まれる入力側の増幅器以外の増幅器は、個別に負帰還をかけた反転増幅器または個別に負帰還をかけた非反転増幅器であり、前記複数の増幅器に含まれる入力側の増幅器が増幅素子を用いたフォロア回路または非反転の増幅素子による増幅器のときには個別に負帰還をかけた反転増幅器は奇数個であり、前記複数の増幅器に含まれる入力側の増幅器が反転の増幅素子による増幅器のときには個別に負帰還をかけた反転増幅器はゼロまたは偶数個であり、かつ個別に負帰還をかけた非反転増幅器と個別に負帰還をかけた反転増幅器との和が 1 個以上であることを特徴とする、増幅回路。

40

【0037】

(4) 前記入力側の増幅器の入力電圧をバッファ増幅器と積分器を介して反転加算して

50

、前記増幅素子の入力と出力の間の電位差を補償することを特徴とする、(3)に記載の増幅回路。

【0038】

なお上記の「増幅素子による増幅器」は、FETによるソース接地増幅器、FETによるゲート接地増幅器、バイポーラトランジスタによるエミッタ接地増幅器やベース接地増幅器、真空管によるカソード接地増幅器やグリッド接地増幅器、その他の増幅素子による増幅器を含むものとする。基本的には増幅素子による、利得の絶対値が1を超える増幅器である。増幅器単体では負帰還をかけていないもの(局部負帰還を除く)を意味し、必要に応じて高速化等のための回路を付加したり、複数段の増幅器を用いて一つの増幅器を構成することも可能である。この「増幅素子による増幅器」の用語の定義は、第4の実施の形態における「増幅素子による増幅器」の用語定義に通じている。

10

【0039】

(5)回路構成が前記入力側の増幅器と同じであり、入力電位が固定された他の回路をさらに備え、前記入力側の増幅器の前記増幅素子の出力から前記他の回路の増幅素子の出力を差し引くことにより、または前記他の回路の前記増幅素子の出力から前記入力側の増幅器の前記増幅素子の出力を差し引くことにより、前記入力側の増幅器の前記増幅素子の入力と出力の間の電位差を補償することを特徴とする、(3)に記載の増幅回路。

【0040】

(6)前記出力側の増幅器の出力側に出力バッファを備えることを特徴とする、(1)ないし(5)のいずれかに記載の増幅回路。

20

【0041】

(7)増幅器とともに用いられる帰還回路であって、第1の抵抗と、第1のコンデンサと、バッファ増幅器と、第2の抵抗と第2のコンデンサの並列回路と、を備え、前記増幅器の出力側に前記第1の抵抗の一端が接続され、この第1の抵抗の他端に前記第1のコンデンサの一端とバッファ増幅器の入力側が接続され、前記第1のコンデンサの他端が交流的に接地され、前記バッファ増幅器の出力側に、前記並列回路の一端が接続され、前記並列回路の他端が前記増幅器の入力側に接続され、前記第1の抵抗の抵抗値と前記第1のコンデンサの容量値の積を前記第2の抵抗の抵抗値と前記第2のコンデンサの容量値の積に等しくしたことを特徴とする、帰還回路。

【0042】

30

(8)増幅器とともに用いられる帰還回路であって、第1の抵抗と、第1のコンデンサと、第2の抵抗と第2のコンデンサの並列回路と、を備え、前記増幅器の出力側に前記第1の抵抗の一端が接続され、この第1の抵抗の他端に前記第1のコンデンサの一端と前記並列回路の一端が接続され、前記第1のコンデンサの他端が交流的に接地され、前記並列回路の他端が前記増幅器の入力側に接続され、前記第1の抵抗の抵抗値と前記第1のコンデンサの容量値の積を前記第2の抵抗の抵抗値と前記第2のコンデンサの容量値の積に等しくしたことを特徴とする、帰還回路。

【0045】

(9)帰還手段として、(7)または(8)に記載の前記帰還回路を備えることを特徴とする、増幅回路。

40

【0046】

(10)前記増幅回路は、電流増幅器、電圧増幅器、チャージアンプ、フォトダイオード用のトランスインピーダンスアンプを構成することを特徴とする、

(1)ないし(6)のいずれかに記載、または(9)に記載の増幅回路。

【発明の効果】

【0047】

本発明の増幅回路または帰還回路によれば、下記のいずれか一以上の効果が得られる。

【0048】

(1)増幅回路の性能が、反転入力容量 $C_{sin}$ の影響を受けない。

50

## 【0049】

(1-1) 帰還容量  $C_f$  が小容量の固定値であっても、反転入力容量  $C_{sin}$  が異なることによる周波数特性の肩特性の劣化やピークがほとんど生じない。つまり、反転入力容量  $C_{sin}$  が異なることによる周波数特性の平坦性の変化が小さく、最適な周波数特性を維持できる。

## 【0050】

(1-2) 反転入力容量  $C_{sin}$  を補償するための帰還容量  $C_f$  を小さくでき、または省略でき、反転入力容量  $C_{sin}$  が増加した場合であっても帯域幅  $f_c$  の低下を抑制できる。これにより、広い帯域幅  $f_c$  を実現できる。特に反転入力容量  $C_{sin}$  が小さい場合に、その効果が顕著となる。

10

## 【0051】

(2) 本発明の帰還回路によれば、帰還抵抗  $R_f$  の端子間容量  $C_{s_{Rf}}$  の影響による帯域幅  $f_c$  の劣化を防止でき、広い帯域幅  $f_c$  を実現できる。特に帰還抵抗  $R_f$  が大きい場合には、その効果が顕著である。さらにもう一種類の本発明の帰還回路では、端子間容量  $C_{s_{Rf}}$  よりもかなり小さい静電容量を帰還抵抗  $R_f$  に並列に接続することもでき、周波数特性やパルス応答波形をより最適化できる。また、従来技術では実現困難な小さな容量を実現でき、容量を容易に連続可変できる。

## 【0052】

(3) 増幅回路の一部に電流帰還型 OP アンプを使用することが可能であり、電流帰還型 OP アンプが持つ広帯域という特徴を活かすことができる。

20

## 【0053】

(4) 帰還抵抗  $R_f$  の大きさに制限を受けることがない。

## 【図面の簡単な説明】

## 【0054】

【図1】第1の実施の形態に係る増幅回路を示す図である。

【図2】図1の(b)の帰還抵抗  $R_f = 1 [G]$  時の周波数特性例・パルス応答波形例、反転入力容量  $C_{sin}$  の影響を示す図である。

【図3】第2の実施の形態に係る増幅回路を示す図である。

【図4】第2の実施の形態に係る増幅回路の代表的な特性を示す図である。

【図5】第3の実施の形態に係る増幅回路を示す図である。

30

【図6】第3の実施の形態に係る増幅回路の代表的な特性を示す図である。

【図7】第4の実施の形態に係る増幅回路を示す図である。

【図8】第4の実施の形態に係る増幅回路の代表的な特性を示す図である。

【図9】第5の実施の形態に係る増幅回路を示す図である。

【図10】第6の実施の形態に係る帰還回路を示す図である。

【図11】第6の実施の形態に係る帰還回路の代表的な特性や周波数特性測定回路を示す図である。

【図12】第7の実施の形態に係る帰還回路を示す図である。

【図13】第8の実施の形態に係る増幅回路および特性を示す図である。

【図14】第9の実施の形態に係る増幅回路の応用例を示す図である。

40

【図15】従来の電流増幅器を示す図である。

【図16】従来の電流増幅器における反転入力容量  $C_{sin}$  の影響を示す図である。

【図17】従来の電流増幅器における反転入力容量  $C_{sin}$  の影響を示す図である。

【図18】従来の電流増幅器における反転入力容量  $C_{sin}$  の影響を示す図である。

【図19】従来の電圧増幅器における反転入力容量  $C_{sin}$  の例を示す図である。

【図20】従来の電流増幅器における帰還抵抗  $R_f$  の端子間容量  $C_{s_{Rf}}$  を示す図である。

【図21】従来の電流増幅器の課題、帯域幅と利得の関係や開ループ利得例を示す図である。

## 【発明を実施するための形態】

## 【0055】

50

〔第1の実施の形態〕

【0056】

第1の実施の形態は、反転入力容量  $C_{sin}$  による周波数特性の変化が小さくかつ広帯域な増幅回路を示している。

【0057】

図1の(a)および図1の(b)は第1の実施の形態に係る増幅回路を示している。図1の(a)は、その原理を示す電流増幅器であり、図1の(b)は、周波数特性・パルス応答測定のために電圧増幅器を構成している。

【0058】

図1の(a)に示す電流増幅器2は本発明の増幅回路の一例であり、複数の増幅器の一例として第1および第2の増幅器を備えている。第1の増幅器として、個別に負帰還をかけた入力側の非反転増幅器  $U_1$  が備えられ、第2の増幅器として、個別に負帰還をかけた出力側の反転増幅器  $U_2$  が備えられ、これらは直列に接続されている。そして、帰還回路4が設けられ、この帰還回路4は帰還手段の一例であって、出力側の増幅器  $U_2$  の出力から入力側の増幅器  $U_1$  の入力に、帰還抵抗  $R_f$  によって負帰還をかけている。なお、 $R_{f1}$  は増幅器  $U_1$  に個別の負帰還をかける帰還抵抗、 $R_{f2}$  は増幅器  $U_2$  に個別の負帰還をかける帰還抵抗、 $R_f$  は帰還回路4の帰還抵抗である。

【0059】

高抵抗の帰還抵抗  $R_f$  を使用して電流増幅器2の電流増幅率を大きくする場合には、入力側の増幅器  $U_1$  にはFET入力のOPアンプを用いて、入力インピーダンスを高くすることが好ましい。

【0060】

良好な周波数特性を得るためには、直列的に接続する増幅器  $U_1$ 、 $U_2$  の帯域幅は、ある程度(一例として10〔倍〕程度)以上の比(スタガ比)を有していることが好ましい。ここでは一例として、出力側の増幅器  $U_2$  に電流帰還型OPアンプを用いることにより、入力側の増幅器  $U_1$  よりも広い帯域幅を実現する例を示している。なお、スタガ比以外にも良好な周波数特性を得るための手法は種々存在する。

【0061】

またここでは一例として、入力側の増幅器  $U_1$  の低周波数領域における利得は40〔dB〕(100〔倍〕)、出力側の増幅器  $U_2$  の低周波数領域における利得は60〔dB〕(1000〔倍〕)として、直列的に接続された増幅器からなる電流増幅器2全体の低周波数領域における利得を100〔dB〕(10万〔倍〕)とした例を示すが、当然、これに限定するものではない。

【0062】

なお、OPアンプは、市販されているOPアンプICが代表的なものであるが、ハイブリッドICでもよいし、ディスクリート増幅素子による増幅器等の組み合わせ、あるいはさらにディスクリート増幅素子と市販されているOPアンプICとの組み合わせ回路等でもよく、帰還抵抗  $R_f$  と利得抵抗  $R_g$  を用いて利得を制限することによって、広帯域化できる増幅器を含むものとする。

【0063】

図1の(b)は電圧増幅器を構成した特性測定回路であり、この周波数特性を図2の(a)に示し、パルス応答波形を図2の(b)~図2の(d)に示す。(なおパルス応答波形は、図16の(b)~図16の(d)、図17の(b)~図17の(d)、図18の(b)~図18の(d)との比較のために同じ横軸:  $200 \mu s / div$  としたものと、立ち上がり時間の違いがわかりやすい横軸:  $5 \mu s / div$  の、2通りを示している。)この測定回路では、電流増幅器2の入力に利得抵抗  $R_g$  を追加することによって電圧増幅器を構成している。

【0064】

この利得抵抗  $R_g$  は、後述する第6の実施の形態の帰還回路8と同一または類似の回路8'によって等価的に端子間容量をゼロとした、抵抗値  $1 [G]$  の回路によって構成さ

10

20

30

40

50

れている。また、後述する第6の実施の形態の帰還回路8によって等価的に端子間容量をゼロとした、抵抗値1[G]の帰還抵抗Rfを使用し、後述する第7の実施の形態の帰還回路12によってパルス応答波形を最適化するための小容量の帰還容量Cfを実現している。

【0065】

ここではパルス応答波形を最適化するための小容量の帰還容量Cfは、その容量を一定のままとして、反転入力容量Csin(増幅器U1の入力容量や配線等の浮遊容量を含む)が、約35[pF]/約125[pF]/約1025[pF]/約10025[pF]の各々について測定を行った。まず図2の(a)では、異なる反転入力容量Csinに対しても、周波数特性の変化が小さい様子が見られる。また帯域幅fcは、反転入力容量Csinに反比例していることがわかる。次に図2の(b)~図2の(d)では、帯域幅fcに応じた立ち上がり時間の変化は当然あるが、いずれもオーバーシュート等がない良好なパルス応答波形が得られていることがわかる。

10

【0066】

従来の増幅器(図15の(b))において、異なる反転入力容量Csinについて各々帰還容量Cfを調整して得た最適の周波数特性(図18の(a))と、第1の実施の形態に係る周波数特性(図2の(a))を比較すると、反転入力容量Csinが約35[pF]時の帯域幅fcは約40[倍]、約1025[pF]時でも10[倍]以上の帯域幅fcが得られている。

20

【0067】

第1の実施の形態の増幅器が、反転入力容量Csinによる周波数特性の変化が小さく、かつ広帯域化を実現できる理由を説明する前に、従来技術における反転入力容量Csinによる周波数特性の変化について、およびその変化を生じる理由を説明する。

20

【0068】

図21の(a)は、図15の(a)と同様の構成である。図21の(a)中のOPアンプUの開ループ利得の周波数特性の例を、図21の(c)に示す。低周波数領域における利得はAvでほぼ一定であり、後述の式(6)により、電流増幅器の入力インピーダンスZinもまた一定である。従って、低周波数領域では入力インピーダンスZinは周波数によらず一定であり、抵抗に見える。他方、ある周波数以上においては、OPアンプUの開ループ利得は、周波数上昇に従って、-6[dB/oct](正確には-20[dB/dec]、以下同様)の傾斜により低下する。この領域においては、後述の式(6)により、利得が低下するに従って入力インピーダンスZinが上昇する。従って、ある周波数以上では、入力インピーダンスZinは周波数に比例して上昇するので、インダクタンスに見える。

30

【0069】

このため、図21の(a)において、点線の位置から電流増幅器の入力インピーダンスZinを見ると、図21の(b)の等価回路のように見える。この等価回路の各定数は、下記のようになる。なおftは、OPアンプUのゲイン帯域幅積である。

【数5】

$$L_z = \frac{R_f}{2\pi \cdot f_t} \dots\dots\dots (5)$$

40

【数6】

$$R_z = \frac{R_f}{1 + A_v} \dots\dots\dots (6)$$

【数7】

$$R_{DMP} = \frac{1}{2\pi \cdot f_t \cdot C_f} \dots\dots\dots (7)$$

50

## 【 0 0 7 0 】

このように、低周波数領域では抵抗  $R_z$  が支配的になるため入力インピーダンス  $Z_{in}$  が抵抗に見え、ある周波数以上ではインダクタンス  $L_z$  が支配的になるためインダクタンスに見える。ここで、反転入力容量  $C_{sin}$  が存在する場合は、インダクタンス  $L_z$  と並列共振回路を構成し、この共振回路の共振周波数で周波数特性にピークを生じる。

## 【 0 0 7 1 】

しかし、帰還容量  $C_f$  が存在する場合は、式 ( 7 ) のように、等価的なダンピング抵抗  $R_{DMP}$  によって共振がダンピング ( 抑制 ) されることになる。そして、帰還容量  $C_f$  に式 ( 2 ) の容量が選択されると、平坦な周波数特性 ( ピークや中だるみ等が生じない ) かつ最も広い帯域幅  $f_c$  を得られる。つまり、クリティカルダンピング ( 臨界制動 ) が実現される。

10

## 【 0 0 7 2 】

ここで、小さな反転入力容量  $C_{sin}$  に合わせて帰還容量  $C_f$  を選択した場合には、等価的なダンピング抵抗  $R_{DMP}$  は大きくなるので、より大きな反転入力容量  $C_{sin}$  を接続した場合にはダンピング不足となって、周波数特性にピークが生じる。( 図 1 6 の ( a ) ) 一方、大きな反転入力容量  $C_{sin}$  に合わせて帰還容量  $C_f$  を選択した場合には、ダンピング抵抗  $R_{DMP}$  が小さくなるので、より小さな反転入力容量  $C_{sin}$  を接続した場合にはダンピング過剰となって、周波数特性が劣化することになる。( 図 1 7 の ( a ) )

## 【 0 0 7 3 】

以上が、従来技術による場合に、反転入力容量  $C_{sin}$  の大小によって周波数特性が変化する理由である。

20

## 【 0 0 7 4 】

このような課題を解決するには、低周波数領域における開ループ利得を維持しつつより広帯域として、実際に使用する周波数領域においても十分な利得を維持し、実際に使用する周波数領域において入力インピーダンス  $Z_{in}$  が抵抗に見えればよいことを見出した。つまり、入力インピーダンス  $Z_{in}$  がインダクタンスに見えず抵抗に見えれば、反転入力容量  $C_{sin}$  と並列共振回路が構成されないからである。

## 【 0 0 7 5 】

しかし、低周波数領域において十分な開ループ利得を有することと、その利得を維持しつつ広帯域を得ることは相反する条件であり、OPアンプ等の1つの増幅器でこれらを両立させることは極めて困難である。そこで、個別に負帰還をかけた増幅器を複数、直列的に接続する構成を取ることににより、既述の相反条件を両立させている。以下これを説明する。

30

## 【 0 0 7 6 】

図 2 1 の ( d ) は、電圧帰還型OPアンプの開ループ利得の周波数特性と、負帰還をかけた場合の周波数特性を示している。ここで、帰還抵抗  $R_f$  と利得抵抗  $R_g$  の図示は省略している。必要であれば、図 3 の ( a ) に示す非反転増幅器や、図 3 の ( b ) に示す反転増幅器等に記載の通りである。そして、開ループ利得の周波数特性は、図 2 1 の ( c ) にも示す通り、 $-6$  [ dB / oct ] の傾斜を持って低下する。

## 【 0 0 7 7 】

負帰還によって利得を制限した場合は、それにしたがって帯域幅が広がる。帰還抵抗  $R_f$  と利得抵抗  $R_g$  によって利得を  $1/10$  に制限すれば、帯域幅は  $10$  [ 倍 ] だけ広がる。例えば低周波数領域における利得が  $120$  [ dB ] ( =  $100$  万 [ 倍 ] ) の電圧帰還型OPアンプの場合、帰還抵抗  $R_f$  と利得抵抗  $R_g$  によって利得を  $40$  [ dB ] ( =  $100$  [ 倍 ] ) に制限した時の帯域幅は、開ループ時の帯域幅の  $1$  万 [ 倍 ] となる。

40

## 【 0 0 7 8 】

次に、図 2 1 の ( e ) は、電流帰還型OPアンプの開ループ利得の周波数特性と、負帰還をかけた場合の周波数特性を示している。

## 【 0 0 7 9 】

帰還抵抗  $R_f$  を無限大にして (  $R_f \div R_g$  ) を無限大にした場合には開ループ状態とな

50

るが、低周波数領域における利得は利得抵抗  $R_g$  の大小によって変化する。図 21 の ( e ) の点線で示した部分は、開ループトランスインピーダンスと利得抵抗  $R_g$  によって決まる限界利得である。しかし、開ループ状態での帯域幅は利得抵抗  $R_g$  の大小によらず、ほぼ一定である。

【 0 0 8 0 】

開ループ状態では、利得抵抗  $R_g$  が大きいと低周波数領域における利得が小さくなり、逆に利得抵抗  $R_g$  が小さいと低周波数領域における利得は大きくなる。しかし、利得抵抗  $R_g$  がある限界以下（一例として 50 [ ] 以下）にまで小さくなると、低周波数領域における利得はそれ以上大きくなることができなくなる。

【 0 0 8 1 】

ここで、例えば、図 21 の ( e ) において利得抵抗  $R_g$  が小さい方から 2 番目の場合、帰還抵抗  $R_f$  を無限大にしたときの低周波数領域における利得は 90 [ dB ] となっている。この利得抵抗  $R_g$  の値において、帰還抵抗  $R_f$  を選択して利得を 60 [ dB ] ( = 1000 [ 倍 ] ) に制限したとき、帯域幅は、開ループ時の帯域幅の約 31.6 [ 倍 ] ( 90 [ dB ] と 60 [ dB ] の差 : 30 [ dB ] に相当 ) となる。

【 0 0 8 2 】

なお、電流帰還型 OP アンプが電圧帰還型 OP アンプよりも原理的に広帯域であることや、帰還抵抗  $R_f$  一定で利得抵抗  $R_g$  を変化させても帯域幅があまり変化しないこと等は技術的に周知である。

【 0 0 8 3 】

以上述べた通り、図 21 の ( d ) と図 21 の ( e ) に示したように負帰還をかけて利得を制限すれば、OP アンプが広帯域化できることを示した。

【 0 0 8 4 】

以上の説明を前提にして、再度、図 1 の ( a ) を参照する。まず、個別に負帰還をかけた入力側の非反転増幅器  $U_1$  には、一例として利得を 40 [ dB ] に制限することによって帯域幅を広げた電圧帰還型 OP アンプを使用している。また、個別に負帰還をかけた出力側の反転増幅器  $U_2$  には、一例として利得を 60 [ dB ] に制限することによって帯域幅を広げた電流帰還型 OP アンプを使用している。電流帰還型 OP アンプは電圧帰還型 OP アンプよりも広帯域であるため、より大きな利得を負担しているにも関わらず、より広帯域を実現でき、十分なスタガ比を確保することができる。

【 0 0 8 5 】

このように個別に負帰還をかけた 2 つの増幅器  $U_1$ 、 $U_2$  を直列に接続した結果、低周波数領域における利得が一例として 100 [ dB ] の、一つの OP アンプと等価な特性を実現できる。その上で大幅な広帯域化を実現しているので、実際に使用する周波数領域において入力インピーダンス  $Z_{in}$  は純抵抗に見える。このため、反転入力容量  $C_{sin}$  の大小による周波数特性の変化が小さいという効果を実現することができる。

【 0 0 8 6 】

図 1 の ( a ) に示した増幅器の広帯域化の一例を、開ループ利得の周波数特性として、図 21 の ( f ) に示す。

【 0 0 8 7 】

図 21 の ( f ) 中の図 15 部分では、図 15 の ( a ) の OP アンプ  $U$  の開ループ利得が、100 [ Hz ] 未満から 1 [ MHz ] 超まで、周波数上昇に従って -6 [ dB / oct ] の傾斜を持って利得が低下していることがわかる。つまり、この領域では既述した通り、入力インピーダンス  $Z_{in}$  がインダクタンスに見える。実際には、およそ十数 [ Hz ] 以下では 120 [ dB ] となり、およそ十数 [ MHz ] で 0 [ dB ] となっている。

【 0 0 8 8 】

一方、図 21 の ( f ) 中の図 1 ( a ) 部分では、図 1 の ( a ) の個別に負帰還をかけた 2 つの増幅器  $U_1$  と  $U_2$  を直列的に接続した増幅回路全体の利得が、100 [ kHz ] 近辺までほぼ平坦な開ループ利得を維持しており、帯域幅 ( -3 [ dB ] 点 ) は 300 [ kHz ] を超える値となっている。図 21 の ( f ) 中の図 15 部分の十数 [ Hz ] に対して

10

20

30

40

50

、およそ2万〔倍〕もの広帯域化を実現できることがわかる。そして、100〔kHz〕前後までは入力インピーダンスZ<sub>in</sub>が抵抗に見えることにより、反転入力容量C<sub>sin</sub>の大小による周波数特性の変化が小さいという特性を実現することができる。

【0089】

なお、電流増幅器の低周波数領域における入力インピーダンスZ<sub>in</sub>は、直列的に接続された増幅器U<sub>1</sub>、U<sub>2</sub>で得られる全体の低周波数領域における利得をA<sub>v</sub>とすると、  
【数8】

$$Z_{in} \doteq \frac{R_f}{1 + A_v} \dots\dots\dots (8)$$

10

となる。例示している低周波数領域における利得A<sub>v</sub> = 100〔dB〕、帰還抵抗R<sub>f</sub> = 1〔G〕の場合、低周波数領域における入力インピーダンスZ<sub>in</sub>は約10〔k〕となる。

【0090】

またこの場合の電流増幅器の帯域幅f<sub>c</sub>は、

【数9】

$$f_c \doteq \frac{1}{2\pi \cdot C_{sin} \cdot Z_{in}} \doteq \frac{1 + A_v}{2\pi \cdot C_{sin} \cdot R_f} \dots\dots\dots (9)$$

20

となる。

【0091】

式(9)から、入力インピーダンスZ<sub>in</sub>が抵抗に見える領域においては、帯域幅f<sub>c</sub>は反転入力容量C<sub>sin</sub>に反比例することがわかる。これに対して従来技術の、入力インピーダンスZ<sub>in</sub>がインダクタンスに見える領域においては、既述の式(3)のように、帯域幅f<sub>c</sub>は反転入力容量C<sub>sin</sub>の平方根に反比例する。

【0092】

反転入力容量C<sub>sin</sub>が約10025〔pF〕/約1025〔pF〕時の帯域幅f<sub>c</sub>は、各々計算上、約1.59〔kHz〕/約15.5〔kHz〕となり、図2の(a)と一致している。一方図21の(f)に示すように、利得A<sub>v</sub>は100〔kHz〕付近から徐々に下降を始めており、入力インピーダンスZ<sub>in</sub>が抵抗性からインダクタンス性に変化しつつあるため、反転入力容量C<sub>sin</sub>が約125〔pF〕/約35〔pF〕では、式(9)よりも帯域幅f<sub>c</sub>が狭くなっている。

30

【0093】

〔第2の実施の形態〕

【0094】

第2の実施の形態は、第1の実施の形態(個別に負帰還をかけた非反転増幅器U<sub>1</sub>と、個別に負帰還をかけた反転増幅器U<sub>2</sub>とを直列的に接続し、出力側の増幅器U<sub>2</sub>の出力から入力側の増幅器U<sub>1</sub>の入力に負帰還をかける構成を以て、反転入力容量C<sub>sin</sub>による周波数特性の変化が小さくかつ広帯域な増幅回路を実現)に対する変形例であって、複数の増幅器を直列に接続している。

40

【0095】

第2の実施の形態では、図3の(a)に示すように、非反転増幅器を慣用されている三角形のシンボルで表現することとする。非反転増幅器は、OPアンプによる非反転増幅器、ボルテージフォロア、バッファ増幅器、FETを用いたソースフォロア等の増幅素子を用いたフォロア回路等を含む。

【0096】

また反転増幅器は、図3の(b)に示すように、出力に丸を付けた三角形のシンボルで表現することとする。反転増幅器は、OPアンプによる反転増幅器、FETによるソース接地増幅器等の増幅素子による増幅器等を含む。

【0097】

50

この表現を用いると、図1の(a)(ただし反転入力容量 $C_{sin}$ は省略)の電流増幅器は、図3の(c1)のように表現できる。非反転増幅器と反転増幅器を入れ替えると、図3の(c2)となる。負帰還をかけたOPアンプの場合は、反転増幅器の入力抵抗はその利得抵抗 $R_g$ と等しくなる。このため、例えば電流増幅率の大きい電流増幅器に適用する場合のように、入力インピーダンスが高い必要がある場合には、利得抵抗 $R_g$ はさらに大きい値が必要となってしまうので、図3の(c2)の構成は採用し難い場合がある。しかし、一例として図3の(b)中のFETによるソース接地増幅器のように、OPアンプを用いずに高い入力インピーダンスを実現できる反転増幅器を用いる場合は、電流増幅率の大きい電流増幅器でも、図3の(c2)の構成とすることが可能である。

【0098】

10

図3の(d1)~図3の(d4)には、3個の増幅器を直列的に接続し、出力から入力に負帰還をかける構成を例示している。直列的に接続した3個の増幅器は、全体として反転増幅回路である必要があるため、3個の増幅器がすべて反転増幅器(図3の(d1))、または反転増幅器1個と非反転増幅器2個の組み合わせ(図3の(d2)~図3の(d4))のいずれかとなる。図3の(d1)と図3の(d2)は、入力側に反転増幅器を用いているため、負帰還をかけたOPアンプを用いることが困難な場合もあるので、高い入力インピーダンスを実現できる反転増幅器を用いることが好ましい。

【0099】

図3の(e1)~図3の(e8)には、4個の増幅器を直列的に接続し、出力から入力に負帰還をかける構成を例示している。直列的に接続した4個の増幅器は、全体として反転増幅回路である必要があるため、3個の反転増幅器と1個の非反転増幅器の組み合わせ(図3の(e1)~図3の(e4))、または1個の反転増幅器と3個の非反転増幅器の組み合わせ(図3の(e5)~図3の(e8))のいずれかとなる。

20

【0100】

以上の例示により、5個以上の増幅器を直列に接続する例は自明なので、省略する。直列的に接続した複数の増幅器を全体として反転増幅回路とするためには、増幅器をいくつ接続する場合であっても、反転増幅器の個数を奇数とする必要があり、非反転増幅器の数は任意である。

【0101】

直列的に接続した複数の増幅器は、各々が独立した増幅器ICや増幅器モジュール等でもよいし、いくつかの増幅器を用いて一つの増幅器ICや一つの増幅器モジュール等を構成してもよい。

30

【0102】

ディスクリートの増幅素子等で構成したFET入力のOPアンプによる非反転増幅器(低周波数領域における利得: 40[dB])、電流帰還型OPアンプによる非反転増幅器(低周波数領域における利得: 30[dB])、電流帰還型OPアンプによる反転増幅器(低周波数領域における利得: 30[dB])の3段構成(図3の(d4)相当)による周波数特性例を、図4の(a)に示す。図4の(b)中の図4(a)部分には、この回路の開ループ利得の周波数特性例を示しているが、1[MHz]以上までほぼ平坦であることがわかる。図2の(a)や、図21の(f)中の図1部分の特性と比較すると、より高い周波数に至るまで入力インピーダンス $Z_{in}$ が抵抗に見えるので、反転入力容量 $C_{sin}$ による周波数特性の変化が小さくかつ広帯域な増幅回路を実現できていることがわかる。

40

【0103】

なお実際には、図4の(b)中の図4(a)部分の開ループ利得の帯域幅はおよそ10.2[MHz]であり、また図4の(b)中の図4(a)部分に示すように、1[MHz]未満における開ループ利得は約100[dB]である。これを慣用されているゲイン帯域幅積で表現すると、およそ1020[GHz]となる。これに対して、市販されているOPアンプICではゲイン帯域幅積が1[GHz]を超えるものは稀であり、発明者が知る範囲では4[GHz]が最高である。このことから、本発明によれば、市販されている

50

最高性能のOPアンプICの性能を2桁以上も上回るゲイン帯域幅積を実現できていると言うこともできる。

【0104】

この電流増幅器において、反転入力容量 $C_{sin}$ を追加しない場合（増幅器の入力容量や配線等の浮遊容量のみ）の性能と、発明者が認識している範囲において最も優れた性能を有している、高増幅率（電流増幅率： $10^9 = 1$  [G]）でしかも低ノイズである電流増幅器（非特許文献2参照、FEMTO社、LCA-4K-1G）との性能との比較を、表1に示す。他ではほとんど同等の性能・機能を維持しながら、より低ノイズを実現し、さらに200〔倍〕以上の帯域幅を実現していることがわかる。

【0105】

【表1】

仕様		LCA-4K-1G	本発明の例
	試験条件	$V_s = \pm 15V$ , $T_a = 25^\circ C$	←
増幅率	電流増幅率	$1 \times 10^9 V/A$ ( $>10k\Omega$ Load)	←
	同上 確度	$\pm 1\%$	←
周波数特性	低域カットオフ周波数	DC	←
	高域カットオフ周波数	4kHz (-3dB)	930kHz (-3dB)
	立上り/立下り時間	100 $\mu s$ (10%~90%)	0.37 $\mu s$ (10%~90%)
	平坦性	$\pm 0.1dB$	←
入力	等価入力ノイズ電流	6.5fA/ $\sqrt{Hz}$ (@1kHz)	4.5fA/ $\sqrt{Hz}$ (@1kHz)
	等価入力ノイズ電圧	5nV/ $\sqrt{Hz}$ (@1kHz)	2nV/ $\sqrt{Hz}$ (@1kHz)
	最大入力電流	$\pm 10nA$ (Linear Amplification)	←
出力	出力電圧	$\pm 10V$ ( $>10k\Omega$ Load)	←
	出力インピーダンス	50 $\Omega$ (Terminate with $>10k\Omega$ for best Performance)	←

【0106】

〔第3の実施の形態〕

【0107】

第3の実施の形態は、入力側の増幅器として、フォロア回路を用いた変形例である。

【0108】

このフォロア回路には、以下に具体例として示しているFETによるソースフォロアに加えて、バイポーラトランジスタによるエミッタフォロア、真空管によるカソードフォロアや、OPアンプによるボルテージフォロアのほか、他の増幅素子によるフォロア回路を含み、利得 = 1 または 1 近傍の利得を持つ非反転増幅器を含むものである。

【0109】

前述の第2の実施の形態において、入力側に非反転増幅器を用いているものは、2段構成では図3の(c1)、3段構成では図3の(d3)と図3の(d4)、4段構成では図3の(e1)と図3の(e6)~図3の(e8)があった。第3の実施の形態はこれらにおいて、入力側の増幅器としてのフォロア回路の一例として、FETによるソースフォロアを用いたものである。なお、5段構成以上についても同様に、入力側の増幅器としてフォロア回路を用いることができる。

【0110】

FETによるソースフォロアは、利得は1弱と小さいが、入力インピーダンスが高いという特徴を有する。特に、電流増幅率の大きい電流増幅器では、入力側の増幅器は、入力インピーダンスを高くする必要はあるが、FETによるソースフォロアは斯かる用途に有益である。

10

20

30

40

50

## 【0111】

FETによるソースフォロアにおける入力電位（ゲート電圧）と出力電位（ソース電圧）の電位差は、流れる電流によっても異なるが、一例として0.3[V]～1[V]程度となる。第3の実施の形態でFETによるソースフォロアを用いる場合はゲート-ソース間電圧 $V_{GS}$ を補償することが必要であり、このための様々な変形例が考えられる。しかし、直列接続した複数の増幅器のうち入力側の非反転増幅器としてFETによるソースフォロアを用いているという点においては、すべて同様である。

## 【0112】

図5の(a)は、積分器 $U_i$ を用いてゲート-ソース間電圧 $V_{GS}$ を補償した例であり、積分器 $U_i$ による補償部分は特許文献1とほぼ同様の構成である。FETによるソースフォロアの入力インピーダンスが高くても、積分器 $U_i$ の入力インピーダンスは積分抵抗 $R_i$ の値によって決まるので、入力電流が積分抵抗 $R_i$ に分流し、これによる誤差が生じる。この誤差を小さくするには、積分抵抗 $R_i$  帰還抵抗 $R_f$ とする必要がある。

10

## 【0113】

この場合、積分器 $U_i$ の前に入力インピーダンスの高いバッファ増幅器 $U_b$ を追加すれば、積分抵抗 $R_i$ によらず、積分器 $U_i$ の入力インピーダンスを高くすることができる。このバッファ増幅器 $U_b$ の一例として、OPアンプによるボルテージフォロアを用いたものを、図5の(b)に例示する。この図5の(b)の例では、FET Q1の信号の出力は出力側のOPアンプ $U_2$ で反転増幅され、積分器 $U_i$ の出力は出力側のOPアンプ $U_2$ で非反転増幅される。この結果、FET Q1の信号と積分器 $U_i$ の出力、すなわち補償電圧は逆極性で加算される。

20

## 【0114】

なお、特許文献1では、出力側の電流帰還増幅器（特許文献1の図1や図2の、(A2)の部分）は開ループとなっている。このため、第3の実施の形態の技術的思想とは異なるものである。つまり、特許文献1では、図5の(a)の $R_f2$ に相当するものがなく、出力側の増幅器に個別に負帰還がかかっていない。

## 【0115】

FETによるソースフォロアの出カインピーダンスはゼロではなく、ある有限の値を有している。図5の(a)や図5の(b)においては、出力側の反転増幅器 $U_2$ の利得抵抗 $R_{g2}$ には、FETによるソースフォロアの出カインピーダンスが加算されることになる。このことを利用すれば、利得抵抗 $R_{g2}$ の値の一部として、FETによるソースフォロアの出カインピーダンスを用いる変形も可能である。さらに、利得抵抗 $R_{g2}$ の代わりにFETによるソースフォロアの出カインピーダンスを用いて、利得抵抗 $R_{g2}$ を省略する変形も可能である。

30

## 【0116】

図5の(c)～図5の(h)では、FETによるソースフォロアと、このFETによるソースフォロアと同じ回路構成の回路とを使用して入力電位を固定し、FETによるソースフォロアのゲート-ソース間電圧 $V_{GS}$ を差し引いて補償する構成を例示している。FET Q1によるソースフォロアは、入力側の増幅器として機能し、FET Q1'によるソースフォロアは、他の回路であって、補償電圧を発生させる回路として機能する。この際、2個使用するFETには、可能なかぎり同一特性を有するものを使用し、さらに2個のFETは熱結合して使用することにより、オフセット誤差やドリフトを抑制することができる。

40

## 【0117】

図5の(c)～図5の(h)では、FET Q1のゲート端子（入力）とFET Q1のソース端子（出力）間には電圧 $V_{GS}$ が生じる。また、FET Q1'において、基準電位に接続されたゲート端子（入力）と、ソース端子（出力）との間には、FET Q1の電圧 $V_{GS}$ と同じ電圧 $V_{GS}$ が生じる。FET Q1とFET Q1'の出力を差動増幅器に与える等の方法を用いてQ1の電圧 $V_{GS}$ が差し引かれ、Q1の電圧 $V_{GS}$ の影響が補償（キャンセル）される。なお、図5の(c)～図5の(i)ではデュアルFETを例示してい

50

るが、これに限定されるものではない。

【 0 1 1 8 】

図 5 の ( c ) は、F E T によるソースフォロアのゲート - ソース間電圧  $V_{GS}$  を、出力側の O P アンプ U 2 による反転増幅器を差動増幅器とすることによって補償する例を示す。

【 0 1 1 9 】

図 5 の ( d ) ではさらに、帰還抵抗  $R_{f2}$  に直列に容量  $C_{f2}$  を接続することによって、出力側の O P アンプ U 2 による反転増幅器を、低周波数領域のみで開ループの差動増幅器とする例を示している。図 5 の ( c ) と比較すると、開ループ状態で動作する低周波数領域においては、より大きな利得が得られるので、低周波数領域においては電流増幅器としての入力インピーダンスをより低くすることができる。

10

【 0 1 2 0 】

図 5 の ( e ) ~ 図 5 の ( i ) は、3 段構成を例示している。

【 0 1 2 1 】

図 5 の ( e ) は、2 段目の増幅器として O P アンプ U 2 による非反転増幅器を使用、利得抵抗  $R_{g2}$  に直列に容量  $C_{g2}$  を接続することによって、低周波数領域、たとえば直流に近い周波数領域における非反転入力から見た利得は 1、それ以上の周波数における利得は利得抵抗  $R_{g2}$  と帰還抵抗  $R_{f2}$  で決まる利得としている。これにより、低周波数領域、たとえば直流に近い周波数領域ではゲート - ソース間電圧  $V_{GS}$  を差し引いて補償すると共に、交流成分については必要な利得を確保している。

20

【 0 1 2 2 】

図 5 の ( f ) は、2 段目の増幅器と 3 段目の増幅器によってインストルメンテーションアンプ型の差動増幅器を構成し、F E T によるソースフォロアのゲート - ソース間電圧  $V_{GS}$  を補償している。なお、他の実施の形態で差動増幅器を使用している部分は、必要に応じてインストルメンテーションアンプ型の差動増幅器としてもよい。

【 0 1 2 3 】

図 5 の ( g ) と図 5 の ( h ) はいずれも、2 段目を差動増幅器とすることによって、F E T によるソースフォロアのゲート - ソース間電圧  $V_{GS}$  を補償している。図 5 の ( g ) は 2 段目が入力信号に対して非反転増幅器、3 段目が入力信号に対して反転増幅器になっているのに対して、図 5 の ( h ) では 2 段目を入力信号に対して反転増幅器、3 段目を入力信号に対して非反転増幅器としている。この考え方は他にも適用可能であり、例えば図 5

30

【 0 1 2 4 】

図 5 の ( i ) は、図 5 の ( g ) を基本としているが、さらに図 5 の ( b ) と同様のバッファ増幅器  $U_b$  と積分器  $U_i$  を追加することによって、より優れたオフセット電圧やドリフト特性を得ている。バッファ増幅器や積分器を追加してより優れたオフセット電圧やドリフト特性を得る方法は、図 5 の ( g ) に限らず、他の変形例に対しても適用可能である。

【 0 1 2 5 】

F E T によるソースフォロアの出カインピーダンスはゼロではなく、ある有限の値を有している。図 5 の ( g ) ~ 図 5 の ( i ) においては、反転増幅器  $U_2$  の利得抵抗  $R_{g2}$ 、 $R_{g2}'$  には、F E T によるソースフォロアの出カインピーダンスが加算されることになる。このことを利用すれば、利得抵抗  $R_{g2}$ 、 $R_{g2}'$  の値の一部として、F E T によるソースフォロアの出カインピーダンスを用いる変形も可能である。さらに、利得抵抗  $R_{g2}$ 、 $R_{g2}'$  の代わりに F E T によるソースフォロアの出カインピーダンスを用いて、利得抵抗  $R_{g2}$ 、 $R_{g2}'$  を省略してしまうという変形も、可能である。

40

【 0 1 2 6 】

図 6 には、図 5 の ( i ) の一例の周波数特性例を示す。図 5 の ( i ) の一例の開ループ利得の周波数特性は、図 4 の ( b ) 中の図 6 部分である。

【 0 1 2 7 】

〔 第 4 の実施の形態 〕

50

## 【 0 1 2 8 】

第4の実施の形態は入力側の増幅器として、増幅素子による増幅器を用いた変形例を示す。

## 【 0 1 2 9 】

なお、増幅素子による増幅器は、以下に具体例として示しているFETによるソース接地増幅器に加え、FETによるゲート接地増幅器、バイポーラトランジスタによるエミッタ接地増幅器やベース接地増幅器、真空管によるカソード接地増幅器やグリッド接地増幅器、その他の増幅素子による増幅器を含むものとする。基本的には増幅素子による、利得の絶対値が1を超える増幅器である。増幅器単体では負帰還をかけていないもの(局部負帰還を除く)を意味し、必要に応じて高速化等のための回路を付加したり、複数段の増幅器を用いて一つの増幅器を構成することも可能である。増幅素子による反転増幅器を偶数個直列接続することによって、一つの非反転増幅器を構成することもできる。なお、増幅器単体で個別に負帰還をかけて使用する増幅器は、OPアンプと考えることとする。

10

## 【 0 1 3 0 】

第2の実施の形態において、入力側に反転増幅器を用いているものは、2段構成では図3の(c2)、3段構成では図3の(d1)と図3の(d2)、4段構成では図3の(e2)~図3の(e5)がある。第4の実施の形態はこれらにおいて、入力側の反転増幅器として、増幅素子による増幅器を用いたものであり、FETによるソース接地増幅器を例示している。なお、5段構成以上についても同様に、入力側の反転増幅器として増幅素子による増幅器を用いることができる。

20

## 【 0 1 3 1 】

FETによるソース接地増幅器は、利得は一例として数十倍(30~40dB)が得られ、かつ入力インピーダンスが高いという特徴を有している。特に、電流増幅率の大きい電流増幅器の場合、入力側の増幅器は入力インピーダンスが高い必要があるが、斯かる特徴が有効である。

## 【 0 1 3 2 】

図7の(a)~図7の(d)では、FETによるソース接地増幅器のソース端子は負電圧(- $V_B$ )に接続している例を示しているが、ディプレッション型FETの場合にはソース端子を接地することも可能である。

## 【 0 1 3 3 】

FETによるソース接地増幅器における入力電位(ゲート電圧)と出力電位(ドレイン電圧)の電位差は、一例として数[V]程度に設計される。第4の実施の形態においてFETによるソース接地増幅器を用いる場合はこのゲート-ドレイン間電圧 $V_{GD}$ を補償することが必要であり、このための様々な変形例が考えられる。しかし、直列接続した複数の増幅器のうち入力側の反転増幅器としてFETによるソース接地増幅器を用いる点において同様である。

30

## 【 0 1 3 4 】

図7の(a)は、積分器を用いてゲート-ドレイン間電圧 $V_{GD}$ を補償した例である。FETによるソース接地増幅器の高い入力インピーダンスを活かすために、積分器 $U_i$ の前には入力インピーダンスの高いバッファ増幅器 $U_b$ の一例としてOPアンプによるボルテージフォロアを追加している。積分器の後に反転増幅器を追加する構成も考えられるが、ここでは積分器を差動積分器とする構成を例示している。この図7の(a)の例では、FET Q1の信号の出力は出力側のOPアンプ $U_2$ で非反転増幅され、積分器 $U_i$ の出力は出力側のOPアンプ $U_2$ で反転増幅される。この結果、FET Q1の信号と積分器 $U_i$ の出力、すなわち補償電圧は逆極性で加算される。

40

## 【 0 1 3 5 】

図7の(b)は、帰還抵抗 $R_{f2}$ に直列に容量 $C_{f2}$ を接続することにより、出力側の増幅器 $U_2$ を低周波数領域では開ループとし、入力側の増幅器のFET Q1のドレイン電圧が直流電圧源 $B_T$ と一致するように負帰還をかけてゲート-ドレイン間電圧 $V_{GD}$ を補償しており、さらに直流オフセットやドリフトを完全に除去するために、容量 $C_{in}$ や容

50

量  $C_{out}$  によって入出力を交流結合する構成を例示している。交流結合は、必要に応じて他の変形例を使用することも可能である。

【0136】

図7の(c)は、FETによるソース接地増幅器のゲート-ドレイン間電圧  $V_{GD}$  を、出力側の非反転増幅器  $U_2$  を差動増幅器とすることによって補償する例を示しており、図5の(c)と同様の方法によって電圧を補償している。他の補償方法として、図5の(d)~図5の(i)と同様の方法をとることもできる。

【0137】

図7の(d)は、FETによるソース接地増幅器のゲート-ドレイン間電圧  $V_{GD}$  を、2段目のバイポーラトランジスタによるベース接地増幅器で補償して、カレントミラーによってシングルエンドとして、さらに出力側にOPアンプによる反転増幅器を設けた例を示す。

【0138】

図7の(c)および図7の(d)では、FETによるソース接地増幅器と、このFETによるソース接地増幅器と同じ回路構成で入力電位を固定した他の回路とを使用している。FET  $Q_1$  による増幅器は、入力側の増幅器として機能し、FET  $Q_1'$  による増幅器は、他の回路であって、補償電圧を発生させる回路として機能する。図7の(c)および図7の(d)では、FET  $Q_1$  のゲート端子(入力)とFET  $Q_1$  のドレイン端子(出力)間には電圧  $V_{GD}$  が生じる。また、FET  $Q_1'$  において、基準電位に接続されたゲート端子(入力)と、ドレイン端子(出力)との間には、FET  $Q_1$  の入力(基準電位)のときの電圧  $V_{GD}$  と同じ電圧  $V_{GD}$  が生じる。FET  $Q_1$  とFET  $Q_1'$  の出力を差動増幅器に与える等の方法を用いて  $Q_1$  の電圧  $V_{GD}$  が差し引かれ、 $Q_1$  の電圧  $V_{GD}$  の影響が補償(キャンセル)される。

【0139】

図8は、図7の(d)の周波数特性例を示す。図7の(d)の開ループ利得の周波数特性は、図4の(b)に示す図8部分の特性である。数十[kHz]未満の開ループ利得は、およそ87[dB]であり、他の実施の形態で例示した100[dB]よりも低くなっている。式(9)に示すように、帯域幅  $f_c$  は低周波数領域における利得  $A_v$  の影響を受けるため、同じ反転入力容量  $C_{sin}$  においては、他の実施の形態よりも帯域幅  $f_c$  が狭くなっている。

【0140】

〔第5の実施の形態〕

【0141】

第5の実施の形態は、出力側の増幅器の後にさらに出力バッファ  $U_{ob}$  を追加した変形例を示す。

【0142】

出力バッファは、利得が1の近傍にある非反転増幅器の一種であり、出力が駆動できる電流を大きくしたり、出力インピーダンスを下げたりする効果を有する。前出のフォロア回路と機能的にはほぼ同様である。バッファ専用のIC等もあるが、この出力バッファにはOPアンプによるボルテージフォロアや、FETやバイポーラトランジスタ等で構成したディスクリート増幅器を用いることもできる。

【0143】

なお、直列的に接続した複数の増幅器を全体として反転増幅回路とするには、反転増幅器の個数を奇数とすればよい。しかし非反転増幅器の数は任意であり、出力バッファも非反転増幅器の一種であるため、他の増幅器の種類や個数に影響を及ぼすものではない。

【0144】

図9には、図1の(a)に出力バッファ  $U_{ob}$  を追加した例を示すが、他のすべての実施の形態において、出力バッファ  $U_{ob}$  を追加することができる。

【0145】

〔第6の実施の形態〕

10

20

30

40

50

【 0 1 4 6 】

第 6 の実施の形態は、等価的に端子間容量をゼロとした抵抗を実現する帰還回路の例を示す。

【 0 1 4 7 】

既述した実施の形態では、帰還抵抗 R f に並列に帰還容量 C f を追加することは不要であるのみならず、帰還抵抗 R f が大きい場合（一例として 1 [ G ]）には、その端子間容量 C s R f（一例として 0 . 1 [ p F ] 弱）だけでも帰還容量 C f としては容量が大きすぎてその性能を十分に発揮できない場合がある。第 6 の実施の形態では、このような不都合を回避するために、等価的に端子間容量をゼロとした抵抗を実現する帰還回路を構成している。

10

【 0 1 4 8 】

図 1 0 の ( a ) は、この帰還回路 6 を適用した電流増幅器を例示している。なお、図 1 0 の ( a ) 中の「U」は、一つの増幅器を表し、または個別に負帰還をかけた複数の増幅器の全体を略記して表している。入力電流を I i n（図中の矢印方向を正方向とする）、出力電圧を V o u t とする。図 1 0 の ( a ) および図 1 0 の ( b ) 中の「× 1」は、バッファ増幅器を示しており、この入出力電圧は共に e であるとする。

【 0 1 4 9 】

このときの帰還回路 6 の伝達関数は、

【数 1 0】

$$\frac{e}{V o u t} = \frac{1}{1 + j \omega \cdot C f_A \cdot R f_A} \dots\dots\dots (10)$$

20

【数 1 1】

$$\frac{-I i n}{V o u t} = \frac{1}{1 + j \omega \cdot C f_A \cdot R f_A} = \frac{\frac{1}{R f_B} + j \omega \cdot C f_B}{1 + j \omega \cdot C f_A \cdot R f_A} \dots\dots\dots (11)$$

30

となる。よって、電流増幅器の利得は

【数 1 2】

$$\frac{V o u t}{-I i n} = R f_B \times \frac{1 + j \omega \cdot C f_A \cdot R f_A}{1 + j \omega \cdot C f_B \cdot R f_B} \dots\dots\dots (12)$$

と表すことができる。ここで、

【数 1 3】

$$1 + j \omega \cdot C f_A \cdot R f_A = 1 + j \omega \cdot C f_B \cdot R f_B \dots\dots\dots (13)$$

40

とし、すなわち、

【数 1 4】

$$C f_A \cdot R f_A = C f_B \cdot R f_B \dots\dots\dots (14)$$

50

とすれば、電流増幅器の利得は周波数依存性がなくなることがわかる。そしてこの場合、式(12)の通り、この帰還回路6は端子間容量がゼロ、抵抗値が $R_{f_B}$ の、純粋な抵抗に見えることになる。

【0150】

図10の(a)の帰還回路6部を図10の(b)に示す。図10の(c)の帰還回路8では、バッファ増幅器を用いずに、抵抗 $R_{f_A}$ と容量 $C_{f_A}$ の一端を抵抗 $R_{f_B}$ と容量 $C_{f_B}$ の並列回路に接続している。この場合、 $R_{f_B} \gg R_{f_A}$ であれば、バッファ増幅器が無くても電圧 $e$ は影響を受けないため、式(14)の条件の下で、図10の(c)のような回路によっても、端子間容量をゼロとした抵抗 $R_{f_B}$ と等価である帰還回路8が実現できる。さらに、 $R_{f_B} \gg R_{f_A}$ でない場合であっても、式(14)の条件の下で、図10の(c)の帰還回路8は、 $R_{f_A} + R_{f_B}$ の純粋な抵抗として機能する。

10

【0151】

図11の(b)のように抵抗 $R_{f_A}$ に代えて抵抗 $R_{f_A}'$ と可変抵抗 $R_{f_A}''$ の直列回路が用いられる帰還回路8では、式(14)が満たされるように、 $R_{f_A}''$ の抵抗値が変更される。この場合、 $R_{f_A}''$ の変化による帰還回路8の抵抗値の変化を許容される限度内に抑制するためには、 $R_{f_B}$ が $R_{f_A}' + R_{f_A}''$ よりも十分に大きい、すなわち、 $R_{f_B} \gg R_{f_A}' + R_{f_A}''$ に設定することが好ましい。 $R_{f_B}$ が $R_{f_A}' + R_{f_A}''$ よりも十分に大きい場合であれば、帰還回路8の抵抗値の変化を、許容される限度内に抑制できる。たとえば、 $R_{f_B}$ が $R_{f_A}' + R_{f_A}''$ の100倍以上大きい場合、 $R_{f_A}''$ の変化による抵抗値の変化は、ほぼ問題にならない。

20

【0152】

なお、式(14)を満たすように $C_{f_A}$ を変更する場合には、 $R_{f_B} \gg R_{f_A}$ でなくてもよい。

【0153】

なお、図1の(b)や図15の(b)に示すように、抵抗 $R_{f_A}$ の一部、もしくは全部を可変抵抗として、式(14)を満たすように調整することも可能である。 $C_{f_A}$ や $C_{f_B}$ を可変容量(トリマコンデンサ等)とすることも可能であるが、実際には可変抵抗が可変範囲や市場性等の点で有利である。

【0154】

また図10の(a)~図10の(c)等では $C_{f_A}$ の一端は接地しているが、これは交流的に接地していればよく、例えば適当な直流電圧源等に接続することも可能である。

30

【0155】

第6の実施の形態の回路は、増幅器に用いる帰還抵抗や利得抵抗、電流増幅器の周波数特性を測定するための基準抵抗や、その他の用途のために、端子間容量が等価的にゼロである抵抗として、広く使用することが可能である。

【0156】

第6の実施の形態の効果を確認するため、図11の(a)に帰還回路等の周波数特性を示す。

【0157】

この周波数特性は、図11の(b)のような、チャージアンプを基本とした測定回路によって測定したものであり、DUTに1[pF]の基準コンデンサを接続したときに平坦な周波数特性を示すように、イコライザによって周波数特性を補正している。

40

【0158】

この測定回路によれば、コンデンサは周波数特性によらず一定値を示し、容量が1/10になれば出力は20[dB]低下する。抵抗は周波数上昇に伴って-6[dB/oct]で低下する値を示し、抵抗が10[倍]になれば出力は20[dB]低下する。

【0159】

まず参照用として、1[pF]のチップセラミックコンデンサ(シールドケース中に実装)は、測定した全周波数範囲にわたって0[dB]を維持していることが確認できる。

【0160】

50

1 [ G ] のチップ抵抗は、およそ 1 [ k H z ] 未満では周波数上昇に伴って - 6 [ d B / o c t ] で低下しているが、およそ 10 [ k H z ] 以上では - 21 [ d B ] 程度を維持している。このことから、この 1 [ G ] のチップ抵抗の端子間容量  $C_{s_{Rf}}$  が、約 0 . 09 [ p F ] であることがわかる。

【 0 1 6 1 】

ここで、図 10 の ( c ) の回路によって等価的に端子間容量をゼロとした 1 [ G ] の抵抗では、およそ 1 [ k H z ] 未満では 1 [ G ] のチップ抵抗とほとんど同じ値を示しており、さらに測定した全周波数範囲にわたって - 6 [ d B / o c t ] で低下する値を示している。すなわち、測定した全周波数範囲において、等価的に端子間容量がゼロの抵抗を実現できていることを示している。また、図 10 の ( c ) の回路によって等価的に端子間容量をゼロとした 10 [ G ] の抵抗でも、1 [ M H z ] 未満では - 6 [ d B / o c t ] で低下する値を示しているが、1 [ M H z ] 以上ではわずかにずれている。すなわち、1 [ M H z ] 未満においては、等価的に端子間容量がゼロの抵抗を実現できることを示している。

10

【 0 1 6 2 】

第 6 の実施の形態の帰還回路によれば、帰還抵抗  $R_f$  の端子間容量  $C_{s_{Rf}}$  の影響による帯域幅  $f_c$  の劣化を防止でき、広い帯域幅  $f_c$  を実現できる。特に帰還抵抗  $R_f$  が大きい場合には、その効果が顕著である。

【 0 1 6 3 】

〔 第 7 の実施の形態 〕

20

【 0 1 6 4 】

第 7 の実施の形態は、等価的により小容量とすることができ、かつ調整可能な容量を実現する帰還回路の例を示す。

【 0 1 6 5 】

既述の実施の形態においては、帰還抵抗  $R_f$  に並列に帰還容量  $C_f$  を追加することが不要であり等価的に端子間容量をゼロとした抵抗を実現する第 6 の実施の形態の帰還回路によって性能を発揮させる場合がある。しかし、このような場合であっても、周波数特性やパルス応答波形を所望の性能に上げるため、ごく小容量の帰還容量を追加したい場合が生じる。しかしながら、既存のチップセラミックコンデンサでは、0 . 1 [ p F ] 未満のものを入手することは困難である。また調整可能な容量においても、市販されているトリマコンデンサやピストントリマ等では、0 . 1 [ p F ] 未満のものを入手することは困難である。そこで第 7 の実施の形態では、より小容量の帰還容量を実現するために、等価的により小さい容量とすることができ、かつ調整可能な容量を実現する帰還回路を構成している。

30

【 0 1 6 6 】

図 12 の ( a ) には、図 12 の ( b ) の帰還回路 10 を適用した電流増幅器を例示している。なお、図 12 の ( a ) 中の「U」は、一つの増幅器を表し、または個別に負帰還をかけた複数の増幅器の全体を略記して表している。

【 0 1 6 7 】

図 12 の ( a ) および図 12 の ( b ) 中、「x 1」はバッファ増幅器を示しており、電流増幅器の出力を抵抗  $R_1$  と抵抗  $R_2$  によって分割した電圧が与えられている。このため、容量  $C_c$  を通って増幅器の入力に与えられる信号量もまた、 $R_2 \div (R_1 + R_2)$  となるので、 $C_c \times R_2 \div (R_1 + R_2)$  に等価の、より小さい容量として動作する。

40

【 0 1 6 8 】

ここで、容量  $C_c$  が位相補償等として有効に動作している周波数範囲内において、容量  $C_c$  のインピーダンスが抵抗  $R_1$  と  $R_2$  の並列抵抗値よりも十分に大きければ、バッファ増幅器が無くても同様の動作となる。(図 12 の ( c )。)

【 0 1 6 9 】

即ち、図 12 の ( c ) のようにバッファ増幅器を用いずに、容量  $C_c$  の一端を抵抗  $R_1$  と抵抗  $R_2$  の一端に接続した場合にも、容量  $C_c$  の容量が、減衰器の減衰率に従い等価的

50

に小さい帰還回路 1 2 を実現できる。ただしこの帰還回路 1 2 は、等価的に小さい容量に、抵抗  $R_1$  と抵抗  $R_2$  の並列抵抗が直列に接続された回路に等価な回路である。

【 0 1 7 0 】

この場合、容量  $C_c$  のインピーダンスと抵抗  $R_1$  と抵抗  $R_2$  の並列抵抗値との関係が問題となる。位相補償等として有効に動作している周波数範囲において、容量  $C_c$  のインピーダンスが並列抵抗値に対して十分に大きいとは言えない場合には、この帰還回路 1 2 において純粋な容量としての機能が損なわれ、必要な位相補償効果が得られなくなる場合がある。この場合は、増幅回路の周波数特性にピークやディップを生じるといった問題が生じることがある。

【 0 1 7 1 】

従って、容量  $C_c$  の容量値に、次の様な値を選択する必要がある。

【 0 1 7 2 】

( 1 ) 容量  $C_c$  の容量値と抵抗  $R_1$ 、 $R_2$  の並列抵抗値の関係が、増幅回路の周波数特性に仕様の許容限度を超えるようなピークやディップを生じさせない関係であることが必要である。

【 0 1 7 3 】

( 2 ) つまり、位相補償等として有効に動作している周波数範囲内において、容量  $C_c$  のインピーダンスが抵抗  $R_1$ 、 $R_2$  の並列抵抗値に対して大きくなるような容量値を選択する必要がある。

【 0 1 7 4 】

なお、図 1 の ( b ) や図 1 5 の ( b ) に例示したように、抵抗  $R_1$  ・抵抗  $R_2$  のいずれかの、一部もしくは全部を可変抵抗とすれば、容量  $C_c$  よりも小容量で、かつ調整可能な容量として使用することが可能である。

【 0 1 7 5 】

図 1 2 の ( a ) ~ 図 1 2 の ( c ) 等では、抵抗  $R_1$  と抵抗  $R_2$  によって減衰器を構成した例を示しているが、減衰器であればどのような形式でもよく、 $C_c \times$  ( 減衰器の減衰率 ) に等価の、より小さい容量として動作する。減衰器としては例えば、2 つのコンデンサによるもの、2 つのインダクタによるもの、トランスによるもの、抵抗とコンデンサの並列回路 2 組によるもの等、様々な形式が存在する。インダクタやトランスを用いる場合はさらに、必要に応じて増幅器の出力との間を容量結合とすることも可能である。

【 0 1 7 6 】

第 7 の実施の形態の回路は、本発明の増幅回路に限定することなく、増幅器の帰還容量やその他の用途のために、可変容量としても広く使用することが可能である。

【 0 1 7 7 】

さらに第 7 の実施の形態の帰還回路によれば、端子間容量  $C_{s_{Rf}}$  よりもかなり小さい静電容量を帰還抵抗  $R_f$  に並列に接続することもでき、周波数特性やパルス応答波形をより最適化できる。また、従来技術では実現困難な小さな容量を実現でき、容量を容易に連続可変できる。

【 0 1 7 8 】

〔 第 8 の実施の形態 〕

【 0 1 7 9 】

第 8 の実施の形態では、第 6 の実施の形態と第 7 の実施の形態の効果を例示する。

【 0 1 8 0 】

まず図 1 3 の ( a ) に示す従来技術においては、1 [ G ] のチップ抵抗による帰還抵抗  $R_f$  の端子間容量  $C_{s_{Rf}}$  ( 約 0 . 0 9 [ p F ] ) だけで十分な帰還容量が得られるので、個別の帰還容量  $C_f$  は使用していない。

【 0 1 8 1 】

図 1 3 の ( b ) は、第 6 の実施の形態と第 7 の実施の形態を適用したものであり、第 6 の実施の形態において可変抵抗とした  $R_{f_A}$  を調整することによって等価的に端子間容量がゼロの 1 [ G ] の抵抗を実現し、さらに第 7 の実施の形態において可変抵抗とした

10

20

30

40

50

R2を調整することによってパルス応答波形を最適化している。

【0182】

なお、図13の(a)と図13の(b)に使用しているOPアンプUは、同一品種のものである。

【0183】

図13の(a)と図13の(b)の周波数応答を図13の(c)に示す。図13の(c)中の図13(a)部分の帯域幅 $f_c$ は、約1.76[kHz]であることがわかる。前出の式(4)によって逆算すると、図13の(a)で帰還抵抗 $R_f$ として使用している1[G]のチップ抵抗の端子間容量 $C_{s_{Rf}}$ は、約0.09[pF]となる。これは、図11の(a)に示した1[G]のチップ抵抗の特性から読み取ることができる値とも一致している。

10

【0184】

これに対して図13の(c)中の図13(b)部分の帯域幅 $f_c$ は、約4.92[kHz]となっている。すなわち、図13の(a)と比較して、3倍近い広帯域となっており、第6の実施の形態と第7の実施の形態の帰還回路の有効性を明示している。

【0185】

図13の(a)と図13の(b)のパルス応答波形を、図13の(d)と図13の(e)に示す。いずれもオーバーシュート等のない良好な応答波形であるが、立ち上がり時間が明らかに異なっていることがわかる。

【0186】

〔第9の実施の形態〕

【0187】

第9の実施の形態では、本発明の他の実施の形態を、電流増幅器、電圧増幅器、チャージアンプや、フォトダイオード用のトランスインピーダンスアンプに適用した例を示す。

【0188】

図14の(a)には、第1の実施の形態に係る図1の(a)と同様の構成とした、電流増幅器を例示している。

【0189】

図14の(b)には、図14の(a)に利得抵抗 $R_g$ を追加することによって、電圧増幅器としたものを例示している。

20

30

【0190】

図14の(c)には、図14の(a)の帰還抵抗 $R_f$ を容量 $C_i$ と抵抗 $R_i$ に置き換え、またゼロリセット用のスイッチや放電抵抗 $R_z$ を追加することによってチャージアンプとしたものを例示している。ただし、個別に負帰還をかけた2個以上の増幅器を直列的に接続する構成では、容量 $C_i$ によっては発振を生じやすくなる。そこで、位相補償や、直列的に接続した2個以上の増幅器の利得配分等の工夫が必要である。第3の実施の形態は、このような問題は生じない。

【0191】

図14の(d)には、図14の(a)の入力にフォトダイオードを接続して、フォトダイオード用のトランスインピーダンスアンプとして使用する例を示す。この場合、図不示のフォトダイオード用のバイアス回路を追加して使用する場合もある。特に、この用途においては、第6の実施の形態や第7の実施の形態が、有効である。

40

【0192】

図14の(a)～図14の(d)のすべてにおいて、非反転増幅器と反転増幅器を直列接続している部分については、第2の実施の形態～第5の実施の形態を自由に適用することができる。また図14の(a)～図14の(d)のすべてにおいて、帰還抵抗 $R_f$ の部分については、第6の実施の形態の適用や、第7の実施の形態の併用等の構成が可能である。

【産業上の利用可能性】

【0193】

50

本発明は、OPアンプを代表とする負帰還増幅器において、反転入力容量 $C_{sin}$ や、帰還抵抗 $R_f$ の浮遊容量 $C_{s_{Rf}}$ 等によって発生する問題を解決し、周波数特性の平坦性と広い帯域幅を持つ優れた特性を実現でき、多様な増幅回路に適用可能である。

【0194】

特に、電流増幅器（電流 - 電圧変換器）に適用すれば、高い電流増幅率（= 帰還抵抗 $R_f$ が大きい）でありながら、周波数特性の平坦性と広い帯域幅を実現しつつ、しかも反転入力容量 $C_{sin}$ の大小による影響を受けにくい等、優れた特性を得ることができる。

【0195】

また、フォトダイオード用のトランスインピーダンスアンプや、チャージアンプのような、電流入力用途に適し、周波数特性の平坦性向上や帯域幅拡張に効果的である。

【0196】

さらに電圧増幅器等の一般的な増幅器に利用する場合においても、また仮想接地点の容量等が問題になる用途等においても、効果的に利用できる。

【符号の説明】


【0197】

2 電流増幅器


4、6、8、10、12 帰還回路

10


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】



【図13】




【図14】




【 15 】

(a)




【 16 】


(a)




(b)




(b)



(c)




(d)



縦軸: 1V/div, 横軸: 200 μs/div


【 17 】

(a)




【 18 】


(a)




(b)



(c)




(d)




縦軸: 1V/div, 横軸: 200 μs/div


(b)



(c)




(d)




縦軸: 1V/div, 横軸: 200 μs/div




【図19】



【図20】



【図21】



---

フロントページの続き

審査官 高橋 義昭

- (56)参考文献 米国特許第05317277 (US, A)  
特開2003-115726 (JP, A)  
特開平07-321569 (JP, A)  
特開平01-089706 (JP, A)  
特開昭53-023252 (JP, A)  
特開平04-040373 (JP, A)  
特開平05-268571 (JP, A)  
特開昭58-053246 (JP, A)  
特開平02-073104 (JP, A)  
特開2001-203543 (JP, A)

(58)調査した分野(Int.Cl., DB名)

H03F	1/42
H03F	1/34
H03F	3/68