



(12) 发明专利申请

(10) 申请公布号 CN 118901286 A

(43) 申请公布日 2024. 11. 05

(21) 申请号 202380028929.2

(22) 申请日 2023.03.16

(30) 优先权数据

17/700,657 2022.03.22 US

(85) PCT国际申请进入国家阶段日

2024.09.20

(86) PCT国际申请的申请数据

PCT/FI2023/050150 2023.03.16

(87) PCT国际申请的公布数据

W02023/180624 EN 2023.09.28

(71) 申请人 塔克托科技有限公司

地址 芬兰欧伦萨洛

(72) 发明人 托米·西姆拉 塔皮奥·劳蒂奥

(74) 专利代理机构 北京弘权知识产权代理有限公司 11363

专利代理师 李少丹 毋二省

(51) Int.Cl.

H05K 3/00 (2006.01)

H05K 3/28 (2006.01)

H05K 1/14 (2006.01)

H05K 1/18 (2006.01)

H05K 3/34 (2006.01)

H05K 3/40 (2006.01)

H05K 1/03 (2006.01)


权利要求书3页 说明书11页 附图8页

(54) 发明名称

用于制造数个电气节点的方法、电气节点模块、电气节点及多层结构

(57) 摘要

本发明关于一种用于制造数个电气节点(10)的方法,其中该方法包括:将数个电子电路提供(410)至第一基板(11)上,诸如在印刷电路板或其他电子器件基板、视情况为低温共烧陶瓷基板上,其中电子电路中的每一个包括电路图案(14)及结合该电路图案(14)的至少一个电子器件部件(12),其中电子电路在该第一基板(11)上彼此隔开,藉此界定分别环绕该数个电子电路中的每一个的空白区域(30);及提供(420)灌注或浇铸材料以将该数个电子电路中的每一个嵌入于该灌注或浇铸材料中,且随后,硬化(430)、视情况包括固化该灌注或浇铸材料以形成该数个电气节点(10)的填充物材料层。



1. 一种用于制造数个电气节点(10)的方法,其中所述方法包括:
 - 分别在第一基板(11)上获得数个电子电路或将所述数个电子电路提供(410)至所述第一基板上,诸如在印刷电路板或其他电子器件基板、视情况为低温共烧陶瓷基板上,其中所述电子电路中的每一个包括电路图案(14)及结合所述电路图案(14)的至少一个电子器件部件(12),其中所述电子电路在所述第一基板(11)上彼此隔开,藉此界定分别环绕所述数个电子电路中的每一个的空白区域(30),及
 - 提供(420)灌注或浇铸材料以将所述数个电子电路中的每一个嵌入于所述灌注或浇铸材料中,且随后,
 - 硬化(430)所述灌注或浇铸材料以形成所述数个电气节点(10)的填充物材料层(16),所述硬化视情况包括固化。
2. 如权利要求1所述的方法,其包括在所述数个电子电路周围提供障壁或阻塞元件(20、20B)以在所述灌注或浇铸材料的所述提供期间约束所述灌注或浇铸材料,诸如其流动。
3. 如权利要求2所述的方法,其中所述障壁或阻塞元件(20、20B)在所述灌注或浇铸材料的所述提供(420)之前提供。
4. 如权利要求2所述的方法,其中所述障壁或阻塞元件(20、20B)在所述灌注或浇铸材料的所述提供(420)之后提供。
5. 如权利要求2至4中任一项所述的方法,其中所述障壁或阻塞元件(20、20B)分别在所述数个电子电路中的每一个周围界定个别障壁部分(20B)。
6. 如权利要求2至5中任一项所述的方法,其中所述障壁或阻塞元件(20、20B)至少部分地提供至所述第一基板(11)的周边部分。
7. 如权利要求1至6中任一项所述的方法,其中所述灌注或浇铸材料在约摄氏20度的温度下具有小于5000厘泊、优选地小于2500厘泊的动态粘度。
8. 如权利要求1至7中任一项所述的方法,其中所述灌注或浇铸材料包括聚胺基甲酸酯、丙烯酸类、聚酯、聚硅氧、聚硅氧烷、环氧树脂及其共聚物中的至少一种。
9. 如权利要求8所述的方法,其中所述灌注或浇铸材料包括硬化剂、交联剂、聚合催化剂或增链剂。
10. 如权利要求1至9中任一项所述的方法,其包括将诸如实质上为真空的低压力至少施加至包括所述填充物材料层(16)的所述第一基板(11)的一侧上,以用于在所述硬化之前自所述填充物材料层(16)移除气泡。
11. 如权利要求1至10中任一项所述的方法,其包括在所述填充物材料层(16)的所述硬化(430)之后将经嵌入的所述数个电子电路沿着所述空白区域(30)彼此分离(440),以便提供所述数个电气节点(10)。
12. 如权利要求11所述的方法,其中所述分离(440)包括碾磨、诸如旁路剪切切割的切割、锯割、冲压、喷水切割、激光切割、或研磨切割。
13. 如权利要求11或12所述的方法,其中所述分离(440)包括至少移除在所述空白区域(30)的位置处的所述第一基板(11)及所述填充物材料层(16)的部分。
14. 如权利要求11至13中任一项所述的方法,其中所述分离(440)包括基于所述第一基板(11)上的光学(22)或机械对准标记的所述第一基板(11)的对准。

15. 如权利要求1至14中任一项所述的方法,其中所述电气节点(10)为系统级封装(SiP)模块。

16. 如权利要求1至15中任一项所述的方法,其中在第一横向方向上且视情况在第二垂直横向方向上的所述数个电气节点(10)的尺寸在5至25毫米的范围内,诸如10、15或20毫米。

17. 如权利要求1至16中任一项所述的方法,其中在厚度方向(TH)上的所述数个电气节点(10)的厚度在1至10或5毫米的范围内,优选地在1.5至4毫米的范围内,且最佳地在1.8至3.5毫米的范围内。

18. 如权利要求1至17中任一项所述的方法,其中所述至少一个电子器件部件(12)为表面安装器件或部件或通孔器件或部件。

19. 如权利要求1至18中任一项所述的方法,其中所述至少一个电子器件部件运用焊锡膏及/或数种粘着剂而结合所述电路图案进行安装。

20. 如权利要求1至19中任一项所述的方法,其包括相对于且对应于所述数个电子电路至少部分地在所述第一基板(11)的相对侧上提供数个接触衬垫或图案(19),其中所述接触衬垫或图案(19)至少连接至所述对应电子电路。

21. 如权利要求19及20所述的方法,其中所述数个接触衬垫或图案(19)被布置为至少部分地邻近于所述空白区域(30),诸如与所述空白区域(30)的边缘相隔小于2毫米。

22. 如权利要求1至21中任一项所述的方法,其中所述第一基板(11)上的电子电路的数目为至少二,诸如在2至50的范围内,例如2、4、9、16、25、30、36、40、45或50,或甚至更多,诸如多至500。

23. 如权利要求1至22中任一项所述的方法,其中所述至少一个电子器件部件(12)选自由以下组成的群组:微控制器、集成电路、晶体管、电阻器、电容器、电感器、二极管、光二极管、发光二极管、半导体开关、电子部件、机电部件、电光部件、辐射发射部件、发光部件、有机LED(OLED)、侧射LED或其他光源、顶射LED或其他光源、底射LED或其他光源、辐射侦测部件、光侦测或光敏部件、光二极管、光敏晶体管、光伏打装置、传感器、微机械部件、开关、触控开关、触控面板、近接开关、触控传感器、大气传感器、温度传感器、压力传感器、湿度传感器、气体传感器、近接传感器、电容式开关、电容式传感器、投影电容式传感器或开关、单电极电容式开关或传感器、电容式按钮、多电极电容式开关或传感器、自电容传感器、互电容式传感器、电感式传感器、传感器电极、微机械部件、UI元件、用户输入元件、振动元件、声音产生元件、通信元件、发射器、接收器、收发器、天线、红外线(IR)接收器或发射器、无线通信元件、无线标签、无线电标签、标签读取器、数据处理元件、微处理器、微控制器、数字信号处理器、信号处理器、可程序化逻辑芯片、特殊应用集成电路(ASIC)、数据储存元件、及电子子组件。

24. 一种电气节点模块(100),其包括:

第一基板(11),诸如印刷电路板或其他电子器件基板,视情况为低温共烧陶瓷基板;

在所述第一基板(11)上的数个电子电路,所述电子电路中的每一个包括电路图案(14)及结合所述电路图案(14)的至少一个电子器件部件(12),其中所述数个电子电路在所述第一基板(11)上彼此隔开,藉此界定分别环绕所述数个电子电路中的每一个的空白区域(30);

填充物材料层(16),其嵌入所述数个电子电路,且在相对于所述填充物材料层(16)的厚度方向(TH)垂直的横向方向上沿着在所述横向方向上的电气节点(10)的全长的至少80%及/或优选地实质上为所述全长而延伸。

25.如权利要求24所述的电气节点模块,所述第一基板(11)上的电子电路的数目为至少二,诸如在2至50的范围内,例如2、4、9、16、25、30、36、40、45或50,或甚至更多,诸如多至500。

26.一种电气节点(10),其包括:

第一基板(11),诸如印刷电路板或其他电子器件基板,视情况为低温共烧陶瓷基板,

在所述第一基板(11)上的电子电路,所述电子电路包括电路图案(14)及结合所述电路图案(14)的至少一个电子器件部件(12),及

填充物材料层(16),其嵌入所述电子电路,嵌入所述数个电子电路,且在相对于所述填充物材料层(16)的厚度方向(TH)垂直的横向方向上沿着在所述横向方向上的电气节点(10)的全长的至少80%及/或优选地实质上为所述全长而延伸。

27.一种多层结构(150),其包括:

第二基板(40),

电气节点(10),其布置至所述第二基板(40)上,所述电气节点包括:

-第一基板(11),诸如印刷电路板或其他电子器件基板,视情况为低温共烧陶瓷基板,

-在所述第一基板(11)上的电子电路,所述电子电路包括电路图案(14)及结合所述电路图案(14)的至少一个电子器件部件(12),及

-填充物材料层(16),其嵌入所述电子电路,嵌入所述数个电子电路,且在相对于所述填充物材料层(16)的厚度方向(TH)垂直的横向方向上沿着在所述横向方向上的所述电气节点(10)的全长的至少80%及/或优选地实质上为所述全长而延伸;及

模制材料层(50),诸如注射模制材料层,其相对于所述第二基板(40)在所述电气节点(10)的相对侧上且将所述电气节点(10)至少部分地嵌入于所述模制材料层(50)中。

28.如权利要求27所述的多层结构,其包括在所述第二基板(40)上的第二电路图案(42),其中所述电气节点(10)连接至所述第二电路图案(42)。

29.如权利要求27或28所述的多层结构,其中所述第二基板(40)为柔性塑料膜或片材,其优选地具有最大为1毫米的厚度。

30.如权利要求27至29中任一项所述的多层结构,其中所述第二基板(40)展现非平面形状,诸如至少局部地为3D形状,例如为凹形或凸形。

用于制造数个电气节点的方法、电气节点模块、电气节点及多层结构

技术领域

[0001] 本发明大体上涉及诸如电子(多层)组件的功能集成结构及其制造方法。然而,特别地但不排他地,本发明涉及用于在此类结构或组件中实施一个或多个功能性的电气节点及其制造方法,所述结构或组件包括例如模制(视情况为注射模制)材料层。

背景技术

[0002] 在电子器件及电子产品的情形中存在多种不同的堆叠式组件及结构。电子器件及相关产品的集成背后的动机可如相关使用情形般多样。当所得的解决方案最终展现多层性质时,相对频繁地寻求部件的大小减小、重量减轻、成本节省或仅仅高效集成。反过来,相关联的使用情境可关于产品封装或食品包装、器件外壳的视觉设计、可穿戴式电子器件、个人电子装置、显示器、侦测器或传感器、车辆内饰、天线、标签、车辆电子器件等。

[0003] 诸如电子部件、集成电路(IC)及导体的电子器件通常可藉由多种不同技术设置至基板元件上。举例而言,诸如各种表面安装器件(SMD)的现成电子器件可安装于基板表面上,基板表面最终形成多层结构的内部或外部接口层。另外,可应用归入术语“印刷电子器件”的技术以实际上直接且附加地向相关联的基板产生电子器件。术语“印刷”在此情形中指能够在整个实质上附加印刷工艺中自印刷物质产生电子器件/电气元件的各种印刷技术,包括但不限于网版印刷、柔版印刷及喷墨印刷。所使用的基板可为柔性的且印刷材料可为有机的,然而状况并非始终如此。

[0004] 此外,注射模制结构电子器件(IMSE)的概念涉及以多层结构的形式建置功能器件及其对应部件,此尽可能无缝地囊封电子功能性。IMSE的特性亦为,电子器件通常根据整个目标产品、部件或通常为设计的3D模型而制造成真实3D(非平面)形式。为了在3D基板上及在相关联的最终产品中达成电子器件的所要3D布局,可能仍使用二维(2D)电子器件组装方法将电子器件设置于诸如膜的最初为平面的基板上,据此,已经容纳电子器件的基板可形成成为所要三维(亦即3D)形状且经受例如由覆盖及嵌入诸如电子器件的底层元件的合适塑料材料进行的包覆模制,因此保护且潜在地隐藏所述元件免受环境的影响。

[0005] 在典型的解决方案中,电路已产生于印刷电路板(PCB)或基板膜上,此后其已由塑料材料包覆模制。然而,已知的结构及方法具有一些缺点,此仍取决于相关联的使用情境。为了产生具有一个或多个功能性的电子组件,通常必须藉由印刷及/或利用SMD而在基板上产生用于达成此等功能性的相当复杂的电路,且接着由塑料材料包覆模制。

[0006] 然而,在已知的解决方案中,复杂功能性的实施方案可面临可靠性风险及组装成品率相关问题,该等问题由在集成极其密集的元素及具有复杂几何形状的元素方面的挑战引起。此外,电子组件可能需要例如使用外部控制电子器件,此降低了集成度且使结构不太具吸引力。将可能大数目个密集部件及具有复杂几何形状的部件直接集成至潜在显著较大的基板上可能具挑战性且潜在地极其有风险,因为可靠性将常常受例如模制压力影响,且在不同生产阶段中的组装成品率可能极低。安装或布置于PCB上且覆盖有塑料层的子组件

可能会遭受例如在热膨胀方面的失配,归因于其复杂结构而难以包覆模制,且在结构中展现可将子组件自电气触点撕下的应力。热管理方面的挑战通常亦可造成诸如过热的问题。

[0007] 因此,既在较大主体基板上直接设置诸如相关部件的功能元件或尤其电气元件又预先制备集体子组件以用于随后安装于其上在例如电子器件易损性、结构及安装复杂度以及热管理方面具有其自身的不利方面,据此,在相关改良或替代性制造技术及所得最终结构方面存在改良空间。因此,仍需要开发大体上与IMSE技术及集成电子器件两者相关的结构及方法。

[0008] 此外,在一些已知尝试中,基板上的电子器件可由单独的罩盖或壳体保护。罩盖与电路板之间的对准极难以控制。此外,当将部件或子组件置放于基板上时,板相对于罩盖或壳体的未对准及旋转两者可使得更难以使拾取及置放机器视觉正确地识别实际板定向且将接触衬垫直接置放于其在基板上的对应物上。当机器视觉完全未能辨识电路板定向时,与此类型的未对准相关的典型问题为错置及拾取拒绝。此外,罩盖与板之间的空间归因于部件几何形状而具有极复杂的形状。此使得具挑战性的是可靠地填充空间而不留下空隙,且彼等空隙会在注射模制中坍塌,藉此损害部件。注入方法引起空隙的数目最大,且虽然预填充在板上施加少量填充物,允许其流动且沉降,且直至彼时将板密封于壳体上,且接着注入充满填充物的空间,此做法可改良结果,但仍几乎不会对空隙化进行任何控制。真空分配亦帮助处理空隙化,但极度昂贵。此会增加此类子组件中的每一个的组件本中的工艺相关成本的量。

发明内容

[0009] 本发明的目标是在包括诸如电子器件的功能元件的整体结构及利用模制或浇铸材料层或结构的情形中至少减轻与已知解决方案相关联的上述缺点中的一种或多种。

[0010] 本发明的目标藉由如由相应的独立权利要求所定义的用于制造数个电气节点的方法、电气节点模块、电气节点及多层结构来达成。

[0011] 根据第一方面,提供一种用于制造数个电气节点的方法。该方法包括:

[0012] -分别在优选地为实质上刚性基板的第一基板上获得数个电子电路或将数个电子电路提供至第一基板上,诸如在印刷电路板或其他电子器件基板、视情况为低温共烧陶瓷基板上,其中电子电路中的每一个包括电路图案及结合电路图案的至少一个电子器件部件,其中电子电路在第一基板上彼此隔开,藉此界定分别环绕数个电子电路中的每一个的空白区域,

[0013] -提供灌注或浇铸材料以将数个电子电路中的每一个嵌入于灌注或浇铸材料中,且随后,

[0014] -硬化、视情况包括固化灌注或浇铸材料以形成数个电气节点的填充物材料层。

[0015] 如本文中所提及的分别在第一基板上获得数个电子电路或将数个电子电路提供至第一基板上可意谓获得已被提供至少电路图案及视情况亦为电子器件部件的现成基板。电路图案可(已)另外地完成,诸如藉由印刷或分配;或电路图案可(已)至少部分地以消减方式完成,诸如藉由蚀刻。举例而言,电路图案的提供可(已)藉由蚀刻而完成,而电子器件部件可藉由将表面安装技术(SMT)的电子器件部件安装至第一基板上以结合电路图案而添加。

[0016] 该方法可优选地进一步包括在数个电子电路周围提供障壁或阻塞元件以在灌注或浇铸材料的提供期间约束灌注或浇铸材料,诸如其流动。在一些实施例中,障壁或阻塞元件可在灌注或浇铸材料的提供之前提供。

[0017] 障壁或阻塞元件可由诸如(塑料)框架或其类似者的最初为固体的材料制成,或其可由最初为可流动或可分配的材料提供,可流动或可分配材料接着凝固以形成障壁或阻塞元件。

[0018] 在其他实施例中,障壁或阻塞元件可在灌注或浇铸材料的提供之后提供,诸如推动优选地经塑形以至少部分地对应于空白区域的形状的滚筒或模具或其类似者至少部分地朝向及进入所提供的灌注或浇铸材料层。

[0019] 在各种实施例中,障壁或阻塞元件分别在数个电子电路中的每一个周围界定个别障壁部分。

[0020] 障壁元件可至少部分地提供至第一基板的周边部分。

[0021] 灌注或浇铸材料及/或障壁或阻塞元件的可流动或可分配材料优选地展现非常低的粘度。在各种实施例中,灌注或浇铸材料可在约摄氏20度的温度下具有小于5000厘泊、优选地小于2500厘泊的动态粘度。

[0022] 在一些例示性实施例中,灌注或浇铸材料及/或障壁或阻塞元件的可流动或可分配材料可包括聚胺基甲酸酯、丙烯酸类、聚酯、聚硅氧、聚硅氧烷、环氧树脂及其共聚物中的至少一种。此外,灌注或浇铸材料可包括硬化剂、交联剂、聚合催化剂或增链剂。

[0023] 在一些实施例中,该方法可包括将诸如实质上为真空的低压力至少施加至包括填充物材料层的第一基板的侧上,以用于在硬化之前自填充物材料层移除气泡。

[0024] 在一些实施例中,该方法可优选地包括在填充物材料层的硬化之后将经嵌入的数个电子电路沿着空白区域彼此分离,以便提供数个电气节点。分离可包括碾磨、诸如旁路剪切切割的切割、锯割、冲压、喷水切割、激光切割、或研磨切割。

[0025] 替代地或另外,分离可包括至少移除在空白区域的位置处的第一基板及填充物材料层的部分。

[0026] 在各种实施例中,分离可仅或另外包括移除障壁或阻塞元件及在障壁或阻塞元件下方或与其接触的第一基板的部分。

[0027] 在一些实施例中,分离可包括移除在空白区域的位置处的第一基板、障壁或阻塞元件及填充物材料层的部分。

[0028] 在各种实施例中,分离可包括基于第一基板上的光学或机械对准标记的第一基板的对准。

[0029] 电气节点可为系统级封装(SiP)模块。

[0030] 在各种实施例中,在第一横向方向上且视情况在第二垂直横向方向上的数个电气节点的尺寸可在5至25毫米的范围内,诸如10、15或20毫米。

[0031] 在各种实施例中,数个电气节点的厚度可在1至10或5毫米的范围内,优选地在1.5至4毫米的范围内,且最佳地在1.8至3.5毫米的范围内。

[0032] 此外,至少一个电子器件部件可为表面安装器件或部件或通孔器件或部件。

[0033] 在各种实施例中,至少一个电子器件部件可运用焊锡膏及/或数种粘着剂而结合电路图案进行安装。

[0034] 此外,该方法可包括相对于且对应于数个电子电路至少部分地在第一基板的相对侧上提供数个接触衬垫或图案,其中接触衬垫或图案至少连接至对应电子电路。

[0035] 另外,数个接触衬垫或图案可被布置为至少部分地邻近于空白区域,诸如与空白区域的边缘相隔小于2毫米。

[0036] 在各种实施例中,第一基板上的电子电路的数目可为至少二,诸如在2至50的范围内,例如2、4、9、16、25、30、36、40、45或50,或甚至更多,诸如多至500。

[0037] 仅仅作为实例,在第一基板11上可存在“5乘5”或“7乘8”电路图案,或例如“8乘9”。

[0038] 此外,至少一个电子器件部件可选自由以下每一个组成的群组:微控制器、集成电路、晶体管、电阻器、电容器、电感器、二极管、光二极管、发光二极管、半导体开关。

[0039] 此外,至少一个电子器件部件、电子电路及/或其余的多层结构可包括选自由以下组成的群组的至少一个部件:电子部件、机电部件、电光部件、辐射发射部件、发光部件、发光二极管(LED)、有机LED(OLED)、侧射LED或其他光源、顶射LED或其他光源、底射LED或其他光源、辐射侦测部件、光侦测或光敏部件、光二极管、光敏晶体管、光伏打器件、传感器、微机械部件、开关、触控开关、触控面板、近接开关、触控传感器、大气传感器、温度传感器、压力传感器、湿度传感器、气体传感器、近接传感器、电容式开关、电容式传感器、投影电容式传感器或开关、单电极电容式开关或传感器、电容式按钮、多电极电容式开关或传感器、自电容传感器、互电容式传感器、电感式传感器、传感器电极、微机械部件、UI元件、用户输入元件、振动元件、声音产生元件、通信元件、发射器、接收器、收发器、天线、红外线(IR)接收器或发射器、无线通信元件、无线标签、无线电标签、标签读取器、数据处理元件、微处理器、微控制器、数字信号处理器、信号处理器、可程序化逻辑芯片、特殊应用集成电路(ASIC)、数据储存元件、及电子子组件。

[0040] 根据第二方面,提供一种电气节点模块。电气节点模块包括第一基板,优选地为刚性基板,诸如印刷电路板或其他电子器件基板,视情况为低温共烧陶瓷基板(LTCC)。电气节点模块亦包括在第一基板上的数个电子电路,电子电路中的每一个包括电路图案及结合电路图案的至少一个电子器件部件,其中数个电子电路在第一基板上彼此隔开,藉此界定分别环绕数个电子电路中的每一个的空白区域。此外,电气节点模块包括优选地由灌注或浇铸材料构成的填充物材料层,填充物材料层嵌入数个电子电路且在相对于填充物材料层的厚度方向垂直的横向方向上沿着在横向方向上的电气节点的全长的至少80%及/或优选地实质上为该全长而延伸。

[0041] 此外,第一基板上的电子电路的数目可为至少二,诸如在2至50的范围内,例如2、4、9、16、25、30、36、40、45或50,或甚至更多,诸如多至500。

[0042] 根据第三方面,提供一种电气节点。电气节点包括:第一基板,诸如印刷电路板或其他电子器件基板,视情况为低温共烧陶瓷基板;及在第一基板上的电子电路,电子电路包括电路图案及结合电路图案的至少一个电子器件部件。电气节点亦包括填充物材料层,填充物材料层嵌入电子电路,嵌入数个电子电路,且在相对于优选地由灌注或浇铸材料构成的填充物材料层的厚度方向垂直的横向方向上沿着在横向方向上的电气节点的全长的至少80%及/或优选地实质上为该全长而延伸。

[0043] 根据第四方面,提供一种多层结构。多层结构包括:第二基板,诸如柔性的、视情况为可热成形的及/或由塑料制成的膜或片材;及根据上文中所描述的第三方面的电气节点,

电气节点布置至第二基板上,诸如安装至其表面上。多层结构亦包括模制材料层,诸如注射模制材料层,其相对于第二基板在电气节点的相对侧上,且至少部分地(若未完全(惟与例如第二基板的其他元件接触的部分除外))将电气节点嵌入于模制材料层中。

[0044] 多层结构可包括在第二基板上的第二电路图案,其中电气节点诸如经由数个接触衬垫或图案连接至第二电路图案,接触衬垫或图案相对于节点上的电子电路至少部分地在节点的第一基板的相对侧上。

[0045] 此外,第二基板可为柔性(热)塑料膜或片材,其优选地具有最大为1毫米的厚度。

[0046] 在各种实施例中,第二基板可展现非平面形状,诸如至少局部地为3D形状,例如为凹形或凸形。

[0047] 本发明提供用于制造数个电气节点的方法、电气节点模块、电气节点及多层结构。本发明提供优于已知解决方案的优点,此在于,各模块可具有许多、甚至为极高数目个同时制造及/或处理的电气节点。在单一化或分离之前,电气节点在诸如机器人的操纵器存在且负担得起的大面板中移动。现有的电路板操纵、储存及处置装备完全合适。此外,对灌注或浇铸材料中的空隙化的控制比在已知尝试中容易得多。又,可极高效地利用电路板空间,从而降低每电气节点的成本。

[0048] 制造方法及工艺显著地向广泛可用且不需要使用特殊专业知识的工艺及装备靠近。此意谓所有处理装备按原样适用,其中无需特定拾取喷嘴、抓取器或其他昂贵装备。此具有大幅度地降低成本的可能性,且采用门槛极低。

[0049] 部件可布置于基板上,此针对电气效能是最方便或最佳的,接着,填充物简化用于拾取的几何形状,因此在设计期间不需要对其进行关注以例如始终将平坦元件置放于中心或其类似者中。

[0050] 基于以下详细描述,各种其他优点对于本领域技术人员而言将变得清楚。

[0051] 表述“数个”在本文中可指始于一(1)的任何正整数,亦即为一、至少一或若干。

[0052] 表述“多个”可指始于二(2)的任何正整数,亦即为二、至少二或高于二的任何整数。

[0053] 术语“第一”、“第二”及“第三”在本文中用以区分一个元件与另一元件,且若未另有明确陈述,则不特别地对其优先化或排序。

[0054] 本文中所呈现的本发明的例示性实施例不应被解译为对所附申请专利范围的适用性造成限制。动词“包括”在本文中用作开放式限制,其亦不排除未叙述特征的存在。从属权利要求中所叙述的特征可相互自由地组合,除非另有明确陈述。

[0055] 被视为本发明的特性的新颖特征尤其阐述于所附申请专利范围中。然而,本发明自身关于其构造及其操作方法两者连同其额外目标及优点将在结合附图阅读时自特定实施例的以下描述得以最佳地理解。

附图说明

[0056] 本发明的一些实施例作为实例而非作为限制而示出于附图的诸图中。

[0057] 图1A至1C示意性地示出电气节点模块。

[0058] 图1D示意性地示出电气节点。

[0059] 图2A及2B示意性地示出电气节点模块。

- [0060] 图3A及3B示意性地示出电气节点模块。
- [0061] 图4展示用于制造数个电气节点的方法的流程图。
- [0062] 图5示意性地示出多层结构。
- [0063] 图6A至6C示出数个电气节点或电气节点模块的制造工艺的一些阶段。
- [0064] 图7A至7C示出数个电气节点或电气节点模块的制造工艺的一些阶段。

具体实施方式

[0065] 图1A至1C示意性地示出电气节点模块100。图1A作为透视图展示电气节点模块100,图1B作为横截面侧视图展示电气节点模块100,且图1C自上方/下方(亦即自相对于图1B的垂直方向)展示电气节点模块100。

[0066] 电气节点模块100可包括第一基板11,优选地为刚性基板,例如但不限于印刷电路板或其他电子器件基板,视情况为(低温)共烧陶瓷基板。此外,电气节点模块100可包括在第一基板11上的数个电子电路,电子电路中的每一个包括电路图案14及结合电路图案14的至少一个电子器件部件12。数个电子电路可在第一基板11上彼此隔开,藉此界定分别环绕数个电子电路中的每一个的空白区域30。此外,电气节点模块100可包括填充物材料层16,该填充物材料层嵌入数个电子电路,且在相对于填充物材料层16的厚度方向TH垂直的横向方向上沿着在横向方向上的电气节点的全长的至少80%及/或优选地实质上为该全长而延伸。

[0067] 如图1A及1C中可见,可存在例如布置到基板11上的九个电子电路,且因此最后为电气节点10。然而,在各种实施例中,第一基板11上的电子电路的数目可为至少二,诸如在2至50的范围内,例如2、4、9、16、25、30、36、40、45或50,或甚至更多,诸如多至500。

[0068] 在图1C中,经嵌入的数个电子电路在填充物材料层16的实质上硬化之后沿着空白区域30彼此分离,以便提供数个电气节点。分离可藉由碾磨、诸如旁路剪切切割的切割、锯割、冲压、喷水切割、激光切割或研磨切割来完成。替代地或另外,分离可包括至少移除在空白区域30的位置处的第一基板11及填充物材料层16的部分。

[0069] 此外,第一基板11上可存在分离可完成所基于或经由的光学或机械对准标记。

[0070] 在一些实施例中,机械对准标记可为在实际电子电路区域外部(其中亦将存在约束灌封化合物/填充物(若有的话)的障壁或阻塞元件20)装配至电气节点模块100边缘上的均匀隔开孔中的对准销(优选地处于含有一列电子电路的各“切片(slice)”的中心点,但每切片可存在多于一个对准销-孔对,且例如若电气节点10的中心质量块不处于中心,则该等对并不严格地需要位于中心)。可接着使用例如抓取器将切片进一步分割成成品电气节点10,抓取器基于对准销的位置来拾取切片且逐步地将其穿过锯片,最后使一系列经分离电气节点10落入例如容器中。

[0071] 此外,如图1A至1C中所展示,电气节点模块100可包括在数个电子电路周围的障壁或阻塞元件20。障壁或阻塞元件20可在灌注或浇铸材料的提供之前或之后提供。

[0072] 障壁或阻塞元件20亦可分别在数个电子电路中的每一个周围或在电子电路的集合周围界定个别障壁部分20B,如将在图3A及3B中所展示。在各种实施例中,障壁或阻塞元件20可至少部分地提供至第一基板11的周边部分。

[0073] 图1D示意性地示出电气节点10。电气节点10可包括:第一基板11,诸如印刷电路板

或其他电子器件基板,视情况为低温共烧陶瓷基板;在第一基板11上的电子电路,电子电路包括电路图案14及结合电路图案14的至少一个电子器件部件12;及填充物材料层16,其嵌入电子电路,嵌入数个电子电路,且在相对于填充物材料层16的厚度方向TH垂直的横向方向上沿着在横向方向上的电气节点的全长的至少80%或90%及/或优选地实质上为该全长而延伸。图1D中的电气节点10可使得其可已自图1A至1C的电气节点模块100分离,然而未必如此。此外,电气节点10可包括数个接触衬垫或图案19,该等接触衬垫或图案相对于且对应于数个电子电路至少部分地在第一基板11的相对侧上,其中接触衬垫或图案19至少连接至对应电子电路(诸如运用图中1C延伸通过第一基板11的虚线所展示)。

[0074] 此外,在一些实施例中,数个接触衬垫或图案19可被布置为至少部分地邻近于空白区域30,诸如与空白区域30的边缘相隔小于2毫米,使得可接近接触衬垫或图案19而完成分离。因此,在一些实施例中,接触衬垫或图案19可布置至第一基板11的周边部分。

[0075] 图2A及2B示意性地示出电气节点模块100。电气节点模块100可实质上类似于图1A及1B中所展示的电气节点模块,然而,在图2A及2B中,障壁或阻塞元件20亦在数个电子电路中的每一个周围界定个别障壁部分20B。障壁或阻塞元件20可至少部分地提供至第一基板11的周边部分,但其亦在由障壁或阻塞元件20界定的区域内部包括个别障壁部分20B,该等障壁部分在基板11的周边部分上,亦即障壁或阻塞元件20的外部部分。

[0076] 如在图2B中可见,填充物材料层16的表面可或可不在填充物材料层16的厚度方向TH上延伸得高于个别障壁部分20B的上部末端。因此,若个别障壁部分20B相较于该表面延伸得较远,则填充物材料层16可在个别障壁部分20B处不连续。另一方面,若表面相较于个别障壁部分20B的上部末端延伸得较远,则填充物材料层16可横越模块100连续。

[0077] 图3A及3B示意性地示出电气节点模块100。电气节点模块100可实质上类似于图2A及2B中所展示的电气节点模块,然而,在图3A及3B中,在由障壁或阻塞元件20界定的空间中的每一个中存在多于一个电子电路。在图3A及3B的状况下,在空间中的每一个中存在四个电子电路,因此最终产生四个电气节点10。

[0078] 图4展示用于制造数个电气节点10的方法的流程图。

[0079] 步骤或项目400指该方法的起动阶段。获得合适的装备及部件,且组装及组态系统以供操作。

[0080] 步骤或项目410指在优选地为实质上刚性基板的第一基板11上获得数个电子电路或替代地将数个电子电路提供至第一基板11上,诸如在印刷电路板或其他电子器件基板、视情况为低温共烧陶瓷基板或FR4基板上,其中电子电路中的每一个包括电路图案14及结合电路图案14的至少一个电子器件部件12,其中电子电路在第一基板11上彼此隔开,藉此界定分别环绕数个电子电路中的每一个的空白区域30。

[0081] 步骤或项目420指提供灌注或浇铸材料以将数个电子电路中的每一个嵌入于灌注或浇铸材料中。

[0082] 步骤或项目430指硬化、视情况包括固化灌注或浇铸材料以形成数个电气节点的填充物材料层。

[0083] 在各种实施例中,步骤410、420及430以彼次序执行。

[0084] 因此,结果为电气节点模块100包括准备好被单一化或分离的数个电气节点10。

[0085] 在各种实施例中,作为视情况选用的特征,该方法可进一步包括在硬化填充物材

料层之后将经嵌入的数个电子电路沿着空白区域30彼此分离440,以便提供数个电气节点10。分离可包括碾磨、诸如旁路剪切切割的切割、锯割、冲压、喷水切割、激光切割、或研磨切割。替代地或另外,分离440可包括至少移除在空白区域30的位置处的第一基板11及填充物材料层16的部分。再进一步替代地或另外,分离440可包括基于第一基板11上的光学或机械对准标记的第一基板11的对准。

[0086] 在各种实施例中,分离440可仅或另外包括移除障壁或阻塞元件20、20B及在障壁或阻塞元件20、20B下方或与其接触的第一基板11的部分。

[0087] 在一些实施例中,分离440可包括移除在空白区域30的位置处的第一基板11、障壁或阻塞元件20、20B及填充物材料层16的部分。

[0088] 方法执行可在步骤或项目499处停止。

[0089] 在各种优选实施例中,该方法可包括在数个电子电路周围提供障壁或阻塞元件20以在灌注或浇铸材料的提供420期间约束灌注或浇铸材料,诸如其流动。障壁或阻塞元件可在灌注或浇铸材料的提供420之前提供。障壁或阻塞元件20可由诸如(塑料)框架或其类似者的最初为固体的材料制成,或其可由最初为可流动或可分配的材料提供,可流动或可分配材料接着凝固以形成障壁或阻塞元件。凝固可藉由固化来完成。在一些实施例中,最初为可流动或可分配的障壁或阻塞元件20的材料可甚至与灌注或浇铸材料的材料相同,然而未必如此。替代地,障壁或阻塞元件20可在灌注或浇铸材料的提供420之后提供。结合图6A至6C及7A至7C进一步解释此两种替代方案。

[0090] 优选地,在各种实施例中,障壁或阻塞元件20无论如何都在电子电路已布置至第一基板11上之后布置,而不管灌注或浇铸材料在障壁或阻塞元件20之前或之后提供。然而,在一些实施例中,障壁或阻塞元件20可在电子电路之前或至少在至少一个电子器件部件12之前布置。

[0091] 在各种实施例中,障壁或阻塞元件20可分别在数个电子电路中的每一个周围界定个别障壁部分20B。替代地或另外,障壁或阻塞元件20可至少部分地提供至第一基板11的周边部分。

[0092] 关于灌注或浇铸材料的属性,灌注或浇铸材料可在约摄氏20度的温度下具有小于5000厘泊、优选地小于2500厘泊的动态粘度。

[0093] 替代地或另外,灌注或浇铸材料可包括聚胺基甲酸酯、丙烯酸类、聚酯、聚硅氧、聚硅氧烷、环氧树脂及其共聚物中的至少一种。在一些实施例中,灌注或浇铸材料可进一步包括硬化剂、交联剂、聚合催化剂或增链剂。

[0094] 关于材料,在一些实施例中,可使用双组分寡聚/聚合树脂及反应性硬化剂材料。在其他实施例中,可使用较小单体的聚合以形成上述聚酯。

[0095] 在各种实施例中,可混合双组分灌注或浇铸材料,且接着可布置固化/交联/聚合以在室温下随时间推移而发生。然而,其可替代地运用额外的热来加速,若此被视为必要的话。

[0096] 在一实施例中,该方法可包括将诸如实质上为真空的低压力至少施加至包括填充物材料层16的第一基板11的侧上,以用于在硬化之前自填充物材料层16移除气泡。

[0097] 在一些实施例中,该方法可包括将热气体施加至填充物材料层16,以用于在硬化430之前破坏填充物材料层16内的气泡。

[0098] 在各种实施例中,电气节点可为系统级封装(SiP)模块。

[0099] 此外,在第一横向方向上且视情况在第二垂直横向方向上的数个电气节点11的尺寸在5至25毫米的范围内,诸如10、15或20毫米。横向方向相对于填充物材料层16的厚度方向TH垂直。

[0100] 替代地或另外,在厚度方向TH上的数个电气节点11的厚度在1至10或5毫米的范围内,优选地在1.5至4毫米的范围内,且最佳地在1.8至3.5毫米的范围内。

[0101] 替代地或另外,至少一个电子器件部件12可为表面安装器件或部件或通孔器件或部件。

[0102] 在各种实施例中,至少一个电子器件部件12可运用焊锡膏及/或数种粘着剂而结合电路图案14进行安装。举例而言,可使用焊锡膏及回焊焊接。

[0103] 在各种实施例中,该方法可包括相对于且对应于数个电子电路至少部分地在第一基板11的相对侧上提供数个接触衬垫或图案19,其中接触衬垫或图案19至少连接至对应电子电路。

[0104] 此外,数个接触衬垫或图案19可被布置为至少部分地邻近于空白区域30,诸如与空白区域30的边缘相隔小于1或2毫米。因此,在单一化或分离440期间,接触衬垫或图案19可接近电气节点10的边缘,亦即在其周边部分上。

[0105] 第一基板11上的电子电路的数目可为至少二,诸如在2至50的范围内,例如2、4、9、16、25、30、36、40、45或50,或甚至更多,诸如多至500。

[0106] 至少一个电子器件部件12可例如选自由以下每一个组成的群组:微控制器、集成电路、晶体管、电阻器、电容器、电感器、二极管、光二极管、发光二极管、半导体开关。亦可利用其他已知电子器件部件。

[0107] 此外,电子电路及/或其余的多层结构可包括选自由以下组成的群组的至少一个部件:电子部件、机电部件、电光部件、辐射发射部件、发光部件、发光二极管(LED)、有机LED(OLED)、侧射LED或其他光源、顶射LED或其他光源、底射LED或其他光源、辐射侦测部件、光侦测或光敏部件、光二极管、光敏晶体管、光伏打器件、传感器、微机械部件、开关、触控开关、触控面板、近接开关、触控传感器、大气传感器、温度传感器、压力传感器、湿度传感器、气体传感器、近接传感器、电容式开关、电容式传感器、投影电容式传感器或开关、单电极电容式开关或传感器、电容式按钮、多电极电容式开关或传感器、自电容传感器、互电容式传感器、电感式传感器、传感器电极、微机械部件、UI元件、用户输入元件、振动元件、声音产生元件、通信元件、发射器、接收器、收发器、天线、红外线(IR)接收器或发射器、无线通信元件、无线标签、无线电标签、标签读取器、数据处理元件、微处理器、微控制器、数字信号处理器、信号处理器、可程序化逻辑芯片、特殊应用集成电路(ASIC)、数据储存元件、及电子子组件。

[0108] 图5示意性地示出多层结构150。多层结构150可包括第二基板40,诸如柔性膜或片材。第二基板40可为可(热)成形的。此外,第二基板40可至少在其表面上包括实质上电绝缘材料。因此,可向其提供电路图案,诸如藉由印刷。多层结构150亦可包括布置至第二基板40上的电气节点10。电气节点10可诸如上文中所描述。再进一步地,多层结构150可包括模制材料层50,诸如注射模制材料层,其相对于第二基板40在电气节点10的相对侧上且至少部分地将电气节点10嵌入于模制材料层50中。

[0109] 多层结构150可包括在第二基板40上的第二电路图案42,其中电气节点10连接至第二电路图案42。

[0110] 替代地或另外,第二基板40可为柔性塑料膜或片材,其优选地具有最大为1毫米的厚度。

[0111] 此外,第二基板40可展现非平面形状,诸如至少局部地为3D形状,例如为凹形或凸形。

[0112] 在各种实施例中,第二基板40可已成形(诸如热成形)以至少局部地展现非平面形状。成形可已在将电气节点10布置至第二基板40上之前或替代地在将电气节点10布置至第二基板40上之后执行。真空成形、热成形、冷成形、负压成形、高压成形或其类似者可用于成形中。

[0113] 如图5中所展示,多层结构150可进一步包括第三基板60。诸如由热塑性材料制成且为可热成形的诸如柔性膜或片材的第三基板60可相对于电气节点10及/或第二基板40布置于模制材料层50的相对侧上。第三基板60亦可在第二基板40与第三基板60之间提供模制材料层50之前或同时热成形。

[0114] 结构150可且在许多使用情境中将连接至诸如结构的主机装置或主机布置的外部系统或器件,该连接可由连接器(例如电气连接器)或连接器缆线实施,连接器缆线可以选定方式(例如在通信及/或电力供应方面)附接至结构150及其元件,诸如电气节点10。举例而言,附接点可在结构的侧或底部上(例如经由第二基板40中的通孔)。

[0115] 在各种实施例中,电子电路及/或多层结构150的导电元件,诸如导电迹线、导体、衬垫等,可包括选自由以下组成的群组的至少一种材料:导电墨水、导电奈米粒子墨水、铜、钢、铁、锡、铝、银、金、铂、导电粘着剂、碳纤维、合金、银合金、锌、黄铜、钛、焊料,及其任何组分。举例而言,所使用的导电材料可在诸如可见光的至少部分的所要波长下为光学不透明、半透明及/或透明的,以便遮蔽诸如可见光的辐射或使该辐射自其反射、吸收于其中或使该辐射通过。

[0116] 通常,包括诸如各种SMD的电子部件的现成部件可例如藉由焊料及/或粘着剂附接至基板上的接触区域。举例而言,取决于实施例,此处可提供选定技术及封装的光源(例如LED),以及例如控制电子器件、通信、感测、连接(例如连接器)、主机(电路板、载体等)及/或电力提供(例如电池)的不同元件。举例而言,合适的取置或其他安装器件可用于此目的。替代地或另外,可应用印刷电子器件技术以实际上将诸如OLED的部件的至少部分直接制造至基板或尤其膜或片材上。

[0117] 在各种实施例中,可能的额外层或通常为特征可藉由不放弃其他可能定位或固定技术的模制、层压或合适涂覆(例如沉积)程序而添加至多层结构150中。这些层可具有保护性、指示性及/或美观性值(图形、色彩、图、文字、数字数据等),且含有例如织物、皮革或橡胶材料,以作为其他塑料的代替或补充。诸如电子器件、模块、模块内部构件或部件及/或光学器件的额外元件可安装及固定于例如结构的外表面处,诸如取决于实施例的所包括膜或模制层的外表面处。可进行必要的材料塑形/切割。举例而言,可自局部产生激光的光导材料产生散射体。若具备连接器,则多层结构的连接器可连接至所要的外部连接元件,诸如外部器件、系统或结构(例如主机装置)的外部连接器。举例而言,此两个连接器可一起形成插塞与插座型连接及接口。多层结构亦可通常在本文中定位及附接至较大集合体,诸如电子

装置,例如个人通信装置、计算机、家用设备、工业装置,或例如在多层结构建立车辆外部或内部的部分(诸如仪表板)的实施例中为车辆。

[0118] 图6A至6C示出数个电气节点或电气节点模块100的制造工艺的一些阶段。图6A展示将数个电子电路提供至优选地为实质上刚性基板的第一基板11上,诸如在印刷电路板或其他电子器件基板、视情况为低温共烧陶瓷基板或FR-4基板上,其中电子电路中的每一个包括电路图案14及结合电路图案14的至少一个电子器件部件12,其中电子电路在第一基板11上彼此隔开,藉此界定分别环绕数个电子电路中的每一个的空白区域30。在一些实施例中,第一基板11可被获得为现成组件,其上包括数个电子电路且包括空白区域30,如所描述。

[0119] 图6B展示在数个电子电路周围提供障壁或阻塞元件20以在灌注或浇铸材料的提供期间约束灌注或浇铸材料,诸如其流动。障壁或阻塞元件在灌注或浇铸材料的提供之前提供。

[0120] 图6C展示提供灌注或浇铸材料以将数个电子电路中的每一个嵌入于灌注或浇铸材料中。此后,可仍硬化、视情况包括固化灌注或浇铸材料以形成数个电气节点11的填充物材料层16。最后,可存在仍执行的分离电气节点10的步骤。

[0121] 图7A至7C示出数个电气节点或电气节点模块100的制造工艺的一些阶段。图7A展示将数个电子电路提供至优选地为实质上刚性基板的第一基板11上,诸如在印刷电路板或其他电子器件基板、视情况为低温共烧陶瓷基板或FR-4基板上,其中电子电路中的每一个包括电路图案14及结合电路图案14的至少一个电子器件部件12,其中电子电路在第一基板11上彼此隔开,藉此界定分别环绕数个电子电路中的每一个的空白区域30。在一些实施例中,第一基板11可被获得为现成组件,其上包括数个电子电路且包括空白区域30,如所描述。

[0122] 图7B展示提供灌注或浇铸材料以将数个电子电路中的每一个嵌入于灌注或浇铸材料中。

[0123] 图7C展示在数个电子电路周围提供障壁或阻塞元件20。障壁或阻塞元件20可在提供灌注或浇铸材料以形成数个电气节点11的填充物材料层16之后提供。

[0124] 在各种实施例中,障壁或阻塞元件20可在灌注或浇铸材料层的提供之后藉由将滚筒或模具70至少部分地推动至未硬化灌注或浇铸材料中而提供,使得灌注或浇铸材料的表面在此类部分中降低。因此,障壁或阻塞元件20可因此形成于将执行分离步骤的较薄部分处。然而,此并非必须在所有空白区域中进行,而是仅在空白区域中的一些中进行。在各种实施例中,滚筒或模具70可优选地已经塑形以便对应于第一基板11上的空白区域30的至少部分的形状。

[0125] 在一些实施例中,可用以按压或推动至灌注或浇铸材料中的滚筒或模具70或一些其他元件可在被推动至灌注或浇铸材料中之前被加热。加热至少对与灌注或浇铸材料接触的部分提供固化效应。因此,电气节点10可更快速地彼此分离,因为灌注或浇铸材料在发生分离的彼等部分处实质上硬化,即使其他部分仍至少未完全、根本未硬化亦如此。

[0126] 本发明的范围由随附专利申请范围连同其等效物判定。本领域技术人员将了解如下事实:所揭示的实施例仅出于说明性目的而建构,且应用许多上述原理的其他布置亦很容易制备为最佳地符合各潜在的使用情境。




图1A




图1B




图1C




图1D




图2A




图2B




图3A




图3B




图4




图5




图6A




图6B




图6C




图7A




图7B




图7C