

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号
特許第4232790号
(P4232790)

(45) 発行日 平成21年3月4日 (2009.3.4)

(24) 登録日 平成20年12月19日 (2008.12.19)

(51) Int.Cl.

F I

G O 9 G 3/36 (2006.01)

G O 9 G 3/20 (2006.01)

G O 2 F 1/133 (2006.01)

H O 4 N 5/66 (2006.01)

G O 9 G 3/36

G O 9 G 3/20 6 7 O K

G O 9 G 3/20 6 2 1 B

G O 9 G 3/20 6 3 1 U

G O 9 G 3/20 6 4 1 E

請求項の数 6 (全 31 頁) 最終頁に続く

(21) 出願番号	特願2006-130683 (P2006-130683)	(73) 特許権者	000002185
(22) 出願日	平成18年5月9日 (2006.5.9)		ソニー株式会社
(65) 公開番号	特開2007-304206 (P2007-304206A)		東京都港区港南1丁目7番1号
(43) 公開日	平成19年11月22日 (2007.11.22)	(74) 代理人	100093241
審査請求日	平成19年5月14日 (2007.5.14)		弁理士 宮田 正昭
		(74) 代理人	100101801
			弁理士 山田 英治
		(74) 代理人	100086531
			弁理士 澤田 俊夫
		(74) 代理人	100095496
			弁理士 佐々木 榮二
		(72) 発明者	武 昌宏
			東京都品川区北品川6丁目7番35号 ソ
			ニー株式会社内
			最終頁に続く

(54) 【発明の名称】 画像表示装置、制御信号生成装置、および画像表示制御方法、並びにコンピュータ・プログラム

(57) 【特許請求の範囲】

【請求項1】

液晶パネルからなる表示部と、
前記表示部に対する画像表示態様に基づいて信号処理を実行する映像信号処理部と、
前記映像信号処理部の信号処理結果を入力し、前記表示部を構成する液晶パネルに対する印加電圧を制御することで映像表示制御を行なうA C駆動制御部とを有し、
前記映像信号処理部は、
入力画像フレームを時分割して複数のサブフレームを生成するフレーム制御部と、
前記フレーム制御部の生成したサブフレームに対するフィルタリング処理を行い、高域強調サブフレームを生成する高域強調サブフレーム生成部と、
前記フレーム制御部の生成したサブフレームに対するフィルタリング処理を行い、高域抑圧サブフレームを生成する高域抑圧サブフレーム生成部と、
前記高域強調サブフレーム生成部の生成した高域強調サブフレームと、前記高域抑圧サブフレーム生成部の生成した高域抑圧サブフレームとを交互に出力する第1出力制御部と、
前記第1出力制御部の出力するサブフレーム画像の出力レベル調整を行なうゲイン制御部と、
前記第1出力制御部の出力と、前記ゲイン制御部の出力を入力し、インタレース信号をプログレッシブ信号に変換するI P変換部の生成した補間画素をゲイン制御部の出力する出力レベル調整信号としたレベル調整補間画素とし、補間画素以外のオリジナル画素信号

を前記第 1 出力制御部の出力するレベル非調整信号としたレベル非調整オリジナル画素として前記 A C 駆動制御部に出力する第 2 出力制御部を有し、

前記 A C 駆動制御部は、

前記液晶パネルの各画素について、前記映像信号処理部において同一カテゴリの信号処理が実行される 2 つの時系列上の画素を同一信号処理ペアとして、該同一信号処理ペアごとに + と - の極性を交互に切り替える A C 駆動制御を実行する構成であり、

インタレース信号をプログレッシブ信号に変換する I P 変換において生成する補間ライン画素であり出力レベルの低下処理が実行された補間画素ペアと、

前記補間ライン以外のオリジナル画素ペアを抽出し、

前記補間画素ペアを構成する各補間画素ごとに極性の切り替えを行なうとともに、前記オリジナル画素ペアを構成する各オリジナル画素ごとに極性の切り替えを実行する構成であり、

10

前記同一信号処理ペアとして、

(a) 前記高域強調サブフレームに含まれるオリジナル画素からなる高域強調サブフレームオリジナル画素ペアと、

(b) 前記高域強調サブフレームに含まれるレベル調整のなされた補間画素からなる高域強調サブフレーム補間画素ペアと、

(c) 前記高域抑圧サブフレームに含まれるオリジナル画素からなる高域抑圧サブフレームオリジナル画素ペアと、

(d) 前記高域抑圧サブフレームに含まれるレベル調整のなされた補間画素からなる高域抑圧サブフレーム補間画素ペアを抽出し、

20

前記 (a) ~ (d) の各画素ペアを構成する各画素ごとに極性の切り替えを実行する構成であることを特徴とすることを特徴とする画像表示装置。

【請求項 2】

前記画像表示装置は、

前記表示部に対する画像表示態様に基づいて A C 駆動パターンを決定する A C 駆動パターン決定部を有し、

前記 A C 駆動制御部は、

前記 A C 駆動パターン決定部において決定された A C 駆動パターンに従って、前記同一信号処理ペアごとに + と - の極性を交互に切り替える A C 駆動制御を実行する構成であることを特徴とする請求項 1 に記載の画像表示装置。

30

【請求項 3】

前記 A C 駆動制御部は、

前記映像信号処理部からの指示信号を入力し、該指示信号に基づいて前記同一信号処理ペアごとに + と - の極性を交互に切り替える A C 駆動制御を実行する構成であることを特徴とする請求項 1 に記載の画像表示装置。

【請求項 4】

前記 A C 駆動制御部は、

n 倍速化 (n は 2 以上の整数) 処理のなされた画像データから前記補間画素ペアと、前記オリジナル画素ペアを抽出し、補間画素ごとの極性切り替えと、オリジナル画素ごとの極性切り替えを実行する構成であることを特徴とする請求項 1 に記載の画像表示装置。

40

【請求項 5】

画像表示装置において画像処理を実行する画像表示制御方法であり、

映像信号処理部において、液晶パネルからなる表示部に対する画像表示態様に基づいて信号処理を実行する映像信号処理ステップと、

A C 駆動制御部において、前記映像信号処理部の信号処理結果を入力し、前記表示部を構成する液晶パネルに対する印加電圧を制御することで映像表示制御を行なう A C 駆動制御ステップを有し、

前記映像信号処理ステップは、

入力画像フレームを時分割して複数のサブフレームを生成するフレーム制御ステップと

50

、
前記フレーム制御ステップにおいて生成したサブフレームに対するフィルタリング処理
を行い、高域強調サブフレームを生成する高域強調サブフレーム生成ステップと、

前記フレーム制御ステップにおいて生成したサブフレームに対するフィルタリング処理
を行い、高域抑圧サブフレームを生成する高域抑圧サブフレーム生成ステップと、

前記高域強調サブフレーム生成ステップにおいて生成した高域強調サブフレームと、前
記高域抑圧サブフレーム生成ステップにおいて生成した高域抑圧サブフレームとを交互に
出力する第 1 出力制御ステップと、

前記第 1 出力制御ステップにおいて出力するサブフレーム画像の出力レベル調整を行な
うゲイン制御ステップと、

10

前記第 1 出力制御ステップにおける出力と、前記ゲイン制御ステップにおける出力を入
力し、インタレース信号をプログレッシブ信号に変換する I P 変換部の生成した補間画素
を前記ゲイン制御ステップにおいて出力する出力レベル調整信号としたレベル調整補間画
素とし、補間画素以外のオリジナル画素信号を前記第 1 出力制御ステップにおいて出力す
るレベル非調整信号としたレベル非調整オリジナル画素として前記 A C 駆動制御部に出力
する第 2 出力制御ステップを含み、

前記 A C 駆動制御ステップは、

前記液晶パネルの各画素について、前記映像信号処理部において同一カテゴリの信号処
理が実行される 2 つの時系列上の画素を同一信号処理ペアとして、該同一信号処理ペア
ごとに + と - の極性を交互に切り替える A C 駆動制御を実行し、

20

インタレース信号をプログレッシブ信号に変換する I P 変換において生成する補間ライ
ン画素であり出力レベルの低下処理が実行された補間画素ペアと、

前記補間ライン以外のオリジナル画素ペアを抽出し、

前記補間画素ペアを構成する各補間画素ごとに極性の切り替えを行なうとともに、前記
オリジナル画素ペアを構成する各オリジナル画素ごとに極性の切り替えを実行するステッ
プであり、

前記同一信号処理ペアとして、

(a) 前記高域強調サブフレームに含まれるオリジナル画素からなる高域強調サブフレ
ームオリジナル画素ペアと、

(b) 前記高域強調サブフレームに含まれるレベル調整のなされた補間画素からなる高
域強調サブフレーム補間画素ペアと、

30

(c) 前記高域抑圧サブフレームに含まれるオリジナル画素からなる高域抑圧サブフレ
ームオリジナル画素ペアと、

(d) 前記高域抑圧サブフレームに含まれるレベル調整のなされた補間画素からなる高
域抑圧サブフレーム補間画素ペアを抽出し、

前記 (a) ~ (d) の各画素ペアを構成する各画素ごとに極性の切り替えを実行するス
テップであることを特徴とする画像表示制御方法。

【請求項 6】

画像表示装置において画像処理を実行させるコンピュータ・プログラムであり、

映像信号処理部において、液晶パネルからなる表示部に対する画像表示態様に基づいて
信号処理を実行させる映像信号処理ステップと、

40

A C 駆動制御部において、前記映像信号処理部の信号処理結果を入力し、前記表示部を
構成する液晶パネルに対する印加電圧を制御することで映像表示制御を行なわせる A C 駆
動制御ステップを有し、

前記映像信号処理ステップは、

入力画像フレームを時分割して複数のサブフレームを生成するフレーム制御ステップと

、
前記フレーム制御ステップにおいて生成したサブフレームに対するフィルタリング処理
を行い、高域強調サブフレームを生成する高域強調サブフレーム生成ステップと、

前記フレーム制御ステップにおいて生成したサブフレームに対するフィルタリング処理

50

を行い、高域抑圧サブフレームを生成する高域抑圧サブフレーム生成ステップと、

前記高域強調サブフレーム生成ステップにおいて生成した高域強調サブフレームと、前記高域抑圧サブフレーム生成ステップにおいて生成した高域抑圧サブフレームとを交互に出力する第1出力制御ステップと、

前記第1出力制御ステップにおいて出力するサブフレーム画像の出力レベル調整を行なうゲイン制御ステップと、

前記第1出力制御ステップにおける出力と、前記ゲイン制御ステップにおける出力を入力し、インタレース信号をプログレッシブ信号に変換するIP変換部の生成した補間画素を前記ゲイン制御ステップにおいて出力する出力レベル調整信号としたレベル調整補間画素とし、補間画素以外のオリジナル画素信号を前記第1出力制御ステップにおいて出力するレベル非調整信号としたレベル非調整オリジナル画素として前記AC駆動制御部に出力する第2出力制御ステップを含み、

前記AC駆動制御ステップは、

前記液晶パネルの各画素について、前記映像信号処理部において同一カテゴリの信号処理が実行される2つの時系列上の画素を同一信号処理ペアとして、該同一信号処理ペアごとに+と-の極性を交互に切り替えるAC駆動制御を実行させるステップであり、

インタレース信号をプログレッシブ信号に変換するIP変換において生成する補間ライン画素であり出力レベルの低下処理が実行された補間画素ペアと、

前記補間ライン以外のオリジナル画素ペアを抽出し、

前記補間画素ペアを構成する各補間画素ごとに極性の切り替えを行なうとともに、前記オリジナル画素ペアを構成する各オリジナル画素ごとに極性の切り替えを実行させるステップであり、

前記同一信号処理ペアとして、

(a) 前記高域強調サブフレームに含まれるオリジナル画素からなる高域強調サブフレームオリジナル画素ペアと、

(b) 前記高域強調サブフレームに含まれるレベル調整のなされた補間画素からなる高域強調サブフレーム補間画素ペアと、

(c) 前記高域抑圧サブフレームに含まれるオリジナル画素からなる高域抑圧サブフレームオリジナル画素ペアと、

(d) 前記高域抑圧サブフレームに含まれるレベル調整のなされた補間画素からなる高域抑圧サブフレーム補間画素ペアを抽出し、

前記(a)~(d)の各画素ペアを構成する各画素ごとに極性の切り替えを実行させるステップであることを特徴とするコンピュータ・プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、画像表示装置、制御信号生成装置、および画像表示制御方法、並びにコンピュータ・プログラムに関する。さらに、詳細には、AC駆動を行なう液晶表示装置の表示制御を行なう画像表示装置、制御信号生成装置、および画像表示制御方法、並びにコンピュータ・プログラムに関する。

【背景技術】

【0002】

液晶ディスプレイ(LCD)は、電極の形成された2枚の基板間に液晶を封入して、電極間に所定の電圧を印加して、液晶の配向状態を変化させて光透過率を制御して表示を行なう方式となっている。しかし、長期間、一定方向の直流電圧を印加し続けると、液晶分子の配向状態が固定される、いわゆる焼き付きが発生する。

【0003】

このため、液晶を利用した表示装置、テレビ、モニタ、プロジェクタ等(以下まとめてLCDとする)では液晶の残像特性の改善、焼き付き防止の為に液晶に与える電荷の極性を周期的に+、-を切り替える所謂AC駆動を行っている。AC駆動の方法について、図

10

20

30

40

50

1を参照して説明する。図1は、表示部11に表示されるフレーム画像の垂直（縦）方向の表示画素を時系列に示している。入力画像は60Hz画像であり、 t_1 、 t_2 、 t_3 、 t_4 の各々のフレーム間隔は、 $1/60\text{sec}$ である。

【0004】

図に示す方式では、 t_1 、 t_2 、 t_3 、 t_4 の各時間のフレーム画像において、垂直ライン毎（図の縦方向）に+と-を切り替え、さらに、フレーム毎（時間軸方向）においても、+と-とを交互に切り替える方法を示している。

【0005】

さらに、同一フレーム内の水平1ライン内でもピクセル毎に+と-を切り替え、それをライン毎に切り替え、さらにそれをフレーム毎に切り替えるAC駆動方法もある。何れにせよ特定の画素を時間方向に観察すると+と-が交互に現れることになる。これは全て「一般的な自然画像を表示する場合、ある1画素の電荷極性を時間方向で+、-交互に与えれば直流成分は累積しない」と言う前提に基づいている。このようなAC駆動方式によって焼き付きの防止がなされる。なお、AC駆動方式を開示した従来技術としては、例えば特許文献1がある。

【0006】

また、LCDは、点順次インパルス駆動であるCRTと異なり面ホールド表示による表示を行う。すなわち、例えば一般的なフレーム周波数60Hzで動作する場合、1つのフレームの表示期間（ $1/60\text{sec} = 16.7\text{msec}$ ）毎にディスプレイ面全体で同一の画像をホールドする面ホールド型の表示を行なう。

【0007】

このような面ホールド型表示を行なう場合、インタレース信号をプログレッシブ信号に変換するIP変換を実行して表示することが行なわれる。これは、画像表示に適用するコンテンツや放送信号の多くが、CRT対応のインタレース方式に従った画像データとして生成されているからである。

【0008】

インタレース方式に従った画像データは、1つの画像を2フィールドで構成し、まず、最初のフィールドで画面の上から1本おきに水平走査線を走査して下端に至った後、再度、上から、走査されていない1本おきの走査線を次フィールドで走査する処理によって表示される。LCD等、面ホールド型の表示を行なう表示装置において、このようなインタレース方式の画像コンテンツの表示を行なうと、各表示フレームにおいて、表示画像信号が存在するラインと存在しないラインが交互に発生しフリッカが目立ち、かつ輝度が半減するという問題を発生させる。この問題を解決するため、インタレース信号をプログレッシブ信号に変換するIP変換が実行される。

【0009】

IP変換においては、インタレース信号に含まれる信号の無いラインの信号を補間処理によって生成する。この補間処理によって生成した擬似的な信号を適用してインタレース信号をプログレッシブ信号として全ての画素に信号を含むプログレッシブ信号として表示が実行される。しかし、プログレッシブ信号には補間によって生成した画素データが含まれ、オリジナルコンテンツとは異なる画像になるという問題点があり、オリジナルコンテンツと同等のインタレース信号の表示を実現するため、補間画素を表示しない、すなわち黒画素とする表示処理が行われる場合がある。すなわち、図2に示すように、IP変換によって生成した補間画素の輝度レベルを低下させて表示しない構成として、インタレース信号に含まれるオリジナルの画素のみを表示する構成である。

【0010】

しかし、このような表示処理を実行して、図1を参照して説明したAC駆動を実行すると、図2に示すように、例えば、画素12は、時間 t_1 において[+]の印加電圧の下にオリジナル画素の表示が実行され、時間 t_2 において[-]の印加電圧の下に輝度レベル0の画素表示が実行され、時間 t_3 において[+]の印加電圧の下にオリジナル画素の表示が実行され、時間 t_4 において[-]の印加電圧の下に輝度レベル0の画素表示が実行

10

20

30

40

50

されるというシーケンスとなる。時間 t_2 , t_4 における輝度レベル 0 の画素表示は、実質的に印加電圧が 0 であり、結果として、液晶表示装置の画素 1 2 に対応する画素部分には、[+] の電圧が累積してしまい、焼き付きを発生させることになる。他の画素部分においても同様の状況となる。

【発明の開示】

【発明が解決しようとする課題】

【0011】

本発明は、このような問題点に鑑みてなされたものであり、AC 駆動による表示制御を実行する表示装置において、出力レベルの調整処理などが実行された場合においても、印加電圧の偏りの発生を抑制し電化の直流累積を防止可能とした画像表示装置、制御信号生成装置、および画像表示制御方法、並びにコンピュータ・プログラムを提供することを目的とする。

【課題を解決するための手段】

【0012】

本発明の第 1 の側面は、
液晶パネルからなる表示部と、
前記表示部に対する画像表示態様に基づいて信号処理を実行する映像信号処理部と、
前記映像信号処理部の信号処理結果を入力し、前記表示部を構成する液晶パネルに対する印加電圧を制御することで映像表示制御を行なう AC 駆動制御部とを有し、

前記映像信号処理部は、
入力画像フレームを時分割して複数のサブフレームを生成するフレーム制御部と、
前記フレーム制御部の生成したサブフレームに対するフィルタリング処理を行い、高域強調サブフレームを生成する高域強調サブフレーム生成部と、
前記フレーム制御部の生成したサブフレームに対するフィルタリング処理を行い、高域抑圧サブフレームを生成する高域抑圧サブフレーム生成部と、
前記高域強調サブフレーム生成部の生成した高域強調サブフレームと、前記高域抑圧サブフレーム生成部の生成した高域抑圧サブフレームとを交互に出力する第 1 出力制御部と

、
前記第 1 出力制御部の出力するサブフレーム画像の出力レベル調整を行なうゲイン制御部と、

前記第 1 出力制御部の出力と、前記ゲイン制御部の出力を入力し、インタレース信号をプログレッシブ信号に変換する IP 変換部の生成した補間画素をゲイン制御部の出力する出力レベル調整信号としたレベル調整補間画素とし、補間画素以外のオリジナル画素信号を前記第 1 出力制御部の出力するレベル非調整信号としたレベル非調整オリジナル画素として前記 AC 駆動制御部に出力する第 2 出力制御部を有し、

前記 AC 駆動制御部は、
前記液晶パネルの各画素について、前記映像信号処理部において同一カテゴリの信号処理が実行される 2 つの時系列上の画素を同一信号処理ペアとして、該同一信号処理ペアごとに + と - の極性を交互に切り替える AC 駆動制御を実行する構成であり、

インタレース信号をプログレッシブ信号に変換する IP 変換において生成する補間ライン画素であり出力レベルの低下処理が実行された補間画素ペアと、

前記補間ライン以外のオリジナル画素ペアを抽出し、
前記補間画素ペアを構成する各補間画素ごとに極性の切り替えを行なうとともに、前記オリジナル画素ペアを構成する各オリジナル画素ごとに極性の切り替えを実行する構成であり、

前記同一信号処理ペアとして、
(a) 前記高域強調サブフレームに含まれるオリジナル画素からなる高域強調サブフレームオリジナル画素ペアと、

(b) 前記高域強調サブフレームに含まれるレベル調整のなされた補間画素からなる高域強調サブフレーム補間画素ペアと、

10

20

30

40

50

(c) 前記高域抑圧サブフレームに含まれるオリジナル画素からなる高域抑圧サブフレームオリジナル画素ペアと、

(d) 前記高域抑圧サブフレームに含まれるレベル調整のなされた補間画素からなる高域抑圧サブフレーム補間画素ペアを抽出し、

前記(a)～(d)の各画素ペアを構成する各画素ごとに極性の切り替えを実行する構成であることを特徴とすることを特徴とする画像表示装置にある。

【0013】

さらに、本発明の画像表示装置の一実施態様において、前記画像表示装置は、前記表示部に対する画像表示態様に基づいてAC駆動パターンを決定するAC駆動パターン決定部を有し、前記AC駆動制御部は、前記AC駆動パターン決定部において決定されたAC駆動パターンに従って、前記同一信号処理ペアごとに+と-の極性を交互に切り替えるAC駆動制御を実行する構成であることを特徴とする。

10

【0014】

さらに、本発明の画像表示装置の一実施態様において、前記AC駆動制御部は、前記映像信号処理部からの指示信号を入力し、該指示信号に基づいて前記同一信号処理ペアごとに+と-の極性を交互に切り替えるAC駆動制御を実行する構成であることを特徴とする。

【0015】

さらに、本発明の画像表示装置の一実施態様において、前記AC駆動制御部は、前記同一信号処理ペアとして、IP変換において生成する補間ライン画素であり出力レベルの低下処理が実行された補間画素ペアと、前記補間ライン以外のオリジナル画素ペアを抽出し、前記補間画素ペアを構成する各補間画素ごとに極性の切り替えを行なうとともに、前記オリジナル画素ペアを構成する各オリジナル画素ごとに極性の切り替えを実行する構成であることを特徴とする。

20

【0016】

さらに、本発明の画像表示装置の一実施態様において、前記AC駆動制御部は、n倍速化(nは2以上の整数)処理のなされた画像データから前記補間画素ペアと、前記オリジナル画素ペアを抽出し、補間画素ごとの極性切り替えと、オリジナル画素ごとの極性切り替えを実行する構成であることを特徴とする。

【0023】

30

さらに、本発明の第2の側面は、

画像表示装置において画像処理を実行する画像表示制御方法であり、

映像信号処理部において、液晶パネルからなる表示部に対する画像表示態様に基づいて信号処理を実行する映像信号処理ステップと、

AC駆動制御部において、前記映像信号処理部の信号処理結果を入力し、前記表示部を構成する液晶パネルに対する印加電圧を制御することで映像表示制御を行なうAC駆動制御ステップを有し、

前記映像信号処理ステップは、

入力画像フレームを時分割して複数のサブフレームを生成するフレーム制御ステップと

40

前記フレーム制御ステップにおいて生成したサブフレームに対するフィルタリング処理を行い、高域強調サブフレームを生成する高域強調サブフレーム生成ステップと、

前記フレーム制御ステップにおいて生成したサブフレームに対するフィルタリング処理を行い、高域抑圧サブフレームを生成する高域抑圧サブフレーム生成ステップと、

前記高域強調サブフレーム生成ステップにおいて生成した高域強調サブフレームと、前記高域抑圧サブフレーム生成ステップにおいて生成した高域抑圧サブフレームとを交互に出力する第1出力制御ステップと、

前記第1出力制御ステップにおいて出力するサブフレーム画像の出力レベル調整を行なうゲイン制御ステップと、

前記第1出力制御ステップにおける出力と、前記ゲイン制御ステップにおける出力を入

50

かし、インタレース信号をプログレッシブ信号に変換するIP変換部の生成した補間画素を前記ゲイン制御ステップにおいて出力する出力レベル調整信号としたレベル調整補間画素とし、補間画素以外のオリジナル画素信号を前記第1出力制御ステップにおいて出力するレベル非調整信号としたレベル非調整オリジナル画素として前記AC駆動制御部に出力する第2出力制御ステップを含み、

前記AC駆動制御ステップは、

前記液晶パネルの各画素について、前記映像信号処理部において同一カテゴリの信号処理が実行される2つの時系列上の画素を同一信号処理ペアとして、該同一信号処理ペアごとに+と-の極性を交互に切り替えるAC駆動制御を実行し、

インタレース信号をプログレッシブ信号に変換するIP変換において生成する補間ライン画素であり出力レベルの低下処理が実行された補間画素ペアと、

前記補間ライン以外のオリジナル画素ペアを抽出し、

前記補間画素ペアを構成する各補間画素ごとに極性の切り替えを行なうとともに、前記オリジナル画素ペアを構成する各オリジナル画素ごとに極性の切り替えを実行するステップであり、

前記同一信号処理ペアとして、

(a)前記高域強調サブフレームに含まれるオリジナル画素からなる高域強調サブフレームオリジナル画素ペアと、

(b)前記高域強調サブフレームに含まれるレベル調整のなされた補間画素からなる高域強調サブフレーム補間画素ペアと、

(c)前記高域抑圧サブフレームに含まれるオリジナル画素からなる高域抑圧サブフレームオリジナル画素ペアと、

(d)前記高域抑圧サブフレームに含まれるレベル調整のなされた補間画素からなる高域抑圧サブフレーム補間画素ペアを抽出し、

前記(a)~(d)の各画素ペアを構成する各画素ごとに極性の切り替えを実行するステップであることを特徴とする画像表示制御方法にある。

【0024】

さらに、本発明の第3の側面は、

画像表示装置において画像処理を実行させるコンピュータ・プログラムであり、

映像信号処理部において、液晶パネルからなる表示部に対する画像表示態様に基づいて信号処理を実行させる映像信号処理ステップと、

AC駆動制御部において、前記映像信号処理部の信号処理結果を入力し、前記表示部を構成する液晶パネルに対する印加電圧を制御することで映像表示制御を行なわせるAC駆動制御ステップを有し、

前記映像信号処理ステップは、

入力画像フレームを時分割して複数のサブフレームを生成するフレーム制御ステップと

、前記フレーム制御ステップにおいて生成したサブフレームに対するフィルタリング処理を行い、高域強調サブフレームを生成する高域強調サブフレーム生成ステップと、

前記フレーム制御ステップにおいて生成したサブフレームに対するフィルタリング処理を行い、高域抑圧サブフレームを生成する高域抑圧サブフレーム生成ステップと、

前記高域強調サブフレーム生成ステップにおいて生成した高域強調サブフレームと、前記高域抑圧サブフレーム生成ステップにおいて生成した高域抑圧サブフレームとを交互に出力する第1出力制御ステップと、

前記第1出力制御ステップにおいて出力するサブフレーム画像の出力レベル調整を行なうゲイン制御ステップと、

前記第1出力制御ステップにおける出力と、前記ゲイン制御ステップにおける出力を入力し、インタレース信号をプログレッシブ信号に変換するIP変換部の生成した補間画素を前記ゲイン制御ステップにおいて出力する出力レベル調整信号としたレベル調整補間画素とし、補間画素以外のオリジナル画素信号を前記第1出力制御ステップにおいて出力す

10

20

30

40

50

るレベル非調整信号としたレベル非調整オリジナル画素として前記 A C 駆動制御部に出力する第 2 出力制御ステップを含み、

前記 A C 駆動制御ステップは、

前記液晶パネルの各画素について、前記映像信号処理部において同一カテゴリの信号処理が実行される 2 つの時系列上の画素を同一信号処理ペアとして、該同一信号処理ペアごとに + と - の極性を交互に切り替える A C 駆動制御を実行させるステップであり、

インタレース信号をプログレッシブ信号に変換する I P 変換において生成する補間ライン画素であり出力レベルの低下処理が実行された補間画素ペアと、

前記補間ライン以外のオリジナル画素ペアを抽出し、

前記補間画素ペアを構成する各補間画素ごとに極性の切り替えを行なうとともに、前記オリジナル画素ペアを構成する各オリジナル画素ごとに極性の切り替えを実行させるステップであり、

前記同一信号処理ペアとして、

(a) 前記高域強調サブフレームに含まれるオリジナル画素からなる高域強調サブフレームオリジナル画素ペアと、

(b) 前記高域強調サブフレームに含まれるレベル調整のなされた補間画素からなる高域強調サブフレーム補間画素ペアと、

(c) 前記高域抑圧サブフレームに含まれるオリジナル画素からなる高域抑圧サブフレームオリジナル画素ペアと、

(d) 前記高域抑圧サブフレームに含まれるレベル調整のなされた補間画素からなる高域抑圧サブフレーム補間画素ペアを抽出し、

前記 (a) ~ (d) の各画素ペアを構成する各画素ごとに極性の切り替えを実行させるステップであることを特徴とするコンピュータ・プログラムにある。

【 0 0 2 5 】

なお、本発明のコンピュータ・プログラムは、例えば、様々なプログラム・コードを実行可能な汎用コンピュータ・システムに対して、コンピュータ可読な形式で提供する記憶媒体、通信媒体、例えば、C D や F D、M O などの記憶媒体、あるいは、ネットワークなどの通信媒体によって提供可能なコンピュータ・プログラムである。このようなプログラムをコンピュータ可読な形式で提供することにより、コンピュータ・システム上でプログラムに応じた処理が実現される。

【 0 0 2 6 】

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。

【発明の効果】

【 0 0 2 7 】

本発明の一実施例の構成によれば、液晶パネルに対する印加電圧を制御することで映像表示制御を行なう A C 駆動制御部の制御処理を改善し、出力レベルの調整処理などが実行された場合においても、印加電圧の偏りの発生を抑制し電化の直流累積を防止が可能となる。具体的には、ある注目画素（または画素ライン）において時間方向で同じ信号処理を実行する画素の組みを設定し、この同じカテゴリの信号処理ペアを 1 組として、+ と - とを交互に切り替える A C 駆動を実行する。この処理によって、それぞれの同一信号処理ペアの表示において [+] , [-] の交互に切り替えが実行され、+ , - のバランスが保たれ、[+] または [-] の電圧の累積を発生させることがなく、焼き付きの発生可能性を低減させることが可能となる。

【発明を実施するための最良の形態】

【 0 0 2 8 】

以下、図面を参照しながら本発明の画像表示装置、制御信号生成装置、および画像表示制御方法、並びにコンピュータ・プログラムの詳細について説明する。まず、図 3 を参照

10

20

30

40

50

して、本発明の画像表示装置の一構成例について説明する。本発明の画像表示装置は図3に示すように映像信号処理部101、フレームメモリ102、制御部103、ユーザ入力部104、液晶モジュール120を有する。液晶モジュール120は、AC駆動制御部121、AC駆動パターン決定部122、データドライバ123、液晶パネル124を有する。

【0029】

液晶パネル124は、マトリクス状に配置された画素によって構成される液晶パネルからなる表示部であり、AC駆動制御部121、AC駆動パターン決定部122、データドライバ123は、液晶パネル124の表示制御を実行する制御信号生成装置であり、AC駆動制御部121は、表示部としての液晶パネル124の各画素対応の液晶に対する印加電圧を制御する処理を実行する。

10

【0030】

表示処理対象となる映像信号は、映像信号処理部101に入力され、映像信号処理部101において、信号処理、例えばIP変換や、フレームのn倍速化処理など、所定の表示態様に応じた映像信号が生成される。映像信号処理部101における信号処理に際しては、適宜フレームメモリ102が利用され、フレームデータが格納される。映像信号処理部101において生成された映像信号は、液晶モジュール120のAC駆動制御部121に供給される。映像信号処理部101からは、さらに、水平同期信号(H_Sync)および垂直同期信号(V_Sync)がAC駆動制御部121に供給される。

20

【0031】

液晶モジュール120のAC駆動制御部121は、映像信号処理部101から入力する映像信号および、水平同期信号(H_Sync)および垂直同期信号(V_Sync)に基づいて、データドライバ123a, bを駆動して、液晶パネル124に画像データの表示処理を行なう。

【0032】

AC駆動パターン決定部122は、AC駆動制御部121におけるAC駆動シーケンスを決定する。たとえば、各フレームの各画素ライン毎に印加する電圧の極性[+]、[-]のパターンを決定して、決定したパターン情報をAC駆動制御部121に提供する。AC駆動制御部121は、AC駆動パターン決定部122から入力するAC駆動パターンに従って、データドライバ123a, bを駆動して、液晶パネル124に画像データの表示処理を行なう。

30

【0033】

本発明の構成におけるAC駆動制御部121は、液晶パネル124の各画素について、映像信号処理部101において同一カテゴリの信号処理が実行される2つの時系列上の画素を同一信号処理ペアとして、該同一信号処理ペアごとに+と-の極性を交互に切り替えるAC駆動制御を実行する。この処理の具体例については後段で詳細に説明する。

【0034】

なお、図3に示す構成例では、AC駆動パターン決定部122を液晶モジュール120内の独立構成要素として設定した例を示しているが、AC駆動パターン決定処理は、映像信号処理部101において実行する構成としてもよい。この処理構成については後段で説明する。

40

【0035】

AC駆動パターン決定部122は、例えば、先に説明したIP変換処理によって生成される補間画素の出力レベルの調整処理などが実行される場合においても、印加電圧の偏りの発生を抑制し電化の直流累積を防止可能とするAC駆動パターンを決定して、決定パターン情報をAC駆動制御部121に提供する。

【0036】

なお、AC駆動パターン決定部122は、液晶パネル124に表示される画像の態様に応じてAC駆動パターンを決定する。液晶パネル124に表示される画像の態様は、例えばユーザ入力部104においてユーザが設定可能であり、ユーザ入力部104を介して入

50

力された情報が制御部 103 に入力され、制御部 103 から、液晶モジュール 120 の AC 駆動パターン決定部 122 に入力され、AC 駆動パターン決定部 122 は、入力情報に基づいて、表示態様に応じた AC 駆動パターンを決定する。以下、複数の表示態様に応じた処理例について説明する。

処理例 1 . IP 変換および補間画素の出力レベル調整を実行した画像の表示制御

処理例 2 . IP 変換と n 倍速化処理、および補間画素の出力レベル調整を実行した画像の表示制御

処理例 3 . 高域抑圧サブフレームと、高域強調サブフレームとを交互に出力する画像の表示制御

処理例 4 . 高域抑圧サブフレームと、高域強調サブフレームとを交互に出力し、補間画素の出力レベル調整を実行した画像の表示制御

10

【0037】

[処理例 1]

本発明の処理例 1 として、IP 変換および補間画素の出力レベル調整を実行した画像の表示制御について図 4 以下を参照して説明する。図 4 には、表示部 200 に表示されるフレーム画像の垂直（縦）方向の表示画素を時系列に示している。入力画像は 60 Hz 画像であり、 t_1 , t_2 , t_3 , t_4 の各々のフレーム間隔は、 $1/60 \text{ sec}$ である。

【0038】

先に、図 2 を参照して説明したように、面ホールド型のディスプレイにおいてインタレース信号を表示する際、フリッカの発生などを防止するため、インタレース信号をプログレッシブ信号に変換する IP 変換が実行される。IP 変換においては、インタレース信号に含まれる信号の無いラインの信号を補間処理によって生成する。この補間処理によって生成した擬似的な信号を適用してインタレース信号をプログレッシブ信号として全ての画素に信号を含むプログレッシブ信号として表示が実行される。

20

【0039】

しかし、プログレッシブ信号には補間によって生成した画素データが含まれ、オリジナルコンテンツとは異なる画像になるという問題点があり、オリジナルコンテンツと同等のインタレース信号の表示を実現するため、補間画素を表示しない、すなわち黒画素とする表示処理が行われる場合がある。先に、図 2 を参照して説明した処理である。

【0040】

30

このような表示処理において、従来型の AC 駆動、すなわち各フレームにおいて、対応する同一画素の駆動を [+] , [-] を交互に切り替えて実行すると、図 2 を参照して説明したように、1 フレームおきに設定される補間画素の輝度レベル 0 の画素表示は、実質的に印加電圧が 0 となり、結果として、オリジナルのインタレース信号に含まれる画素表示は、[+] または [-] のいずれか一方の印加電圧によって実行され、結果として、[+] または [-] の電圧が累積してしまい、焼き付きを発生させることになる。

【0041】

本処理例では、このような状況を発生させないために、図 4 に示すように、ある注目画素（または画素ライン）において時間方向で同じ信号処理を実行する画素の組みを設定し、この同じ信号処理ペアを 1 組として、+ と - とを交互に切り替える AC 駆動を実行する。

40

【0042】

図 4 に示す例では、例えば画素 201 に注目した場合、輝度レベルの変更されないオリジナル画素の表示が実行されるのは、時間 t_1 , t_3 , t_5 , t_7 ... であり、輝度レベルを低下させて補間画素の表示が実行されるのは、時間 t_2 , t_4 , t_6 , t_8 ... である。

【0043】

このような画素の表示が行なわれる場合、同じ信号処理が実行されるペアは、図に示すように、

(1) オリジナル画素からなるペア A、

50

(2) 補間画素からなるペア B、
これらの組み合わせとなる。

【 0 0 4 4 】

本処理例では、この同じ信号処理ペアを 1 組として、+ と - とを交互に切り替える A C 駆動を実行する。すなわち、(1) オリジナル画素からなるペア A を 1 組として、液晶に与える電化の極性を +、- の組み合わせに設定し、さらに、(2) 補間画素からなるペア B についても、これを 1 組として液晶に与える電荷の極性を +、- の組み合わせに設定する。すなわち、A C 駆動制御部 1 2 1 は、液晶パネル 1 2 4 の各画素について、映像信号処理部 1 0 1 において同一カテゴリの信号処理が実行される 2 つの時系列上の画素を同一信号処理ペアとして、該同一信号処理ペアごとに + と - の極性を交互に切り替える A C 駆動制御を実行する。

10

【 0 0 4 5 】

このような A C 駆動処理を実行することで、例えば画素 2 0 1 に注目した場合、輝度レベルの変更されないオリジナル画素の表示が実行されるのは、時間 t 1 , t 3 , t 5 , t 7 . . . であり、この各時間対応のフレームにおいて [+] , [-] の交互切り替えが実行され、さらに、輝度レベルを低下させて補間画素の表示が実行されるのは、時間 t 2 , t 4 , t 6 , t 8 . . . であり、この各時間対応のフレームにおいて [+] , [-] の交互切り替えが実行されることになる。

【 0 0 4 6 】

結果として、オリジナル画素の表示が実行される時間 t 1 , t 3 , t 5 , t 7 . . . において [+] , [-] の交互に切り替えが実行され、+ , - のバランスが保たれ、[+] または [-] の電圧の累積を発生させることがない。また、レベル制御のなされた補間画素の表示が実行されるのは、時間 t 2 , t 4 , t 6 , t 8 . . . においても [+] , [-] の交互に切り替えが実行され、+ , - のバランスが保たれ、[+] または [-] の電圧の累積を発生させることがない。

20

【 0 0 4 7 】

本処理例では、4 フレームを周期として、[+] [+] [-] [-] のパターンでの A C 駆動が繰り返し実行されることになる。この処理例における各ラインに対応する A C 駆動の極性設定例について、図 5 を参照して説明する。

【 0 0 4 8 】

30

図 5 には、

- (a) 水平同期信号、
 - (b) 垂直動機信号、
 - (c) 各ライン極性 (1 ~ 4 フレーム)
- の各信号を示している。

【 0 0 4 9 】

表示部 2 5 0 には、実線で示すオリジナルラインと、I P 変換における補間処理によって生成される点線で示す補間ラインを示している。フレーム毎にオリジナルラインと補間ラインとは交互に入れ替わって表示される。

【 0 0 5 0 】

40

(c) 各ライン極性 (1 ~ 4 フレーム) において、例えば 1 フレーム目では、各ライン毎に、すなわちライン 1 , 2 , 3 , . . . について、A C 駆動の極性は [+] , [-] , [+] , [-] . . . として設定され、2 フレーム目でも、ライン 1 , 2 , 3 , . . . について、A C 駆動の極性は [+] , [-] , [+] , [-] . . . として設定され、3 フレーム目では、ライン 1 , 2 , 3 , . . . について、A C 駆動の極性は逆極性となり [-] , [+] , [-] , [+] . . . として設定され、4 フレーム目でも、ライン 1 , 2 , 3 , . . . について、A C 駆動の極性は [-] , [+] , [-] [+] . . . として設定される。

【 0 0 5 1 】

1 フレームと 3 フレーム目の対応画素 (ライン) が、図 4 を参照して説明した同じ信号処理ペアであり、2 フレームと 4 フレーム目の対応画素 (ライン) も同じ信号処理ペアに

50

相当する。すなわち、オリジナルラインと補間ラインは、1フレーム置きに同一ラインに設定される。従って、図5の(c)各ライン極性(1~4フレーム)の全てのラインについて、時間軸方向(上から下)に、極性パターンは、[+][+][-][-]の繰り返しパターンとして設定される。

【0052】

このように、本処理例では、AC駆動を4フレーム周期で実行することで、オリジナル画素の表示が実行される時間 t_1 , t_3 , t_5 , t_7 ・・・において[+], [-]の交互に切り替えが実行され、+, -のバランスが保たれ、[+]または[-]の電圧の累積を発生させることがない。また、補間画素の表示が実行される時間 t_2 , t_4 , t_6 , t_8 ・・・においても[+], [-]の交互に切り替えが実行され、+, -のバランスが保たれ、[+]または[-]の電圧の累積を発生させることがない。結果として、表示期間を継続しても、累積電化の発生が抑えられ、焼き付きの発生可能性を低減させることができる。

【0053】

[処理例2]

次に、IP変換とn倍速化処理(nは2以上の整数)、および補間画素の出力レベル調整を実行した画像の表示制御について説明する。ここでは、処理例1における表示処理を倍速化した表示処理を実行する場合の処理例について説明する。例えば入力画像が60Hz画像データであるとき、これを倍速化して120Hz画像として表示する処理例である。

【0054】

LCDなどの面ホールド型の表示では、網膜残像による動画ぼけが発生する。すなわち、面ホールド型表示部に動く物体を表示した場合、目が移動表示物体を追従視することにより網膜上で画像がスリップして移動物体がぼけて見える所謂ブラー(Blurring)現象が発生し動画品質を劣化させることがある。

【0055】

このブラー(Blurring)現象を低減するための1つの構成として、高速応答性を有する表示装置を適用することが有効であることが知られている。例えば120Hzで表示切り替えを実行して、実際の表示画像を1/120secの期間に表示して、次の1/120secの期間に黒を表示し、次の1/120secの期間に次の実際の画像を表示し、さらに次に黒を表示するというように、表示されるフレーム間に黒を挿入することでインパルス駆動表示に近づけるものである。インパルス駆動表示では、実際の表示期間が短く設定されるため、ブラー(Blurring)現象が低減されることが知られている。

【0056】

面ホールド型の表示装置において、例えば60Hz画像を倍速化して120Hz画像として表示することで、インパルス駆動表示に近づけることが可能となる。この処理のために、所謂黒挿入が提案されている。しかし、このような黒挿入を行った場合、先に図2を参照して説明したと同様、従来型のAC駆動を行なうと、[+]または[-]の印加電圧の累積が発生し焼き付きの発生につながることになる。

【0057】

本発明に従ったAC駆動処理例について、図6を参照して説明する。図6には、表示部に表示されるフレーム画像の垂直(縦)方向の表示画素を時系列に示している。例えば60Hz画像を倍速化して生成した120Hz画像であり、 t_1 , t_2 , t_3 , t_4 ・・・の各々のフレーム間隔は、1/120secである。倍速化処理は、例えば60Hzの画像データを2つのサブフレームに時分割して生成される。この場合、図に示すように、同一ラインで、2フレームずつ連続してオリジナル画素または補間画素が表示される。すなわち1/120sec間隔で、[オリジナル画素][オリジナル画素]、[補間画素][補間画素]の表示が、繰り返し行なわれる。

【0058】

本発明の画像表示装置では、先の処理例 1 において説明したように、ある注目画素（または画素ライン）において時間方向で同じ信号処理を実行する画素の組みを設定し、この同じ信号処理ペアを 1 組として、+ と - とを交互に切り替える AC 駆動を実行する。

【0059】

図 6 に示す 120 Hz 画像の表示処理例では、例えば注目画素 271 に注目した場合、輝度レベルの変更されないオリジナル画素の表示が実行されるのは、時間 t_1 , t_2 , t_5 , t_6 ... であり、輝度レベルを低下させて補間画素の表示が実行されるのは、時間 t_3 , t_4 , t_7 , t_8 ... である。

【0060】

このような画素の表示が行なわれる場合、同じ信号処理が実行されるペアは、図に示すように、

(1) オリジナル画素からなるペア A、

(2) 補間画素からなるペア B、

これらの組み合わせとなる。

【0061】

本処理例では、この同じ信号処理ペアを 1 組として、+ と - とを交互に切り替える AC 駆動を実行する。すなわち、(1) オリジナル画素からなるペア A を 1 組として、液晶に与える電化の極性を +、- の組み合わせに設定し、さらに、(2) 補間画素からなるペア B についても、これを 1 組として液晶に与える電荷の極性を +、- の組み合わせに設定する。このように、AC 駆動制御部 121 は、液晶パネル 124 の各画素について、映像信号処理部 101 において同一カテゴリの信号処理が実行される 2 つの時系列上の画素を同一信号処理ペアとして、該同一信号処理ペアごとに + と - の極性を交互に切り替える AC 駆動制御を実行する。

【0062】

このような AC 駆動処理を実行することで、例えば注目画素 271 に注目した場合、輝度レベルの変更されないオリジナル画素の表示が実行されるのは、時間 t_1 , t_2 , t_5 , t_6 ... であり、この各時間対応のフレームにおいて [+] , [-] の交互切り替えが実行され、さらに、輝度レベルを低下させて補間画素の表示が実行されるのは、時間 t_3 , t_4 , t_7 , t_8 ... であり、この各時間対応のフレームにおいて [+] , [-] の交互切り替えが実行されることになる。

【0063】

結果として、オリジナル画素の表示において [+] , [-] の交互に切り替えが実行され、+ , - のバランスが保たれ、[+] または [-] の電圧の累積を発生させることがない。また、レベル制御のなされた補間画素の表示においても [+] , [-] の交互に切り替えが実行され、+ , - のバランスが保たれ、[+] または [-] の電圧の累積を発生させることがない。本処理例では、2 フレームを周期として、[+] [-] のパターンでの AC 駆動が繰り返し実行されることになる。

【0064】

なお、上述した実施例では、60 Hz 画像を 120 Hz 画像に 2 倍速化した画像の処理例について説明したが、例えば 4 倍速化を行った場合でも、各同一カテゴリの信号処理ペアを組みとして極性切り替えを行なうことで、上記実施例と同様の効果が得られる。すなわち、AC 駆動制御部 121 において、 n 倍速化 (n は 2 以上の整数) 処理のなされた画像データから補間画素ペアと、オリジナル画素ペアを抽出し、補間画素ごとの極性切り替えと、オリジナル画素ごとの極性切り替えを実行する構成とすることで、焼き付きの防止が実現される。

【0065】

[処理例 3]

次に、高域抑圧サブフレームと、高域強調サブフレームとを交互に出力する画像の表示制御について説明する。処理例 2 では、120 Hz の倍速化フレーム画像の表示において黒挿入を実行することで、画像のぼけであるブラー (Blurring) 現象を低減させ

10

20

30

40

50

た表示に対応する処理例を説明した。

【0066】

本出願人は、黒挿入とは異なる処理を画像信号に施すことで、輝度レベルの低下やコントラストの低下を抑えてブラー（Blurring）現象を低減させる処理構成を提案し、他の特許出願において開示している。すなわち、ブラー（Blurring）現象が目立つ領域であるコントラスト変化が激しい部分（エッジ）、や輪郭等、周波数の高い画像領域（高域）を抑圧した高域抑圧サブフレームを、高域強調サブフレームの間に表示することで、ブラー（Blurring）現象の効果的な低減を実現し、高域抑圧サブフレームの挿入による画質に対する影響を高域強調サブフレームで補うことで、明るさやコントラストの低下することのない画像表示を実現するものである。

10

【0067】

本処理例においては、図3に示す映像信号処理部101において、入力映像信号に基づく信号処理を実行して、高域強調サブフレームと高域抑圧サブフレームを生成して出力映像信号として出力する。本処理例に対応する映像信号処理部101における映像信号処理構成例について、図7を参照して説明する。図7に示すように映像信号処理部101には、フレーム制御部301、高域強調サブフレーム生成部302と、高域抑圧サブフレーム生成部としてのローパスフィルタ（LPF）303と、セレクタ304を有する。高域強調サブフレーム生成部302には、ハイパスフィルタ（HPF）321と、加算器322が含まれる。

【0068】

20

入力映像信号は、例えば1つのフレームの表示期間が $1/60\text{sec} = 16.7\text{msec}$ に設定された入力信号である。すなわち、垂直周波数 60Hz の画像データであり、フレーム制御部301は、この 60Hz の画像信号を n 倍速化する。 n は1より大きな値である。

【0069】

フレーム制御部301は、入力画像を n 倍速化して、1つのフレームを n 個のサブフレームに分割して出力する。例えば $n = 2$ とした場合、1つのフレームを2つのサブフレームに時分割して、 60Hz の画像を 120Hz の画像に変換して後段の高域強調サブフレーム生成部302のハイパスフィルタ（HPF）321と、高域抑圧サブフレーム生成部としてのローパスフィルタ（LPF）303に出力する。

30

【0070】

ハイパスフィルタ（HPF）321およびローパスフィルタ303においては、フレーム制御部301から時分割されたサブフレームを交互に投入して、それぞれの入力サブフレームに対する低域カット処理または高域カットを実行して出力する。

【0071】

ハイパスフィルタ（HPF）321は、高域通過フィルタ（High Pass Filter）であり、入力するサブフレーム画像から空間周波数の低い部分をカットして、コントラスト変化が激しい部分（エッジ）や輪郭等、高周波数領域を通過させるフィルタリング処理を実行する。ハイパスフィルタ（HPF）321の出力データは、加算器322において、フィルタリング処理を実行する前のオリジナル画像に基づくサブフレーム画像と加算されて、セレクタ304に出力される。加算器322の出力は、コントラスト変化が激しい部分（エッジ）や輪郭等、高周波数領域の強調された高域強調サブフレーム画像となる。

40

【0072】

一方、ローパスフィルタ（LPF）303は、低域通過フィルタ（Low Pass Filter）であり、入力するサブフレーム画像から空間周波数の高い部分をカットして、低周波数領域を通過させるフィルタリング処理を実行する。ローパスフィルタ（LPF）303の出力データは、セレクタ304に出力される。ローパスフィルタ（LPF）303の出力は、コントラスト変化が激しい部分（エッジ）や輪郭等、高周波数領域が抑圧された高域抑圧サブフレーム画像となる。なお、このLPF処理は高域が抑圧されるの

50

みであり、低域成分としての直流成分に対する影響はなく、明るさやコントラストが大きく低下することはない。

【 0 0 7 3 】

セレクタ 3 0 4 は、加算器 3 2 2 の出力である高域強調サブフレームと、ローパスフィルタ (L P F) 3 0 3 の出力である高域抑圧サブフレームとを、予め定めた出力タイミングで交互に出力する出力制御部として機能する。

【 0 0 7 4 】

例えば、入力画像が 6 0 H z の画像であり、フレーム制御部 3 0 1 において 1 2 0 H z のサブフレームが生成されて、ハイパスフィルタ (H P F) 3 2 1 とローパスフィルタ (L P F) 3 0 3 において、それぞれ 1 2 0 H z 対応のサブフレームに対するフィルタリング処理がなされて、これらの結果データがセレクタ 3 0 4 に入力される構成とした場合、1 / 1 2 0 s e c 毎に、それぞれのサブフレーム画像、すなわち、加算器 3 2 2 の出力である高域強調サブフレームと、ローパスフィルタ (L P F) 3 0 3 の出力である高域抑圧サブフレームを交互に出力する。

【 0 0 7 5 】

出力は、図 3 に示す液晶モジュール 1 2 0 の A C 駆動制御部 1 2 1 に入力され、所定の A C 駆動制御の下、液晶パネル 1 2 4 に高域強調サブフレームと高域抑圧サブフレームとが 1 / 1 2 0 s e c ごとに交互に表示されることになる。このように、本処理例においては、ブラー (B l u r r i n g) 現象の目立つ領域であるコントラスト変化が激しい部分 (エッジ) や、輪郭等、周波数の高い画像領域 (高域) を抑圧した高域抑圧サブフレームを、高域強調サブフレームの間に表示することで、ブラー (B l u r r i n g) 現象を低減する。また、高域抑圧サブフレームの挿入による画質に対する影響、例えばコントラスト低下を高域強調サブフレームで補うことで、明るさやコントラストの低下することのない画像表示が実現される。

【 0 0 7 6 】

このような高域強調サブフレームと高域抑圧サブフレームとの交互表示処理における A C 駆動について図 8 を参照して説明する。図 8 には、表示部に表示されるフレーム画像の垂直 (縦) 方向の表示画素を時系列に示している。例えば 6 0 H z 画像を倍速化して生成した 1 2 0 H z 画像であり、 t_1 , t_2 , t_3 , t_4 . . . の各々のフレーム間隔は、1 / 1 2 0 s e c である。この処理例では、図に示すように、高域強調サブフレームと高域抑圧サブフレームとが 1 / 1 2 0 s e c ごとに交互に表示される。

【 0 0 7 7 】

本発明の画像表示装置では、先の処理例 1 において説明したように、ある注目画素 (または画素ライン) において時間方向で同じ信号処理を実行する画素の組みを設定し、この同じ信号処理ペアを 1 組として、+ と - とを交互に切り替える A C 駆動を実行する。

【 0 0 7 8 】

図 8 に示す 1 2 0 H z 画像の表示処理例では、例えば注目画素 3 5 1 に注目した場合、高域強調サブフレームに対応する画素が表示されるのは、時間 t_1 , t_3 , t_5 , t_7 . . . であり、高域抑圧サブフレームに対応する画素が表示されるのは、時間 t_2 , t_4 , t_6 , t_8 . . . である。

【 0 0 7 9 】

このような画素の表示が行なわれる場合、同じ信号処理が実行されるペアは、図に示すように、

- (1) 高域強調サブフレーム画素からなるペア A、
 - (2) 高域抑圧サブフレーム画素からなるペア B、
- これらの組み合わせとなる。

【 0 0 8 0 】

本処理例では、この同じ信号処理ペアを 1 組として、+ と - とを交互に切り替える A C 駆動を実行する。すなわち、(1) 高域強調サブフレーム画素からなるペア A を 1 組として、液晶に与える電化の極性を + 、 - の組み合わせに設定し、さらに、(2) 高域抑圧サ

10

20

30

40

50

ブフレーム画素からなるペア B についても、これを 1 組として液晶に与える電荷の極性を +、- の組み合わせに設定する。このように、A C 駆動制御部 1 2 1 は、液晶パネル 1 2 4 の各画素について、映像信号処理部 1 0 1 において同一カテゴリの信号処理が実行される 2 つの時系列上の画素を同一信号処理ペアとして、該同一信号処理ペアごとに + と - の極性を交互に切り替える A C 駆動制御を実行する。

【 0 0 8 1 】

このような A C 駆動処理を実行することで、例えば注目画素 3 5 1 に注目した場合、高域強調サブフレーム画素の表示が実行されるのは、時間 t_1 , t_3 , t_5 , t_7 . . . であり、この各時間対応のフレームにおいて [+] , [-] の交互切り替えが実行され、さらに、高域抑圧サブフレーム画素の表示が実行されるのは、時間 t_2 , t_4 , t_6 , t_8 . . . であり、この各時間対応のフレームにおいて [+] , [-] の交互切り替えが実行されることになる。

10

【 0 0 8 2 】

結果として、高域強調サブフレーム画素の表示において [+] , [-] の交互に切り替えが実行され、+ , - のバランスが保たれ、[+] または [-] の電圧の累積を発生させることがない。また、高域抑圧サブフレーム画素の表示においても [+] , [-] の交互に切り替えが実行され、+ , - のバランスが保たれ、[+] または [-] の電圧の累積を発生させることがない。本処理例では、4 フレームを周期として、[+] [-] [-] [+] のパターンでの A C 駆動が繰り返し実行されることになる。

【 0 0 8 3 】

20

[処理例 4]

次に、高域抑圧サブフレームと、高域強調サブフレームとを交互に出力し、補間画素の出力レベル調整を実行した画像の表示制御について説明する。処理例 3 では、1 2 0 H z の倍速化フレーム画像の表示において、高域強調サブフレームと高域抑圧サブフレームとの交互表示処理例について説明した。さらに、このような表示処理において、先に説明した処理例 2 と同様、補間画素の出力レベルを低下させてオリジナルコンテンツと同様の画像表示を行なうことが可能である。処理例 4 として、このような表示処理を行なう場合の A C 駆動処理について説明する。

【 0 0 8 4 】

本処理例においては、図 3 に示す映像信号処理部 1 0 1 において、入力映像信号に基づく信号処理を実行して、高域強調サブフレームと高域抑圧サブフレームを生成し、さらに、補間画素のレベル制御を実行する。本処理例に対応する映像信号処理部 1 0 1 における映像信号処理構成例について、図 9 を参照して説明する。図 9 に示すように映像信号処理部 1 0 1 には、フレーム制御部 3 0 1、高域強調サブフレーム生成部 3 0 2 と、高域抑圧サブフレーム生成部としてのローパスフィルタ (L P F) 3 0 3 と、セクタ 3 0 4 と、ゲイン制御部 3 7 1、セクタ 3 7 2 を有する。高域強調サブフレーム生成部 3 0 2 には、ハイパスフィルタ (H P F) 3 2 1 と、加算器 3 2 2 が含まれる。

30

【 0 0 8 5 】

この構成は、図 7 を参照して説明した構成に、ゲイン制御部 3 7 1、セクタ 3 7 2 を追加したものである。セクタ 3 0 4 の出力処理までの処理は、図 7 を参照して説明した信号処理と同様の処理が実行され、セクタ 3 0 4 から高域強調サブフレームと、高域抑圧サブフレームとが交互に出力される。

40

【 0 0 8 6 】

この高域強調サブフレームと、高域抑圧サブフレームは、さらに、ゲイン制御部 3 7 1 と、セクタ 3 7 2 に出力される。ゲイン制御部 3 7 1 は、入力する各フレームのゲイン制御を実行する。ゲイン制御は入力画素値信号の出力レベル調整を実行し、出力レベルを 1 倍以下のレベルに低下させる処理を実行する。すなわち出力信号の輝度レベルを低下させるゲイン制御を実行する。このゲイン低下処理の目的は、I P 変換において補間処理によって生成された補間画素の出力レベルを低下させることが目的である。

【 0 0 8 7 】

50

セクタ 372 は、前段のセクタ 304 から出力される高域強調サブフレームと、高域抑圧サブフレームを入力するとともに、ゲイン制御部 371 においてレベル低下された高域強調サブフレームと、高域抑圧サブフレームを入力して、これらを制御信号に基づいて各ライン単位で選択して出力する。すなわち、IP 変換において補間処理によって生成された画素ラインについては、ゲイン制御部 371 においてレベル低下されたデータを出し、補間画素ライン以外のオリジナル画素ラインについては、セクタ 304 から直接入力され、ゲイン制御のなされていないデータを出力する。

【0088】

このような高域強調サブフレームと高域抑圧サブフレームとの交互表示処理における AC 駆動について図 10 を参照して説明する。図 10 には、表示部に表示されるフレーム画像の垂直（縦）方向の表示画素を時系列に示している。例えば 60 Hz 画像を倍速化して生成した 120 Hz 画像であり、 $t_1, t_2, t_3, t_4 \dots$ の各々のフレーム間隔は、 $1/120 \text{ sec}$ である。この処理例では、図に示すように、高域強調サブフレームと高域抑圧サブフレームとが $1/120 \text{ sec}$ ごとに交互に表示され、さらに、高域強調サブフレームと高域抑圧サブフレームとに含まれるオリジナル画素ラインの出力レベルは高く設定されるが、補間画素ラインの出力レベルは低下されて出力される。

【0089】

本発明の画像表示装置では、先の処理例 1 において説明したように、ある注目画素（または画素ライン）において時間方向で同じ信号処理を実行する画素の組みを設定し、この同じ信号処理ペアを 1 組として、+ と - とを交互に切り替える AC 駆動を実行する。

【0090】

図 10 に示す 120 Hz 画像の表示処理例では、例えば注目画素 381 に注目した場合、高域強調サブフレームに対応する画素が表示されるのは、時間 $t_1, t_3, t_5, t_7 \dots$ であり、高域抑圧サブフレームに対応する画素が表示されるのは、時間 $t_2, t_4, t_6, t_8 \dots$ である。さらに、高域強調サブフレームに対応する画素が表示される時間 $t_1, t_3, t_5, t_7 \dots$ において、出力レベルが高く設定されたオリジナル画素ラインの表示がおこなわれるのは、時間 $t_1, t_5 \dots$ のフレームであり、出力レベルが低く設定された補間画素ラインの表示がおこなわれるのは、時間 $t_3, t_7 \dots$ のフレームである。また、高域抑圧サブフレームに対応する画素が表示される時間 $t_2, t_4, t_6, t_8 \dots$ において、出力レベルが高く設定されたオリジナル画素ラインの表示がおこなわれるのは、時間 $t_2, t_6 \dots$ のフレームであり、出力レベルが低く設定された補間画素ラインの表示がおこなわれるのは、時間 $t_4, t_8 \dots$ のフレームである。

【0091】

このような画素の表示が行なわれる場合、同じ信号処理が実行されるペアは、図に示すように、

- (1) 高域強調サブフレームオリジナル画素からなるペア A、
 - (2) 高域抑圧サブフレームオリジナル画素からなるペア B、
 - (3) 高域強調サブフレーム補間画素からなるペア C、
 - (4) 高域抑圧サブフレーム補間画素からなるペア D、
- これらの組み合わせとなる。

【0092】

本処理例では、この同じ信号処理ペアを 1 組として、+ と - とを交互に切り替える AC 駆動を実行する。すなわち、(1) 高域強調サブフレームオリジナル画素からなるペア A を 1 組として、液晶に与える電化の極性を +、- の組み合わせに設定し、さらに、(2) 高域抑圧サブフレームオリジナル画素からなるペア B についても、これを 1 組として液晶に与える電荷の極性を +、- の組み合わせに設定し、さらに、(3) 高域強調サブフレーム補間画素からなるペア C についても、これを 1 組として液晶に与える電荷の極性を +、- の組み合わせに設定し、さらに、(4) 高域抑圧サブフレーム補間画素からなるペア D についても、これを 1 組として液晶に与える電荷の極性を +、- の組み合わせに設定する。このように、AC 駆動制御部 121 は、液晶パネル 124 の各画素について、映像信号

処理部 101 において同一カテゴリの信号処理が実行される 2 つの時系列上の画素を同一信号処理ペアとして、該同一信号処理ペアごとに + と - の極性を交互に切り替える AC 駆動制御を実行する。

【0093】

このような AC 駆動処理を実行することで、例えば注目画素 381 に注目した場合、(1) 高域強調サブフレームオリジナル画素の表示が実行されるのは、時間 t_1 , t_5 , ... であり、この各時間対応のフレームにおいて [+], [-] の交互切り替えが実行され、さらに、(2) 高域抑圧サブフレームオリジナル画素の表示が実行されるのは、時間 t_2 , t_6 , ... であり、この各時間対応のフレームにおいて [+], [-] の交互切り替えが実行され、(3) 高域強調サブフレーム補間画素の表示が実行されるのは、時間 t_3 , t_7 , ... であり、この各時間対応のフレームにおいて [+], [-] の交互切り替えが実行され、さらに、(4) 高域抑圧サブフレーム補間画素の表示が実行されるのは、時間 t_4 , t_8 , ... であり、この各時間対応のフレームにおいて [+], [-] の交互切り替えが実行されることになる。

【0094】

結果として、それぞれの同一信号処理ペアの表示において [+], [-] の交互に切り替えが実行され、+ , - のバランスが保たれ、[+] または [-] の電圧の累積を発生させることがない。本処理例では、8 フレームを周期として、[+] [-] [+] [-] [-] [+] [-] [+] のパターンでの AC 駆動が繰り返し実行されることになる。

【0095】

次に、図 11 に示すフローチャートを参照して本発明の画像表示装置において実行する処理シーケンスについて説明する。この図 11 に示すフローに従った処理は、図 3 に示す画像表示装置において実行される。なお、全体的な処理制御は、図 3 に示す制御部 103 によって実行される。例えば、制御部 103 は CPU を有しメモリに記録されたコンピュータ・プログラムに従った処理制御を行なう。

【0096】

図 11 に示すフローチャートの各ステップの処理について説明する。まず、ステップ S101 において、映像信号処理が実行される。この映像信号処理は、図 3 に示す映像信号処理部 101 において実行される処理であり、例えば IP 変換処理、 n 倍速化処理、レベル制御処理などの処理であり、それぞれの表示態様に応じた処理が実行される。

【0097】

次に、ステップ S102 において、AC 駆動パターンを決定する。これは、図 3 に示す AC 駆動パターン決定部 122 において実行される処理である。AC 駆動パターン決定部 122 は、液晶パネル 124 に表示される画像の態様に応じて AC 駆動パターンを決定する。液晶パネル 124 に表示される画像の態様は、例えばユーザ入力部 104 においてユーザが設定可能であり、ユーザ入力部 104 を介して入力された情報が制御部 103 に入力され、制御部 103 から、液晶モジュール 120 の AC 駆動パターン決定部 122 に入力され、AC 駆動パターン決定部 122 は、入力情報に基づいて、表示態様に応じた AC 駆動パターンを決定する。たとえば 4 フレームを周期として、[+] [+] [-] [-] の AC 駆動とするという設定を決定する。

【0098】

次に、ステップ S103 において、決定した AC 駆動パターンに従って極性設定を変更して AC 駆動を実行して画像出力を実行する。これは、図 3 に示す液晶モジュール 120 の AC 駆動制御部 121 における処理であり、AC 駆動制御部 121 は、映像信号処理部 101 から映像信号および、水平同期信号 (H_Sync) および垂直同期信号 (V_Sync) を入力し、AC 駆動パターン決定部 122 から入力する AC 駆動パターン情報に基づいて極性変更をおこないながらデータドライバ 123a, b を駆動して、液晶パネル 124 に画像データの表示処理を行なう。

【0099】

本発明の画像表示装置では、ある注目画素 (または画素ライン) において時間方向で同

10

20

30

40

50

じ信号処理を実行する画素の組みを設定し、この同じ信号処理ペアを1組として、+と-とを交互に切り替えるAC駆動を実行する。この処理によって、それぞれの同一信号処理ペアの表示において[+]、[-]の交互に切り替えが実行され、+、-のバランスが保たれ、[+]または[-]の電圧の累積を発生させることがなく、焼き付きの発生可能を低減させることが可能となる。

【0100】

なお、上述の実施例では、図3に示す構成、すなわち、AC駆動パターン決定部122を液晶モジュール120内の独立構成要素として設定した例について説明したが、AC駆動パターン決定処理は、映像信号処理部101において実行する構成としてもよい。この処理構成について、図12を参照して説明する。

10

【0101】

図12に示す構成は、図3に示す構成と異なり、AC駆動パターン決定部122を液晶モジュール120内の独立構成要素とすることなく、AC駆動パターン決定処理を、映像信号処理部101において実行する構成とした例である。例えばユーザ入力部104においてユーザが設定した画像の表示態様情報が制御部103を介して映像信号処理部101に入力され、映像信号処理部101において表示態様に応じたAC駆動パターンを決定する。映像信号処理部101は、この決定情報に基づいて、AC駆動パターン選択信号をAC駆動制御部121に入力する。AC駆動制御部121は、映像信号処理部101から入力するAC駆動パターン選択信号に基づいて、予め準備された複数のAC駆動パターンから、1つの駆動パターンを選択してAC駆動を実行する。

20

【0102】

さらに、AC駆動パターンをあらかじめ準備するのではなく、極性設定情報を逐次、映像信号処理部101からAC駆動制御部121に入力して、逐次極性設定を行ってAC駆動を行なう構成としてもよい。この処理構成について図13を参照して説明する。

【0103】

例えばユーザ入力部104においてユーザが設定した画像の表示態様情報が制御部103を介して映像信号処理部101に入力され、映像信号処理部101において表示態様に応じたAC駆動パターンを決定し、決定したパターンに応じた極性を逐次決定し、決定した極性を指示するフラグを映像信号処理部101からAC駆動制御部121に入力する。AC駆動制御部121は入力フラグに応じて、逐次極性設定を行ってAC駆動を行なう。

30

【0104】

また、表示態様に応じて決定されるAC駆動パターンに応じた極性設定を、AC駆動制御部121において実行する構成としてもよい。例えば図14に示すユーザ入力部104においてユーザが設定した画像の表示態様情報が制御部103を介して液晶モジュール120のAC駆動制御部121に入力され、AC駆動制御部121において表示態様に応じたAC駆動パターンを決定し、決定したパターンに応じた極性を逐次決定し、決定した極性信号を映像信号に併せてデータドライバ123に出力して、逐次極性設定を行ってAC駆動を行なう。

【0105】

このような様々な構成が可能である。いずれの構成においても、ある注目画素（または画素ライン）において時間方向で同じ信号処理を実行する画素の組みを設定し、この同じ信号処理ペアを1組として、+と-とを交互に切り替えるAC駆動を実行する。この処理によって、それぞれの同一信号処理ペアの表示において[+]、[-]の交互に切り替えが実行され、+、-のバランスが保たれ、[+]または[-]の電圧の累積を発生させることがなく、焼き付きの発生可能を低減させることが可能となる。

40

【0106】

以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、特許請求の範囲の欄を参酌すべきである

50

。

【 0 1 0 7 】

また、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。

。

【 0 1 0 8 】

例えば、プログラムは記録媒体としてのハードディスクや R O M (Read Only Memory) に予め記録しておくことができる。あるいは、プログラムはフレキシブルディスク、C D - R O M (Compact Disc Read Only Memory)、M O (Magneto optical) ディスク、D V D (Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体に、一時的あるいは永続的に格納（記録）しておくことができる。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウェアとして提供することができる。

10

【 0 1 0 9 】

なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールする他、ダウンロードサイトから、コンピュータに無線転送したり、L A N (Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることができる。

20

【 0 1 1 0 】

なお、明細書に記載された各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。また、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。

【産業上の利用可能性】

【 0 1 1 1 】

以上、説明したように、本発明の一実施例の構成によれば、液晶パネルに対する印加電圧を制御することで映像表示制御を行なう A C 駆動制御部の制御処理を改善し、出力レベルの調整処理などが実行された場合においても、印加電圧の偏りの発生を抑制し電化の直流累積を防止が可能となる。具体的には、ある注目画素（または画素ライン）において時間方向で同じ信号処理を実行する画素の組みを設定し、この同じカテゴリの信号処理ペアを 1 組として、+ と - とを交互に切り替える A C 駆動を実行する。この処理によって、それぞれの同一信号処理ペアの表示において [+]、[-] の交互に切り替えが実行され、+、- のバランスが保たれ、[+] または [-] の電圧の累積を発生させることがなく、焼き付きの発生可能性を低減した表示装置が実現される。

30

【図面の簡単な説明】

【 0 1 1 2 】

【図 1】 A C 駆動処理例について説明する図である。

40

【図 2】 補間画素を持つ画像表示における A C 駆動の問題点について説明する図である。

【図 3】 本発明の画像表示装置における信号処理回路構成例を示すブロック図である。

【図 4】 本発明の画像表示装置における A C 駆動処理例（処理例 1）について説明する図である。

【図 5】 本発明の画像表示装置における A C 駆動処理例について説明する図である。

【図 6】 本発明の画像表示装置における A C 駆動処理例（処理例 2）について説明する図である。

【図 7】 本発明の画像表示装置における映像信号処理部の信号処理回路構成例を示す図である。

【図 8】 本発明の画像表示装置における A C 駆動処理例（処理例 3）について説明する図

50

である。

【図 9】本発明の画像表示装置における映像信号処理部の信号処理回路構成例を示す図である。

【図 10】本発明の画像表示装置における A C 駆動処理例（処理例 4）について説明する図である。

【図 11】本発明の画像表示装置において実行する処理シーケンスについて説明するフローチャートを示す図である。

【図 12】本発明の画像表示装置における信号処理回路構成例を示すブロック図である。

【図 13】本発明の画像表示装置における信号処理回路構成例を示すブロック図である。

【図 14】本発明の画像表示装置における信号処理回路構成例を示すブロック図である。

10

【符号の説明】


【 0 1 1 3 】

- 1 1 表示部
- 1 2 注目画素
- 1 0 1 映像信号処理部
- 1 0 2 フレームメモリ
- 1 0 3 制御部
- 1 0 4 ユーザ入力部
- 1 2 0 液晶モジュール
- 1 2 1 A C 駆動制御部
- 1 2 2 A C 駆動パターン決定部
- 1 2 3 データドライバ
- 1 2 4 液晶パネル
- 2 0 0 表示部
- 2 0 1 注目画素
- 2 5 0 表示部
- 2 7 1 注目画素
- 3 0 1 フレーム制御部
- 3 0 2 高域強調サブフレーム生成部
- 3 0 3 ローパスフィルタ（L P F）
- 3 0 4 セレクタ
- 3 2 1 ハイパスフィルタ（H P F）
- 3 2 2 加算器
- 3 5 1 注目画素
- 3 7 1 ゲイン制御部
- 3 7 2 セレクタ
- 3 8 1 注目画素


20

30


【図 1】




【図 3】




【図 5】




【図 7】




【図 9】




【図 1 1】




【図 1 2】




【図 1 3】




【図 14】




【図 2】




【図4】



【図 6】



【図 8】



フロントページの続き

(51)Int.Cl.

F I

G 0 9 G	3/20	6 3 2 G
G 0 9 G	3/20	6 3 2 C
G 0 9 G	3/20	6 4 1 R
G 0 2 F	1/133	5 0 5
G 0 2 F	1/133	5 2 5
H 0 4 N	5/66	1 0 2 B

(72)発明者 小菅 庄司

東京都品川区北品川6丁目7番35号 ソニー株式会社内

審査官 一宮 誠

(56)参考文献 特開2001-042282(JP,A)

特開2004-302023(JP,A)

(58)調査した分野(Int.Cl., DB名)

G 0 9 G	3 / 0 0	-	3 / 3 8
G 0 2 F	1 / 1 3 3		