

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 3 区分

【発行日】平成 17 年 11 月 10 日 (2005.11.10)

【公開番号】特開 2003-124903 (P2003-124903A)

【公開日】平成 15 年 4 月 25 日 (2003.4.25)

【出願番号】特願 2002-282218 (P2002-282218)

【国際特許分類第 7 版】

H 0 4 J 3/00

【F I】

H 0 4 J 3/00 Z

【手続補正書】

【提出日】平成 17 年 9 月 26 日 (2005.9.26)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】 多段直列化マルチプレクサの出力に結合された入力と、所定の周波数における前記多段マルチプレクサの前記出力の電力レベルを示す帰還信号を発生する出力と、を有する帰還回路と、

前記帰還回路の前記出力に結合された入力と、前記多段マルチプレクサのデータ入力に結合された第 1 の出力のセットと、を有し、前記多段マルチプレクサの前記データ入力にテストパターンを選択的に印加し、前記帰還信号の値に基づいて種々の状態に前記多段マルチプレクサを置く制御器と、

を備えている、多段マルチプレクサを同期化する装置。

【請求項 2】 前記多段マルチプレクサが、その第 1 の段に複数のマルチプレクサ回路を有し、前記制御器が、前記帰還信号の前記値に基づいて、実質的にランダムな状態に前記マルチプレクサ回路を個別的に置く、請求項 1 に記載の装置。

【請求項 3】 前記制御器の第 1 の出力の前記セットと前記多段マルチプレクサの前記データ入力との間に接続され、前記制御器の第 1 の出力の前記セットを前記多段マルチプレクサの前記データ入力に選択的に接続するように前記制御器によって制御されるスイッチング回路をさらに備えている、請求項 1 または 2 に記載の装置。

【請求項 4】 前記多段マルチプレクサが、第 1 の段に複数の第 1 のマルチプレクサ回路を、及び第 2 の段に第 2 のマルチプレクサ回路を有し、かつ同一の値を有する前記テストパターンの連続するビットが、前記制御器によって第 1 のマルチプレクサ回路のデータ入力に選択的に印加される、請求項 1 乃至 3 のいずれか一項に記載の装置。

【請求項 5】 前記多段マルチプレクサが、第 1 の段に複数の第 1 のマルチプレクサ回路を、及び第 2 の段に第 2 のマルチプレクサ回路を有し、前記制御器が、

前記多段マルチプレクサを通して第 1 のテストパターンを送信し、

少なくとも 1 つの第 1 のマルチプレクサ回路を異なった状態に選択的に置き、かつ前記帰還信号が所定のレベルに達するまで、前記多段マルチプレクサを通して前記第 1 のテストパターンの送信を繰返す、

ようになっている、請求項 1 乃至 3 のいずれか一項に記載の装置。

【請求項 6】 前記制御器がさらに、

前記多段マルチプレクサを通して第 2 のテストパターンを送信し、

前記帰還信号が前記所定のレベルに達するまで、少なくとも 1 つの第 1 のマルチプレク

サ回路以外の第 1 のマルチプレクサ回路を異なった状態に選択的に置く、ようになっている、請求項 5 に記載の装置。

【請求項 7】 前記帰還回路が、

前記制御器によって前記多段マルチプレクサに供給される前記テストパターンのデータ速度の周波数に中心を有するフィルタ、を備えている、請求項 1 乃至 6 のいずれか一項に記載の装置。

【請求項 8】 前記所定の周波数が、前記テストパターンのデータ速度に対応する周波数である、請求項 1 乃至 7 のいずれか一項に記載の装置。

【請求項 9】 多段マルチプレクサを通して第 1 のテストパターンを送信するステップと、

1 つ又は複数のマルチプレクサ回路を異なった状態に選択的に置き、前記多段マルチプレクサによって発生される出力信号の電力レベルが所定のレベルに達するまで、前記送信するステップを繰返すステップと、を含む、複数のマルチプレクサ回路を第 1 の段に有する多段マルチプレクサを同期化する方法。

【請求項 10】 前記送信するステップが、前記 1 つ又は複数の第 1 のマルチプレクサ回路以外の少なくとも 1 つのマルチプレクサ回路に、同一の前記第 1 のテストパターンの連続するビットを送信するステップを含む、請求項 9 に記載の方法。

【請求項 11】 前記多段マルチプレクサを通して第 2 のテストパターンを送信するステップと、

少なくとも 1 つの第 2 のマルチプレクサ回路を異なった状態に選択的に置き、前記多段マルチプレクサによって発生される前記出力信号の電力レベルが前記所定のレベルに達するまで、前記第 2 のテストパターンを送信する前記ステップを繰返すステップと、をさらに含む、請求項 9 または 10 に記載の方法。

【請求項 12】 前記置くステップが、

前記 1 つ又は複数の第 1 のマルチプレクサ回路を実質的にランダムな状態に置くステップを含む、請求項 9 乃至 11 のいずれか一項に記載の方法。

【請求項 13】 前記多段マルチプレクサによって発生される前記出力信号の前記電力レベルが、低下して、前記第 1 のテストパターンの前記入力データ速度に対応する周波数において前記所定のレベルに達するまで、前記送信する及び前記置くステップが繰返される、請求項 9 乃至 12 のいずれか一項に記載の方法。

【請求項 14】 前記多段マルチプレクサを通してテストパターンを送信するステップと、

前記多段マルチプレクサの出力に現われる電力レベルが、前記送信するステップの間に所定のレベルに達し得なかった場合、前記テストパターンを異なったテストパターンに変更して前記送信するステップを繰返すステップと、を含む、複数のマルチプレクサ回路を第 1 の段に有する多段マルチプレクサを同期化する方法。

【請求項 15】 少なくとも 1 つのマルチプレクサを通して送信される前記テストパターンのビットが、同一である、請求項 14 に記載の方法。

【請求項 16】 前記変更するステップが、マルチプレクサ回路に印加される前記テストパターンのビットをシフトするステップを含む、請求項 14 または 15 に記載の方法。

【請求項 17】 前記変更するステップが、少なくとも 1 つの前記マルチプレクサ回路に印加される前記テストパターンのビットを遅延するステップを含む、請求項 14 または 15 に記載の方法。

【請求項 18】 前記多段マルチプレクサを通して第 2 のテストパターンを送信するステップと、

前記多段マルチプレクサの出力に現われる電力レベルが、前記第 2 のテストパターンを送信する前記ステップの間に所定のレベルに達し得なかった場合、前記テストパターンを

異なったテストパターンに変更して前記第 2 のテストパターンを送信する前記ステップを繰返すステップと、  
をさらに含む、請求項 1 4 乃至 1 7 のいずれか一項に記載の方法。