

(12) 发明专利申请

(10) 申请公布号 CN 102412288 A

(43) 申请公布日 2012.04.11

(21) 申请号 201110265957.5

(22) 申请日 2011.09.08

(30) 优先权数据

211009/2010 2010.09.21 JP

(71) 申请人 株式会社东芝

地址 日本东京都

(72) 发明人 小林俊章 小林政和

(74) 专利代理机构 永新专利商标代理有限公司

72002

代理人 徐冰冰 黄剑锋

(51) Int. Cl.

H01L 29/739 (2006.01)

H01L 29/08 (2006.01)


权利要求书 2 页 说明书 6 页 附图 9 页

(54) 发明名称

逆导型绝缘栅双极晶体管

(57) 摘要

本发明提供逆导型绝缘栅双极晶体管。根据一个实施方式，在逆导型绝缘栅双极晶体管中，缓冲层设于第二基底层的背面，杂质浓度比第二基底层高。第一集电极层与缓冲层的背面的一部分相接，杂质浓度比第二基底层高。第二集电极层与缓冲层的背面的一部分相接，包围第一集电极层地设置，杂质浓度比第一基底层高。第三集电极层与缓冲层的背面的一部分相接，包围第二集电极层地设置，杂质浓度比第二集电极层低。



1. 一种逆导型绝缘栅双极晶体管,其特征在于,
具备:

第二导电型的第二基底层,设于与第一导电型的第一基底层的第一主面相对置的第二主面;

第二导电型的缓冲层,设于上述第二基底层的与相接于上述第一基底层的第一主面相对置的第二主面,杂质浓度比上述第二基底层高;

第二导电型的第一集电极层,与上述缓冲层的与相接于上述第二基底层的第一主面相对置的第二主面的一部分相接,杂质浓度比上述第二基底层高;

第一导电型的第二集电极层,与上述缓冲层的第二主面的一部分相接并包围上述第一集电极层地设置,杂质浓度比上述第一基底层高;

第一导电型的第三集电极层,与上述缓冲层的第二主面的一部分相接并包围上述第二集电极层地设置,杂质浓度比上述第二集电极层低;以及

集电极,与上述第一集电极层至第三集电极层的与相接于上述缓冲层的第一主面相对置的第二主面连接。

2. 根据权利要求 1 所述的逆导型绝缘栅双极晶体管,其特征在于,
上述第一集电极层和第二集电极层周期性地设于上述第三集电极层中。

3. 根据权利要求 1 所述的逆导型绝缘栅双极晶体管,其特征在于,

上述第一集电极层和第二集电极层具有圆形形状或者 n 角形形状,其中 n 为 3 以上的整数。

4. 根据权利要求 3 所述的逆导型绝缘栅双极晶体管,其特征在于,

上述第二集电极层的占有面积比上述第一集电极层的占有面积大,上述第三集电极层的占有面积比上述第二集电极层的占有面积大。

5. 根据权利要求 1 所述的逆导型绝缘栅双极晶体管,其特征在于,

由上述缓冲层和上述第二集电极层构成的内建电位比由上述缓冲层和上述第三集电极层构成的内建电位大。

6. 根据权利要求 1 所述的逆导型绝缘栅双极晶体管,其特征在于,

上述第一集电极层的间隔比栅极间隔大。

7. 根据权利要求 1 所述的逆导型绝缘栅双极晶体管,其特征在于,

上述第一基底层的杂质浓度比上述第三集电极层高,比上述第二集电极层低。

8. 根据权利要求 1 所述的逆导型绝缘栅双极晶体管,其特征在于,

上述逆导型绝缘栅双极晶体管是槽栅型或者平面型逆导型绝缘栅双极晶体管。

9. 一种逆导型绝缘栅双极晶体管,其特征在于,

具备:

第二导电型的第二基底层,设于第一导电型的第一基底层的与第一主面相对置的第二主面;

第二导电型的缓冲层,设于上述第二基底层的与相接于上述第一基底层的第一主面相对置的第二主面,杂质浓度比上述第二基底层高;

第二导电型的第一集电极层,与上述缓冲层的与相接于上述第二基底层的第一主面相对置的第二主面的一部分相接,杂质浓度比上述第二基底层高;

第一导电型的第二集电极层，与上述缓冲层的第二主面的一部分相接并包围上述第一集电极层地设置，杂质浓度比上述第一基底层高；

第一导电型的第三集电极层，与上述缓冲层的第二主面的一部分相接并包围上述第二集电极层地设置，杂质浓度比上述第二集电极层低；

集电极，与上述第一集电极层至第三集电极层的与相接于上述缓冲层的第一主面相对置的第二主面连接；以及

第二导电型的第四集电极层，与上述第三集电极层的第一主面相接，杂质浓度比上述第一集电极层低，设于上述缓冲层。

10. 根据权利要求 9 所述的逆导型绝缘栅双极晶体管，其特征在于，
上述第一集电极层和第二集电极层周期性地设于上述第三集电极层中。

11. 根据权利要求 9 所述的逆导型绝缘栅双极晶体管，其特征在于，

上述第一集电极层和第二集电极层具有圆形形状或者 n 角形形状，其中 n 为 3 以上的整数。

12. 根据权利要求 11 所述的逆导型绝缘栅双极晶体管，其特征在于，

上述第二集电极层的占有面积比上述第一集电极层的占有面积大，上述第三集电极层的占有面积比上述第二集电极层的占有面积大，上述第四集电极层的占有面积与上述第三集电极层的占有面积相同或者比上述第三集电极层的占有面积大。

13. 根据权利要求 9 所述的逆导型绝缘栅双极晶体管，其特征在于，

由上述缓冲层和上述第二集电极层构成的内建电位比由上述缓冲层和上述第三集电极层构成的内建电位大，由上述缓冲层和上述第三集电极层构成的内建电位比由上述第三集电极层和上述第四集电极层构成的内建电位大。

14. 根据权利要求 9 所述的逆导型绝缘栅双极晶体管，其特征在于，
上述第一集电极层的间隔比栅极间隔大。

15. 根据权利要求 9 所述的逆导型绝缘栅双极晶体管，其特征在于，

上述第一基底层的杂质浓度比上述第三集电极层高，比上述第二集电极层低。

16. 根据权利要求 9 所述的逆导型绝缘栅双极晶体管，其特征在于，

上述逆导型绝缘栅双极晶体管是槽栅型或者平面型逆导型绝缘栅双极晶体管。

逆导型绝缘栅双极晶体管

[0001] (相关文件的引用)

[0002] 本申请以 2010 年 9 月 21 日在先申请的日本专利申请 2010-211009 号的优先权利益为基础，并且要求其利益，在此通过引用而包含其全部内容。

技术领域

[0003] 在此说明的实施方式涉及逆导型绝缘栅双极晶体管。

背景技术

[0004] 绝缘栅双极晶体管 (insulated gate bipolar transistor IGBT) 多用于民生用、工业用的电力元件。逆导型 (reverse conducting RC) IGBT (RC-IGBT) 作为减少开启 (turn on) 损耗 (开关损耗) 的技术而受到关注。

[0005] 在 RC-IGBT 中，IGBT 的跳回 (snap back) 与二极管的导通电压具有商业 (trade) 关系，设计受到制约，更加谋求降低二极管的导通电压和改善跳回。

发明内容

[0006] 本发明提供能降低导通电压的逆导型绝缘栅双极晶体管。

[0007] 根据一个实施方式，逆导型绝缘栅双极晶体管设有第二基底层、缓冲层、第一集电极层、第二集电极层、第三集电极层以及集电极。第二基底层设于第一导电型的第一基底层的与第一主面相对置的第二主面，是第二导电型。缓冲层设于第二基底层的与第一主面相对置的第二主面，杂质浓度比第二基底层高，是第二导电型。第一集电极层与缓冲层的与第一主面相对置的第二主面的一部分相接，杂质浓度比第二基底层高，是第二导电型。第二集电极层与缓冲层的第二主面的一部分相接，包围第一集电极层地设置，杂质浓度比第一基底层高，是第一导电型。第三集电极层与缓冲层的第二主面的一部分相接，包围上述第二集电极层地设置，杂质浓度比上述第二集电极层低，是第一导电型。集电极与第一集电极层至第三集电极层的与相接于缓冲层的第一主面相对置的第二主面连接。

[0008] 发明的效果：

[0009] 本发明能降低逆导型绝缘栅双极晶体管的导通电压。

附图说明

[0010] 图 1 是示出第一实施方式的 RC-IGBT 的截面图。

[0011] 图 2 是从集电极侧观察第一实施方式的 RC-IGBT 的俯视图。

[0012] 图 3 是示出第一实施方式的比较例的 RC-IGBT 的截面图。

[0013] 图 4 是示出第一实施方式的 RC-IGBT 的动作的示意图。

[0014] 图 5 是示出第一实施方式的集电极・发射极间电压与集电极电流的关系的图。

[0015] 图 6 是示出第一实施方式的正向电压与正向电流的关系的图。

[0016] 图 7 是示出 RC-IGBT 的变形例的俯视图。

- [0017] 图 8 是示出第二实施方式的 RC-IGBT 的截面图。
- [0018] 图 9 是示出第二实施方式的 RC-IGBT 的动作的示意图。

具体实施方式

[0019] 下面进一步参照附图说明多个实施例。在图中,相同的附图标记表示相同或类似的部分。

[0020] 参照附图说明第 1 实施方式的逆导型绝缘栅双极晶体管。图 1 是示出 RC-IGBT 的截面图。图 2 是从集电极侧观察 RC-IGBT 的俯视图。图 3 是示出比较例的 RC-IGBT 的截面图。在本实施方式中,在 P⁺ 集电极层中设置 P⁻ 集电极层来降低 RC-IGBT 的导通电压。

[0021] 如 图 1 所 示, RC-IGBT (reverse conducting-insulated gate bipolar transistor) 90 是栅极埋设于半导体基板表面的槽栅构造的逆导型绝缘栅双极晶体管。RC-IGBT90 也称为集电极短路型绝缘栅双极晶体管,被用作民用、工业用的电力元件。

[0022] RC-IGBT90 在作为半导体基板的 N⁻ 基底层 1 的第一主面(表面)设有 P 基底层 2。在 P 基底层 2 的第 1 主面(表面)选择性地设有比 N⁻ 基底层 1 杂质浓度高的 N⁺ 发射极层 3。形成有沟槽 4,使其贯通 N⁺ 发射极层 3 和 P 基底层 2 到达 N⁻ 基底层 1 的表面。在沟槽 4 中埋设有栅极绝缘膜 21 和栅极电极 22。栅极绝缘膜 21 和栅极电极 22 构成槽栅。

[0023] P 基底层 2、栅极绝缘膜 21 和栅极电极 22 上形成有绝缘膜 5。在绝缘膜 5 中形成有未图示的开口部(opening)。在开口部和绝缘膜 5 上设有与 P 基底层 2 和 N⁺ 发射极层 3 电连接的发射极电极 6。

[0024] 在 N⁻ 基底层 1 的与第一主面(表面)相对置的第二主面(背面)设有杂质浓度比 N⁻ 基底层 1 高的 N⁺ 缓冲层 7。设有杂质浓度比 N⁻ 基底层 1 高的 N⁺ 集电极层 9,使其相接于 N⁺ 缓冲层 7 的与第一主面(表面)相对置的第二主面(背面)的一部分。

[0025] 包围 N⁺ 集电极层 9 地设有杂质浓度比 P 基底层 2 高的 P⁺ 集电极层 8,使其相接于 N⁺ 缓冲层 7 的与第一主面(表面)相对置的第二主面(背面)的一部分。

[0026] 包围 P⁺ 集电极层 8 地设有杂质浓度比 P 基底层 2 低的 P⁻ 集电极层 10,使其相接于 N⁺ 缓冲层 7 的与第一主面(表面)相对置的第二主面(背面)的一部分。

[0027] 设有集电极电极 11,其电连接到 P⁺ 集电极层 8、N⁺ 集电极层 9 和 P⁻ 集电极层 10 的与第一主面(表面)相对置的第二主面(背面)。

[0028] 在此,设定为 N⁺ 集电极层 9 与相邻的 N⁺ 集电极层之间的间隔比槽栅与相邻的槽栅之间的间隔大。

[0029] 在本实施方式中,在 RC-IGBT 中采用集电极、发射极的名称,但是也将集电极称为漏极或阳极。发射极也称为源极或阴极。

[0030] 如图 2 所示,在从集电极侧观察到的 RC-IGBT90 中,在 P⁻ 集电极层 10 中周期地形成具有 N⁺ 集电极层 9 设于内侧、P⁺ 集电极层 8 设于外侧的圆形形状的 N⁺ 集电极层 9 和 P⁺ 集电极层 8。

[0031] N⁺ 集电极层 9 的占有面积 Sc11、P⁺ 集电极层 8 的占有面积 Sc12、P⁻ 集电极层 10 的占有面积 Sc13 的关系设定为

$$[0032] Sc11 < Sc12 < Sc13 \dots \dots \dots \text{式 (1)}.$$

[0033] 如图 3 所示,在比较例的 RC-IGBT100 中,未设有本实施方式的 RC-IGBT90 的 P⁻ 集

电极层 10，在P⁻集电极层 10 的区域设有P⁺集电极层 8。另外，N⁺集电极层 9 的间隔设定为比本实施方式大。除此以外为与本实施方式的 RC-IGBT90 同样的构造。

[0034] 在本实施方式的 RC-IGBT90 中设有 P⁻集电极层 10。作为设置 P⁻集电极层 10 的优点，能实现如下效果：

[0035] (1) 减少由 N⁺缓冲层 7 和 P⁻集电极层 10 形成的 pn 二极管的内建电位 (Built in Potential)

[0036] (2) 减少 RC-IGBT 在低电流区域的导通电压

[0037] (3) 抑制 RC-IGBT 的跳回

[0038] (4) 通过抑制跳回，能使 N⁺集电极层 9 的间隔变小，使 N⁺集电极层 9 的占有面积变大，改善正向电压 (Vf 特性)。

[0039] 下面，参照图 4～6，基于 RC-IGBT 的具体动作说明设置 P⁻集电极层 10 的优点。图 4(A) 是示出本实施方式的 RC-IGBT 的动作的示意图，图 4(B) 是示出比较例的 RC-IGBT 的动作的示意图。

[0040] 如图 4(B) 所示，在比较例的 RC-IGBT100 中，N⁺缓冲层 7 和 P⁺集电极层 8 为高杂质浓度，因此由 N⁺缓冲层 7 和 P⁺集电极层 8 形成的 pn 二极管的内建电位 (Built in Potential) Vbi11 具有较大的值。当高于内建电位 Vbi11 时发生跳回。

[0041] 在此，考虑到 N⁺集电极层 9 上的槽栅 (1) 和 P⁺集电极层 8 上的槽栅 (2)，首先，N⁺集电极层 9 上的槽栅 (1) 部导通，流过 RC-IGBT100 的集电极电流。在 N⁺缓冲层 7 的电位超过 pn 二极管的内建电位 Vbi11 时，二极管进行动作，槽栅 (2) 部发挥 IGBT 的功能，流过 RC-IGBT100 的集电极电流。槽栅 (2) 到 N⁺集电极层 9 的距离比槽栅 (1) 长，因此附加 N⁺缓冲层 7 的负性电阻 (negative resistance) 成分。

[0042] 因此，槽栅 (2) 部为跳回的发生源 (附加负性电阻成分)。

[0043] 另一方面，如图 4(A) 所示，在本实施方式的 RC-IGBT90 中，存在由 N⁺缓冲层 7 和 P⁻集电极层 10 形成的 pn 二极管的内建电位 Vbi1 和由 N⁺缓冲层 7 和 P⁺集电极层 8 形成的 pn 二极管的内建电位 Vbi11。

[0044] 由 N⁺缓冲层 7 和 P⁻集电极层 10 形成的内建电位 Vbi1 的区域设定为比由 N⁺缓冲层 7 和 P⁺集电极层 8 形成的 pn 二极管的内建电位 Vbi11 的区域大，并且内建电位 Vbi1 和内建电位 Vbi11 的关系设定为

[0045] $Vbi1 < Vbi11 \dots \dots \dots \dots \dots \dots \dots$ 式 (2)。

[0046] 在此，考虑 N⁺集电极层 9 上的槽栅 (1)、P⁺集电极层 8 上的槽栅 (3)、P⁻集电极层 10 上的槽栅 (2) 导通，首先 N⁺集电极层 9 上的槽栅 (1) 流过 RC-IGBT90 的集电极电流。然后，槽栅 (2) 的正下部的 pn 二极管的内建电位 Vbi1 比槽栅 (3) 的正下部的 pn 二极管的内建电位 Vbi11 低，因此在 N⁺缓冲层 7 的电位超过 pn 二极管的内建电位 Vbi1 时，二极管进行动作，槽栅 (2) 部发挥 IGBT 的功能，流过 RC-IGBT90 的集电极电流。接着，在 N⁺缓冲层 7 的电位超过 pn 二极管的内建电位 Vbi11 时，二极管进行动作，槽栅 (3) 部发挥 IGBT 的功能，流过 RC-IGBT90 的集电极电流。

[0047] 因此，用 RC-IGBT90 能大幅度减少负性电阻成分。

[0048] 图 5 是示出集电极・发射极间电压与集电极电流的关系的图，图中实线 (a) 是本实施方式，途中虚线 (b) 是比较例。

[0049] 如图 5(b) 所示,在比较例的 RC-IGBT100 中,在对集电极・发射极间以及栅极施加电压时,首先 N⁺ 集电极层 9 上的作为 MOSFET 的槽栅(1) 导通,流通 RC-IGBT100 的集电极电流。在 RC-IGBT100 整体中,槽栅(1) 的区域面积较少,因此该集电极电流的电流水平(1level) 较小。

[0050] 然后,从 N⁺ 集电极层 9 脱离,占据 RC-IGBT100 的大半区域的槽栅的集电极电流发挥 RC-IGBT100 的集电极电流的作用。此时,附加了 N⁺ 缓冲层 7 的负性电阻成分,因此产生跳回。负性电阻成分的效果减少,RC-IGBT100 的全部槽栅作为 IGBT 进行动作(导通电压 Von2 以后)。

[0051] 另一方面,如图 5(a) 所示,在本实施方式的 RC-IGBT90 中,对集电极・发射极间以及栅极施加电压时,首先 N⁺ 集电极层 9 上的作为 MOSFET 的槽栅(1) 导通,流过 RC-IGBT90 的电流。然后,内建电位 Vbi11 比内建电位 Vbi111 低,因此从 N⁺ 集电极层 9 脱离,P⁺ 集电极层 10 上的槽栅的集电极电流作为 RC-IGBT90 的集电极电流发挥作用。接着,P⁺ 集电极层 8 上的槽栅的集电极电流作为 RC-IGBT90 的集电极电流发挥作用。

[0052] 因此,用 RC-IGBT90 能大幅减少负性电阻成分,能抑制跳回。另外,能减少低电流区域的导通电压(导通电压 Von2 \Rightarrow 导通电压 Von1)。

[0053] 图 6 是示出正向电压与正向电流的关系的图,图中实线(a)是本实施方式,图中虚线(b)是比较例。

[0054] 如图 6 所示,在比较例的 RC-IGBT100 中,需要将正向电压 Vf2 设定为比较大的值,其原因是,为了抑制跳回,无法使 N⁺ 集电极层 9 的间隔变小,使占有面积(exclusive area)变大。

[0055] 另一方面,在本实施方式的 RC-IGBT 中,能使正向电压 Vf1 比比较例的 RC-IGBT100 小。其原因是,抑制了跳回,因此能使 N⁺ 集电极层 9 的间隔变小,使占有面积变大。

[0056] 如上所述,在本实施方式的逆导型绝缘栅双极晶体管中,在 N⁻ 基底层 1 的背面设有 N⁺ 缓冲层 7。设有与 N⁺ 缓冲层 7 的背面的一部分相接的 N⁺ 集电极层 9。包围 N⁺ 集电极层 9 地设有 P⁺ 集电极层 8,使其与 N⁺ 缓冲层 7 的背面的一部分相接。包围 P⁺ 集电极层 8 地设有 P⁻ 集电极层 10,使其与 N⁺ 缓冲层 7 的背面的一部分相接。设有与 P⁺ 集电极层 8、N⁺ 集电极层 9 以及 P⁻ 集电极层 10 的背面电连接的集电极电极 11。

[0057] 因此,能减少低电流区域的导通电压。另外,能减少负性电阻成分,抑制跳回。另外,能增加 N⁺ 集电极层 9 的面积,能改善 Vf 特性。

[0058] 此外,在本实施方式中,P⁺ 集电极层 8 和 N⁺ 集电极层 9 不必须限于圆形形状。也可以是 n 角形(其中 n 为 3 以上的整数)。例如,如图 7 的 RC-IGBT91 所示,P⁺ 集电极层 8 和 N⁺ 集电极层 9 也可以是矩形形状。

[0059] 参照附图说明第二实施方式的逆导型的绝缘栅双极晶体管。图 8 是示出 RC-IGBT 的截面图。在本实施例中,在 P⁻ 集电极层上设有 N⁻ 集电极层,减少了 RC-IGBT 的导通电压。

[0060] 下面对与第一实施方式相同的构成部分标注相同的附图标记,省略该部分的说明,仅说明不同的部分。

[0061] 如图 8 所示,RC-IGBT92 是在半导体基板表面埋设有栅极的槽栅构造的逆导型绝缘栅双极晶体管。RC-IGBT92 被用作民生用、工业用的电力元件。

[0062] RC-IGBT92 在 N⁻ 基底层 1 的与第一主面(表面)相对置的第二主面(背面)设

有杂质浓度比 N⁻ 基底层 1 高的 N⁺ 缓冲层 7。在 N⁺ 缓冲层 7 的与第一主面（表面）相对置的第二主面（背面）侧设有 N⁻ 集电极层 12。N⁻ 集电极层 12 的杂质浓度比 N⁺ 缓冲层 7 低。设有杂质浓度比 N⁻ 基底层 1 高的 N⁺ 集电极层 9，使其相接于 N⁺ 缓冲层 7 的与第一主面（表面）相对置的第二主面（背面）的一部分。包围 N⁺ 集电极层 9 地设有杂质浓度比 P 基底层 2 高的 P⁺ 集电极层 8，使其相接于 N⁺ 缓冲层 7 的与第一主面（表面）相对置的第二主面（背面）的一部分。

[0063] 包围 P⁺ 集电极层 8 地设有杂质浓度比 P 基底层 2 低的 P⁻ 集电极层 10，使其相接于 N⁻ 集电极层 12 的与第一主面（表面）相对置的第二主面（背面）的一部分。

[0064] 然后，参照图 9 说明 RC-IGBT 的动作。图 9 是示出 RC-IGBT 的动作的示意图。

[0065] 如图 9 所示，在本实施方式的 RC-IGBT92 中，存在由 N⁻ 集电极层 12 和 P⁻ 集电极层 10 形成的 pn 二极管的内建电位 Vbi2 以及由 N⁺ 缓冲层 7 和 P⁺ 集电极层 8 形成的 pn 二极管的内建电位 Vbi11。

[0066] N⁻ 集电极层 12 和 P⁻ 集电极层 10 形成的内建电位 Vbi2 的区域设定为大于由 N⁺ 缓冲层 7 和 P⁺ 集电极层 8 形成的内建电位 Vbi11 的区域，并且内建电位 Vbi2、内建电位 Vbi11、内建电位 Vbi1 的关系设定为：

[0067] $V_{bi2} < V_{bi1} < V_{bi11}$ ……………式 (3)。

[0068] N⁺ 集电极层 9 的占有面积 Sc11、P⁺ 集电极层 8 的占有面积 Sc12、P⁻ 集电极层 10 的占有面积 Sc13、N⁻ 集电极层 12 的占有面积 Sc14 的关系设定为

[0069] $Sc11 < Sc12 < Sc13 \leq Sc14$ ……………式 (4)。

[0070] 在此，考虑 N⁺ 集电极层 9 上的槽栅 (1)、P⁺ 集电极层 8 上的槽栅 (2)、P⁻ 集电极层 10 上的槽栅 (3) 的关系。当对集电极・发射极间以及栅极施加电压时，首先 N⁺ 集电极层 9 上的槽栅 (1) 导通，流过 RC-IGBT92 的集电极电流。然后，槽栅 (2) 的正下部的 pn 二极管的内建电位 Vbi2 低于槽栅 (3) 的正下部的 pn 二极管的内建电位 Vbi11，因此在 N⁻ 集电极层 12 的电位超过 pn 二极管的内建电位 Vbi2 时，二极管进行动作，槽栅 (2) 部发挥 IGBT 的功能，流动 RC-IGBT92 的集电极电流。接着，在 N⁺ 缓冲层 7 的电位超过 pn 二极管的内建电位 Vbi11 时，二极管进行动作，槽栅 (3) 部发挥 IGBT 的功能，流过 RC-IGBT92 的集电极电流。

[0071] 因此，用 RC-IGBT92 能大幅度减少负性电阻成分，能抑制跳回。另外，能降低导通电压。另外，抑制了跳回，因此能使 N⁺ 集电极层 9 的层间间隔变小，使 N⁺ 集电极层 9 的占有面积变大，因此也能改善 Vf 特性。

[0072] 如上所述，在本实施方式的逆导型绝缘栅双极晶体管中，在 N⁻ 基底层 1 的背面设有 N⁺ 缓冲层 7。在 N⁺ 缓冲层 7 的背面侧设有 N⁻ 集电极层 12。设有与 N⁺ 缓冲层 7 的背面的一部分相接的 N⁺ 集电极层 9。包围 N⁺ 集电极层 9 地设有 P⁺ 集电极层 8，使其与 N⁺ 缓冲层 7 的背面的一部分相接。包围 P⁺ 集电极层 8 地设有 P⁻ 集电极层 10，使其与 N⁻ 集电极层 12 的背面的一部分相接。

[0073] 因此，能降低低电流区域的导通电压。另外，能降低负性电阻成分，能抑制跳回。另外，能增加 N⁺ 集电极层 9 的面积，能改善 Vf 特性。

[0074] 本发明不限于上述实施方式，也可以在不脱离发明主旨的范围内进行各种变更。

[0075] 在第一实施方式中，不必限于在 P⁺ 集电极层 8 的侧面部设有 P⁻ 集电极层 10。也可以进一步在 P⁻ 集电极层 10 的与 P⁺ 集电极层 8 相对置的侧面部设有 P⁻ 集电极层。另外，

在第二实施方式中,不必须限于在P⁻集电极层10上设有N⁻集电极层12。也可以进一步在N⁻集电极层12的与N⁺缓冲层7相对置的侧面部设有N⁻集电极层。另外,在实施方式中,适用于槽栅构造的RC-IGBT,但是也能适用于平面型的RC-IGBT。

[0076] 说明了本发明的几个实施方式,但是这些实施方式是举例提示,不意图限定发明的范围。这些新的实施方式能以其它各种形态实施,能在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式、其变形包括在发明的范围、要旨中,并且包括在权利要求书所记载的发明及与其等同的范围中。




图 1





图 2



(现有技术)

图 3




图 4A




图 4B




图 5




图 6




图 7




图 8




图 9