



(19) 中華民國智慧財產局

(12) 發明說明書公開本

(11) 公開編號：TW 201327832 A1

(43) 公開日：中華民國 102 (2013) 年 07 月 01 日

(21) 申請案號：100147908

(22) 申請日：中華民國 100 (2011) 年 12 月 22 日

(51) Int. Cl. : H01L29/786 (2006.01)

H01L21/336 (2006.01)

H01L21/28 (2006.01)

G02F1/1368 (2006.01)

(71) 申請人：奇美電子股份有限公司 (中華民國) CHIMEI INNOLUX CORPORATION (TW)
苗栗縣竹南鎮新竹科學工業園區科學路 160 號

(72) 發明人：李冠鋒 LEE, KUANFENG (TW)

(74) 代理人：洪澄文；顏錦順

申請實體審查：有 申請專利範圍項數：20 項 圖式數：5 共 31 頁


(54) 名稱

薄膜電晶體基板與其製作方法、顯示器

THIN FILM TRANSISTOR SUBSTRATE AND MANUFACTURING METHOD THEREOF, DISPLAY

(57) 摘要

本發明一實施例提供一種薄膜電晶體基板的製作方法，包括：於基板上依序形成一閘極、一覆蓋閘極的閘絕緣層、一主動材料層、與一感光材料層；利用一半調式光罩進行一微影製程，以形成一感光保護層，感光保護層位於閘極上方且具有一第一凹槽與一第二凹槽；以感光保護層為罩幕蝕刻主動材料層，以形成一主動層；移除第一凹槽與第二凹槽底部的感光保護層，以分別暴露出主動層的第一部分與一第二部分；形成一連接第一部分的第一電極；以及形成一連接第二部分的第二電極。



201327832

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：(52147908)

H01L 29/782 2006.03.7
H01L 21/336 2006.03.7
H01L 21/338 2006.03.7
G02F Y1368 2006.03.7
G02F Y1368 2006.03.7

※申請日：100.12.22

※IPC 分類：

一、發明名稱：(中文/英文)

薄膜電晶體基板與其製作方法、顯示器 /Thin film transistor substrate and manufacturing method thereof, display

二、中文發明摘要：

本發明一實施例提供一種薄膜電晶體基板的製作方法，包括：於基板上依序形成一閘極、一覆蓋閘極的閘絕緣層、一主動材料層、與一感光材料層；利用一半調式光罩進行一微影製程，以形成一感光保護層，感光保護層位於閘極上方且具有一第一凹槽與一第二凹槽；以感光保護層為罩幕蝕刻主動材料層，以形成一主動層；移除第一凹槽與第二凹槽底部的感光保護層，以分別暴露出主動層的第一部分與一第二部分；形成一連接第一部分的第一電極；以及形成一連接第二部分的第二電極。

三、英文發明摘要：

An embodiment of the invention provides a manufacturing method of a thin film transistor substrate includes: sequentially forming a gate electrode, a gate insulating layer covering the gate electrode, an active material layer, and a photo-sensitive material layer on a

substrate; performing a photolithography process by using a half tone mask to form a photo-sensitive protective layer which is above the gate electrode and has a first recess and a second recess; etching the active material layer by using the photo-sensitive protective layer as a mask to form an active layer; removing a portion of the photo-sensitive protective layer at bottoms of the first recess and the second recess to expose a first portion and a second portion of the active layer respectively; forming a first electrode connecting the first portion; and forming a second electrode connecting the second portion.

四、指定代表圖：

(一)本案指定代表圖為：第 1C 圖。

(二)本代表圖之元件符號簡單說明：

110~基板；

120~閘極；

130~閘絕緣層；

140~主動層；

142~側壁；

150~感光保護層；

156~側壁；

R1~第一凹槽；

R2~第二凹槽。

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無。

六、發明說明：

【發明所屬之技術領域】

本發明有關於一種薄膜電晶體基板，且特別是有關於一種底閘極薄膜電晶體基板。

【先前技術】

隨著顯示科技的日益進步，人們藉著顯示器的輔助可使生活更加便利，為求顯示器輕、薄之特性，促使平面顯示器（flat panel display，FPD）成為目前的主流。在諸多平面顯示器中，液晶顯示器（liquid crystal display，LCD）具有高空間利用效率、低消耗功率、無輻射以及低電磁干擾等優越特性，因此，液晶顯示器深受消費者歡迎。

液晶顯示器主要是由薄膜電晶體基板、彩色濾光基板與位於兩基板之間的液晶層所構成。薄膜電晶體基板具有多個底閘極薄膜電晶體。

於習知技術中，底閘極薄膜電晶體的製程會遭遇到一些問題，例如在形成源極與汲極時，容易損傷位於其下的主動層，以致於背通道受損。

【發明內容】

本發明提供一種薄膜電晶體基板的製作方法包括：提供一基板；於基板上形成一閘極；於基板上形成一覆蓋閘極的閘絕緣層；於閘絕緣層上形成一主動材料層；於主動材料層上形成一感光材料層；利用一半調式光罩對感光材

料層進行一微影製程，以圖案化感光材料層而形成一感光保護層，感光保護層位於閘極上方且具有未貫穿感光保護層的第一凹槽與一第二凹槽；以感光保護層為罩幕蝕刻主動材料層，以形成一主動層；移除第一凹槽與第二凹槽底部的感光保護層，以分別暴露出主動層的第一部分與一第二部分；形成一連接第一部分的第一電極；以及形成一連接第二部分的第二電極，其中第一電極為一源極與一汲極其中之一，第二電極為源極與汲極其中之另一。

本發明另提供一種薄膜電晶體基板包括：一基板；一閘極，位於基板上；一閘絕緣層，位於基板上且覆蓋閘極；一主動層，配置於閘絕緣層上，且位於閘極上方；一感光保護層，位於主動層上，且暴露出主動層的第一部分與一第二部分；一第一電極，連接第一部分；以及一第二電極，連接第二部分。

本發明亦提供一種顯示器，包括一如上所述之薄膜電晶體基板；一基板，與該薄膜電晶體基板相對設置；以及一顯示介質，設置於該薄膜電晶體基板與該基板之間。

【實施方式】

以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。

這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。在圖式中，實施例之形狀或是厚度可擴大，以簡化或是方便標示。再者，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式。

第 1A 圖至第 1F 圖繪示本發明一實施例之薄膜電晶體基板的製作流程圖。首先，請參照第 1A 圖，提供一基板 110，例如一玻璃基板。接著，於基板 110 上形成一閘極 120 以及一覆蓋閘極 120 的閘絕緣層 130。在一實施例中，閘極 120 的材質可包括鋁 (Al) 與鉬 (Mo)、或是其他適合的導電材料。閘絕緣層 130 的材質例如為二氧化矽或是其他具有高介電常數的介電材料。

然後，於閘絕緣層 130 上形成一主動材料層 140a。主動材料層 140a 的材質例如為銦鎵鋅氧化物 (IGZO，indium-gallium-zinc-oxide)、或是其他適於作為主動層的半導體材料。之後，於主動材料層 140a 上形成一感光材料層 150a。感光材料層 150a 的材質例如為一感光性的有機無機混成材料，且其中材料包括矽氧烷 (siloxane) 及壓克力樹脂。如此一來，感光材料層 150a 不但具有光阻特性，還具有矽的耐化性。

然後，請參照第 1A 圖與第 1B 圖，利用一半調式光罩 M 對感光材料層 150a 進行一微影製程，以圖案化感光材料層 150a 而形成一感光保護層 150。半調式光罩 M 具有不透

光區 A1、半透光區 A2（透光率可為 1%~99%）、全透光區 A3。經過微影製程所形成的感光保護層 150 位於閘極 120 正上方且具有未貫穿感光保護層 150 的一第一凹槽 R1 與一第二凹槽 R2，其中第一凹槽 R1 與第二凹槽 R2 對應於半透光區 A2。

第 2A 圖至第 2D 圖繪示第 1B 圖至第 1E 圖的上視圖，第 1B 圖至第 1E 圖係繪示沿第 2A 圖至第 2D 圖中的 I-I 線段的剖面圖。請同時參照第 1B 圖與第 2A 圖，在一實施例中，第一凹槽 R1 與第二凹槽 R2 分別鄰近感光保護層 150 的相對二外緣 152、154。

之後，請參照第 1C 圖與第 2B 圖，以感光保護層 150 為罩幕蝕刻主動材料層 140a，以形成一主動層 140。蝕刻主動材料層 140a 的方法例如為濕式蝕刻（wet etching）。在一實施例中，主動層 140 的側壁 142 係內縮於感光保護層 150 的側壁 156，亦即，前述蝕刻製程產生了一底切結構（undercut structure）。

然後，請參照第 1D 圖與第 2C 圖，可選擇性地進行一電漿灰化製程，以移除第一凹槽 R1 與第二凹槽 R2 底部的感光保護層 150，從而分別暴露出主動層 140 的一第一部份 144 與一第二部份 146。此時，主動層 140 的側壁 142 係凸出於感光保護層 150 的側壁 156。

值得注意的是，當主動層 140 的材質為氧化物半導體時，主動層 140 內的氧含量會與主動層 140 的導電度成反比，而由於電漿灰化製程會減少第一部份 144 與第二部份 146 的氧含量，故可提高第一部份 144 與第二部份 146 的

導電度。因此，第一部分 144 與第二部分 146 的導電度可高於主動層 140 之一位於感光保護層 150 下的第三部分 148 的導電度。

此外，由於本實施例之感光保護層 150 具有未貫穿感光保護層 150 的第一凹槽 R1 與第二凹槽 R2，因此，可藉由移除第一凹槽 R1 與第二凹槽 R2 底部的感光保護層 150 來暴露出部分的主動層 140。在移除第一凹槽 R1 與第二凹槽 R2 底部的感光保護層 150 之後，主動層 140 的側壁 142 可凸出於感光保護層 150 的側壁 156，因此，消除了以感光保護層 150 為罩幕蝕刻主動材料層 140a 時所產生的底切結構，故可避免底切結構造成後續形成的源極/汲極與主動層 140 接觸不良的問題。

接著，請參照第 1E 圖與第 2D 圖，於閘絕緣層 130 上全面形成一導電層（未繪示），並例如以微影與蝕刻的方式圖案化該導電層，以形成暴露出部分感光保護層 150 的第一電極 160 與第二電極 170，其中第一電極 160 係連接第一部分 144，第二電極 170 連接第二部分 146。第一電極 160 與第二電極 170 可作為源極與汲極。在一實施例中，第一電極 160 係由感光保護層 150 上經第一部分 144 延伸至閘絕緣層 130 上，第二電極 170 係由感光保護層 150 上經第二部分 146 延伸至閘絕緣層 130 上。

值得注意的是，在本實施例中，由於主動層 140 的第一部分 144 與第二部分 146 具有較高的導電度，因此，可有效減少電極（亦即，第一電極 160 與第二電極 170）與主動層 140 之間的接觸阻抗。

此外，在蝕刻形成第一電極 160 與第二電極 170 的步驟中，本實施例的感光保護層 150 可作為蝕刻停止層，以保護其下的主動層 140 免於受到蝕刻製程的損害，此外，由於毋須去除感光保護層 150，故可避免其下的主動層 140 受到光阻洗液的損害。

之後，請參照第 1F 圖，可於基板 110 上全面性地形成一絕緣層（未繪示），之後圖案化該絕緣層，以形成一圖案化絕緣層 180，圖案化絕緣層 180 具有一暴露出第二電極 170 的開口 182。然後，可於圖案化絕緣層 180 上形成一導電層 190，導電層 190 延伸入開口 182 中以連接第二電極 170。

第 3A 圖至第 3F 圖繪示本發明另一實施例之薄膜電晶體基板的製作流程圖。值得注意的是，本實施例中相似於第 1A 圖至第 1F 圖的元件將使用同樣的標號，且不再贅述。

首先，請參照第 3A 圖，提供一基板 110。接著，於基板 110 上形成一閘極 120 以及一覆蓋閘極 120 的閘絕緣層 130。然後，於閘絕緣層 130 上形成一主動材料層 140a。之後，於主動材料層 140a 上形成一感光材料層 150a。

然後，請參照第 3A 圖與第 3B 圖，利用一半調式光罩 M 對感光材料層 150a 進行一微影製程，以圖案化感光材料層 150a 而形成一感光保護層 150。半調式光罩 M 具有不透光區 A1、半透光區 A4、A5（透光率可為 1%～99%）、全透光區 A3。經過微影製程所形成的感光保護層 150 位於閘極 120 正上方且具有未貫穿感光保護層 150 的一第一凹

槽 R1 與一第二凹槽 R2，其中第一凹槽 R1 與第二凹槽 R2 分別對應半透光區 A4、A5。

第 4A 圖至第 4D 圖繪示第 3B 圖至第 3E 圖的上視圖，第 3B 圖至第 3E 圖係繪示沿第 4A 圖至第 4D 圖中的 I-I 線段的剖面圖。請同時參照第 3B 圖與第 4A 圖，在一實施例中，第一凹槽 R1 係鄰近感光保護層 150 的外緣 152、153、155 並大致上呈 U 形，第二凹槽 R2 自感光保護層 150 的外緣 154 向感光保護層 150 的內側延伸，且第一凹槽 R1 係圍繞第二凹槽 R2。

之後，請參照第 3C 圖與第 4B 圖，以感光保護層 150 為罩幕蝕刻主動材料層 140a，以形成一主動層 140。蝕刻主動材料層 140a 的方法例如為濕式蝕刻。在一實施例中，主動層 140 的側壁 142 係內縮於感光保護層 150 的側壁 156，亦即，前述蝕刻製程產生了一底切結構。

然後，請參照第 3D 圖與第 4C 圖，可選擇性地進行一電漿灰化製程，以移除第一凹槽 R1 與第二凹槽 R2 底部的感光保護層 150，從而分別暴露出主動層 140 的一部分 144 與一第二部分 146。此時，主動層 140 的側壁 142 係凸出於感光保護層 150 的側壁 156。

接著，請參照第 3E 圖與第 4D 圖，於閘絕緣層 130 上全面形成一導電層（未繪示），並圖案化該導電層，以形成暴露出部分感光保護層 150 的第一電極 160 與第二電極 170，其中第一電極 160 係連接第一部分 144，第二電極 170 連接第二部分 146。第一電極 160 與第二電極 170 可作為源極與汲極。在一實施例中，第一電極 160 係由感光保護

層 150 上經第一部分 144 延伸至閘絕緣層 130 上，第二電極 170 係由感光保護層 150 上經第二部分 146 延伸至閘絕緣層 130 上。

之後，請參照第 3F 圖，可於基板 110 上全面性地形成一絕緣層（未繪示），之後圖案化該絕緣層，以形成一圖案化絕緣層 180，圖案化絕緣層 180 具有一暴露出第二電極 170 的開口 182。然後，可於圖案化絕緣層 180 上形成一導電層 190，導電層 190 延伸入開口 182 中以連接第二電極 170。

第 5 圖繪示本發明一實施例之顯示器的剖面圖。請參照第 5 圖，本實施例之顯示器 500 包括一薄膜電晶體基板 510、一基板 520 以及一夾於薄膜電晶體基板 510 與基板 520 之間的顯示介質 530。薄膜電晶體基板 510 可為前述第 1F 圖與第 3F 圖所示之薄膜電晶體基板，顯示介質 530 可為液晶層或有機發光層。基板 520 例如為彩色濾光基板或是透明基板。

綜上所述，本發明係採用感光材料來形成感光保護層，因此，可利用半調式光罩進行微影製程以形成具有凹槽的感光保護層。本發明的感光保護層既可作為蝕刻主動材料層時的蝕刻罩幕，又可作為源極/汲極製程的蝕刻停止層，以保護其下的主動層。此外，本發明可選擇以電漿灰化製程移除感光保護層的凹槽底部以暴露出部分的主動層，由於電漿灰化製程可使主動層之暴露出的部分的氧含量降低，故可提高該部分的導電度，進而降低源極/汲極與該部分連接時的接觸阻抗。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【圖式簡單說明】

第 1A 圖至第 1F 圖繪示本發明一實施例之薄膜電晶體的製作流程圖。

第 2A 圖至第 2D 圖繪示第 1B 圖至第 1E 圖的上視圖。

第 3A 圖至第 3F 圖繪示本發明另一實施例之薄膜電晶體的製作流程圖。

第 4A 圖至第 4D 圖繪示第 3B 圖至第 3E 圖的上視圖。

第 5 圖繪示本發明一實施例之顯示器的剖面圖。

【主要元件符號說明】

110、520~基板；

120~閘極；

130~閘絕緣層；

140~主動層；

140a~主動材料層；

142~側壁；

144~第一部分；

146~第二部分；

148~第三部分；

150~感光保護層；

150a~感光材料層；

152、153、154、155~外緣；

156~側壁；

160~第一電極；

201327832

170~第二電極；
180~圖案化絕緣層；
182~開口；
190~導電層；
500~顯示器；
510~薄膜電晶體基板；
530~顯示介質；
A1~不透光區；
A2、A4、A5~半透光區；
A3~全透光區；
M~半調式光罩；
R1~第一凹槽；
R2~第二凹槽。

七、申請專利範圍：

1. 一種薄膜電晶體基板的製作方法，包括：
提供一基板；
於該基板上形成一閘極；
於該基板上形成一覆蓋該閘極的閘絕緣層；
於該閘絕緣層上形成一主動材料層；
於該主動材料層上形成一感光材料層；
利用一半調式光罩對該感光材料層進行一微影製程，以圖案化該感光材料層而形成一感光保護層，該感光保護層位於該閘極上方且具有未貫穿該感光保護層的第一凹槽與一第二凹槽；
以該感光保護層為罩幕蝕刻該主動材料層，以形成一主動層；
移除該第一凹槽與該第二凹槽底部的該感光保護層，以分別暴露出該主動層的第一部分與一第二部分；
形成一連接該第一部分的第一電極；以及
形成一連接該第二部分的第二電極，其中該第一電極為一源極與一汲極其中之一，該第二電極為該源極與該汲極其中之另一。
2. 如申請專利範圍第 1 項所述之薄膜電晶體基板的製作方法，其中移除該第一凹槽與該第二凹槽底部的該感光保護層的步驟包括：
對該感光保護層進行一電漿灰化製程。
3. 如申請專利範圍第 1 項所述之薄膜電晶體基板的

製作方法，其中該第一凹槽與該第二凹槽分別鄰近該感光保護層的相對二外緣。

4. 如申請專利範圍第 1 項所述之薄膜電晶體基板的製作方法，其中該第一電極係由該感光保護層上經該第一部分延伸至該閘絕緣層上，該第二電極係由該感光保護層上經該第二部分延伸至該閘絕緣層上。

5. 如申請專利範圍第 1 項所述之薄膜電晶體基板的製作方法，其中形成該第一電極與該第二電極的步驟包括：

於該閘絕緣層上全面形成一導電層；以及

圖案化該導電層，暴露出部分該感光保護層以形成該第一電極與該第二電極。

6. 如申請專利範圍第 1 項所述之薄膜電晶體基板的製作方法，其中該感光保護層的材質包括一感光性的有機無機混成材料。

7. 如申請專利範圍第 6 項所述之薄膜電晶體基板的製作方法，其中該感光性的有機無機混成材料中係包括矽氧烷。

8. 如申請專利範圍第 1 項所述之薄膜電晶體基板的製作方法，其中該第一凹槽係鄰近該感光保護層的外緣並大致上呈 U 形，該第二凹槽自該感光保護層的外緣向該感光保護層的內側延伸，且該第一凹槽係圍繞該第二凹槽。

9. 如申請專利範圍第 1 項所述之薄膜電晶體基板的製作方法，其中在移除該第一凹槽與該第二凹槽底部的該感光保護層之前，該主動層的側壁係內縮於該感光保護層的側壁。

10. 如申請專利範圍第 1 項所述之薄膜電晶體基板的製作方法，其中在移除該第一凹槽與該第二凹槽底部的該感光保護層之後，該主動層的側壁係凸出於該感光保護層的側壁。

11. 一種薄膜電晶體基板，包括：

一基板；

一閘極，位於該基板上；

一閘絕緣層，位於該基板上且覆蓋該閘極；

一主動層，配置於該閘絕緣層上，且位於該閘極上方；

一感光保護層，位於該主動層上，且暴露出該主動層的一第一部分與一第二部分；

一第一電極，連接該第一部分；以及

一第二電極，連接該第二部分。

12. 如申請專利範圍第 11 項所述之薄膜電晶體基板，其中該感光保護層的材質為一感光性的有機無機混成材料。

13. 如申請專利範圍第 12 項所述之薄膜電晶體基板，其中該感光性的有機無機混成材料中係包括矽氧烷。

14. 如申請專利範圍第 11 項所述之薄膜電晶體基板，其中該感光保護層係位於該主動層的一第三部分上，且該第一部分與該第二部分的導電度高於該第三部分的導電度。

15. 如申請專利範圍第 11 項所述之薄膜電晶體基板，其中該第一電極係由該感光保護層上經該第一部分延伸至該閘絕緣層上，該第二電極係由該感光保護層上經該

第二部分延伸至該閘絕緣層上。

16. 如申請專利範圍第 11 項所述之薄膜電晶體基板，其中該第一部分與該第二部分係分別鄰近該主動層的相對二外緣。

17. 如申請專利範圍第 11 項所述之薄膜電晶體基板，其中該第一部分係鄰近該主動層的外緣並大致上呈 U 形，該第二部分自該主動層的外緣向該主動層的內側延伸，且該第一部分係圍繞該第二部分。

18. 一種顯示器，包括：

一如申請專利範圍第 11 項所述之薄膜電晶體基板；

一基板，與該薄膜電晶體基板相對設置；以及

一顯示介質，形成於該薄膜電晶體基板與該基板之間。



19. 如申請專利範圍第 18 項所述之顯示器，其中該顯示介質係為一液晶層。

20. 如申請專利範圍第 18 項所述之顯示器，其中該顯示介質係為一有機發光層。


201327832

八、圖式：(如後所示)

201327832




第 1A 圖




第 1B 圖

201327832




第 1C 圖




第 1D 圖

201327832




第 1E 圖




第 1F 圖

201327832




第 2A 圖




第 2B 圖

201327832





第 2C 圖




第 2D 圖

201327832




第 3A 圖




第 3B 圖

201327832




第 3C 圖




第 3D 圖

201327832





第 3E 圖




第 3F 圖

201327832




第 4B 圖

201327832




第 4C 圖



第 4D 圖

201327832



第 5 圖