

(43) 国際公開日
2008 年 12 月 31 日 (31.12.2008)

PCT

(10) 国際公開番号
WO 2009/001578 A1


- (51) 国際特許分類:
G02F 1/1368 (2006.01) G02F 1/13 (2006.01)
- (21) 国際出願番号: PCT/JP2008/053058
- (22) 国際出願日: 2008 年 2 月 22 日 (22.02.2008)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2007-171275 2007 年 6 月 28 日 (28.06.2007) JP
- (71) 出願人 (米国を除く全ての指定国について): シャープ株式会社 (SHARP KABUSHIKI KAISHA) [JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町 2 番 2 号 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 逸見 郁未 (IT-SUMI, Ikumi). 津幡 俊英 (TSUBATA, Toshihide).
- (74) 代理人: 特許業務法人原謙三国際特許事務所 (HARAKENZO WORLD PATENT & TRADE-MARK); 〒5300041 大阪府大阪市北区天神橋 2 丁目北 2 番 6 号 大和南森町ビル Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE,

[続葉有]

(54) Title: ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY UNIT, LIQUID CRYSTAL DISPLAY DEVICE, TELEVISION RECEIVER, AND METHOD OF MANUFACTURING LIQUID CRYSTAL PANEL

(54) 発明の名称: アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法

[図1]



(57) Abstract: A scan signal line (16) has an opening (29) near an intersection with a data signal line (15). A first transistor (12a) includes two source electrodes (9ax and 9ay) with a drain electrode (8a) between, with the source electrode (9ax) connected to the data signal line (15) via a source extended electrode (10ax) above the opening (29) and the source electrode (9ay) connected to the data signal line (15) via a source extended electrode (10ay) above an outside region of the scan signal line (16). A second transistor (12b) includes two source electrodes (9bx and 9by) with a drain electrode (8b) between, with the source electrode (9bx) connected to the data signal line (15) via a source extended electrode (10bx) above the opening (29) and the source electrode (9by) connected to the data signal line (15) via a source extended electrode (10by) above an outside region of the scan signal line. Due to this structure, SG leakage can be corrected while keeping the functions of each transistor as much as possible.

(57) 要約: 走査信号線 (16) は、データ信号線 (15) との交差点近傍に、開口部 (29) を有し、第 1 トランジスタ (12a) は、ドレイン電極 (8a) を挟む 2 つのソース電極 (9ax・9ay) を含み、ソース電極 (9ax) は開口部 (29) 上のソース延伸電極 (10ax) を介してデータ信号線 (15) に接続され、ソース電極 (9ay) は走査信号線 (16) の外部領域上のソース延伸電極 (10ay) を介してデータ信号線 (15) に接続され、第 2 トランジスタ (12b) は、ドレイン電極 (8b) を挟む 2 つのソース電極 (9bx・9by) を含み、ソース電極 (9bx) は開口部 (29) 上のソース延伸電極 (10bx) を介してデータ信号線 (15) に接続され、ソース電極 (9by) は走査信号線の外部領域上のソース延伸電極 (10by) を介してデータ信号線 (15) に接続される。該構成によれば、各トランジスタの機能を

[続葉有]



SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.

CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU,
IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE,
SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ,
GW, ML, MR, NE, SN, TD, TG).

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG,

添付公開書類:
— 国際調査報告書

明 細 書

アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、液晶パネルの製造方法

技術分野

[0001] 本発明は、短絡修正が可能なアクティブマトリクス基板および液晶パネルに関する。

背景技術

[0002] 液晶表示装置は、高精細、薄型、低消費電力等の優れた特徴を有し、近年、その市場規模が急速に拡大している。例えば特許文献1には、1つの画素に複数の画素電極を備える画素分割(マルチ画素駆動)方式の液晶表示装置が開示されている。この画素分割方式の液晶表示装置によれば、1つの画素に異なる輝度領域を形成することができ、 γ 特性の視角依存性(液晶表示装置を正面から観測した時の γ 特性と斜めから観測した時の γ 特性の差異)を改善することができる。

[0003] ここで、特許文献2には、画素分割方式の液晶表示装置において配線欠陥の修正を可能とする構成が開示されている。これを図35に示す。同図に示すように、この液晶表示装置が有するアクティブマトリクス基板700には、互いに直交する走査信号線702およびデータ信号線703が設けられ、各画素には、第1トランジスタ707a、第2トランジスタ707b、第1の画素電極705a、第2の画素電極705b、第1の保持容量配線712a、第2の保持容量配線712b、第1のドレイン引き出し配線711a、第2のドレイン引き出し配線711b、第1のドレイン引き出し電極713a、および第2のドレイン引き出し電極713bを備える。第1トランジスタ707aは、ソース電極709a、ドレイン電極710a、および走査信号線702から引き出されたゲート電極708aを備え、第2トランジスタ707bは、ソース電極709b、ドレイン電極710bおよび走査信号線702から引き出されたゲート電極708bを備える。

[0004] なお、第1トランジスタのソース電極709aと第2トランジスタのソース電極709bとがデータ信号線703に接続され、第1トランジスタのドレイン電極710aは、第1のドレイン引き出し配線711aを介して第1のドレイン引き出し電極713aに接続され、この第1

のドレイン引き出し電極713aと第1の画素電極705aとがコンタクトホールによって接続される。さらに、第1のドレイン引き出し電極713aと第1の保持容量配線712aの張り出し部714aとによって保持容量が形成される。同様に、第2トランジスタのドレイン電極710bは、第2のドレイン引き出し配線711bを介して第2のドレイン引き出し電極713bに接続され、この第2のドレイン引き出し電極713bと第2の画素電極705bとがコンタクトホールによって接続される。さらに、第2のドレイン引き出し電極713bと第2の保持容量配線712bの張り出し部714bとによって保持容量が形成される。

[0005] 上記構成によれば、第1の画素電極705aと第2の画素電極705bとに同じ信号電位が供給されるが、第1および第2の保持容量配線712a・712bの電位を個別制御することによって第1の画素電極705aおよび第2の画素電極705bを異なる電位とすることができ、これによって、1つの画素に異なる輝度領域を形成することができる。

[0006] アクティブマトリクス基板700では、走査信号線702に、第1トランジスタのゲート電極708aと第2トランジスタのゲート電極708bとの間に位置する開口部715が形成されている。したがって、例えば、走査信号線702とデータ信号線703とがこれらの交差部720において短絡し、SGリーク(ソース・ゲート間リーク)が発生してしまった場合には、データ信号線703を、開口部715上の領域722および第1の画素電極705aと隣接する部分723で切断するとともに、予備配線等によってデータ信号線703の反対側から信号電位を送ることで、SGリークを修正することができる。この場合、第1トランジスタ707aはその機能を喪失し、第2トランジスタ707bについてはその機能を維持することとなる。また、走査信号線702とソース電極709aとが短絡し、SGリークが発生した場合にも、データ信号線703を上記2箇所で切断するとともに予備配線等によってデータ信号線703の反対側から信号電位を送ることでSGリークが修正される。

特許文献1: 日本国公開特許公報「特開2004-78157号公報(公開日: 2004年3月11日)」

特許文献2: 国際公開特許公報「WO2006/064789(公開日: 2006年6月22日)」

発明の開示

[0007] しかしながら、この液晶表示装置においては、SGリークの修正が一方のトランジス

タの機能喪失を前提として行われる。すなわち、SGリークがソース電極と走査信号線との短絡に起因する場合にも、一方のトランジスタの機能喪失を前提として修正が行うしかなく、また、予備配線等の利用が必須になるという問題がある。なお、予備配線の利用については、その接続の手間に加え、負荷の増大というデメリットがある。これは特に大型の液晶表示装置で顕著である。

[0008] 本発明は、上記課題に鑑みてなされたものであり、その目的は、1つの画素領域に複数のトランジスタが設けられる画素分割方式のアクティブマトリクス基板およびこれを備えた液晶表示装置において、各トランジスタの機能を可及的に維持しながらSGリークを修正する点にある。

[0009] 本発明のアクティブマトリクス基板は、行方向に伸びる(例えば、各画素領域を横切るように行方向に伸びる)走査信号線と、列方向に伸びる(例えば、各画素領域に沿って列方向に伸びる)データ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第1および第2トランジスタとを備え、各画素領域に、第1トランジスタに接続された第1の画素電極と、該第2トランジスタに接続された第2の画素電極とが設けられたアクティブマトリクス基板であって、上記走査信号線は、上記交差部近傍に、開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第1および第2走査電極部とを有し、上記第1トランジスタは、第1走査電極部上に設けられたドレイン電極と該ドレイン電極を挟むように設けられた2つのソース電極とを含み、その一方のソース電極は開口部上に形成されたソース延伸電極(第1の内側ソース延伸電極)を介してデータ信号線に接続され、もう一方のソース電極は走査信号線の外部領域上に形成されたソース延伸電極(第1の外側ソース延伸電極)を介してデータ信号線に接続され、上記第2トランジスタは、第2走査電極部上に設けられたドレイン電極と該ドレイン電極を挟むように設けられた2つのソース電極とを含み、その一方のソース電極は開口部上に形成されたソース延伸電極(第2の内側ソース延伸電極)を介してデータ信号線に接続され、もう一方のソース電極は走査信号線の外部領域上に形成されたソース延伸電極(第2の外側ソース延伸電極)を介してデータ信号線に接続されていることを特徴とする。

[0010] 本アクティブマトリクス基板では、各ソース電極に接続するソース延伸電極が走査信号線(第1および第2走査電極部)と重なっていないため、これを切断することが可能である。また、第1トランジスタは2つのソース電極を有しているため、その一方が機能しなくとも第1トランジスタ自体は機能しうる。同様に、第2トランジスタも2つのソース電極を有しているため、その一方が機能しなくとも第2トランジスタ自体は機能しうる。

[0011] そこで、データ信号線あるいはこれに繋がるソース電極と走査信号線との短絡に起因する異常が、該データ信号線および該走査信号線の交差部近傍の画素領域に認められた場合に、該画素領域の第1および第2の内側ソース延伸電極並びに該画素領域の第1および第2の外側ソース延伸電極のいずれかを切断する工程、該データ信号線を、第1の外側ソース延伸電極との連結部分および第1走査電極部との交差部分の間で切断する工程、該データ信号線を、第1の内側ソース延伸電極との連結部分および第1走査電極部との交差部分の間で切断する工程、該データ信号線を、第2の内側ソース延伸電極との連結部分および第2走査電極部との交差部分の間で切断する工程、該データ信号線を、第2の外側ソース延伸電極との連結部分および第2走査電極部との交差部分の間で切断する工程、該走査信号線の第1走査電極部を、第1の外側ソース延伸電極および第1の内側ソース延伸電極の間隙下にある部分で切断する工程、該走査信号線の第2走査電極部を、第2の内側ソース延伸電極および第2の外側ソース延伸電極の間隙下にある部分で切断する工程の少なくとも1つを含む修正工程を行うことで、各トランジスタの機能を可及的に維持しながらS Gリーク(ソース・ゲート間リーク)を修正することができる。

[0012] 本発明のアクティブマトリクス基板は、行方向に伸びる(例えば、各画素領域を横切るように行方向に伸びる)走査信号線と、列方向に伸びる(例えば、各画素領域に沿って列方向に伸びる)データ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第1および第2トランジスタとを備え、各画素領域に、第1トランジスタに接続された第1の画素電極と、該第2トランジスタに接続された第2の画素電極とが設けられたアクティブマトリクス基板であって、上記走査信号線は、上記交差部近傍に、開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第1および第2走

査電極部とを有し、第1および第2トランジスタは共通のソース電極を有し、該共通のソース電極は、第1および第2走査電極部並びに開口部に重なるように配置されるとともに、開口部上に形成されたソース延伸電極(共通のソース延伸電極)を介してデータ信号線に接続され、上記第1トランジスタは、第1走査電極部上に設けられたドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟むソース電極とを含み、このソース電極は走査信号線の外部領域上に形成されたソース延伸電極(第1の外側ソース延伸電極)を介してデータ信号線に接続され、上記第2トランジスタは、第2走査電極部上に設けられたドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟むソース電極とを含み、このソース電極は走査信号線の外部領域上に形成されたソース延伸電極(第2の外側ソース延伸電極)を介してデータ信号線に接続されていることを特徴とする。

[0013] 上記構成によれば、上記各ソース電極に接続するソース延伸電極は走査信号線(第1および第2走査電極部)と重なっていないため、これを切断することが可能である。また、第1トランジスタは2つのソース電極(1つは共通のソース電極)を有しているため、そのいずれかが機能しなくとも第1トランジスタ自体は機能しうる。同様に、第2トランジスタも2つのソース電極(1つは共通のソース電極)を有しているため、そのいずれかが機能しなくとも第2トランジスタ自体は機能しうる。

[0014] そこで、データ信号線あるいはこれに繋がるソース電極と走査信号線との短絡に起因する異常が、該データ信号線および該走査信号線の交差部近傍の画素領域に認められた場合に、該画素領域の共通のソース延伸電極並びに該画素領域の第1および第2の外側ソース延伸電極のいずれかを切断する工程、該データ信号線を、第1の外側ソース延伸電極との連結部分および第1走査電極部との交差部分の間で切断する工程、該データ信号線を、共通のソース延伸電極との連結部分および第1走査電極部との交差部分の間で切断する工程、該データ信号線を、共通のソース延伸電極との連結部分および第2走査電極部との交差部分の間で切断する工程、該データ信号線を、第2の外側ソース延伸電極との連結部分および第2走査電極部との交差部分の間で切断する工程、該走査信号線の第1走査電極部を、第1の外側ソース延伸電極および共通のソース延伸電極の間隙下にある部分で切断する工程、該

走査信号線の第2走査電極部を、第2の外側ソース延伸電極および共通のソース延伸電極の間隙下にある部分で切断する工程の少なくとも1つを含む修正工程を行うことで、各トランジスタの機能を可及的に維持しながらSGリークを修正することができる。

[0015] 本アクティブマトリクス基板においては、第1走査電極部は、第1トランジスタが有する2つのソース電極の一方に接続するソース延伸電極ともう一方に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れており、第2走査電極部は、第2トランジスタが有する2つのソース電極の一方に接続するソース延伸電極ともう一方に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れている構成とすることができる。このように、ソース延伸電極と走査電極部との距離を局所的に大きくし、この部分でソース延伸電極の切断を行えば、切断工程が容易になる。さらに、この括れ部分を走査信号線の切断用としても用いることができる。例えば、データ信号線下で短絡が起こった場合に、短絡した走査電極部を、この括れ部分とデータ信号線を挟んで反対側の部分とで切断することで、該走査電極部を走査信号線本体から切り離すことができる。

[0016] 本アクティブマトリクス基板においては、第1走査電極部は、第1トランジスタのソース電極に接続するソース延伸電極と上記共通のソース電極に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れており、第2走査電極部は、第2トランジスタのソース電極に接続するソース延伸電極と上記共通のソース電極に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れている構成とすることができる。このように、ソース延伸電極と走査電極部との距離を局所的に大きくし、この部分でソース延伸電極の切断を行えば、切断工程が容易になる。さらに、この括れ部分を走査信号線の切断用としても用いることができる。例えば、データ信号線下で短絡が起こった場合に、短絡した走査電極部を、この括れ部分とデータ信号線を挟んで反対側の部分とで切断することで、該走査電極部を走査信号線本体から切り離すことができる。

[0017] 本アクティブマトリクス基板においては、上記ソース延伸電極は、その列方向の幅よりも行方向の幅の方が大きい構成とすることができる。このように、ソース延伸電極を

細長く形成することで、その切断が容易になる。

- [0018] 本アクティブマトリクス基板においては、上記開口部は、画素領域外からデータ信号線の下を通過して画素領域内に至る構成とすることができる。こうすれば、走査電極部とデータ信号線とが短絡した場合に、走査電極部の短絡箇所を走査信号線本体から切り離すことが可能となる。この場合、第1走査電極部の行方向に位置する2つの端部のうち画素領域外にある方を第1の端部とし、第2走査電極部の行方向に位置する2つの端部のうち画素領域外にある方を第2の端部として、第1および第2の端部それぞれに切り込み部が形成されていることが望ましい。こうすれば、走査電極部での切断が容易になる。
- [0019] 本アクティブマトリクス基板においては、上記開口部は、行方向に延伸する形状である構成とすることもできる。
- [0020] 本アクティブマトリクス基板においては、上記データ信号線に沿って、該データ信号線に電氣的に接続するサブ配線が設けられ、該サブ配線が開口部上を通過する構成とすることもできる。該構成によれば、修正工程においてデータ信号線を切断した場合でも予備配線を接続しなくて済む。なお、サブ配線は開口部上を通過するため、サブ配線自体が走査信号線と短絡するおそれを小さくでき、また、サブ配線と走査信号線との間に生じる寄生容量を低減することができる。この場合、上記サブ配線とデータ信号線とが開口部上において接続されていることが好ましい。
- [0021] 本アクティブマトリクス基板においては、データ信号線の上記交差部の前後に接続されるバイパス配線が設けられ、該バイパス配線が開口部上を通過する構成とすることもできる。該構成によれば、修正工程においてデータ信号線を切断した場合でも予備配線を接続しなくて済む。なお、サブ配線は開口部上を通過するため、サブ配線自体が走査信号線と短絡するおそれを小さくでき、また、サブ配線と走査信号線との間に生じる寄生容量を低減することができる。この場合、上記バイパス配線とデータ信号線とが開口部上において接続されていることが好ましい。
- [0022] 本アクティブマトリクス基板においては、第1および第2のトランジスタの上層に、無機層間絶縁膜と、これよりも厚い有機層間絶縁膜とが形成されていることが好ましい。こうすれば、例えば、アクティブマトリクス基板の裏面からソース延伸部や走査電極部

をレーザ切断した場合に、メタル破片の捲れ上がりを、厚い層間絶縁膜で止めることが可能となる。

- [0023] 本アクティブマトリクス基板においては、第1走査電極部の括れた部分および第2走査電極部の括れた部分それぞれの上層に、無機ゲート絶縁膜と、これよりも厚いゲート絶縁膜(例えば、有機ゲート絶縁膜)とが形成されている構成とすることができる。こうすれば、第1あるいは第2走査電極部をその括れた部分で切断するときに、メタルの捲れ上がりを厚いゲート絶縁膜によって抑制することができる。
- [0024] 本液晶パネルは、上記アクティブマトリクス基板を備えることを特徴とする。
- [0025] 本液晶パネルにおいては、アクティブマトリクス基板と対向する基板に形成されたブラックマトリクスが上記開口部と重なっている構成とすることができる。
- [0026] 本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。
- [0027] 本液晶表示装置は、上記液晶表示ユニットと照明装置とを備えることを特徴とする。
- [0028] 本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とする。
- [0029] 本発明の液晶パネルの製造方法は、行方向に伸びる(例えば、各画素領域を横切るように行方向に伸びる)走査信号線と、列方向に伸びる(例えば、各画素領域に沿って列方向に伸びる)データ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第1および第2トランジスタとを備え、各画素領域に、第1トランジスタに接続された第1の画素電極と、該第2トランジスタに接続された第2の画素電極とが設けられたアクティブマトリクス基板を含む液晶パネルを製造するための、液晶パネルの製造方法であって、上記交差部近傍に位置する開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第1および第2走査電極部とを有する走査信号線を形成する第1の工程と、第1走査電極部上に位置する第1トランジスタのドレイン電極と、該ドレイン電極を挟むように位置する第1トランジスタの2つのソース電極と、その一方のソース電極およびデータ信号線を接続し、開口部上に位置する第1の内側ソース延伸電極と、もう一方のソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第1の外側ソース延伸電極と、第2走査電極部上に位置する

第2トランジスタのドレイン電極と、該ドレイン電極を挟むように位置する第2トランジスタの2つのソース電極と、その一方のソース電極およびデータ信号線を接続し、開口部上に位置する第2の内側ソース延伸電極と、もう一方のソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第2の外側ソース延伸電極とを形成する第2の工程とを含み、さらに修正工程として、第1および第2の内側ソース延伸電極並びに第1および第2の外側ソース延伸電極のいずれかを切断する工程、データ信号線を、第1の外側ソース延伸電極との連結部分および第1走査電極部との交差部分の間で切断する工程、データ信号線を、第1の内側ソース延伸電極との連結部分および第1走査電極部との交差部分の間で切断する工程、データ信号線を、第2の内側ソース延伸電極との連結部分および第2走査電極部との交差部分の間で切断する工程、データ信号線を、第2の外側ソース延伸電極との連結部分および第2走査電極部との交差部分の間で切断する工程、第1走査電極部を、第1の外側ソース延伸電極および第1の内側ソース延伸電極の間隙下にある部分で切断する工程、第2走査電極部を、第2の内側ソース延伸電極および第2の外側ソース延伸電極の間隙下にある部分で切断する工程の少なくとも1つを含むことを特徴とする。

[0030] 本発明の液晶パネルの製造方法においては、上記修正工程には、データ信号線あるいはこれに繋がるソース電極と走査信号線との短絡に起因する異常を検出するとともに、該データ信号線を、該データ信号線および走査信号線の交差部近傍に位置する画素領域の第1の内側ソース延伸電極との連結部分および該画素領域の第2の内側ソース延伸電極との連結部分の間で切断することで、上記短絡が該走査信号線の第1走査電極部にあるのか第2走査電極部にあるのかを判定する工程と、上記短絡が上記第1走査電極部にある場合には、第1走査電極部を、その行方向に位置する2つの端部のうち画素領域外にある方で切断するとともに、第1の外側ソース延伸電極および第1の内側ソース延伸電極の間隙下にある部分で切断し、それでも上記異常が解消されない場合には、第1の外側ソース延伸電極あるいは第1の内側ソース延伸電極を切断し、上記短絡が上記第2走査電極部にある場合には、第2走査電極部を、その行方向に位置する2つの端部のうち画素領域外にある方で切断するとともに、第2の外側ソース延伸電極および第2の内側ソース延伸電極の間隙下にあ

る部分で切断し、それでも上記異常が解消されない場合には、第2の外側ソース延伸電極あるいは第2の内側ソース延伸電極を切断する工程とが含まれていてもよい。

[0031] 本発明の液晶パネルの製造方法は、行方向に伸びる(例えば、各画素領域を横切るように行方向に伸びる)走査信号線と、列方向に伸びる(例えば、各画素領域に沿って列方向に伸びる)データ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第1および第2トランジスタとを備え、各画素領域に、第1トランジスタに接続された第1の画素電極と、該第2トランジスタに接続された第2の画素電極とが設けられたアクティブマトリクス基板を含む液晶パネルを製造するための、液晶パネルの製造方法であって、上記交差部近傍に位置する開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第1および第2走査電極部とを有する走査信号線を形成する第1の工程と、第1および第2トランジスタの共通のソース電極として機能し、第1および第2走査電極部並びに開口部に重なる共通のソース電極と、該共通のソース電極およびデータ信号線を接続し、開口部上に位置する共通のソース延伸電極と、第1走査電極部上に位置する第1トランジスタのドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟む第1トランジスタのソース電極と、該ソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第1の外側ソース延伸電極と、第2走査電極部上に位置する第2トランジスタのドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟む第2トランジスタのソース電極と、該ソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第2の外側ソース延伸電極とを形成する第2の工程とを含み、さらに修正工程として、上記共通のソース延伸電極並びに第1および第2の外側ソース延伸電極のいずれかを切断する工程、データ信号線を、第1の外側ソース延伸電極との連結部分および第1走査電極部との交差部分の間で切断する工程、データ信号線を、共通のソース延伸電極との連結部分および第1走査電極部との交差部分の間で切断する工程、データ信号線を、共通のソース延伸電極との連結部分および第2走査電極部との交差部分の間で切断する工程、データ信号線を、第2の外側ソース延伸電極との連結部分および第2走査電極部との交差部分の間で切断する工程、第1走査電極部を、第1の外

側ソース延伸電極および共通のソース延伸電極の間隙下にある部分で切断する工程、第2走査電極部を、第2の外側ソース延伸電極および共通のソース延伸電極の間隙下にある部分で切断する工程の少なくとも1つを含むことを特徴とする。

[0032] 以上のように、本発明によれば、画素分割方式のアクティブマトリクス基板において、各トランジスタの機能を可及的に維持しながらSGリークを修正することができる。

図面の簡単な説明

[0033] [図1]実施の形態1にかかるアクティブマトリクス基板の構成を示す平面図である。

[図2]図1のアクティブマトリクス基板を備える液晶パネルの構成を示す平面図である。
。

[図3]図1のアクティブマトリクス基板における半導体層の位置を示す平面図である。

[図4]図3に示される破線Pによる断面図である。

[図5]図3に示される破線Qによる断面図である。

[図6]図3に示される破線Rによる断面図である。

[図7]図1のアクティブマトリクス基板を修正する際の切断箇所を、短絡発生位置とともに示す平面図である。

[図8]図1に示すアクティブマトリクス基板の修正方法を説明する断面図である。

[図9]図1のアクティブマトリクス基板を備える液晶パネルの構成を示す断面図である。
。

[図10]図9に示す液晶パネルの修正方法を説明する断面図である。

[図11]図1に示すアクティブマトリクス基板の黒点化処理を説明する断面図である。

[図12]SGリークによる十字線欠陥を示す模式図である。

[図13]実施の形態2にかかるアクティブマトリクス基板の構成を示す平面図である。

[図14]図13のアクティブマトリクス基板を修正する際の切断箇所を、短絡発生位置とともに示す平面図である。

[図15]実施の形態3にかかるアクティブマトリクス基板の構成を示す平面図である。

[図16]図15のアクティブマトリクス基板を修正する際の切断箇所を、短絡発生位置とともに示す平面図である。

[図17]実施の形態4にかかるアクティブマトリクス基板の構成を示す平面図である。

[図18]図17のアクティブマトリクス基板を修正する際の切断箇所を、短絡発生位置とともに示す平面図である。

[図19]実施の形態5にかかるアクティブマトリクス基板の構成を示す平面図である。

[図20]図19のアクティブマトリクス基板を修正する際の切断箇所を、短絡発生位置とともに示す平面図である。

[図21]実施の形態5にかかるアクティブマトリクス基板の他の構成を示す平面図である。

[図22]実施の形態6にかかるアクティブマトリクス基板の構成を示す断面図である。

[図23]図22のアクティブマトリクス基板を備える液晶パネルの構成を示す断面図である。

[図24]実施の形態6にかかるアクティブマトリクス基板の他の構成を示す平面図である。

[図25]実施の形態6にかかるアクティブマトリクス基板の他の構成を示す断面図である。

[図26]実施の形態7にかかるアクティブマトリクス基板の構成を示す平面図である。

[図27]図26のアクティブマトリクス基板を修正する際の切断箇所を、短絡発生位置とともに示す平面図である。

[図28](a)は本液晶表示ユニットの構成を示す模式図であり、(b)は本液晶表示装置の構成を示す模式図である。

[図29]本液晶パネルへの偏光板取り付け方法を示す模式図である。

[図30]本液晶表示装置の駆動方法を示すタイミングチャートである。

[図31]本液晶表示装置の他の駆動方法を示すタイミングチャートである。

[図32]本液晶表示装置の機能を説明するブロック図である。

[図33]本テレビジョン受像機の機能を説明するブロック図である。

[図34]本テレビジョン受像機の構成を示す分解斜視図である。

[図35]従来のアクティブマトリクス基板の構成およびその修正方法を示す平面図である。

符号の説明

[0034] 3a~3d 3x アクティブマトリクス基板

5 画素領域

8a・8b ドレイン電極

9ax・9ay ソース電極

9bx・9by ソース電極

9z 共通ソース電極

10ax・10ay ソース延伸電極

10bx・10by ソース延伸電極

12a 第1トランジスタ

12b 第2トランジスタ

15 データ信号線

16 走査信号線

16a 第1走査電極部

16b 第2走査電極部

17a 第1の画素電極

17b 第2の画素電極

18a 第1の保持容量配線

18b 第2の保持容量配線

18ax 第1の保持容量配線延伸部

18bx 第2の保持容量配線延伸部

23 ゲート絶縁膜

25 層間絶縁膜

29 開口部

35 カラーフィルタ基板

100 液晶表示ユニット

110 液晶表示装置

601 テレビジョン受像機

EP1・EP2 第1・第2の端部

Wa・Wb（走査電極部の）括れ

発明を実施するための最良の形態

[0035] 本発明にかかる実施の形態の例を、図1～34を用いて説明すれば以下のとおりである。

[0036] 〔実施の形態1〕

図1は本実施の形態1に係るアクティブマトリクス基板の一部を示す(透視)平面図である。同図に示すように、アクティブマトリクス基板3aは、互いに直交するデータ信号線15および走査信号線16と、第1および第2の保持容量配線18a・18bと、マトリクス状に配された画素領域5とを備える。なお、データ信号線15は走査信号線16よりも上層に配される。走査信号線16は、各画素領域5を横切るように行方向(図中左右方向)に延伸し、データ信号線15は各画素領域に沿って列方向(図中上下方向)に延伸し、第1および第2の保持容量配線18a・18bはそれぞれ、列方向に隣接する2つの画素領域それぞれの端部と重なるように行方向(図中左右方向)に延伸している。

[0037] 各画素領域5には、第1トランジスタ12a、第2トランジスタ12b、第1の画素電極17a、第2の画素電極17b、第1の保持容量配線18aの一部、第2の保持容量配線18bの一部、第1のドレイン引き出し配線27a、第2のドレイン引き出し配線27b、第1のコンタクトホール11a、および第2のコンタクトホール11bが形成される。

[0038] 画素領域5の中央部を横切る走査信号線16には、画素領域外からデータ信号線15の下を通して画素領域内に至る長方形形状の開口部29が形成されており、走査信号線16においては、開口部29の両側部分、すなわち開口部29を介して列方向に向かい合う部分が第1および第2走査電極部16a・16bとなっている。この第1走査電極部16aの一部は第1トランジスタ12aのゲート電極として機能し、第2走査電極部16bの一部は第2トランジスタ12bのゲート電極として機能する。また、第1走査電極部16aの行方向に位置する2つの端部のうち画素領域外にある方を第1の端部EP1とし、第2走査電極部16bの行方向に位置する2つの端部のうち画素領域外にある方を第2の端部EP2とする。

[0039] 第1の画素電極17aは走査信号線16の一方の側(図中上側)に、第2の画素電極1

7bは走査信号線16のもう一方の側(図中下側)に配置されており、本アクティブマトリクス基板3aを用いて液晶パネルを構成した場合、第1の画素電極17aとカラーフィルタ基板に形成される対向電極(共通電極)と両電極間の液晶材とによって第1の画素容量が形成され、第2の画素電極17bと上記対向電極と両電極間の液晶材とによって第2の画素容量が形成されることになる。また、本アクティブマトリクス基板3aを液晶パネルとした場合、走査信号線16の開口部29は図2のようにブラックマトリクスBMと重なるため、光漏れ等のおそれはない。

[0040] ここで、第1トランジスタ12aは、第1走査電極部16a上に設けられたドレイン電極8aと、ドレイン電極8aを列方向に挟むように設けられた2つのソース電極9ax・9ayとを含み、ソース電極9axは開口部29上に形成されたソース延伸電極10ax(第1の内側ソース延伸電極)を介してデータ信号線15に接続され、ソース電極9ayは第1走査電極部16aを跨いでソース延伸電極10axの反対側(走査信号線16の外部領域上)に形成されたソース延伸電極10ay(第1の外側ソース延伸電極)を介してデータ信号線15に接続されている。また、第2トランジスタ12bは、第2走査電極部16b上に設けられたドレイン電極8bと、ドレイン電極8bを列方向に挟むように設けられた2つのソース電極9bx・9byとを含み、ソース電極9bxは開口部29上に形成されたソース延伸電極10bx(第2の内側ソース延伸電極)を介してデータ信号線15に接続され、ソース電極9byは第2走査電極部16bを跨いでソース延伸電極10bxの反対側(走査信号線16の外部領域上)に形成されたソース延伸電極10by(第2の外側ソース延伸電極)を介してデータ信号線15に接続されている。

[0041] また、第1走査電極部16aは、平面的に視てソース延伸電極10axとソース延伸電極10ayとで挟まれた部分の少なくとも一部に括れWaを有しており、また、第2走査電極部16bは、平面的に視てソース延伸電極10bxとソース延伸電極10byとで挟まれた部分の少なくとも一部に括れWbを有している。この括れ部Waは、SGリーク修正時(後述)にソース延伸電極10ay・10axの切断を容易にするものであり、括れ部Wbは、SGリーク修正時(後述)にソース延伸電極10bx・10byの切断を容易にするものである。括れWaを設けておくことで、走査信号線16の外部領域上に位置するソース延伸電極10ayの切断を可能としながらこれを走査信号線16(第1走査電極部16a)に

近づけることができ、これによって開口率を高めることができる。同様に、括れWbを設けておくことで、走査信号線16の外部領域上に位置するソース延伸電極10byの切断を可能としながらこれを走査信号線16(第2走査電極部16b)に近づけることができ、これによって開口率を高めることができる。

[0042] そして、第1トランジスタのドレイン電極8aは、第1のドレイン引き出し配線27aとコンタクトホール11aとを介して第1の画素電極17aに接続されている。また、第1の画素電極17aと第1の保持容量配線18aとの重畳部に第1の保持容量が形成される。同様に、第2トランジスタのドレイン電極8bは、第2のドレイン引き出し配線27bとコンタクトホール11bとを介して第2の画素電極17bに接続されている。また、第2の画素電極17bと第2の保持容量配線18bとの重畳部に第2の保持容量が形成される。また、第1の保持容量配線18aから第1の保持容量配線延伸部18axが引き出され、その先端部がドレイン引き出し配線27aの先端部に重畳している。また、第2の保持容量配線18bから第2の保持容量配線延伸部18bxが引き出され、その先端部がドレイン引き出し配線27bの先端部に重畳している。

[0043] 上記構成によれば、データ信号線15から第1の画素電極17aと第2の画素電極17bとに同じ信号電位が供給されるが、第1および第2の保持容量配線18a・18bの電位を個別制御することによって、第1および第2の保持容量を介して第1の画素電極17aおよび第2の画素電極17bを異なる電位とすることができる。すなわち、本アクティブマトリクス基板3aを備えた液晶表示装置においては、1つの画素に異なる輝度領域を形成して面積階調による中間調を表現することが可能となり、画面の白浮きを改善することができる。

[0044] 図3は図1における半導体層の位置を示したものであり、図4は図3の破線Pによる矢視断面図である。図3・4に示されるように、本アクティブマトリクス基板3aでは、基板30上に第1走査電極部16a(走査信号線16)が形成され、その上層にゲート絶縁膜23が形成される。ゲート絶縁膜23の上層には、半導体層24を介して、2つのソース電極9ax・9ayとこれらに挟まれたドレイン電極8aとが形成される。ソース電極9ax・9ayおよびドレイン電極8aの上層には層間絶縁膜(無機層間絶縁膜)25が形成され、層間絶縁膜25上に第1の画素電極17aが形成される。なお、第1の画素電極17a

は配向膜79に覆われている。

[0045] 図5は図3の破線Qによる矢視断面図である。図3・5に示されるように、本アクティブマトリクス基板3aでは、基板30上に保持容量配線18aから引き出された保持容量延伸部18axが形成され、その上層にゲート絶縁膜23が形成される。ゲート絶縁膜23の上層には、ドレイン引き出し配線27aが形成される。ここで、第1の保持容量配線延伸部18axの先端部とドレイン引き出し配線27aの先端部とが重畳している。さらに、ドレイン引き出し配線27aの上層には層間絶縁膜(無機層間絶縁膜)25が形成され、層間絶縁膜25上に第1の画素電極17aが形成される。この第1の画素電極17aは配向膜79に覆われている。なお、第1の保持容量配線延伸部18axおよびドレイン引き出し配線27aの重畳部と重なるようにコンタクトホール11aが形成される。このコンタクトホール11aでは層間絶縁膜25が除去されており、これによってドレイン引き出し配線27aと第1の画素電極17aとの接続が図られている。

[0046] 図6は図3の破線Rによる矢視断面図である。図3・6に示されるように、本アクティブマトリクス基板3aでは、基板30上に第1走査電極部16a(走査信号線16)が形成され、その上層にゲート絶縁膜23が形成される。ゲート絶縁膜23の上層には、ソース延伸電極10ayおよびソース延伸電極10axが形成される。ソース延伸電極10ay・10axの上層には層間絶縁膜(無機層間絶縁膜)25が形成され、層間絶縁膜25上に配向膜79が形成されている。

[0047] 本アクティブマトリクス基板3aにおけるSGリーク修正方法を以下に説明する。図7は図1における第1および第2トランジスタ12a・12b近傍の拡大図である。なお、データ信号線15に供給される信号電位の向きを図中上から下(矢印の向き)とする。SGリークは、1画素領域あたり、図中×印($\alpha 1 \cdot \alpha 2 \cdot \beta 1 \cdot \beta 2 \cdot \gamma \cdot \delta$ の6箇所)の少なくとも1つでの短絡によって発生しうる。すなわち、 $\alpha 1$ における第1走査電極部16aとソース電極9ayとの短絡、 $\alpha 2$ における第1走査電極部16aとソース電極9axとの短絡、 $\beta 1$ における第2走査電極部16bとソース電極9bxとの短絡、 $\beta 2$ における第2走査電極部16bとソース電極9byとの短絡、 γ における第1走査電極部16aとデータ信号線15との短絡、および δ における第2走査電極部16bとデータ信号線15との短絡である。

[0048] 一方、修正工程における配線あるいは電極の切断は、図7のA、C、D、F、G、H、J、K、L、MおよびNの少なくとも1箇所で行う。なお、Aは、ソース延伸電極10ayのうち平面的に視て第1走査電極部16aの括れWaに向かい合う部分にあり、Cは、ソース延伸電極10axのうち平面的に視て第1走査電極部16aの括れWaに向かい合う部分にあり、Dは、ソース延伸電極10bxのうち平面的に視て第2走査電極部16bの括れWbに向かい合う部分にあり、Fは、ソース延伸電極10byのうち平面的に視て第2走査電極部16bの括れWbに向かい合う部分にあり、Gは、データ信号線15のうちソース延伸電極10ayの付け根より上流側の部分にあり、Hは、データ信号線15のうちソース延伸電極10ayの付け根と上側の交差部(データ信号線15および第1走査電極部16aの交差部)とで挟まれた部分にあり、Jは、データ信号線15のうちソース延伸電極10axの付け根と上側の交差部とで挟まれた部分にあり、Kは、データ信号線15のうちソース延伸電極10axの付け根とソース延伸電極10bxの付け根とで挟まれた部分にあり、Lは、データ信号線15のうちソース延伸電極10bxの付け根と下側の交差部(データ信号線15および第2走査電極部16bの交差部)とで挟まれた部分にあり、Mは、データ信号線15のうちソース延伸電極10byの付け根と下側の交差部とで挟まれた部分にあり、Nはデータ信号線15のうちソース延伸電極10byの付け根より下流側の部分にあるものとする。

[0049] ここで、検査工程によって短絡箇所が $\alpha 1 \cdot \alpha 2 \cdot \beta 1 \cdot \beta 2 \cdot \gamma \cdot \delta$ のいずれにあるのか特定できる場合には、以下の修正工程を行えばよい。すなわち、 $\alpha 1$ での短絡であればAでの切断を行い、 $\alpha 2$ での短絡であればCでの切断を行い、 $\beta 1$ での短絡であればDでの切断を行い、 $\beta 2$ での短絡であればFでの切断を行い、 γ での短絡であれば、HおよびJでの切断を行うとともにデータ信号線15のうちJよりも下流側となる部分に予備配線を接続し、 δ での短絡であれば、LおよびMでの切断を行うとともにデータ信号線15のうちMよりも下流側となる部分に予備配線を接続する。この場合、 $\alpha 1 \cdot \alpha 2 \cdot \beta 1 \cdot \beta 2$ のいずれか1つで短絡が起きた場合には、修正後も、第1および第2トランジスタ12a・12bそれぞれを機能させることができ(短絡が起きたトランジスタでは機能するソース電極が1つとなる)、修正工程における予備配線の接続も不要である。また、 $\gamma \cdot \delta$ のいずれかで短絡が起きた場合には、予備配線の接続は必要である。

が、修正後も、第1および第2トランジスタ12a・12bそれぞれを機能させることができる(各トランジスタでは2つのソース電極が機能する)。

[0050] なお、 γ での短絡の場合には、GおよびJでの切断を行ったりあるいはHおよびKでの切断を行ったりしてもよい。この場合も、予備配線の接続は必要であるが、修正後も、第1および第2トランジスタ12a・12bそれぞれを機能させることができる(第1トランジスタ12aでは1つのソース電極が機能し、第2トランジスタ12aでは2つのソース電極が機能する)。同様に、 δ での短絡の場合には、LおよびNでの切断を行ったりあるいはKおよびMでの切断を行ったりしてもよい。この場合も、予備配線の接続は必要であるが、修正後も、第1および第2トランジスタ12a・12bそれぞれを機能させることができる(第1トランジスタ12aでは2つのソース電極が機能し、第2トランジスタ12bでは1つのソース電極が機能する)。

[0051] また、Kでの切断を含む検査工程によって第1走査電極部側($\alpha 1 \cdot \alpha 2 \cdot \gamma$ のいずれか)に短絡箇所があるのか、第2走査電極部側($\beta 1 \cdot \beta 2 \cdot \delta$ のいずれか)に短絡箇所があるのかが特定できる場合には、以下の修正工程を行えばよい。例えば、第1走査電極部側に短絡があれば、まずHでの切断を行い、それでもSGリークが解消されなければAでの切断を行う。なお、いずれの段階(H、Aでの切断)で解消されてもデータ信号線15のうちKよりも下流側となる部分に予備配線を接続する必要がある。

[0052] この場合、Hでの切断でSGリークが解消できれば(γ あるいは $\alpha 2$ で短絡していたのであれば)、修正後も、第1および第2トランジスタ12a・12bを機能させることができる(トランジスタ12aでは1つのソース電極が機能する)。Hでの切断で解消されなければ($\alpha 1$ で短絡していたのであれば)、Aでの切断を行うため、第1トランジスタ12aは機能しなくなる(第2トランジスタ12bは機能する)。そこで、図3・図11に示すように、ドレイン引き出し配線27aと第1の保持容量配線延伸部18axとの接続(黒点化处理)を行う。具体的には、ドレイン引き出し配線27aの先端部と第1の保持容量配線延伸部18axの先端部とをメルト接続することで、第1の画素電極17aを第1の保持容量配線18aに接続する。これにより、本アクティブマトリクス基板を備えた液晶表示装置において、欠陥トランジスタ(12a)に接続する第1の画素電極17aを含む副画素を黒点化することができる。

- [0053] また、短絡箇所が $\alpha 1 \cdot \alpha 2 \cdot \beta 1 \cdot \beta 2 \cdot \gamma \cdot \delta$ のいずれにあるのかが全く特定できない場合には、以下の修正工程を行えばよい。まずAでの切断を行い、それでもSGリークが解消されなければDでの切断を行い、それでも解消されなければCでの切断を行い、それでも解消されなければFでの切断を行い、それでも解消されなければGおよびNでの切断を行うとともにデータ信号線15のうちNよりも下流側となる部分に予備配線を接続する。
- [0054] この場合、Aでの切断でSGリークが解消できれば($\alpha 1$ で短絡していたのであれば)、修正後も、第1および第2トランジスタ12a・12bそれぞれを機能させることができる(トランジスタ12aでは1つ、トランジスタ12bでは2つのソース電極が機能する)。Dでの切断で解消できれば($\beta 1$ で短絡していたのであれば)、修正後も、第1および第2トランジスタ12a・12bそれぞれを機能させることができる(トランジスタ12aでは1つ、トランジスタ12bでも1つのソース電極が機能する)。Cでの切断で解消できれば($\alpha 2$ で短絡していたのであれば)、修正後は、第2トランジスタ12bを機能させることができるが、第1トランジスタ12aは機能しなくなるため、ドレイン引き出し配線27aと第1の保持容量配線延伸部18axとの接続(黒点化処理)を行う。Fでの切断で解消できれば($\beta 2$ で短絡していたのであれば)、修正後は、第1および第2トランジスタ12a・12bがともに機能しなくなるため、ドレイン引き出し配線27aと第1の保持容量配線延伸部18axとの接続(黒点化処理)に加え、ドレイン引き出し配線27bと第2の保持容量配線延伸部18bxとの接続(黒点化処理)を行う(図1参照)。なお、ここまでのいずれかの段階で解消されれば予備配線の接続は不要である。Fでの切断で解消できない(γ あるいは δ で短絡していた)場合には、GおよびNでの切断を行うため、上記のとおり予備配線の接続を行う必要がある。加えて、第1および第2トランジスタ12a・12bがともに機能しなくなるため、ドレイン引き出し配線27aと第1の保持容量配線延伸部18axとの接続(黒点化処理)に加え、ドレイン引き出し配線27bと第2の保持容量配線延伸部18bxとの接続(黒点化処理)も必要となる(図1参照)。
- [0055] 図8は、図7のAでの切断の様子を断面図で説明するものである。同図に示されるように、修正工程における切断(破壊分離)は、アクティブマトリクス基板の表面からレーザーを照射することによって行われる。使用されるレーザー光は特に限定されないが、

例えば、YAG(イットリウムアルミニウムガーネット)レーザを用いることができ、使用する波長としてはYAGレーザの第4高調波(波長266nm)等が挙げられる。

[0056] なお、アクティブマトリクス基板のSGリークを検出する手法としては、例えば、電界強度に応じて光透過率が変化するモデュレータを用いる手法がある。該モデュレータの一方の面には透明電極が形成され、もう一方の面には光反射面が形成されている。ここでは、モデュレータの光反射面側にアクティブマトリクス基板を設置してアクティブマトリクス基板とモデュレータの透明電極との間に電界を生じさせておき、モデュレータの透明電極側からモデュレータ内部に光を照射する。そして、モデュレータ内部を透過してその反射面で反射した光をCCD(電荷結合素子)カメラで受光し、この反射光の強度に基づいて、短絡箇所(SGリーク箇所)を特定する。SGリークが発生した場合、短絡した走査信号線上の画素領域と、短絡したデータ信号線に接続するトランジスタを含む画素領域とが十字線欠陥として認識されるため、十字線の交点を顕微鏡で確認することで短絡座標位置(SGリーク箇所)を検出することができる(図12参照)。

[0057] また、パターン認識を利用した外観検査によってSGリークを検出してもよい。すなわち、隣接する画素領域間で反射光のパターンを比較し、その比較結果に基づいてSGリーク箇所を検出する。

[0058] なお、アクティブマトリクス基板3aは、第1走査電極部16a上にドレイン電極8aが形成され、これを挟む2つのソース電極9ax・9ayそれぞれが、第1走査電極のエッジを跨ぐように配される構成である。すなわち、ソース電極9axは開口部29と第1走査電極部16aとに重なり、ソース電極9ayは第1走査電極部16aと第1走査電極部16aの外部領域とに重なっている。したがって、ドレイン電極8aおよびソース電極9ax・9ayのアライメントが、走査信号線16に対して列方向にずれてしまっても、第1走査電極部16aとソース電極9ax・9ayとの重なり面積の和は変わらない。例えばアライメントズレによって第1走査電極部16aとソース電極9axとの重なりが増加すれば、第1走査電極部16aと第1ソース電極9ayとの重なりが減少するからである。すなわち、アライメントズレによる第1走査電極部16aおよびソース電極9ax・9ay間の寄生容量の変動を大幅に抑えることができる。第2走査電極部16bおよびソース電極9bx・9byの関係

についても同様のことがいえる。このように、アクティブマトリクス基板3aによれば、フォトリソ工程の露光エリア毎に上記寄生容量がばらつくことで生じる表示品位の低下を抑制することができる。

[0059] 以下に、アクティブマトリクス基板の製造方法の一例を説明する。

[0060] まず、ガラス、プラスチック等の透明絶縁性基板上に、例えばチタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜あるいはそれらの合金膜またはそれらの積層膜を1000 Å～3000 Åの膜厚でスパッタリング法等の方法にて成膜し、これをフォトエッチング法にて必要な形状にパターニングすることによって、走査信号線(各トランジスタのゲート電極としても機能する)と、各保持容量配線と、保持容量配線延伸部とを形成する。なお、本アクティブマトリクス基板では、走査信号線に、開口部を形成し(これによって、開口部の両側に2つの走査電極部を形成し)、各走査電極部に括れを形成している。

[0061] ついで、ゲート絶縁膜となる窒化シリコン膜(SiNx)、アモルファスシリコンやポリシリコン等からなる高抵抗半導体層、およびn+アモルファスシリコン等の低抵抗半導体層を、プラズマCVD(化学的気相成長)法等により連続して成膜し、フォトエッチング法によりパターニングする。なお、ゲート絶縁膜としての窒化シリコン膜は、例えば3000 Å～5000 Å程度の膜厚とし、高抵抗半導体層としてのアモルファスシリコン膜は、例えば1000 Å～3000 Å程度の膜厚とし、低抵抗半導体層としてのn+アモルファスシリコン膜は、例えば400 Å～700 Å程度の膜厚とする。

[0062] 次いで、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜あるいはそれらの合金膜、またはそれらの積層膜を1000 Å～3000 Åの膜厚でスパッタリング法等の方法にて形成し、フォトエッチング法等にて必要な形状にパターニングすることによって、データ信号線、ソース電極、ドレイン電極、ソース延伸電極およびドレイン引き出し配線を形成する。本アクティブマトリクス基板では、走査電極部を挟む2つのソース延伸電極を、その一方が(走査信号線の)開口部上に位置し、他方が走査信号線の外部領域上に位置するように形成している。

[0063] 次いで、アモルファスシリコン膜等の高抵抗半導体層(i層)、n+アモルファスシリコン膜等の低抵抗半導体層(n+層)に対して、データ信号線、ソース電極、ドレイン電

極、ソース延伸電極およびドレイン引き出し電極のパターンをマスクにし、ドライエッチングにてチャネルエッチングを行う。このプロセスにてi層の膜厚が最適化され、各トランジスタ(チャネル領域)が形成される。ここでは、データ信号線、ソース電極、ドレイン電極、およびドレイン引き出し電極にて覆われていない半導体層がエッチング除去され、各トランジスタの能力に必要なi層膜厚が残される。

[0064] ついで、層間絶縁膜として、感光性アクリル樹脂膜あるいは窒化シリコン、酸化シリコン等の無機絶縁膜、またはそれらの積層膜等を、各トランジスタ(チャネル領域)、走査信号線、データ信号線、ソース電極、ドレイン電極、およびドレイン引き出し配線を覆うように形成する。ここでは、プラズマCVD法等により成膜した2000 Å～5000 Å程度の膜厚の窒化シリコン膜やスピコート法により形成した20000 Å～40000 Åの膜厚の感光性アクリル樹脂膜あるいはそれらの積層膜を用いることができる。本アクティブマトリクス基板では、層間絶縁膜(図4～6の層間絶縁膜25・パッシベーション膜)として窒化シリコン膜を形成している。なお、層間絶縁膜に、ポリイミド樹脂膜、感光性を有しない樹脂膜、あるいはスピコンガラス(SOG)膜等を用いることもできる。

[0065] ついで、コンタクトホールの位置に基づいて、層間絶縁膜をエッチングしてホールを形成する。ここでは、例えば、感光性レジストをフォトリソグラフィ法(露光および現像)によりパターンニングし、エッチングを行う。

[0066] ついで、層間絶縁膜上に、例えば、ITO(インジウム錫酸化物)、IZO、酸化亜鉛、酸化スズ等の透明性を有する導電膜を、スパッタリング法等により1000 Å～2000 Å程度の膜厚で成膜し、これをフォトエッチング法等にて必要な形状にパターンニングすることによって各画素電極を形成する。なお、MVA方式の液晶パネルに用いるアクティブマトリクス基板では、各画素電極はスリット等を含む形状に形成される。

[0067] そして、配向膜をインクジェット法等により塗布する。以上によりアクティブマトリクス基板が形成される。

[0068] さらに、短絡箇所(SGリーク)の検出およびその修正工程は、該検出に上述のモデュレータを用いる場合には少なくとも各画素電極を形成した後に行うが、該検出にパターン認識を用いる場合には、データ信号線形成後やチャネルエッチング後に行う

こともできる。

[0069] 次に、アクティブマトリクス基板と対向基板であるカラーフィルタ基板との間に液晶を封入する方法等について説明する。

[0070] 液晶の封入方法については、熱硬化型シール樹脂に液晶注入のための注入口を設け、真空で注入口を液晶に浸し、大気開放することによって液晶を注入し、その後UV硬化樹脂などで注入口を封止する方法(真空注入法)で行ってもよい。また、以下に示すような液晶滴下貼り合せ法で行っても良い。

[0071] アクティブマトリクス基板側の周囲にファイバーガラスなどのスペーサを含有したUV硬化型シール樹脂を塗布し、液晶滴下法を用いてカラーフィルタ基板側に液晶の滴下を行う。液晶滴下法により最適な液晶量をシールの内側部分に規則的に滴下することができる。この滴下量は、セルギャップ値とセル内に液晶が充填されるべき容積値により決定される。

[0072] 続いて、上記のようにシール描画および液晶滴下を行ったカラーフィルタ基板とアクティブマトリクス基板とを貼り合わせるため、貼り合わせ装置内の雰囲気圧を1Paまで減圧を行い、この減圧下において両基板の貼り合わせを行う。このように雰囲気圧を大気圧にすることでシール部分が押しつぶされる。

[0073] 次に、UV硬化装置にてUV照射を行い、シール樹脂の仮硬化を行う。そして、シール樹脂の最終硬化を行うためにベークを行う。この時点でシール樹脂の内側に液晶が行き渡り液晶がセル内に充填された状態に至る。

[0074] なお、カラーフィルタ基板には、アクティブマトリクス基板の各画素に対応してマトリクス状に配置された着色層(R・G・B)、各着色層の間隙に設けられたブラックマトリクス、対向電極(共通電極)等が形成されており、このようなカラーフィルタ基板と本アクティブマトリクス基板とを貼り合わせ、上記のように液晶を注入・封止することによって本液晶パネルが形成される。

[0075] 図9は、図1(図3)のアクティブマトリクス基板を備えた本液晶パネルの一例を示す断面図(図3の破線Rを含むような断面図)である。なお、アクティブマトリクス基板3aについては図6で説明したとおりである。図9に示されるように、本液晶パネルのカラーフィルタ基板35では、基板31上にブラックマトリクス(BM)13が形成され、その上

層に共通電極(対向電極)28が形成され、共通電極28は配向膜19によって覆われている。そして、このカラーフィルタ基板35とアクティブマトリクス基板3aとの間に液晶層40が形成されている。

[0076] SGリークの検出および修正工程は、上記のようにアクティブマトリクス基板の製造工程において行ってもよいが、液晶パネルとなった後に行うこともできる。この場合、液晶パネル両面に偏光板を配置するとともに液晶パネルに所定の電気信号を供給し、液晶パネル背面から光照射によって所定画像を表示させる。SGリークが発生した場合、短絡した走査信号線上の画素領域と、短絡したデータ信号線に接続するトランジスタを含む画素領域とが十字線欠陥として認識されるため、上記のように液晶パネルを表示させた状態で、顕微鏡にてアクティブマトリクス基板側から十字線の交点を確認することで短絡座標位置(SGリーク箇所)を検出することができる(図12参照)。検出後の修正内容は、上記したアクティブマトリクス基板の修正工程と同様である。

[0077] 図10は、図9に示す液晶パネルにおけるソース延伸電極10ayの切断を断面図で説明するものである。同図に示されるように、電極切断(破壊分離)は、液晶パネルの裏面からレーザを照射することによって行われる。

[0078] 以上のように、SGリーク(短絡)の検出および短絡修正工程は、アクティブマトリクス基板の段階あるいは液晶パネルの段階で行えば足りるが、アクティブマトリクス基板の段階および液晶パネルの段階双方で行っても良い。こうすれば、欠陥を含んだ不良品が後工程(例えば後述する液晶表示ユニットやテレビジョン受像機の製造工程など)へ送られてしまう事態をより高い確率で防ぐことができる。

[0079] 〔実施の形態2〕

図1のアクティブマトリクス基板3aを以下のように変形してもよい。すなわち、第1走査電極部16aの画素領域外の端部EP1および第2走査電極部16bの画素領域外の端部EP2それぞれに切り込みを入れてこの部分を細くし、切断し易くする。この構成を有するアクティブマトリクス基板3bを図13に示し、本アクティブマトリクス基板3bにおけるSGリーク修正方法を以下に説明する。図14は図13における第1および第2トランジスタ12a・12b近傍の拡大図である。なお、データ信号線15に供給される信号

電位の向きを図中上から下(矢印の向き)とする。SGリークの発生しうる箇所($\alpha 1 \cdot \alpha 2 \cdot \beta 1 \cdot \beta 2 \cdot \gamma \cdot \delta$)は図7の説明のとおりである。

[0080] 修正工程における配線あるいは電極の切断は、図14のA、C、D、F、G、K、N、BおよびS、EおよびTの少なくとも1つで行う。なお、Bは、第1走査電極部16aの括れWaの部分にあり、Eは、第2走査電極部16bの括れWbの部分にあり、Sは、第1走査電極部16aの端部EP1の部分にあり、Tは、第2走査電極部16bの端部EP2の部分にある。他の箇所(A、C、D、F、G、K、N)については図7の説明のとおりである。

[0081] ここで、検査工程によって短絡箇所が $\alpha 1 \cdot \alpha 2 \cdot \beta 1 \cdot \beta 2 \cdot \gamma \cdot \delta$ のいずれにあるのか特定できる場合には、以下の修正工程を行えばよい。すなわち、 $\alpha 1$ での短絡であればAでの切断を行い、 $\alpha 2$ での短絡であればCでの切断を行い、 $\beta 1$ での短絡であればDでの切断を行い、 $\beta 2$ での短絡であればFでの切断を行い、 γ での短絡であれば、SおよびBでの切断を行い、 δ での短絡であれば、TおよびEでの切断を行う。この構成では、 $\alpha 1 \cdot \alpha 2 \cdot \beta 1 \cdot \beta 2$ のいずれか1つで短絡が起きた場合には、修正後も、第1および第2トランジスタ12a・12bそれぞれを機能させることができ(短絡が起きたトランジスタでは機能するソース電極が1つとなる)、修正工程における予備配線の接続も不要である。また、 $\gamma \cdot \delta$ のいずれかで短絡が起きた場合には、修正後も、第1および第2トランジスタ12a・12bそれぞれを機能させることができ(トランジスタ12a・12bそれぞれで2つのソース電極が機能する)、修正工程における予備配線の接続も不要である。

[0082] また、Kでの切断を含む検査工程によって第1走査電極部側($\alpha 1 \cdot \alpha 2 \cdot \gamma$ のいずれか)に短絡箇所があるのか、第2走査電極部側($\beta 1 \cdot \beta 2 \cdot \delta$ のいずれか)に短絡箇所があるのかが特定できる場合には、以下の修正工程を行えばよい。

[0083] 例えば、第1走査電極部側に短絡があれば、まずSおよびBでの切断を行い、それでもSGリークが解消されなければAでの切断を行い、それでも解消されなければCでの切断を行う。なお、いずれの段階(SおよびB、A、Cでの切断)で解消されても予備配線の接続は必要である。この場合、SおよびBでの切断で解消できれば(γ で短絡していたのであれば)、修正後も、第1および第2トランジスタ12aを機能させることができる(トランジスタ12aでは2つのソース電極が機能する)。Aでの切断で解消でき

れば($\alpha 1$ で短絡していたのであれば)、修正後も、第1および第2トランジスタ12aを機能させることができる(トランジスタ12aでは1つのソース電極が機能する)。一方、Aでの切断で解消できない($\alpha 2$ で短絡していた)場合には、Cでの切断を行うため、第1トランジスタ12aが機能しなくなる(第2トランジスタ12bは機能する)。よって、ドレイン引き出し配線27aと第1の保持容量配線延伸部18axとの接続(黒点化処理)を行う(図13参照)。

[0084] また、短絡箇所が $\alpha 1 \cdot \alpha 2 \cdot \beta 1 \cdot \beta 2 \cdot \gamma \cdot \delta$ のいずれにあるのかが全く特定できない場合には、以下の修正工程を行えばよい。まずSおよびBでの切断を行い、それでもSGリークが解消されなければAでの切断を行い、それでも解消されなければDでの切断を行い、それでも解消されなければCでの切断を行い、それでも解消されなければFでの切断を行い、それでも解消されなければGおよびN(またはKおよびN)での切断を行うとともにデータ信号線15のうちNよりも下流側となる部分に予備配線を接続する。

[0085] この場合、SおよびBでの切断でSGリークが解消できれば(γ で短絡していたのであれば)、修正後も、第1および第2トランジスタ12a・12bそれぞれを機能させることができる(トランジスタ12a・12bそれぞれにおいて2つのソース電極が機能する)。Aでの切断で解消できれば($\alpha 1$ で短絡していたのであれば)、修正後も、第1および第2トランジスタ12a・12bそれぞれを機能させることができる(トランジスタ12aでは1つ、トランジスタ12bでは2つのソース電極が機能する)。Dでの切断で解消できれば($\beta 1$ で短絡していたのであれば)、修正後も、第1および第2トランジスタ12a・12bそれぞれを機能させることができる(トランジスタ12aでは1つ、トランジスタ12bでも1つのソース電極が機能する)。Cでの切断で解消できれば($\alpha 2$ で短絡していたのであれば)、修正後は、第2トランジスタ12bを機能させることができるが、第1トランジスタ12aは機能しなくなるため、ドレイン引き出し配線27aと第1の保持容量配線延伸部18axとの接続(黒点化処理)を行う(図13参照)。Fでの切断で解消できれば($\beta 2$ で短絡していたのであれば)、修正後は、第1および第2トランジスタ12a・12bがともに機能しなくなるため、ドレイン引き出し配線27aと第1の保持容量配線延伸部18axとの接続(黒点化処理)に加え、ドレイン引き出し配線27bと第2の保持容量配線延伸部18bx

との接続(黒点化処理)を行う(図13参照)。なお、ここまでのいずれかの段階で解消されれば予備配線の接続は不要である。一方、Fでの切断で解消できない(δ で短絡していた)場合には、GおよびN(またはKおよびN)での切断を行うため、上記のとおり予備配線の接続を行う必要がある。加えて、第1および第2トランジスタ12a・12bがともに機能しなくなるため、ドレイン引き出し配線27aと第1の保持容量配線延伸部18axとの接続(黒点化処理)に加え、ドレイン引き出し配線27bと第2の保持容量配線延伸部18bxとの接続(黒点化処理)も必要となる。なお、SおよびBでの切断の替わりに、TおよびEでの切断を行ってもよいことはいうまでもない。

[0086] 本アクティブマトリクス基板3bでは、データ信号線15下で短絡が発生した場合に、短絡した走査電極部を走査信号線16本体から切り離すことができるため、予備配線を接続せずに済むケースが増えるという効果がある。また、本アクティブマトリクス基板3bでは、ソース延伸電極の切断をし易くするための括れWa・Wbを走査信号線16(走査電極部16a・16b)の切断用としても用いることができるため、走査信号線の切断用の括れを別途形成しなくて済み、走査信号線の低抵抗化や開口率向上の点で有利である。

[0087] [実施の形態3]

図1のアクティブマトリクス基板3aを以下のように変形してもよい。すなわち、第1トランジスタの開口部29側に位置するソース電極9axと、第2トランジスタの開口部29側に位置するソース電極9bxとを一体化させ、これを共通ソース電極9zとする。

[0088] この構成を有するアクティブマトリクス基板3cを図15に示す。同図に示されるように、
第1および第2トランジスタ12a・12bは共通ソース電極9zを有し、共通ソース電極9zは、第1および第2走査電極部16a・16b並びに開口部29に重なるように配置されるときともに、開口部29上に形成されたソース延伸電極10z(共通のソース延伸電極)を介してデータ信号線15に接続されている。なお、ドレイン電極8aは第1走査電極部16a上に設けられ、共通ソース電極9zとともにドレイン電極8aを挟むようにソース電極9ayが設けられ、ソース電極9ayは第1走査電極部16aを挟んでソース延伸電極10zの反対側に形成されたソース延伸電極10ayを介してデータ信号線15に接続されて

いる。また、ドレイン電極8bは第2走査電極部16b上に設けられ、共通ソース電極9zとともにドレイン電極8bを挟むようにソース電極9byが設けられ、ソース電極9byは第2走査電極部16bを挟んでソース延伸電極10zの反対側に形成されたソース延伸電極10ayを介してデータ信号線15に接続されている。

[0089] 本アクティブマトリクス基板3cにおけるSGリーク修正方法を以下に説明する。図16は図15における第1および第2トランジスタ12a・12b近傍の拡大図である。なお、データ信号線15に供給される信号電位の向きを図中上から下(矢印の向き)とする。SGリークは、同図の×印の6箇所($\alpha 1 \cdot \alpha 2' \cdot \beta 1' \cdot \beta 2 \cdot \gamma \cdot \delta$)の少なくとも1つの短絡によって発生しうる。なお、 $\alpha 2'$ では第1走査電極部16aとソース電極9zとの短絡、 $\beta 1'$ では第2走査電極部16bとソース電極9zとの短絡が発生しうる。他は図7の説明のとおりである。一方、修正工程における配線あるいは電極の切断は、図16のA、I、F、G、H、J'、L'、MおよびNの少なくとも1箇所で行う。なお、IIは、ソース延伸電極10zのうち括れWaおよび括れWbで挟まれた部分にあり、J'は、データ信号線15のうちソース延伸電極10zの付け根と上側の交差部(データ信号線15および第1走査電極部16aの交差部)とで挟まれた部分にあり、L'は、データ信号線15のうちソース延伸電極10zの付け根と下側の交差部(データ信号線15および第2走査電極部16bの交差部)とで挟まれた部分にある。他の箇所(A、F、G、H、M、N)は図7の説明のとおりである。

[0090] ここで、検査工程によって短絡箇所が $\alpha 1 \cdot \alpha 2' \cdot \beta 1' \cdot \beta 2 \cdot \gamma \cdot \delta$ のいずれにあるのか特定できる場合には、以下の修正工程を行えばよい。すなわち、 $\alpha 1$ での短絡であればAでの切断を行い、 $\alpha 2'$ での短絡であればIでの切断を行い、 $\beta 1'$ での短絡であればIでの切断を行い、 $\beta 2$ での短絡であればFでの切断を行い、 γ での短絡であれば、HおよびJ'での切断を行うとともにデータ信号線15のうちJ'よりも下流側となる部分に予備配線を接続し、 δ での短絡であれば、L'およびMでの切断を行うとともにデータ信号線15のうちMよりも下流側となる部分に予備配線を接続する。

[0091] また、短絡箇所が $\alpha 1 \cdot \alpha 2' \cdot \beta 1' \cdot \beta 2 \cdot \gamma \cdot \delta$ のいずれにあるのかが全く特定できない場合には、以下の修正工程を行えばよい。まずAでの切断を行い、それでもSGリークが解消されなければFでの切断を行い、それでも解消されなければIでの切断

を行う。ここまでのいずれかの段階で解消がなされれば予備配線の接続は不要である。Iでの切断によっても解消されなければGおよびNでの切断を行うとともにデータ信号線15のうちNよりも下流側となる部分に予備配線を接続する。

[0092] なお、アクティブマトリクス基板3cでは、開口部29上においてソース電極を分離しないで済むため、開口部29の列方向(図中上下方向)の長さを縮小することができる。このため、走査信号線16の幅を小さくでき、画素開口率を高めることができる。この点について説明を加える。ソース電極の形成は、通常、フォトリソ工程によりレジストを塗布し、露光、現像によるパターンニングを行って、そのパターンをマスクとしてエッチングすることにより行われるが、開口部29の列方向(図中上下方向)の長さが小さい場合、開口部上のレジストの表面位置が(開口部両側の)各走査電極部上のレジストの表面位置に追従し、開口部上のレジスト膜厚が各走査電極部上のレジスト膜厚よりも厚く形成される。したがって、各トランジスタのソース電極を分離するため開口部上のレジスト深さに合わせて露光量を設定すると各電極のエッジが後退し、チャンネル長が大きくなってしまう。このように、データ信号線から引き出した電極を開口部上で分離する構成では、開口部上のレジストの表面位置が各走査電極部上のレジストの表面位置に追従しないように開口部29の列方向(図中上下方向)の長さを大きくせざるを得ず、画素領域内における走査信号線16の幅が大きくなる。しかし、アクティブマトリクス基板3cでは、データ信号線から引き出したソース電極を開口部上で分離しない(共通ソース電極を設ける)ため、このような問題を解消できる。

[0093] さらに、アクティブマトリクス基板3cでは、第1走査電極部16a上にドレイン電極8aが形成され、これを挟むソース電極9z・9ay(9zは共通のソース電極)それぞれが、第1走査電極のエッジを跨ぐように配される構成である。すなわち、共通のソース電極9zは開口部29と第1走査電極部16aとに重なり、ソース電極9ayは第1走査電極部16aと第1走査電極部16aの外部領域とに重なっている。したがって、ドレイン電極8aおよびソース電極9z・9ayのアライメントが、走査信号線16に対して列方向にずれてしまっても、第1走査電極部16aとソース電極9z・9ayとの重なり面積の和は変わらない。すなわち、アライメントズレによる第1走査電極部16aおよびソース電極9z・9ay間の寄生容量の変動を大幅に抑えることができる。第2走査電極部16bおよびソース電極

9z・9byの関係についても同様のことがいえる。このように、アクティブマトリクス基板3cによっても、フォトリソ工程の露光エリア毎に上記寄生容量がばらつくことで生じる表示品位の低下を抑制することができる。

[0094] また、アクティブマトリクス基板3cにおいては、開口部29は、第1走査電極部16aに括れWaを形成するために、ソース延伸電極10zの両側となる領域の一方(図中上側)と重なる部分の少なくとも一部が列方向に膨らみ、第2走査電極部16bに括れWbを形成するために、上記領域の他方(図中下側)と重なる部分の少なくとも一部が列方向に膨らんでいるが、例えば、開口部29の列方向の幅がソース延伸電極10zの切断を可能とする大きさであれば、開口部29に膨らみを形成せず、その分だけ第1および第2走査電極部16a・16bの列方向の幅を大きくするような構成も可能である。

[0095] [実施の形態4]

また、図15のアクティブマトリクス基板3cにおいて、第1走査電極部16aの画素領域外の端部EP1および第2走査電極部16bの画素領域外の端部EP2それぞれに切り込みを入れてこの部分を細くし、切断し易くしてもよい。この構成を有するアクティブマトリクス基板3dを図17に示し、該構成におけるSGリーク修正方法を以下に説明する。図18は図17における第1および第2トランジスタ12a・12b近傍の拡大図である。なお、データ信号線15に供給される信号電位の向きを図中上から下(矢印の向き)とする。SGリークの発生しうる位置($\alpha 1 \cdot \alpha 2' \cdot \beta 1' \cdot \beta 2 \cdot \gamma \cdot \delta$)は図16の説明のとおりである。また、修正工程における配線あるいは電極の切断は、図18のA、I、F、G、L'N、BおよびS、EおよびTの少なくとも1つで行う。各箇所の説明は図16・図14の説明のとおりである。

[0096] ここで、検査工程によって短絡箇所が $\alpha 1 \cdot \alpha 2' \cdot \beta 1' \cdot \beta 2 \cdot \gamma \cdot \delta$ のいずれにあるのか特定できる場合には、以下の修正工程を行えばよい。すなわち、 $\alpha 1$ での短絡であればAでの切断を行い、 $\alpha 2'$ での短絡であればIでの切断を行い、 $\beta 1'$ での短絡であればIでの切断を行い、 $\beta 2$ での短絡であればFでの切断を行い、 γ での短絡であれば、SおよびBでの切断を行い、 δ での短絡であれば、TおよびEでの切断を行う。いずれの場合も修正工程における予備配線の接続は不要である。

[0097] また、短絡箇所が $\alpha 1 \cdot \alpha 2' \cdot \beta 1' \cdot \beta 2 \cdot \gamma \cdot \delta$ のいずれにあるのかが全く特定でき

ない場合には、以下の修正工程を行えばよい。まずSおよびBでの切断を行い、それでもSGリークが解消されなければAでの切断を行い、それでも解消されなければFでの切断を行い、それでも解消されなければIでの切断を行う。ここまでのいずれかの段階で解消がなされれば予備配線の接続は不要である。Iでの切断によっても解消されなければ、GおよびN(またはL' およびN)での切断を行うとともにデータ信号線15のうちNよりも下流側となる部分に予備配線を接続する。

[0098] 本アクティブマトリクス基板3dでは、走査信号線15下で短絡が発生した場合に、短絡した走査電極部を走査信号線16本体から切り離すことができるため、予備配線を接続せずに済むケースが増えるという効果がある。また、本アクティブマトリクス基板3dでは、ソース延伸電極の切断をし易くするための括れを走査信号線16(走査電極部16a・16b)の切断用としても用いることができるため、走査信号線の切断用の括れを別途形成しなくて済み、走査信号線の低抵抗化や開口率向上の点で有利である。

[0099] [実施の形態5]

また、図1のアクティブマトリクス基板3aにおいて、データ信号線15に沿ってサブ配線15xを設けておき、データ信号線15およびサブ配線を開口部29上にて接続する構成でもよい。この構成を図19に示し、該構成におけるSGリーク修正方法を以下に説明する。図20は図19における第1および第2トランジスタ12a・12b近傍の拡大図である。なお、データ信号線15に供給される信号電位の向きを図中上から下(矢印の向き)とする。SGリークの発生しうる位置($\alpha 1 \cdot \alpha 2 \cdot \beta 1 \cdot \beta 2 \cdot \gamma \cdot \delta$)は図7の説明のとおりである。また、修正工程における配線あるいは電極の切断は、図20のA、C、D、F、G、H、J、L、MおよびNの少なくとも1箇所で行う。各箇所の説明は図7の説明のとおりである。

[0100] ここで、検査工程によって短絡箇所が $\alpha 1 \cdot \alpha 2 \cdot \beta 1 \cdot \beta 2 \cdot \gamma \cdot \delta$ のいずれにあるのか特定できる場合には、以下の修正工程を行えばよい。すなわち、 $\alpha 1$ での短絡であればAでの切断を行い、 $\alpha 2$ での短絡であればCでの切断を行い、 $\beta 1$ での短絡であればDでの切断を行い、 $\beta 2$ での短絡であればFでの切断を行い、 γ での短絡であれば、HおよびJでの切断を行い、 δ での短絡であれば、LおよびMでの切断を行う。いずれの場合も予備配線の接続は不要である。なお、 γ での短絡の場合にはGおよ

びJでの切断を行ってもよい。同様に、 δ での短絡の場合にはLおよびNでの切断を行ってもよい。

[0101] また、短絡箇所が $\alpha 1 \cdot \alpha 2 \cdot \beta 1 \cdot \beta 2 \cdot \gamma \cdot \delta$ のいずれにあるのかが全く特定できない場合には、以下の修正工程を行えばよい。まずHおよびJでの切断を行い、それでもSGリークが解消されなければLおよびMでの切断を行い、それでも解消されなければAでの切断を行い、それでも解消されなければDでの切断を行い、それでも解消されなければCでの切断を行い、それでも解消されなければFでの切断を行う。いずれの段階(HおよびJ、LおよびM、A、D、C、Fでの切断)で解消されても予備配線の接続は不要である。

[0102] なお、図20のアクティブマトリクス基板を図21のように変形することも可能である。すなわち、図20のサブ配線15sの替わりに、第1・2走査電極部16a・16bおよび開口部29を跨ぐようにバイパス配線15vを設け、このバイパス配線15vを、ソース延伸電極10ayおよびデータ信号線15の連結部近傍と、データ信号線15の開口部29上の部分と、ソース延伸電極10ayおよびデータ信号線15の連結部近傍とに接続する。なお、この構成における修正方法は図20の構成と同様である。

[0103] [実施の形態6]

上記各アクティブマトリクス基板においては、第1および第2のトランジスタの上層に形成される層間絶縁膜を複層構造としてもよい。例えば、この層間絶縁膜を、無機層間絶縁膜とこれよりも厚い有機層間絶縁膜とで構成する。こうすれば、液晶パネル段階において裏面からレーザを照射してソース延伸電極や走査信号線を切断する場合に、メタル(ソースメタルやゲートメタル)の捲れ上がりを、厚い層間絶縁膜で止めることができる。特に、低抵抗化のために走査信号線16を厚く形成しつつも走査信号線を切断できるようにしておく構成において効果的であり、修正時にG-C短絡(走査信号線およびCFの共通電極の短絡)が生じるおそれを低減することができる。

[0104] 図22は、アクティブマトリクス基板3bにおいて、第1および第2のトランジスタの上層に形成される層間絶縁膜を複層構造とした構成を示す断面図(走査信号線16の各括れWa・Wbおよび第1の画素電極17aを含む断面図)である。同図に示すように、基板30上に第1走査電極部16a(走査信号線16)が形成され、その上層にゲート絶

縁膜23が形成される。ゲート絶縁膜23の上層には、ソース延伸電極10ayおよびソース延伸電極10axが形成される。ソース延伸電極10ay・10axの上層には無機層間絶縁膜25が形成され、層間絶縁膜25上に、これよりも厚い有機層間絶縁膜26が形成され、この有機層間絶縁膜26の上に第1の電極17aが形成されている。図23は、このアクティブマトリクス基板を有する液晶パネルにおいて、走査信号線16を切断する様子を説明する断面図である。同図から、修正時にG-C短絡(走査電極部16aと共通電極28の短絡)が生じにくくなることがわかる。なお、カラーフィルタ基板には、第1の画素電極17aと重なるように、着色層14(R・G・B)が設けられる。

[0105] なお、図22のように厚い層間絶縁膜26(有機層間絶縁膜)が形成されるアクティブマトリクス基板では、各画素電極と各種の配線や電極との寄生容量が小さくなる。そこで、図24に示すように第1および第2の画素電極17a・17bを広げ、データ信号線15や走査信号線16に重ねることも可能となる。これにより、高開口率の液晶パネルが実現される。

[0106] また、図13や図17に示されるアクティブマトリクス基板においては、走査信号線の切断箇所上のゲート絶縁膜を、他よりも厚くしておいてもよい。例えば、走査信号線の切断箇所上のゲート絶縁膜を、無機ゲート絶縁膜とこれよりも厚いゲート絶縁膜(例えば、有機絶縁膜やシリコンオングラス材料からなる平坦化膜)との複層構造とする。こうすれば、液晶パネル段階において裏面からレーザを照射してソース延伸電極や走査信号線を切断する場合に、メタル(ソースメタルやゲートメタル)の捲れ上がりを、厚いゲート絶縁膜で止めることができる。特に、低抵抗化のために走査信号線16を厚く形成しつつも走査信号線を切断できるようにしておく構成において効果的であり、修正時にG-C短絡(走査信号線およびCFの共通電極の短絡)が生じるおそれを低減することができる。図25は、アクティブマトリクス基板3bにおいて、走査信号線16の切断箇所上のゲート絶縁膜を、無機ゲート絶縁膜とこれよりも厚いゲート絶縁膜との複層構造とした構成を示す断面図(走査信号線16の各括れWa・Wbおよび第1の画素電極17aを含む断面図)である。同図に示すように、基板30上に第1走査電極部16a(走査信号線16)が形成され、その上層に、無機ゲート絶縁膜21およびこれよりも厚いゲート絶縁膜22(例えば、SOG材料からなる平坦化膜)が形成される。

このゲート絶縁膜22の上層には、ソース延伸電極10ayおよびソース延伸電極10axが形成される。

[0107] 〔実施の形態7〕

なお、上記の各実施の形態では、ソース延伸電極の切断をし易くするために各走査電極部に括れを設けたり、各走査電極部の切断をし易くするためにその端部に切り込み部を設けたりしているが、本アクティブマトリクス基板はこのような構成に限定されない。例えば、各走査電極部に括れも切り込み部も設けない構成でも構わない。この構成を有するアクティブマトリクス基板3xを図26に示し、図27に、図26における第1および第2トランジスタ12a・12b近傍の拡大図を示す。アクティブマトリクス基板3xおよびこれを備えた液晶パネルの修正においては、各種条件(例えば、アクティブマトリクス基板や液晶パネルの具体的構造、レーザの精度、要求される品質、コスト等)に応じて、図27のA～H・J～N・S～Tの中から適当な箇所を適当な順序で切断すればよい。

[0108] また、上記各実施の形態で示した切断箇所およびその順序もほんの一例に過ぎない。上記のとおり、アクティブマトリクス基板あるいは液晶パネルの具体的構造、要求される品質、レーザの精度、コスト等に鑑みて適宜変更することができる。

[0109] また、上記アクティブマトリクス基板では、各保持容量が、画素電極と保持容量配線とそれらの間の絶縁膜とで形成されているがこれに限定されない。例えば、保持容量配線上に、各トランジスタのドレイン電極および画素電極に接続される保持容量上電極を設け、この保持容量上電極と保持容量配線とそれらの間の絶縁膜とで各保持容量を形成しても構わない。

[0110] なお、以上の説明では走査信号線16の延伸方向を行方向、データ信号線15の延伸方向を列方向としているが、これは説明の便宜に過ぎない。走査信号線16が横方向に延伸するようなアクティブマトリクス基板では横方向＝行方向、走査信号線16が縦方向に延伸するようなアクティブマトリクス基板では縦方向＝行方向と考えることになる。例えば画面を90°回転させることが可能な液晶表示装置にいても、回転角が0°の場合と90°の場合とで、上記と同様に考えることができる。

[0111] 本実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を

構成する。

[0112] すなわち、図29に示すように、液晶パネルの両面に、2枚の偏光板A・Bを、偏光板Aの偏光軸と偏光板Bの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図28(a)に示すように、ドライバ(ゲートドライバ102、ソースドライバ101)を接続する。ここでは、一例として、ドライバをTCP(TapeCareerPackage)方式による接続について説明する。まず、液晶パネルの端子部にACF(AnisotropicConductiveFilm)を仮圧着する。ついで、ドライバが乗せられたTCPをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバTCP同士を連結するための回路基板103(PWB:Printed wiring board)とTCPの入力端子とをACFで接続する。これにより、液晶表示ユニット100が完成する。

[0113] その後、図28(b)に示すように、液晶表示ユニットの各ドライバ(101・102)に、回路基板103を介して表示制御回路113を接続し、照明装置(バックライトユニット)104と一体化することで、液晶表示装置110となる。

[0114] 図30は、本液晶表示装置の各部の動作を示すタイミングチャートである。ここで、 V_g は走査信号線16の電圧、 V_s はデータ信号線15の電圧(ソース電圧)、 V_{cs1} は第1の保持容量配線18aの電圧、 V_{cs2} は第2の保持容量配線18bの電圧、 V_{lc1} は第1の画素電極17aの電圧、 V_{lc2} は第2の画素電極17bの電圧である。液晶表示装置においては、液晶が分極しないよう、一般にフレーム反転、ライン反転、ドット反転といった交流駆動を行う。すなわち、 n フレーム目にソース電圧の中央値 V_{sc} に対してプラス極性のソース電圧(V_{sp})を与え、次の $(n+1)$ フレーム目では V_{sc} に対してマイナス極性のソース電圧(V_{sn})を与え、かつフレームごとにドット反転を行う。また、第1の保持容量配線18aの電圧および第2の保持容量配線18bの電圧をそれぞれ振幅電圧 V_{ad} で振幅させるとともに、両者の位相を180度ずらす。すなわち、 T_2 で V_g が「L」となった(各TFT12a・12bがオフした)直後に、 V_{cs1} が「H」、 V_{cs2} が「L」となるように両者を制御する。

[0115] また、図31のように、 V_{cs1} を、 T_2 で V_g が「L」となった(各TFT12a・12bがオフした

)直後のT3で「High」になったまま(あるいは「Low」になったまま)の波形とし、Vcs2を、T3から1水平期間(1H)後のT4で「Low」になったまま(あるいは「High」になったまま)の波形とすることもできる。すなわち、各トランジスタがオフされた後に、Vcs1を突き上げて該フレームではこの突き上げたままの状態を維持するとともに、Vcs1の突き上げから1H期間ずらしてVcs2を突き下げて該フレームではこの突き下げたままの状態を維持するような電位制御を行うか、あるいは、各トランジスタがオフされた後に、Vcs1を突き下げて該フレームではこの突き下げたままの状態を維持するとともに、Vcs1の突き下げから1H期間ずらしてVcs2を突き上げて該フレームではこの突き上げたままの状態を維持するような電位制御を行う。こうすれば、Vcs1およびVcs2波形のなまりがドレイン実効電位に与える影響が小さくなり、輝度ムラの低減に有効である。

[0116] 次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図32は、テレビジョン受信機用の液晶表示装置110の構成を示すブロック図である。液晶表示装置110は、液晶表示ユニット100と、Y/C分離回路80と、ビデオクロマ回路81と、A/Dコンバータ82と、液晶コントローラ83と、バックライト駆動回路85と、バックライト86と、マイコン(マイクロコンピュータ)87と、階調回路98とを備えている。

[0117] 上記液晶表示ユニット100は、上記各実施の形態で示した液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとを含んでいる。

[0118] 上記構成の液晶表示装置110では、まず、テレビジョン信号としての複合カラー映像信号Scvが外部からY/C分離回路80に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路81にて光の3原色に対応するアナログRGB信号に変換され、さらに、このアナログRGB信号はA/Dコンバータ82により、デジタルRGB信号に変換される。このデジタルRGB信号は液晶コントローラ83に入力される。また、Y/C分離回路80では、外部から入力された複合カラー映像信号Scvから水平および垂直同期信号も取り出され、これらの同期信号もマイコン87を介して液晶コントローラ83に入力される。

[0119] 液晶表示ユニット100には、液晶コントローラ83からデジタルRGB信号が、上記同

期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路98では、カラー表示の3原色R, G, Bそれぞれの階調電圧が生成され、それらの階調電圧も液晶表示ユニット100に供給される。液晶表示ユニット100では、これらのRGB信号、タイミング信号および階調電圧に基づき内部のソースドライバやゲートドライバ等により駆動用信号(データ信号、走査信号等)が生成され、それらの駆動用信号に基づき内部の表示部にカラー画像が表示される。なお、この液晶表示ユニット100によって画像を表示するには、液晶表示ユニット100の後方から光を照射する必要がある、この液晶表示装置110では、マイコン87の制御の下にバックライト駆動回路85がバックライト86を駆動することにより、本液晶パネルの裏面に光が照射される。

[0120] 上記の処理を含め、システム全体の制御はマイコン87が行う。なお、外部から入力される映像信号(複合カラー映像信号)としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置110では、様々な映像信号に基づいた画像表示が可能である。

[0121] 液晶表示装置110でテレビジョン放送に基づく画像を表示する場合には、図33に示すように、液晶表示装置110にチューナ部90が接続され、これによって本テレビジョン受像機601が構成される。このチューナ部90は、アンテナ(不図示)で受信した受信波(高周波信号)の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Scを取り出す。この複合カラー映像信号Scvは、既述のように液晶表示装置110に入力され、この複合カラー映像信号Scvに基づく画像が液晶表示装置110によって表示される。

[0122] 図34は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機601は、その構成要素として、液晶表示装置110の他に第1筐体801および第2筐体806を有しており、液晶表示装置110を第1筐体801と第2筐体806とで包み込むようにして挟持した構成となっている。第1筐体801には、表示装置800で表示される画像を透過させる開口部801aが形成されている。また

、第2筐体806は、表示装置800の背面側を覆うものであり、当該表示装置800を操作するための操作用回路805が設けられると共に、下方に支持用部材808が取り付けられている。

[0123] 本発明は上述した各実施形態に限定されるものではなく、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

産業上の利用可能性

[0124] 本発明の液晶パネルおよび液晶表示装置は、例えば液晶テレビに好適である。

請求の範囲

- [1] 行方向に伸びる走査信号線と、列方向に伸びるデータ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第1および第2トランジスタとを備え、各画素領域に、第1トランジスタに接続された第1の画素電極と、該第2トランジスタに接続された第2の画素電極とが設けられたアクティブマトリクス基板であって、

上記走査信号線は、上記交差部近傍に、開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第1および第2走査電極部とを有し、

上記第1トランジスタは、第1走査電極部上に設けられたドレイン電極と該ドレイン電極を挟むように設けられた2つのソース電極とを含み、その一方のソース電極は開口部上に形成されたソース延伸電極を介してデータ信号線に接続され、もう一方のソース電極は走査信号線の外部領域上に形成されたソース延伸電極を介してデータ信号線に接続され、

上記第2トランジスタは、第2走査電極部上に設けられたドレイン電極と該ドレイン電極を挟むように設けられた2つのソース電極とを含み、その一方のソース電極は開口部上に形成されたソース延伸電極を介してデータ信号線に接続され、もう一方のソース電極は走査信号線の外部領域上に形成されたソース延伸電極を介してデータ信号線に接続されていることを特徴とするアクティブマトリクス基板。

- [2] 行方向に伸びる走査信号線と、列方向に伸びるデータ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第1および第2トランジスタとを備え、各画素領域に、第1トランジスタに接続された第1の画素電極と、該第2トランジスタに接続された第2の画素電極とが設けられたアクティブマトリクス基板であって、

上記走査信号線は、上記交差部近傍に、開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第1および第2走査電極部とを有し、

第1および第2トランジスタは共通のソース電極を有し、該共通のソース電極は、第1および第2走査電極部並びに開口部に重なるように配置されるとともに、開口部上に形成されたソース延伸電極を介してデータ信号線に接続され、

上記第1トランジスタは、第1走査電極部上に設けられたドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟むソース電極とを含み、このソース電極は走査信号線の外部領域上に形成されたソース延伸電極を介してデータ信号線に接続され、

上記第2トランジスタは、第2走査電極部上に設けられたドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟むソース電極とを含み、このソース電極は走査信号線の外部領域上に形成されたソース延伸電極を介してデータ信号線に接続されていることを特徴とするアクティブマトリクス基板。

- [3] 第1走査電極部は、第1トランジスタが有する2つのソース電極の一方に接続するソース延伸電極ともう一方に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れており、

第2走査電極部は、第2トランジスタが有する2つのソース電極の一方に接続するソース延伸電極ともう一方に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れていることを特徴とする請求項1に記載のアクティブマトリクス基板。

- [4] 第1走査電極部は、第1トランジスタのソース電極に接続するソース延伸電極と上記共通のソース電極に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れており、

第2走査電極部は、第2トランジスタのソース電極に接続するソース延伸電極と上記共通のソース電極に接続するソース延伸電極との間隙下にある部分の少なくとも一部が括れていることを特徴とする請求項2に記載のアクティブマトリクス基板。

- [5] 上記ソース延伸電極は、その列方向の幅よりも行方向の幅の方が大きいことを特徴とする請求項1～4のいずれか1項に記載のアクティブマトリクス基板。

- [6] 上記開口部は、画素領域外からデータ信号線の下を通って画素領域内に至ることを特徴とする請求項1～5のいずれか1項に記載のアクティブマトリクス基板。

- [7] 第1走査電極部の行方向に位置する2つの端部のうち画素領域外にある方を第1の端部とし、第2走査電極部の行方向に位置する2つの端部のうち画素領域外にある方を第2の端部として、第1および第2の端部それぞれに切り込み部が形成されていることを特徴とする請求項6に記載のアクティブマトリクス基板。

- [8] 上記開口部は、行方向に延伸する形状であることを特徴とする請求項1～7のいずれか1項に記載のアクティブマトリクス基板。
- [9] データ信号線に沿って、該データ信号線と電氣的に接続するサブ配線が設けられ、該サブ配線が開口部上を通ることを特徴とする請求項1～8のいずれか1項に記載のアクティブマトリクス基板。
- [10] 上記サブ配線とデータ信号線とが開口部上において接続されていることを特徴とする請求項9に記載のアクティブマトリクス基板。
- [11] データ信号線の上記交差部の前後に接続されるバイパス配線が設けられ、該バイパス配線が開口部上を通ることを特徴とする請求項1～8のいずれか1項に記載のアクティブマトリクス基板。
- [12] 上記バイパス配線とデータ信号線とが開口部上において接続されていることを特徴とする請求項11に記載のアクティブマトリクス基板。
- [13] 第1および第2のトランジスタの上層に、無機層間絶縁膜と、これよりも厚い有機層間絶縁膜とが形成されていることを特徴とする請求項1～12のいずれか1項に記載のアクティブマトリクス基板。
- [14] 第1走査電極部の括れた部分および第2走査電極部の括れた部分それぞれの上層に、無機ゲート絶縁膜と、これよりも厚いゲート絶縁膜とが形成されていることを特徴とする請求項3または4に記載のアクティブマトリクス基板。
- [15] 請求項1～14のいずれか1項に記載のアクティブマトリクス基板を備えることを特徴とする液晶パネル。
- [16] アクティブマトリクス基板と対向する基板に形成されたブラックマトリクスが上記開口部と重なっていることを特徴とする請求項15記載の液晶パネル。
- [17] 請求項15記載の液晶パネルとそのドライバとを備えることを特徴とする液晶表示ユニット。
- [18] 請求項17記載の液晶表示ユニットと照明装置とを備えることを特徴とする液晶表示装置。
- [19] 請求項18記載の液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とするテレビジョン受像機。

[20] 行方向に伸びる走査信号線と、列方向に伸びるデータ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第1および第2トランジスタとを備え、各画素領域に、第1トランジスタに接続された第1の画素電極と、該第2トランジスタに接続された第2の画素電極とが設けられたアクティブマトリクス基板を含む液晶パネルを製造するための、液晶パネルの製造方法であって、

上記交差部近傍に位置する開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第1および第2走査電極部とを有する走査信号線を形成する第1の工程と、

第1走査電極部上に位置する第1トランジスタのドレイン電極と、該ドレイン電極を挟むように位置する第1トランジスタの2つのソース電極と、その一方のソース電極およびデータ信号線を接続し、開口部上に位置する第1の内側ソース延伸電極と、もう一方のソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第1の外側ソース延伸電極と、第2走査電極部上に位置する第2トランジスタのドレイン電極と、該ドレイン電極を挟むように位置する第2トランジスタの2つのソース電極と、その一方のソース電極およびデータ信号線を接続し、開口部上に位置する第2の内側ソース延伸電極と、もう一方のソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第2の外側ソース延伸電極とを形成する第2の工程とを含み、

さらに修正工程として、第1および第2の内側ソース延伸電極並びに第1および第2の外側ソース延伸電極のいずれかを切断する工程、データ信号線を、第1の外側ソース延伸電極との連結部分および第1走査電極部との交差部分の間で切断する工程、データ信号線を、第1の内側ソース延伸電極との連結部分および第1走査電極部との交差部分の間で切断する工程、データ信号線を、第2の内側ソース延伸電極との連結部分および第2走査電極部との交差部分の間で切断する工程、データ信号線を、第2の外側ソース延伸電極との連結部分および第2走査電極部との交差部分の間で切断する工程、第1走査電極部を、第1の外側ソース延伸電極および第1の内側ソース延伸電極の間隙下にある部分で切断する工程、第2走査電極部を、第2

の内側ソース延伸電極および第2の外側ソース延伸電極の間隙下にある部分で切断する工程の少なくとも1つを含むことを特徴とする液晶パネルの製造方法。

- [21] 第1の工程では、上記開口部を、画素領域外からデータ信号線の下を通して画素領域内に至るように形成し、

上記修正工程には、データ信号線あるいはこれに繋がるソース電極と走査信号線との短絡に起因する異常を検出するとともに、該データ信号線を、該データ信号線および該走査信号線の交差部近傍に位置する画素領域の第1の内側ソース延伸電極との連結部分および該画素領域の第2の内側ソース延伸電極との連結部分の間で切断することで、上記短絡が該走査信号線の第1走査電極部にあるのか第2走査電極部にあるのかを判定する工程と、上記短絡が第1走査電極部にある場合には、第1走査電極部を、その行方向に位置する2つの端部のうち画素領域外にある方で切断するとともに、第1の外側ソース延伸電極および第1の内側ソース延伸電極の間隙下にある部分で切断し、それでも上記異常が解消されない場合には、第1の外側ソース延伸電極あるいは第1の内側ソース延伸電極を切断し、上記短絡が第2走査電極部にある場合には、第2走査電極部を、その行方向に位置する2つの端部のうち画素領域外にある方で切断するとともに、第2の外側ソース延伸電極および第2の内側ソース延伸電極の間隙下にある部分で切断し、それでも上記異常が解消されない場合には、第2の外側ソース延伸電極あるいは第2の内側ソース延伸電極を切断する工程とが含まれることを特徴とする請求項20記載の液晶パネルの製造方法。


- [22] 行方向に伸びる走査信号線と、列方向に伸びるデータ信号線と、走査信号線およびデータ信号線の交差部近傍に形成され、該走査信号線をゲート電極とするとともに該データ信号線に接続された第1および第2トランジスタとを備え、各画素領域に、第1トランジスタに接続された第1の画素電極と、該第2トランジスタに接続された第2の画素電極とが設けられたアクティブマトリクス基板を含む液晶パネルを製造するための、液晶パネルの製造方法であって、

上記交差部近傍に位置する開口部と、該開口部の両側部分であり、開口部を介して列方向に向かい合う第1および第2走査電極部とを有する走査信号線を形成する第1の工程と、


第1および第2トランジスタの共通のソース電極として機能し、第1および第2走査電極部並びに開口部に重なる共通のソース電極と、該共通のソース電極およびデータ信号線を接続し、開口部上に位置する共通のソース延伸電極と、第1走査電極部上に位置する第1トランジスタのドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟む第1トランジスタのソース電極と、該ソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第1の外側ソース延伸電極と、第2走査電極部上に位置する第2トランジスタのドレイン電極と、上記共通のソース電極とともに該ドレイン電極を挟む第2トランジスタのソース電極と、該ソース電極およびデータ信号線を接続し、走査信号線の外部領域上に位置する第2の外側ソース延伸電極とを形成する第2の工程とを含み、

さらに修正工程として、上記共通のソース延伸電極並びに第1および第2の外側ソース延伸電極のいずれかを切断する工程、データ信号線を、第1の外側ソース延伸電極との連結部分および第1走査電極部との交差部分の間で切断する工程、データ信号線を、共通のソース延伸電極との連結部分および第1走査電極部との交差部分の間で切断する工程、データ信号線を、共通のソース延伸電極との連結部分および第2走査電極部との交差部分の間で切断する工程、データ信号線を、第2の外側ソース延伸電極との連結部分および第2走査電極部との交差部分の間で切断する工程、第1走査電極部を、第1の外側ソース延伸電極および共通のソース延伸電極の間隙下にある部分で切断する工程、第2走査電極部を、第2の外側ソース延伸電極および共通のソース延伸電極の間隙下にある部分で切断する工程の少なくとも1つを含むことを特徴とする液晶パネルの製造方法。


[図1]




[図3]




[図4]




[図5]




[図6]




[図9]



[図10]




[図11]




[図12]

十字線欠陥




SGリーク位置


[図13]




[図14]




[図15]




[図16]




[図17]




[図18]




[図19]




[図20]




[図21]




[図22]




[図23]




[図26]




[図27]




[図28]




[図29]




[図30]




[図31]




[図32]




[図33]



[図34]



[図35]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2008/053058

A. CLASSIFICATION OF SUBJECT MATTER

G02F1/1368(2006.01) i, G02F1/13(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G02F1/1368, G02F1/13

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2008
Kokai Jitsuyo Shinan Koho	1971-2008	Toroku Jitsuyo Shinan Koho	1994-2008

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	WO 2006-064789 A (Sharp Corp.), 22 June, 2006 (22.06.06), Full text; all drawings (particularly, Fig. 1) (Family: none)	1-22
A	JP 61-245136 A (Asahi Glass Co., Ltd.), 31 October, 1986 (31.10.86), Fig. 4 & EP 200138 A2 & US 4907861 A	1-22
A	JP 1-238170 A (Seiko Epson Corp.), 22 September, 1989 (22.09.89), Fig. 1 & EP 333151 A2 & US 5097297 A	1-22

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
28 March, 2008 (28.03.08)

Date of mailing of the international search report
15 April, 2008 (15.04.08)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2008/053058

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 5-232503 A (Hitachi, Ltd.), 10 September, 1993 (10.09.93), Fig. 1 (Family: none)	1-22
A	JP 11-119253 A (Sharp Corp.), 30 April, 1999 (30.04.99), Fig. 1 (Family: none)	1-22

A. 発明の属する分野の分類（国際特許分類（I P C））
Int.Cl. G02F1/1368 (2006.01)i, G02F1/13 (2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. G02F1/1368, G02F1/13

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 0 8 年
日本国実用新案登録公報	1 9 9 6 - 2 0 0 8 年
日本国登録実用新案公報	1 9 9 4 - 2 0 0 8 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	WO 2 0 0 6 - 0 6 4 7 8 9 A (シャープ株式会社) 2 0 0 6 . 0 6 . 2 2、全文、全図（特に図1）（ファミリーなし）	1-22
A	J P 6 1 - 2 4 5 1 3 6 A (旭硝子株式会社) 1 9 8 6 . 1 0 . 3 1、第4図 & E P 2 0 0 1 3 8 A 2 & U S 4 9 0 7 8 6 1 A	1-22

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

2 8 . 0 3 . 2 0 0 8

国際調査報告の発送日

1 5 . 0 4 . 2 0 0 8

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

山口 裕之

電話番号 03-3581-1101 内線 3293

2 L

2 9 1 3

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	J P 1-238170 A (セイコーエプソン株式会社) 1989.09.22、第1図 & EP 333151 A2 & US 5097297 A	1-22
A	J P 5-232503 A (株式会社日立製作所) 1993.09.10、図1 (ファミリーなし)	1-22
A	J P 11-119253 A (シャープ株式会社) 1999.04.30、図1 (ファミリーなし)	1-22