(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2014 年 3 月 13 日(13.03.2014)

WIPO | PCT

(10) 国際公開番号
WO 2014/038450 A1

(51) 国際特許分類:
G09G 5/00 (2006.01)　*G09G 3/20* (2006.01)
G06F 12/00 (2006.01)　*G09G 3/36* (2006.01)
G06F 13/38 (2006.01)

(21) 国際出願番号: PCT/JP2013/073017

(22) 国際出願日: 2013 年 8 月 28 日(28.08.2013)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2012-197796 2012 年 9 月 7 日(07.09.2012) JP

(71) 出願人: シャープ株式会社 (SHARP KABUSHIKI KAISHA) [JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町２２番２２号 Osaka (JP).

(72) 発明者: 朝井　淳毅 (ASAI, Junki). 前田　健次 (MAEDA, Kenji).

(74) 代理人: 特許業務法人原謙三国際特許事務所 (HARAKENZO WORLD PATENT & TRADEMARK); 〒5300041 大阪府大阪市北区天神橋２丁目北２番６号　大和南森町ビル Osaka (JP).


(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR,

[続葉有]

(54) **Title**: MEMORY CONTROL DEVICE, MOBILE TERMINAL, MEMORY CONTROL PROGRAM, AND COMPUTER-READABLE RECORDING MEDIUM

(54) 発明の名称 : メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体



2 Host processor (CPU)
3 LCD controller
31 Frame memory
32 Read-out reset control unit
34 Determination unit
35 Control register
AA Write-in data
BB VSS, BS HVBLK pulse, level signal
CC BTA, TE event REQ, ACK
DD Handshake
EE Read-out data

(57) **Abstract**: This memory control device comprises a read-out reset control unit (32) that: temporarily suspends a read-out operation at, or immediately before, a point in time when a read pointer (rp) catches up with a write pointer (wp) or when the wp catches up with the rp; and, at a predetermined point in time for resuming read-out, redoes the operation for reading out image data from a position where the read-out operation was started in a frame memory (31).

(57) 要約: 本発明のメモリ制御装置は、ｒｐ（リードポインタ）がｗｐ（ライトポインタ）に、または、ｗｐ（ライトポインタ）がｒｐ（リードポインタ）に追いつく時点もしくはその直前の時点で読み出し動作を一時停止し、所定の読み出し再開時点にて、フレームメモリ（３１）における読み出し動作が開始された位置から画像データの読み出し動作をやり直す読み出しリセット制御部（３２）と、を備える。

WO 2014/038450 A1

GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告（条約第 21 条(3)）

明　細　書

発明の名称 ：

メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体

技術分野

[0001] 本発明は、ホストプロセッサから転送されるデータをフレームメモリに対して書き込み、該フレームメモリに書き込まれたデータを読み出して、ＬＣＤ（Liquid Crystal Display）などの表示パネルへ転送する、メモリ制御装置、該メモリ制御装置を備えた携帯端末、メモリ制御プログラム、および、該メモリ制御プログラムを記録したコンピュータ読み取り可能な記録媒体に関する。

背景技術

[0002] 一般に、ホストプロセッサ（以下、単に「ホスト」という）からＬＣＤなどの表示パネルへ画像データを転送する場合、画像データは、ＬＣＤＣ（ＬＣＤ Controller）内のフレームメモリ（以下、単に「メモリ」という）に一時保存された後に表示パネルへ出力される。これにより、表示データの更新が無い時は、ホストから画像データを転送する必要が無くなる。

[0003] しかしながら、動画再生のようなシームレスな処理では、ホストからＬＣＤＣ（フレームバッファ）への画像データの入力（書き込み）とＬＣＤＣから表示パネルへの画像データの出力（読み出し）とがほぼ同時並行的に行われる。

[0004] このため、画像データの転送速度の差異を補償しきれない場合、メモリに格納中の不完全な画像データが表示パネルへ出力される、いわゆるティアリングと呼ばれる画像データの追い越し現象が発生する。また、ティアリングが発生した際の表示パネルへの不完全な画像データの出力は、画像表示時のチラつきの原因となってしまう。

[0005] このような、ティアリングを抑制する従来技術として、特許文献１に開示

されたフレームレート変換装置がある。このフレームレート変換装置は、共通のメモリに対して、データの入出力を行うメモリ制御手段と、メモリに対するデータの入出力の追い越しが発生するフレームを予測する追い越し予測手段と、追い越し予測手段によって、追い越しが発生すると予測された場合、メモリへの書き込みを停止するメモリ書き込み制御手段と、を備えている。

[0006] 一方、特許文献２には、バッファを更新するための方法が開示されている。この方法は、第１のプロセッサと第２のプロセッサの間の通信リンクを通じてタイミング情報を搬送するための方法である。また、同方法では、通信リンクは休止モードであり、タイミング情報を第２のプロセッサに搬送するために第１のプロセッサにおいて時間イベントをスケジューリングするようになっている。また、同方法では、時間イベントの発生時に第１のプロセッサによるリンクウェークアップを開始させ、第２のプロセッサにおいてリンクウェークアップを検出し、検出されたリンクウェークアップタイミングを用いて、搬送されたタイミング情報に関して第１のプロセッサと第２のプロセッサを同期化させるようになっている。

[0007] 次に、特許文献３には、メモリアクセス制御装置が開示されている。このメモリアクセス制御装置では、ライト処理回路が、上記メモリの書き込み可能領域が、上記メモリに書き込むデータサイズ以下であると判断したときに、データのライト処理を停止している。

先行技術文献

特許文献

[0008] 特許文献1：日本国公開特許公報「特開２００５－１２４１６７号（２００５年０５月１２日公開）」

特許文献2：日本国公開特許公報「特開２０１１－４１２９０号（２０１１年０２月２４日公開）」

特許文献3：日本国公開特許公報「特開２００７－３０４８３２号（２００７年１１月２２日公開）」

発明の概要

発明が解決しようとする課題

[0009] しかしながら、上記特許文献１～３に記載の技術には、以下の問題点がある。

[0010] 例えば、これらの技術では、上記のように、単一フレームのみのフレームバッファに、書き込みと読み出しとを同時並行的に行うようになっている。このため、表示用のフレームバッファでは、表示出力用の読み出しタイミングを停止させることができなかった。このため、これらの文献に記載の技術のように、

（１）ティアリングが発生すると予測されるタイミングまで待って、書き込みを開始するか、

（２）ティアリングが発生すると予測されるタイミングで書き込みを開始しようとした場合に、書き込みをあきらめるしかなかった。

[0011] 例えば、上記（１）の場合、ホストが表示用の画像データを更新するたびに、安全なタイミングまで待つことになり、最悪のケースでは、最大１フレーム分の待ち時間が発生してしまう可能性がある。また、その弊害として、画像データの更新のためのデータ転送が終了するまで、ホスト側のフレームバッファを解放できないため、仮にホスト側をダブルバッファ構造としても、次々回の画像データを作り始めるまでに、待ち時間が必要となり、コマ落ちが発生する原因になってしまうという問題点があった。また、次の画像データの更新がない場合にも、転送終了までホスト側の動作を停止させることができないため、一定時間無駄に電力を消費してしまうという問題点もあった。

[0012] 一方、上記（２）の場合、書き込みをあきらめるしかないため、コマ落ちが発生してしまうという問題点がある。

[0013] 本発明は、上記従来の問題点に鑑みなされたものであって、コマ落ちを回避し、無駄な消費電力を低減させ、仮にティアリングが発生しても目立たなくすることができるメモリ制御装置などを提供することを目的とする。

課題を解決するための手段

[0014] 上記の課題を解決するために、本発明の一態様に係るメモリ制御装置は、ホストから転送されるデータをフレームメモリに対して書き込む書き込み動作と、上記フレームメモリに書き込まれた上記データを読み出して表示制御部に転送する読み出し動作とを実行するメモリ制御装置であって、上記読み出し動作の開始から終了までの期間である読み出し期間、および、上記書き込み動作の開始から終了までの期間である書き込み期間、のそれぞれの長さが異なる場合に、上記フレームメモリにおける現時点での読み出し位置を示すリードポインタが、上記フレームメモリにおける現時点での書き込み位置を示すライトポインタに追いつく時点もしくはその直前の時点、または、上記ライトポインタが、上記リードポインタに追いつく時点もしくはその直前の時点を特定する追い越し時点特定手段と、上記追い越し時点特定手段によって特定された時点で上記読み出し動作を一時停止し、所定の読み出し再開時点にて、上記フレームメモリにおける上記読み出し動作が開始された位置から上記データの読み出し動作をやり直す処理を行う読み出しリセット制御手段と、を備えていることを特徴とする。

発明の効果

[0015] 本発明の一態様によれば、コマ落ちを回避し、無駄な消費電力を低減させ、追い越し現象を回避するための記録容量の増加を抑制することができるという効果を奏する。

[0016] 本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明で明白になるであろう。

図面の簡単な説明

[0017] [図1]本発明におけるメモリ制御装置の実施の一形態を示すブロック図である。

[図2]本発明における携帯端末（上記メモリ制御装置を備える）の実施の一形態を示すブロック図である。

[図3]上記メモリ制御装置の動作の例を示すタイミングチャートであり、（ａ）は、Ｔｉｎ＞Ｔｏｕｔの場合における書き込み動作の開始の時点が、危険期間にない場合の動作の例を示し、（ｂ）は、書き込み動作の開始の時点が、危険期間にある場合の動作の例を示す。

[図4]上記メモリ制御装置の動作の例を示すタイミングチャートであり、（ａ）は、Ｔｉｎ＜Ｔｏｕｔの場合における書き込み動作の開始の時点が、危険期間にない場合の動作の例を示し、（ｂ）は、書き込み動作の開始の時点が、危険期間にある場合の動作の例を示す。

[図5]ティアリングが発生したときの処理方法の例を示すタイミングチャートであり、（ａ）は、Ｔｉｎ＞Ｔｏｕｔの場合を示し、（ｂ）は、Ｔｉｎ＜Ｔｏｕｔの場合を示す。

[図6]上記メモリ制御装置に関し、Ｔｉｎ＞Ｔｏｕｔの場合における上記メモリ制御装置の特徴的な動作の一例を示すフローチャートである。

[図7]上記メモリ制御装置に関し、Ｔｉｎ＜Ｔｏｕｔの場合における上記メモリ制御装置の特徴的な動作の一例を示すフローチャートである。

発明を実施するための形態

[0018] 本発明の一実施形態について図１～図７に基づいて説明すれば、次の通りである。以下の特定の項目で説明する構成以外の構成については、必要に応じて説明を省略する場合があるが、他の項目で説明されている場合は、その構成と同じである。また、説明の便宜上、各項目に示した部材と同一の機能を有する部材については、同一の符号を付し、適宜その説明を省略する。

[0019] 〔画像転送システム１〕

まず、図１に基づき、本発明の実施の一形態である画像転送システム１について説明する。図１は、画像転送システム１の構成を示すブロック図である。

[0020] 図１に示すように、画像転送システム１は、ホストプロセッサ（ホスト、メモリ制御装置）２、ＬＣＤコントローラ（メモリ制御装置）３、および、ＬＣＤ（表示制御部）４を備える。本実施形態の画像転送システム１は、ホ

ストプロセッサ２から転送される画像データ（データ）を後述するフレームメモリ３１に対して書き込む書き込み動作と、フレームメモリ３１に書き込まれた画像データを読み出してＬＣＤ４に転送する読み出し動作とを実行する装置である。なお、本明細書においては、画像転送システム１からＬＣＤ４を除外した形態が、本発明のメモリ制御装置の実施の一形態に相当しているものとする。

[0021] （ホストプロセッサ２）

ホストプロセッサ２は、装置本体（例えば、図２に示す携帯端末１０など）のホストプロセッサ（ＣＰＵ；Central Processing Unit）であって、装置本体の全般的な制御（処理）を司るとともに、ＬＣＤ４に転送する画像データ、およびＲＥＱ（Request）信号などの各種の信号、handshakeフラグおよびＢＴＡ（Bus Turnaround；バス占有権）などの各種の制御コマンド、ならびに、ＶＳＳ（Vertical Sync Start）パケットおよびＢＳ（Blanking Start）パケットなどの各種パケットなどを、ＬＣＤコントローラ３に供給（転送）するものである。

[0022] （ＬＣＤコントローラ３）

ＬＣＤコントローラ３は、画像データの入出力機構、ホストプロセッサ２から転送される画像データのフレームメモリ３１への書き込み動作、および、フレームメモリ３１から画像データを読み出してＬＣＤ４に転送する読み出し動作などの各種処理を行うものである。

[0023] 図１に示すように、ＬＣＤコントローラ３は、フレームメモリ３１、読み出しリセット制御部（読み出しリセット制御手段）３２、判定部（追い越し時点特定手段）３４、制御レジスタ３５を少なくとも備える。

[0024] （フレームメモリ３１）

フレームメモリ３１は、ホストプロセッサ２から転送される１フレーム分の画像データを少なくとも格納できる画像メモリである。

[0025] （読み出しリセット制御部３２）

読み出しリセット制御部３２は、後述する判定部３４によって、読み出し

動作の動作速度＞書き込み動作の動作速度の場合（以下、Ｔｉｎ＞Ｔｏｕｔと記載）に、フレームメモリ３１における現時点での読み出し位置を示すリードポインタ（以下、単に「ｒｐ」と記載する）がフレームメモリ３１における現時点での書き込み位置を示すライトポインタ（以下、単に「ｗｐ」と記載する）に追いつく時点もしくはその直前の時点であると判定（特定）された場合に、特定された時点（ｒｐがｗｐに追いつく時点もしくはその直前の時点）で読み出し動作を一時停止し、所定の読み出し再開時点にて、フレームメモリ３１における読み出し動作が開始された位置から画像データの読み出し動作をやり直すようになっている。

[0026] より具体的には、読み出しリセット制御部３２は、読み出し動作を一旦中止し、書き込み動作を開始した時点からの出力遅延時間（＝Ｔｉｎ－Ｔｏｕｔまたは＝Ｔｉｎ－Ｔｏｕｔ＋所定のマージン）分待機してから、再度フレームの先頭から読み出し動作をやり直してＬＣＤ４に再転送する。この時、Ｖｓｙｎｃ情報をＬＣＤ４の液晶ドライバ（不図示）に再度転送することで、ゲートドライバ（不図示）をリセットし、ＬＣＤ４の液晶画面の最初のラインから再駆動する。

[0027] 一方、読み出しリセット制御部３２は、後述する判定部３４によって、読み出し動作の動作速度＜書き込み動作の動作速度の場合（以下、Ｔｉｎ＜Ｔｏｕｔと記載）に、ｗｐがｒｐに追いつく時点もしくはその直前の時点であると判定された場合に、特定された時点で読み出し動作を一時停止し、さらにその時点（読み出し再開時点）でフレームメモリ３１における読み出し動作が開始された位置から画像データの読み出し動作をやり直すようになっている。より具体的には、読み出しリセット制御部３２は、読み出し動作を一旦中止し、再度フレームの先頭から読み出し動作をやり直す。ＬＣＤ４の液晶パネル（不図示）には、途中のラインまで駆動電圧が注入されるが、再度先頭ラインから、同じ駆動電圧を注入して、フレームの最後まで駆動して、１フレーム分の駆動電圧を上書きする制御を行う。

[0028] なお、Ｔｉｎ＞Ｔｏｕｔの場合、「読み出し再開時点」は、読み出し動作

の開始の時点から、少なくとも上記書き込み期間と上記読み出し期間との差だけ遅延させた時点であっても良いし（Ｏｕｔｄｌｙ）、書き込み動作の終了の時点から読み出し期間だけさかのぼった時点（リセット後遅延時間）であっても良い。

[0029] 一方、Ｔｉｎ＜Ｔｏｕｔの場合、「読み出し再開時点」は、読み出し動作を一時停止した時点であることが好ましい。

[0030] （判定部３４）

判定部３４は、読み出し期間Ｔｏｕｔおよび書き込み期間Ｔｉｎのそれぞれの長さが異なる場合に危険期間内に書き込み動作の開始の時点が存在するか否かを判定する他、フレームメモリ３１におけるｒｐがｗｐに追いつく時点もしくはその直前の時点、または、ｗｐがｒｐに追いつく時点もしくはその直前の時点を特定（判定）するなど、各種判定処理を行うものである。

[0031] また、判定部３４がｒｐがｗｐに追いつく時点もしくはその直前の時点、または、ｗｐがｒｐに追いつく時点もしくはその直前の時点を特定するタイミングは、本実施形態では、Ｈｓｙｎｃの立下りの時点に設定しているが、これに限定されない。例えば、判定部３４が常時上記の時点を特定する構成を採用しても良い。

[0032] （制御レジスタ３５）

制御レジスタ３５は、ホストプロセッサ２からの各種制御コマンドを格納したり、格納している制御コマンドをホストプロセッサ２に送信したりするものである。制御コマンドとしては、各部（回路）でのパラメータの設定などに用いられる各種のデータ、たとえば、画像サイズ、ラインサイズ、周波数、転送待ち時間、危険期間を算出するための規定値などがあげられる。例えば、制御レジスタ３５が、ホストプロセッサ２に受け渡しする制御コマンドの例としては、handshakeフラグなどを例示することができる。

[0033] （handshakeフラグについて）

ホストプロセッサ２は画像データを転送しようとする時、制御レジスタ３５のhandshakeフラグの値を「０」から「１」に変化させ、ＬＣＤコントロー

ラ３へ要求情報を伝達する。一方、要求情報を受け取ったＬＣＤコントローラ３は、ホストプロセッサ２からのデータ転送の準備ができた時に、制御レジスタ３５のhandshakeフラグを「１」から「０」に戻し、ホストプロセッサ２へ許可情報を伝達する。ホストプロセッサ２は、要求情報を伝達してから制御レジスタ３５のhandshakeフラグをポーリングにより監視し、許可情報を受け取ったと認識したら、ホストプロセッサ２は、ＬＣＤコントローラ３への画像データの転送を開始する。通常、handshakeフラグの値が「１」になってから「０」に戻るまでの期間を調整することで、書き込み動作の開始の時点（ＤＳＩ入力の開始の時点）を遅延させることができる。

[0034] （ＬＣＤ４）

ＬＣＤ４は、ホストプロセッサ２からＬＣＤコントローラ３を介して転送される画像データを表示するものである。

[0035] なお、本実施形態のＬＣＤ４は、例えば、酸化物半導体を使った液晶パネル（以下「酸化物半導体液晶パネル」と記載。酸化物としては例えばインジウム、ガリウム、亜鉛から構成される酸化物など）であることが好ましい。

[0036] 〔画像転送システム１の特徴的な動作〕

（書き込み期間Ｔｉｎ＜読み出し期間Ｔｏｕｔの場合）

次に、図３、図５および図６に基づき、書き込み期間Ｔｉｎ＞読み出し期間Ｔｏｕｔの場合における、画像転送システム１の特徴的な動作について説明する。まず、画像転送システム１の特徴的な動作を説明する前に、以下の動作の説明において重要な用語の定義について説明する。

[0037] 「危険期間」（図３では、「危険」で示す）とは、読み出し動作の終了の時点を基準として、少なくとも読み出し期間Ｔｏｕｔと書き込み期間Ｔｉｎとの差に基づいて予め定めた期間である。なお、ここで「少なくとも」としているのは、危険期間＝（読み出し期間Ｔｏｕｔと書き込み期間Ｔｉｎとの差）＋（所定のマージン）の場合を考慮したものである。但し、以下の説明では、簡単のため、危険期間＝｜読み出し期間Ｔｏｕｔ－書き込み期間Ｔｉｎ｜＝書き込み期間Ｔｉｎ－読み出し期間Ｔｏｕｔであるものとして説明す

る。

[0038] また、「遅延時間」とは、読み出し期間Ｔｏｕｔと書き込み期間Ｔｉｎとの差に基づいて予め定めた期間である。なお、「遅延期間」は、読み出し期間Ｔｏｕｔと書き込み期間Ｔｉｎとの差以上の期間であるとこが好ましい。例えば、「遅延期間」＝｜読み出し期間Ｔｏｕｔ－書き込み期間Ｔｉｎ｜＋（所定のマージン）＝書き込み期間Ｔｉｎ－読み出し期間Ｔｏｕｔ＋（所定のマージン）であっても良い。なお、以下では、簡単のため、「遅延期間」＝｜読み出し期間Ｔｏｕｔ－書き込み期間Ｔｉｎ｜＝Ｔｉｎ－Ｔｏｕｔであるものとして説明する。

[0039] （危険期間内か否かの判定と読み出しリセット制御のフロー）

図３は、画像転送システム１の動作の例を示すタイミングチャートである。

[0040] まず、図３の（ａ）は、書き込み動作の開始の時点（同図に示す「ＤＳＩ入力」の下向き矢印の指す位置で示す時点、または、後述する画像データの書き込み動作に必ず先立って転送される情報を受信した時点）が、危険期間内にない場合の動作の例を示している。一方、図３の（ｂ）は、書き込み動作の開始の時点が、危険期間内にある場合の動作の例を示している。

[0041] 図３の（ｂ）に示す例は、読み出し動作の動作速度＞書き込み動作の動作速度の場合（Ｔｉｎ＞Ｔｏｕｔの場合）の動作を示している。このとき、判定部３４により書き込み動作の開始の時点が危険期間内に存在すると判定され、かつフレームメモリ３１におけるｒｐがｗｐに追いつく時点もしくはその直前の時点であると特定された場合、読み出しリセット制御部３２は、特定された時点（ｒｐがｗｐに追いつく時点もしくはその直前の時点）で読み出し動作を一時停止し、書き込み動作を開始した時点からの上記の遅延期間（Ｔｉｎ－Ｔｏｕｔ）分待機してから、フレームメモリ３１における読み出し動作が開始された位置から画像データの読み出し動作をやり直すようになっている。

[0042] なお、本実施形態では、ティアリングが発生する可能性が高い危険期間内

に書き込み動作の開始の時点が存在するか否かを事前に判定し、この危険期間内でのみ後述する読み出しリセット制御を行うものとして説明する。この形態では、危険期間内にないとき（ティアリングが発生する可能性が低いとき）には、読み出しリセット制御を行わないので、無駄な消費電力を消費しないようにすることができる。

[0043] しかしながら、判定部３４の動作において、危険期間内に書き込み動作の開始の時点が存在するか否かを判定するステップを必ずしも本実施形態のように介在させなくても良い。例えば、常時またはＨｓｙｎｃの立下りの時点のタイミングで、ｒｐがｗｐに追いつく時点もしくはその直前の時点を特定するようにすれば、危険期間内に書き込み動作の開始の時点が存在するか否かを事前に判定しておく必要はない。

[0044] （読み出しリセット制御のタイミングチャートについて）

次に、図５は、ティアリングが発生するときの処理方法（読み出しリセット制御）の一例を示すタイミングチャートであり、図５の（ａ）は、Ｔｉｎ＞Ｔｏｕｔの場合を示す。

[0045] 図５の（ａ）に示すグラフで、横軸の単位は、時間であり、縦軸の単位は、本実施形態では、フレームメモリ３１における画像データの書き込みまたは読み出しのライン数である。同図において、「ＶＷ」は、垂直同期期間の幅（ここでは、フレームメモリ３１に記録される画像データの総ライン数）を示し、「Ｔｖｐ＋Ｔｖｂ」は、垂直同期信号パルス期間と垂直バックポーチ期間との和の期間（ここでは、読み出し動作におけるライン数）を示す。

[0046] また、「ｒｐ」は、リードポインタ（フレームメモリ３１における現時点でのデータの読み出し位置）、「ｗｐ」は、ライトポインタ（フレームメモリ３１におけるデータの現時点での書き込み位置）である。

[0047] 同図に示すグラフは、時間の進行に対するｒｐおよびｗｐの推移を示している。また、ｒｐの破線のグラフ（紙面に対して左側のｒｐ）は、読み出しリセット制御の実行前の状態に対応しており、ｒｐの実線のグラフ（紙面に対して右側のｒｐ）は、読み出しリセット制御の実行後の状態に対応してい

る。

[0048] 同図に示すｗｐの実線のグラフは、ｒｐの破線のグラフと点Ｐ１にて交わっているが、これは、点Ｐ１においてテイアリングが発生することを示している。

[0049] ｒｐの実線のグラフは、読み出しリセット制御の実行後の状態に対応しており、横軸から正の方向にＶＷだけ離れた横軸に平行な直線（破線）上の点で交わっており、フレームの先頭からの読み出し動作のやり直しによりテイアリングが発生しないことを示している。

[0050] なお、同図に示す「Ｏｕｔｄｌｙ」は、画像データの読み出し動作が開始されてから、読み出し動作をやり直す際の画像データの読み出し動作の開始まで期間を示す。

[0051] また、「リセット後遅延時間」は、書き込み動作の終了の時点から読み出し期間だけさかのぼった時点と、上記点Ｐ１の時点との間の時間を示す。

[0052] 以上のように上記「Ｏｕｔｄｌｙ」または「リセット後遅延時間」を設定することにより、ホストプロセッサ２を待たせることなくテイアリングを回避することができ、仮にティアリングが発生しても再度ティアリングの無いデータを再出力して表示することができ目立たなくすることができる。

[0053] （読み出しリセット制御の全体フロー）

次に、図６に基づき、Ｔｉｎ＞Ｔｏｕｔの場合におけるＬＣＤコントローラ３側の読み出しリセット制御の全体フローについて説明する。図６は、画像転送システム１の動作に関し、ＬＣＤコントローラ３側の読み出しリセット制御の一例を示すフローチャートである。

[0054] 同図に示すステップＳ７１（以下、単に「Ｓ７１」のように記載する）では、ＬＣＤコントローラ３は、ホストプロセッサ２からの画像入力開始イベントの発生を待ちＳ７２に進む。「画像入力開始イベント」とは、例えば、画像データの書き込み動作に必ず先立って転送される情報の受信のことである。本実施形態では、その一例として、該情報が、ＭＩＰＩ（Mobile Industry Processor Interface）ビデオモードのＤＳＩ（Display Serial Interfac

e）ビデオモードにおけるＶＳＳ（Vertical Sync Start）パケットである場合について説明するが、これに限定されない。

[0055] 例えば、「データの書き込み動作に必ず先立って転送される情報」の具体例としては、その他、ＭＩＰＩコマンドモードのＤＣＳ（display command set）コマンドにおけるwrite memory startコマンド、パラレル／ＬＶＤＳ（Low-Voltage Differential Signaling）入力における垂直同期信号Ｖｓｙｎｃの開始、ＤＰ（Display Port）におけるＢＳ（Blanking Start）パケットなどを例示することができる。

[0056] Ｓ７２では、判定部３４が、書き込み動作の開始の時点（図３、４に示すＤＳＩ入力の下向きの矢印の時点）が、危険期間内にあるか否かを判定する。その結果、書き込み動作の開始の時点が危険期間内にある場合、Ｓ７３に進む（ＹＥＳ）。一方、書き込み動作の開始の時点が危険期間内にない場合、Ｓ７１に戻る（ＮＯ）。

[0057] なお、上述したように、上記のＳ７２の動作は存在していても存在していなくても良い。例えば、Ｓ７２の動作が不要な場合は、Ｓ７１から直接Ｓ７３に進むフローを採用すれば良い。また、このＳ７１から直接Ｓ７３に進むフローでは、判定部３４は、Ｈｓｙｎｃの立下りの時点または常時ｒｐとｗｐを監視するようにする。

[0058] Ｓ７３では、判定部３４が、Ｈｓｙｎｃの立下りの時点でフレームメモリ３１におけるｒｐがｗｐに追いつく時点（もしくはその直前の時点）が特定（判定）された場合には、Ｓ７４に進む。一方、ｒｐがｗｐに追いつく時点（もしくはその直前の時点）が特定（判定）されていない場合には、再びＳ７３に戻る。

[0059] Ｓ７４では、読み出しリセット制御部３２は、画像データをＬＣＤコントローラ３に転送する際のラインアドレスを生成するラインカウンタを一時停止させることで、読み出し動作の開始の時点を一時停止させ、Ｓ７５に進む。

[0060] Ｓ７５で、画像転送システム１は、書き込み動作を開始した時点からの遅

延時間（Ｔｉｎ－Ｔｏｕｔ）分待ってから再度フレームの先頭から読み出し動作をやり直す。

[0061] より具体的には、ｒｐがｗｐに追いついた時（ティアリングが発生した時）、読み出し動作を一旦中止し、再度フレームの先頭から読み出し動作をＬＣＤ４の液晶ドライバ（不図示）に再転送する。

[0062] この時、Ｖｓｙｎｃ信号に関する情報（Ｖｓｙｎｃ情報）をＬＣＤ４の液晶ドライバに再度転送することで、ゲートドライバをリセットし、ＬＣＤ４の最初のラインから再駆動する。このとき、ＬＣＤ４には、途中のラインまで駆動電圧（各画素の画素値）が注入されるが、再度先頭ラインから、同じ駆動電圧を注入して、フレームの最後まで駆動して、１フレーム分の駆動電圧を上書きするようにする。

[0063] （書き込み期間Ｔｉｎ＜読み出し期間Ｔｏｕｔの場合）

次に、図４、図５および図７に基づき、書き込み期間Ｔｉｎ＜読み出し期間Ｔｏｕｔの場合における、画像転送システム１の特徴的な動作について説明する。

[0064] （危険期間内か否かの判定と読み出しリセット制御のフロー）

図４は、画像転送システム１の動作の例を示すタイミングチャートである。

[0065] まず、図４の（ａ）は、書き込み動作の開始の時点（同図に示す「ＤＳＩ入力」の下向き矢印の指す位置で示す時点、または、上述した画像データの書き込み動作に必ず先立って転送される情報を受信した時点）が、危険期間内にない場合の動作の例を示している。一方、図４の（ｂ）は、書き込み動作の開始の時点が、危険期間内にある場合の動作の例を示している。

[0066] 図４の（ｂ）に示す例は、読み出し動作の動作速度＜書き込み動作の動作速度の場合（Ｔｉｎ＜Ｔｏｕｔの場合）の動作を示している。このとき、判定部３４により書き込み動作の開始の時点が危険期間内に存在すると判定され、かつフレームメモリ３１におけるｗｐがｒｐに追いつく時点もしくはその直前の時点が特定された場合、読み出しリセット制御部３２は、ｗｐがｒ

ｐに追いつく時点もしくはその直前の時点で読み出し動作を一時停止し、直ぐにフレームメモリ３１における読み出し動作が開始された位置から画像データの読み出し動作をやり直すようになっている。

[0067] （読み出しリセット制御のタイミングチャートについて）

次に、図５の（ｂ）は、Ｔｉｎ＜Ｔｏｕｔの場合におけるティアリングが発生するときの処理方法（読み出しリセット制御）の一例を示すタイミングチャートである。

[0068] 図５の（ｂ）に示すグラフは、時間の進行に対するｒｐおよびｗｐの推移を示している。また、ｒｐの実線のグラフ（紙面に対して左側のグラフ、以下、「左のグラフ」と呼ぶ）は、読み出しリセット制御の実行前の状態に対応しており、ｒｐの実線のグラフ（紙面に対して右側のグラフ、以下、「右のグラフ」と呼ぶ）は、読み出しリセット制御の実行後の状態に対応している。

[0069] 同図に示すｗｐの破線のグラフは、ｒｐの左のグラフと点Ｐ２にて交わっているが、これは、点Ｐ２においてテイアリングが発生することを示している。

[0070] ｒｐの右のグラフは、読み出しリセット制御の実行後の状態に対応しており、フレームの先頭からの読み出し動作のやり直しによりテイアリングが発生しないことを示している。

[0071] なお、Ｔｉｎ＜Ｔｏｕｔの場合は、読み出し動作を遅延させる必要はないため、Ｔｉｎ＞Ｔｏｕｔの場合のように「Ｏｕｔｄｌｙ」または「リセット後遅延時間」を設定する必要はなく、ｗｐがｒｐに追いつく時点もしくはその直前の時点で直ぐに読み出しリセット制御を実行すれば良い（但し、本実施形態の画像転送システム１では、読み出し再開の指令から実際に読み出しが再開されるのはＴｖｐ＋Ｔｖｂ分遅延するので、この分の遅延は生じる）。

[0072] （読み出しリセット制御の全体フロー）

次に、図７に基づき、書き込み期間Ｔｉｎ＜読み出し期間Ｔｏｕｔの場合

におけるＬＣＤコントローラ３側の読み出しリセット制御の全体フローについて説明する。図７は、画像転送システム１の動作に関し、Ｔｉｎ＜Ｔｏｕｔの場合におけるＬＣＤコントローラ３側の読み出しリセット制御の一例を示すフローチャートである。

[0073] 同図に示すＳ８１では、ＬＣＤコントローラ３は、ホストプロセッサ２からの画像入力開始要求を待ちＳ８２に進む。

[0074] Ｓ８２では、ＬＣＤコントローラ３は、ホストプロセッサ２からの「画像入力開始イベント」を待ち、Ｓ８３に進む。「画像入力開始イベント」（本実施形態では、上記のＶＳＳパケット）については上述したとおりである。

[0075] Ｓ８３では、判定部３４が、書き込み動作の開始の時点（図３、４に示すＤＳＩ入力の下向きの矢印の時点）が、危険期間内にあるか否かを判定する。その結果、書き込み動作の開始の時点が危険期間内にある場合、Ｓ８４に進む（ＹＥＳ）。一方、書き込み動作の開始の時点が危険期間内にない場合、Ｓ８１に戻る（ＮＯ）。

[0076] なお、上述したように、上記のＳ８３の動作は存在していても存在していなくても良い。例えば、Ｓ８３の動作が不要な場合は、Ｓ８２から直接Ｓ８４に進むフローを採用すれば良い。また、このＳ８２から直接Ｓ８４に進むフローでは、判定部３４は、Ｈｓｙｎｃの立下りの時点または常時ｒｐとｗｐを監視するようにする。

[0077] Ｓ８４では、判定部３４が、フレームメモリ３１におけるｗｐがｒｐに追いつく時点（もしくはその直前の時点）であると特定（判定）した場合には、Ｓ８５に進む。一方、ｗｐがｒｐに追いつく時点（もしくはその直前の時点）であると特定（判定）されていない場合には、再びＳ８４に戻る。

[0078] Ｓ８５では、読み出しリセット制御部３２は、画像データをＬＣＤコントローラ３に転送する際のラインアドレスを生成するラインカウンタを一時停止させることで、読み出し動作の開始の時点を一時停止させ、Ｓ８６に進む。

[0079] Ｓ８６で、画像転送システム１は、判定部３４がｗｐがｒｐに追いつく時

点（もしくはその直前の時点）であると特定（判定）した場合に、直ぐに再度フレームの先頭から読み出し動作をやり直す。

[0080] より具体的には、ｗｐがｒｐに追いついた時（ティアリングが発生した時）、読み出し動作を一旦中止し、再度フレームの先頭から読み出し動作をＬＣＤ４の液晶ドライバ（不図示）に再転送する。

[0081] この時、Ｖｓｙｎｃ信号に関する情報（Ｖｓｙｎｃ情報）をＬＣＤ４の液晶ドライバに再度転送することで、ゲートドライバをリセットし、ＬＣＤ４の最初のラインから再駆動する。このとき、ＬＣＤ４には、途中のラインまで駆動電圧（各画素の画素値）が注入されるが、再度先頭ラインから、同じ駆動電圧を注入して、フレームの最後まで駆動して、１フレーム分の駆動電圧を上書きするようにする。

[0082] （画像転送システム１の効果）

画像転送システム１によれば、単一フレームのフレームメモリ３１（１面）のみで、ホストプロセッサ２には一切待たせる（画像データの転送を待機させる）こと無く、いつでも書き込み動作を実行させることができる。ホストプロセッサ２が待つ必要が無いため、ジャダーの発生を抑制し、コマ落ちを防止でき、ホストプロセッサ２側を寝かせる時間が長くでき、全体の消費電力を下げることができる。また、書き込み動作が読み出し動作より遅い場合も、読み出し動作の開始の時点を遅らせる必要がない。

[0083] さらに、仮にティアリングが発生しても、フレームメモリ３１における読み出し動作が開始された位置からデータの読み出し動作をやり直すことで、ティアリングを目立たなくすることができる。

[0084] 以上により、コマ落ちを回避し、無駄な消費電力を低減させ、仮にティアリングが発生しても目立たなくすることができる。

[0085] また、ホストプロセッサ２の描画更新とＬＣＤ４の液晶駆動が重なった時、垂直同期信号（Ｖｓｙｎｃ）の周期が均一にならないが、描画更新が終われば数フレーム駆動して自動的に駆動周期を遅くする酸化物半導体液晶パネルには適した駆動方法となっている。

[0086] 〔携帯端末１０〕

次に、図２に基づき、本発明の他の実施形態である携帯端末１０について説明する。図２は、上記の画像転送システム１を備えた携帯端末１０の全体構成を示すブロック図である。

[0087] 同図に示すように、携帯端末１０は、上記の画像転送システム１以外にも、ＳＤＲＡＭ、Ｆｌａｓｈ Ｍｅｍｏｒｙ、カメラセンサ、カメラＩＳＰ、ＲＦ、アナログベースバンド、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＷＬＡＮ、ＧＰＳ（Global Positioning System）、ＤＴＶチューナ、キー、各種センサなどを備えているが、画像転送システム１以外の構成は、本発明の本質とはあまり関係がないので、ここでは説明を省略する。

[0088] （携帯端末１０の効果）

本実施形態の携帯端末１０は、上記の画像転送システム１を備えているため、コマ落ちを回避し、ホストプロセッサ２の待ち時間の際の電力消費などのような無駄な消費電力を低減させ、仮にティアリングが発生しても目立たなくすることができる携帯端末を実現できる。なお、その他の効果については、上記の（画像転送システム１の効果）の項目で説明したとおりであるのでここでは省略する。

[0089] 〔ソフトウェアによる実現例〕

最後に、画像転送システム１の各ブロック、特にＬＣＤコントローラ３の各ブロックは、集積回路（ＩＣチップ）上に形成された論理回路によってハードウェア的に実現してもよいし、ＣＰＵ（Central Processing Unit）を用いてソフトウェア的に実現してもよい。

[0090] 後者の場合、画像転送システム１は、各機能を実現するプログラムの命令を実行するＣＰＵ、上記プログラムを格納したＲＯＭ（Read Only Memory）、上記プログラムを展開するＲＡＭ（Random Access Memory）、上記プログラムおよび各種データを格納するメモリ等の記憶装置（記録媒体）などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアである画像転送システム１の制御プログラムのプログラムコード（実行形式

プログラム、中間コードプログラム、ソースプログラム）をコンピュータで読み取り可能に記録した記録媒体を、上記画像転送システム１に供給し、そのコンピュータ（またはＣＰＵやＭＰＵ）が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。

[0091] 上記記録媒体としては、一時的でない有形の媒体（non-transitory tangible medium）、例えば、磁気テープやカセットテープ等のテープ類、フロッピー（登録商標）ディスク／ハードディスク等の磁気ディスクやＣＤ－ＲＯＭ／ＭＯ／ＭＤ／ＤＶＤ／ＣＤ－Ｒ等の光ディスクを含むディスク類、ＩＣカード（メモリカードを含む）／光カード等のカード類、マスクＲＯＭ／ＥＰＲＯＭ／ＥＥＰＲＯＭ（登録商標）／フラッシュＲＯＭ等の半導体メモリ類、あるいはＰＬＤ（Programmable logic device）やＦＰＧＡ（Field Programmable Gate Array）等の論理回路類などを用いることができる。

[0092] また、画像転送システム１を通信ネットワークと接続可能に構成し、上記プログラムコードを、通信ネットワークを介して供給してもよい。この通信ネットワークは、プログラムコードを伝送可能であればよく、特に限定されない。例えば、インターネット、イントラネット、エキストラネット、ＬＡＮ、ＩＳＤＮ、ＶＡＮ、ＣＡＴＶ通信網、仮想専用網（Virtual Private Network）、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、この通信ネットワークを構成する伝送媒体も、プログラムコードを伝送可能な媒体であればよく、特定の構成または種類のものに限定されない。例えば、ＩＥＥＥ１３９４、ＵＳＢ、電力線搬送、ケーブルＴＶ回線、電話線、ＡＤＳＬ（Asymmetric Digital Subscriber Line）回線等の有線でも、ＩｒＤＡやリモコンのような赤外線、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＩＥＥＥ８０２．１１無線、ＨＤＲ（High Data Rate）、ＮＦＣ（Near Field Communication）、ＤＬＮＡ（Digital Living Network Alliance）（登録商標）、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。

[0093] 〔まとめ〕

本発明の態様１に係るメモリ制御装置は、ホストから転送されるデータをフレームメモリに対して書き込む書き込み動作と、上記フレームメモリに書き込まれた上記データを読み出して表示制御部に転送する読み出し動作とを実行するメモリ制御装置であって、上記読み出し動作の開始から終了までの期間である読み出し期間、および、上記書き込み動作の開始から終了までの期間である書き込み期間、のそれぞれの長さが異なる場合に、上記フレームメモリにおける現時点での読み出し位置を示すリードポインタが、上記フレームメモリにおける現時点での書き込み位置を示すライトポインタに追いつく時点もしくはその直前の時点、または、上記ライトポインタが、上記リードポインタに追いつく時点もしくはその直前の時点を特定する追い越し時点特定手段と、上記追い越し時点特定手段によって特定された時点で上記読み出し動作を一時停止し、所定の読み出し再開時点にて、上記フレームメモリにおける上記読み出し動作が開始された位置から上記データの読み出し動作をやり直す処理を行う読み出しリセット制御手段と、を備えていることが好ましい。

[0094] 上記構成によれば、読み出し動作の動作速度＞書き込み動作の動作速度の場合、または、読み出し動作の動作速度＜書き込み動作の動作速度の場合に、フレームメモリにおける現時点での読み出し位置を示すリードポインタ（以下、単に「ｒｐ」と記載する）がフレームメモリにおける現時点での書き込み位置を示すライトポインタ（以下、単に「ｗｐ」と記載する）に追いつく時点もしくはその直前の時点、または、ｗｐがｒｐに追いつく時点もしくはその直前の時点で読み出し動作を一時停止し、所定の読み出し再開時点にて、フレームメモリにおける読み出し動作が開始された位置からデータの読み出し動作をやり直す。

[0095] これにより、単一フレームのフレームメモリ（１面）のみで、ホストには一切待たせること無く、いつでも書き込み動作を実行させることができる。ホストが待つ必要が無いため、ジャダーの発生を抑制し、コマ落ちを防止で

き、ホスト側を寝かせる時間が長くでき、全体の消費電力を下げることができる。また、書き込み動作が読み出し動作より遅い場合も、読み出し動作の開始の時点を遅らせる必要がない。

[0096] さらに、仮にティアリングが発生しても、フレームメモリにおける読み出し動作が開始された位置からデータの読み出し動作を（そのデータの先頭から）やり直すことで、ティアリングを目立たなくすることができる。

[0097] 以上により、コマ落ちを回避し、無駄な消費電力を低減させ、仮にティアリングが発生しても目立たなくすることができる。

[0098] また、本発明の態様２に係るメモリ制御装置は、上記態様１において、上記読み出し動作の動作速度が上記書き込み動作の動作速度よりも速い場合に、上記読み出し再開時点は、上記読み出し動作の開始の時点から、少なくとも上記書き込み期間と上記読み出し期間との差だけ遅延させた時点であっても良い。

[0099] 上記の構成によれば、読み出し動作の動作速度＞書き込み動作の動作速度の場合に、ティアリングの回避のためにホストを待たせる必要がなく、仮にティアリングが発生しても目立たなくすることができる。

[0100] また、本発明の態様３に係るメモリ制御装置は、上記態様１において、上記読み出し動作の動作速度が上記書き込み動作の動作速度よりも速い場合に、上記読み出し再開時点は、上記書き込み動作の終了の時点から上記読み出し期間だけさかのぼった時点であっても良い。

[0101] 上記の構成によれば、読み出し動作の動作速度＞書き込み動作の動作速度の場合に、ティアリングの回避のためにホストを待たせる必要がなく、仮にティアリングが発生しても目立たなくすることができる。

[0102] また、本発明の態様４に係るメモリ制御装置は、上記態様１において、上記書き込み動作の動作速度が上記読み出し動作の動作速度よりも速い場合に、上記読み出し再開時点は、上記読み出し動作を一時停止した時点であっても良い。

[0103] 上記の構成によれば、読み出し動作の動作速度＜書き込み動作の動作速度

の場合に、ティアリングの回避のためにホストを待たせる必要がなく、仮にティアリングが発生しても目立たなくすることができる。

[0104] また、本発明の態様５に係るメモリ制御装置は、上記態様１～４のいずれかにおいて、上記リセット制御手段は、上記データの読み出し動作をやり直す際に、垂直同期信号を再送信する処理を行っても良い。

[0105] 上記構成によれば、垂直同期信号（以下、単に「Ｖｓｙｎｃ」という）を再送信することで、表示制御部をリセットし、フレームメモリにおける読み出し動作が開始された位置からデータの読み出し動作をやり直させることができる。

[0106] また、本発明の一態様６に係る携帯端末は、上記態様１～５のいずれかのメモリ制御装置を備えていることが好ましい。

[0107] 上記構成によれば、コマ落ちを回避し、無駄な消費電力を低減させ、仮にティアリングが発生しても目立たなくすることができる携帯端末を実現できる。

[0108] 〔付記事項〕

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。

産業上の利用可能性

[0109] 本発明は、ホストプロセッサから転送されるデータをフレームメモリに対して書き込む書き込み動作と、フレームメモリに書き込まれたデータを読み出して表示パネルに転送する読み出し動作とを実行するメモリ制御装置などに適用することができる。

符号の説明

[0110] １ 画像転送システム

２　ホストプロセッサ（ホスト、メモリ制御装置）

３　ＬＣＤコントローラ（メモリ制御装置）

４　ＬＣＤ（表示制御部）

１０　携帯端末

３１　フレームメモリ

３２　読み出しリセット制御部（読み出しリセット制御手段）

３４　判定部（追い越し時点特定手段）

Ｔｉｎ　書き込み期間

Ｔｏｕｔ　読み出し期間

請求の範囲

[請求項1] ホストから転送されるデータをフレームメモリに対して書き込む書き込み動作と、上記フレームメモリに書き込まれた上記データを読み出して表示制御部に転送する読み出し動作とを実行するメモリ制御装置であって、

上記読み出し動作の開始から終了までの期間である読み出し期間、および、上記書き込み動作の開始から終了までの期間である書き込み期間、のそれぞれの長さが異なる場合に、上記フレームメモリにおける現時点での読み出し位置を示すリードポインタが、上記フレームメモリにおける現時点での書き込み位置を示すライトポインタに追いつく時点もしくはその直前の時点、または、上記ライトポインタが、上記リードポインタに追いつく時点もしくはその直前の時点を特定する追い越し時点特定手段と、

上記追い越し時点特定手段によって特定された時点で上記読み出し動作を一時停止し、

所定の読み出し再開時点にて、上記フレームメモリにおける上記読み出し動作が開始された位置から上記データの読み出し動作をやり直す処理を行う読み出しリセット制御手段と、を備えていることを特徴とするメモリ制御装置。

[請求項2] 上記読み出し動作の動作速度が上記書き込み動作の動作速度よりも速い場合に、

上記読み出し再開時点は、上記読み出し動作の開始の時点から、少なくとも上記書き込み期間と上記読み出し期間との差だけ遅延させた時点であることを特徴とする請求項１に記載のメモリ制御装置。

[請求項3] 上記読み出し動作の動作速度が上記書き込み動作の動作速度よりも速い場合に、

上記読み出し再開時点は、上記書き込み動作の終了の時点から上記読み出し期間だけさかのぼった時点であることを特徴とする請求項１

に記載のメモリ制御装置。

[請求項4] 上記書き込み動作の動作速度が上記読み出し動作の動作速度よりも速い場合に、

上記読み出し再開時点は、上記読み出し動作を一時停止した時点であることを特徴とする請求項１に記載のメモリ制御装置。

[請求項5] 上記リセット制御手段は、


上記データの読み出し動作をやり直す際に、垂直同期信号を再送信する処理を行うことを特徴とする請求項１から４までのいずれか１項に記載のメモリ制御装置。

[請求項6] 請求項１から５までのいずれか１項に記載のメモリ制御装置を備えていることを特徴とする携帯端末。


[請求項7] 請求項１から５のいずれか１項に記載のメモリ制御装置としてコンピュータを機能させるためのメモリ制御プログラムであって、コンピュータを上記各手段として機能させるためのメモリ制御プログラム。

[請求項8] 請求項７に記載の上記メモリ制御プログラムを記録したコンピュータ読み取り可能な記録媒体。


[図1]


1
2
ホストプロセッサ（CPU）
3
LCDコントローラ
31
フレームメモリ
32
読み出しリセット制御部
34
判定部
35
制御レジスタ
4
LCD
書き込みデータ
読み出しデータ
VSS, BS
HVBLKパルス・
レベル信号
BTA, TEイベント
REQ, ACK
Handshake


[図2]


10
1
2
3
4
カメラセンサ
LCD
カメラISP
LCDコントローラ
Flash Memory
ホストプロセッサ
(CPU)
各種センサ
SDRAM
キー
アナログ
ベースバンド
Bluetooth
WLAN GPS
DTVチューナ
RF


[図3]


（ａ）
実際はマージンを持って出力TG基準で設定
危険
《Tin>Toutの時》
Tin
Tout
TG Vsync
TG DE
TGラインカウンタ
DSI入力
Tin
（ｂ）
危険
Vsyncを再度出し直し
Tin
出力遅延分待ってから
フレームの先頭から読み出し再開
設定VF期間
Tout
rpがwpに
追いついたら
Tin


[図4]


（ａ）
実際はマージンを持って出力TG基準で設定
《Tin<Toutの時》
危険
Tin
Tout
設定VF期間
TG Vsync
TG DE
DSI入力
Tin
（ｂ）
実際はマージンを持って出力TG基準で設定
Vsyncを再度出し直し
《Tin<Toutの時》
危険
Tin
Tout
設定VF期間
TG Vsync
wpがrpに
追いついたら
フレームの先頭から読み出し再開
TG DE
DSI入力
Tin


[図5]


(a)
Tvp+Tvb
Tin
Tout
P1
VW
rp
wp
rp
リードポインタがホストのライトポインタに追いついたら（一致したら）、出力遅延（Outdly）分待ってから、再度Vを最初からやり直す。Vsyncも再度出し直す。
リセット後遅延時間
Outdly
Vsync
Tvp+Tvb
(b)
Tvp+Tvb
Tin
Tout
P2
ホストのライトポインタがリードポインタに追いついたら（一致したら）、再度Vを最初からやり直す。Vsyncも再度出し直す。
VW
rp
wp
rp
Tvp+Tvb
Vsync

[図6]


Tin>Toutの場合
S71
画像入力開始イベント待ち
(VSSパケット待ち)
S72
危険期間内?
NO
YES
S73
rpがwpに
追いついた?
NO
YES
S74
読み出しを一時停止
S75
出力遅延時間分待ってから
再度フレームの先頭から
読み出し再開。
Vsyncも再度出し直す。

[図7]


Tin<Toutの場合
S81
画像入力開始要求待ち
S82
画像入力開始イベント待ち
(VSSパケット待ち)
S83
危険期間内?
NO
YES
S84
wpがrpに
追いついた?
NO
YES
S85
読み出しを一時停止
S86
再度フレームの先頭から
読み出し再開。
Vsyncも再度出し直す。

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2013/073017

A. CLASSIFICATION OF SUBJECT MATTER
G09G5/00(2006.01)i, *G06F12/00*(2006.01)i, *G06F13/38*(2006.01)i, *G09G3/20*(2006.01)i, *G09G3/36*(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
G09G5/00, G06F12/00, G06F13/38, G09G3/20, G09G3/36

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2013
Kokai Jitsuyo Shinan Koho 1971-2013 Toroku Jitsuyo Shinan Koho 1994-2013

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2009-258416 A (Canon Inc.), 05 November 2009 (05.11.2009), paragraphs [0002] to [0003] (Family: none)	1-8
A	JP 2008-154011 A (Matsushita Electric Industrial Co., Ltd.), 03 July 2008 (03.07.2008), paragraphs [0066] to [0078]; fig. 3 to 5 & US 2008/0211962 A1	1-8
A	JP 2004-94239 A (Matsushita Electric Industrial Co., Ltd.), 25 March 2004 (25.03.2004), paragraphs [0051] to [0083]; fig. 1 to 9 & US 2004/0061530 A1 & CN 1484438 A	1-8

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
15 November, 2013 (15.11.13)	26 November, 2013 (26.11.13)
Name and mailing address of the ISA/ Japanese Patent Office Facsimile No.	Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2013/073017

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2001-13934 A (Hitachi, Ltd.), 19 January 2001 (19.01.2001), entire text; all drawings (Family: none)	1-8
A	JP 2001-67060 A (Sony Corp.), 16 March 2001 (16.03.2001), claim 1; paragraphs [0022] to [0051], [0058] to [0086]; fig. 3 to 5, 8 to 12 & US 6538700 B1 & KR 10-2001-0007528 A	1-8
A	JP 9-46547 A (Sony Corp.), 14 February 1997 (14.02.1997), entire text; all drawings (Family: none)	1-8
A	JP 6-284311 A (Matsushita Electric Industrial Co., Ltd.), 07 October 1994 (07.10.1994), entire text; all drawings (Family: none)	1-8

国際調査報告

国際出願番号　ＰＣＴ／ＪＰ２０１３／０７３０１７

Ａ．　発明の属する分野の分類（国際特許分類（ＩＰＣ））

Int.Cl.　G09G5/00(2006.01)i, G06F12/00(2006.01)i, G06F13/38(2006.01)i, G09G3/20(2006.01)i, G09G3/36(2006.01)i

Ｂ．　調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

Int.Cl.　G09G5/00, G06F12/00, G06F13/38, G09G3/20, G09G3/36

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０１３年
日本国実用新案登録公報	１９９６－２０１３年
日本国登録実用新案公報	１９９４－２０１３年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

Ｃ．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
A	JP 2009-258416 A (キヤノン株式会社) 2009.11.05, 【0002】-【0003】 (ファミリーなし)	1-8
A	JP 2008-154011 A (松下電器産業株式会社) 2008.07.03, 【0066】-【0078】, 図 3-5 & US 2008/0211962 A1	1-8
A	JP 2004-94239 A (松下電器産業株式会社) 2004.03.25, 【0051】-【0083】, 図 1-9 & US 2004/0061530 A1 & CN 1484438 A	1-8

☑　Ｃ欄の続きにも文献が列挙されている。

☐　パテントファミリーに関する別紙を参照。

＊　引用文献のカテゴリー
「Ａ」特に関連のある文献ではなく、一般的技術水準を示すもの
「Ｅ」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「Ｌ」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「Ｏ」口頭による開示、使用、展示等に言及する文献
「Ｐ」国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
「Ｔ」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「Ｘ」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Ｙ」特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「＆」同一パテントファミリー文献

国際調査を完了した日 １５．１１．２０１３	国際調査報告の発送日 ２６．１１．２０１３
国際調査機関の名称及びあて先 日本国特許庁（ＩＳＡ／ＪＰ） 郵便番号１００－８９１５ 東京都千代田区霞が関三丁目４番３号	特許庁審査官（権限のある職員）　２Ｇ　３４９０ 福永　健司 電話番号　０３－３５８１－１１０１　内線　３２２６

C（続き）．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
A	JP 2001-13934 A (株式会社日立製作所) 2001.01.19, 全文全図（ファミリーなし）	1-8
A	JP 2001-67060 A (ソニー株式会社) 2001.03.16, 請求項1,【0022】-【0051】,【0058】-【0086】,図3-5,8-12 & US 6538700 B1 & KR 10-2001-0007528 A	1-8
A	JP 9-46547 A (ソニー株式会社) 1997.02.14, 全文全図（ファミリーなし）	1-8
A	JP 6-284311 A (松下電器産業株式会社) 1994.10.07, 全文全図（ファミリーなし）	1-8