

(12) 특허협력조약에 의하여 공개된 국제출원

(19) 세계지식재산권기구
국제사무국

(43) 국제공개일
2012년 6월 28일 (28.06.2012)



(10) 국제공개번호
WO 2012/086933 A1

- (51) 국제특허분류:
H04L 5/06 (2006.01) *H04N 7/12* (2006.01)
- (21) 국제출원번호: PCT/KR2011/008971
- (22) 국제출원일: 2011년 11월 23일 (23.11.2011)
- (25) 출원언어: 한국어
- (26) 공개언어: 한국어
- (30) 우선권정보:
10-2010-0134505 2010년 12월 24일 (24.12.2010) KR
- (71) 출원인 (US 을(를) 제외한 모든 지정국에 대하여): **주식회사 케이티 (KT CORPORATION)** [KR/KR]; 경기도 성남시 분당구 정자동 206, 463-711 Gyeonggi-do (KR).
- (72) 발명자: **김**
- (75) 발명자/출원인 (US 에 한하여): **박형진 (PARK, Hyung-Jin)** [KR/KR]; 대전광역시 유성구 전민동 엑스포아파트 107-104, 305-761 Daejeon (KR). **박재형 (PARK, Jae-Hyoung)** [KR/KR]; 대전광역시 유성구 전민동 엑스포아파트 410-602, 305-762 Daejeon (KR). **정해 (CHUNG,**

Hae) [KR/KR]; 경기도 안양시 동안구 신촌동 무궁화코오롱아파트 712-1403, 431-791 Gyeonggi-do (KR). **김진희 (KIM, Jin-Hee)** [KR/KR]; 대전광역시 유성구 용산동 테크노밸리 12단지 1209-902, 305-792 Daejeon (KR). **이동원 (LEE, Dong Won)** [KR/KR]; 경상북도 구미시 봉곡동 176번지 신화오피스하우스 101-704, 730-200 Gyeongsangbuk-do (KR). **전성배 (JEON, Seong-Bae)** [KR/KR]; 경상북도 구미시 옥계동 성북빌 A-502, 730-380 Gyeongsangbuk-do (KR).

(74) 대리인: **특허법인 태평양 (BAE, KIM & LEE IP GROUP)**; 서울특별시 서초구 서초2동 1329-7 신덕빌딩 11층, 137-858 Seoul (KR).


(81) 지정국 (별도의 표시가 없는 한, 가능한 모든 종류의 국내 권리의 보호를 위하여): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE,

[다음 쪽 계속]

(54) Title: 500MBPS TRANSMISSION APPARATUS USING 2P LINES

(54) 발명의 명칭 : 2 P 선로를 이용한 500 M b p s 전송 장치

[Fig. 2]



- AA ... RA sub-layer
FF ... S&S sub-layer
II, JJ ... Hybrid circuit
11, CC ... Transmission buffer
12, BB ... Reception buffer
21, EE ... PCS transmission unit
22, DD ... PCS reception unit
41, HH ... PMA transmission unit
42, GG ... PMA reception unit

(57) Abstract: The present invention relates to a 500Mbps transmission apparatus using 2P lines, and provides a 500Mbps transmission apparatus using 2P lines which can provide a 500M-class service through a 2P UTP cable by additionally including a sub-layer, which serializes/parallelizes symbols by matching speed and synchronizing while maintaining the distinct layer structure of 1000BASE-T.

(57) 요약서: 본 발명은 2P 선로를 이용한 500 Mbps 전송 장치에 관한 것으로, 1000BASE-T 고유의 계층 구조를 유지하면서 속도를 정합하고 동기를 맞춰 심벌을 직렬화/병렬화하는 부계층을 추가함으로써, 2P UTP 케이블을 통해 500 메가급 서비스를 제공할 수 있도록 하는, 2P 선로를 이용한 500 Mbps 전송 장치를 제공하고자 한다.



PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

- (84) **지정국** (별도의 표시가 없는 한, 가능한 모든 종류의 역내 권리의 보호를 위하여): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), 유라시아 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), 유럽 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK,

공개:

- 국제조사보고서와 함께 (조약 제 21 조(3))
- 청구범위 보정 기한 만료 전의 공개이며, 보정서를 접수하는 경우 그에 관하여 별도 공개함 (규칙 48.2(h))

명세서

발명의 명칭: 2P 선로를 이용한 500Mbps 전송 장치 기술분야

- [1] 본 발명은 2P 선로를 이용한 500Mbps 전송 장치에 관한 것으로, 더욱 상세하게는 1000BASE-T 기반으로 2P UTP 케이블을 통해 500 메가급 서비스를 제공할 수 있도록 하는 500BASE-T 전송 장치에 관한 것이다.

배경기술

- [2] UDTV(Ultra Definition TV)의 화질은 HDTV(High Definition TV)의 화질에 비해 최소 4배에서 최대 16배까지 높다. 이는 곧 UDTV는 HDTV에 비해 4~16 배의 전송률로 데이터를 전송해야 함을 의미한다. 이와 더불어 3D 영상이 각광받게 됨에 따라 IPTV(Internet TV)를 통해 UDTV 영상은 물론 3D(3 Dimension) 영상을 전송해야 할 상황이 도래할 것이다. 그러나 현재 UTP(Unshielded Twisted Pair)를 통해 가정에 공급되는 최대 전송률은 이더넷 전송기술의 100 Mbps로서, 상기 서비스를 다수의 채널로 동시에 제공하기에는 턱없이 부족하다.
- [3] 상기 서비스를 원활하게 제공하기 위해서 다양한 FTTH(Fiber-To-The-Home) 기술을 고려할 수 있으나, 이는 최근에 건축되었거나 새로 건축하는 주거지역에서는 용이하지만 기존의 주거지역에서는 포설이 용이하지 않고 경제적인 문제까지 고려할 때, 여전히 UTP를 활용해야만 하는 상황에 직면하게 된다.
- [4] 현재까지 UTP를 활용하는 전송기술 중에서 100 메가를 초과하는 것으로 1000BASE-T가 유효하다. 1000BASE-T는 IEEE 802.3ab 규격으로 4P(4 Pairs)의 UTP를 통해 1 Gbps를 가능하게 하는 기술이다. 문제는 국내에서 대부분의 주거지역에 포설된 UPT 현황을 살펴보면 2P 이하로 구성되어 있다는 것이다. 이러한 지역에서는 2P UTP를 사용하는 100 메가 이더넷 서비스는 용이하지만 4P UTP를 사용하는 1기가 이더넷을 제공하는데 문제가 따른다.
- [5] 이를 해결하기 위해서는 새로 2P의 UTP를 추가로 설치해야 하는데 구내 배선이 용이하지 않을 뿐만 아니라 추가적인 비용도 만만치 않다.
- [6] 한편, UBcN(Ultra Broadband convergence Network, 초광대역통합망)은 유선분야에 대해서 최대 1 Gbps까지, 무선분야에 대해서 최대 10 Mbps까지 전송속도를 제공하는 방송통신망 고도화 계획이다. 유선분야에서 1기가급 서비스를 제공하기 위해서는, 가입자택내까지 직접 광케이블을 연결하는 FTTH-R(Real) 방식과, 아파트 동 단자함까지는 광케이블로 연결하고 가입자택내까지는 UTP로 연결하여 1000BASE-T 기술을 적용하는 FTTH-E 방식이 가능하다.
- [7] UBcN에서 추구하는 바와 같이 100 Mbps를 초과하는 전송률을 UTP를 통해 구현하기 위해서는 DSL(Digital Subscriber Line) 기술을 선택할 수 없다. 왜냐하면

가장 높은 전송률을 제공하는 VDSL(Very High bit rate DSL)조차도 100 Mbps 이하이기 때문이다. 따라서, 유일한 대안으로 선택할 수 있는 것이 기가급의 이더넷이다.

- [8] 이더넷 기술은 사무 자동화를 위해 도입된 이래로 폭발적으로 수요가 증가하여 캠퍼스와 사업장은 물론이고 일반 가정에도 널리 사용되는 기술로 자리잡고 있다. 전달 매체는 동축케이블, UTP, 광케이블이 사용되고 있으며 그 중에서도 UTP를 활용하는 기술은 10 Mbps에서 시작하여 100 Mbps를 거쳐 1 Gbps에 이르고 있다.
- [9] 10BASE-T는 100BASE-T와 호환되고, 100BASE-T는 1000BASE-T와 호환되나, 1000BASE-T는 근본적으로 다른 기술이 적용되고 있다. 즉, 100 Mbps와 비교하면 단순히 심벌의 전송속도를 증가시키는 것이 아니라, 125 MHz의 동일한 보드율(baud rate)를 유지하는 대신 2진 데이터를 사용하지 않고 5진(quinary) 신호를 사용하며, 또한 4P를 사용하되 1P마다 송신과 수신을 동시에 수행하여(양방향으로 데이터를 전송) 궁극적으로 1P마다 250 Mbps를 전송함으로써 전체적으로 1Gbps를 전송한다.
- [10] 이러한 기가급 이더넷은 4P의 UTP 케이블이 있어야 하나, 현재 대부분의 주거 지역에는 2P UTP 케이블이 포설되어 있어 10 Mbps 또는 100 Mbps의 서비스만 가능하다.
- [11] 결국, FTTH-R을 이용하지 않고서는 아파트를 포함하여 현존하는 많은 주거지역에 UBcN을 제공하는 것이 용이하지 않다. UTP를 추가적으로 설치하는 것을 고려할 수 있으나 이는 값비싼 공사비용을 초래하고, 아울러 공사기간이 길어지면 서비스를 도입하는데 지연이 발생하게 된다.
- [12] 따라서, 2P의 UTP를 이용하여 UBcN 서비스를 제공할 수 있도록 하는 새로운 기술이 요구된다.

발명의 상세한 설명

기술적 과제

- [13] 본 발명은 1000BASE-T 고유의 계층 구조를 유지하면서 속도를 정합하고 동기를 맞춰 심벌을 직렬화/병렬화하는 부계층을 추가함으로써, 2P UTP 케이블을 통해 500 메가급 서비스를 제공할 수 있도록 하는, 2P 선로를 이용한 500 Mbps 전송 장치를 제공하는데 그 목적이 있다.

과제 해결 수단

- [14] 본 발명의 장치는, 2P 선로를 이용한 500 Mbps 전송 장치에 있어서, GMII(Gigabit Media Independent Interface)로부터 입력되는 송신 데이터를 0.5 GMII에 부합하도록 속도를 정합시키는 속도 정합수단; 상기 속도 정합수단에 의해 속도가 정합된 송신 데이터를 이용하여 4개의 심벌벡터를 생성하고, 심벌벡터 처리수단에 의해 병렬화된 4개의 심벌벡터를 이용하여 수신 데이터를 생성하는 데이터 변환수단; 상기 데이터 변환수단에 의해 생성된 4 개의

심벌백터를 2개의 심벌백터로 직렬화하고, 통신수단으로부터 전달받은 2개의 심벌백터를 4개의 심벌백터로 병렬화하는 상기 심벌백터 처리수단; 및 상기 심벌백터 처리수단에 의해 직렬화된 2개의 심벌백터를 하이브리드 회로로 전달하고, 상기 하이브리드 회로로부터 전달받은 2개의 심벌백터를 상기 심벌백터 처리수단으로 전달하는 상기 통신수단을 포함한다.

발명의 효과

- [15] 상기와 같은 본 발명은, 1000BASE-T 고유의 계층 구조를 유지하면서 속도를 정합하고 동기를 맞춰 심벌을 직렬화/병렬화하는 부계층을 추가함으로써, 2P UTP 케이블을 통해 500 메가급 서비스를 제공할 수 있도록 하는 효과가 있다.
- [16] 또한, 본 발명은 2P UTP를 통해 500 메가급 서비스를 제공하는 500BASE-T 기술로서, 1000BASE-T 기술을 변경하지 않고 부계층을 추가함으로써, GMII(Gigabit Media Independent Interface)와 완전히 호환된다.
- [17] 또한, 본 발명은 1P로 250 메가로 전송할 수 있는 250BASE-T 기술로 전환 가능하다.
- [18] 또한, 본 발명의 2P 500 메가 전송 방식 또는 1P 250 메가 전송 방식은 추후에 등장할 3DTV나 UDTV 채널을 복수 개로 전송할 수 있는 전송률을 제공할 뿐만 아니라, 기술 제공 가격 측면에서도 매우 유리한 방식이므로 정부가 추진하고 있는 UBcN 사업에 적극적으로 채택되어 상당한 기간 동안 활용될 가능성이 있다.
- [19] 또한, 본 발명은 FTTH-E 방식으로 UBcN 서비스를 제공할 수 있도록 하여, FTTH-R에 비해 비용을 절감할 수 있는 장점이 있다.

도면의 간단한 설명

- [20] 도 1은 본 발명에 따른 2P 선로를 이용한 500 Mbps 전송 장치의 일실시에 전체 구성도,
- [21] 도 2는 본 발명에 따른 2P 선로를 이용한 500 Mbps 전송 장치의 일실시에 상세 구성도,
- [22] 도 3은 GMII의 TX_EN(Transmit Enable)이 0.5 GMII로 매핑되는 과정을 나타내는 일예시도,
- [23] 도 4는 GMII의 TX_EN(Transmit Enable)이 0.5 GMII로 매핑되는 과정을 나타내는 다른 예시도,
- [24] 도 5는 GMII에서 TX_EN(Transmit Enable)이 0.5 GMII로 매핑되는 과정을 나타내는 또 다른 예시도이다.
- [25] 도 6은 본 발명에 따른 S&S 부계층의 일실시에 구성도,
- [26] 도 7은 본 발명에 따른 초기화 과정에 대한 일예시도이다.

발명의 실시를 위한 최선의 형태

- [27] 도 1은 본 발명에 따른 2P 선로를 이용한 500 Mbps 전송 장치의 일실시에 전체 구성도로서, 1000BASE-T 계층을 기반으로 하는 500BASE-T 계층 구조를

나타낸다.

- [28] 도 1에 도시된 바와 같이, 본 발명에 따른 2P 선로를 이용한 500 Mbps 전송 장치는 1000BASE-T 고유의 계층 구조를 유지한다. 1000BASE-T에 존재하는 GMII(Gigabit Media Independent Interface)와 PCS 계층(20) 사이에 RA(Rate Adaptation) 부계층(10)이 위치하고, PCS 계층(20)과 PMA 계층(40) 사이에 S&S(SERDES & Synchronization) 부계층(30)이 위치한다.
- [29] RA 부계층(10)은 GMII로부터 입력되는 신호(송신 데이터)를 0.5 GMII로 변경하는 부계층으로서, 속도 정합 기능을 수행한다. 이는 2P의 UTP를 가지고 각 1P에 250 Mbps를 전송하므로 1000 Mbps를 500 Mbps로 줄여야 하기 때문이다.
- [30] S&S 부계층(30)은 PCS 계층(20)으로부터 입력되는 4 개의 심벌벡터(A_n, B_n, C_n, D_n)를 2개의 심벌벡터(P_n, Q_n)로 직렬화하고, 반대로 PMA 계층(40)으로부터 입력되는 2개의 심벌벡터를 원래의 4개의 심벌벡터로 병렬화한다. 이러한 과정은 동기를 맞춰 이루어진다. 여기서, 2개의 심벌벡터로 직렬화하는 이유는 2P의 UTP로 송신하기 위함이다.
- [31] 도 2 는 본 발명에 따른 2P 선로를 이용한 500 Mbps 전송 장치의 일실시에 상세 구성도이다.
- [32] 도 2에 도시된 바와 같이, 먼저 RA 부계층(속도 정합부)(10)은 송신 버퍼(11), 수신 버퍼(12), 및 제어기(13)를 포함한다.
- [33] 제어기(13)는 1 Gbps를 500 Mbps로 줄이기 위해 GMII로부터 입력되는 송신 데이터(TXS<7:0>)를 송신 버퍼(11)에 저장한다. 송신 버퍼(11)는 1 Gbps의 속도로 유입되는 프레임을 완충할 수 있도록 충분한 길이를 갖으며, DPRAM(Dual-Ported RAM)이나 FIFO(First In First Out)를 이용하여 구현할 수 있다. 이때, 송신 버퍼(11)에 저장되는 속도는 125 MHz 클럭을 사용하고, 송신 버퍼(11)에서 프레임을 송출하는 속도는 62.5 MHz 클럭을 사용한다.
- [34] 제어기(13)는 단순히 클럭을 변경하는 것이 아니라 선로의 효율을 높이기 위해 EC(Enable Control)을 수행한다. 즉, GMII로부터 유입되는 이더넷 프레임의 IFG(Inter Frame Gap)를 그대로 0.5 GMII로 매핑시키는 것이 아니라, 0.5 GMII로 송출될 때 IFG의 길이를 최소화하여 500 Mbps로 효율적인 속도 디커플링(decoupling)이 일어나게 한다. 이에 대한 설명은 하기에서 상세히 언급하기로 한다.
- [35] 제어기(13)는 PCS 수신부(22)로부터 0.5 GMII의 수신 데이터(RXD<7:0>)를 62.5 MHz의 클럭으로 수신하여 수신 버퍼(12)에 잠시 저장했다가 GMII로 125 MHz의 클럭으로 전달한다. 이때, 제어기(13)는 카운터를 읽고 1개 이상의 프레임이 있으면 전달하며, 프리앰블(preamble)을 달아주고 IFG의 길이를 GMII의 규격에 맞게 조절한다.
- [36] 제어기(13)는 송신 버퍼(11)의 여유 공간이 임계치를 초과하면 데이터 송신의 중지를 요청하는 중지(pause) 프레임을 송신측으로 전송한다.
- [37] 다음으로, PCS 계층(데이터 변환부)(20)은 PCS 송신부(21)와 PCS 수신부(22)를

- 포함하며, 1000BASE-T의 규격에서 제시하는 기능을 그대로 따른다.
- [38] PCS 송신부(21)는 각 심벌 주기에서 'PMA_UNIT_DATA.request'를 통해 S&S 부계층(30)으로 전달할 코드그룹(A_n, B_n, C_n, D_n)을 생성한다. 즉, PCS 송신부(21)는 4D-PAM5(Pulse Amplitude Modulation 5) 기법을 이용하여 송신 데이터($TXD<7:0>$)를 4개의 5진 심벌벡터(A_n, B_n, C_n, D_n)로 부호화한다. 이때, 프리앰블은 SSD(Start Stream Delimiter)로 치환된다. 아울러, 처리 속도가 62.5 MHz로 동작해야 하기 때문에 원래의 심벌주기가 8 ns에서 16 ns로 변경된다.
- [39] PCS 송신부(21)는 3가지의 동작 모드로서, S&S 부계층(30)에 제로(zero) 벡터를 보내는 'SEND_Z' 모드, Idle 신호를 보내는 트레이닝 모드(SEND_I), 데이터를 주고 받는 정상 모드(SEND_N)를 포함한다.
- [40] PCS 수신부(22)는 S&S 부계층(30)으로부터 'PMA_UNIT_DATA.Indication'을 통해 코드그룹(A_n, B_n, C_n, D_n)을 수신하여 역변환 테이블(도면에는 도시되어 있지 않음)을 이용하여 수신 데이터($RXD<7:0>$)를 생성한다.
- [41] 다음으로, S&S 부계층(심벌벡터 처리부)(30)은 PCS 계층(20)으로부터 입력되는 4개의 심벌벡터(A_n, B_n, C_n, D_n)를 2개의 심벌벡터(P_n, Q_n)로 직렬화하는 직렬화부(31), 및 PMA 계층(40)으로부터 입력되는 2개의 심벌벡터를 원래의 4개의 심벌벡터로 병렬화하는 병렬화부(32)를 포함한다.
- [42] 다음으로, PMA 계층(통신부)(40)은 PMA 송신부(41), 및 PMA 수신부(42)를 포함한다.
- [43] PMA 송신부(41)는 S&S 부계층(30)의 직렬화부(31)로부터 2개 심벌벡터를 전달받아 2개의 하이브리드 회로(Hybrid circuit)로 각각 전달한다.
- [44] PMA 수신부(42)는 2개의 하이브리드 회로로부터 2개의 심벌벡터를 전달받아 S&S 부계층(30)의 병렬화부(32)로 전달한다.
- [45] 그외의 기능은 1000BASE-T에서의 기능과 동일하다.
- [46] 마지막으로, 하이브리드 회로는 2P의 UTP로 각 1P당 250 Mbps로 양방향 송수신을 수행한다.
- [47] 이하, 도 3 내지 도 5를 참조하여 RA 계층(10)의 제어기(13)에 대해 좀 더 상세히 살펴보기로 한다.
- [48] 도 3 내지 도 5에서, F_n^G 는 임의의 n 번째 프레임의 시간간격을 나타내고, I_n^G 는 상기 n 번째 프레임이 가지는 IFG(Inter Frame Gap)의 시간간격을 나타내며, $F_n^{0.5G}$ 는 상기 n 번째 프레임이 0.5 GMII로 전달될 때 해당 프레임의 시간간격을 나타내고, $I_n^{0.5G}$ 는 상기 해당 프레임이 가지는 IFG의 시간간격을 나타낸다. 이때 단위는 바이트 타임이다.
- [49] 프레임의 길이는 바이트 단위로 볼 때 동일하지만, GMII는 125 MHz에서 동작하고 0.5 GMII는 62.5 MHz에서 동작하므로 0.5 GMII에서의 프레임 시간은

GMII에서의 프레임 시간보다 2배의 길이를 가지게 된다. 즉, $T(x)$ 를 바이트 타임 x 에 대한 절대적인 시간을 나타내는 함수로 정의할 때 하기의 [수학식 1]을

만족한다.

[50] 수학식 1

$$T(F_n^{0.5G}) = 2T(F_n^G)$$

[51] 따라서, GMII에서는 IFG 구간이지만 0.5 GMII에서는 n 번째 프레임이 전송된다.

[52] 한편, n 번째 프레임에 이어서 따라오는 n+1 번째 프레임이 가지는 IFG의 길이에 따른 제어기(13)의 기능에 대해 살펴본다.

[53] 먼저, 도 3에 도시된 바와 같이 n+1 번째 프레임이 가지는 IFG의 길이가

$$I_{n+1}^G > F_n^G + 24$$

(여기서, 24는 클럭 수를 의미함)인 경우, 이는 500 Mbps 미만으로 프레임이 전달되는 경우로서 n+1 번째 프레임은 지연 없이 전달된다. 이때 제어기(13)는

$$I_{n+1}^{0.5G} = I_{n+1}^G - F_n^G$$

를 만족하도록 IFG의 길이(바이트 수)를

$$I_{n+1}^{0.5G} > 12$$

범위 내에서 줄여 링크 효율을 향상시킨다.

[54] 다음으로, 도 4에 도시된 바와 같이 n+1 번째 프레임이 가지는 IFG의 길이가

$$I_{n+1}^G = F_n^G + 24$$

인 경우, 이는 500 Mbps로 프레임이 전달되는 경우로서 n+1 번째 프레임의 TX_EN은 지연 없이 생성 가능하다. 즉, GMII의 n+1 번째 프레임의 전송 시작점과 0.5 GMII의 n+1 번째 프레임의 전송 시작점이 정확히 일치하기 때문에 n+1 번째 프레임을 지연 없이 곧바로 전송할 수 있다. 이때 제어기(13)는 IFG의 길이를 최소길이인

$$I_{n+1}^{0.5G} = 12$$

로 설정한다.

[55] 다음으로, 도 5에 도시된 바와 같이 n+1 번째 프레임이 가지는 IFG의 길이가

$$I_{n+1}^G < F_n^G + 24$$

인 경우, 이는 500 Mbps를 초과하여 프레임이 전달되는 경우로서 n+1 번째 프레임은 버퍼링되어야 하고, TX_EN이 지연되어 발생한다. 이유는 0.5 GMII에서 n 번째 프레임을 다 전송하기 전에 GMII에서 n+1 번째 프레임이

발생하였기 때문이다. 이때, 제어기(13)는 IFG의 길이를 최소길이인

$$I_{n+1}^{0.5G} = 12$$

로 설정한다.

- [56] 이와 같은 일이 지속적으로 발생한다는 것은 GMII에서 500 Mbps 이상으로 프레임을 입력하고 있다는 것을 의미한다. 만약 순간적으로 500 Mbps를

초과하더라도 평균적으로 500 Mbps로 유입될 경우 송신 버퍼(11)의 길이를 충분히 확보하면 프레임의 손실을 막을 수 있다. 그러나 지속적으로 프레임의 전송률이 500 Mbps를 초과한다면 다량의 프레임 손실이 발생하게 되므로 이를 막기 위한 방안이 필요하다.

- [57] 이러한 프레임 손실을 예방하기 위해, 제어기(13)는 흐름 제어(FC : Flow Control)를 수행한다. 전송한 바와 같이 GMII를 통해 최소 IFG를 유지하면서 프레임들이 지속적으로 500 Mbps 이상의 속도로 유입되면 송신 버퍼(11)의 길이를 아무리 크게 잡아도 프레임 손실(loss)이 발생하게 된다. 따라서 제어기(13)는 송신 버퍼(11)의 길이가 어느 정도 이상 차오르면 프레임을 더 이상 전달하지 않도록 송신측으로 중지(pause) 프레임을 전송한다.
- [58] 흐름 제어는 802.3x 규격의 일부이다. 이는 네트워크상에 'back-pressure'를 만드는 것으로, 포트에 트래픽 과부하가 걸리는 것을 줄여준다. 중지 프레임을 보낼 때 목적지 MAC 주소는 01-80-C2-00-00-01을 사용하도록 예약되어 있다. 또한 MAC 제어용 opcode는 0x0001이다. 전송 중단을 요청하는 기간은 비트 타임 단위로 0 ~ 65,535까지 설정할 수 있다.
- [59] 이하, 도 6을 참조하여 S&S 부계층(30)의 구조에 대해 상세히 살펴보기로 한다.
- [60] 도 6에 도시된 바와 같이, 본 발명에 따른 S&S 부계층(30)은 직렬화부(31), 및 병렬화부(32)를 포함한다.
- [61] 먼저, 직렬화부(4D-to-2D Serializer)(31)는 4개의 심벌벡터(A_n, B_n, C_n, D_n)에서 (A_n, B_n)을 P_n 으로, (C_n, D_n)을 Q_n 으로 직렬화한다.
- [62] 병렬화부(32)는 PMA 수신부(42)로부터 입력되는 P_n, Q_n 을 각각 (A_n, B_n)과 (C_n, D_n)으로 복원하여야 한다. 따라서 심벌벡터의 동기를 찾는 것이 매우 중요하다. 즉, P_n 에서 어떤 순간에 유입되는 심벌이 A_n 인지 B_n 인지 식별해야 한다. 마찬가지로 Q_n 에서 어떤 순간에 유입되는 심벌이 C_n 인지 D_n 인지 식별해야 한다.
- [63] 이를 위해 병렬화부(32)는 제 1 병렬화기(321), 지연기(322), 제 2 병렬화기(323), 및 동기 검출기(324)를 포함한다.
- [64] 제 1 병렬화기(2D-to-4D De-Serializer 1)(321)는 PMA 수신부(42)로부터 입력되는 2개의 심벌벡터를 4개의 심벌벡터로 병렬화한다.
- [65] 지연기(322)는 PMA 수신부(42)로부터 입력되는 2개의 심벌벡터를 한 클럭 지연시킨다.
- [66] 제 2 병렬화기(2D-to-4D De-Serializer 2)(323)는 지연기(322)에 의해 한 클럭 지연된 2개의 심벌벡터를 4개의 심벌벡터로 병렬화한다.
- [67] 동기 검출기(2D-Sync. Detector)(324)는 IFG 구간에서 전달되는 Idle 심벌벡터를 이용하여 동기를 검출한다. 이때, 동기 검출기(324)는 프레임(데이터) 구간이 아니라, Idle 심벌벡터가 유입되는 IFG 구간에서 동기를 검출한다.
- [68] 프레임 구간에서 각 심벌은 {+2, +1, 0, -1, -2}의 전압값 중에서 임의의 값을 가지지만, Idle 심벌벡터는 {0, -2}의 전압 값만을 가진다.
- [69] 따라서, Idle 심벌벡터는 전압이 변화하는 순서가 일정한 패턴을 가진다.

- [70] 결국, 동기 검출기(324)는 IFG 구간에서 전달되는 Idle 심벌벡터의 전압 패턴을 기반으로 동기를 검출한다.
- [71] 즉, 동기 검출기(324)는 제 1 병렬화기(321)로부터 출력되는 심벌들의 동기가 맞으면 제 1 병렬화기(321)로부터 출력되는 심벌을 PCS 수신부(22)로 전달하고, 제 1 병렬화기(321)로부터 출력되는 심벌들의 동기가 맞지 않으면 제 2 병렬화기(323)로부터 출력되는 심벌을 PCS 수신부(22)로 전달한다. 이때, 제 1 병렬화기(321)로부터 출력되는 심벌 및 제 2 병렬화기(323)로부터 출력되는 심벌 중에서 반드시 하나는 동기가 맞는다.
- [72] 예를 들어, 제 1 병렬화기(321)로부터 출력되는 심벌의 시퀀스가 $A_n, B_n, A_{n+1}, B_{n+1}, \dots$ 과 같다면(Idle 심벌벡터의 전압 패턴 만족) 동기가 정확히 맞는 상태이다. 이 경우 지연기(322)에 의해 한 클럭 지연된 심벌의 시퀀스는 $B_n, A_{n+1}, B_{n+1}, A_{n+2}, \dots$ 와 같다.
- [73] 다른 예로, 제 1 병렬화기(321)로부터 출력되는 심벌의 시퀀스가 $B_n, A_{n+1}, B_{n+1}, A_{n+2}, \dots$ 과 같다면(Idle 심벌벡터의 전압 패턴 불만족) 동기가 맞지 않는 상태이다. 이때, 지연기(322)에 의해 한 클럭 지연된 심벌의 시퀀스는 $A_{n+1}, B_{n+1}, A_{n+2}, B_{n+2}, \dots$ 와 같다. 따라서, 동기 검출기(324)는 제 2 병렬화기(323)로부터 출력되는 심벌이 동기가 맞으므로, 제 2 병렬화기(323)로부터 출력되는 심벌을 PCS 수신부(22)로 전달한다.
- [74] 마찬가지로, Q_n 시퀀스도 동일한 과정을 겪게 된다.
- [75] 아울러, 동기 검출기(324)는 초기화 과정(startup sequence)에서도 Idle 심벌벡터(Idle 신호)를 이용하여 동기를 검출하여 초기 동기화 과정을 수행한다.
- [76] 도 7 은 본 발명에 따른 초기화 과정에 대한 일예시도이다.
- [77] 먼저, 전원이 켜지면 일반적인 자동협정(Auto-negotiation) 과정을 수행한다.
- [78] 이후, 마스터가 Mode_1으로 동작하여 Idle 신호를 송신하고, 슬레이브는 Mode_Z를 유지한다. 이 과정에서 마스터는 반향 제거기와 누화 제거기의 동작을 수렴시키고, 슬레이브는 필터와 등화기의 동작을 안정화시킨다. 이는 1000BASE-T의 초기화 과정과 동일하다.
- [79] 이때, 슬레이브는 마스터로부터의 Idle 신호를 이용하여 동기화 과정을 수행한다.
- [80] 이후, 마스터와 슬레이브의 역할이 반대가 된다. 이때 마스터는 슬레이브로부터의 Idle 신호를 이용하여 동기화 과정을 수행한다.
- [81] 이후, 마스터와 슬레이브는 Mode_1으로 동작하여 타이밍과 위상동기를 획득하는 과정을 수행한다.
- [82] 이렇게 초기화 과정이 완료되면 정상동작 모드인 Mode_N으로 돌입한다.
- [83] 이상에서 설명한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

산업상 이용가능성

- [84] 본 발명은 2P UTP 케이블을 통해 500 메가급 서비스를 제공하는 시스템에 적용 가능하다.

청구범위

- [청구항 1] GMII(Gigabit Media Independent Interface)로부터 입력되는 송신 데이터를 0.5 GMII에 부합하도록 속도를 정합시키는 속도 정합수단;
 상기 속도 정합수단에 의해 속도가 정합된 송신 데이터를 이용하여 4개의 심벌백터를 생성하고, 심벌백터 처리수단에 의해 병렬화된 4개의 심벌백터를 이용하여 수신 데이터를 생성하는 데이터 변환수단;
 상기 데이터 변환수단에 의해 생성된 4 개의 심벌백터를 2개의 심벌백터로 직렬화하고, 통신수단으로부터 전달받은 2개의 심벌백터를 4개의 심벌백터로 병렬화하는 상기 심벌백터 처리수단; 및
 상기 심벌백터 처리수단에 의해 직렬화된 2개의 심벌백터를 하이브리드 회로로 전달하고, 상기 하이브리드 회로로부터 전달받은 2개의 심벌백터를 상기 심벌백터 처리수단으로 전달하는 상기 통신수단을 포함하는 2P 선로를 이용한 500 Mbps 전송 장치.
- [청구항 2] 제 1 항에 있어서,
 상기 속도 정합수단은,
 상기 GMII로부터 입력되는 송신 데이터를 저장하는 송신 버퍼;
 상기 데이터 변환수단이 생성한 수신 데이터를 저장하는 수신 버퍼; 및
 상기 송신 버퍼 및 상기 수신 버퍼를 이용하여 상기 GMII과 상기 0.5 GMII 사이의 속도를 정합하는 제어기를 포함하는 2P 선로를 이용한 500 Mbps 전송 장치.
- [청구항 3] 제 2 항에 있어서,
 상기 제어기는,
 1 Gbps를 500 Mbps로 줄이기 위해 상기 송신 버퍼에 저장되는 속도는 125 MHz 클럭을 사용하고, 상기 송신 버퍼에서 송신 데이터를 송출하는 속도는 62.5 MHz 클럭을 사용하는 것을 특징으로 하는 2P 선로를 이용한 500 Mbps 전송 장치.
- [청구항 4] 제 2 항에 있어서,
 상기 제어기는,
 상기 GMII와 상기 0.5 GMII 사이에 송신 데이터(이더넷 프레임) 매핑 시 IFG(Inter Frame Group)의 길이를 조절하는 것을 특징으로 하는 2P 선로를 이용한 500 Mbps 전송 장치.
- [청구항 5] 제 4 항에 있어서,

상기 제어기는,
상기 송신 버퍼의 여유 공간이 임계치를 초과하면 데이터 송신의
중지를 요청하는 중지(pause) 프레임을 송신측으로 전송하는 것을
특징으로 하는 2P 선로를 이용한 500 Mbps 전송 장치.

[청구항 6]

제 1 항에 있어서,
상기 심벌백터 처리수단은,
상기 데이터 변환수단에 의해 생성된 4 개의 심벌백터를 2개의
심벌백터로 직렬화하는 직렬화수단; 및
상기 통신수단으로부터 전달받은 2개의 심벌백터를 4개의
심벌백터로 병렬화하는 병렬화수단
을 포함하는 2P 선로를 이용한 500 Mbps 전송 장치.

[청구항 7]

제 6 항에 있어서,
상기 병렬화수단은,
상기 통신수단으로부터 입력되는 2개의 심벌백터를 4개의
심벌백터로 병렬화하는 제 1 병렬화기;
상기 통신수단으로부터 입력되는 2개의 심벌백터를 한 클럭
지연시켜 저장하는 동기 버퍼;
상기 동기 버퍼에 저장되어 있는 한 클럭 지연된 2개의 심벌백터를
4개의 심벌백터로 병렬화하는 제 2 병렬화기; 및
IFG 구간에서 Idle 심벌백터를 이용하여 동기를 검출하는 동기
검출기
를 포함하는 2P 선로를 이용한 500 Mbps 전송 장치.


[청구항 8]

제 7 항에 있어서,
상기 동기 검출기는,
상기 Idle 심벌백터의 전압 패턴을 기반으로 동기를 검출하는 것을
특징으로 하는 2P 선로를 이용한 500 Mbps 전송 장치.


[청구항 9]

제 7 항에 있어서,
상기 동기 검출기는,
상기 제 1 병렬화기로부터 출력되는 심벌의 동기가 맞지 않으면
상기 제 2 병렬화기로부터 출력되는 심벌을 상기 데이터
변환수단으로 전달하고, 상기 제 2 병렬화기로부터 출력되는
심벌의 동기가 맞지 않으면 상기 제 1 병렬화기로부터 출력되는
심벌을 상기 데이터 변환수단으로 전달하는 것을 특징으로 하는
2P 선로를 이용한 500 Mbps 전송 장치.


[Fig. 1]




[Fig. 2]




[Fig. 3]




[Fig. 4]




[Fig. 5]



[Fig. 6]



[Fig. 7]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/KR2011/008971**A. CLASSIFICATION OF SUBJECT MATTER****H04L 5/06(2006.01)i, H04N 7/12(2006.01)i**

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H04L 5/06; H04B 10/13 ; H04J 1/00; H04B 10/02; H04Q 11/00; H04L 12/28

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Korean Utility models and applications for Utility models: IPC as above

Japanese Utility models and applications for Utility models: IPC as above

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

eKOMPASS (KIPO internal) & Keywords: Gigabit, GMII, Ethernet, Ethernet, 0.5G, 500Mbps, two pair UTP, 2p UTP, symbol vector, serial, parallel, velocity matching, matching

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 2004-0246953 A1 (MUTH JAMES M. et al.) 09 December 2004 See abstract and page 2, paragraph 26 - page 3, paragraph 37.	1-9
A	KR 10-2001-0047753 A (KOREA ELECTRONICS & TELECOMMUNICATIONS RESEARCH INSTITUTE) 15 June 2001 See abstract and page 2, line 21 - page 2, line 12.	1-9
A	KR 10-2010-0037739 A (KOREA ELECTRONICS & TELECOMMUNICATIONS RESEARCH INSTITUTE) 12 April 2010 See abstract and page 5, paragraph 35 - page 6, paragraph 45.	1-9
A	US 2007- 0058680 A1 (DONG-JOON CHOI et al.) 15 March 2007 See abstract and page 1, paragraph 7 - page 2, paragraph 11.	1-9



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search

25 APRIL 2012 (25.04.2012)

Date of mailing of the international search report

01 MAY 2012 (01.05.2012)

Name and mailing address of the ISA/KR

Korean Intellectual Property Office
Government Complex-Daejeon, 139 Seonsa-ro, Daejeon 302-701,
Republic of Korea

Facsimile No. 82-42-472-7140

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/KR2011/008971

Patent document cited in search report	Publication date	Patent family member	Publication date
US 2004-0246953 A1	09.12.2004	DE 602004009859 T2 EP 1484874 A2 EP 1484874 A3 EP 1484874 B1 US 7403548 B2	28.08.2008 08.12.2004 08.03.2006 07.11.2007 22.07.2008
KR 10-2001-0047753 A	15.06.2001	NONE	
KR 10-2010-0037739 A	12.04.2010	US 2010-0260498 A1 WO 2010-038933 A2	14.10.2010 08.04.2010
US 2007-0058680 A1	15.03.2007	KR 10-0697974 B1 US 7961754 B2	23.03.2007 14.06.2011

A. 발명이 속하는 기술분류(국제특허분류(IPC)) <i>H04L 5/06(2006.01)i, H04N 7/12(2006.01)i</i>		
B. 조사된 분야 조사된 최소문헌(국제특허분류를 기재) H04L 5/06; H04B 10/13; H04J 1/00; H04B 10/02; H04Q 11/00; H04L 12/28 조사된 기술분야에 속하는 최소문헌 이외의 문헌 한국등록실용신안공보 및 한국공개실용신안공보: 조사된 최소문헌란에 기재된 IPC 일본등록실용신안공보 및 일본공개실용신안공보: 조사된 최소문헌란에 기재된 IPC 국제조사에 이용된 전산 데이터베이스(데이터베이스의 명칭 및 검색어(해당하는 경우)) eKOMPASS(특허청 내부 검색시스템) & 키워드: Gigabit, GMII, Ethernet, 이더넷, 0.5G, 500Mbps, two pair UTP, 2p UTP, symbol vector, 직렬, 병렬, 속도 정합, matching		
C. 관련 문헌		
카테고리*	인용문헌명 및 관련 구절(해당하는 경우)의 기재	관련 청구항
A	US 2004-0246953 A1 (MUTH JAMES M. 외 1명) 2004.12.09 요약 및 페이지 2, 문단 26 - 페이지 3, 문단 37 참조.	1-9
A	KR 10-2001-0047753 A (한국전자통신연구원) 2001.06.15 요약 및 페이지 2, 라인 21 - 페이지 2, 라인 12 참조.	1-9
A	KR 10-2010-0037739 A (한국전자통신연구원) 2010.04.12 요약 및 페이지 5, 문단 35 - 페이지 6, 문단 45 참조.	1-9
A	US 2007-0058680 A1 (DONG-JOON CHOI 외 2명) 2007.03.15 요약 및 페이지 1, 문단 7 - 페이지 2, 문단 11 참조.	1-9
☐ 추가 문헌이 C(계속)에 기재되어 있습니다. ☒ 대응특허에 관한 별지를 참조하십시오.		
* 인용된 문헌의 특별 카테고리: “A” 특별히 관련이 없는 것으로 보이는 일반적인 기술수준을 정의한 문헌 “E” 국제출원일보다 빠른 출원일 또는 우선일을 가지나 국제출원일 이후에 공개된 선출원 또는 특허 문헌 “L” 우선권 주장에 의문을 제기하는 문헌 또는 다른 인용문헌의 공개일 또는 다른 특별한 이유(이유를 명시)를 밝히기 위하여 인용된 문헌 “O” 구두 개시, 사용, 전시 또는 기타 수단을 언급하고 있는 문헌 “P” 우선일 이후에 공개되었으나 국제출원일 이전에 공개된 문헌 “T” 국제출원일 또는 우선일 후에 공개된 문헌으로, 출원과 상충하지 않으며 발명의 기초가 되는 원리나 이론을 이해하기 위해 인용된 문헌 “X” 특별한 관련이 있는 문헌. 해당 문헌 하나만으로 청구된 발명의 신규성 또는 진보성이 없는 것으로 본다. “Y” 특별한 관련이 있는 문헌. 해당 문헌이 하나 이상의 다른 문헌과 조합하는 경우로 그 조합이 당업자에게 자명한 경우 청구된 발명은 진보성이 없는 것으로 본다. “&” 동일한 대응특허문헌에 속하는 문헌		
국제조사의 실제 완료일 2012년 04월 25일 (25.04.2012)		국제조사보고서 발송일 2012년 05월 01일 (01.05.2012)
ISA/KR의 명칭 및 우편주소 대한민국 특허청 (302-701) 대전광역시 서구 청사로 189, 정부대전청사 팩스 번호 82-42-472-7140		심사관 이형일 전화번호 82-42-481-8199

국제조사보고서에서
인용된 특허문헌

공개일

대응특허문헌

공개일

US 2004-0246953 A1

2004.12.09

DE 602004009859 T2

2008.08.28

EP 1484874 A2

2004.12.08

EP 1484874 A3

2006.03.08

EP 1484874 B1

2007.11.07

US 7403548 B2

2008.07.22

KR 10-2001-0047753 A

2001.06.15

없음

KR 10-2010-0037739 A

2010.04.12

US 2010-0260498 A1

2010.10.14

WO 2010-038933 A2

2010.04.08

US 2007-0058680 A1

2007.03.15

KR 10-0697974 B1

2007.03.23

US 7961754 B2

2011.06.14