

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2019年11月28日(28.11.2019)




(10) 国際公開番号

WO 2019/225206 A1

- (51) 国際特許分類:
H01L 33/48 (2010.01) *H01L 21/301* (2006.01)
- (21) 国際出願番号: PCT/JP2019/015989
- (22) 国際出願日: 2019年4月12日(12.04.2019)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2018-097828 2018年5月22日(22.05.2018) JP
- (71) 出願人: 信越半導体株式会社 (SHIN-ETSU HANDOTAI CO., LTD.) [JP/JP]; 〒1000004 東京都千代田区大手町二丁目2番1号 Tokyo (JP).
- (72) 発明者: 石崎 順也 (ISHIZAKI Junya); 〒3790196 群馬県安中市磯部二丁目13番1号 信越半導体株式会社 半導体磯部研究所内 Gunma (JP).
- (74) 代理人: 好宮 幹夫, 外 (YOSHIMIYA Mikio et al.); 〒1100005 東京都台東区上野7丁目6番11号 第一下谷ビル8F Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ,

(54) Title: METHOD OF MANUFACTURING LIGHT EMITTING ELEMENT

(54) 発明の名称: 発光素子の製造方法



(57) Abstract: Provided is a method of manufacturing a light emitting element, which includes: a dividing step of affixing, to a first tape, a semiconductor wafer in which a light emitting element is formed on a substrate, and dividing the semiconductor wafer into a plurality of light emitting elements; an extending step of stretching the first tape so as to extend the distances between the plurality of light emitting elements; a transferring step of transferring the plurality of light emitting elements from the first tape to a second tape with the distances between the light emitting elements being extended; and a mounting step of bonding the plurality of light emitting elements to a mounting substrate. This method is characterized in that in the dividing step, a tape which comprises an elastic base portion and a glue layer that is divided into islands is used as the first tape and the plurality of light emitting elements are affixed to the islands of the glue layer. With this method, light emitting elements formed on a semiconductor wafer can be accurately arranged at intended pitches using

NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告 (条約第21条(3))

a tape expanding method.

(57) 要約: 本発明は、基板上に発光素子が形成された半導体ウェーハを第1のテープに貼り付け、半導体ウェーハを複数の発光素子に分割する分割工程と、第1のテープを延伸することにより、複数の発光素子のそれぞれの発光素子の間の距離を拡張する拡張工程と、複数の発光素子のそれぞれの発光素子の間の距離が拡張された状態において、複数の発光素子を、前記第1のテープから第2のテープに転写する転写工程と、複数の発光素子を実装基板に接合する実装工程を含む発光素子の製造方法であって、分割工程において、第1のテープとして、伸縮性のある基材部と糊層からなり、糊層が島状に分割されたものを用い、島状に分割された糊層に複数の発光素子を貼り付けることを特徴とする発光素子の製造方法を提供する。これにより、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる発光素子の製造方法が提供される。

明 細 書

発明の名称：発光素子の製造方法

技術分野

[0001] 本発明は、発光素子の製造方法に関し、特に発光素子を実装基板に精度良く接合する発光素子の製造方法に関する。

背景技術

[0002] マイクロLEDもしくはミニLEDを実装する際に、ダイスをテープに保持して実装基板に実装する製造方法がある。また、基板に回路（発光素子）を作り込んだ上で実装基板に実装した後、基板を除去する製造方法もある。

先行技術文献

特許文献

[0003] 特許文献1：特開2008-311671号公報

発明の概要

発明が解決しようとする課題

[0004] しかしながら、前者（ダイスをテープに保持して実装基板に実装）の場合、任意のピッチにダイスを配置する必要があるが、従来のテープエキスパンド法ではダイスピッチの精度が悪かった。その理由は、従来のテープエキスパンド法で用いられるテープは、保持テープ基材と、ダイスを保持するための糊剤からなり（例えば、特許文献1参照）、保持テープ基材のポリプロピレン（PPと言う場合がある）やポリ塩化ビニル（PVCと言う場合がある）の延性は優れるものの、ダイスを保持するための糊材の延性が悪かったためである。

[0005] テープエキスパンド法では実装基板に合わせて任意のピッチにダイスを配置できないため、後者（基板に回路を作り込んだ上で実装基板に実装した後、基板を除去）の方法では、あらかじめ任意のピッチになるようにダイス間の素子領域を取り除き、ピッチをそろえて実装する1：1転写が行われている。

[0006] しかし、この方法では、ウェーハ内で発光素子にならない領域が大きくなり、コストアップになる。特に、RGB三種類のLEDを別個に実装して1画素を形成する場合、面積ロスが大きくなる。従って、ウェーハの面積ロスが少なく、かつ、精度の高いダイス実装方法が求められている。

[0007] 本発明は、上記問題点に鑑みてなされたものであって、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる発光素子の製造方法を提供することを目的とする。

課題を解決するための手段

[0008] 上記目的を達成するために、本発明は、基板上に発光素子が形成された半導体ウェーハを第1のテープに貼り付け、前記半導体ウェーハを複数の発光素子に分割する分割工程と、前記第1のテープを延伸することにより、前記複数の発光素子のそれぞれの発光素子の間の距離を拡張する拡張工程と、前記複数の発光素子のそれぞれの発光素子の間の距離が拡張された状態において、前記複数の発光素子を、前記第1のテープから第2のテープに転写する転写工程と、前記複数の発光素子を実装基板に接合する実装工程を含む発光素子の製造方法であって、前記分割工程において、前記第1のテープとして、伸縮性のある基材部と糊層からなり、前記糊層が島状に分割されたものを用い、前記島状に分割された糊層に前記複数の発光素子を貼り付けることを特徴とする発光素子の製造方法を提供する。

[0009] このように、第1のテープの延性の低い糊層がカットされており、かつ、延性の高い基材部上に島状に配置することで、基材部の伸びを阻害することがないため、発光素子のピッチが大きく狂うことが無く、任意のピッチに発光素子を配置することができる。これにより、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる。

[0010] このとき、前記発光素子を前記実装基板にフリップチップボンディングすることができる。

[0011] 発光素子を実装基板にフリップチップボンディングする場合に、本発明を

好適に適用することができる。

[0012] このとき、前記第１のテープとして、前記基材部がポリ塩化ビニル（ＰＶＣ）またはポリプロピレン（ＰＰ）からなるものを用いることが好ましい。

[0013] 第１のテープの基材部として、このような延性に優れたものを用いれば、十分延性のあるテープとすることができる。

[0014] このとき、前記第１のテープの前記糊層を島状に分割する方法は、前記糊層をブレードまたはレーザーにより切断するか、または前記基材部の上に印刷法若しくはディスペンス法により島状の糊層を形成することが好ましい。

[0015] このような方法によれば、比較的容易に糊層を島状に分割することができる。

発明の効果

[0016] 以上のように、本発明の発光素子の製造方法によれば、第１のテープの延性の低い糊層がカットされており、かつ、延性の高い基材部上に島状に配置することで、基材部の伸びを阻害することがないため、発光素子のピッチが大きく狂うことが無く、任意のピッチに発光素子を配置することができる。これにより、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる。

図面の簡単な説明

[0017] [図１]本発明の発光素子の製造方法を示すフロー図である。

[図２]本発明の発光素子の製造方法の第一の実施形態を示す工程断面図である。

[図３]本発明の発光素子の製造方法の第一の実施形態を示す工程断面図である。

[図４]本発明の発光素子の製造方法の第一の実施形態を示す工程断面図（図３に続く図）である。

[図５]本発明の発光素子の製造方法の第一の実施形態を示す工程断面図（図４に続く図）である。

[図６]本発明の発光素子の製造方法の第一の実施形態を示す工程断面図（図５

に続く図)である。

[図7]本発明の発光素子の製造方法の第一の実施形態を示す工程断面図(図6に続く図)である。

[図8]本発明の発光素子の製造方法の第一の実施形態を示す工程断面図(図7に続く図)である。

[図9]本発明の発光素子の製造方法の第一の実施形態を示す工程断面図(図8に続く図)である。

[図10]本発明の発光素子の製造方法の第一の実施形態を示す工程断面図(図9に続く図)である。

[図11]本発明の発光素子の製造方法の第一の実施形態を示す工程断面図(図10に続く図)である。

[図12]本発明の発光素子の製造方法の第二の実施形態を示す工程断面図である。

[図13]本発明の発光素子の製造方法の第二の実施形態を示す工程断面図である。

[図14]本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図13に続く図)である。

[図15]本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図14に続く図)である。

[図16]本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図15に続く図)である。

[図17]本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図16に続く図)である。

[図18]本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図17に続く図)である。

[図19]本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図18に続く図)である。

[図20]本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図

19に続く図)である。

[図21]本発明の発光素子の製造方法の第二の実施形態を示す工程断面図(図20に続く図)である。

[図22]本発明の発光素子の製造方法の第三の実施形態を示す工程断面図である。

[図23]本発明の発光素子の製造方法の第三の実施形態を示す工程断面図である。

[図24]本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図23に続く図)である。

[図25]本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図24に続く図)である。

[図26]本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図25に続く図)である。

[図27]本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図26に続く図)である。

[図28]本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図27に続く図)である。

[図29]本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図28に続く図)である。

[図30]本発明の発光素子の製造方法の第三の実施形態を示す工程断面図(図29に続く図)である。

[図31]位置不良の例(横ずれ、縦ずれ、回転)を示す図である。

[図32]実施例1、2及び比較例の位置不良率を示す図である。

発明を実施するための形態

[0018] 以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。

[0019] まず、本発明の発光素子の製造方法について、図1を参照しながら説明する。

図 1 は、本発明の発光素子の製造方法を示すフロー図である。

[0020] 最初に、基板上に発光素子が形成された半導体ウェーハを、伸縮性のある基材部と島状に分割された糊層からなる第 1 のテープに貼り付け、半導体ウェーハを複数の発光素子に分割する（図 1 の S 1 1 参照）。

このとき、第 1 のテープとして、基材部がポリ塩化ビニル（PVC）またはポリプロピレン（PP）からなるものを用いることが好ましい。第 1 のテープの基材部として、このような延性に優れたものを用いれば、十分延性のあるテープとすることができる。

また、第 1 のテープの糊層を島状に分割する方法は、糊層をブレードまたはレーザーにより切断するか、または基材部の上に印刷法若しくはディスペンス法により島状の糊層を形成することが好ましい。このような方法によれば、比較的容易に糊層を島状に分割することができる。

[0021] 次に、第 1 のテープを延伸することにより、複数の発光素子のそれぞれの発光素子の間の距離を拡張する（図 1 の S 1 2 参照）。

このとき、第 1 のテープの延性の低い糊層がカットされており、かつ、延性の高い基材部上に島状に配置されていることで、基材部の伸びを阻害することがないため、発光素子のピッチが大きく狂うことが無く、任意のピッチに発光素子を配置することができる。これにより、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる。

[0022] 次に、S 1 2 においてそれぞれの間の距離が拡張された複数の発光素子を、第 1 のテープから第 2 のテープに転写する（図 1 の S 1 3 参照）。

[0023] 次に、S 1 3 において第 2 のテープに転写された複数の発光素子を実装基板に接合する（図 1 の S 1 4 参照）。

このとき、発光素子を前記実装基板にフリップチップボンディングすることができる。発光素子を前記実装基板にフリップチップボンディングする場合に、本発明を好適に適用することができる。

[0024] 上記で説明した本発明の発光素子の製造方法によれば、第 1 のテープの延

性の低い糊層がカットされており、かつ、延性の高い基材部上に島状に配置することで、基材部の伸びを阻害することがないため、発光素子のピッチが大きく狂うことが無く、任意のピッチに発光素子を配置することができる。これにより、半導体ウェーハに形成された発光素子をテープエキスパンド法により任意のピッチに精度よく配置することができる。

[0025] (第一の実施形態)

次に、本発明の発光素子の製造方法の第一の実施形態について、図2～11を参照しながら説明する。

図2～11に本発明の発光素子の製造方法の第一の実施形態を示す。

[0026] 図2に示すように例えば赤色または黄色LEDを形成する場合、GaAsまたはGeを選択した出発基板201上に有機金属気相成長法(MOVPE)法にて、 $(Al_xGa_{1-x})_yIn_{1-y}P$ ($0 \leq x \leq 1$, $0.4 \leq y \leq 0.6$)からなる活性層204と、活性層204よりバンドギャップの大きい $(Al_xGa_{1-x})_yIn_{1-y}P$ ($0 \leq x \leq 1$, $0.4 \leq y \leq 0.6$)層203, 205を活性層204の両側に配置したAlGaInP系DH構造206を作製する。

[0027] AlGaInP系DH構造206の作製方法はMOVPEに限定されるものではなく、分子線エピタキシー(MBE)法や、化学線エピタキシー(CBE)法で作製しても良い。

[0028] 次にAlGaInP系DH構造206の第一導電型層205の一部に接して第一電極211を形成する。第一導電型がP型の場合はZn, Beを含む金属で形成する。AuZn合金やAuBe合金を選択することが好適であり、TiやW, Cr, Ni等の高融点金属を含む多層構造が好適であるが、オーミック性がとれれば良いため、これらの材料に限定されるものではなく、より安価な金属であるAuAgやPtAgにZnまたはBeを含む金属層を選択してもよい。

[0029] 第一導電型がN型の場合はSi, Geを含む金属で形成する。AuGe合金やAuSi合金を選択することが好適であり、TiやW, Cr, Ni等の

高融点金属を含む多層構造が好適であるが、オーミック性がとれれば良いため、これらの材料に限定されるものではなく、より安価な金属であるAuAgやPtAgにSiまたはGeを含む金属層を選択してもよい。

[0030] 第一電極211は実装工程に耐える厚さを有すれば良いため、薄さには大きな制約は無いが、オーミックコンタクトを得られる程度の膜厚は必要のため、50nm以上の膜厚を有すれば良い。第一電極211が厚くなることで、実装上の不具合は生じないが、コスト抑制の観点から、3μm以下の膜厚で形成することが好適である。

[0031] 第一導電型層205及び活性層204の一部をウェットエッチングまたはドライエッチング法により除去し、第二導電型層203を露出させる。エッチングは、塩素を含有したガスまたは溶液にて行うことができる。エッチングは上記の材料のみで行われるのではなく、エッチング速度及び形状制御のため、他の材料を混合して行う。

[0032] 第二導電型層203を露出させた領域に接した第二電極212を設ける。第二導電型がP型の場合はZn、Beを含む金属で形成する。AuZn合金やAuBe合金を選択することが好適であり、TiやW、Cr、Ni等の高融点金属を含む多層構造が好適であるが、オーミック性がとれれば良いため、これらの材料に限定されるものではなく、より安価な金属であるAuAgやPtAgにZnまたはBeを含む金属層を選択してもよい。

[0033] 第二導電型がN型の場合はSi、Geを含む金属で形成する。AuGe合金やAuSi合金を選択することが好適であり、TiやW、Cr、Ni等の高融点金属を含む多層構造が好適であるが、オーミック性がとれれば良いため、これらの材料に限定されるものではなく、より安価な金属であるAuAgやPtAgにSiまたはGeを含む金属層を選択してもよい。

[0034] 第二電極212は実装工程に耐える厚さを有すれば良いため、薄さには大きな制約は無いが、オーミックコンタクトを得られる程度の膜厚は必要のため、50nm以上の膜厚を有すれば良い。第二電極が厚くなることで、実装上の不具合は生じないが、コスト抑制の観点から、3μm以下の膜厚で形成

することが好適である。

[0035] また、例えば青色または緑色LEDを形成する場合、サファイア出発基板221上に有機金属気相成長法(MOVPE)法にて、 $Al_xGa_yIn_zN$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq z \leq 1$) からなる活性層224と、活性層224よりバンドギャップの大きい $Al_xGa_yIn_zN$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq z \leq 1$) 層223, 225を活性層224の両側に配置したAlGaInN系DH構造226を作製する。

[0036] DH構造226の作製方法はMOVPEに限定されるものではなく、分子線エピタキシー(MBE)法や、化学線エピタキシー(CBE)法で作製しても良い。

[0037] AlGaInN系DH構造226の第一導電型層225の一部に接して第一電極231を形成する。第一電極231は、Ni, Ti, Al, Auを1種類以上含む金属で形成する。オーミック性がとれれば良いため、これらの材料に限定されるものではない。

[0038] 第一電極231は実装工程に耐える厚さを有すれば良いため、薄さには大きな制約は無いが、オーミックコンタクトを得られる程度の膜厚は必要のため、30nm以上の膜厚を有すれば良い。第一電極231が厚くなることで、実装状の不具合は生じないが、コスト抑制の観点から、3μm以下の膜厚で形成することが好適である。

[0039] 第一導電型層225及び活性層224の一部をドライエッチング法により除去し、第二導電型層223を露出させる。エッチングは、塩素を含有したガスにて行うことができる。エッチングは上記の材料のみで行われるのではなく、エッチング速度及び形状制御のため、他の材料を混合して行う。

[0040] 第二導電型層223を露出させた領域に接した第二電極232を設ける。第二電極232は、Ni, Ti, Al, Auを1種類以上含む金属で形成する。オーミック性がとれれば良いため、これらの材料に限定されるものではない。

[0041] 第二電極232は実装工程に耐える厚さを有すれば良いため、薄さには大

きな制約は無いが、オーミックコンタクトを得られる程度の膜厚は必要のため、30 nm以上の膜厚を有すれば良い。第二電極が厚くなることで、実装上の不具合は生じないが、コスト抑制の観点から、3 μm以下の膜厚で形成することが好適である。

[0042] 次に図3に示すようにPVCやPPなどの延性のあるテープ基材（基材部）250上にアクリル等の糊材（糊層）251がシート状に載っているテープ252を準備し、図4に示すようにブレードダイシングにて糊層部分を井桁状にカットし、島状糊部（島状に分割された糊層）253が形成されたシート（第1のテープ）254とする。

[0043] ここでテープ基材厚をA、糊層厚をBとした際に、ブレードダイシング高さをBより10 μm前後深い設定にてカットを行うことで、糊層を確実にカットし、かつ、テープ層（テープ基材）に過度のダメージを与えることなくカットすることができる。

[0044] この方法ではブレードダイシングによる加工幅15 μm前後のカット溝を必要とするため、実装素子5 μm□のダイスにおいて、20 μmピッチ以上の小サイズまで適用可能な方法である。

[0045] 次に図5に示すように第一電極211、231及び第二電極212、232形成後のウェーハと井桁状にカットされた島状糊部（島状に分割された糊層）253が配置されたシート（第1のテープ）254を、電極211、212、231、232と島状糊部253が対向するように配置して接合し、接合体260とする。シート（第1のテープ）254は可視光に対して透明な材料を選択しておけば、ダイスパターンと島状糊部253をアライメントすることが容易である。

[0046] 次に図6に示すようにウェーハとシート（第1のテープ）254を接合し、接合体260とした後、ウェーハにレーザーまたはダイヤモンドスクライブにてブレーキング線261を形成する。ブレーキング線261形成後、ウェーハをブレーキング線261に沿ってブレーキングし、ダイス262を形成する。ここでは、ウェーハとシート（第1のテープ）254の接合後にブ

レーキング線 261 を形成し、ブレーキングを行う場合を例示しているが、接合前にブレーキング線 261 を形成し、接合後にブレーキングを行ってもよい。

[0047] 次に図 7 に示すように複数のダイス 262 のそれぞれのダイスの間の距離を拡張する。

[0048] 次に図 8 に示すように、出発基板 201, 221 をリフトオフする。出発基板が GaAs 基板 201 である AlGaInP 系 DH 構造 206 の場合、出発基板 201 と DH 層 206 の間に挿入した AlAs 犠牲層 202 を HF や BHF などの溶液でエッチングすることで出発基板 201 をリフトオフする（図 2 参照）。

[0049] 出発基板がサファイア基板 221 である AlGaInN 系 DH 構造 226 の場合、レーザーを照射して DH 層 226 底部の GaN 層を溶解させることでリフトオフを実施する。

なお、基板をリフトオフもしくは除去しなくてもよい。

[0050] 次に出発基板 201, 221 除去後、所望のピッチになるようにテープ拡張を行い、所望のピッチでダイスが配列されたシート 265 を形成する。その際、30～50℃の範囲（好適には 35～45℃）でテープを温めてから実施すると拡張時の均一性が室温時より改善する。

[0051] 次に図 9 に示すように第一の面 271 に糊層 273 を有し、第二の面 272 に基材 274 を有する第 2 のテープ 275 を準備し、ダイスの基板リフトオフ面 276 と糊層 273 を対向させて第 2 のテープ 275 にダイスを転写させ、図 10 に示すように第一電極 211, 231 と第二電極 212, 232 が第一の面 271 と反対側に配置されたシート 280 を形成する。

[0052] 次に駆動回路が形成された実装基板 285 を準備する。そして図 11 に示すように実装基板 285 上の電極 286, 287, 288, 289 と、第一電極 211, 231 及び第二電極 212, 232 を対向させ、実装基板 285 とダイスを接合し、接合基板 290 とする。ダイスと実装基板 285 の接合は、第一電極 211, 231 及び第二電極 212, 232 と実装基板 28

5の電極の最表面をAuで形成し、超音波印加圧着にて接合してもよい。あるいは、実装基板電極側もしくはダイス電極側に導電性ペースト、あるいは、共晶金属を形成し、低温にてダイスと実装基板285の接合を実現してもよい。

[0053] 接合基板290形成後、第2のテープ275を剥離する。

[0054] 本実施形態では可視発光をするLEDの実装工程に対して例示をしたが、発光素子の発光波長が実装工程に影響しないことは自明であり、本実施形態の発光波長にかかわらず適用は可能であり、発光素子が赤外発光素子であれ、紫外発光素子であれ、発光波長にかかわらず、適用可能であることは言うまでもない。

[0055] (第二の実施形態)

次に、本発明の発光素子の製造方法の第二の実施形態について、図12～21を参照しながら説明する。

図12～21に本発明発光素子の製造方法の第二の実施形態を示す。

なお、本実施形態では、第1のテープの糊層を島状に分割する方法としてレーザーを用いている点が、第一の実施形態と異なるが、それ以外は、第一の実施形態と同様である。

[0056] 図12に示すように例えば赤色または黄色LEDを形成する場合、第一の実施形態と同様に、GaAsまたはGeを選択された出発基板401上に有機金属気相成長法(MOVPE)法にて、 $(Al_xGa_{1-x})_yIn_{1-y}P$ ($0 \leq x \leq 1$, $0.4 \leq y \leq 0.6$) からなる活性層404と、活性層404よりバンドギャップの大きい $(Al_xGa_{1-x})_yIn_{1-y}P$ ($0 \leq x \leq 1$, $0.4 \leq y \leq 0.6$) 層403, 405を活性層404の両側に配置したAlGaInP系DH構造406を作製する。

[0057] 次にAlGaInP系DH構造406の第一導電型層405の一部に接して第一電極411を第一の実施形態と同様にして形成する。

[0058] 次に第一の実施形態と同様にして第一導電型層405及び活性層404の一部をウェットエッチングまたはドライエッチング法により除去し、第二導

電型層 403 を露出させる。

[0059] 第二導電型層 403 を露出させた領域に接した第二電極 412 を第一の実施形態と同様にして設ける。

[0060] また、例えば青色または緑色 LED を形成する場合、第一の実施形態と同様に、サファイア出発基板 421 上に有機金属気相成長法 (MOVPE) 法にて、 $Al_xGa_yIn_zN$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq z \leq 1$) からなる活性層 424 と、活性層 424 よりバンドギャップの大きい $Al_xGa_yIn_zN$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq z \leq 1$) 層 423, 425 を活性層 424 の両側に配置した $AlGaInN$ 系 DH 構造 426 を作製する。

[0061] $AlGaInN$ 系 DH 構造 426 の第一導電型層 425 の一部に接して第一電極 431 を第一の実施形態と同様にして形成する。

[0062] 次に第一の実施形態と同様にして第一導電型層 425 及び活性層 424 の一部をドライエッチング法により除去し、第二導電型層 423 を露出させる。

[0063] 第二導電型層 423 を露出させた領域に接した第二電極 432 を第一の実施形態と同様にして設ける。

[0064] 次に図 13 に示すように PVC や PP などの延性のあるテープ基材 (基材部) 450 上にアクリル等の糊材 (糊層) 451 がシート状に載っているテープ 452 を準備し、図 14 に示すようにレーザーにて糊層部分を井桁状にカットし、島状糊部 (島状に分割された糊層) 453 が形成されたシート (第 1 のテープ) 454 とする。レーザー出力を低出力に制御して糊層部分をカットすることで、テープ基材 450 に過剰なダメージを与えずに糊層部分を島状にカットすることができる。この方法ではレーザーによる加工幅が $5 \mu m$ 前後になるため、実装素子 $5 \mu m$ 前後のダイスにおいて、 $10 \mu m$ ピッチ以上の小サイズまで適用可能な方法である。

[0065] 次に図 15 に示すように、第一の実施形態と同様にして、第一電極 411, 431 及び第二電極 412, 432 形成後のウェーハと井桁状にカットされた島状糊部 (島状に分割された糊層) 453 が配置されたシート 454 を

、電極 4 1 1, 4 1 2, 4 3 1, 4 3 2 と島状糊部 4 5 3 が対向するように配置して接合し、接合体 4 6 0 とする。

[0066] 次に図 1 6 に示すようにウェーハとシートを接合し、接合体 4 6 0 とした後、ウェーハにレーザーまたはダイヤモンドスクライブにてブレーキング線 4 6 1 を形成する。ブレーキング線 4 6 1 形成後、ウェーハをブレーキング線 4 6 1 に沿ってブレーキングし、ダイス 4 6 2 を形成する。ここでは、ウェーハとシートの接合後にブレーキングを行う場合を例示しているが、接合前にブレーキング線 4 6 1 を形成し、接合後にブレーキングを行ってもよい。

[0067] 次に図 1 7 に示すように複数のダイスのそれぞれのダイスの間の距離を拡張する。

[0068] 次に図 1 8 に示すようにブレーキング処理を実施し、ダイスの間の距離を拡張した後、第一の実施形態と同様にして出発基板 4 0 1, 4 2 1 をリフトオフする。

出発基板が GaAs 基板 4 0 1 である AlGaInP 系 DH 構造 4 0 6 の場合、出発基板 4 0 1 と DH 層 4 0 6 の間に挿入した AlAs 犠牲層 4 0 2 を HF や BHF などの溶液でエッチングすることで出発基板 4 0 1 をリフトオフする。

なお、基板をリフトオフもしくは除去しなくてもよい。

[0069] 次に出発基板 4 0 1, 4 2 1 除去後、第一の実施形態と同様にして、所望のピッチになるようにテープ拡張を行い、所望のピッチでダイスが配列されたシート 4 6 5 を形成する。

[0070] 次に図 1 9 に示すように第一の面 4 7 1 に糊層 4 7 3 を有し、第二の面 4 7 2 に基材 4 7 4 を有するテープ（第 2 のテープ） 4 7 5 を準備し、ダイスの基板リフトオフ面 4 7 6 と糊層 4 7 3 を対向させてテープ（第 2 のテープ） 4 7 5 にダイスを転写させ、図 2 0 に示すように第一電極 4 1 1, 4 3 1 と第二電極 4 1 2, 4 3 2 が第一の面 4 7 1 と反対側に配置されたシート 4 8 0 を形成する。

[0071] 次に駆動回路が形成された実装基板485を準備する。

[0072] そして図21に示すように、第一の実施形態と同様にして、実装基板485上の電極486, 487, 488, 489と、第一電極411, 431及び第二電極412, 432を対向させ、実装基板とダイスを接合し、接合基板490とする。

[0073] 接合基板490形成後、テープ（第2のテープ）475を剥離する。

[0074] 本実施形態においても可視発光をするLEDの実装工程に対して例示をしたが、発光素子の発光波長が実装工程に影響しないことは自明であり、本実施形態の発光波長にかかわらず適用は可能であり、発光素子が赤外発光素子であれ、紫外発光素子であれ、発光波長にかかわらず、適用可能であることは言うまでもない。

[0075] （第三の実施形態）

次に、本発明の発光素子の製造方法の第三の実施形態について、図22～30を参照しながら説明する。

図22～30に本発明発光素子の製造方法の第三の実施形態を示す。

なお、本実施形態では、第1のテープの糊層を島状に分割する方法として、基材部の上に印刷法若しくはディスペンス法により島状の糊層を形成している点が、第一の実施形態と異なるが、それ以外は、第一の実施形態と同様である。

[0076] 図22に示すように例えば赤色または黄色LEDを形成する場合、第一の実施形態と同様に、GaAsまたはGeを選択された出発基板601上に有機金属気相成長法（MOVPE）法にて、 $(Al_xGa_{1-x})_yIn_{1-y}P$ ($0 \leq x \leq 1$, $0.4 \leq y \leq 0.6$) からなる活性層604と、活性層604よりバンドギャップの大きい $(Al_xGa_{1-x})_yIn_{1-y}P$ ($0 \leq x \leq 1$, $0.4 \leq y \leq 0.6$) 層603, 605を活性層604の両側に配置したAlGaInP系DH構造606を作製する。

[0077] 次にAlGaInP系DH構造606の第一導電型層605の一部に接して第一電極611を第一の実施形態と同様にして形成する。

- [0078] 次に第一の実施形態と同様にして第一導電型層605及び活性層604の一部をウェットエッチングまたはドライエッチング法により除去し、第二導電型層603を露出させる。
- [0079] 次に第二導電型層603を露出させた領域に接した第二電極612を第一の実施形態と同様にして設ける。
- [0080] 例えば青色または緑色LEDを形成する場合、第一の実施形態と同様に、サファイア出発基板621上に有機金属気相成長法(MOVPE)法にて、 $Al_xGa_yIn_zN$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq z \leq 1$) からなる活性層624と、活性層624よりバンドギャップの大きい $Al_xGa_yIn_zN$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq z \leq 1$) 層623, 625を活性層624の両側に配置したAlGaInN系DH構造626を作製する。
- [0081] 次にAlGaInN系DH構造626の第一導電型層625の一部に接して第一電極631を第一の実施形態と同様にして形成する。
- [0082] 次に第一の実施形態と同様にして第一導電型層625及び活性層624の一部をドライエッチング法により除去し、第二導電型層623を露出させる。
- [0083] 次に第二導電型層623を露出させた領域に接した第二電極632を第一の実施形態と同様にして設ける。
- [0084] 次に図23に示すようにPVCやPPなどの延性のあるテープ基材(基材部)650上にアクリル等の糊材を吐出ノズルから島状に吐出して島状糊部(島状に分割された糊層)653が形成されたシート(第1のテープ)654を準備する。この方法では印刷法、もしくはディスペンス法によるヘッドの印刷精度に左右されるが、 $5\mu m$ 前後の間隔で島状に糊部を設置することが可能なため、 $5\mu m$ 前後のダイスにおいて、 $10\mu m$ ピッチ以上の小サイズまで適用可能な方法である。
- [0085] 次に図24に示すように、第一の実施形態と同様にして、第一電極611, 631及び第二電極612, 632形成後のウェーハと井桁状の島状糊部(島状に分割された糊層)653が配置されたシート654を、電極611

， 6 1 2， 6 3 1， 6 3 2と島状糊部 6 5 3が対向するように配置して接合し、接合体 6 6 0とする。

[0086] 次に図 2 5 に示すようにウェーハとシートを接合し、接合体 6 6 0とした後、ウェーハにレーザーまたはダイヤモンドスクライブにてブレーキング線 6 6 1を形成する。ブレーキング線 6 6 1形成後、ウェーハをブレーキング線 6 6 1に沿ってブレーキングし、ダイス 6 6 2を形成する。ここでは、ウェーハとシートの接合後にブレーキングを行う場合を例示しているが、接合前にブレーキング線 6 6 1を形成し、接合後にブレーキングを行ってもよい。

[0087] 次に図 2 6 に示すように複数のダイスのそれぞれのダイスの間の距離を拡張する。

[0088] 次に図 2 7 に示すようにブレーキング処理を実施し、ダイスの間の距離を拡張した後、第一の実施形態と同様にして出発基板 6 0 1， 6 2 1をリフトオフする。

出発基板がGaAs基板 6 0 1であるAlGaInP系DH構造 6 0 6の場合、出発基板 6 0 1とDH層 6 0 6の間に挿入したAlAs犠牲層 6 0 2をHFやBHFなどの溶液でエッチングすることで出発基板 6 0 1をリフトオフする。

なお、基板をリフトオフもしくは除去しなくてもよい。

[0089] 次に出発基板 6 0 1， 6 2 1除去後、第一の実施形態と同様にして、所望のピッチになるようにテープ拡張を行い、所望のピッチでダイスが配列されたシート 6 6 5を形成する。

[0090] 次に図 2 8 に示すように第一の面 6 7 1に糊層 6 7 3を有し、第二の面 6 7 2に基材 6 7 4を有するテープ（第2のテープ） 6 7 5を準備し、ダイスの基板リフトオフ面 6 7 6と糊層 6 7 3を対向させてテープ（第2のテープ） 6 7 5にダイスを転写させ、図 2 9 に示すように第一電極 6 1 1， 6 3 1と第二電極 6 1 2， 6 3 2が第一の面 6 7 1と反対側に配置されたシート 6 8 0を形成する。

- [0091] 次に駆動回路が形成された実装基板 685 を準備する。
- [0092] そして図 30 に示すように、第一の実施形態と同様にして、実装基板 685 上の電極 686, 687, 688, 689 と、第一電極 611, 631 及び第二電極 612, 632 を対向させ、実装基板 685 とダイスを接合し、接合基板 690 とする。
- [0093] 接合基板 690 形成後、テープ（第 2 のテープ） 675 を剥離する。
- [0094] 本実施形態においても可視発光をする LED の実装工程に対して例示をしたが、発光素子の発光波長が実装工程に影響しないことは自明であり、本実施形態の発光波長にかかわらず適用は可能であり、発光素子が赤外発光素子であれ、紫外発光素子であれ、発光波長にかかわらず、適用可能であることは言うまでもない。

実施例

- [0095] 以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
- [0096] （実施例 1）
- GaAs 基板 201 上に有機金属気相成長法（MOVPE）法にて、 $(Al_xGa_{1-x})_yIn_{1-y}P$ （黄色： $y=0.5$, $x=0.15$ 、赤色： $y=0.5$, $x=0.05$ ）からなる活性層 204 と、活性層 204 よりバンドギャップの大きい $(Al_xGa_{1-x})_yIn_{1-y}P$ （ $x=0.85$, $y=0.5$ ）層 203, 205 を活性層 204 の両側に配置した AlGaInP 系 DH 構造 206 を作製した。その際、AlGaInP 系 DH 構造 206 と出発基板 201 との間に AlAs 犠牲層 202 を 50 nm の厚さで形成した（図 2 参照）。
- [0097] このような構造の半導体ウェーハを第一の実施形態のように加工し、ブレードダイシングにて糊層部分を井桁状にカットした島状部 253 が形成された PVC を基材（基材部）としたシート（第 1 のテープ） 254（図 4 参照）を用いて 5~10 μm 角のダイスを 35~100 μm ピッチで実装基板に接合した。なお、シート（第 1 のテープ）の基材（基材部）の厚みは 80 μm

mで糊部（糊層）の厚みは $5\mu\text{m}$ で幅 $15\mu\text{m}$ のブレードで $20\sim50\mu\text{m}$ ピッチで糊部を島状にカットした。

[0098] （実施例2）

GaAs基板401上に有機金属気相成長法（MOVPE）法にて、 $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ （黄色： $y=0.5$ ， $x=0.15$ 、赤色： $y=0.5$ ， $x=0.05$ ）からなる活性層404と、活性層404よりバンドギャップの大きい $(\text{Al}_x\text{Ga}_{1-x})_y\text{In}_{1-y}\text{P}$ （ $x=0.85$ ， $y=0.5$ ）層403，405を活性層404の両側に配置したAlGaInP系DH構造406を作製した。その際、AlGaInP系DH構造406と出発基板401との間にAlAs犠牲層402を 50nm の厚さで形成した（図12参照）。

[0099] このような構造の半導体ウェーハを第二の実施形態のように加工し、レーザーにて糊層部分を井桁状にカットした島状部453が形成されたPVCを基材としたシート（第1のテープ）454（図14参照）を用いて $5\sim10\mu\text{m}$ 角のダイスを $35\sim100\mu\text{m}$ ピッチで実装基板に接合した。なお、シート（第1のテープ）の基材（基材部）の厚みは $80\mu\text{m}$ で糊部（糊層）の厚みは $5\mu\text{m}$ でレーザーを用いて $20\sim50\mu\text{m}$ ピッチで糊部を島状にカットした。

[0100] （比較例）

シート（第1のテープ）の糊部（糊層）を島状としないこと、及びダイスのピッチを $15\sim100\mu\text{m}$ としたこと以外は実施例1，2と同様に発光素子の実装を行った。

[0101] 実施例1，2及び比較例の位置不良率の結果を図32に示す。なお、位置不良としては図31に示すように横ずれ、縦ずれ、回転の3種類がある。

図32からわかるように、糊層が島状に分割された第1のテープを用いた実施例1，2では、糊層が島状に分割されない第1のテープを用いた比較例と比較すると、実装時の位置不良が大幅に改善されている。


[0102] なお、本発明は、上記実施形態に限定されるものではない。上記実施形態

は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。


請求の範囲

- [請求項1] 基板上に発光素子が形成された半導体ウェーハを第1のテープに貼り付け、前記半導体ウェーハを複数の発光素子に分割する分割工程と、前記第1のテープを延伸することにより、前記複数の発光素子のそれぞれの発光素子の間の距離を拡張する拡張工程と、前記複数の発光素子のそれぞれの発光素子の間の距離が拡張された状態において、前記複数の発光素子を、前記第1のテープから第2のテープに転写する転写工程と、前記複数の発光素子を実装基板に接合する実装工程を含む発光素子の製造方法であって、
- 前記分割工程において、前記第1のテープとして、伸縮性のある基材部と糊層からなり、前記糊層が島状に分割されたものを用い、前記島状に分割された糊層に前記複数の発光素子を貼り付けることを特徴とする発光素子の製造方法。
- [請求項2] 前記発光素子を前記実装基板にフリップチップボンディングすることを特徴とする請求項1に記載の発光素子の製造方法。
- [請求項3] 前記第1のテープとして、前記基材部がポリ塩化ビニル（PVC）またはポリプロピレン（PP）からなるものを用いることを特徴とする請求項1または請求項2に記載の発光素子の製造方法。
- [請求項4] 前記第1のテープの前記糊層を島状に分割する方法は、前記糊層をブレードまたはレーザーにより切断するか、または前記基材部の上に印刷法若しくはディスペンス法により島状の糊層を形成することを特徴とする請求項1から請求項3のいずれか一項に記載の発光素子の製造方法。

[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]




[図14]




[図15]




[図16]




[図17]




[図18]




[図19]




[図20]




[図21]




[図22]




[図23]




[図24]




[図25]




[図26]




[図27]




[図28]



[図29]




[図30]




[図31]


(a) 横ずれ




(b) 縦ずれ



(c) 回転



[図32]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/015989

A. CLASSIFICATION OF SUBJECT MATTER

Int. Cl. H01L33/48 (2010.01) i, H01L21/301 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int. Cl. H01L33/00-33/64, H01L21/301, H01L21/78

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996

Published unexamined utility model applications of Japan 1971-2019

Registered utility model specifications of Japan 1996-2019

Published registered utility model applications of Japan 1994-2019

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2014-036060 A (SHARP CORP.) 24 February 2014, paragraphs [0041]-[0045], [0056]-[0081], [0168]-[0202], fig. 1-6, 14-17 (Family: none)	1-4
Y	US 2018/0138142 A1 (XIAMEN SAN'AN OPTOELECTRONICS CO., LTD.) 17 May 2018, paragraphs [0040]-[0048], [0052]-[0058], fig. 5-7, 10-14 & WO 2018/024032 A1 & CN 106206397 A	1-4
A	JP 2003-098977 A (SONY CORP.) 04 April 2003, entire text, all drawings (Family: none)	1-4
A	JP 2007-208129 A (CITIZEN ELECTRONICS CO., LTD.) 16 August 2007, entire text, all drawings (Family: none)	1-4



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
04.06.2019

Date of mailing of the international search report
18.06.2019

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2019/015989

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2014-11445 A (DISCO INC.) 20 January 2014, entire text, all drawings (Family: none)	1-4

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01L33/48(2010.01)i, H01L21/301(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01L33/00-33/64, H01L21/301, H01L21/78

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2019年
日本国実用新案登録公報	1996-2019年
日本国登録実用新案公報	1994-2019年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2014-036060 A（シャープ株式会社） 2014.02.24, 段落[0041]-[0045], [0056]-[0081], [0168]-[0202], 図 1-6, 14-17 (ファミリーなし)	1-4
Y	US 2018/0138142 A1 (XIAMEN SAN'AN OPTOELECTRONICS CO., LTD.) 2018.05.17, 段落[0040]-[0048], [0052]-[0058], FIG. 5-7, 10-14 & WO 2018/024032 A1 & CN 106206397 A	1-4

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

04.06.2019

国際調査報告の発送日

18.06.2019

国際調査機関の名称及びあて先

日本国特許庁（ISA/J P）

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

大西 孝宣

2 K

6006

電話番号 03-3581-1101 内線 3255

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2003-098977 A (ソニー株式会社) 2003. 04. 04, 全文, 全図 (ファミリーなし)	1-4
A	JP 2007-208129 A (シチズン電子株式会社) 2007. 08. 16, 全文, 全図 (ファミリーなし)	1-4
A	JP 2014-11445 A (株式会社ディスコ) 2014. 01. 20, 全文, 全図 (ファミリーなし)	1-4