

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-14552

(P2004-14552A)

(43) 公開日 平成16年1月15日(2004.1.15)

(51) Int.Cl.⁷

H01L 21/60

F I

H01L 21/60 321Y

テーマコード (参考)

5F044

審査請求 未請求 請求項の数 8 O L (全 9 頁)

(21) 出願番号 特願2002-161559 (P2002-161559)

(22) 出願日 平成14年6月3日(2002.6.3)

(71) 出願人 591271357

株式会社神和

神奈川県川崎市中原区上小田中2丁目4番
12号

(74) 代理人 100101878

弁理士 木下 茂

(72) 発明者 阿部 拓郎

神奈川県川崎市中原区上小田中2丁目4番
12号 株式会社神和内

(72) 発明者 神 幸治

神奈川県川崎市中原区上小田中2丁目4番
12号 株式会社神和内

(72) 発明者 杉浦 たける

神奈川県川崎市中原区上小田中2丁目4番
12号 株式会社神和内

Fターム(参考) 5F044 KK06 KK13


(54) 【発明の名称】 接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法

(57) 【要約】

【課題】チップ部品と回路基板とのはんだ付け接合部分を目視により容易に検査することができる接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法を提供する。

【解決手段】チップ部品50と回路パターンとの接合状態を検査する接合検査用回路基板10において、前記回路基板は透明なガラス基体11からなり、そのガラス基体の表面に導電性の回路パターン12が形成され、該回路パターン12とチップ部品50の端子との接合状態を、前記回路基板10のチップ部品装着面と反対面側から視認する。

【選択図】 図2



【特許請求の範囲】

【請求項 1】

チップ部品と回路パターンとの接合状態を検査する接合検査用回路基板において、前記回路基板は透明なガラス基体からなり、そのガラス基体の表面に導電性の回路パターンが形成され、

該回路パターンとチップ部品の端子との接合状態が、前記回路基板のチップ部品装着面と反対面側から視認できることを特徴とする接合検査用回路基板。

【請求項 2】

前記回路パターンは、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることを特徴とする請求項 1 に記載の接合検査用回路基板。

10

【請求項 3】

前記ガラス基体がソーダライムガラスによって形成されると共に、その表面に SiO_2 (二酸化珪素) 層が形成されていることを特徴とする請求項 1 に記載の接合検査用回路基板。

【請求項 4】

所定の回路パターンを有する回路基板とチップ部品との接合状態を検査する接合検査用チップ部品において、

前記チップ部品は透明なガラス基体からなり、そのガラス基体の一面に導電性の端子が形成され、

該回路基板の回路パターンとチップ部品の端子との接合状態を、該チップ部品の上面側から視認できることを特徴とする接合検査用チップ部品。

20

【請求項 5】

前記端子は、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることを特徴とする請求項 4 に記載の接合検査用チップ。

【請求項 6】

前記ガラス基体がソーダライムガラスによって形成されると共に、その表面に SiO_2 (二酸化珪素) 層が形成されていることを特徴とする請求項 4 に記載の接合検査用チップ部品。

【請求項 7】

チップ部品と回路パターンとの接合状態を検査する接合検査用回路基板の製造方法において、

30

透明なガラス基体の上面に透明導電膜を形成する工程と、

該透明導電膜上にフォトレジスト膜を形成する工程と、

該フォトレジスト膜に対して露光及び現像処理する工程と、

前記露光及び現像処理により形成された回路パターンに対応して前記透明導電膜をエッチング処理する工程と、

前記回路パターン上に残ったフォトレジスト膜を剥離する工程と、

前記透明導電膜で形成される回路パターン上に無電解金属めっき処理を施す工程と

を含むことを特徴とする接合検査用回路基板の製造方法。

【請求項 8】

40

所定の回路パターンを有する回路基板とチップ部品との接合状態を検査する接合検査用チップ部品の製造方法において、

透明なガラス基体上面に透明導電膜を形成する工程と、

該透明導電膜上にフォトレジスト膜を形成する工程と、

該フォトレジスト膜に対して露光及び現像処理する工程と、

前記露光及び現像処理により形成された、チップ部品の単位ごとの端子パターンに対応して前記透明導電膜をエッチング処理する工程と、

前記端子パターン上に残ったフォトレジスト膜を剥離する工程と、

前記透明導電膜で形成される端子パターン上に無電解金属めっき処理を施す工程と、

前記チップ単位ごとに裁断処理する工程と、

50

を含むことを特徴とする接合検査用チップ部品の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、回路基板とチップ部品のはんだ付け接合性の検査のために用いられる接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法に関する。

【0002】

【従来の技術】

近年、回路配線基板上にＩＣチップのようなチップ部品を実装する技術として、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Scale Package）などが用いられている。 10

このＢＧＡ、ＣＳＰの実装工程について図６に基づいて説明すると、まず球形のはんだボール６３（すず、鉛等により形成される球状のはんだ）をＩＣチップ６１の端子６２の下面に着ける（図６（ａ）参照）。

その後、前記ＩＣチップ６１を回路基板６５に載置し、加熱することにより前記はんだボール６３を融かし、前記ＩＣチップ６１の端子６２と回路基板６５の端子６４との間を電気的に接合する（図６（ｂ）参照）。

更に、前記接合部分を保護するため、実装基板（回路基板６５）とＩＣチップ６１との接合部分にはアンダーフィル６６と呼ばれる封止材が充填されることが一般的に行われている（図６（ｃ）参照）。 20

【0003】

ところで、このような実装技術を用いて装着されたチップ部品が、実際どのような接合状態にあるか、検査する必要がある。

また回路基板の製造メーカーやＩＣチップ等の電子部品メーカー、更にははんだ（はんだボール）の製造メーカーにおいては、夫々の製品を出荷する前に、自己の製品と他社の製品とのはんだ付けの接合性を確認する必要がある。

従来からこのようなはんだ付けの接合検査は、目視による検査、実装基板の断面観察による検査、あるいはＸ線観察による検査により行われている。

【0004】

【発明が解決しようとする課題】 30

上記した目視による接合性の検査においては、ＩＣチップ部品の端子と回路パターンの接合部分の接合状態は、ＩＣチップ部品の側方から目視するしかなく、接合状態の一部のみを視認できるに過ぎなかった。特に、ＩＣチップ部品の下面に位置する該端子の接合状態は、ＩＣチップ部品あるいは回路基板が邪魔になり視認することができなかった。

また、実装基板の断面観察やＸ線観察においては、夫々の方法において専用の装置が必要となり、しかも精密な作業が必要であるため検査工程におけるコストがかかるという課題があった。

【0005】

本発明は、上記のような事情の下になされたものであり、チップ部品と回路基板とのはんだ付け接合部分を目視により容易に検査することができる接合検査用回路基板及びチップ部品、並びに該回路基板及びチップ部品の製造方法を提供することを目的にする。 40

【0006】

【課題を解決するための手段】

前記した目的を達成するためになされた本発明にかかる接合検査用回路基板は、チップ部品と回路パターンとの接合状態を検査する接合検査用回路基板において、前記回路基板は透明なガラス基体からなり、そのガラス基体の表面に導電性の回路パターンが形成され、該回路パターンとチップ部品の端子との接合状態を、前記回路基板のチップ部品装着面と反対面側から視認することができることを特徴としている。

【0007】

このように、回路基板が透明なガラス基体で構成されているため、チップ部品の端子と回 50

路パターンとの接合部分を回路基板のチップ部品装着面と反対面側から視認することができる。その結果、検査作業者が目視により接合部分全体を容易に、正確に検査することができる。

この接合検査用回路基板は、チップ部品製造メーカーにおいて、自己の製品であるチップ部品が適切な接合状態を得ることができるか、否かの検査に好適に用いられる。また同様に、はんだボール等のはんだ製造メーカーにおいて、自己のはんだが適切な接合状態を与えるか、否かの検査に好適に用いられる。尚、前記透明なガラス基体には、半透明のガラス基体が含まれる。

【0008】

ここで、前記回路パターンは、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることが望ましい。 10

また、前記ガラス基体がソーダライムガラスによって形成されると共に、その表面にSiO₂（二酸化珪素）層が形成されていることが望ましい。

【0009】

また、前記した目的を達成するためになされた本発明にかかる接合検査用チップ部品は、所定の回路パターンを有する回路基板とチップ部品との接合状態を検査する接合検査用チップ部品において、前記チップ部品は透明なガラス基体からなり、そのガラス基体の一面に導電性の端子が形成され、該回路基板の回路パターンとチップ部品の端子との接合状態を、該チップ部品の上面側から視認できることを特徴としている。

【0010】

このように、前記チップ部品が透明なガラス基体から形成されているため、回路基板の回路パターン上に接合部材によって接合される接合検査用チップの端子と前記回路基板の回路パターンとの接合部分を、該チップ部品の上面側から視認することができる。その結果、検査作業者が目視により、接合部分全体を容易に検査することができる。 20

この接合検査用チップ部品は、回路基板製造メーカーにおいて、自己の製品である回路基板が適切な接合状態を得ることができるか、否かの検査に好適に用いられる。また同様に、はんだボール等のはんだ製造メーカーにおいて、自己の製品であるはんだが適切な接合状態を与えるか、否かの検査に好適に用いられる。尚、前記透明なガラス基体には、半透明のガラス基体が含まれる。

【0011】

ここで、前記端子は、透明導電膜で形成されると共に、該透明導電膜上に無電解金属めっき層が形成されていることが望ましい。 30

また、前記ガラス基体がソーダライムガラスによって形成されると共に、その表面にSiO₂（二酸化珪素）層が形成されていることが望ましい。

【0012】

また、前記した目的を達成するためになされた本発明にかかる接合検査用回路基板の製造方法は、チップ部品と回路パターンとの接合状態を検査する接合検査用回路基板の製造方法において、透明なガラス基体の上面に透明導電膜を形成する工程と、該透明導電膜上にフォトレジスト膜を形成する工程と、該フォトレジスト膜に対して露光及び現像処理する工程と、前記露光及び現像処理により形成された回路パターンに対応して前記透明導電膜をエッチング処理する工程と、前記回路パターン上に残ったフォトレジスト膜を剥離する工程と、前記透明導電膜で形成される回路パターン上に無電解金属めっき処理を施す工程とを含むことを特徴としている。 40

このような接合検査用回路基板の製造方法を採用することにより、ガラス基体の表面上に回路パターンを形成することができ、接合検査用回路基板を容易に得ることができる。尚、前記透明なガラス基体には、半透明のガラス基体が含まれる。

【0013】

また、前記した目的を達成するためになされた本発明にかかる接合検査用チップ部品の製造方法は、所定の回路パターンを有する回路基板とチップ部品との接合状態を検査する接合検査用チップ部品の製造方法において、透明なガラス基体上面に透明導電膜を形成する 50

工程と、該透明導電膜上にフォトレジスト膜を形成する工程と、該フォトレジスト膜に対して露光及び現像処理する工程と、前記露光及び現像処理により形成された、チップ部品の単位ごとの端子パターンに対応して前記透明導電膜をエッチング処理する工程と、前記端子パターン上に残ったフォトレジスト膜を剥離する工程と、前記透明導電膜で形成される端子パターン上に無電解金属めっき処理を施す工程と、前記チップ単位ごとに裁断処理する工程とを含むことを特徴としている。

【0014】

このような接合検査用チップの製造方法を採用することにより、透明なガラス基板からなるチップ部品を形成することができ、接合検査用チップ部品を容易に得ることができる。尚、前記透明なガラス基体には、半透明のガラス基体が含まれる。

10

【0015】

【発明の実施の形態】

以下、本発明にかかる接合検査用回路基板及び接合検査用チップ部品の実施形態について図に基づいて説明する。まず、本発明にかかる接合検査用回路基板の一実施形態について、図1乃至図3に基づいて説明する。なお、図1は本発明にかかる接合検査用回路基板の実施形態を示す斜視図、図2は図1に示した接合検査回路基板に被検査チップ部品が載置された状態を示す斜視図、図3は本発明にかかる接合検査用回路基板の製造方法を説明するための図である。

【0016】

図1において、符号10は接合検査用回路基板であって、この接合検査用回路基板10には、透過なガラス基体11の表面上に設けられたITO (Indium Tin Oxide) 膜に無電解金属めっき処理を施すことによって形成された回路パターン12が形成されている。

20

また、接合検査用回路基板10の四方縁側には回路パターン12の一端を形成する複数の基板端子13が形成されている。一方、接合検査用回路基板10の中央部分にはチップ載置部14が設けられ、その周辺には回路パターン12の他端を形成する複数の基板端子15が形成されている。これら複数の基板端子13と基板端子15は、夫々対をなす形で前記回路パターン12の一部として形成されている。

【0017】

上記のような接合検査用回路基板10は、例えばICチップ等のチップ部品50のはんだ等による接合性検査の目的に用いることができる。図1に示した接合検査用回路基板10を用いて検査を行う場合、図2に示すようにチップ載置部14に検査対象となるチップ部品50を載置し、チップ部品50の端子部分とそれに対応する基板端子15とをはんだボール等により接合する。さらには、はんだによる接合部分の周辺部に接合部分保護のためにアンダーフィルを充填する。

30

【0018】

検査者が、チップ部品50の接合性を検査する場合、接合検査用回路基板10のガラス基体11が透明体で形成されているため、チップ部品50の下面の端子の接合状態は、チップ部品50が装着されていない基板面側(裏面)から目視(視認)して、検査することができる。

40

なお、基板端子13にオシロスコープや電流計等のプローブを接触させることにより、導通性テスト等を行なうこともできる。

【0019】

続いて、図3を用いて上記のような接合検査用回路基板10の製造工程の一例について説明する。

ガラス基板表面に形成される色々なデバイスに悪影響を与えるとされるガラス内部のアルカリ金属成分を抑制するため、板状のソーダライムガラス(例えば、基板寸法350.0×300.0×1.1mm)30にSiO₂層(二酸化珪素層(400厚))を形成し、ガラス基体30とする。

さらに、前記ガラス基体30(ソーダライムガラス)の上表面に透明導電膜であるITO

50

(Indium Tin Oxide)膜31を蒸着法により成膜する(図3(a)参照)。

【0020】

前記ガラス基体30のITO膜31を成膜していない面側に、基体補強のためにビューフル32を貼り付ける(図3(b)参照)。

次いで、ITO膜31の上からレジスト剤としてDFR(Dry Film Resist)ラミネート33を25 μ mの厚さで形成する(図3(c)参照)。

更に、回路パターンを形成するため、マスク34を掛けて露光処理し(図3(d)参照)、現像処理を施すことにより、レジスト膜(DFR膜)による回路パターンが形成される(図3(e)参照)。

10

【0021】

次いで、ビューフル32を剥離し、ITO膜31に回路パターンに対応してエッチング処理(エッチング液:30% HCl)を施すことにより、ITO膜31による回路パターンが形成される(図3(f)参照)。

さらに、DFRラミネート33を剥離液(3% NaOH)を用いて剥離し(図3(g)参照)、ITO膜31の回路パターン上に無電解Niめっき層35(1 μ m厚)及び無電解Auめっき層36(0.03 μ m厚)を形成することによって、接合検査用回路基板10が製造される。なお、前記めっき層はNi、Auに限定されるものではなく、他の金属であっても良い。

20

【0022】

このように、本発明にかかる実施形態によれば、透過なガラス基体11(30)上に回路パターン12(31, 35, 36)が形成されているため、ICチップ等のチップ部品をはんだボール等により回路パターン12上に接合し、接合部の周りにアンダーフィルを充填したときに、接合検査用回路基板10の裏面側(チップ部品非装着面側)から、はんだの接合部分を目視することができると共に、アンダーフィルの充填具合を目視することができる。

【0023】

そのため、従来目視による不十分であった検査をより正確にすることができ、しかも接合部分の断面観察やX線観察といったコスト面で課題を持つ検査方法に対して、安価に検査を行うことができる。

30

特にICチップ等の電子部品メーカーにおけるはんだ等によるチップ部品の接合性検査や、はんだ等の接合部材メーカーにおける接合性検査において好適に用いることができる。

【0024】

次に、本発明にかかる接合検査用チップ部品の実施形態について図4、5に基づいて説明する。なお、図4は本発明にかかる接合検査用チップ部品の実施形態を示す斜視図、図5は図4に示した接合検査用チップ部品が被検査回路基板に載置された状態を示す斜視図である。

図4において符号20は接合検査用チップ部品であって、この接合検査用チップ部品20には、透明なガラス基体21の一面(裏面)の四方縁側に無電解金属めっき処理が施された複数のチップ端子22から構成される端子パターンが形成されている。

40

【0025】

このような接合検査用チップ部品20は、例えばICチップ等の電子部品が載置される回路基板のはんだ等による接合性検査の目的に用いることができる。

図4に示した接合検査用チップ部品20を用いて検査を行なう場合、図5に示すように検査対象となる被検査回路基板40上のチップ載置部42に接合検査用チップ部品20を載置し、接合検査用チップ部品20のチップ端子22とそれに対応する被検査回路基板40上の端子とをはんだボール等により接合する。更に、はんだによる接合部分の上から接合部分保護のためにアンダーフィルを充填する。

【0026】

そして、検査者が被検査回路基板40の端子とはんだの接合性を検査する場合、被検査回

50

路基板 40 の端子とはんだとの接合部分を接合検査用チップ部品 20 の上面から視認でき、容易に検査することができる。

【0027】

このような接合検査用チップ部品 20 は、図 3 に示した第一の実施の形態における接合検査用回路基板 10 の製造工程と同様の工程を経て形成することができる。

この場合、一枚のガラス基体に複数の接合検査用チップを形成し、裁断処理を施すことにより、個々の接合検査用チップ部品が製造される。

すなわち、複数の接合検査用チップ部品のチップ単位毎にチップ端子 22 から構成される端子パターンを形成し、最後に図 3 には図示しない裁断処理を施すことにより、接合検査用チップ部品が製造される。

10

【0028】

このように、ガラス基体 21 上にチップ端子 22 を形成した接合検査用チップ部品 20 を、はんだボール等により被検査回路基板 40 上に接合し、接合部の周りにアンダーフィルを充填しても、接合検査用チップ部品 20 が透明体で形成されているため、その接合検査用チップ部品 20 の上面側からはんだの接合状態を視認することができ、またアンダーフィルの充填具合を視認することができる。

そのため、従来目視による不十分であった検査をより正確にすることができ、しかも接合部分の断面観察や X 線観察といったコスト面で課題を持つ検査方法に対して、安価に検査を行うことができる。

特に回路基板メーカにおける回路基板のはんだ等との接合性検査や、はんだ等の接合部材メーカにおける接合性検査において好適に用いることができる。

20

【0029】

なお、上記本実施形態においては、図 3 における接合検査用プリント基板 10（あるいは接合検査用チップ部品 20）の製造工程の説明において、D F R ラミネートを使用しているが、代わりに液体のレジストを使用してもよい。

また、はんだボール等のはんだ自身の接合特性を検査する場合については、前記した接合検査用回路基板 10 及び接合検査用チップ部品 20 を用いることにより行うことができる。

更に、上記実施形態においては、接合検査用回路基板 10 及び接合検査用チップ部品 20 が透明なガラス基体で構成されている場合について説明したが、この透明なガラス基体には、半透明のガラス基体が含まれる。

30

【0030】

【発明の効果】

以上の説明で明らかとなおり、チップ部品と回路基板とはんだ付け接合部分を目視により容易に、しかも安価に検査することができる接合検査用回路基板及びチップ部品を得ることができる。

【図面の簡単な説明】

【図 1】図 1 は、本発明にかかる接合検査用回路基板の一実施形態を示す斜視図である。

【図 2】図 2 は、図 1 に示した接合検査回路基板に被検査チップ部品が載置された状態を示す斜視図である。

40

【図 3】図 3 は、本発明にかかる接合検査用回路基板の製造方法の一実施形態を説明するための図である。

【図 4】図 4 は本発明にかかる接合検査用チップ部品の一実施形態を示す斜視図である。

【図 5】図 5 は図 4 に示した接合検査用チップ部品が被検査回路基板に載置された状態を示す斜視図である。

【図 6】はんだボールによる回路基板と I C チップとの実装工程を示す図である。

【符号の説明】

- 10 接合検査用回路基板
- 11 ガラス基体
- 12 回路パターン


50

1 3	基板端子
1 4	チップ載置部
1 5	基板端子
2 0	接合検査用チップ部品
2 1	ガラス基体
2 2	チップ端子
3 0	ガラス基体 (ソーダライムガラス)
3 1	I T O 膜
3 2	ビューフル
3 3	D F R
3 4	マスク
3 5	無電解 N i めっき
3 6	無電解 A u めっき
4 0	被検査回路基板
4 1	チップ載置部
5 0	被検査チップ部品
6 1	I C チップ
6 3	はんだボール
6 5	回路基板
6 6	アンダーフィル


10

20


【図 1】




【図 2】




【図 3】



【図 4】



【図 5】



【図 6】

