



(12) 发明专利申请

(10) 申请公布号 CN 112913031 A

(43) 申请公布日 2021.06.04

(21) 申请号 201980068467.0

(74) 专利代理机构 北京市磐华律师事务所
11336

(22) 申请日 2019.08.29

代理人 赵楠

(30) 优先权数据

62/724,106 2018.08.29 US

(51) Int.Cl.

H01L 29/66 (2006.01)

H01L 21/28 (2006.01)

H01L 21/336 (2006.01)

(85) PCT国际申请进入国家阶段日

2021.04.14

H01L 21/762 (2006.01)

H01L 21/8234 (2006.01)

H01L 23/20 (2006.01)

(86) PCT国际申请的申请数据

PCT/US2019/048834 2019.08.29

(87) PCT国际申请的公布数据

WO2020/047270 EN 2020.03.05

(71) 申请人 宜普电源转换公司

地址 美国加利福尼亚州

(72) 发明人 廖文甲 曹建军 刘芳昌

M·沙玛


权利要求书1页 说明书6页 附图21页

(54) 发明名称

具有减小的导通电阻的横向功率器件

(57) 摘要

一种具有用于低导通电阻的金属互连布局的横向功率半导体器件。金属互连布局包括第一、第二和第三金属层，每个金属层包括源极条和漏极条。第一、第二和第三金属层中的源极条电连接。第一、第二和第三金属层中的漏极条电连接。在一个实施例中，第一金属层和第二金属层是平行的，并且第三金属层垂直于第一金属层和第二金属层。在另一个实施例中，第一金属层和第三金属层是平行的，并且第二金属层垂直于第一金属层和第三金属层。非导电层确保焊接凸点仅电连接至源极条或仅电连接至漏极条。因此，存在多个可用路径，并使电流能够采用多个可用路径中的任何一个。



1. 一种横向功率半导体器件,包括:

一个或多个栅电极;

第一金属层,其包括与所述一个或多个栅电极交错的多个第一源极条和多个第一漏极条;

第二金属层,其通过电介质与所述第一金属层分开,并且包括多个第二源极条和多个第二漏极条,其中,所述第一源极条和所述第二源极条电连接,并且其中,所述第一漏极条和所述第二漏极条电连接;

第三金属层,其通过所述电介质与所述第二金属层分开,并且包括多个第三源极条和多个第三漏极条,其中,所述第二源极条和所述第三源极条电连接,并且其中,所述第二漏极条和所述第三漏极条电连接;

第一焊接凸点,电连接至所述第三源极条;以及

第二焊接凸点,电连接至所述第三漏极条,其中,所述第一金属层、所述第二金属层和所述第三金属层以及所述第一焊接凸点和所述第二焊接凸点包括多个电气路径,使得电流可以沿着具有最小电阻的电气路径在所述多个电气路径之间流动。

2. 根据权利要求1所述的横向功率半导体器件,其中,所述第一金属层和所述第三金属层基本彼此平行,并且其中,所述第二金属层基本垂直于所述第一金属层和所述第三金属层。

3. 根据权利要求2所述的横向功率半导体器件,其中,所述第一源极条和所述第二源极条的宽度小于所述第三源极条的宽度,并且其中,所述第一漏极条和所述第二漏极条的宽度小于所述第三漏极条的宽度。

4. 根据权利要求1所述的横向功率半导体器件,其中,所述第一金属层和所述第二金属层基本彼此平行,并且其中,所述第三金属层基本垂直于所述第一金属层和所述第二金属层。

5. 根据权利要求4所述的横向功率半导体器件,其中,所述第三源极条包括较宽的区段和较窄的区段,其中,所述第三漏极条包括较宽的区段和较窄的区段,其中,所述第三源极条的较宽的区段与所述第三漏极条的较窄的区段交错,其中,所述第三源极条的较窄的区段与所述第三漏极条的较宽的区段交错。

6. 根据权利要求5所述的横向功率半导体器件,其中,所述第一焊接凸点电连接到所述第三源极条的较宽的区段,并且其中,所述第二焊接凸点电连接到所述第三漏极条的较宽的区段。

7. 根据权利要求5所述的横向功率半导体器件,其中,所述第三源极条和所述第三漏极条相距阈值距离。

8. 根据权利要求7所述的横向功率半导体器件,其中,相距的所述阈值距离为两微米。

9. 根据权利要求1所述的横向功率半导体器件,还包括在所述第三金属层与所述第一焊接凸点和所述第二焊接凸点之间的非导电层,其中,所述非导电层将所述第一焊接凸点与所述第三漏极条隔离,并且将所述第二焊接凸点与所述第三源极条隔离。

10. 根据权利要求1所述的横向功率半导体器件,其中,所述第一焊接凸点和所述第二焊接凸点由凸点下金属构成。

具有减小的导通电阻的横向功率器件

背景技术

1、发明领域

[0001] 本发明总体上涉及半导体器件领域,特别是氮化镓(GaN)功率半导体器件,以及这种器件的互连方法。

[0002] 2、背景技术的描述

[0003] 传统的横向功率场效应晶体管(FET)包括长而薄的金属互连,用于连接晶体管单元和半导体器件的外部引线。但是,这些互连增加了半导体器件的寄生电阻和器件的导通电阻。随着FET管芯尺寸的增加以及更多数量的晶体管单元的并联连接以承受更大的功率,由于这些互连引起的寄生电阻以及器件的导通电阻也随之增大。因此,需要提供横向功率器件,其具有互连,该互连具有减小的寄生电阻,以减小导通电阻。

发明内容

[0004] 本发明通过提供具有多个可用电流路径并且减小了诸如GaN FET半导体器件之类的横向功率器件的寄生电阻和减小的导通电阻的金属互连布局,从而解决了如上所述的横向功率FET中常规金属互连的缺点。

[0005] 如本文所述,本发明包括源极金属条和漏极金属条的第一金属层,源极金属条和漏极金属条的第二金属层以及源极金属条和漏极金属条的第三金属层。第一,第二和第三金属层中的源极金属条电连接。第一,第二和第三金属层中的漏极金属条电连接。在一个实施例中,第一金属层和第二金属层基本平行,并且第三金属层基本垂直于第一金属层和第二金属层。在另一个实施例中,第一金属层和第三金属层基本平行,并且第二金属层基本垂直于第一金属层和第三金属层。非导电层确保焊接凸点仅电连接到源极金属条或漏极金属条之一。结果,存在多个可用路径,并使电流能够采用多个可用路径中的任何一个。

[0006] 现在将参考附图并在权利要求中指出,在此描述的上述和其他优选特征,包括实施方式的各种新颖细节和元件组合,将被更具体地描述。应当理解,仅通过说明的方式示出了特定的方法和装置,而不是作为权利要求的限制。如本领域技术人员将理解的,在不脱离权利要求的范围的情况下,本文的教导的原理和特征可以在各种和众多的实施例中采用。

附图说明

[0007] 当结合附图时,根据下面阐述的详细描述,本公开的特征,目的和优点将变得更加明显,在附图中,相同的附图标记在全文中相应地标识,并且其中:

[0008] 图1A-C示出了根据本发明的第一实施例的GaN晶体管器件。

[0009] 图2A-I示出了用于形成图1A-C所示的晶体管器件的过程。

[0010] 图3A-B示出了根据本发明的第一实施例的GaN晶体管器件。

[0011] 图4A-C示出了根据本发明的第二实施例的GaN晶体管器件。

[0012] 图5A-D示出了图4A-C所示的晶体管器件内的金属互连的布局。

具体实施方式

[0013] 在下面的详细描述中,参考某些实施例。对这些实施例进行了足够详细的描述,以使本领域技术人员能够实践它们。应当理解,可以采用其他实施例,并且可以进行各种结构,逻辑和电气改变。在下面的详细描述中公开的特征的组合对于实践最广义的教导可能不是必需的,而是仅被教导为描述本教导的特别代表性的示例。

[0014] 尽管本文描述的实施例包括GaN半导体器件,但是应当理解,本发明不限于GaN半导体器件。例如,所描述的实施例可以适用于半导体器件和使用不同导电材料的其他器件,例如硅(Si)或碳化硅(SiC)半导体器件以及锗(Ge)材料半导体器件。

[0015] 另外,尽管描述了注入或扩散的导电区域或层,但是应当理解,这些是衬底内不同极性的区域的示例。因此,尽管所描述的实施例可以涉及制造相反极性区域的特定方法,但是应当理解,可以使用其他类型的相反极性区域及其制造方法。

[0016] 所描述的实施例包括晶体管或其他半导体器件,例如GaN晶体管或包括晶体管的集成电路,其具有导电衬底,其中衬底的区域掺杂有与衬底相反的极化导电性。极性相反的区域可以是例如p型衬底中的n型材料。该器件具有从其前侧的触点到相反极性的区域的电连接,例如经由通孔。在其他实施例中,这些区域可以具有与衬底相同的掺杂类型,并且可以被一个或多个绝缘层围绕。在其他实施例中,衬底可以是基本上不导电的,而区域具有p型或n型掺杂。在其他实施例中,还描述了绝缘体上硅结构(SOI)实施例以及包括平行导电通道的实施例。

[0017] 图1A-C示出了根据本发明的第一实施例的GaN晶体管器件100。图1A示出了GaN晶体管器件100的截面图,其包括衬底186,该衬底186由Si, SiC, GaN, 砷化镓(GaAs), 氮化铝(AlN)和/或基于蓝宝石的材料中的一种或更多种组成。缓冲层184形成在衬底186上方,并且可以由一层或更多层化合物半导体材料(例如, AlN材料)构成。通道层182形成在缓冲层184上方,并且可以由一层或更多层的GaN构成,其厚度在0.05至5微米(μm)之间。在一些实现方式中,通道层182由氮化镓(InGaN)或具有足够的电子密度和电子迁移率以促进电流流过通道层182的其他合适的材料组成。阻挡层180形成在通道层182上方,并且可以由厚度为0.005到0.03 μm 且铝含量为12%至28%的氮化铝镓(AlGaN)组成。

[0018] 栅极层194选择性地平行于通道层182直接形成在阻挡层180上方,并且可以由厚度为0.05至0.2 μm 的III-V族化合物构成。在一些实现方式中,栅极层194可为p型化合物,例如掺杂有镁(Mg)的GaN。栅电极198直接形成在栅极层194上方,并且可以由难熔金属或其化合物构成,例如钽(Ta), 氮化钽(TaN), 氮化钛(TiN), 钯(Pd), 钨(W), 硅化钨(WSi₂)等。绝缘体190覆盖栅极层194和栅电极198以使它们和阻挡层180与它们上方的组件绝缘。

[0019] 第一金属层110包括在栅电极198之间的阻挡层180上方以基本平行的线选择性地形成的源极金属条115和漏极金属条120,栅电极198可以由铝铜(AlCu)构成。第二金属层130包括在第一金属层110中的源极金属条115上方基本上平行地选择性地形成的源极金属条135。源极金属条135和115通过通孔125A电连接,其在图2C中更清楚地示出。第二金属层130还包括在第一金属层110中的漏极金属条120上方基本上平行地选择性地形成的漏极金属条140。漏极金属条140和120通过通孔125B电连接,其在图2C中更清楚地示出。第二金属层130中的金属条135和140可以由AlCu构成。

[0020] 第三金属层150包括可以由AlCu构成的源极金属条155和漏极金属条160。图1A示

出了选择性地基本垂直于第一金属层110和第二金属层130形成的源极金属条155。源极金属条155和135通过通孔125A电连接,其在图2E中更清楚地示出。通孔125A可以被间隔开,使得源极金属条155不电连接到第二金属层130中的漏极金属条140。

[0021] 现在参考图1B,其示出了器件100的俯视图,第三金属层150还包括漏极金属条160,该漏极金属条160选择性地形成为基本上垂直于第一金属层110和第二金属层130,并且基本平行于源极金属条155。漏极金属条160和140通过通孔125B电连接,在图2F中更清楚地示出。通孔125B可以间隔开,使得漏极金属条160不电连接到第二金属层130中的源极金属条135。通孔125A-B将参照图2E-F进一步讨论。

[0022] 返回图1A,源极金属条115、135和155与漏极金属条120、140和160之间的空间由介电膜165填充,介电膜165可以由氮化硅(Si_3N_4),二氧化硅(SiO_2)等组成。非导电层170选择性地形成在第三金属层150和介电膜165上,使得每个焊接凸点175仅电连接到源极金属条155或仅电连接到漏极金属条160,而不是两者。非导电层170可以由 Si_3N_4 , SiO_2 ,聚酰亚胺等中的一种或更多种组成。图1B示出了焊接凸点175A被电连接至源极金属条155,而不是漏极金属条160,并且焊接凸点175B被电连接至漏极金属条160,而不是源极金属条155。焊接凸点175A-B可以由厚度在50-400 μm 之间的凸点下金属(例如钛(Ti)和/或铜(Cu))以及锡银合金(SnAg)组成。

[0023] 图1C示出了器件100的透视图。第一金属层110和第二金属层130基本平行。源极金属条135覆盖源极金属条115并通过通孔125A电连接至源极金属条115。漏极金属条140覆盖漏极金属条120并且通过通孔125B电连接到漏极金属条120。第三金属层150基本垂直于第一金属层110和第二金属层130。源极金属条155垂直于源极金属条115和135,并且通过通孔125A电连接至源极金属条135。漏极金属条160垂直于漏极金属条120和140,并通过通孔125B电连接到漏极金属条140。

[0024] 非导电层170形成在第三金属层150上方并且防止焊接凸点175A电连接到漏极金属条160。焊接凸点175A通过直接接触源极金属条155而电连接到两个或更多源极金属条155,并且可以包括凸点下金属,以确保良好的电气连接。第一金属层110,第二金属层130和第三金属层150创建多个可用电流路径,并且通过使流过器件100的电流能够采用多个可用电流路径中的任何一个来减小器件100的导通电阻。此外,非导电层170确保焊接凸点175仅与源极金属条155或仅与漏极金属条160电连接,并且允许焊接凸点175充当常规的源极和漏极垫,从而减小金属电阻。

[0025] 图2A-H更详细地示出了器件100的布局。在图2A中,例如在晶片衬底上提供衬底186,并且在衬底186上层叠缓冲层184,通道层182和阻挡层180。由InGaN或其他合适的材料组成的通道层182层叠在缓冲层184之上,其厚度在0.01到0.5 μm 之间。由AlGaN构成的阻挡层180层叠在通道层182上,并且具有在0.005和0.03 μm 之间的厚度。AlGaN可以是12-28%的Al。

[0026] 栅极层194在阻挡层180上形成基本平行的线,并且厚度在0.05和0.2 μm 之间。栅极层194可以由例如掺Mg的GaN材料组成。栅电极198层叠在栅极层194上。在一些实施例中,栅极层194和栅电极198各自的厚度在约0.01至约1.0 μm 之间。绝缘体190选择性地覆盖阻挡层180,栅极层194和栅电极198。绝缘体190将栅极层194和栅电极198与器件100上它们上方的其他组件隔离,并覆盖阻挡层180的选择性部分,同时留下直接在阻挡层180上方形成的用

于源极金属条115的开口205和用于漏极金属条120的开口210。

[0027] 第一金属层110在绝缘体190与开口205中的栅电极198之间的阻挡层180上形成基本平行的线。源极金属条115与栅电极198之间的间隔小于漏极金属条120与栅电极198之间的间隔。金属层110可以包括钛铝合金。图2B示出了栅电极198,金属条115和120的平行线以及它们之间的相对间隔。

[0028] 如图2C所示,第二金属层130在金属层110上形成基本平行的线。源极金属条135层叠在源极金属条115上并通过通孔125A电连接。漏极金属条140层叠在漏极金属条120上并且通过通孔125B电连接。线210示出了第一金属层110和第二金属层130之间的界线。图2D示出了第二金属层130和第一金属层110的覆盖,以及电连接源极金属条115和135的通孔125A和电连接漏极金属条120和140的通孔125B。

[0029] 如图2E所示,第三金属层150在第二金属层130上形成基本垂直的线。图2E示出了源极金属条155,该源极金属条155层叠在源极金属条135和漏极金属条140两者上,并且通过通孔125A电连接至源极金属条135。图2F示出了层叠在源极金属条135和漏极金属条140两者上并且通过通孔125B电连接到漏极金属条140的漏极金属条160。如在图2E和2F中都可以看到的,金属层110、130和150之间的空白空间可以由介电膜165填充。图2G示出了第三金属层150在平行金属层110和130上的垂直覆盖,以及间隔开以电连接源极金属条155和135的通孔125A以及间隔开以电连接漏极金属条160和140的通孔125B。

[0030] 如图2I所示,非导电层170选择性地形成在金属层150上方,以留下用于焊接凸点175A的开口220以电连接至源极金属条155,以及用于焊接凸点175B的开口225(未示出)以电连接至漏极金属条160。在开口220和225上方形成焊接凸点175,以分别电连接两个或更多个源极金属条155或两个或更多个漏极金属条160。焊接凸点175A直接接触源极金属条155,而焊接凸点175B与源极金属条155隔离。图2I示出了第三金属层150上方的焊接凸点175的俯视平面图,以及用于焊接凸点175A的开口220以电连接至源极金属条155和用于焊接凸点175B的开口225以电连接至漏极金属条160。

[0031] 图3A至图3B示出了根据本发明的第一实施例的变型的GaN晶体管器件300。器件300类似于图1A-C所示的器件100,但是第三金属层350中的金属条355和360不是恒定的宽度。图3A示出了俯视图,示出了第三金属层350在金属层310和330上的覆盖。源极金属条355在区段355A中较宽而在区段355B中较窄。相反,漏极金属条360在区段360A中较窄而在区段360B中较宽。源极金属条355和漏极金属条360偏移的较宽的区段可以交错,同时保持源极金属条355的边缘与漏极金属条360的边缘之间的阈值距离。在一些实施方式中,源极金属条355的边缘与漏极金属条360的边缘之间的阈值距离为 $2\mu\text{m}$ 。

[0032] 图3B示出了器件300的俯视图。焊接凸点375覆盖金属条355和360的交错的较宽的区段。焊接凸点375A覆盖源极金属条355的较宽的区段355A,并且焊接凸点375B覆盖漏极金属条360的较宽的区段360B。源极金属条355的区段355A和漏极金属条360的区段360B的增加的宽度增加了用于焊接凸点的接触面积,并且能够实现更好的电流散布。另外,金属条355和360的较宽的区段增加了用于凸点的接触区域与金属条355和360的边缘之间的距离,这增大了用于焊接凸点375的接触区域并且减小了用于金属条355和360的电流密度和接触电阻。

[0033] 图4A-C示出了根据本发明第二实施例的GaN晶体管器件400。器件400类似于图1A-

C所示的器件100,包括相似的参数和相似的制造工艺,但是在第一,第二和第三金属层中实现了源极金属条和漏极金属条的不同布局。图4A示出了GaN晶体管器件400的截面图,其包括衬底486,缓冲层484,通道层482,阻挡层480,栅极层494和栅电极498以及与器件100中的对应组件相似的绝缘体490。第一金属层410包括在栅电极498之间的阻挡层480上方以基本平行的线选择性地形成的源极金属条415和漏极金属条420。

[0034] 第二金属层430包括在图4A中未示出的源极金属条435和在图4A中示出其中之一的漏极金属条440。源极金属条435和漏极金属条440选择性地形成为基本上垂直于第一金属层410。漏极金属条440和420通过通孔425B电连接,其在图5B中更清楚地示出。通孔425B可以间隔开,使得漏极金属条440不电连接至源极金属条415。在图4A的截面图中未示出的源极金属条435通过通孔425A电连接至源极金属条415。可以隔开通孔425A,使得源极金属条435不电连接到第一金属层410中的漏极金属条420。

[0035] 第三金属层450包括选择性地基本平行于第一金属层410并且基本垂直于第二金属层430形成的源极金属条455和漏极金属条460。源极金属条455选择性地形成为基本上垂直于第二金属层430,并且通过通孔425A电连接至源极金属条435。通孔425A可以被间隔开,使得源极金属条455不电连接到漏极金属条440。漏极金属条460选择性地形成为基本上垂直于第二层430,并通过通孔425B电连接到漏极金属条440,其在图5C中更清楚地示出。通孔425B可以间隔开,使得漏极金属条460不电连接至源极金属条435。第三金属层450中的金属条455和460的宽度大于第一金属层410中的金属条415和420的宽度。介电膜465填充金属层410、430和450之间的空间。

[0036] 器件400还包括非导电层470和类似于器件100中的相应组件的焊接凸点475。现在参考图4B,其示出了器件400的俯视图,第三金属层450中的金属条455和460的宽度大于第一金属层410中的金属条415和420的宽度,第二金属层430中的金属条435和440的宽度,以及在图1A-C中所示的器件100的第一金属层110中的金属条155和160的宽度。金属条455和460的增加的宽度增加了用于凸点的接触面积,并使得更好的电流散布成为可能。另外,金属条455和460的增加的宽度增加了用于凸点的接触区域与金属条455和460的边缘之间的距离,这减小了由温度变化引起的芯片上应力。

[0037] 图4C示出了器件400的透视图。第二金属层430基本垂直于第一金属层410,并且第三金属层450基本垂直于第二金属层430并且基本平行于第一金属层410。源极金属条435和415通过通孔425A电连接,而漏极金属条440和420通过通孔425B电连接。源极金属条455和435通过通孔425A电连接,而漏极金属条460和440通过通孔425B电连接。

[0038] 非导电层470形成在第三金属层450上方,并且防止焊接凸点475A电连接到漏极金属条460。焊接凸点475A通过直接接触源极金属条455而电连接到源极金属条455,并且可以包括凸点下金属以确保良好的电气连接。第一金属层410,第二金属层430和第三金属层450创建多个可用电流路径,并且通过使通过器件400的电流采用多种可用电流路径中的任何一种,来减小器件400的导通电阻。此外,非导电层470确保焊接凸点475仅与源极金属条455或仅与漏极金属条460电连接,并且允许焊接凸点475充当常规的源极和漏极垫,从而减小金属电阻。

[0039] 图5A-D示出了图4A-C所示的器件400中的第一金属层410,第二金属层430,第三金属层450和焊接凸点475的布局。在示出第一金属层410的俯视图的图5A中,金属条415和420

基本平行于栅电极498并且在栅电极498之间。源极金属条415和栅电极498之间的空间小于漏极金属条420和栅电极498之间的空间。图5B示出了基本上垂直于第一金属层410覆盖的第二金属层430的俯视图。源极金属条435覆盖源极金属条415和漏极金属条420两者,并且通过通孔425A电连接至源极金属条415。漏极金属条440覆盖源极金属条415和漏极金属条420两者,并且通过通孔425B电连接到漏极金属条425。金属条435和440的宽度可以大于金属条415和420的宽度。

[0040] 图5C示出了第三金属层450的俯视图,该第三金属层450基本垂直于第二金属层430并且基本平行于第一金属层410覆盖。源极金属条455覆盖源极金属条435和漏极金属条440两者,并且通过通孔425A被电连接到源极金属条435。漏极金属条460覆盖源极金属条435和漏极金属条440两者,并且通过通孔425B电连接到漏极金属条445。金属条455和460的宽度可以大于金属条435和440的宽度。

[0041] 图5D示出了基本上垂直于第三金属层450和第一金属层410并且基本上平行于第二金属层430覆盖的焊接凸点475的俯视图。焊接凸点475A通过非导电层470中的开口520直接接触源极金属条455,并且电连接两个或更多个源极金属条455。焊接凸点475B通过非导电层470中的开口525直接接触漏极金属条460,并且电连接两个或更多个漏极金属条460。

[0042] 以上描述和附图仅被认为是实现本文所述的特征和优点的特定实施例的说明。可以对特定的工艺条件进行修改和替换。因此,本发明的实施例不被视为由前述描述和附图限制。




图1A




图1B




图1C




图2A




图2B




图2C




图2D




图2E




图2F




图2G




图2H




图2I




图3A




图3B




图4A




图4B




图4C




图5A




图5B




图5C




图5D