

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2016-189423

(P2016-189423A)

(43) 公開日 平成28年11月4日(2016.11.4)

(51) Int.Cl.	F I	テーマコード (参考)
HO1G 4/232 (2006.01)	HO1G 4/12 352	5E001
HO1G 4/12 (2006.01)	HO1G 4/12 349	5E082
HO1G 4/30 (2006.01)	HO1G 4/30 301A	
	HO1G 4/30 301B	
	HO1G 4/30 301E	

審査請求 未請求 請求項の数 3 O L (全 14 頁)

(21) 出願番号 特願2015-69463 (P2015-69463)  
 (22) 出願日 平成27年3月30日 (2015. 3. 30)

(71) 出願人 000204284  
 太陽誘電株式会社  
 東京都台東区上野6丁目16番20号  
 (74) 代理人 110001508  
 特許業務法人 津国  
 (72) 発明者 北村 翔平  
 東京都台東区上野6丁目16番20号 太陽誘電株式会社内  
 (72) 発明者 小西 幸宏  
 東京都台東区上野6丁目16番20号 太陽誘電株式会社内  
 (72) 発明者 水野 高太郎  
 東京都台東区上野6丁目16番20号 太陽誘電株式会社内

最終頁に続く


(54) 【発明の名称】 積層セラミックコンデンサ

(57) 【要約】

【課題】 大容量で、しかも耐熱衝撃性に優れクラックの発生が十分に抑制された積層セラミックコンデンサを提供すること。

【解決手段】 誘電体層と極性の異なる内部電極層とが交互に積層され、これらの積層方向上下の面をカバーする一対のカバー層が形成されてなり、一対の主面、一対の端面及び一対の側面を有する略直方体形状の素体を備える積層セラミックコンデンサであって、前記素体の一対の端面と、前記一対の主面の少なくとも一方とに外部電極が形成されており、該外部電極の厚さ  $T_t$  と前記カバー層の厚さ  $T_c$  とが、 $T_t \geq T_c$  の関係を満たす、積層セラミックコンデンサ。

【選択図】 図2



## 【特許請求の範囲】

## 【請求項 1】

誘電体層と極性の異なる内部電極層とが交互に積層され、これらの積層方向上下の面をカバーする一対のカバー層が形成されてなり、一対の主面、一対の端面及び一対の側面を有する略直方体形状の素体を備える積層セラミックコンデンサであって、

前記素体の一対の端面と、前記一対の主面の少なくとも一方とに外部電極が形成されており、該外部電極の厚さ $T_t$ と前記カバー層の厚さ $T_c$ とが、 $T_t > T_c$ の関係を満たす、積層セラミックコンデンサ。

## 【請求項 2】

前記外部電極の厚さ $T_t$ が $1\ \mu\text{m}$ より大きい、請求項 1 に記載の積層セラミックコンデンサ。

10

## 【請求項 3】

前記カバー層の厚さ $T_c$ が、 $10\ \mu\text{m}$ 以上 $30\ \mu\text{m}$ 以下である、請求項 1 又は 2 に記載の積層セラミックコンデンサ。

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

本発明は、耐熱衝撃性に優れた積層セラミックコンデンサに関するものである。

## 【背景技術】

## 【0002】

近年、携帯電話やタブレット端末などのデジタル電子機器に使用される電子回路の高密度化に伴う電子部品の小型化に対する要求は高く、当該回路を構成する積層セラミックコンデンサ（MLCC）の小型化、大容量化が急速に進んでいる。

20

## 【0003】

積層セラミックコンデンサの容量は、当該コンデンサを構成する誘電体層の構成材料の誘電率や誘電体層の積層数、及び互い違いに外部電極に引き出される内部電極層のオーバーラップ部分である有効面積に比例し、誘電体層一層あたりの厚みに反比例する。そこで、小型化の要求にもこたえるため、材料の誘電率を高め、かつ誘電体層の厚みを薄くしてその積層数を増加させることなどが求められる。

## 【0004】

しかし、そのように誘電体層を薄層化させていくと、MLCC 製造における焼結の際の誘電体積層体の収縮歪みにより、内部電極と誘電体層との界面で剥離が生じて誘電体層にクラックが発生し、目標とする特性を確保することができなくなる問題点が生じてしまう。このような問題点を解消するため、特許文献 1 には、誘電体層の積層方向中央部に近づくほど内部電極の連続性と呼ばれる数値が低くなるように内部電極の材料を調整することにより、誘電体層の積層方向中央部分に発生する収縮応力を抑制することが開示されている。

30

## 【0005】

特許文献 2 は、さらに実装工程などにおいて加わる熱衝撃により発生する誘電体積層体のクラック不良を解消でき、信頼性の高い積層セラミック電子部品を提供するために、内部電極の長辺方向の中央に沿う断面における長さ $X$ と該断面内に内部電極が有する空孔により形成されるギャップの総和 $Y$ とにより、 $(X - Y) / X$ で連続性を定義し、誘電体の積層方向の最上部に位置する内部電極と積層方向の最下部に位置する内部電極の近傍の内部電極の連続性の平均値を、それ以外の内部電極の連続性の平均値よりも所定量低く設定することを開示している。

40

## 【0006】

なお、図 6 は代表的な積層セラミックコンデンサの概略斜視図であるが、積層セラミックコンデンサ 100 において一般に、内部電極層が左右の外部電極 104 に引き出される面を端面 102 a , b と呼び、内部電極層及び誘電体層の積層方向上下の面を主面 102 c , d と呼び、残りの一対の面を側面 102 e , f と呼ぶ。

50

## 【0007】

また、積層セラミックコンデンサ100は図6に示される通り、基板との接続などのための外部電極を両端面に有しているが、この外部電極は一般に、両端面以外の他の四つの面にも回り込んでおり（いわゆる五面電極）、どの面でも基板などとの接続が可能な構成となっている。

## 【先行技術文献】

## 【特許文献】

## 【0008】

【特許文献1】特開平11-31633号公報

【特許文献2】特開2006-332334号公報

10

## 【発明の概要】

## 【発明が解決しようとする課題】

## 【0009】

特許文献1及び2にて開示された構成は、内部電極層に空孔部分を設けるものであり、このような空孔が存在すると、内部電極層の有効面積が減少し、積層セラミックコンデンサの容量が減少してしまう。

## 【0010】

また、積層セラミックコンデンサにおいては誘電体積層体の積層方向上下をカバーするカバー層が形成されており、当該カバー層は通常誘電体層と同様の素材で形成されている。そのため、カバー層の厚さを低減することで、内部電極層の積層数を増やし、前記コンデンサの容量を増加させることができる。

20

## 【0011】

しかし、カバー層の厚さを低減すると積層セラミックコンデンサの耐熱衝撃性が低下し、特に外部電極の主面への回り込み端部のカバー層にクラックが発生し易くなり、このようなクラックの問題は、特許文献1や2で提案された構成によっては解決できないことが明らかとなってきた。

## 【0012】

そこで本発明は、第一義的に、大容量で、しかも耐熱衝撃性に優れクラックの発生が十分に抑制された積層セラミックコンデンサを提供することを目的とする。また本発明は、第二義的に、 $30\mu\text{m}$ 以下といった極めて薄いカバー層を有する大容量積層セラミックコンデンサにおいて、高い耐熱衝撃性を達成し、クラックの発生を十分に抑制することを目的とする。

30

## 【課題を解決するための手段】

## 【0013】

本発明者らは上記課題を解決するために鋭意検討した結果、外部電極の形成面を限定することで外部電極の熱膨張により発生する応力を減少させ、さらに外部電極の厚さとカバー層の厚さを一定の関係にすることによって、大容量を達成しつつ、積層セラミックコンデンサの耐熱衝撃性を高めてクラックの発生を十分に抑制することができることを見出し、本発明を完成するに至った。

## 【0014】

40

すなわち本発明は、誘電体層と極性の異なる内部電極層とが交互に積層され、これらの積層方向上下の面をカバーする一対のカバー層が形成されてなり、一対の主面、一対の端面及び一対の側面を有する略直方体形状の素体を備える積層セラミックコンデンサであって、前記素体の一対の端面と、前記一対の主面の少なくとも一方とに外部電極が形成されており、該外部電極の厚さ $T_t$ と前記カバー層の厚さ $T_c$ とが、 $T_t \geq T_c$ の関係を満たす、積層セラミックコンデンサである。

## 【0015】

積層セラミックコンデンサの実装時の半田食われを防止する観点からは、前記外部電極の厚さ $T_t$ が $1\mu\text{m}$ より大きいことが好ましい。

## 【0016】

50

また、前記カバー層の厚さ $T_c$ が、 $10\mu\text{m}$ 以上 $30\mu\text{m}$ 以下であると、カバー層が薄いため内部電極層の積層数を増やして積層セラミックコンデンサの大容量化を図ることができ、しかも当該コンデンサの耐湿信頼性も向上させることができる。

【発明の効果】

【0017】

本発明によれば、大容量で、しかも耐熱衝撃性に優れクラックの発生が十分に抑制された積層セラミックコンデンサを提供することができる。

【図面の簡単な説明】

【0018】

【図1】本発明の積層セラミックコンデンサの概略斜視図である。

10

【図2】本発明の積層セラミックコンデンサ10の、側面12e, fに平行な断面の模式図である。

【図3】積層セラミックコンデンサ10の、主面12c, dに平行な、内部電極層18が見える位置での断面の模式図である。

【図4】サイドマージンの形成方法の一例を示す模式図である。

【図5】サイドマージンの形成方法の一例を示す模式図である。

【図6】代表的な積層セラミックコンデンサの概略斜視図である。

【発明を実施するための形態】

【0019】

以下、本発明の一実施形態による積層セラミックコンデンサを説明する。図1は、本発明の積層セラミックコンデンサ10の概略斜視図である。本発明においても、従来と同様に、内部電極層が左右の外部電極14に引き出される面を端面12a, bと呼び、内部電極層及び誘電体層の積層方向上下の面を主面12c, dと呼び、残りの一对の面を側面12e, fと呼ぶ。

20

【0020】

[積層セラミックコンデンサ]

図2に、本発明の積層セラミックコンデンサ10の、側面12e, fに平行な断面の模式図を示す。積層セラミックコンデンサ10は、規格で定められたチップ寸法及び形状(例えば $1.0 \times 0.5 \times 0.5\text{mm}$ の略直方体)を有する素体16と、主に素体16の両端面側に形成される一对の外部電極14とから概ね構成される。素体16は、例えばBaTiO<sub>3</sub>、CaTiO<sub>3</sub>、SrTiO<sub>3</sub>、CaZrO<sub>3</sub>などの粒子結晶を主成分とし、内部に誘電体層17と内部電極層18とが交互に積層されてなる積層体20と、積層方向上下の最外層として形成され、前記積層体20の上下面をカバーする一对のカバー層22とを有している。さらに、図示されないが、積層体20(の内部電極層18)が外部に露出しないようにこれをカバーして一对の側面12e, fを形成するサイドマージン24が存在する(図3参照)。

30

【0021】

積層体20は、静電容量や要求される耐圧等の仕様に応じて、内部電極層18及び2枚の内部電極層18で挟まれる誘電体層17の厚さが所定の範囲に設定され、全体の積層数が数百~千程度の高密度多層構造を有している。

40

【0022】

積層体20の周囲に形成されるカバー層22及びサイドマージン24は、誘電体層17及び内部電極層18を外側からの湿気やコンタミ等の汚染から保護し、それらの経時的な劣化を防ぐ。

【0023】

また、内部電極層18はその端縁が、誘電体層17の長さ方向両端部にある極性の異なる一对の外部電極14に交互に引き出され、電気的に接続している。

【0024】

カバー層22の厚さ $T_c$ は特に限定されるものではないが、本発明においては積層セラミックコンデンサ10の大容量化の観点から、 $30\mu\text{m}$ 以下であることが好ましく、10

50

$\mu\text{m}$ 以上 $30\mu\text{m}$ 以下であることがより好ましい。 $T_c$ が $30\mu\text{m}$ 以下であると、カバー層22が薄い分内部電極層18の積層数を増やすことができるため、積層セラミックコンデンサ10の大容量化が可能である。また、 $T_c$ が $30\mu\text{m}$ 以下であると、前記コンデンサ10の耐熱衝撃性が低下しやすく、後述する本発明の構成による、コンデンサ10の耐熱衝撃性向上という効果が顕著に奏される。そして、 $T_c$ が $10\mu\text{m}$ 以上であると、コンデンサ10が耐湿信頼性にも優れる。

【0025】

なお、本発明においてカバー層22の厚さ $T_c$ は、以下のようにして求めるものとする。積層セラミックコンデンサ10の側面12e, fに平行な断面を作製し、これを光学顕微鏡にて拡大倍率200倍で観察する。例えば図2のような画像が得られ、当該画像において、積層体20における上下端の内部電極層18の法線(複数存在する)30上の、当該端の内部電極層18とカバー層22の界面との交点から、カバー層22及びその外部の界面と前記法線30との交点までの長さ $L$ 、のうち最大のものを求める。これを10個の積層セラミックコンデンサ10について行い、得られた10個の $L$ の最大値の平均値を、本発明におけるカバー層22の厚さ $T_c$ とする。

10

【0026】

また、本発明において例えば $T_c$ が $30\mu\text{m}$ 以下であるとは、積層体20の上下にある両方のカバー層22の厚さ $T_c$ が $30\mu\text{m}$ であることを意味する。

【0027】

本発明においては好ましくは前記のようにカバー層22を薄く形成するが、このようにすると積層セラミックコンデンサ10の耐熱衝撃性が低下し、当該コンデンサ10の実装などの様々な熱を伴う工程においてクラックが発生する可能性がある。

20

【0028】

本発明においてはこのような耐熱衝撃性の低下を防止するために、(1)外部電極14を素体16の一对の端面12a, bと、一对の主面12c, dの少なくとも一方とに形成し、(2)外部電極14の厚さ $T_t$ とカバー層22の厚さ $T_c$ とが、 $T_t \geq T_c$ の関係を満たすようにする。

【0029】

前記(1)について、外部電極14は素体16を主に構成する誘電体よりも熱膨張率が一般的に大きいため、素体16に応力を及ぼし、クラックに結びつきやすい。従来の積層セラミックコンデンサでは、[背景技術]で説明した通り外部電極が両端面以外の他の四つの面にも回り込んでいるため、その熱膨張の影響が大きく、クラックが発生しやすい。

30

【0030】

そこで本発明では、この熱膨張の影響を小さくするため、前記の(1)の構成を採用し、一对の側面12e, fに外部電極を形成しないこととした(図1参照)。

【0031】

なお、一对の側面12e, fに形成されないとは、側面12e, f上に全く外部電極14が存在しない場合だけでなく、一定程度形成されている場合も含む。具体的には、図3は、積層セラミックコンデンサ10の、主面12c, dに平行な、内部電極層18が見える位置での断面の模式図であるが、例えば側面12fと端面12aの交点から、端面12b側に引き出された内部電極層18の端面12a側の終端に対応する位置32まで、側面12f上に外部電極14が形成されていてもよい。反対側の端面12bや側面12eについても同様である。

40

【0032】

また、本発明においては一对の主面12c, dの少なくとも一方に外部電極14が形成されているので、例えば一方の主面12cに外部電極14が形成されていない場合がある。この場合の一方の主面12cに外部電極14が形成されていないとは、側面12e, fの場合と同様に、主面12c上に全く外部電極14が存在しない場合だけでなく、例えば主面12cと端面12aの交点から、端面12b側に引き出された内部電極層18の端面12a側の終端に対応する位置まで、主面12c上に外部電極14が形成されている場合

50

も含む。反対側の端面 1 2 b についても同様である。

【 0 0 3 3 】

本発明においては、外部電極 1 4 は、一对の主面 1 2 c , d のうち、一方に形成されていることが好ましい。これにより他方の主面上の外部電極がなくなった分、内部電極層 1 8 の積層数を増やすことができ、積層セラミックコンデンサ 1 0 の容量を増加させることができるからである。また、熱膨張率の大きい外部電極 1 4 の影響が、両主面に形成した場合に比べて小さくなるからでもある。なお、外部電極 1 4 が形成されている主面において、外部電極 1 4 が主面全体を被覆することはなく、端面 1 2 a 側と端面 1 2 b 側に、一定の距離をおいて分離して形成されている。また、外部電極 1 4 の厚さ  $T t$  とは、セラミックと接する下地電極と、Cu, Ni, Sn 等からなるメッキを含む全体の厚さとする。

10

【 0 0 3 4 】

そして、上記 ( 2 ) の構成、「外部電極 1 4 の厚さ  $T t$  とカバー層 2 2 の厚さ  $T c$  とが、 $T t > T c$  の関係を満たす」について、外部電極 1 4 の厚さ  $T t$  は本発明において、以下のようにして求めるものとする。積層セラミックコンデンサ 1 0 の側面 1 2 e , f に平行な断面を作製し、これを光学顕微鏡にて拡大倍率 2 0 0 倍で観察する。例えば図 2 のような画像が得られ、当該画像において、カバー層 2 2 の主面上の法線 ( 複数存在する ) 3 4 の、カバー層 2 2 及び外部電極 1 4 の界面との交点から、外部電極 1 4 及びその外部の界面と前記法線 3 4 との交点までの長さ  $D$ 、のうち最大のものを求める。これを 1 0 個の積層セラミックコンデンサ 1 0 について行い、得られた 1 0 個の  $D$  の最大値の平均値を、本発明における外部電極 1 4 の厚さ  $T t$  とする。

20

【 0 0 3 5 】

なお、図 2 においては主面と端面の境界が明確でないが、このような場合には、端面の曲線部分が終了したところから主面とする。

【 0 0 3 6 】

本発明においては、このように定義される  $T t$  とカバー層の厚さ  $T c$  とが、 $T t > T c$ 、すなわち外部電極 1 4 の ( カバー層 2 2 にまたがっている部分の ) 厚さが、カバー層 2 2 の厚さ以下である、という条件を満足する。このように熱膨張率の大きい外部電極 1 4 に対してカバー層 2 2 を同じ厚さ又はそれ以上の厚さとすることで、積層セラミックコンデンサ 1 0 の実装工程などにおける、様々な熱衝撃による外部電極 1 4 の熱膨張による応力を低減し、クラックの発生を防止することができる。

30

【 0 0 3 7 】

なお、前述の通り本発明において外部電極 1 4 は一对の主面 1 2 c , d の少なくとも一方に形成されているが、両方に形成されている場合、両方の外部電極 1 4 とともに、 $T t > T c$  の条件を満たすものとする。

【 0 0 3 8 】

そして、本発明の積層セラミックコンデンサ 1 0 の実装時の半田食われを防止する観点からは、前記外部電極の厚さ  $T t$  が  $1 \mu m$  より大きいことが好ましい。

【 0 0 3 9 】

その他、本発明の積層セラミックコンデンサ 1 0 の容量を増加させる観点からは、誘電体層 1 7 の厚さを  $0.8 \mu m$  以下とすることが好ましい。誘電体層 1 7 の厚さを薄くすることで容量が高まり、また、誘電体層 1 7 を薄くした分内部電極層 1 8 の積層数を増やすことができるからである。

40

【 0 0 4 0 】

また、本発明の積層セラミックコンデンサ 1 0 において、内部電極層 1 8 及びサイドマージン 2 4 の厚さは特に制限されるものではないが、内部電極層 1 8 の厚さは通常  $0.26 \sim 1.00 \mu m$  であり、サイドマージン 2 4 の厚さは通常  $4 \sim 50 \mu m$  である。

【 0 0 4 1 】

[ 積層セラミックコンデンサの製造方法 ]

次に、以上説明した本発明の積層セラミックコンデンサの製造方法について説明する。

まず、誘電体層を形成するための原料粉末を用意する。原料粉末としては、例えば Ba

50

$TiO_3$ 、 $CaTiO_3$ 、 $SrTiO_3$ 、 $CaZrO_3$  など、セラミック焼結体を形成し得る各種の粉末を使用することができる。

【0042】

これらは各種金属原料を反応させることで合成することができる。その合成方法としては従来種々の方法が知られており、例えば固相法、ゾルゲル法、水熱法等が知られている。本発明においては、これらのいずれも採用可能である。

【0043】

得られた原料粉末には、目的に応じて副成分となる化合物を所定量添加してもよい。副成分としては、Nd, Sm, Eu, Gd, Tb, Dy, Ho, Erの希土類酸化物、並びにMg, Mn, Ni, Co, Fe, Cr, Cu, Al, Mo, W, V及びSiの酸化物が挙げられる。

10

【0044】

例えば上記のようにして得られた原料粉末について、必要に応じて粉碎処理して粒径を調節したり、あるいは分級処理と組み合わせることで粒径を整えてもよい。

【0045】

そして原料粉末に、ポリビニルブチラール(PVB)樹脂等のバインダ、エタノール及びトルエン等の有機溶剤並びにフタル酸ジオクチル(DOP)等の可塑剤を加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に帯状の前記スラリーを塗工して乾燥させ、厚み $1.2\mu m$ 以下の誘電体グリーンシートを得る。そして、得られた誘電体グリーンシートの表面に、有機バインダを含む金属導電ペーストをスクリーン印刷やグラビア印刷により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層のパターンを配置する。前記金属としては、コストの観点からニッケルが広く採用されている。

20

【0046】

その後、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた前記誘電体グリーンシートを、基材を剥離した状態で、内部電極層と誘電体層とが互い違いになるように、かつ内部電極層が誘電体層の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数(例えば100~1000層)積層する。積層した誘電体グリーンシートの上下にカバー層となるカバーシートを圧着させ、所定チップ寸法(例えば焼成後のサイズが $1.0mm \times 0.5mm \times 0.5mm$ )にカットする。

30

【0047】

ここで、上述の通り本発明においてはカバー層22の厚さ $T_c$ は $30\mu m$ 以下であることが好ましいが、前記カバーシートを形成する際の、基材への誘電体ペーストの塗布量や、誘電体ペーストを印刷する場合には印刷形式や条件などの適切な選択により、 $T_c$ を所望の値に調節することができる。

【0048】

また、サイドマージンを形成する方法としては、従来公知の各種の方法が特に制限なく採用可能であるが、例えば、前記所定チップ寸法にカットする際に、内部電極層のジャストの位置でカットするのではなく、それより若干幅をもたせて内部電極層に被覆されていない誘電体層の部分を含むようにカットすることで、積層体の両側面に所望の厚さのサイドマージンを形成して、焼成により素体16となる素体前駆体を得ることができる。

40

【0049】

さらに、別の方法として、以下のようにサイドマージンを形成することも可能である。すなわち、図4(a)に示すように、所定の間隔(これが、図2において、外部電極14と、当該外部電極14と反対側の外部電極14に引き出された内部電極層18の端縁との距離の2倍に相当する)をあけてストライプ状に内部電極パターン200を印刷した複数の誘電体グリーンシートを、当該ストライプの中央部と内部電極パターン200同士の間隔があいている部分とが重ね合わされるように積層する。

【0050】

50

これを、 $C_1 - C_1$  線で示すようにストライプ状の内部電極パターン 200 を横断するように切断して、図 4 (b) に示す、一对の対向するサイドマージン 204 を除いた部分の棒状の積層体 202 を得る。ここで、切断幅 (切断により生じる断面同士の距離) は、製造する積層セラミックコンデンサのサイズ、すなわち素体 16 の一对の側面 12e, f 間の距離に対応するものとする。

#### 【0051】

得られた棒状の積層体 202 の側面にサイドマージン 204 を形成して (サイドマージンは通常誘電体層 17 と同様の素材で形成される)、さらに  $C_2 - C_2$  線で示すように個別のチップサイズにカットして ( $C_2 - C_2$  線は、内部電極パターン 200 の中央部又は内部電極パターン 200 同士の間隔の中央部を通る)、個々の積層体チップ 206 を得る (図 4 (c))。当該チップ 206 においては、前記切断により生じた断面に交互に内部電極が引き出されており、当該チップ 206 は、焼成により素体 16 となる素体前駆体である。

10

#### 【0052】

また、別の方法として、以下のようにしてサイドマージンを形成することができる。すなわち、図 5 に示すように、誘電体グリーンシートの積層体において内部電極層のジャストの位置又はそれより内側でカットして、得られた積層体チップ 300 (側面において内部電極層が露出している) を、その側面が上になるようにして集合ステージ 302 上に配置する。そして集合ステージ 302 上で、図示の矢印で示す方向にスライドし得る複数のブロック材 304a ~ 304d を集合ステージ 302 上で矢印方向にスライドさせる。このようにして、複数の積層体チップ 300 同士が密着された、平面形状が矩形の集合体を得ることができる。

20

#### 【0053】

そして、この状態でスキージ 306 を用いてセラミックペースト (通常誘電体層 17 の形成材料と同様の材料) を塗布することにより、集合体の上面に所定厚みのセラミックペースト層を形成し、これを乾燥させる。この厚みは、配置された積層体チップ 300 の高さ、ブロック材 304 の高さの差を調節することにより、調整することができる。

#### 【0054】

なお、セラミックペースト層は積層体チップ 300 の集合体全面上に形成されるので、ローラーを集合体の上面から圧接させ、走行させたり、積層体チップ 300 の境界に対応する位置にブレードを押し当てることによって、セラミックペースト層を個々の積層体チップ 300 に対応するように分割する。

30

#### 【0055】

以上のようにして積層体チップ 300 の一方の側面に所定の厚さのサイドマージンが形成され、これを反転させて上記と同じ操作を繰り返すことで、他方の側面にも同様のサイドマージンを形成し、焼成により素体 16 となる素体前駆体を得ることができる。

#### 【0056】

また、カバー層及びサイドマージンを形成した後に、素体前駆体の角部分を面取りし、素体前駆体の各面の連結部分が湾曲した形状にしてもよい。これにより、素体前駆体の角部の欠けを抑制することができる。

40

#### 【0057】

このような形状とするためには、例えば、ポリエチレン等の材料からなる密閉回転ポットに水と複数の前記素体前駆体と研磨用のメディアを入れて、この密閉回転ポットを回転させることによって、前記素体前駆体の角部分の面取りを行えばよい。

#### 【0058】

以上のようにして得られた、誘電体層及び内部電極層の積層体と、当該積層体の上下主面をカバーするカバー層と、積層体の両側面を被覆するサイドマージンとからなる素体前駆体について、250 ~ 500 の  $N_2$  雰囲気中で脱バインダした後に、還元雰囲気中で 1100 ~ 1300 で 10 分 ~ 2 時間焼成することで、上記誘電体グリーンシートを構成する各化合物が焼結して緻密化する。このようにして、本発明の積層セラミックコンデ

50



ンサ10における素体16が得られる。

【0059】

なお、本発明においてはさらに、600～1000 で再酸化処理を実施してもよい。

【0060】

そして、得られた素体16の両端面及び少なくとも一方の主面に外部電極14を形成する。このような特定の位置に外部電極を形成するためには、例えば以下の方法を採用することができる。

【0061】

素体16の主面又は側面が下面に接するように整列し、Cu等の金属粒子とエチルセルロース等の有機バインダー、分散剤、溶剤にて構成される外部電極ペーストを少なくとも一方の主面に印刷塗布、乾燥し、主面上に外部電極を形成する。その後、素体16の両端面に同様のペーストをディッピング塗布し、乾燥して、焼き付けを行う。その後、Ni、Snのめっき膜を形成する。

【0062】

なお、少なくとも一方の主面上への外部電極14の形成は、カバー層の形成において、予め外部電極パターンを表面に印刷してあるカバーシートを使用することによっても可能である。

【0063】

また、主面及び端面のどちらについても、スパッタや蒸着をすることにより、外部電極14を形成することが可能である。

【0064】

外部電極14はこのように各種の方法で形成可能であり、この形成の際の、印刷における外部電極ペーストの塗布量を調節することや、スパッタにおけるスパッタ量、蒸着における蒸着量を調節することにより、外部電極14の厚さTtを所望の値に調節することができる。

【0065】

以上のようにして、前記素体16の一对の端面と前記一对の主面の少なくとも一方とに外部電極14が形成され、外部電極14の厚さTtとカバー層22の厚さTcとが所定の関係にある、本発明の積層セラミックコンデンサ10が得られる。

【実施例】

【0066】

以下、実施例により本発明をより詳細に説明する。しかしながら、本発明はこれら実施例に何ら限定されるものではない。

【0067】

[積層セラミックコンデンサの製造]

平均粒径0.1 $\mu$ mのチタン酸バリウム100molに対し、Dy、Mgを1.0molずつ、VおよびMnを0.5molずつ添加し、これと、アルコールを主成分とする有機溶剤、ポリビニルブチラール樹脂、分散剤、及び可塑剤とを混合、分散して塗工スラリーを作製した。そしてこのスラリーをダイコーターにて基材上に塗工することで誘電体グリーンシートを作製した。このとき、ダイコーターへのスラリーの供給液量を調整することで、シート厚みを制御した。

【0068】

続いて、平均粒径200nmのNi粉末とアルコールを主成分とする有機溶剤、エチルセルロース樹脂、分散剤、及び可塑剤を混合分散した導体ペーストを用いて、先の誘電体グリーンシート上にスクリーン印刷を行い、内部電極印刷誘電体グリーンシートを作製した。このとき、導体ペーストの固形分濃度をペースト溶剤量で調整し、内部電極の厚みの制御を行った。

【0069】

複数層の誘電体グリーンシート(カバー層形成のため)、及び複数層の内部電極印刷誘電体グリーンシートを積層し、圧着、カットを行い、個片の未焼成積層体を作製した。こ

10

20

30

40

50

のとき、誘電体グリーンシートの積層数を変えることで、カバー厚みを変えた。

【0070】

未焼成積層体をサイドマージン面（側面）が上面になるように整列させ、平均粒径0.1 μmのチタン酸バリウム100 molに対し、Dy、Mgを1.0 molずつ、VおよびMnを0.5 molずつ添加し、これと、アルコールを主成分とする有機溶剤、エチルセルロース樹脂、分散剤、及び可塑剤とを混合、分散してセラミックペーストを作製した。そしてこのセラミックペーストを整列した未焼成積層体の上面に塗布乾燥させ、サイドマージン部を形成した。このとき、ペーストの塗布厚みを調整することで、サイドマージン厚みの制御を行った。また、対向するサイドマージン面にも同様の処理を行って、素体前駆体を得た。

10

【0071】

密閉回転ポットに水と複数の前記素体前駆体と研磨用のメディアを入れて、この密閉回転ポットを回転させることによって、前記素体前駆体の角部分の面取りを行った。

【0072】

以上のようにして得られた、誘電体層及び内部電極層の積層体と、当該積層体の上下主面をカバーするカバー層と、積層体の両側面を被覆するサイドマージンとからなる素体前駆体について、250～500のN<sub>2</sub>雰囲気中で脱バインダした後に、還元雰囲気中で1100～1300で10分～2時間焼成を行った。

【0073】

得られた素体を主面又は側面が下面に接するように整列し、Cu粒子とエチルセルロース、分散剤、溶剤にて構成される外部電極ペーストを一方の主面に印刷塗布、乾燥し、主面上に外部電極を形成した。その後、素体の両端面に同様のペーストをディッピング塗布し、乾燥して、焼き付けを行った。その後、Ni、Snのめっき膜を形成した。

20

【0074】

以上のようにして、下記に示す構成の積層セラミックコンデンサを製造した。

チップ寸法（縦×横×高さ）	1.0 mm × 0.5 mm × 0.5 mm
誘電体層厚	0.7 μm
誘電体層数	315層
内部電極層厚	0.7 μm
内部電極層数	315層
カバー層厚	8～30 μm
サイドマージン厚	35 μm
外部電極厚（メッキ含）	1～36 μm

30

【0075】

得られた実施例及び比較例の各積層セラミックコンデンサについて、下記に示す各種評価を行った。

【0076】

[耐熱衝撃試験]

各実施例及び比較例の積層セラミックコンデンサ50個について、温度300のはんだ槽に、浸漬時間1秒の条件で浸漬し、クラック発生の有無を確認した。クラックの発生したコンデンサが0個の場合を合格とする。

40

【0077】

[耐湿試験]

各実施例及び比較例の積層セラミックコンデンサ300個について、温度85、湿度85%の環境下にて、DC5Vの電圧を印加し、1000時間後のコンデンサの抵抗値を測定した。絶縁抵抗が10<sup>6</sup>以下になった（耐湿異常）コンデンサが0個の場合を合格とする。

【0078】

[実装試験]

各実施例及び比較例の積層セラミックコンデンサ100個について、プリント基板には

50

んだを用いて実装し、コンタクトチェックを行った。導通不良が0個の場合を合格とする。

【0079】

以上の評価結果を下記表1にまとめる。

【0080】

【表1】

カバー層厚さTc(μ m)	外部電極厚さTt(μ m)	Tt/Tc	耐熱衝撃試験(クラック発生数)	耐湿試験(耐湿異常数)	実装試験(導通不良数)
8	9.6(比較例)	6/5	不合格(15)	不合格(9)	不合格(11)
	6.4(実施例)	4/5	合格	不合格(6)	合格
	1.6(実施例)	1/5	合格	不合格(4)	合格
	1(実施例)	1/8	合格	不合格(10)	合格
10	12(比較例)	6/5	不合格(10)	合格	不合格(9)
	8(実施例)	4/5	合格	合格	合格
	2(実施例)	1/5	合格	合格	合格
	1(実施例)	1/10	合格	合格	合格
20	24(比較例)	6/5	不合格(7)	合格	不合格(6)
	16(実施例)	4/5	合格	合格	合格
	4(実施例)	1/5	合格	合格	合格
	2(実施例)	1/10	合格	合格	合格
	1(実施例)	1/20	合格	合格	合格
30	36(比較例)	6/5	不合格(5)	合格	不合格(3)
	24(実施例)	4/5	合格	合格	合格
	6(実施例)	1/5	合格	合格	合格
	3(実施例)	1/10	合格	合格	合格
	1(実施例)	1/30	合格	合格	合格

10

【0081】

表1からわかるように、外部電極の厚さTtがカバー層の厚さTcより大きい比較例では、いずれも耐熱衝撃試験及び実装試験において不良な結果となったが、TtがTc以下である実施例においては、いずれも耐熱衝撃試験及び実装試験において良好な結果となった。

20

【0082】

また、Tcが10μm未満になると耐湿試験の成績が不良となり、耐湿信頼性の観点からは、Tcは10μm以上であることが好ましいことが示された。

【符号の説明】

【0083】

- 10 積層セラミックコンデンサ
- 12 a, b 端面
- 12 c, d 主面
- 12 e, f 側面
- 14 外部電極
- 16 素体
- 17 誘電体層
- 18 内部電極層
- 20 積層体
- 22 カバー層
- 24 サイドマージン
- 30 下端の内部電極層の法線
- 32 内部電極層の終端に対応する位置
- 34 カバー層の法線
- 100 積層セラミックコンデンサ
- 102 a, b 端面
- 102 c, d 主面
- 102 e, f 側面
- 104 外部電極
- 200 内部電極パターン
- 202 棒状の積層体
- 204 サイドマージン


30

40


50

- 206 積層体チップ
- 300 積層体チップ
- 302 集合ステージ
- 304 a ~ d ブロック材
- 306 スキージ


【図1】




【図3】




【図2】




【 図 4 】



【 図 5 】



【 図 6 】



---

フロントページの続き

(72)発明者 加藤 洋一  
東京都台東区上野6丁目1番20号 太陽誘電株式会社内

(72)発明者 小和瀬 裕介  
東京都台東区上野6丁目1番20号 太陽誘電株式会社内

(72)発明者 牧野 由  
東京都台東区上野6丁目1番20号 太陽誘電株式会社内

(72)発明者 田中 美德  
東京都台東区上野6丁目1番20号 太陽誘電株式会社内

Fターム(参考) 5E001 AB03 AD02 AE02 AE03 AF06 AH01 AH07 AJ02 AJ03  
5E082 AA01 AB03 BC23 CC03 CC13 EE04 EE23 FF05 FG04 FG26  
FG46 GG10 GG28 PP09