

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：97124361

H04L 1/18 (2006.01)

※ 申請日期：97.6.27

H04L 29/08 (2006.01)

※IPC 分類：H04B 7/216 (2006.01)

一、發明名稱：(中文/英文)

混合自動重覆要求程序記憶體管理之方法及裝置

METHODS AND APPARATUS FOR H-ARQ PROCESS MEMORY
MANAGEMENT

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

美商高通公司

QUALCOMM INCORPORATED

代表人：(中文/英文)

湯瑪仕 R 勞斯

ROUSE, THOMAS R.

住居所或營業所地址：(中文/英文)

美國加州聖地牙哥市摩豪斯大道5775號

5775 MOREHOUSE DRIVE SAN DIEGO, CA 92121-1714, U.S.A.

國 籍：(中文/英文)

美國 U.S.A.

三、發明人：(共 2 人)

姓 名：(中文/英文)

1. 強納森 希迪

SIDI, JONATHAN

2. 山森 吉姆

JIM, SAMSON

國 籍：(中文/英文)

1. 法國 FRANCE

2. 香港 HONG KONG

四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，其事實發生日期為： 年 月 日。

☒ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

☒ 有主張專利法第二十七條第一項國際優先權：

1. 美國；2007年06月29日；11/771,254

2.

☐ 無主張專利法第二十七條第一項國際優先權：

1.

2.

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

本揭示案之實施例大體而言係關於用於提供於使用者設備(UE)內的記憶體之記憶體管理技術，且更特定言之，係關於管理與UE與網路之間的用於傳輸訊務資料之交互作用相關聯之高速下行鏈路封包存取(HSDPA)混合自動重覆要求(H-ARQ)程序。

【先前技術】

預期無線資料服務近期內發展且將有可能變為網路服務提供者之訊務及收入的重要來源。高速下行鏈路封包存取(HSDPA)標準經發展以致力於滿足此增長之需求。HSDPA可被視為在3GPP版本5及之後的版本中得到支援的一組頻道及過程，從而致能下行鏈路上之高速封包資料傳輸。HSDPA可提供基於通用行動電信系統(UMTS)之網路的路標來提高其資料轉遞速度及能力。HSDPA經由(除其他改良外)對額外共用資料頻道之利用而增強寬頻分碼多重存取(WCDMA)技術，從而允許在使用者之間的統計多工、不同適應性調變及編碼技術之應用及基地台處之快速頻道感知排程。HSDPA亦可藉由利用稱為混合自動重覆要求(H-ARQ)之快速重新傳輸機制連同停止等待(SAW)協定而改良錯誤恢復之速度。

圖1描繪WCDMA/HSDPA網路100之例示性元件之間的高階交互作用，WCDMA/HSDPA網路100可包括基地收發器台105(後文中稱為"節點B")及使用者設備(UE)器件110。

UE 110包括具有習知配置之記憶體緩衝器115。為了簡單起見而未展示可存在於網路100內之各種其他元件。節點B 105可跨越各種空中介面或頻道而與UE 110通信。高速下行鏈路共用頻道(HS-DSCH)可用作可在節點B 105與UE 110之間轉遞訊務資料封包之主要無線電載送體。對UE 110之HS-DSCH操作的支援可包括額外的兩個控制頻道，高速共用控制頻道(HS-SCCH)及高速專用實體控制頻道(HS-DPCCH)。HS-SCCH可向UE提供信號傳輸資訊，其可包括H-ARQ相關參數及關於封包為新傳輸還是重新傳輸之資訊。HS-DPCCH可向節點B提供可包括頻道品質指示符(CQI)之反饋資訊。HS-DPCCH亦可提供由UE 110產生之確認(ACK)/否定確認(NACK)反饋(其可基於(例如)UE 110內之循環冗餘檢查(CRC))。

H-ARQ處理可藉由將經破壞的封包儲存於UE 110中而非將其丟棄來致能較快速恢復。當接收到經破壞的封包時，UE 110可將其儲存於含有於緩衝器記憶體115中的H-ARQ緩衝器中，且組合經破壞的封包與一或多個後續重新傳輸來提高成功解碼之機率。即使在經重新傳輸之封包含有錯誤的情況下，亦可自先前接收之經破壞的傳輸的組合導出良好封包。此程序可稱為軟組合，且可包括追逐組合(CC)及/或遞增冗餘(IR)。CC可為基本組合方法，其中節點B可簡單地重新傳輸原始封包之編碼符號的確切相同之集合。對於IR之情況，可在重新傳輸期間藉由以不同方式重新編碼封包而發送不同冗餘資訊，因此遞增地增加編碼增益。

為了改良H-ARQ處理之速度，可直接於UE 110之實體/媒體存取控制(L1)層處實施功能性。

記憶體緩衝器115可常駐於UE 110中以提供儲存空間用於多種處理功能或服務。記憶體緩衝器115之固定部分可專用於非HSDPA服務，諸如與多媒體廣播多點播送服務(MBMS)相關聯之資料。在後文中稱為H-ARQ緩衝器的記憶體之其他部分可專用於用於儲存與特定數目之HSDPA H-ARQ程序相關聯之資料的固定空間。每一H-ARQ程序可負責HSDPA封包在MAC-hs層處之傳遞。在後文中將H-ARQ程序之此固定數目稱為"N"，其中N之值可取決於網路提供者。圖1所示之習知H-ARQ緩衝器藉由使用靜態方法來組織化與H-ARQ程序相關聯之資料。每一H-ARQ程序可經指派一識別符(例如，HSDPA H-ARQ1、HSDPA H-ARQ2、...HSDPA H-ARQN)且經永久地指派一固定記憶體位置，每一記憶體位置具有一固定大小。此大小可取決於H-ARQ程序之數目及HS-DSCH類別指定。

圖2為展示節點B 105與UE 110之間的交互作用之例示性時序圖200。可藉由使用時域多工而經由HS-DSCH轉遞封包資料，其中每一傳輸時間間隔(TTI)可由三個時槽組成，時槽亦稱為子訊框(根據標準為2 ms之時間週期，但可預期其他時間週期)。在高速實體下行鏈路共用頻道(HS-PDSCH)上發送在每一TTI內經碼多工的HS-DSCH之資料。每一資料封包可與可對應於特定H-ARQ ID之單獨的H-ARQ程序相關聯。與每一HS-DSCH及其相應H-ARQ程序

相關聯之資訊經由 UE 110 HS-SCCH 而提供，且先於 HS-DSCH 中之相應子訊框 (TTI) 2 個時槽。在圖 2 所示之實例中，H-ARQ ID 在 1 至 6 之範圍內變動，且資料封包 205 與 H-ARQ 6 210 相關聯。當封包由 UE 110 接收時，UE 將試圖解碼封包。若成功，則 UE 110 將經由 HS-DPCCH 針對相關 H-ARQ 向節點 B 105 發送 ACK。若解碼不成功，則 UE 110 將經由同一頻道向節點 B 105 發送 NACK。為了更好地使用確認之間的等待時間，多個程序可使用分離的 TTI 而在 UE 110 中執行。此技術可稱為 N-"頻道" SAW (在所說明之實例中，N=6)，其中每一"頻道"對應於特定 H-ARQ 程序。當一程序正等待確認時，剩餘 N-1 個程序可繼續傳輸。

在圖 2 所示之實例中，對於第一 TTI，在與 H-ARQ 1 相關聯之所接收封包結束之後 7.5 個時槽，由 UE 110 於一個時槽期間在 HS-DPCCH 上發送針對 H-ARQ 1 之 NACK 指示。關於同一 H-ARQ 程序 (在此情況下為 H-ARQ 1) 之最早 (重新) 傳輸接著可在先前傳輸開始之後 10 ms (亦即，彼傳輸結束之後 12 個時槽，考慮對於解碼所允許之時間間隙) 發生。節點 B 105 可向 NACK 信號給出優先權而以最早機會排程關於同一 H-ARQ 之重新傳輸，或不考慮 ACK/NACK 指示以順序方式排程 H-ARQ 程序，或使用滿足標準中所提出之前述時間線約束的任何其他方法。

因為儲存與每一 H-ARQ 程序相關聯之資料利用 UE 110 內之記憶體資源，所以需要用於 H-ARQ 程序記憶體管理之方法及裝置來以智慧且靈活之方式利用記憶體。節省用於 H-

ARQ程序之記憶體可提供較多記憶體用於非HSDPA服務，且/或允許UE之設計具有較小緩衝器記憶體，此可導致較低生產成本及/或減小之UE功率消耗。

【發明內容】

本發明之例示性實施例係針對用於H-ARQ程序記憶體管理之裝置及方法。

一實施例包括用於動態地管理記憶體用於儲存與H-ARQ程序相關聯之資料之方法。該方法包括：接收與H-ARQ程序相關聯之封包，判定在H-ARQ緩衝器中是否可獲得一可用記憶體位置，向可用記憶體位置指派封包，判定封包是否經成功解碼，及在封包未經成功解碼之情況下將封包保持於所指派之記憶體位置中用於與後續封包重新傳輸組合。

另一實施例包括用於管理UE器件之記憶體之方法。該方法包括：判定用於HSDPA H-ARQ程序之可用記憶體空間，判定用於每一H-ARQ程序之記憶體量，判定可同時儲存的H-ARQ程序之數目(n_T)，判定針對給定UE類別所指派的H-ARQ程序之總數目是否超過 n_T ，及在針對給定UE類別所指派的H-ARQ程序之總數目超過 n_T 之情況下執行用於H-ARQ程序儲存之動態記憶體管理。

所提出之又一實施例包括用於動態地管理記憶體用於儲存與H-ARQ程序相關聯之資料之裝置。該裝置包括：用於接收與H-ARQ程序相關聯之封包的構件，用於判定在H-ARQ緩衝器中是否可獲得一可用記憶體位置之構件，用於

向可用記憶體位置指派封包之構件，用於判定封包是否經成功解碼之構件，及用於在封包未經成功解碼之情況下將封包保持於所指派之記憶體位置中用於與後續封包重新傳輸組合的構件。

提出之另一實施例為用於管理UE器件之記憶體之裝置。該裝置包括：用於判定用於HSDPA H-ARQ程序之可用記憶體空間的構件，用於判定用於每一H-ARQ程序之記憶體量的構件，用於判定可儲存的H-ARQ程序之數目(n_T)之構件，用於判定針對給定UE類別所指派的H-ARQ程序之總數目是否超過 n_T 之構件；及用於在針對給定UE類別所指派的H-ARQ程序之總數目超過 n_T 之情況下執行用於H-ARQ程序儲存之動態記憶體管理的構件。

又一實施例為包括以下邏輯之裝置：經組態以接收與H-ARQ程序相關聯之封包的邏輯，經組態以判定在H-ARQ緩衝器中是否可獲得一可用記憶體位置之邏輯，經組態以向可用記憶體位置指派封包之邏輯，經組態以判定封包是否經成功解碼之邏輯，及經組態以在封包未經成功解碼之情況下將封包保持於所指派之記憶體位置中用於與後續封包重新傳輸組合的邏輯。

本發明之另一實施例可包括包含以下邏輯之裝置：經組態以判定用於HSDPA H-ARQ程序之可用記憶體空間的邏輯，經組態以判定用於每一H-ARQ程序之記憶體量的邏輯，經組態以判定可儲存的H-ARQ程序之數目(n_T)之邏輯，經組態以判定針對給定UE類別所指派的H-ARQ程序

之總數目是否超過 n_T 之邏輯，及經組態以在針對給定UE類別所指派的H-ARQ程序之總數目超過 n_T 之情況下執行用於H-ARQ程序儲存之動態記憶體管理的邏輯。

本發明之另一實施例可包括一種電腦可讀媒體，其包括儲存於其上之程式碼，該程式碼用於動態地管理記憶體用於儲存與H-ARQ程序相關聯之資料，該電腦可讀媒體包含：用以接收與H-ARQ程序相關聯之封包的程式碼，用以判定在H-ARQ緩衝器中是否可獲得一可用記憶體位置之程式碼，用以向可用記憶體位置指派封包之程式碼，用以判定封包是否經成功解碼之程式碼，及用以在封包未經成功解碼之情況下將封包保持於所指派之記憶體位置中用於與後續封包重新傳輸組合的程式碼。

本發明之另一實施例可包括一種電腦可讀媒體，其包括儲存於其上之程式碼，該程式碼用於管理UE器件之記憶體，該電腦可讀媒體包含：用以判定用於HSDPA H-ARQ程序之可用記憶體空間的程式碼，用以判定用於每一H-ARQ程序之記憶體量的程式碼，用以判定可儲存的H-ARQ程序之數目(n_T)之程式碼，用以判定針對給定UE類別所指派的H-ARQ程序之總數目是否超過 n_T 之程式碼，及用以在針對給定UE類別所指派的H-ARQ程序之總數目超過 n_T 之情況下執行用於H-ARQ程序儲存之動態記憶體管理的程式碼。

【實施方式】

隨附圖式經提出以幫助描述本發明之實施例，且僅係為

了說明實施例而非對其加以限制而提供。

本發明之態樣揭示於針對本發明之特定實施例的以下描述及相關圖式中。可在不脫離本發明之範疇的情況下設計替代實施例。另外，將不詳細描述本發明之熟知元件，或將省略該等元件，以免使本發明之相關細節模糊不清。

詞語"例示性"在本文中用於意謂"充當實例、例子或說明"。本文中被描述為"例示性"之任何實施例未必被解釋為比其他實施例較佳或有利。同樣，術語"本發明之實施例"不要求本發明之所有實施例包括所論述之特徵、優勢或操作模式。

另外，在待由(例如)計算器件之元件執行的動作之序列之方面描述許多實施例。應理解可藉由特殊電路(例如，特殊應用積體電路(ASIC))，藉由由一或多個處理器執行之程式指令，或藉由該兩者之組合來執行本文中描述之各種動作。另外，可認為本文中描述之動作的此等序列完全具體化於任何形式之電腦可讀儲存媒體內，該電腦可讀儲存媒體已在其中儲存電腦指令之相應集合，電腦指令之相應集合在被執行後便使得相關聯之處理器執行本文中描述之功能性。因此，本發明之各種態樣可以許多不同形式加以具體化，已預期所有該等形式處於所主張之標的物的範疇內。另外，對於本文中描述之實施例中之每一者而言，任何該等實施例之相應形式在本文中可被描述為(例如)"經組態以執行所描述之動作的邏輯"。

圖3說明例示性UE 300及UE之相關聯混合-ARQ(H-ARQ)

緩衝器記憶體結構330之高階方塊圖。在圖3中以蜂巢式電話之形式展示UE 300；然而，本發明之實施例可實現於可執行經由網路100之數位通信的任何形式之UE 300上。舉例而言，UE可為具有無線通信能力之任何器件，包括(但不限於)無線數據機、PCMCIA卡、個人電腦、電話或其任何組合或子組合。

UE 300可具有可經由網路100交換資料及/或命令之平台310。平台310可包括以操作方式耦接至特殊應用積體電路("ASIC")320或其他處理器、微處理器、邏輯電路或任何其他資料處理器件之收發器315。ASIC 320或其他處理器可執行與儲存於UE 300之記憶體325中之任何常駐程式介接的應用程式設計介面("API")層。記憶體325可包含唯讀及/或隨機存取記憶體(RAM及ROM)、EEPROM、快閃卡或該等平台通用的任何記憶體。

無線網路100使用之各種通信協定層亦可常駐於平台310中，平台310可執行不同層處之各種命令及程序(圖3中未顯示)。通信協定層可包括(例如)無線電資源控制(RRC)層、無線電鏈路控制(RLC)層、媒體存取控制(MAC)層及實體層(L1)。為實體層接收之資訊可經解碼且在各種層MAC、RLC及RRC之間轉遞。與3GPP版本5引入之HSDPA標準相一致，較高層可使用高速下行鏈路共用頻道(HS-DSCH)來轉遞訊務資料封包。相同內容適用於其他HSDPA頻道，該等HSDPA頻道包括載運ACK/NACK反饋資訊之上行鏈路高速專用實體控制頻道(HS-DPCCH)及載運與HS-

DSCH相關聯之控制資訊的下行鏈路高速共用控制頻道(HS-SCCH)。

記憶體325之一部分可專用於緩衝器330，緩衝器330可經分配以同時支援與不使用H-ARQ功能性之非HSDPA服務及HSDPA H-ARQ程序兩者相關聯的資料。緩衝器330中經預留用於非HSDPA服務的空間之量可自藉由網路使用與3GPP WCDMA標準相關聯之習知技術信號傳輸至UE之資訊予以獲得，且可基於UE 300之能力以半靜態方式予以規定。非HSDPA服務可包括在版本6之標準版本中引入的與多媒體廣播多點播送服務(MBMS)相關聯之資料用於支援WCDMA蜂巢式網路上之音訊及視訊流。緩衝器空間330之專用於非HSDPA服務的部分可經定大小以儲存關於WCDMA下行鏈路頻道之可組態集區的資料，包括(例如)在共用共同控制實體頻道(S-CCPCH)上載運之廣播資料，及/或與64 kbps或384 kbps等級之下行鏈路無線電載送相關聯、在專用實體資料頻道(DPDCH)上載運之專用資料。

一旦考慮了併發的非HSDPA服務之記憶體需求，緩衝器330中剩餘之空間即可專用於儲存與H-ARQ程序相關聯的HS-DSCH傳送區塊大小之軟位元(亦稱為封包)。根據3GPP WCDMA(FDD)標準之技術規範25.306(版本5或之後的版本)中提供的HS-DSCH實體層(L1)類別，可將H-ARQ緩衝器劃分為可用於遞增冗餘(IR)重組處理之較小緩衝器，其各專用於一個程序。與技術規範25.212相一致，所有H-ARQ程序中含有之資訊共同儲存於節點B 105處之"虛擬

IR"緩衝器中。在每一程序上，此等軟位元表示在HS-DSCH實體層速率匹配(其一版本在每一傳輸期間執行)之兩個階段之間儲存的H-ARQ資料。前述個別緩衝器在後文中稱為H-ARQ緩衝器記憶體位置。每一H-ARQ緩衝器記憶體位置可具有用於每一H-ARQ程序之許多軟位元或大小，且可能存在常駐於H-ARQ緩衝器中之總共 n_T 數目個H-ARQ緩衝器記憶體位置。

在本發明之各種實施例中，將與H-ARQ程序相關聯之HS-DSCH封包儲存於以動態方式指派(此與上文關於圖1所描述的如在緩衝器115中所示之以靜態方式向每一H-ARQ程序指派其自己的記憶體位置之習知方法相對)之H-ARQ緩衝器記憶體位置中。

每一記憶體位置之大小可由H-ARQ程序之數目(在使用虛擬IR緩衝器之"隱含分區"時)及HS-DSCH UE類別指定而規定，HS-DSCH UE類別指定可規定(除其他參數外)用於所有H-ARQ程序之軟位元之總數目、所支援之調變機制及經碼多工HS-PDSCH的數目。可在UE通告其能力之後由網路100將待使用之HS-DSCH類別以信號傳輸至UE 300。此外，後文中稱為"N"的H-ARQ程序之總數目亦可由網路100指定，經由較高層而信號傳輸，且可獨立於所規定之HS-DSCH類別。在實務上，N習知地在6至8之範圍內變動，其根據本發明之實施例可大於H-ARQ緩衝器中之記憶體位置的總數目(亦即， $n_T < N$)。注意，即使在該等實施例中，向網路通告的UE能力(類別)亦應保持不變。

因此，在使用此所謂"隱含分區"時，可藉由使軟位元之總數目除以H-ARQ程序之總數目而對於給定UE類別判定每一H-ARQ緩衝器記憶體位置之大小(亦即，H-ARQ緩衝器記憶體位置大小=軟位元總數目/N)。在UE具有比網路"高"之所通告HS-DSCH類別(亦即，較大數目之軟位元需求)之組態中，網路可明確地將每一H-ARQ緩衝器記憶體位置之共同大小規定為經由針對網路類別之隱含分區獲得的(較小)值以保證UE處之兩階段解除速率匹配(其鏡射節點B 105處之過程)。此為此實施例亦包含的"明確分區"之特別情況。可藉由取H-ARQ緩衝器之總大小與H-ARQ緩衝器記憶體位置之大小之比的整數部分而判定所指派的H-ARQ緩衝器記憶體位置之數目 n_T (亦即， $n_T = \text{int}(\text{總 H-ARQ 緩衝器大小} / \text{H-ARQ 緩衝器記憶體位置大小})$)。可藉由自緩衝器330之大小減去專用於非HSDPA服務的記憶體之量而近似H-ARQ緩衝器之總大小。可由網路100將專用於非HSDPA服務的記憶體之量供應至UE 300，且緩衝器330之大小習知地為一已知設計參數。

雖然最初可如上文所描述而計算 n_T 之值，但此值可基於網路100之解碼效能而改變。在UE 300之解碼效能極佳(區塊錯誤率本質上為零)之理想情形中，在一實例中 n_T 之最小值不大於三。舉例而言，在特定系統中，此最小值可基於不大於7.5個時槽可用於解碼時間(亦即，對H-ARQ程序之單一封包傳輸的處理不超過2.5個TTI)之事實(此係基於針對彼封包之ACK或NACK反饋指示的時間線需求)。因

此，需要不大於三個H-ARQ緩衝器記憶體位置。另外，實際下限可取決於特定設計中之解碼時間，且在使用小於7.5個時槽之情況下可較低。然而，因為實踐解碼效能將幾乎始終小於理想狀況(非零區塊錯誤率)，所以 n_T 基於系統設計不應大於或等於預定臨限值(例如，在前述實例中為三)。若UE 300之解碼效能可接受，則 n_T 之值可自其最初計算所得之值減小，只要其不減小至預定臨限值(例如，三)以下。或者，若UE之解碼效能變得降級，則 n_T 之值可在需要之情況下藉由減小分配給非HSDPA服務的記憶體之量而增大。在以下提出的對圖5之闡述中較為詳細地闡述此程序。觸發該低頻率過程可由併發之非HSDPA與HSDPA服務之間的可接受系統級折衷及用於UE處之非HSDPA頻道之處理的系統重新組態之能力而驅動。

在本發明之各個實施例中，H-ARQ緩衝器記憶體位置之數目(n_T)可小於用於習知UE緩衝器115中的H-ARQ緩衝器之數目(N)。因此，可利用較少記憶體用於H-ARQ處理，此又可增加可用於其他程序之記憶體。舉例而言，較多記憶體可用於非HSDPA服務。此外，記憶體約束之減小亦可提供設計具有較小緩衝器記憶體之UE的額外優勢，此可導致較低生產成本及減小之UE功率消耗。

進一步參看圖3，可藉由使用記憶體映射表335來闡述一實施例之動態記憶體管理方法的概述。在此實例中，存在總共五個H-ARQ緩衝器記憶體位置($n_T=5$)及七個H-ARQ程序($N=7$)。當與特定H-ARQ程序相關聯的進入之新封包到

達UE 300時，其可經指派至一可用H-ARQ緩衝器記憶體位置(將於下文關於圖4及圖5之描述而提供對可用記憶體位置之額外描述)。在映射表325中，可將下一進入之封包儲存於記憶體位置m2中。一旦封包經成功解碼，所指派之記憶體位置即可經清除以供後續封包使用。若封包未被成功解碼，則封包仍儲存於記憶體位置中用於藉由使用如H-ARQ實體層技術之遞增冗餘或追逐組合而與與相同H-ARQ程序相關聯的相同封包之後續版本重組。在表335中，H-ARQ1當前儲存於H-ARQ緩衝器位置m1中，H-ARQ7儲存於H-ARQ緩衝器記憶體位置m4中，且H-ARQ5儲存於H-ARQ緩衝器記憶體位置m5中。在此等情況下，此等H-ARQ程序之解碼狀態為正在進行或失敗。已釋放H-ARQ緩衝器記憶體位置m2及m4以供隨後進入之封包使用。如下文將較為充分闡述的，若在下一新進入之封包到達UE 300時所有H-ARQ緩衝器記憶體位置均經填充，則將丟棄彼新封包且將不嘗試解碼，且UE將發送不連續傳輸(DTX)信號來替代反饋以使得節點B 105通常可重新傳輸可自解碼之封包(特定言之，不具有經打孔(puncture)之任何系統位元的封包之第1次傳輸版本)。

因此，本發明之一實施例可包括UE 300，該UE 300包括執行本文中所描述功能之能力。各種邏輯元件可體現於離散元件、執行於處理器上之軟體模組或用以達成本文中揭示之功能性的軟體與硬體之任何組合中。舉例而言，ASIC 320及記憶體325均可以協作方式使用以載入、儲存並執行

本文中揭示之各種功能，且因此用以執行此等功能之邏輯可分散於各個元件上。或者，可將功能性併入一離散組件中(例如，在ASIC/處理器320中之嵌式記憶體中)。因此，應僅將圖3中之UE 300的特徵視為說明性的，且本發明不限於所說明之特徵或配置。

圖4為展示用於動態地管理記憶體用於儲存與H-ARQ程序相關聯之資料的例示性程序400之高階流程圖。此程序可由UE 300中之ASIC 320執行。為了描述之簡單，將程序400展示為對可與給定H-ARQ程序相關聯之連續封包操作的連續程序；然而，應瞭解UE可對於在連續TTI中接收且與不同H-ARQ程序相關聯之封包以非同步方式執行程序400之各個步驟。

程序400可在由UE 300經由HS-DSCH自節點B 105接收封包(步驟405)時開始。所接收封包可與特定H-ARQ i 相關聯，且可經由HS-SCCH將H-ARQ參數提供至UE 300。UE 300接著可判定在H-ARQ緩衝器中是否存在可用記憶體位置(步驟410)。若不存在可用位置，則有效地丟棄封包且UE 300可向節點B 105發送DTX信號(步驟415)以替代上行鏈路反饋(ACK或NACK)。在接收到DTX之後，節點B 105即可在每一程序的最小重新傳輸間隔(例如，10 ms)之後的某點重新傳輸與H-ARQ i 相關聯之可自解碼封包。設計應使得以此方式丟棄封包不應對網路通量效能及能力具有明顯影響。出於此設計之目的，可觀測到此在已失敗或當前仍在被解碼的先前接收之H-ARQ程序之數目足以填滿 n_T 個

緩衝器記憶體位置時發生。

若在步驟410判定在H-ARQ緩衝器中存在可用記憶體位置，則UE 300可向H-ARQ緩衝器中之可用記憶體位置指派所接收之封包(步驟420)。為了最小化在非HSDPA記憶體緩衝器稍後經擴展之情況下覆寫及丟失封包之可能性，可將所接收封包指派至遠離非HSDPA記憶體分區的可用記憶體位置。UE 300接著將判定所接收之封包是否經成功解碼(步驟425)。可藉由利用可在(例如)L1中執行之循環冗餘檢查(CRC)來作出此判定。若封包經成功解碼，則UE 300將丟棄封包且釋放H-ARQ緩衝器記憶體位置(步驟430)。若封包未經成功解碼，則將保持封包用於與彼封包之後續重新傳輸(其與H-ARQ ID i 相關聯)軟組合(步驟435)。與3GPP WCDMA/HSDPA標準之技術規範25.212相一致，所重新傳輸之版本可具有不同的經打孔位元(遞增冗餘)以增加有效編碼增益及編碼效率。原始(或先前發送之)封包與重新傳輸之封包的重組可改良封包之信雜比且可增加成功解碼操作之機率。

因此，本發明之實施例可包括用於動態管理記憶體以儲存與H-ARQ程序相關聯之資料的方法。該方法可包括接收與H-ARQ程序相關聯之封包(步驟405)，判定在H-ARQ緩衝器中是否可獲得一可用記憶體位置(步驟410)，向可用記憶體位置指派封包(步驟420)，判定封包是否經成功解碼(步驟425)及在封包未經成功解碼之情況下將封包保持於所指派之記憶體位置中用於與後續封包重新傳輸組合(步驟

425)。吾人應瞭解，該方法或其任何部分可實施於軟體、韌體及/或其任一組合/子組合中用於在ASIC 320上執行。當然，此方法不限於在ASIC上執行，而亦可在任何類型之處理器及/或硬體上執行，且可將執行在複數個處理器及/或子處理器之間劃分。

圖5為用於動態地管理記憶體用於儲存與H-ARQ程序相關聯之資料的另一例示性程序500之流程圖。如上文所論述，可將程序500視為對可與給定H-ARQ程序相關聯之連續封包操作的連續程序。然而，UE可對於與其他並行H-ARQ程序相關聯的所接收封包以非同步方式執行程序500之各個步驟。

程序500可藉由初始化H-ARQ緩衝器記憶體用於封包儲存(步驟503)而開始。此可能需要判定對於每一程序之H-ARQ緩衝器記憶體位置大小及H-ARQ緩衝器記憶體位置之總數目(n_T)。可如上文關於圖3之描述所詳細闡述而執行此判定。然而，保留用於H-ARQ程序之空間不應任意地小，且可執行檢查以確保對於總H-ARQ緩衝器大小規定緩衝器330內之足夠記憶體來允許可接受解碼效能。

可由UE 300經由HS-DSCH自節點B 105接收封包(步驟505)。UE 300可檢查以觀察所接收封包是否為新封包(步驟507)。若封包為新封包，則UE 300可判定在H-ARQ緩衝器中是否存在可用記憶體位置(步驟510)。若不存在可用位置，則有效地丟棄封包，不嘗試解碼，且UE 300可向節點B 105發送DTX信號(步驟515)。UE 300接著可判定是否已

超過在特定時間間隔期間所丟棄封包之數目在待解碼之所接收封包中的臨限值分數(步驟547)。若為如此，則UE 300可藉由使 n_T 增加一而增加H-ARQ緩衝器大小(步驟549)。可設計時間間隔窗之程度以使得可減小 n_T 之改變，而仍避免顯著效能降級。在接收到DTX信號之後，節點B 105即可通常在重新傳輸間隔(例如，10 ms)後的某點重新傳輸第一次傳輸之封包的可自解碼版本(其可與H-ARQ ID i 相關聯)。

若在步驟510判定在H-ARQ緩衝器中存在可用記憶體位置，則UE 300可向H-ARQ緩衝器中之可用記憶體位置指派所接收之封包(步驟520)。為了最小化在非HS記憶體緩衝器經擴展之情況下覆寫封包之可能性，可將所接收封包指派至遠離非HSDPA記憶體分區的可用記憶體位置。UE 300可解碼所接收之封包(步驟522)。UE 300接著可判定所接收之封包是否經成功解碼(步驟525)。

若封包經成功解碼，則UE 300將丟棄封包且釋放H-ARQ緩衝器記憶體位置(步驟530)，且可向節點B 105發送ACK信號(步驟517)。若封包未經成功解碼，則將保持封包用於與同一封包之後續重新傳輸(其與H-ARQ ID i 相關聯)組合(步驟535)。亦可向節點B發送NACK信號(步驟537)。與HSDPA標準相一致，經重新傳輸之區塊可具有與先前版本不同的經打孔位元之集合以提高解碼效率。原始(或先前發送之)封包與重新傳輸之封包的重組可改良封包之信雜比且可增加成功解碼操作之機率。

若判定所接收之封包並非新封包(步驟507)，則UE 300可判定關於H-ARQ ID i 之先前封包是否經成功解碼(步驟509)。若為如此，則UE 300向節點B發送ACK信號(步驟517)且不嘗試解碼。若判定關於H-ARQ ID i 之先前封包未經成功解碼(步驟509)，則UE 300將執行步驟513、522及525。

因此，本發明之實施例可包括用於動態管理記憶體以儲存與H-ARQ程序相關聯之資料的方法。該方法可包括：初始化H-ARQ緩衝器以用於封包儲存(步驟503)；接收與H-ARQ程序相關聯之封包(步驟505)；判定所接收之封包是否為新封包(步驟507)；在所接收封包不為新封包之情況下判定與H-ARQ程序相關聯之先前封包是否經成功解碼(步驟509)；及在與H-ARQ相關聯的先前封包經成功解碼之情況下向節點B發送確認(ACK)信號(步驟517)。

該方法可進一步包括：判定在H-ARQ緩衝器中是否可獲得一可用記憶體位置(步驟510)；向可用記憶體位置指派封包(步驟520)；解碼封包(步驟522)；判定封包是否經成功解碼(步驟525)；在封包未經成功解碼之情況下將封包保持於所指派之記憶體位置中以用於與後續封包重新傳輸組合(步驟535)；及向節點B發送NACK(步驟537)。

該方法可進一步包括：在於H-ARQ緩衝器中不可獲得可用記憶體位置之情況下向節點B發送不連續傳輸(DTX)信號(步驟515)；判定是否已超過與DTX信號相關聯之臨限值(步驟547)；及在超過與DTX信號相關聯之臨限值時修改H-

ARQ緩衝器記憶體大小基數(步驟549)。在判定與H-ARQ程序相關聯之先前封包未經成功解碼之情況下，該方法可進一步包括：將所接收封包儲存於H-ARQ緩衝器中之適當記憶體位置中(步驟513)；及解碼所接收之封包(步驟522)。該方法可進一步包括：自所指派記憶體位置丟棄接收之封包且釋放H-ARQ緩衝器中之所指派記憶體位置(步驟530)；及向節點B發送ACK信號(步驟517)。

圖6為展示用於判定UE 300所使用之記憶體管理技術之類型的例示性程序之流程圖。該程序可藉由判定用於所有H-ARQ程序的緩衝器330中之可用記憶體(例如，判定圖3所示之總H-ARQ緩衝器大小)(步驟605)而開始。UE 300接著可判定每一H-ARQ程序使用的記憶體之量且隨後判定與當前HSDPA類別相關聯的H-ARQ緩衝器記憶體位置之數目 n_T (步驟610)。UE 300可判定H-ARQ緩衝器記憶體位置之數目(n_T)是否小於H-ARQ程序之總數目。若為如此，則UE將執行動態H-ARQ程序管理。若 n_T 等於N，則UE 300可執行習知靜態H-ARQ程序管理。舉例而言，上文在圖3之描述中描述了用於判定 n_T 及總H-ARQ緩衝器大小之技術的實例。

因此，本發明之實施例可包括用於管理UE器件之記憶體的方法。該方法可包括判定用於HSDPA H-ARQ程序之可用記憶體空間(步驟605)，判定用於每一H-ARQ程序之記憶體量且判定可儲存的H-ARQ程序之數目(n_T)(步驟610)，判定針對給定UE類別所指派的H-ARQ程序之總數目

是否超過 n_T (步驟 615) 及在針對給定 UE 類別所指派的 H-ARQ 程序之總數目超過 n_T 之情況下執行用於 H-ARQ 程序儲存之動態記憶體管理 (步驟 620)。如上文所描述，整個方法或其部分可執行於軟體、韌體或其任一組合中。

應注意，可藉由使用多種不同技術中之任一者來表示資訊及信號。舉例而言，可由電壓、電流、電磁波、磁場或粒子、光場或粒子，或其任一組合來表示可遍及上文描述所引用之資料、指令、命令、資訊、信號、位元、符號及碼片。

另外，應瞭解，可將結合本文揭示之實施例而描述之各種說明性邏輯區塊、模組、電路及演算法步驟實施為電子硬體、電腦軟體或兩者之組合。為了清楚地說明硬體與軟體之此可互換性，已於上文一般性地在功能性方面描述了各種說明性組件、區塊、模組、電路及步驟。將該功能性實施為硬體還是軟體視特定應用及外加於整個系統之設計約束而定。可對於每一特定應用以變化之方式來實施所描述之功能性，但該等實施決策不應解釋為引起對本揭示案之範疇的脫離。

結合本文中描述之實施例而描述之方法、序列及/或演算法可直接體現於硬體、由處理器執行之軟體模組或兩者之組合中。軟體模組可常駐於 RAM 記憶體、快閃記憶體、ROM 記憶體、EPROM 記憶體、EEPROM 記憶體、暫存器、硬碟、抽取式碟片、CD-ROM 或此項技術中已知的任何其他形式之儲存媒體中。例示性儲存媒體耦接至處理器以使

得處理器可自儲存媒體讀取資訊或將資訊寫入至儲存媒體。在替代方案中，儲存媒體可整合至處理器。

因此，本發明之一實施例可包括體現如本文中所揭示的用於H-ARQ程序記憶體管理之方法之電腦可讀媒體。另外，本發明不限於所說明之實例，且用於執行本文中所描述之功能性之任何構件包括於本發明之實施例中。舉例而言，本文中描述之方法、序列及/或演算法可由經組態以執行所揭示功能性之邏輯執行。

雖然前述揭示內容展示本發明之說明性實施例，但應注意，在不脫離如附加申請專利範圍所界定之本發明之範疇的情況下，可在本文中進行各種變化及修改。無需以任何特定次序執行根據本文中描述之本發明之實施例的方法項之功能、步驟及/或動作。此外，雖然可以單數描述或主張本發明之元件，但除非明確陳述對於單數之限制，否則亦可預期複數。

【圖式簡單說明】

圖1描繪節點B與具有習知H-ARQ緩衝器結構之使用者設備(UE)器件之間的例示性高階交互作用。

圖2為展示節點B與UE之間的用於HSDPA操作之交互作用之例示性時序圖。

圖3說明例示性UE器件及UE之相關聯H-ARQ緩衝器記憶體結構之高階方塊圖。

圖4為展示用於動態地管理記憶體用於儲存與H-ARQ程序相關聯之資料的例示性程序之高階流程圖。

圖5為用於動態地管理記憶體用於儲存與H-ARQ程序相關聯之資料的另一例示性程序之流程圖。

圖6為展示用於判定UE所使用之記憶體管理技術之類型的例示性程序之流程圖。

【主要元件符號說明】

100	WCDMA/HSDPA網路
105	基地收發器台/節點B
110	使用者設備(UE)器件
115	記憶體緩衝器
200	例示性時序圖
205	資料封包
210	H-ARQ6
310	可經由網路100交換資料及/或命令之平台
315	收發器
320	特殊應用積體電路("ASIC")
325	記憶體
330	緩衝器
335	記憶體映射表

五、中文發明摘要：

本發明提出一種用於H-ARQ程序動態記憶體管理之方法及裝置。提出一種用於動態地管理記憶體用於儲存與H-ARQ程序相關聯之資料之方法，其包括：接收一與H-ARQ程序相關聯之封包；判定在一H-ARQ緩衝器中是否可獲得一可用記憶體(free memory)位置；向該可用記憶體位置指派該封包；判定該封包是否經成功解碼；及在該封包未經成功解碼之情況下，將該封包保持於該所指派之記憶體位置中，用於與一後續封包重新傳輸組合。亦提出具有經組態以執行所提出之方法之邏輯的裝置。

六、英文發明摘要：

Methods and apparatus are presented for H-ARQ process dynamic memory management. A method for dynamically managing memory for storing data associated with H-ARQ processes is presented, which includes receiving a packet associated with a H-ARQ process, determining if a free memory location is available in a H-ARQ buffer, assigning the packet to the free memory location, determining if the packet was successfully decoded, and retaining the packet in the assigned memory location for combination with a subsequent packet retransmission if the packet was not successfully decoded. Also presented are apparatus having logic configured to perform the presented methods.

十、申請專利範圍：

1. 一種用於動態地管理記憶體用於儲存與H-ARQ程序相關聯之資料之方法，其包含：

接收一與一H-ARQ程序相關聯之封包；

判定在一H-ARQ緩衝器中是否可獲得一可用記憶體位置；

向該可用記憶體位置指派該封包；

判定該封包是否經成功解碼；及

在該封包未經成功解碼之情況下將該封包保持於該所指派之記憶體位置中用於與一後續封包重新傳輸組合。

2. 如請求項1之方法，其進一步包含：

在於該H-ARQ緩衝器中不可獲得可用記憶體位置的情況下向節點B發送一不連續傳輸(DTX)信號。

3. 如請求項2之方法，其進一步包含：

判定是否已超過一與所發送DTX信號之一數目相關聯之臨限值；及

在超過所發送DTX信號之該預定數目時修改該H-ARQ緩衝器記憶體大小基數。

4. 如請求項3之方法，其中修改該H-ARQ緩衝器記憶體大小進一步包含：

減小指派給非HSDPA服務的記憶體空間之量，且增加指派給該H-ARQ緩衝器的記憶體之量。

5. 如請求項1之方法，其進一步包含：

判定該接收之封包是否為一新封包；及

在該接收之封包不為一新封包之情況下判定與該H-ARQ程序相關聯之一先前封包是否經成功解碼。

6. 如請求項5之方法，其中若判定與該H-ARQ程序相關聯之該先前封包未經成功解碼，則該方法進一步包含：

在判定與該H-ARQ程序相關聯之該先前封包未經成功解碼的情況下將該接收之封包儲存於該H-ARQ緩衝器中之一相應記憶體位置中；及

解碼該接收之封包。

7. 如請求項5之方法，其進一步包含：

在該接收之封包未經成功解碼之情況下發送一否定確認(NACK)信號。

8. 如請求項5之方法，其中若該接收之封包經成功解碼，則該方法進一步包含：

自該指派之記憶體位置丟棄該接收之封包；

釋放該H-ARQ緩衝器中之該指派之記憶體位置；及

向節點B發送一確認(ACK)信號。

9. 如請求項1之方法，其中該封包經指派至遠離與非HS服務相關聯之該記憶體空間的該可用記憶體位置。

10. 如請求項1之方法，其進一步包含：

對於隨後接收之封包執行如請求項1之方法，其中每一封包與一H-ARQ ID相關聯。

11. 一種用於管理一UE器件之記憶體之方法，其包含：

判定用於HSDPA H-ARQ程序之可用記憶體空間；

判定用於每一H-ARQ程序之記憶體量；

判定可儲存的H-ARQ程序之數目(n_T)；

判定針對一給定UE類別所指派的H-ARQ程序之總數目是否超過 n_T ；及

在針對一給定UE類別所指派的H-ARQ程序之該總數目超過 n_T 之情況下執行用於H-ARQ程序儲存之動態記憶體管理。

12. 如請求項11之方法，其進一步包含：

在針對一給定UE類別所指派的H-ARQ程序之該總數目未超過 n_T 之情況下執行用於H-ARQ程序儲存之靜態記憶體管理。

13. 一種用於動態地管理記憶體用於儲存與H-ARQ程序相關聯之資料之裝置，其包含：

用於接收一與一H-ARQ程序相關聯之封包之構件；

用於判定在一H-ARQ緩衝器中是否可獲得一可用記憶體位置的構件；

用於向該可用記憶體位置指派該封包之構件；

用於判定該封包是否經成功解碼之構件；及

用於在該封包未經成功解碼之情況下將該封包保持於該所指派之記憶體位置中用於與一後續封包重新傳輸組合的構件。

14. 如請求項13之裝置，其進一步包含：

用於在於該H-ARQ緩衝器中不可獲得可用記憶體位置的情況下向節點B發送一不連續傳輸(DTX)信號之構件。

15. 如請求項14之裝置，其進一步包含：

用於判定是否已超過所發送DTX信號之一預定數目之構件；及

用於在超過所發送DTX信號之該預定數目時修改該H-ARQ緩衝器記憶體大小基數的構件。

16. 如請求項15之裝置，其中用於修改該H-ARQ緩衝器記憶體大小之該構件進一步包含：

用於減小指派給非HSDPA服務的記憶體空間之量，且增加指派給該H-ARQ緩衝器的記憶體之量之構件。

17. 如請求項13之裝置，其進一步包含：

用於判定該接收之封包是否為一新封包的構件；及

用於在該接收之封包不為一新封包之情況下判定與該H-ARQ程序相關聯的該先前封包是否經成功解碼之構件。

18. 如請求項17之裝置，其進一步包含：

用於將該接收之封包儲存於該H-ARQ緩衝器中之一相應記憶體位置中的構件；及

用於解碼該接收之封包的構件。

19. 如請求項17之裝置，其進一步包含：

用於在該接收之封包未經成功解碼之情況下發送一否定確認(NACK)信號之構件。

20. 如請求項17之裝置，其進一步包含：

用於自該指派之記憶體位置丟棄該接收之封包的構件；

用於釋放該H-ARQ緩衝器中之該指派之記憶體位置的

構件；及

用於向節點B發送一確認(ACK)信號之構件。

21. 如請求項13之裝置，其中該封包經指派至遠離與非HS服務相關聯之該記憶體空間的該可用記憶體位置。

22. 如請求項13之裝置，其進一步包含：

用於對於隨後接收之封包執行如請求項1之方法的構件，其中每一封包與一H-ARQ ID相關聯。

23. 一種用於管理一UE器件之記憶體之裝置，其包含：

用於判定用於HSDPA H-ARQ程序之可用記憶體空間的構件；

用於判定用於每一H-ARQ程序之記憶體量的構件；

用於判定可儲存的H-ARQ程序之數目(n_T)之構件；

用於判定針對一給定UE類別所指派的H-ARQ程序之總數目是否超過 n_T 之構件；及

用於在針對一給定UE類別所指派的H-ARQ程序之該總數目超過 n_T 之情況下執行用於H-ARQ程序儲存之動態記憶體管理的構件。

24. 如請求項23之裝置，其進一步包含：

用於在針對一給定UE類別所指派的H-ARQ程序之該總數目未超過 n_T 之情況下執行用於H-ARQ程序儲存之靜態記憶體管理的構件。

25. 一種裝置，其包含：

經組態以接收一與一H-ARQ程序相關聯之封包的邏輯；

經組態以判定在一H-ARQ緩衝器中是否可獲得一可用記憶體位置之邏輯；

經組態以向該可用記憶體位置指派該封包之邏輯；

經組態以判定該封包是否經成功解碼之邏輯；及

經組態以在該封包未經成功解碼之情況下將該封包保持於該所指派之記憶體位置中用於與一後續封包重新傳輸組合的邏輯。

26. 如請求項25之裝置，其進一步包含：

經組態以在於該H-ARQ緩衝器中不可獲得可用記憶體位置的情況下向節點B發送一不連續傳輸(DTX)信號之邏輯。

27. 如請求項26之裝置，其進一步包含：

經組態以判定是否已超過一與所發送DTX信號之一數目相關聯之臨限值的邏輯；及

經組態以在超過所發送DTX信號之該預定數目時修改該H-ARQ緩衝器記憶體大小基數之邏輯。

28. 一種裝置，其包含：

經組態以判定用於HSDPA H-ARQ程序之可用記憶體空間之邏輯；

經組態以判定用於每一H-ARQ程序之記憶體量的邏輯；

經組態以判定可儲存的H-ARQ程序之數目(n_T)之邏輯；

經組態以判定針對一給定UE類別所指派的H-ARQ程序

之總數目是否超過 n_T 之邏輯；及

經組態以在針對一給定UE類別所指派的H-ARQ程序之該總數目超過 n_T 之情況下執行用於H-ARQ程序儲存之動態記憶體管理的邏輯。

29. 如請求項28之裝置，其進一步包含：

經組態以在針對一給定UE類別所指派的H-ARQ程序之該總數目未超過 n_T 之情況下執行用於H-ARQ程序儲存之靜態記憶體管理的邏輯。

30. 一種電腦可讀媒體，其包括儲存於其上之程式碼，該程式碼用於動態地管理記憶體用於儲存與H-ARQ程序相關聯之資料，該電腦可讀媒體包含：

用以接收一與一H-ARQ程序相關聯之封包的程式碼；

用以判定在一H-ARQ緩衝器中是否可獲得一可用記憶體位置之程式碼；

用以向該可用記憶體位置指派該封包之程式碼；

用以判定該封包是否經成功解碼之程式碼；及

用以在該封包未經成功解碼之情況下將該封包保持於該所指派之記憶體位置中用於與一後續封包重新傳輸組合的程式碼。

31. 一種電腦可讀媒體，其包括儲存於其上之程式碼，該程式碼用於管理一UE器件之記憶體，該電腦可讀媒體包含：

用以判定用於HSDPA H-ARQ程序之可用記憶體空間之程式碼；

用以判定用於每一H-ARQ程序之記憶體量的程式碼；

用以判定可儲存的H-ARQ程序之數目(n_T)之程式碼；

用以判定針對一給定UE類別所指派的H-ARQ程序之總數目是否超過 n_T 之程式碼；及

用以在針對一給定UE類別所指派的H-ARQ程序之該總數目超過 n_T 之情況下執行用於H-ARQ程序儲存之動態記憶體管理的程式碼。

十一、圖式：




圖1




圖2




圖3

400




圖4




圖5

600




圖6

七、指定代表圖：

(一)本案指定代表圖為：第 (4) 圖。

(二)本代表圖之元件符號簡單說明：

(無元件符號說明)

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(無)