

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第1区分

【発行日】令和1年9月12日(2019.9.12)

【公表番号】特表2019-500575(P2019-500575A)

【公表日】平成31年1月10日(2019.1.10)

【年通号数】公開・登録公報2019-001

【出願番号】特願2018-515037(P2018-515037)

【国際特許分類】

G 0 1 R 31/26 (2014.01)

G 0 1 R 31/28 (2006.01)

H 0 3 K 3/354 (2006.01)

【F I】

G 0 1 R 31/26 G

G 0 1 R 31/28 V

H 0 3 K 3/354 B

【手続補正書】

【提出日】令和1年8月2日(2019.8.2)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

低しきい値電圧(LVT)を有するプルアップトランジスタおよび標準しきい値電圧(RVT)を有するプルダウントランジスタを含む第1の非対称リング発振器(AR01)と、RVTを有するプルアップトランジスタおよびLVTを有するプルダウントランジスタを含む第2の非対称リング発振器(AR02)とを有する集積回路のプロセスコーナーを識別するための方法であって、

前記AR01および前記AR02に超低電源電圧を印加するステップであって、前記印加された超低電源電圧により、前記集積回路が誤作動の寸前付近で動作する、印加するステップと、

前記AR01の出力周波数を測定するステップと、

前記AR02の出力周波数を測定するステップと、

前記AR01の前記出力周波数と前記AR02の前記出力周波数の計算される比を計算するステップと、

前記計算された比を基準の比と比較するステップであって、前記基準の比が、typical-typical(TT)プロセスコーナー、slow-slow(SS)プロセスコーナー、またはfast-fast(FF)プロセスコーナーにおける前記AR01の前記出力周波数と前記AR02の前記出力周波数の比であり、前記計算された比が前記基準の比の第1の数の倍よりも大きい、または前記基準の比の第2の数の倍よりも小さい場合、前記集積回路の生成されたプロセスばらつきの値が、非対称プロセスコーナーにある、比較するステップとを含む、方法。

【請求項2】

前記AR01の前記出力周波数の、前記AR02の前記出力周波数に対する前記比がデジタル値であり、前記基準の比がデジタル値である、請求項1に記載の方法。

【請求項3】

前記AR01の前記出力周波数をしきい値と比較するステップであって、前記AR01の前記出力周波数が前記しきい値よりも小さい場合、前記集積回路の前記生成されたプロセスばら

つきの前記値が、より前記SSプロセスコーナーの方にあり、前記ARO1の前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、比較するステップと、

前記ARO2の前記出力周波数を前記しきい値と比較するステップであって、前記ARO2の前記出力周波数が前記しきい値よりも小さい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記ARO2の前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、比較するステップと
のうちの少なくとも一方をさらに含む、請求項1に記載の方法。

【請求項4】

前記集積回路が、RVTを有するプルアップトランジスタおよびRVTを有するプルダウントランジスタを含む対称リング発振器(RO)をさらに含み、

前記ROに前記超低電源電圧を印加するステップであって、前記印加された超低電源電圧により、前記集積回路が誤作動の寸前付近で動作する、印加するステップと、

前記ROの出力周波数を測定するステップと、

前記ROの前記出力周波数の値をしきい値と比較するステップと
をさらに含み、

前記値が前記しきい値以下である場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記AROの前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、
請求項1に記載の方法。

【請求項5】

前記しきい値がデジタル値である、請求項4に記載の方法。

【請求項6】

前記集積回路の基板上に前記ARO1および前記ARO2を形成するステップをさらに含む、請求項1に記載の方法。

【請求項7】

モバイルデバイス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、タブレット、コンピュータ、またはそれらの組合せに、前記集積回路を組み込むステップをさらに含む、請求項1に記載の方法。

【請求項8】

集積回路のプロセスコーナーを識別するように構成された装置であって、

前記集積回路の一部として組み込まれた第1の非対称リング発振器(ARO1)であって、低しきい値電圧(LVT)を有するプルアップトランジスタおよび標準しきい値電圧(RVT)を有するプルダウントランジスタを含む、ARO1と、

前記集積回路の一部として組み込まれた第2の非対称リング発振器(ARO2)であって、RVTを有するプルアップトランジスタおよびLVTを有するプルダウントランジスタを含む、ARO2と、

前記ARO1および前記ARO2に超低電源電圧を印加するための手段であって、前記印加された超低電源電圧により、前記集積回路が誤作動の寸前付近で動作する、印加するための手段と、

前記ARO1の出力周波数を測定するための手段と、

前記ARO2の出力周波数を測定するための手段と、

前記ARO1の前記出力周波数と前記ARO2の前記出力周波数の計算される比を計算するための手段と、

前記計算された比を基準の比と比較するための手段であって、前記基準の比が、typical-typical(TT)プロセスコーナー、slow-slow(SS)プロセスコーナー、またはfast-fast(FF)プロセスコーナーにおける前記ARO1の前記出力周波数と前記ARO2の前記出力周波数の比であり、前記計算された比が前記基準の比の第1の数の倍よりも大きい、または前記基準

の比の第2の数の倍よりも小さい場合、前記集積回路の生成されたプロセスばらつきの値が、非対称プロセスコーナーにある、比較するための手段とを備える、装置。

【請求項 9】

前記ARO1の前記出力周波数の、前記ARO2の前記出力周波数に対する前記比がデジタル値であり、前記基準の比がデジタル値である、請求項8に記載の装置。

【請求項 10】

前記ARO1の前記出力周波数をしきい値と比較するための手段であって、前記ARO1の前記出力周波数が前記しきい値よりも小さい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記ARO1の前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、比較するための手段と、

前記ARO2の前記出力周波数を前記しきい値と比較するための手段であって、前記ARO2の前記出力周波数が前記しきい値よりも小さい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記ARO2の前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、比較するための手段とのうちの少なくとも一方をさらに備える、請求項8に記載の装置。

【請求項 11】

前記集積回路に組み込まれた対称リング発振器(R0)であって、RVTを有するプルアップトランジスタおよびRVTを有するプルダウントランジスタを含む、R0と、

前記R0に前記超低電源電圧を印加するための手段であって、前記印加される超低電源電圧により、前記集積回路が誤作動の寸前付近で動作する、印加するための手段と、

前記R0の出力周波数を測定するための手段と、

前記R0の前記出力周波数の値をしきい値と比較するための手段とをさらに備え、

前記値が前記しきい値以下である場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記SSプロセスコーナーの方にあり、前記AROの前記出力周波数が前記しきい値よりも大きい場合、前記集積回路の前記生成されたプロセスばらつきの前記値が、より前記FFプロセスコーナーの方にある、

請求項8に記載の装置。

【請求項 12】

前記しきい値がデジタル値である、請求項8に記載の装置。

【請求項 13】

前記集積回路がその構成部分であるモバイルデバイス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、タブレット、コンピュータ、またはそれらの組合せをさらに含む、請求項8に記載の装置。

【請求項 14】

プロセッサと、

前記プロセッサに結合され、前記プロセッサに

前記ARO1および前記ARO2に超低電源電圧を印加すること、

前記ARO1の出力周波数を測定すること、

前記ARO2の出力周波数を測定すること、

前記ARO1の前記出力周波数と前記ARO2の前記出力周波数の計算される比を計算すること、

前記計算された比を前記基準の比と比較すること

を行わせるように構成された、メモリと

を備える、請求項8に記載の装置。

【請求項 15】

非一時的コンピュータ可読記憶媒体であって、

低しきい値電圧(LVT)を有するプルアップトランジスタおよび標準しきい値電圧(RVT)を有するプルダウントランジスタを含む第1の非対称リング発振器(ARO1)と、RVTを有するプルアップトランジスタおよびLVTを有するプルダウントランジスタを含む第2の非対称リング発振器(ARO2)とを有する集積回路のプロセスコーナを、プロセッサに識別させるように構成されたプロセッサ実行可能命令を記憶しており、前記プロセッサ実行可能命令が、

前記ARO1および前記ARO2に超低電源電圧を印加することを開始することであって、前記印加された超低電源電圧により、前記集積回路が誤作動の寸前付近で動作する、印加することを開始することと、

前記ARO1の出力周波数を測定することを開始することと、

前記ARO2の出力周波数を測定することを開始することと、

前記ARO1の前記出力周波数と前記ARO2の前記出力周波数の計算される比を計算することとを開始することと、

前記計算された比を基準の比と比較することを開始することであって、前記基準の比が、typical-typical(TT)プロセスコーナ、slow-slow(SS)プロセスコーナ、またはfast-fast(FF)プロセスコーナにおける前記ARO1の前記出力周波数と前記ARO2の前記出力周波数の比であり、前記計算された比が前記基準の比の第1の数の倍よりも大きい、または前記基準の比の第2の数の倍よりも小さい場合、前記集積回路の生成されたプロセスばらつきの値が、非対称プロセスコーナにある、比較することを開始することとを前記プロセッサに行わせるように構成された、非一時的コンピュータ可読記憶媒体。