



(12) 实用新型专利

(10) 授权公告号 CN 201444394 U

(45) 授权公告日 2010.04.28

(21) 申请号 200920016275.9

(22) 申请日 2009.08.13

(73) 专利权人 中国华录·松下电子信息有限公司

地址 116023 辽宁省大连市高新技术园区华
路1号(中国华录·松下电子信息有限
公司)

(72) 发明人 牟建华 王丹 唐忠华 周良碧
陈易 王延伟 赵立杰

(74) 专利代理机构 大连非凡专利事务所 21220
代理人 闪红霞

(51) Int. Cl.
G09G 5/36(2006.01)


权利要求书 1 页 说明书 2 页 附图 2 页

(54) 实用新型名称

可修改配置参数的 DDR2 控制器

(57) 摘要

本实用新型公开一种可修改配置参数的 DDR2 控制器,是与物理层、读数据缓冲器还相接有可配置参数控制器,可配置参数控制器设有单片机控制器,单片机控制器与状态寄存器相接并通过地址译码器、数据多路复用电路与频率寄存器、控制寄存器、数据接口寄存器及地址寄存器相接,频率寄存器通过时钟控制器与输入同步电路相接,控制寄存器和状态寄存器与开始、停止和仲裁控制电路相接,数据接口寄存器与输入/输出数据转换寄存器、地址比较器相接,地址寄存器与地址比较器相接;时钟控制器、输入同步电路与开始、停止和仲裁控制电路相接,时钟电路还与输入/输出数据转换寄存器相接;开始、停止和仲裁控制电路与输入/输出数据转换寄存器、地址比较器相接。



1. 一种可修改配置参数的 DDR2 控制器,有相连接的 DDR 控制电路及物理层,与 DDR 控制电路相接有读 / 写地址存储缓冲器,与物理层相接有写数据存储缓冲器、读数据存储缓冲器,其特征在于:与物理层、读数据存储缓冲器还相接有可配置参数控制器,所述可配置参数控制器设有单片机控制器,单片机控制器与状态寄存器相接并通过地址译码器、数据多路复用电路与频率寄存器、控制寄存器、数据接口寄存器及地址寄存器相接,频率寄存器、控制寄存器、状态寄存器、数据接口寄存器及地址寄存器相互通信连接;频率寄存器通过时钟控制器与输入同步电路相接,控制寄存器和状态寄存器与开始、停止和仲裁控制电路相接,数据接口寄存器与输入 / 输出数据转换寄存器、地址比较器相接,地址寄存器与地址比较器相接;时钟控制器、输入同步电路与开始、停止和仲裁控制电路相接,时钟电路还与输入 / 输出数据转换寄存器相接;开始、停止和仲裁控制电路与输入 / 输出数据转换寄存器、地址比较器相接。

可修改配置参数的 DDR2 控制器

技术领域：

[0001] 本实用新型涉及视频数据处理领域，尤其是一种省时省力、可降低产品开发成本的可修改配置参数的 DDR2 控制器。

背景技术：

[0002] 在视频处理领域，DDR2 控制器多集成到处理器内部，由于芯片内部电路都是固化的，因此系统在实际应用中就无法修改控制器所配置参数，也就无法更改其外接的与控制器相对应的 DDR2 芯片。但在实际产品设计中，经常因处理数据量的变化而需要变更存储容量、变更处理位宽，或是为降低成本而采用低成本器件。但因 DDR2 控制器所配置参数及 DDR2 芯片均无法更改，只能重新选择设计 DDR2 控制器，即需要重新设计系统，不仅费时费力，也使系统更新费用提高，增加了产品开发成本。

发明内容：

[0003] 本实用新型是为了解决现有技术所存在的上述技术问题，提供一种省时省力、可降低产品开发成本的可修改配置参数的 DDR2 控制器。

[0004] 本实用新型的技术解决方案是：一种可修改配置参数的 DDR2 控制器，有相连接的 DDR 控制电路及物理层，与 DDR 控制电路相接有读 / 写地址存储缓冲器，与物理层相接有写数据存储缓冲器、读数据存储缓冲器，其特征在于：与物理层、读数据存储缓冲器还相接有可配置参数控制器，所述可配置参数控制器设有单片机控制器，单片机控制器与状态寄存器相接并通过地址译码器、数据多路复用电路与频率寄存器、控制寄存器、数据接口寄存器及地址寄存器相接，频率寄存器、控制寄存器、状态寄存器、数据接口寄存器及地址寄存器相互通信连接；频率寄存器通过时钟控制器与输入同步电路相接，控制寄存器和状态寄存器与开始、停止和仲裁控制电路相接，数据接口寄存器与输入 / 输出数据转换寄存器、地址比较器相接，地址寄存器与地址比较器相接；时钟控制器、输入同步电路与开始、停止和仲裁控制电路相接，时钟电路还与输入 / 输出数据转换寄存器相接；开始、停止和仲裁控制电路与输入 / 输出数据转换寄存器、地址比较器相接。

[0005] 本实用新型在需要变更存储器时，不需要重新设计系统，可以方便地修改所配置参数以匹配多种 DDR2 芯片，省时省力，可降低产品开发成本。

附图说明：

[0006] 图 1 是本实用新型实施例的电路原理框图。

[0007] 图 2 是本实用新型实施例可配置参数控制器的电路原理框图。

具体实施方式：

[0008] 下面将结合附图说明本发明的具体实施方式。如图 1 所示：同现有技术相同，有相连接的 DDR 控制电路及物理层，与 DDR 控制电路相接有读 / 写地址存储缓冲器，与物理层相

接有写数据存储缓冲器、读数据存储缓冲器,与现有技术所不同的是与物理层、读数据存储缓冲器还相接有可配置参数控制器,所述可配置参数控制器如图 2 所示:设有单片机控制器,单片机控制器与状态寄存器相接并通过地址译码器、数据多路复用电路与频率寄存器、控制寄存器、数据接口寄存器及地址寄存器相接,频率寄存器、控制寄存器、状态寄存器、数据接口寄存器及地址寄存器相互通信连接;频率寄存器通过时钟控制器与输入同步电路相接,控制寄存器和状态寄存器与开始、停止和仲裁控制电路相接,数据接口寄存器与输入/输出数据转换寄存器、地址比较器相接,地址寄存器与地址比较器相接;时钟控制器、输入同步电路与开始、停止和仲裁控制电路相接,时钟电路还与输入/输出数据转换寄存器相接;开始、停止和仲裁控制电路与输入/输出数据转换寄存器、地址比较器相接。

[0009] 工作原理:

[0010] 如图 1、2 所示:本实用新型实施例在启动过程中,根据单片机控制器对外设总线接口中的频率、地址、控制寄存器进行配置,并根据用户实际使用的 DDR2 芯片的规格,通过单片机事先输入、配置 DDR2 控制电路的位宽、频率、时延等关键参数。可配置参数控制器通过存储器的初始化命令存储器进行正常的初始化过程,然后进行写数据操作,将数据存储到 DDR2 存储器中,再进行读操作,将 DDR2 存储的数据从存储器中读取出来,完成整个工作过程。




图 1




图 2