

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第4区分

【発行日】平成24年5月24日(2012.5.24)

【公開番号】特開2012-33255(P2012-33255A)

【公開日】平成24年2月16日(2012.2.16)

【年通号数】公開・登録公報2012-007

【出願番号】特願2011-156445(P2011-156445)

【国際特許分類】

G 11 B 5/09 (2006.01)

G 11 B 5/02 (2006.01)

G 11 B 5/455 (2006.01)

G 11 B 21/21 (2006.01)

【F I】

G 11 B 5/09 301Z

G 11 B 5/09 311B

G 11 B 5/09 321Z

G 11 B 5/02 K

G 11 B 5/455 G

G 11 B 21/21 M

【手続補正書】

【提出日】平成24年4月2日(2012.4.2)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

装置であつて、

1つ以上の読み取りヘッドを介して磁気媒体からデータを読み取るように構成された1つ以上の読み取りヘッドセル回路であつて、前記データが増幅されたりードバック信号で送信されることを特徴とする読み取りヘッドセル回路と、

1つ以上の書き込みヘッドを介して磁気媒体にデータを書き込むように構成された1つ以上の書き込みヘッドセル回路と、

前記1つ以上の読み取りヘッドセル回路と前記1つ以上の書き込みヘッドセル回路との間に連結されたループバックチャンネルであつて、前記ループバックチャンネルは、前記1つ以上の読み取りヘッドセル回路に接続されたループバック読み取りセルと、前記ループバック読み取りセル及び前記装置の書き込みバスに接続されたループバックインジェクション及び利得制御回路と、を備えることを特徴とするループバックチャンネルと、

を備える装置。

【請求項2】

前記ループバックインジェクション及び利得制御回路は、

前記ループバック読み取りセルに接続された変動振幅電流スイッチと、

前記変動振幅電流スイッチと前記1つ以上の書き込みヘッドセル回路に接続された選択セルと、

を備えることを特徴とする請求項1に記載の装置。

【請求項3】

前記ループバックチャンネルは、前記選択セルと前記1つ以上の書き込みヘッドセル回路に

接続されたループバック書込セルを更に備えることを特徴とする請求項2に記載の装置。

【請求項4】

前記変動振幅電流スイッチは、電流ルーティングロングテールペアを備えることを特徴とする請求項2に記載の装置。

【請求項5】

前記ループバックチャンネルは、前記ループバック読取セルのために共通モードグランドを提供し、前記1つ以上の読取ヘッドセル回路に送信される前のループバックセルチャンネルの出力を零調するように構成された演算相互コンダクタンスアンプのペアを更に備えることを特徴とする請求項1に記載の装置。

【請求項6】

前記ループバックインジェクションと前記利得制御回路は、相補型バイポーラ折り返しカスコードを備えることを特徴とする請求項1に記載の装置。

【請求項7】

装置であって、

磁気媒体からデータを読み取るように構成された1つ以上の読取回路と、

磁気媒体にデータを書き込むように構成された1つ以上の書込回路と、

前記1つ以上の読取回路と前記1つ以上の書込回路との間に連結されたループバックチャンネルであって、前記ループバックチャンネルは、相補型シリコンゲルマニウムBiCMOSプロセスを用いて実現され、前記1つ以上の読取ヘッドセル回路に接続されたループバック読取セルと、前記ループバック読取セル及び前記装置の書込パスに接続されたループバックインジェクション及び利得制御回路と、を備えることを特徴とするループバックチャンネルと、

を備える装置。

【請求項8】

前記ループバックチャンネルは、2周波数フライ高測定のために有効にされ、通常の読取書込動作中に無効にされることを特徴とする請求項1に記載の装置。

【請求項9】

前記1つ以上の読取ヘッドセル回路と前記1つ以上の書込ヘッドセル回路は、前記2周波数フライ高測定中に無効にされることを特徴とする請求項8に記載の装置。

【請求項10】

磁気記憶媒体の予め記録されたキャリブレーション領域を読み取りながらブレアンプの出力における2つの周波数振幅を測定するステップと、

前記ブレアンプのループバックモードを有効にし、前記ブレアンプの書込データラインに合成2周波数シーケンスを導入するステップと、

前記合成2周波数シーケンスが前記書込データラインに導入されているとき、前記ブレアンプの出力における2つの周波数の振幅を記録するステップと、

(i) 予め記録されたキャリブレーション領域を読み取りながら測定された振幅と、(ii) ループバックモードで記録された振幅と、(iii) 所定の基準ループバック値と、を用いて補正された再生振幅を計算するステップと、
を備える方法。

【請求項11】

前記補正された再生振幅とウォーレススペシングロス方程式とを用いて、所定のセットポイントフライ高に関連するフライ高エラーを計算するステップを更に備えることを特徴とする請求項10に記載の方法。

【請求項12】

前記所定の基準ループバック値は、前記磁気記憶媒体を備えるディスクファイルのメモリに格納されることを特徴とする請求項10に記載の方法。

【請求項13】

前記所定のセットポイントにフライ高を管理するために、ヒータドライバ素子にセットポイントに関連する前記フライ高エラーの補正され基準化されたバージョンを適用するス

ステップを更に備えることを特徴とする請求項 1_0 に記載の方法。

【請求項 1 4】

請求項 1_0 のステップを 2 回以上繰り返すステップを更に備えることを特徴とする請求項 1_3 に記載の方法。

【請求項 1 5】

前記所定のループバック基準値は、

前記磁気記憶媒体の予め記録されたキャリブレーション領域上に読み取りヘッドを移動させ、

タッチダウンにアプローチするように前記ヘッドを制御し、その後、前記所定のセットポイントフライ高に前記ヘッドを後退させ、

前記所定のセットポイントフライ高で、前記プレアンプの前記出力における 2 つの周波数の 2 つの振幅を測定し、前記測定された振幅を永続的に格納し、

前記プレアンプのループバックモードを有効にし、合成 2 周波数シーケンスを前記プレアンプの前記書込データラインに導入し、

前記合成 2 周波数シーケンスが前記プレアンプの前記書込データラインに導入されているとき、前記プレアンプの前記出力における 2 つの周波数の振幅を記録し、

前記記録された振幅を前記所定のループバック基準値として格納することによって工場で決定されることを特徴とする請求項 1_2 に記載の方法。

【請求項 1 6】

前記所定の値が公称の環境で測定されることを特徴とする請求項 1_5 に記載の方法。

【請求項 1 7】

タッチダウンは、トラックフォローリング位置誤差信号に重ね合わされた振動によって、又は補助音響若しくは熱センサによって検出されることを特徴とする請求項 1_5 に記載の方法。

【請求項 1 8】

装置であつて、

磁気媒体からデータを読み取るように構成された 1 つ以上の読み取り回路と、

磁気媒体にデータを書き込むように構成された 1 つ以上の書き込み回路と、

前記 1 つ以上の読み取り回路と前記 1 つ以上の書き込み回路との間に連結されたループバックチャネルであつて、前記ループバックチャネルは、前記 1 つ以上の読み取り回路に接続されたループバック読み取りセルと、前記ループバック読み取りセルと前記装置の書き込みバスに接続されたループバックインジェクション及び利得制御回路と、を備え、前記ループバックインジェクション及び利得制御回路は、相補型バイポーラ折り返しカスコード回路を備えることを特徴とするループバックチャネルと、

を備える装置。

【請求項 1 9】

磁気媒体からデータを読み取るように構成された 1 つ以上の読み取り回路と、

磁気媒体にデータを書き込むように構成された 1 つ以上の書き込み回路と、

前記 1 つ以上の読み取り回路と前記 1 つ以上の書き込み回路との間に連結されたループバックチャネルであつて、前記ループバックチャネルは、前記 1 つ以上の読み取り回路に接続されたループバック読み取りセルと、前記ループバック読み取りセルのために共通モードグランドを提供し、前記 1 つ以上の読み取り回路に送信する前の前記ループバックチャネルの出力を零調するように構成された演算相互コンダクタンスアンプのペアと、を備えることを特徴とするループバックチャネルと、

を備える装置。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0039

【補正方法】変更

【補正の内容】

【 0 0 3 9 】

図 8 を参照すると、図 7 のループバックブロック 134 の実施の形態の一例を図示する図が表される。図 8 に表される回路は、一般に本発明による実施の形態の一例を図示する。また、本明細書に包含される教示を読む当業者に明らかであろうように、交番の実現も可能である。一例では、相補型シリコンゲルマニウム BiCMOS プロセス（バイポーラ接合トランジスタと相補型金属酸化膜半導体の技術の集積化）の利用が好適である。しかしながら、他のプロセス技術が、本発明の意図した範囲から外れることなくループバックブロック 134 を実現するために用いられても良い。一例では、ループバックブロック 174 は、相補型バイポーラ折り返しカスコード（complementary-bipolar folded-cascode）を用いて実現されるであろう。ループバックインジェクション及び利得制御ブロック 174 は、一般に、増加した伝搬遅延の不確実性がカスケードされた回路を減らすために、セレクタブロック 164 及び変動振幅電流スイッチブロック 162 の機能をマージする。