

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2025年1月2日(02.01.2025)



(10) 国際公開番号

WO 2025/004841 A1

(51) 国際特許分類:

H04N 25/773 (2023.01)

(21) 国際出願番号:

PCT/JP2024/021596

(22) 国際出願日:

2024年6月14日(14.06.2024)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願 2023-108683 2023年6月30日(30.06.2023) JP

(71) 出願人: キヤノン株式会社 (CANON KABUSHIKI KAISHA) [JP/JP]; 〒1468501 東京都大田区下丸子3丁目30番2号 Tokyo (JP).

(72) 発明者: 関根 寛(SEKINE Hiroshi); 〒1468501 東京都大田区下丸子3丁目30番2号キヤノン株式会社内 Tokyo (JP). 森本 和浩(MORIMOTO Kazuhiro); 〒1468501 東京都大田区下丸子3丁目30番2号キヤノン株式会社内 Tokyo (JP).


(74) 代理人: 阿部 琢磨, 外 (ABE Takuma et al.); 〒1468501 東京都大田区下丸子3丁目30番2号キヤノン株式会社内 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, KE, KG, KH,

(54) Title: PHOTOELECTRIC CONVERSION DEVICE AND PHOTOELECTRIC CONVERSION SYSTEM HAVING SAID PHOTOELECTRIC CONVERSION DEVICE

(54) 発明の名称: 光電変換装置及び該光電変換装置を有する光電変換システム

[図1]



(57) Abstract: This photoelectric conversion device is characterized by having: a photoelectric conversion element that uses avalanche multiplication to produce a photon detection signal; a circuit that controls a first condition, in which a first terminal of the photoelectric conversion element is connected to a power source voltage, and a second condition, in which the resistance between the first terminal and the power source voltage is configured to be higher than in the first condition; a counter circuit that is connected to the photoelectric conversion element; a waveform shaping circuit that is disposed between the photoelectric conversion element and the counter circuit; and a gating circuit that is connected between an output node of the waveform shaping circuit and an input node of the counter circuit, and controls whether an output signal

KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY,
MA, MD, MG, MK, MN, MU, MW, MX, MY, MZ,
NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT,
QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,
ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG,
US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

一 国際調査報告 (条約第21条(3))

from the waveform shaping circuit is inputted to the counter circuit.

(57) 要約：光電変換装置であって、アバランシェ増倍によって光子検出信号を発生させる光電変換素子と、前記光電変換素子の第1の端子を電源電圧に接続する第1の状態と、前記第1の端子と前記電源電圧との間を前記第1の状態よりも高抵抗にする第2の状態と、を制御する回路と、前記光電変換素子に接続されたカウンタ回路と、前記光電変換素子と前記カウンタ回路との間に配された波形整形回路と、前記波形整形回路の出力ノードと前記カウンタ回路の入力ノードとの間に接続され、前記波形整形回路の出力信号を前記カウンタ回路に入力するか否かを制御するゲーティング回路を有することを特徴とする。

明 細 書

発明の名称：

光電変換装置及び該光電変換装置を有する光電変換システム

技術分野

[0001] 本発明は、光電変換装置及び該光電変換装置を有する光電変換システムに関する。

背景技術

[0002] アバランシェ（電子なだれ）増倍を利用し、単一光子レベルの微弱光を検出可能な光電変換装置が知られている。

先行技術文献

特許文献

[0003] 特許文献1：特開2020-123847号公報

発明の概要

発明が解決しようとする課題

[0004] 特許文献1にはいわゆるクロックリチャージ駆動を行う光電変換装置が開示されている。特許文献1に記載の光電変換装置において、高照度下でのパイルアップを防ぐために各画素の感度を例えば低感度に調整する場合がある。この場合、光子の検出期間の短縮やクロック周波数を低下させると画質劣化の懸念がある。

課題を解決するための手段

[0005] 本発明の一つの側面は、光電変換装置であって、アバランシェ増倍によって光子検出信号を発生させる光電変換素子と、前記光電変換素子の第1の端子を電源電圧に接続する第1の状態と、前記第1の端子と前記電源電圧との間を前記第1の状態よりも高抵抗にする第2の状態と、を制御する回路と、前記光電変換素子に接続されたカウンタ回路と、前記光電変換素子と前記カウンタ回路との間に配された波形整形回路と、前記波形整形回路の出力ノー

ドと前記カウンタ回路の入力ノードとの間に接続され、前記波形整形回路の出力信号を前記カウンタ回路に入力するか否かを制御するゲーティング回路を有する。

[0006] 本発明の別の側面は、光電変換装置であって、アバランシェ増倍によって光子検出信号を発生させる光電変換素子と、前記光電変換素子の第1の端子と電源電圧との間に設けられた抵抗素子と、前記光電変換素子の出力ノードに接続されたカウンタ回路と、前記光電変換素子と前記カウンタ回路との間に配された波形整形回路と、前記波形整形回路の出力ノードと前記カウンタ回路の入力ノードとの間に、前記波形整形回路の出力信号を前記カウンタ回路に入力するか否かを制御するゲーティング回路と、を有し、1回の待機状態中に、前記波形整形回路の出力信号を計数する第1の期間と、前記波形整形回路の出力信号を計数しないよう前記ゲーティング回路が制御された第2の期間があり、前記波形整形回路の出力信号が計数された第1の期間の数をカウントする回路を有する。

発明の効果

[0007] 本発明によれば、画像劣化を抑制しつつ、光電変換装置の感度調整を行うことができる。

図面の簡単な説明

- [0008] [図1]第1の実施形態に係る光電変換装置の概略構成図である。
- [図2]第1の実施形態に係る光電変換装置の回路図構成例である。
- [図3]第1の実施形態に係る光電変換装置の動作シーケンス図である。
- [図4]第2の実施形態に係る光電変換装置の回路図構成例である。
- [図5]第2の実施形態に係る光電変換装置の動作シーケンス図である。
- [図6]第3の実施形態に係る光電変換装置の回路図構成例である。
- [図7]第3の実施形態に係る光電変換装置の動作シーケンス図である。
- [図8]第4の実施形態に係る光電変換装置の光電変換装置の概略図である。
- [図9]第4の実施形態に係る光電変換装置の回路図構成例である。
- [図10]第4の実施形態に係る光電変換装置の動作シーケンス図である。

[図11]第5の実施形態に係る光電変換装置の光電変換装置の概略図である。

[図12]第5の実施形態に係る光電変換装置の回路図構成例である。

[図13]第5の実施形態に係る光電変換装置の動作シーケンス図である。

[図14]第6の実施形態にかかる光電変換システムの機能ブロック図である。

[図15]第7の実施形態にかかる光電変換システムの機能ブロック図である。

[図16A]第8の実施形態にかかる光電変換システムの機能ブロック図である。

[図16B]第8の実施形態にかかる光電変換システムの機能ブロック図である。

[図17]第9の実施形態にかかる光電変換システムの機能ブロック図である。

[図18]第10の実施形態にかかる光電変換システムの機能ブロック図である。

。

[図19A]第11の実施形態にかかる光電変換システムの機能ブロック図である。

。

[図19B]第11の実施形態にかかる光電変換システムの機能ブロック図である。

。

発明を実施するための形態

[0009] (第1実施形態)

第1実施形態に係る光電変換装置について図1から図3までを用いて説明する。図1は、光電変換装置の1画素当たりの概略構成図である。図2は、具体的な回路図構成例であり、図3は、図2の回路構成における動作シーケンス図である。

[0010] アバランシェフォトダイオード（APD）101は、光電変換により入射光に応じた電荷対を生成するフォトダイオードである。APD101のアノードには、電圧 V_L （第1電圧）が供給される。また、APD101のカソードには、アノードに供給される電圧 V_L よりも高い電圧 V_H （第2電圧）が供給され、APD101にはアバランシェ増倍動作を生じさせるような逆バイアス電圧が印加される。このような電圧が供給されることで、APD101への入射光によって生じた電荷はアバランシェ増倍を起こし、アバランシェ電流が発生する。

- [0011] なお、APD101に逆バイアス電圧が供給される場合において、ガイガーモードでの動作とリニアモードでの動作がある。ガイガーモードではアノードおよびカソードに降伏電圧よりも大きい電圧を印加してAPD101を動作させる。リニアモードではアノードおよびカソードの電位差を降伏電圧近傍、もしくは降伏電圧以下の電圧差としてAPD101を動作させる。ガイガーモードで動作されるAPDをSPADと呼ぶ。例えば、電圧VL（第1電圧）は、 -30V 、電圧VH（第2電圧）は、 1V である。
- [0012] クエンチ素子102は、電圧VHを供給する電源とAPD101のカソード端子との間に接続される。クエンチ素子102は、アバランシェ増倍による信号増倍時に負荷回路として機能し、APD101に供給する電圧を抑制して、アバランシェ増倍を抑制するクエンチ動作を行う。
- [0013] APD101の出力信号は後段の波形整形回路103に入力される。波形整形回路103は、光子検出時のAPD101のカソードの電位変化を整形して、パルス信号P_phを出力する。波形整形回路103として、例えば、インバータ回路113が用いられる。図2では、波形整形部としてインバータ回路を一つ用いた例を示すが、複数のインバータを直列接続した回路を用いてもよいし、波形整形効果があるその他の回路を用いてもよい。
- [0014] 波形整形回路103の後段に設けられた処理回路104には、波形整形回路103から出力されたパルス信号P_phと、パルス生成回路106から出力されたジャッジ信号P_judgeが入力され、パルス信号P_sigが出力される。カウンタ回路105は、処理回路から出力されたパルス信号P_sigをカウントし、該カウント値を保持する。言い換えれば、処理回路104は波形整形回路103の出力ノードとカウンタ回路105の入力ノードとの間に接続され、波形整形回路103の出力信号をカウンタ回路105に入力するか否かを制御するゲーティング回路である。
- [0015] 図2に図1に示した各画素の概略構成図を実現する具体的な回路構成の一例を示す。前述の通り、図2に示す光電変換装置の各画素は波形整形回路103としてインバータ回路113を1つ有している。インバータ回路113

の出力であるパルス信号 P_ph と、ジャッジ信号 P_judge とが処理回路104を構成するAND回路114に入力される。AND回路114はパルス信号 P_ph と、ジャッジ信号 P_judge との論理積をパルス信号 P_sig として出力する。

[0016] ここで、クエンチ素子102はクロック信号 P_CLK によって制御されるスイッチ112を有し、APD101をクロックリチャージ駆動させる。すなわち、クロック信号 P_CLK によって、APD101はアバランシェ増倍が可能な待機状態（第2の状態）と、アバランシェ増倍が可能な状態に制御されるチャージ状態（第1の状態）と、に制御される。チャージ状態においてスイッチはオン状態であり、APD101のカソード（第1の端子）は電源電圧に接続される。待機状態において、スイッチがオフ状態になることにより、APD101のカソードと電源電圧との間は接続されない状態となる。つまり、APD101のカソードと電源電圧との間はチャージ状態と比較して高抵抗の状態となる。待機状態中のAPD101に光子が入射すると、アバランシェ増倍が発生し、 V_ph の電圧が降下する。その後、スイッチ112にクロック信号 P_CLK が入力されることによってスイッチ112がオン状態となり、電圧がチャージされ、 V_ph の電圧が初期状態に戻る。

[0017] このとき、カウント期間（第1の期間）と非カウント期間（第2の期間）とをクロック信号 P_CLK とジャッジ信号 P_judge で規定する。カウント期間とはAPD101で検出された光子に基づいて波形整形回路103から出力される信号をカウンタ回路105でカウントする期間である。非カウント期間とは波形整形回路103から出力される信号のカウントを行わない期間である。カウント期間は、クロック信号 P_CLK のパルスの立ち下がりからジャッジ信号 P_judge のパルスの立ち下がりまでの期間となる。非カウント期間は、ジャッジ信号 P_judge のパルスの立ち下がりからクロック信号 P_CLK パルスの立ち下がりまでの期間となる。

[0018] 図3の時刻 t_0 においてクエンチ素子102にクロック信号 P_CLK

が入力され、時刻 t_1 で A P D が待機状態になる。時刻 t_2 で A P D 1 0 1 に光子が入射すると、アバランシェ増倍の発生に伴い V_{ph} が降下し、判定閾値を超えるとパルス信号 P_{ph} が立ち上がる。

[0019] 時刻 t_3 で A N D 回路 1 1 4 にジャッジ信号 P_{judge} が入力されると、パルス信号 P_{ph} とジャッジ信号 P_{judge} との論理積であるパルス信号 P_{sig} が出力される。時刻 t_4 で再びクエンチ素子のスイッチ 1 1 2 にクロック信号 P_{CLK} が入力され、A P D 1 0 1 がチャージ状態になる。すなわち、 V_{ph} がチャージされ、判定閾値を超えると P_{ph} が立ち下がる。

[0020] 時刻 t_4 で A P D 1 0 1 がチャージされ、時刻 t_5 からはじまる次の待機状態期間において、時刻 t_6 で A N D 回路 1 1 4 にジャッジ信号 P_{judge} が入力される。このときパルス信号 V_{ph} は逆バイアス電圧がチャージされた状態であり、パルス信号 P_{ph} は L o w である。したがって、A N D 回路 1 1 4 の出力であるパルス信号 P_{sig} もまた L o w である。その後ジャッジ信号 P_{judge} は立ち下がる。

[0021] ジャッジ信号 P_{judge} の入力により、非カウント期間が開始する。時刻 t_7 で A P D 1 0 1 に光子が入射した場合、 V_{ph} の降下に応じてパルス信号 P_{ph} が立ち上がるが、ジャッジ信号 P_{judge} が L o w であるためパルス信号 P_{sig} もまた L o w である。時刻 t_8 でクロック信号 P_{CLK} が入力され、 V_{ph} が判定閾値を超えてチャージされるとパルス信号 P_{ph} は立ち下がる。本待機状態期間ではカウント期間内の A P D 1 0 1 への光子入射がなく、非カウント期間にのみ A P D 1 0 1 に光子が入射されたため、光子検出信号のカウントは行われない。

[0022] この構成では、ジャッジ信号 P_{judge} 信号が処理回路に入力されたタイミングでパルス信号 P_{ph} が H i g h 状態であれば、パルス信号 P_{sig} として 1 パルスがカウンタ回路 1 0 5 へ入力される。反対に、パルス信号 P_{ph} が L o w 状態であれば、パルス信号 P_{sig} はカウンタ回路 1 0 5 に入力されず、計数も行われない。ゆえに、ジャッジ信号 P_{judge}

g e が処理回路 104 に入力されるタイミングを調整することで画素の感度調整が可能となる。言い換えれば、1 度の待機状態期間の間に、ジャッジ信号 P__j u d g e の入力を境にパルス信号 P__s i g をカウントするカウント期間と、パルス信号 P__s i g をカウントしない非カウント期間とを有する。

[0023] 従来のクロックリチャージ駆動を行う回路で画素毎の感度を調整する方法として、クロック信号 P__P C L K の周波数を下げ、単位時間当たりのクロック信号 P__P C L K の数を減らす方法が挙げられる。この場合、諧調性の低下や S N 比の悪化が懸念される。また、クロック信号 P__P C L K の周波数は維持したまま、電荷の蓄積期間を短くする方法もあるが、露光期間中に電荷の蓄積を行わない期間が発生するためフリッカの発現など画質の劣化を引き起こす可能性がある。本方式では、それらの画質劣化を引き起こすことなく、光電変換装置の感度調整を実現することができる。

[0024] (第 2 実施形態)

第 2 実施形態に係る光電変換装置について図 4、図 5 を用いて説明する。第 2 実施形態に係る光電変換装置は、第 1 実施形態に係る光電変換装置とは異なるゲーティング回路を用いている。

[0025] 図 4 は、本実施形態に係る光電変換装置の具体的な回路図構成例である。図 5 は、図 4 の回路構成における動作シーケンス図である。波形整形回路 103 の出力信号をカウンタ回路 105 でカウントするカウント期間と、波形整形回路 103 の出力信号をカウンタ回路 105 でカウントしない非カウント期間とをジャッジ信号 P__j u d g e 信号の H i g h、L o w によって規定する。このとき、以下の説明ではカウント期間はジャッジ信号 P__j u d g e が H i g h になっている期間で規定される。なお、1 回のリチャージ期間の中で、ジャッジ信号 P__j u d g e が H i g h になる期間は 1 回以下に設定する必要がある。リチャージ期間の中で、2 回以上ジャッジ信号 P__j u d g e が H i g h になると、光子 1 個に対して、パルス信号 P__s i g が 2 回以上出力されてしまう可能性があるからである。

[0026] 本実施形態に係る光電変換装置は、処理回路104としてDラッチ回路124とAND回路125を有している。Dラッチ回路124の入力Gには波形整形回路の出力信号が入力され、入力Dにはジャッジ信号P__j u d g eが入力される。出力Qとジャッジ信号P__j u d g eはAND回路125に入力され、AND回路125の出力信号がパルス信号P__s i gとしてカウンタ回路105へ入力される。ここで、Dラッチ回路124は入力GがH i g hのときは入力Dを出力Qから出力する。入力GがH i g hからL o wに変化すると入力Gの変化の直前の入力Dを出力Qから出力し、入力GがL o wの間はその値を出力Qに保持する回路である。

[0027] 図5の時刻t 0においてクエンチ素子のスイッチ112にクロック信号P__P C L Kが入力され、時刻t 1でA P D 1 0 1が待機状態になる。時刻t 2でDラッチ回路124の入力DとAND回路125の入力端子の一方にジャッジ信号P__j u d g eが入力され、カウント期間が始まる。時刻t 3でA P D 1 0 1に光子が入射すると、アバランシェ増倍の発生に伴いV__p hが降下し、判定閾値を超えるとパルス信号P__p hが立ち上がる。H i g hのパルス信号P__p hはDラッチ回路124の入力Gに入力される。このとき、AND回路125の他方の入力端子にはDラッチ回路124の出力Qとして入力Dのジャッジ信号P__j u d g eが入力されている。そのため、ジャッジ信号P__j u d g e同士の論理積であるパルス信号P__s i gとしてHが出力される。なお、ジャッジ信号P__j u d g eがL o wの場合、光子が入射しパルス信号P__p hがH i g hになったとしても、Dラッチ回路124の入力GがH i g hになるが、入力DはL o wのため、パルス信号P__s i gはL o wのままである。したがって、ジャッジ信号P__j u d g eがゲーティング回路として機能する処理回路104のゲーティング動作をコントロールすることになる。

[0028] 時刻t 4でA P D 1 0 1にさらに光子が入射する。時刻t 3でA P D 1 0 1に入射した光子によって引き起こされたアバランシェ増倍によってV__p hの電位が低下しており、時刻t 4で入射した光子に起因するアバランシェ

増倍は生じない。

[0029] 時刻 t_5 でジャッジ信号 P_judge が立ち下がり、カウント期間が終了する。ジャッジ信号 P_judge の立ち下がりにもないパルス信号 P_sig も立ち下がる。

[0030] 時刻 t_6 で再びクエンチ素子のスイッチ 112 にクロック信号 P_CLK が入力され、APD 101 がチャージ状態になる。すなわち、 V_ph がチャージされ、判定閾値を超えると P_ph が立ち下がる。本待機状態期間ではカウント期間に APD 101 に光子が入射されたため、光子の検出に基づく信号がカウントされる。

[0031] 時刻 t_6 で APD 101 がチャージされ、時刻 t_7 からはじまる次の待機状態期間において、時刻 t_8 で AND 回路 125 に入力されるジャッジ信号 P_judge が High になり、カウント期間が始まる。AND 回路 125 の一方の入力端子には High のジャッジ信号 P_judge が入力される。このとき V_ph は逆バイアス電圧がチャージされた状態であり、パルス信号 P_ph は Low である。すなわち、D ラッチ回路 124 の入力 G が Low であり、このとき出力 Q は Low である。出力 Q は AND 回路 125 の他方の入力端子に入力される。したがって、AND 回路 125 の出力であるパルス信号 P_sig もまた Low である。

[0032] ジャッジ信号 P_judge は時刻 t_9 で立ち下がり、カウント期間は終了する。また、時刻 t_{10} で APD 101 に光子が入射すると V_ph が降下し、判定閾値を超えると P_ph が立ち上がる。

[0033] 時刻 t_{11} でクエンチ素子のスイッチ 112 にクロック信号 P_CLK が入力され、 V_ph が判定閾値を超えてチャージされると P_ph は立ち下がる。時刻 t_9 から時刻 t_{11} にかけてジャッジ信号 P_judge は Low であるため、この期間に出力されるパルス信号 P_sig もまた Low である。本待機状態期間ではカウント期間内の APD 101 への光子入射がなく、非カウント期間にのみ APD 101 に光子が入射されたため、光子検出信号のカウントは行われない。

[0034] 時刻 t_7 から次の待機状態期間が始まる。

[0035] このような構成にすることで、カウント期間を1度の待機状態期間中の自由な位置に設定することができる。第1実施形態に示す構成では、カウント期間を所定の時間で停止することによって非カウント期間を作り出していた。言い換えれば、1度の待機状態期間の中で必ずカウント期間、非カウント期間の順でカウント期間と非カウント期間を設定することとなる。一方で、本実施形態では1度の待機状態期間内で、カウント期間の前に非カウント期間を設けるといった設定が可能である。入射光量によって待機状態期間中の第1光子検出タイミングが変わるため、このようなカウント期間・非カウント期間の設定ができることで、さらに感度調整の利便性が向上する。

[0036] (第3実施形態)

第3実施形態に係る光電変換装置について図6、図7を用いて説明する。本実施形態に示す光電変換装置では、クエンチ素子102として抵抗素子132が配されている。本実施形態ではクエンチ素子のクロック信号による制御は行われない。いわゆるパッシブリチャージ駆動のSPADを用いた光電変換装置について説明する。

[0037] 図6は、具体的な回路図構成例であり、図7は、図6の回路構成における動作シーケンス図である。光子が降伏電圧を超える逆バイアス電圧の印加されたAPD101に入射すると、アバランシェ増倍が発生し、 V_{ph} の電圧が降下する。その後、クエンチ素子102によってアバランシェ動作が停止し、 V_{ph} の電圧が初期状態に戻る。これによって、パルス状の信号が波形整形回路に入力される。波形整形回路103はインバータ回路113で構成されており、 V_{ph} の信号がパルス信号 P_{ph} に整形される。パルス信号 P_{ph} は、処理回路104に入力される。処理回路104はDラッチ回路134とAND回路135を含む。前述の通り処理回路は波形整形回路の出力信号をカウンタ回路105に入力するか否かを制御するゲーティング回路として機能するが、そのON/OFFは、ジャッジ信号 P_{judge} 信号によって制御される。

- [0038] 図7の時刻 t_0 においてAPD101に光子が入射すると、アバランシェ増倍の発生に伴い V_{ph} が降下し、判定閾値を超えるとパルス信号 P_{ph} が立ち上がる（時刻 t_1 ）。このとき、ジャッジ信号 P_{judge} が $high$ のカウント期間であるためパルス信号 P_{ph} が立ち上がる時刻 t_1 でパルス信号 P_{sig} が $High$ となる。
- [0039] 時刻 t_2 でジャッジ信号 P_{judge} は Low になり、カウント期間は終了する。
- [0040] 非カウント期間中である時刻 t_3 でAPD101にさらに光子が入射する。 V_{ph} の降下に伴いパルス信号 P_{ph} が立ち上がるが、ジャッジ信号 P_{judge} が Low であるためパルス信号 P_{sig} もまた Low である。
- [0041] 時刻 t_4 でジャッジ信号 P_{judge} が立ち上がり、カウント期間が再びはじまる。その後APD101に光子が入射され、 V_{ph} の降下に伴いパルス信号 P_{ph} が立ち上がる（時刻 t_5 ）。パルス信号 P_{ph} の立ち上がりに伴いパルス信号 P_{sig} もまた $High$ となる。 V_{ph} がクエンチ素子の動作により $High$ に戻り、判定閾値を超えるとパルス信号 P_{ph} もまた立ち下がる。一方、AND回路の両端子には $High$ が入力され続けるため、パルス信号 P_{sig} は $High$ 状態を維持する。
- [0042] その後、時刻 t_6 でAPD101にさらに光子が入射され、パルス信号 P_{ph} が再び立ち上がるが、 P_{sig} は $High$ 状態を維持しているため、カウント値は変化しない。
- [0043] 時刻 t_7 でジャッジ信号 P_{judge} が立ち下がり、カウント期間が終了する。
- [0044] 高照度環境での撮像の場合、光子入射の間隔がリチャージの時間スケールよりも小さくなる場合がある。このとき、APD101への光子の入射に V_{ph} の電圧の変化が間に合わず、カウントロスを引き起こし、ある照度以上で出力低下を引き起こす懸念がある。本実施形態はこのような撮像条件下においても出力低下を抑えながら光子検出信号の計数を行うことが可能であ

る。時刻 t_8 から始まるカウント期間を例に説明する。時刻 t_8 において、ジャッジ信号 P_judge は $High$ である。

[0045] 時刻 t_9 に APD 101 に光子が入射することによりアバランシェ増倍が発生し、 V_ph が低下する。 V_ph はクエンチ素子 102 の作用により元の電位に戻ろうとするが、電位の復帰を待たず新たな光子が入射することにより V_ph が判定閾値以下の値となり、パルス信号 P_ph が $High$ に固定される場合がある（パイルアップ）。処理回路 104 が不在状況でこのようなパイルアップが長い期間続くような高照度環境下の場合、パイルアップしている期間はカウンタ回路 105 には 1 しか加算されなくなるため、ある照度以上で出力低下を引き起こす。

[0046] 一方で、本構成では時刻 t_{10} でジャッジ信号 P_judge が立ち下がり、パルス信号 P_sig もまた立ち下がる。ゆえに、パイルアップが長い期間続くような高照度環境下であっても、ジャッジ信号 P_judge の $High$ 、 Low の切り替えによってカウンタへ信号が加算されていくため、出力低下は生じない。

[0047] このような構成にすることで、ジャッジ信号 P_judge の $High$ 、 Low の切り替わりに応じて、カウンタ回路 105 が光子検出信号をカウントするか否かを制御することができる。すなわち、ジャッジ信号 P_judge 信号の制御によって光電変換装置の感度を調整することができる。さらに、 P_judge の $High$ 、 Low の切り替えによって、パイルアップによる出力低下を防ぐことが可能となる。

[0048] （第 4 実施形態）

第 4 実施形態に係る光電変換装置について図 8 から図 10 を用いて説明する。本実施形態に係る光電変換装置は 2 つのカウンタ回路を有し、これらのカウンタ回路が時間的に重複して異なる値の計数を行うことができる。さらに、各カウンタ回路における計数値を処理して、1 つの計数値を出力する。

[0049] 図 8 は、光電変換装置の概略図である。図 9 は、具体的な回路図構成例である。図 10 は、図 9 の回路構成における動作シーケンス図である。

[0050] 電源V_L、V_Hの間に接続されたAPD101のカソード端子に波形整形回路103が接続される。波形整形回路103の出力信号であるパルス信号P_{ph}は処理回路104を介して第1のカウンタ回路145へ入力されるパスと、第2のカウンタ回路146へ直接入力されるパスに分かれる。ここで第1のカウンタ回路145に入力される信号をP_{sig1}、第2のカウンタ回路146に入力される信号をP_{sig2}と呼ぶ。処理回路104にはパルス生成回路106から出力されるジャッジ信号P_{judge}が入力される。

[0051] 第1のカウンタ回路145の出力である第1の計数値OUT1を用いて、ジャッジ信号P_{judge}信号によって制限されたカウント期間の光子検出信号を計数する。他方、第2のカウンタ回路146の出力信号である第2の計数値OUT2を用いてすべての光子検出信号を計数する。第1の計数値OUT1、第2の計数値OUT2のそれぞれは共通の出力信号処理回路147に入力される。出力信号処理回路147は、例えば第1の計数値OUT1と第2の計数値OUT2とを比較したり、合成したりすることができる。図9に示すように、波形整形回路103としてインバータ113を設け、処理回路104としてAND回路114を設ける場合を例として示す。

[0052] 図10に示すように、クロック信号P_{CLK}のクロックの1つがクエンチ素子のスイッチ112に入力されてから次のクロックが入力されるまでの待機状態期間ごとにジャッジ信号P_{judge}を入力する。これにより、各待機状態期間をカウント期間と非カウント期間に分離する。

[0053] このような構成にすることで、同一の光子検出信号から、時間的に重複して感度の異なる出力を計数し、出力信号処理回路147でより好適な計数情報を出力することができる。例えば、第1の計数値OUT1と第2の計数値OUT2から、カウンタ回路145またはカウンタ回路146のカウント上限に達しておらず、かつ値が大きいほうの計数値を出力することで、白つぶれが抑制された、よりS/N比の高い画像を得ることが可能である。

[0054] (第5実施形態)

図 1 1 から図 1 3 では、第 5 実施形態として上述した第 4 実施形態の構成の変形例を説明する。図 8 から図 1 1 までに示す構成との差異は各画素が 2 つの処理回路を有し、処理回路のそれぞれが各カウンタ回路に対応することである。

[0055] 図 1 1 は、光電変換装置の概略図である。図 1 2 は、具体的な回路図構成例である。図 1 3 は、図 1 2 の回路構成における動作シーケンス図である。

[0056] 波形整形回路の出力信号であるパルス信号 P_ph は第 1 の処理回路 1 5 4 を介して第 1 のカウンタ回路 1 4 5 へ入力されるパスと、第 2 の処理回路 1 5 5 を介して第 2 のカウンタ回路 1 4 6 へ入力されるパスに分かれる。第 1 の処理回路 1 5 4 にはジャッジ信号 $P_judge 1$ が入力され、第 2 の処理回路 1 5 5 にはジャッジ信号 $P_judge 2$ が出力される。第 1 の処理回路 1 5 4 の出力信号であるパルス信号 $P_sig 1$ は第 1 のカウンタ回路 1 4 5 を介して OUT 1 として出力信号処理回路 1 4 7 に入力される。第 2 の処理回路 1 5 5 の出力信号であるパルス信号 $P_sig 2$ は第 2 のカウンタ回路 1 4 6 を介して OUT 2 として出力信号処理回路 1 4 7 に入力される。クエンチ素子 1 0 2 はスイッチ 1 1 2 を有し、波形整形回路 1 0 3 は例えばインバータ回路 1 1 3 である。第 1 の処理回路 1 5 4、第 2 の処理回路 1 5 5 はそれぞれ第 1 の AND 回路 1 6 4、第 2 の AND 回路 1 6 5 であってもよい。

[0057] このような構成では、第 1 の処理回路 1 5 4 と第 2 の処理回路 1 5 5 とを別々のジャッジ信号 P_judge で制御することができる。すなわち同一の光子検出信号を、同時に感度の異なる出力として計数し、出力信号処理回路 1 4 7 でより好適な計数情報を出力することができる。2 つの処理回路とジャッジ信号 P_judge 信号を用いることで、より多くの条件の組み合わせで信号情報を取得することができる。

[0058] (第 6 の実施形態)

図 1 4 を用いて上述の各実施形態に係る光電変換装置を用いた光電変換システムについて説明する。図 1 4 は本実施形態に係る光電変換システムの概

略構成を示すブロック図である。

- [0059] 第6の実施形態に係る処理装置は、制御部401、タイミング調整部402、画像取得部403、読み出し部404、ゲイン調整部405、非線形補正部406、キズ補正部407、データ圧縮部408、記憶部409を有する。
- [0060] 画像取得部403は例えばAPD101であり、読み出し部404は例えばカウンタ回路105の後段に設けられる。制御部401は該光電変換装置の内部の制御部であってもよく、光電変換装置の外部にあってもよい。画像取得部403は制御部401が制御するタイミング調整部402によって制御される。画像取得部で生成された画像データは補正処理を経て記憶部409に入力される。なお、補正処理の順番は図14に示す順番に限られない。
- [0061] ゲイン調整部405は読み出し部404と非線形補正部406との間に設けられ、画像取得部403で生成された画像データにデジタルゲインをかける。画像補正用のデータはしばしば小数值を有するが、画像の出力が整数の場合、量子化誤差により補正精度が低下する可能性がある。画像データにあらかじめゲインをかけることで、量子化誤差の影響を抑制し、補正精度を高めることができる。ここで、量子化誤差を1光子信号レベルの $1/4$ 倍以下に抑制できれば補正後画像が視覚的に自然になる。そのため、画像データにかけるデジタルゲインは例えば4倍以上であることが望ましい。
- [0062] 非線形補正部406はゲイン調整部405とキズ補正部407との間に配され、制御部401の制御を受けて画像データを補正する。上述の各実施形態で説明したように、画像取得部403がフォトンカウンティング型の検出器の場合、Dead timeの影響でしばしば光応答が非線形になる。非線形性の光応答の影響を受けた場合、線形応答を前提とした補正を行うと過補正になることがある。そのため、キズ補正部407での演算処理の前段で画像データに非線形性補正を行うことで過補正を防ぎ、駆動タイミングに応じた適切な非線形補正を実施することができる。この非線形補正は例えばLook Up Tableを用いて行われる。

[0063] キズ補正部407は画像データに含まれるキズ画素のデータの補正を行う。具体例として、キズ画素の出力値を抽出し、キズ画素の位置情報及び出力値を特定する。特定したキズ画素周囲の画素の出力の平均値または中央値に置換する方法や、推定キズ画像データを除算する方法がある。

[0064] データ圧縮部408は補正済み画像データの圧縮を行う。本発明に係る光電変換装置では高ダイナミックレンジに対応した膨大な画像データが生成される。データ圧縮部408を設けることで後段の記憶部409に保管する前にデータを圧縮することができる。

[0065] 記憶部409は前段で生成された画像データの少なくとも一部を保持する記憶部である。具体的にはSRAMやDRAM、不揮発性メモリなどのメモリを記憶部として画像データが格納される。

[0066] このように、本実施形態によれば、上述の実施形態のいずれかに示す光電変換装置を適用した光電変換システムを実現することができる。

[0067] (第7実施形態)

本実施形態による光電変換システムについて、図15を用いて説明する。図15は、本実施形態による光電変換システムの概略構成を示すブロック図である。

[0068] 上記実施形態で述べた光電変換装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図13には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

[0069] 図15に例示した光電変換システムは、光電変換装置の一例である撮像装置1004、被写体の光学像を撮像装置1004に結像させるレンズ1002を有する。光電変換システムは、さらに、レンズ1002を通過する光量を可変にするための絞り1003、レンズ1002の保護のためのバリア1

001を有する。レンズ1002及び絞り1003は、撮像装置1004に光を集光する光学系である。撮像装置1004は、上記のいずれかの実施形態の光電変換装置であって、レンズ1002により結像された光学像を電気信号に変換する。

[0070] 光電変換システムは、撮像装置1004より出力される出力信号の処理を行うことで画像を生成する画像生成部である信号処理部1007を有する。信号処理部1007は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部1007は、撮像装置1004が設けられた半導体層に形成されていてもよいし、撮像装置1004とは別の半導体層に形成されていてもよい。また、撮像装置1004と信号処理部1007とが同一の半導体層に形成されていてもよい。

[0071] 光電変換システムは、更に、画像データを一時的に記憶するためのメモリ部1010、外部コンピュータ等と通信するための外部インターフェース部（外部I/F部）1013を有する。更に光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体1012、記録媒体1012に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御I/F部）1011を有する。なお、記録媒体1012は、光電変換システムに内蔵されていてもよく、着脱可能であってもよい。

[0072] 更に光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部1009、撮像装置1004と信号処理部1007に各種タイミング信号を出力するタイミング発生部1008を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも撮像装置1004と、撮像装置1004から出力された出力信号を処理する信号処理部1007とを有すればよい。

[0073] 撮像装置1004は、撮像信号を信号処理部1007に出力する。信号処理部1007は、撮像装置1004から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部1007は、撮像信号を用いて、画像を生成する。

[0074] このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置（撮像装置）を適用した光電変換システムを実現することができる。

[0075] （第8実施形態）

本実施形態の光電変換システム及び移動体について、図16A、図16Bを用いて説明する。図16A及び図16Bは、本実施形態の光電変換システム及び移動体の構成を示す図である。

[0076] 図16Aは、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム2300は、撮像装置2310を有する。撮像装置2310は、上記のいずれかの実施形態に記載の光電変換装置である。光電変換システム2300は、撮像装置2310により取得された複数の画像データに対し、画像処理を行う画像処理部2312を有する。また、光電変換システム2300は、光電変換システム2300により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部2314を有する。さらに、光電変換システム2300は、算出された視差に基づいて対象物までの距離を算出する距離取得部2316と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部2318と、を有する。ここで、視差取得部2314や距離取得部2316は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、位相差だけでなく、ToF（Time Of Flight）技術を用いて距離情報を取得してもよい。衝突判定部2318はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、FPGA（Field Programmable Gate Array）やASIC（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

[0077] 光電変換システム2300は車両情報取得装置2320と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、

光電変換システム２３００は、衝突判定部２３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置（制御部）である制御ＥＣＵ２３３０が接続されている。また、光電変換システム２３００は、衝突判定部２３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置２３４０とも接続されている。例えば、衝突判定部２３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ２３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

[0078] 本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム２３００で撮像する。図１６Ｂに、車両前方（撮像範囲２３５０）を撮像する場合の光電変換システムを示した。車両情報取得装置２３２０が、光電変換システム２３００ないしは撮像装置２３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

[0079] 上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

[0080] （第９実施形態）

本実施形態の光電変換システムについて、図１７を用いて説明する。図１７は、光電変換システムである距離画像センサの構成例を示すブロック図である。

[0081] 図１７に示すように、距離画像センサ１４０１は、光学系１４０２、光電変換装置１４０３、画像処理回路１４０４、モニタ１４０５、およびメモリ

１４０６を備えて構成される。そして、距離画像センサ１４０１は、光源装置１４１１から被写体に向かって投光され、被写体の表面で反射された光（変調光やパルス光）を受光することにより、被写体までの距離に応じた距離画像を取得することができる。

[0082] 光学系１４０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を光電変換装置１４０３に導き、光電変換装置１４０３の受光面（センサ部）に結像させる。

[0083] 光電変換装置１４０３としては、上述したから実施形態に記載の光電変換装置が適用され、光電変換装置１４０３から出力される受光信号から求められる距離を示す距離信号が画像処理回路１４０４に供給される。

[0084] 画像処理回路１４０４は、光電変換装置１４０３から供給された距離信号に基づいて距離画像を構築する画像処理を行う。そして、その画像処理により得られた距離画像（画像データ）は、モニタ１４０５に供給されて表示されたり、メモリ１４０６に供給されて記憶（記録）されたりする。

[0085] このように構成されている距離画像センサ１４０１では、上述した光電変換装置を適用することで、画素の特性向上に伴って、例えば、より正確な距離画像を取得することができる。

[0086] （第１０の実施形態）

本実施形態の光電変換システムについて、図１８を用いて説明する。図１８は、本実施形態の光電変換システムである内視鏡手術システムの概略的な構成の一例を示す図である。

[0087] 図１８では、術者（医師）１１３１が、内視鏡手術システム１１０３を用いて、患者ベッド１１３３上の患者１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０３は、内視鏡１１００と、術具１１１０と、内視鏡下手術のための各種の装置が搭載されたカート１１３４と、から構成される。

[0088] 内視鏡１１００は、先端から所定の長さの領域が患者１１３２の体腔内に挿入される鏡筒１１０１と、鏡筒１１０１の基端に接続されるカメラヘッド

１１０２と、から構成される。図示する例では、硬性の鏡筒１１０１を有するいわゆる硬性鏡として構成される内視鏡１１００を図示しているが、内視鏡１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

[0089] 鏡筒１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１００には光源装置１２０３が接続されており、光源装置１２０３によって生成された光が、鏡筒１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

[0090] カメラヘッド１１０２の内部には光学系及び光電変換装置が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該光電変換装置に集光される。当該光電変換装置によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該光電変換装置としては、前述の実施形態に記載の光電変換装置を用いることができる。当該画像信号は、RAWデータとしてカメラコントロールユニット（CCU: Camera Control Unit）１１３５に送信される。

[0091] CCU１１３５は、CPU（Central Processing Unit）やGPU（Graphics Processing Unit）等によって構成され、内視鏡１１００及び表示装置１１３６の動作を統括的に制御する。さらに、CCU１１３５は、カメラヘッド１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

[0092] 表示装置１１３６は、CCU１１３５からの制御により、当該CCU１１３５によって画像処理が施された画像信号に基づく画像を表示する。

[0093] 光源装置１２０３は、例えばLED（Light Emitting Diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１

１００に供給する。

[0094] 入力装置１１３７は、内視鏡手術システム１１０３に対する入力インターフェースである。ユーザは、入力装置１１３７を介して、内視鏡手術システム１１０３に対して各種の情報の入力や指示入力を行うことができる。

[0095] 処置具制御装置１１３８は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１２の駆動を制御する。

[0096] 内視鏡１１００に術部を撮影する際の照射光を供給する光源装置１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

[0097] また、光源装置１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

[0098] また、光源装置１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用する。具体的には、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察

が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること、又はインドシアニンググリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置1203は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

[0099] （第11実施形態）

本実施形態の光電変換システムについて、図19A、図19Bを用いて説明する。図19Aは、光電変換システムである眼鏡1600（スマートグラス）の構成の一例を示す図である。眼鏡1600には、光電変換装置1602を有する。光電変換装置1602は、上記のから第12の実施形態に記載の光電変換装置である。また、レンズ1601の裏面側には、OLEDやLED等の発光装置を含む表示装置が設けられていてもよい。光電変換装置1602は1つでもよいし、複数でもよい。また、複数種類の光電変換装置を組み合わせ用いてもよい。光電変換装置1602の配置位置は図19Aに限定されない。

[0100] 眼鏡1600は、制御装置1603をさらに備える。制御装置1603は、光電変換装置1602と上記の表示装置に電力を供給する電源として機能する。また、制御装置1603は、光電変換装置1602と表示装置の動作を制御する。レンズ1601には、光電変換装置1602に光を集光するための光学系が形成されている。

[0101] 図19Bは、1つの適用例に係る眼鏡1610（スマートグラス）を説明する。眼鏡1610は、制御装置1612を有しており、制御装置1612に、光電変換装置1602に相当する光電変換装置と、表示装置が搭載される。レンズ1611には、制御装置1612内の光電変換装置と、表示装置からの発光を投影するための光学系が形成されており、レンズ1611には画像が投影される。制御装置1612は、光電変換装置および表示装置に電力を供給する電源として機能するとともに、光電変換装置および表示装置の

動作を制御する。制御装置は、装着者の視線を検知する視線検知部を有してもよい。視線の検知は赤外線を用いてよい。赤外発光部は、表示画像を注視しているユーザの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減する。

[0102] 赤外光の撮像により得られた眼球の撮像画像から表示画像に対するユーザの視線を検出する。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。

[0103] より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き（回転角度）を表す視線ベクトルが算出されることにより、ユーザの視線が検出される。

[0104] 本実施形態の表示装置は、受光素子を有する光電変換装置を有し、光電変換装置からのユーザの視線情報に基づいて表示装置の表示画像を制御してよい。

[0105] 具体的には、表示装置は、視線情報に基づいて、ユーザが注視する第一の視界領域と、第一の視界領域以外の第二の視界領域とを決定される。第一の視界領域、第二の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。表示装置の表示領域において、第一の視界領域の表示解像度を第二の視界領域の表示解像度よりも高く制御してよい。つまり、第二の視界領域の解像度を第一の視界領域よりも低くしてよい。

[0106] また、表示領域は、第一の表示領域、第一の表示領域とは異なる第二の表示領域とを有し、視線情報に基づいて、第一の表示領域および第二の表示領域から優先度が高い領域を決定されてよい。第一の視界領域、第二の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定した

ものを受信してもよい。優先度の高い領域の解像度を、優先度が高い領域以外の領域の解像度よりも高く制御してよい。つまり優先度が相対的に低い領域の解像度を低くしてよい。

[0107] なお、第一の視界領域や優先度が高い領域の決定には、AIを用いてもよい。AIは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。AIプログラムは、表示装置が有しても、光電変換装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して、表示装置に伝えられる。

[0108] 視認検知に基づいて表示制御する場合、外部を撮像する光電変換装置を更に有するスマートグラスに好ましく適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。

[0109] 以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。また、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態に含まれる。

[0110] また、本実施形態の開示は、以下の構成および方法を含む。

[0111] (構成1)

アバランシェ増倍によって光子検出信号を発生させる光電変換素子と、前記光電変換素子の第1の端子を電源電圧に接続する第1の状態と、前記第1の端子と前記電源電圧との間を前記第1の状態よりも高抵抗にする第2の状態と、を制御する回路を有する。前記光電変換素子に接続されたカウンタ回路と、前記光電変換素子と前記カウンタ回路との間に配された波形整形回路と、を有する。さらに、前記波形整形回路の出力ノードと前記カウンタ回路の入力ノードとの間に接続され、前記波形整形回路の出力信号を前記カウンタ回路に入力するか否かを制御するゲーティング回路を有することを特徴とする光電変換装置。

[0112] (構成2)

1回の待機状態中に、前記波形整形回路の出力信号を計数する第1の期間と、前記波形整形回路の出力信号を計数しないよう前記ゲーティング回路が制御された第2の期間と、を有することを特徴とする構成1に記載の光電変換装置。

[0113] (構成3)

前記第2の状態は、前記第1の端子と前記電源電圧を接続させないことを特徴とする構成1または2に記載の光電変換装置。

[0114] (構成4)

パルス生成回路を有し、

前記パルス生成回路は前記ゲーティング回路が前記波形整形回路の出力信号を計数するか否かを制御するジャッジ信号を出力することを特徴とする構成1から構成3のいずれかに記載の光電変換装置。

[0115] (構成5)

前記ゲーティング回路には、前記波形整形回路から出力された信号と前記ジャッジ信号とが入力されることを特徴とする構成4に記載の光電変換装置。

[0116] (構成6)

前記カウンタ回路の1回のカウント期間は、前記第2の状態の開始から、前記ジャッジ信号のパルスが前記ゲーティング回路に入力されるまでの期間であることを特徴とする構成5に記載の光電変換装置。

[0117] (構成7)

前記ゲーティング回路は、AND回路を含み、

前記AND回路に前記波形整形回路の出力信号と前記ジャッジ信号とが入力されることを特徴とする構成5に記載の光電変換装置。

[0118] (構成8)

前記カウンタ回路によるカウントの期間は前記ジャッジ信号のレベルがHighである期間、または前記ジャッジ信号のレベルがLowである期間によって規定されることを特徴とする構成5に記載の光電変換装置。

[0119] (構成 9)

処理回路は、Dラッチを含み、

前記Dラッチに前記波形整形回路の出力信号と前記ジャッジ信号とが入力されることを特徴とする構成 8 に記載の光電変換装置。

[0120] (構成 10)

前記光電変換素子の出力ノードに接続された第 2 のカウンタ回路を有することを特徴とする構成 1 から構成 9 のいずれかに記載の光電変換装置。

[0121] (構成 11)

単一の前記波形整形回路の出力信号の入力に対し、前記カウンタ回路は第 1 の計数値を出力し、前記第 2 のカウンタ回路は第 2 の計数値を出力する。前記第 1 の計数値と前記第 2 の計数値との計数は時間的に重複して行われることを特徴とする構成 10 に記載の光電変換装置。

[0122] (構成 12)

前記第 1 の計数値と、前記第 2 の計数値と、を処理して 1 つの計数値を出力する、信号処理回路を有することを特徴とする構成 11 に記載の光電変換装置。

[0123] (構成 13)

アバランシェ増倍によって光子検出信号を発生させる光電変換素子と、前記光電変換素子の第 1 の端子と電源電圧との間に設けられた抵抗素子と、前記光電変換素子の出力ノードに接続されたカウンタ回路と、を有する。前記光電変換素子と前記カウンタ回路との間に配された波形整形回路と、前記波形整形回路の出力ノードと前記カウンタ回路の入力ノードとの間に、前記波形整形回路の出力信号を前記カウンタ回路に入力するか否かを制御するゲーティング回路と、を有する。1 回の待機状態中に、前記波形整形回路の出力信号を計数する第 1 の期間と、前記波形整形回路の出力信号を計数しないよう前記ゲーティング回路が制御された第 2 の期間がある。前記波形整形回路の出力信号が計数された第 1 の期間の数をカウントする回路を有することを特徴とする光電変換装置。

[0124] (構成 1 4)

前記抵抗素子はクエンチ素子であることを特徴とする構成 1 3 に記載の光電変換装置。

[0125] (構成 1 5)

パルス生成回路を有し、前記パルス生成回路は前記ゲーティング回路が前記波形整形回路の出力信号を計数するか否かを制御するジャッジ信号を出力することを特徴とする構成 1 4 に記載の光電変換装置。

[0126] (構成 1 6)

前記ゲーティング回路には、前記波形整形回路から出力された信号と前記ジャッジ信号とが入力されることを特徴とする構成 1 5 に記載の光電変換装置。

[0127] (構成 1 7)

前記カウンタ回路によるカウントの期間は前記ジャッジ信号のレベルが High である期間、または前記ジャッジ信号のレベルが Low である期間によって規定されることを特徴とする構成 1 6 に記載の光電変換装置。

[0128] (構成 1 8)

処理回路は、D ラッチを含み、前記 D ラッチに前記波形整形回路の出力信号と前記ジャッジ信号とが入力されることを特徴とする構成 1 7 に記載の光電変換装置。

[0129] (構成 1 9)

構成 1 から構成 1 8 のいずれか 1 項に記載の光電変換装置と、前記光電変換装置が出力する信号を用いて画像を生成する信号処理部と、を有することを特徴とする光電変換システム。

[0130] (構成 2 0)

構成 1 から構成 1 8 のいずれか 1 項に記載の光電変換装置を含む移動体であって、前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。

[0131] 本発明は上記実施の形態に制限されるものではなく、本発明の精神及び範

囲から離脱することなく、様々な変更及び変形が可能である。従って、本発明の範囲を公にするために、以下の請求項を添付する。

[0132] 本願は、2023年6月30日提出の日本国特許出願特願2023-108683を基礎として優先権を主張するものであり、その記載内容の全てを、ここに援用する。

符号の説明

[0133] 101 アバランシェフォトダイオード
102 クエンチ素子
105 カウンタ回路
103 波形整形回路
104 処理回路

請求の範囲

- [請求項1] アバランシェ増倍によって光子検出信号を発生させる光電変換素子と、
- 前記光電変換素子の第1の端子を電源電圧に接続する第1の状態と、
- 前記第1の端子と前記電源電圧との間を前記第1の状態よりも高抵抗にする第2の状態と、を制御する回路と、
- 前記光電変換素子に接続されたカウンタ回路と、
- 前記光電変換素子と前記カウンタ回路との間に配された波形整形回路と、
- 前記波形整形回路の出力ノードと前記カウンタ回路の入力ノードとの間に接続され、前記波形整形回路の出力信号を前記カウンタ回路に入力するか否かを制御するゲーティング回路を有することを特徴とする光電変換装置。
- [請求項2] 1回の待機状態中に、前記波形整形回路の出力信号を計数する第1の期間と、前記波形整形回路の出力信号を計数しないよう前記ゲーティング回路が制御された第2の期間と、
- を有することを特徴とする請求項1に記載の光電変換装置。
- [請求項3] 前記第2の状態は、前記第1の端子と前記電源電圧を接続させないことを特徴とする請求項1に記載の光電変換装置。
- [請求項4] パルス生成回路を有し、
- 前記パルス生成回路は前記ゲーティング回路が前記波形整形回路の出力信号を計数するか否かを制御するジャッジ信号を出力することを特徴とする請求項1に記載の光電変換装置。
- [請求項5] 前記ゲーティング回路には、前記波形整形回路から出力された信号と前記ジャッジ信号とが入力されることを特徴とする請求項4に記載の光電変換装置。
- [請求項6] 前記カウンタ回路の1回のカウント期間は、前記第2の状態の開始から、前記ジャッジ信号のパルスが前記ゲーティング回路に入力され

るまでの期間であることを特徴とする請求項5に記載の光電変換装置。

[請求項7] 前記ゲーティング回路は、AND回路を含み、
前記AND回路に前記波形整形回路の出力信号と前記ジャッジ信号とが入力されることを特徴とする請求項5に記載の光電変換装置。

[請求項8] 前記カウンタ回路によるカウントの期間は前記ジャッジ信号のレベルがHighである期間、または前記ジャッジ信号のレベルがLowである期間によって規定されることを特徴とする請求項5に記載の光電変換装置。

[請求項9] 処理回路は、Dラッチを含み、
前記Dラッチに前記波形整形回路の出力信号と前記ジャッジ信号とが入力されることを特徴とする請求項8に記載の光電変換装置。

[請求項10] 前記光電変換素子の出力ノードに接続された第2のカウンタ回路を有することを特徴とする請求項1に記載の光電変換装置。

[請求項11] 単一の前記波形整形回路の出力信号の入力に対し、前記カウンタ回路は第1の計数値を出力し、前記第2のカウンタ回路は第2の計数値を出力し、前記第1の計数値と前記第2の計数値との計数は時間的に重複して行われることを特徴とする請求項10に記載の光電変換装置。

[請求項12] 前記第1の計数値と、前記第2の計数値と、を処理して1つの計数値を出力する、信号処理回路を有することを特徴とする請求項11に記載の光電変換装置。

[請求項13] アバランシェ増倍によって光子検出信号を発生させる光電変換素子と、
前記光電変換素子の第1の端子と電源電圧との間に設けられた抵抗素子と、
前記光電変換素子の出力ノードに接続されたカウンタ回路と、
前記光電変換素子と前記カウンタ回路との間に配された波形整形回

路と、

前記波形整形回路の出力ノードと前記カウンタ回路の入力ノードとの間に、前記波形整形回路の出力信号を前記カウンタ回路に入力するか否かを制御するゲーティング回路と、

を有し、

1回の待機状態中に、前記波形整形回路の出力信号を計数する第1の期間と、前記波形整形回路の出力信号を計数しないよう前記ゲーティング回路が制御された第2の期間があり、

前記波形整形回路の出力信号が計数された第1の期間の数をカウントする回路を有することを特徴とする光電変換装置。

[請求項14] 前記抵抗素子はクエンチ素子であることを特徴とする請求項13に記載の光電変換装置。

[請求項15] パルス生成回路を有し、
前記パルス生成回路は前記ゲーティング回路が前記波形整形回路の出力信号を計数するか否かを制御するジャッジ信号を出力することを特徴とする請求項14に記載の光電変換装置。

[請求項16] 前記ゲーティング回路には、前記波形整形回路から出力された信号と前記ジャッジ信号とが入力されることを特徴とする請求項15に記載の光電変換装置。

[請求項17] 前記カウンタ回路によるカウントの期間は前記ジャッジ信号のレベルがHighである期間、または前記ジャッジ信号のレベルがLowである期間によって規定されることを特徴とする請求項16に記載の光電変換装置。

[請求項18] 処理回路は、Dラッチを含み、
前記Dラッチに前記波形整形回路の出力信号と前記ジャッジ信号とが入力されることを特徴とする請求項17に記載の光電変換装置。


[請求項19] 請求項1乃至請求項18のいずれか1項に記載の光電変換装置と、
前記光電変換装置が出力する信号を用いて画像を生成する信号処理

部と、を有することを特徴とする光電変換システム。


[請求項20] 請求項1乃至請求項18のいずれか1項に記載の光電変換装置を含む移動体であって、

前記光電変換装置が出力する信号を用いて前記移動体の移動を制御する制御部を有することを特徴とする移動体。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]




[図14]




[図15]




[図16A]




[図16B]




[図17]




[図18]



[図19A]



[図19B]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2024/021596

A. CLASSIFICATION OF SUBJECT MATTER H04N 25/773 (2023.01)i FI: H04N25/773 According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) H04N25/773 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Published examined utility model applications of Japan 1922-1996 Published unexamined utility model applications of Japan 1971-2024 Registered utility model specifications of Japan 1996-2024 Published registered utility model applications of Japan 1994-2024 Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2023-61643 A (CANON KABUSHIKI KAISHA) 02 May 2023 (2023-05-02) paragraphs [0013]-[0015], [0027]-[0032], [0107]-[0139], [0148]-[0152], fig. 1-2, 13-15, 17	1-8, 19-20
Y		9-18
Y	WO 2022/057831 A1 (NANJING UNIVERSITY) 24 March 2022 (2022-03-24) page 8, line 6 - page 11, line 12, fig. 3-5	9, 18
Y	JP 2022-67623 A (CANON KABUSHIKI KAISHA) 06 May 2022 (2022-05-06) paragraphs [0019]-[0026], fig. 5	10-18
A	JP 2020-88520 A (CANON KABUSHIKI KAISHA) 04 June 2020 (2020-06-04) paragraphs [0021]-[0030], [0049]-[0059], fig. 5-6	1-20
☐ Further documents are listed in the continuation of Box C. ☒ See patent family annex.		
* Special categories of cited documents: “A” document defining the general state of the art which is not considered to be of particular relevance “D” document cited by the applicant in the international application “E” earlier application or patent but published on or after the international filing date “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) “O” document referring to an oral disclosure, use, exhibition or other means “P” document published prior to the international filing date but later than the priority date claimed “T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention “X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone “Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art “&” document member of the same patent family		
Date of the actual completion of the international search 10 July 2024		Date of mailing of the international search report 30 July 2024
Name and mailing address of the ISA/JP Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan		Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/JP2024/021596

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
JP	2023-61643	A	02 May 2023	WO	2023/068074	A1	
				TW	202318862	A	
WO	2022/057831	A1	24 March 2022	JP	2023-543709	A	
				paragraphs [0039]-[0051], fig. 3-5			
				US	2023/0345148	A1	
				paragraphs [0048]-[0060], fig. 3-5			
				EP	4203462	A1	
				KR	10-2023-0069212	A	
JP	2022-67623	A	06 May 2022	US	2022/0120610	A1	
				paragraphs [0025]-[0033], fig. 5			
				EP	3989535	A1	
JP	2020-88520	A	04 June 2020	US	2020/0158566	A1	
				paragraphs [0034]-[0043], [0062]-[0072], fig. 5-6			
				EP	3657775	A1	
				CN	111294528	A	

A. 発明の属する分野の分類（国際特許分類（IPC））

H04N 25/773(2023.01)i

FI: H04N25/773

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

H04N25/773

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2024年

日本国実用新案登録公報

1996-2024年

日本国登録実用新案公報

1994-2024年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2023-61643 A（キヤノン株式会社）02.05.2023（2023-05-02） 【0013】－【0015】，【0027】－【0032】，【0107】－ 【0139】，【0148】－【0152】，図1-2，図13-15及び図17	1-8，19-20
Y		9-18
Y	WO 2022/057831 A1（NANJING UNIVERSITY）24.03.2022（2022-03-24） 8頁6行－11頁12行及び図3-5	9，18
Y	JP 2022-67623 A（キヤノン株式会社）06.05.2022（2022-05-06） 【0019】－【0026】及び図5	10-18
A	JP 2020-88520 A（キヤノン株式会社）04.06.2020（2020-06-04） 【0021】－【0030】，【0049】－【0059】及び図5-6	1-20

☐ C欄の続きにも文献が列挙されている。

☒ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

“A” 特に関連のある文献ではなく、一般的技術水準を示すもの

“D” 国際出願で出願人が先行技術文献として記載した文献

“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

“O” 口頭による開示、使用、展示等に言及する文献

“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献

“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの

“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

“&” 同一パテントファミリー文献

国際調査を完了した日

10.07.2024

国際調査報告の発送日

30.07.2024

名称及びあて先

日本国特許庁(ISA/JP)

〒100-8915

日本国

東京都千代田区霞が関三丁目4番3号

権限のある職員（特許庁審査官）

藏田 敦之 2V 9510

電話番号 03-3581-1101 内線 3271

国際調査報告
パテントファミリーに関する情報

国際出願番号

PCT/JP2024/021596

引用文献			公表日	パテントファミリー文献			公表日
JP	2023-61643	A	02.05.2023	WO	2023/068074	A1	
				TW	202318862	A	
WO	2022/057831	A1	24.03.2022	JP	2023-543709	A	
				【0039】－【0051】及び図3－5			
				US	2023/0345148	A1	
				【0048】－【0060】及び図3－5			
				EP	4203462	A1	
				KR	10-2023-0069212	A	
JP	2022-67623	A	06.05.2022	US	2022/0120610	A1	
				【0025】－【0033】及び図5			
				EP	3989535	A1	
JP	2020-88520	A	04.06.2020	US	2020/0158566	A1	
				【0034】－【0043】，【0062】－【0072】及び図5－6			
				EP	3657775	A1	
				CN	111294528	A	