

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号

特許第7221221号

(P7221221)

(45)発行日 令和5年2月13日(2023.2.13)

(24)登録日 令和5年2月3日(2023.2.3)

(51)国際特許分類

F I

H 0 2 M 3/155(2006.01)

H 0 2 M 3/155

Y

H 0 2 M 3/28 (2006.01)

H 0 2 M 3/155

W

H 0 1 L 21/822(2006.01)

H 0 2 M 3/28

Y

H 0 1 L 27/04 (2006.01)

H 0 1 L 27/04

U

請求項の数 23 (全87頁)

(21)出願番号 特願2019-565153(P2019-565153)

(86)(22)出願日 平成30年2月6日(2018.2.6)

(65)公表番号 特表2020-511110(P2020-511110
A)

(43)公表日 令和2年4月9日(2020.4.9)

(86)国際出願番号 PCT/US2018/017109

(87)国際公開番号 WO2018/148218

(87)国際公開日 平成30年8月16日(2018.8.16)

審査請求日 令和3年1月18日(2021.1.18)

(31)優先権主張番号 15/428,019

(32)優先日 平成29年2月8日(2017.2.8)

(33)優先権主張国・地域又は機関

米国(US)

(31)優先権主張番号 15/669,838

(32)優先日 平成29年8月4日(2017.8.4)

最終頁に続く

(73)特許権者 519290219

ファラデー セミ, インコーポレイテッド

アメリカ合衆国 カリフォルニア州 9 2

6 1 8 アーバイン, アーバイン・セン

ター・ドライブ, 9 5 4 1

(74)代理人 100121728

弁理士 井関 勝守

(74)代理人 100165803

弁理士 金子 修平

(74)代理人 100170900

弁理士 大西 渉

(72)発明者 バルト, バルヴィズ

アメリカ合衆国 カリフォルニア州 9 2

6 7 7 ラグナニゲル, アギア 3 3

審査官 東 昌秋

最終頁に続く

(54)【発明の名称】 チップ埋め込み型電力変換器

(57)【特許請求の範囲】

【請求項 1】

プリント基板（PCB）を備え、プリント基板は、

下部プリント基板（PCB）部分と、

上部プリント基板（PCB）部分とを備え、

前記下部 PCB 部分と前記上部 PCB 部分との間の埋め込み型回路とを備え、前記埋め込み型回路は、

1 つまたは複数のドライバ信号を生成するように構成されたドライバと、

前記 1 つまたは複数のドライバ信号により駆動されるように構成された 1 つまたは複数のスイッチとを備え、前記ドライバは少なくとも 1 MHz の周波数で前記 1 つまたは複数のスイッチをトグルし、前記 1 つまたは複数のスイッチは、第 1 スイッチ、第 2 スイッチ、第 3 スイッチ、および第 4 スイッチを含み、

前記上部 PCB 部分を通して延びる 1 つまたは複数のピアと、

前記上部 PCB 部分に位置決めされた第 1 インダクタとを備え、

前記 1 つまたは複数のピアは、前記第 1 インダクタを前記埋め込み型回路に電氣的に連結し、

前記第 1 インダクタのフットプリントが前記埋め込み型回路のフットプリントに少なくとも部分的に重なり、

第 2 インダクタと、

キャパシタと、

10

20

前記埋め込み型回路に連結された入力ポートであって、入力電圧を受信するように構成された入力ポートと、

前記第 1 インダクタと前記第 2 インダクタとに連結された出力ポートであって、前記入力電圧とは異なる出力電圧を提供するように構成された出力ポートとを備え、

前記出力電圧は、前記第 1 インダクタと前記第 2 インダクタにエネルギーを充填または放出させる前記 1 つまたは複数のスイッチに少なくとも部分的に基づき、

前記第 1 スwitchは、前記入力ポートに連結された第 1 端と、前記キャパシタにより前記第 1 インダクタの第 1 端に連結された第 2 端とを有し、

前記第 2 スwitchは、前記第 1 インダクタの前記第 1 端に連結された第 1 端を有し、

前記キャパシタは、A C 連結キャパシタとして前記第 1 スwitchと前記第 2 スwitchとの間に直列に連結され、

前記第 3 スwitchは、前記キャパシタおよび前記第 1 スwitchの前記第 2 端に連結された第 1 端と、前記第 2 インダクタの第 1 端に連結された第 2 端とを有し、

前記第 4 スwitchは、前記第 3 スwitchの前記第 2 端および前記第 2 インダクタの前記第 1 端に連結された第 1 端とを有し、

前記第 2 スwitchの第 2 端は、前記第 4 スwitchの第 2 端に連結され、

前記第 1 インダクタの第 2 端と前記第 2 インダクタの第 2 端は、前記出力ポートに連結されている、電力変換器。

【請求項 2】

請求項 1 に記載の電力変換器であって、

前記ドライバは 1 M H z ~ 1 5 M H z の周波数で前記 1 つまたは複数のスイッチをトグルする、電力変換器。

【請求項 3】

請求項 1 または 2 に記載の電力変換器であって、

前記 1 つまたは複数のスイッチは、第 1 エンハnst窒化ガリウム (e G a N) スwitchと第 2 エンハnst窒化ガリウム (e G a N) スwitchを含む、電力変換器。

【請求項 4】

請求項 1 ~ 3 のいずれか一項に記載の電力変換器であって、

前記電力変換器は、電流量を処理するように構成され、

前記電力変換器が電流量のアンペア数当たり $0.1 \text{ mm}^2 \sim 10 \text{ mm}^2$ であるフットプリント領域を有する、電力変換器。

【請求項 5】

請求項 1 ~ 4 のいずれか一項に記載の電力変換器であって、

前記埋め込み型回路は、前記第 1 インダクタまたは前記第 2 インダクタを通る電流リップルをエミュレートする信号を生成するように構成されたランプ波発生器を備える、電力変換器。

【請求項 6】

請求項 5 に記載の電力変換器であって、

前記ランプ波発生器は、前記第 1 インダクタまたは前記第 2 インダクタを通る前記電流リップルをエミュレートする前記信号を生成するように構成され、少なくとも、

前記入力電圧を示す第 1 入力部と、

前記出力電圧を示す第 2 入力部と、

前記第 1 インダクタまたは前記第 2 インダクタのインダクタンス値を示す第 3 入力部と、

前記 1 つまたは複数のスイッチの切替信号の第 4 入力部とを用いる、電力変換器。

【請求項 7】

請求項 5 または 6 に記載の電力変換器であって、

前記ランプ波発生器は、

少なくとも部分的に前記入力電圧に基づいて電流を生成するように構成された第 1 電流源と、

少なくとも部分的に前記出力電圧に基づいて電流を生成するように構成された第 2 電流

10

20

30

40

50

源と、

前記１つまたは複数のドライバ信号の少なくとも１つを受信するように構成された第１ランプ波発生器スイッチであって、前記第１電流源と連結された第１ランプ波発生器スイッチと、

前記１つまたは複数のドライバ信号の少なくとも１つを受信するように構成された第２ランプ波発生器スイッチであって、前記第２電流源と連結された第２ランプ波発生器スイッチと、

前記第１ランプ波発生器スイッチおよび前記第２ランプ波発生器スイッチと連結されたキャパシタとを備える、電力変換器。

【請求項 ８】

請求項 １～ ７ のいずれか一項に記載の電力変換器であって、

前記電力変換器は、

電流が前記キャパシタを通して前記第１インダクタに流れ、前記キャパシタが充填してエネルギーを蓄積する第１動作状態と、

前記キャパシタがエネルギーを放出して電流を前記第２インダクタに流す第２動作状態とを有する、電力変換器。

【請求項 ９】

請求項 １～ ８ のいずれか一項に記載の電力変換器であって、

前記電力変換器は、前記電力変換器の入力部と出力部との間の直接的な電氣的接続を絶縁するように構成された絶縁トポロジで構成された、電力変換器。

【請求項 １０】

請求項 ９ に記載の電力変換器であって、

前記絶縁トポロジは、前記第１インダクタを通る変更電流が前記第２インダクタにおける変更電流を誘発するように構成された前記第１インダクタおよび前記第２インダクタを含む変圧器を備える、電力変換器。

【請求項 １１】

請求項 １～ １０ のいずれか一項に記載の電力変換器であって、

前記埋め込み型回路は、１つまたは複数の P W M 信号を生成するように構成されたパルス幅変調器 (P W M) コントローラを備え、

前記 P W M コントローラは、前記ドライバと連結され、

前記ドライバは、少なくとも部分的に前記 P W M 信号に基づいて１つまたは複数のドライバ信号を生成するように構成されている、電力変換器。

【請求項 １２】

請求項 １～ １１ のいずれか一項に記載の電力変換器であって、

前記第１インダクタおよび前記埋め込み型回路の一方は、前記第１インダクタおよび前記埋め込み型回路の他方のフットプリントに完全に含まれるフットプリントを有する、電力変換器。

【請求項 １３】

請求項 １～ １２ のいずれか一項に記載の電力変換器であって、

前記第２インダクタは前記上部プリント基板 (P C B) 部分に位置し、

前記１つまたは複数のピアは前記第２インダクタを前記埋め込み型回路に電氣的に連結し、

前記第２インダクタのフットプリントが前記埋め込み型回路のフットプリントに少なくとも部分的に重なる、電力変換器。

【請求項 １４】

請求項 １～ １３ のいずれか一項に記載の電力変換器であって、

前記第１インダクタおよび前記第２インダクタは、互いに位相をずらして駆動される、電力変換器。

【請求項 １５】

請求項 １～ １４ のいずれか一項に記載の電力変換器であって、

10

20

30

40

50

前記第 1 インダクタは、コアの周囲の第 1 巻き線を備え、

前記第 2 インダクタは、同じコアの周囲の第 2 巻き線を備える、電力変換器。

【請求項 16】

請求項 8 に記載の電力変換器であって、

前記第 1 動作状態において、前記第 1 スイッチはオン、前記第 2 スイッチはオフ、および前記第 3 スイッチはオフであり、

前記第 2 動作状態において、前記第 3 スイッチはオンおよび前記第 4 スイッチはオフである、電力変換器。

【請求項 17】

請求項 1 ~ 16 のいずれか一項に記載の電力変換器であって、

前記電力変換器の出力を調整するための制御信号を受信するように構成された通信インターフェースをさらに備える、電力変換器。

【請求項 18】

請求項 17 に記載の電力変換器であって、

前記第 1 インダクタまたは前記第 2 インダクタを通る電流リップルをエミュレートする信号を生成するように構成されたランプ波発生器を有するフィードバックシステムをさらに備え、

前記フィードバックシステムは、前記通信インターフェースを介して受信されるコマンドに応じて前記ランプ波発生器をトリムするように構成されている、電力変換器。

【請求項 19】

請求項 17 または 18 に記載の電力変換器であって、

前記通信インターフェースは電源管理バス (PMBUS) を備える、電力変換器。

【請求項 20】

請求項 17 ~ 19 のいずれか一項に記載の電力変換器であって、

前記通信インターフェースは、集積回路間 (I2C) プロトコルを実施するように構成される、電力変換器。

【請求項 21】

請求項 17 ~ 19 のいずれか一項に記載の電力変換器であって、

前記通信インターフェースは前記埋め込み型回路と同じパッケージにおける無線通信システムを備える、電力変換器。

【請求項 22】

複数の電力変換器を備え、前記複数の電力変換器の各々は、請求項 1 ~ 21 のいずれか一項に記載の電力変換器による電力変換器である電力供給システムであって、

複数の PWM 信号を生成するように構成された共用パルス幅変調器 (PWM) コントローラとを備え、

前記 PWM コントローラは、前記複数の電力変換器の前記ドライバと連結されて、前記複数の PWM 信号を前記電力変換器の対応する前記ドライバへ送り、

前記ドライバは、少なくとも部分的に前記 PWM 信号に基づいて前記 1 つまたは複数のドライバ信号を生成するように構成されている、電力供給システム。

【請求項 23】

請求項 1 ~ 21 のいずれか一項に記載の電力変換器による第 1 電力変換器を備える電力供給システムであって、

前記第 1 電力変換器と並列に連結された第 2 電力変換器と、

電流平衡のために前記第 1 電力変換器の出力と前記第 2 電力変換器の出力とを調節するように構成された制御システムとをさらに備える、電力供給システム。

【発明の詳細な説明】

【技術分野】

【0001】

[関連出願の相互参照]

この出願は、2017 年 2 月 8 日に提出された米国特許出願番号第 15 / 428、01

10

20

30

40

50

9号(米国特許第9、729、059号として発行)の一部継続である、2017年8月4日に出願された米国特許出願番号第15/669、838の継続である。これらの出願の全内容を全ての目的のために本願に参照により援用する。

【0002】

[技術分野]

本開示は、電子システム、直流-直流(DC-DC)変換器、電子デバイス設計、および電子デバイス製造技術に関する。

【背景技術】

【0003】

種々のDC-DC変換器が知られているが、これらのDC-DC変換器は、寄生損失および非効率性の影響を受ける非理想的な構成要素および/または構造からなる。改善された電力変換器に対する必要性がある。

【発明の概要】

【0004】

いくつかの実施形態は、直流-直流(DC-DC)電力変換器について開示されており、この直流-直流電力変換器は、下面および上面を有する下部プリント基板(PCB)部分と、下面および上面を有する上部プリント基板(PCB)部分と、前記下部PCB部分の前記上面と前記上部PCB部分の前記下面との間の埋め込み型回路とを備え、前記埋め込み型回路は、パルス幅変調器と、少なくとも1つのスイッチとを備え、前記上部PCB部分を通して延びる1つまたは複数のビアと、前記上部PCB部分の前記上面に位置決めされたインダクタとを備え、前記1つまたは複数のビアは、前記インダクタおよび前記埋め込み型回路と電氣的に連結されている。本実施形態は、以下の任意の組み合わせを特徴とし得る。すなわち、

- ・前記埋め込み型回路は集積回路(IC)を備える。
- ・前記インダクタのフットプリントは前記集積回路のフットプリントに少なくとも部分的に重なる。
- ・ワイヤボンドが前記インダクタと前記埋め込み型回路とを電氣的に相互接続しない、
- ・前記回路は少なくとも1MHzの切替速度を有する。
- ・前記回路は少なくとも3MHzの切替速度を有する。
- ・前記回路は少なくとも5MHzの切替速度を有する。
- ・前記回路は最大7MHzの切替速度を有する。
- ・前記少なくとも1つのスイッチはエンハンスド窒化ガリウム電界効果トランジスタ(enhanced gallium nitride field effect transistor、eGaN FET)を備える。
- ・前記上部PCB部分の前記上面に設けられた1つまたは複数のキャパシタをさらに備える。
- ・前記下部PCB部分の前記上面と前記上部PCB部分の前記下面との間に設けられたコアをさらに備え、前記コアはその内部に形成された1つまたは複数のポケットを備え、前記埋め込み型回路は前記1つまたは複数のポケットに設けられている。
- ・前記DC-DC電力変換器は25mm²未満のフットプリントを有する。
- ・前記DC-DC電力変換器は10mm²未満のフットプリントを有し、
- ・前記DC-DC電力変換器は5mm²未満のフットプリントを有し、
- ・前記DC-DC電力変換器が2mm²のように小さいフットプリントを有する。
- ・前記DC-DC電力変換器は電流のアンペア数当たり0.5mm²~10mm²であるフットプリント領域を有する。

【0005】

いくつかの実施形態は、直流-直流(DC-DC)電力変換器パッケージについて開示されており、この直流-直流電力変換器パッケージは、少なくとも1つのプリント基板(PCB)に埋め込まれた集積回路(IC)チップであって、ドライバを備えるICチップと、と、前記チップ埋め込みパッケージの外部に位置決めされ、前記チップ埋め込みパッケージの表面に連結されたインダクタと、前記インダクタを前記ICチップに電氣的に連

10

20

30

40

50

結するビアとを備え、前記インダクタのフットプリントは、前記ＩＣチップのフットプリントに少なくとも部分的に重なる。本実施形態は、以下のいずれかを特徴とし得る。すなわち、トランジスタは前記少なくとも１つのＰＣＢに埋め込みされる、前記インダクタは前記トランジスタと電氣的に連結される、前記ＩＣチップは、前記ドライバに連結されたパルス幅変調器（ＰＷＭ）コントローラと、前記ドライバの出力部と連結されたスイッチングトランジスタとを備える、エンハンスト窒化ガリウム（e G a N）を含むスイッチをさらに備える、前記スイッチは４ＭＨｚ以上で切り替わるように構成されている、前記スイッチは５ＭＨｚ以上で切り替わるように構成されている、シリコンまたはヒ化ガリウムの少なくとも１つを含むスイッチをさらに備える。

【０００６】

いくつかの実施形態は、単一のパッケージにおける直流 - 直流（ＤＣ - ＤＣ）電力変換器について開示されており、この直流 - 直流電力変換器は、実装基板の内側に、少なくとも部分的に、埋め込まれたエンハンスト窒化ガリウム（e G a N）構成要素と、前記実装基板の外側に搭載されたインダクタと、前記 e G a N 構成要素に前記インダクタを連結するビアとを備え、前記インダクタのフットプリントは、前記 e G a N 構成要素のフットプリントに少なくとも部分的に重なる。本実施形態は、以下の任意の組み合わせを特徴とし得る。すなわち、

・前記実装基板は多層ＰＣＢである。

・前記 e G a N 構成要素は e G a N を含むスイッチであり、前記 ＤＣ - ＤＣ 電力変換器は前記スイッチを駆動するドライバ回路をさらに備える。

・前記ドライバおよび前記スイッチは、ＩＣチップの一部である。

・前記ＩＣチップは、パルス幅変調器（ＰＷＭ）コントローラをさらに備える。

【０００７】

いくつかの実施形態は、チップ埋め込みパッケージを利用する直流 - 直流（ＤＣ - ＤＣ）電力変換器について開示されており、この ＤＣ - ＤＣ 変換器は、プリント基板（ＰＣＢ）の内側におけるエンハンスト窒化ガリウム（e G a N）スイッチと、パルス幅変調器（ＰＷＭ）コントローラと、前記 ＰＣＢ の内部に埋め込まれたドライバとを備え、前記 ＰＷＭ コントローラおよび前記ドライバは、１ＭＨｚ以上の周波数で前記 e G a N スwitch を駆動するように構成され、そして、この ＤＣ - ＤＣ 変換器は、前記チップ埋め込みパッケージの外部に配置され、前記 ＰＣＢ の表面に連結されたインダクタと、前記インダクタを前記 e G a N スwitch に電氣的に連結するビアとを備える。これらの実施形態は、前記ドライバが前記 e G a N スwitch を５ＭＨｚ以上の周波数で駆動するように構成されていることを特徴とし得る。

【０００８】

いくつかの実施形態は、直流 - 直流（ＤＣ - ＤＣ）電力変換器について開示されており、この直流 - 直流電力変換器は、プリント基板と、前記プリント基板の内側の集積回路とを備え、前記集積回路はドライバを備える。本実施形態は、以下の任意の組み合わせを特徴とし得る。すなわち、

・前記プリント基板を通して延びる１つまたは複数のビアにより前記集積回路と電氣的に連結されたインダクタをさらに備える。

・前記インダクタは、前記集積回路のフットプリントに少なくとも部分的に重なるフットプリントを有する。

【０００９】

いくつかの実施形態は、直流 - 直流（ＤＣ - ＤＣ）電力変換器について開示されており、この直流 - 直流電力変換器は、ドライバを備える集積回路と、前記インダクタのフットプリントが前記集積回路のフットプリントに少なくとも部分的に重なるように、前記集積回路に垂直に積層されたインダクタとを備え、前記インダクタは、前記集積回路と電氣的に連結されている。本実施形態は、以下の任意の組み合わせを特徴とし得る。すなわち、

・第１面と前記第１面とは反対側の第２面とを有するプリント基板（ＰＣＢ）をさらに備え、前記集積回路は、前記 ＰＣＢ の前記第１面に実装され、前記インダクタは、前記 ＰＣ

10

20

30

40

50

Bの前記第2側に実装される。

・前記インダクタは、前記プリント基板を通して延びる1つまたは複数のビアにより前記集積回路と電氣的に連結されている。

【0010】

いくつかの実施形態は、直流-直流(DC-DC)バックコンバータについて開示されており、この直流-直流電力変換器は、1つまたは複数のスイッチと、前記1つまたは複数のスイッチを駆動するドライバと、前記スイッチと電氣的に連結されたインダクタとを備え、前記DC-DCバックコンバータの前記フットプリントは、 65 mm^2 未満であり、前記DC-DCバックコンバータは、少なくとも20アンペアの電流を受信するように構成され、前記DC-DCバックコンバータは、少なくとも20アンペアの電流を出力するように構成されている。

10

【0011】

いくつかの実施形態は、直流-直流(DC-DC)電力変換器について開示されており、この直流-直流電力変換器は、1つまたは複数のスイッチと、前記1つまたは複数のスイッチを1MHz以上5MHz以下の周波数で駆動するように構成されたドライバと、前記1つまたは複数のスイッチと電氣的に連結されたインダクタとを備え、前記DC-DC変換器の前記フットプリントは、 10 mm^2 以下であり、前記DC-DC変換器は少なくとも5アンペアの電流を受信するように構成されており、前記DC-DC変換器は少なくとも5アンペアの電流を出力するように構成されている。

20

【0012】

いくつかの実施形態は、直流-直流(DC-DC)電力変換器について開示されており、この直流-直流電力変換器は、第1インダクタと連結された第1スイッチと、第2インダクタと連結された第2スイッチと、プリント基板に埋め込まれた集積回路チップとを備え、前記第1スイッチおよび前記第2スイッチは、変調器と連結され、前記第1インダクタおよび前記第2インダクタは、電圧出力ノードと連結されている。本実施形態は、以下の任意の組み合わせを特徴とし得る。すなわち、

- ・前記変調器は、前記集積回路チップに含まれる。
- ・前記変調器は、前記第1スイッチおよび前記第2スイッチに同期期間で位相を出力するように動作させるように構成されている。
- ・前記出力ノードにおける出力信号は、第1インダクタを介した第1信号および第2インダクタを介した第2信号に重畳される。

30

【0013】

いくつかの実施形態は、直流-直流(DC-DC)電力変換器について開示されており、この直流-直流電力変換器は、プリント基板に埋め込まれた集積回路チップであって、ドライバを備える集積回路チップと、前記ドライバと連結された第1スイッチと、前記第1スイッチと連結されたインダクタと、出力ノードから変調回路へのフィードバック経路とを備える。本実施形態は、以下の任意の組み合わせを特徴とし得る。すなわち、

- ・前記変調回路は、電圧モード変調回路である。
- ・前記変調回路は、常時オン時間または常時オフ時間変調回路である。
- ・前記変調回路は、前記集積回路チップに含まれる。
- ・前記変調回路および前記インダクタは、前記集積回路チップと共にパッケージに含まれている。

40

【0014】

いくつかの実施形態は、直流-直流(DC-DC)電力変換器について開示されており、この直流-直流電力変換器は、プリント基板に埋め込まれた集積回路チップであって、ドライバを備える集積回路チップと、前記ドライバと連結された第1スイッチと、前記第1スイッチと連結されたインダクタと、出力ノードから変調回路へのフィードバック経路と、ランプ波発生器とを備える。本実施形態は、以下の任意の組み合わせを特徴とし得る。すなわち、

- ・前記フィードバック経路と、前記ランプ波発生器からの出力とが比較器に連結される。

50

- ・前記比較器と連結された基準電圧源をさらに備える。
- ・前記ランプ波発生器は、前記インダクタを通るリップル電流をエミュレートするように構成される。
- ・前記ランプ波発生器は、第 1 電流源と、第 2 電流源と、キャパシタとを備える。
- ・前記第 1 電流源および前記第 2 電流源は、少なくとも一部が前記インダクタのインダクタンスに基づいてトリムされるように構成される。
- ・前記ランプ波発生器および前記インダクタは、同じ D C - D C 電力変換器パッケージに含まれる。
- ・前記ランプ波発生器は、前記インダクタに連結された出力キャパシタにより影響を受けない出力信号を生成するように構成されている。
- ・前記ランプ波発生器は、前記インダクタに連結された出力キャパシタの等価直列抵抗 (E S R) から独立した出力信号を生成するように構成されている。
- ・前記出力キャパシタのリップル電圧が小さすぎて変調回路へ確実に提供されないように、十分に低い E S R を有する出力キャパシタをさらに備える。

【 0 0 1 5 】

いくつかの実施形態は、以下を備えるランプ波発生器について開示されている。すなわち、供給電圧に連結された第 1 電流源と、アースに連結された第 2 電流源と、前記第 1 電流源と前記第 2 電流源との間に連結されたキャパシタとを備える。本実施形態は、以下の任意の組み合わせを特徴とし得る。すなわち、

- ・前記ランプ波発生器は、D C - D C 変換器においてインダクタを通るリップル電流をエミュレートするように構成される。
- ・前記第 1 電流源の前記出力は、D C - D C 変換器に対する入力電圧少なくとも一部に基づいている。
- ・前記第 1 電流源の前記出力は、D C - D C 変換器におけるインダクタのインダクタンスに少なくとも一部に基づいている。
- ・前記第 2 電流源の前記出力は、D C - D C 変換器におけるインダクタのインダクタンスに少なくとも一部に基づいている。
- ・前記第 2 電流源の前記出力は、D C - D C 変換器におけるインダクタのインダクタンスに少なくとも一部に基づいている。
- ・前記第 1 電流源は、D C - D C 変換器に置けるインダクタのインダクタンスに少なくとも一部に基づいてトリムされるように構成されている。
- ・前記第 2 電流源は、D C - D C 変換器におけるインダクタのインダクタンスに少なくとも一部に基づいてトリムされるように構成されている。

【 0 0 1 6 】

いくつかの実施形態は、チップ埋め込み型直流 - 直流変換器の作成のための、以下を含む方法について開示されている。すなわち、プリント基板に集積回路チップを埋め込み、前記プリント基板に第 1 インダクタを連結し、前記プリント基板に第 2 インダクタを連結し、前記第 1 インダクタおよび前記第 2 インダクタの双方は出力ノードに連結されていることを含む。

【 0 0 1 7 】

いくつかの実施形態は、第 1 直流電圧を第 2 直流電圧に変換する、以下を含む方法について開示されている。すなわち、第 1 インダクタと連結された第 1 スイッチを駆動し、第 2 インダクタと連結された第 2 スイッチを駆動し、前記第 1 スイッチおよび前記第 2 スイッチは、出力ノードに連結され、前記第 1 スイッチおよび前記第 2 スイッチを位相をずらして変調し、ドライバまたは変調器の少なくとも 1 つのがプリント基板に埋め込まれたチップに含まれる。

【 0 0 1 8 】

いくつかの実施形態は、チップ埋め込み型直流 - 直流変換器の作成のための、以下を含む方法について開示されている。すなわち、プリント基板に集積回路チップを埋め込み、前記集積回路チップと出力ノードとの間にインダクタを連結し、前記出力ノードから変調

10

20

30

40

50

回路へのフィードバック経路を提供し、前記変調回路がランプ波発生器を含む。本実施形態は、以下の任意の組み合わせを特徴とし得る。すなわち、

- ・前記変調回路は、前記プリント基板に含まれる。
- ・前記変調回路は、常時オン時間または常時オフ時間変調回路である。
- ・前記ランプ波発生器は、前記集積回路に含まれる。
- ・前記ランプ波発生器を少なくとも一部は前記インダクタの特性に基づいてトリムすることをさらに備える。
- ・前記ランプ波発生器は、いずれかの上記実施形態のランプ波発生器である。

【0019】

いくつかの実施形態は、直流 - 直流変換器の使用のための、以下を含む方法について開示されている。すなわち、入力ノードにおいて入力電力を受信し、インダクタへスイッチを通して電力を提供し、出力電圧が出力キャパシタ両端に生じるように出力キャパシタにエネルギーを格納し、前記出力電圧で出力電力を出力ノードへ提供し、前記出力電圧を変調回路へ提供し、出力キャパシタとは独立したリップル電圧を生成し、前記リップル電圧を前記変調回路へ提供し、前記スイッチを、前記変調回路の出力に少なくとも一部は基づいて変調する。本実施形態は、以下の任意の組み合わせを特徴とし得る。すなわち、

- ・前記リップル電圧、基準電圧、および前記出力電圧のうち少なくとも2つを比較することをさらに含む。
- ・電流源を、少なくとも一部は、前記インダクタのインダクタンスに基づいてトリムすることをさらに備える。
- ・前記リップル電圧は、前記インダクタを通る電流をエミュレートするように構成されたランプ波発生器により生成される。

【0020】

いくつかの実施形態は、直流 - 直流 (DC - DC) 電力変換器パッケージについて開示されており、この直流 - 直流電力変換器パッケージは、少なくとも1つのプリント基板 (PCB) に埋め込まれた集積回路 (IC) チップであって、ドライバを備えるICチップと、前記チップ埋め込みパッケージの外部に位置決めされ、前記チップ埋め込みパッケージの表面に連結されたインダクタと、前記インダクタへ提供される電流が限界を超えた場合を検出するように構成された過電流保護回路とを備える。本実施形態は、以下の任意の組み合わせを特徴とし得る。すなわち、

- ・前記過電流保護回路は、少なくとも一部が集積回路間または電源管理バスコマンドに基づいて調整またはトリムされるように構成された電流源を備える。
- ・前記インダクタの飽和インダクタンスが前記限界を超え、かつ、前記限界を50%未満超える。
- ・前記限界は、最大規定DC電流仕様プラス最大交流電流リップル仕様を50%未満超過する。

【0021】

ここに開示されたいくつかの実施形態は、直流 - 直流 (DC - DC) 電力変換器パッケージに関し、この直流 - 直流電力変換器パッケージは、少なくとも1つのプリント基板 (PCB) に埋め込まれた集積回路 (IC) チップであって、ドライバを備える前記ICチップと、前記チップ埋め込みパッケージの外部に位置決めされ、前記チップ埋め込みパッケージの表面に連結されたインダクタと、集積回路間または電源管理バスとを備える。本実施形態は、以下の任意の組み合わせを有し得る。すなわち、

- ・前記集積回路間または電源管理バスは少なくとも1つの電流源に連結され、プロトコルコマンドを提供して前記電流源を調節またはトリムするように構成されている。
- ・前記集積回路間または電源管理バスは少なくとも1つの電流源に連結され、プロトコルコマンドを提供して比較器へ提供される基準値を設定または調節するように構成されている。
- ・前記集積回路間または電源管理バスは、前記DC - DC電力変換器パッケージのオンまたはオフ、前記DC - DC電力変換器パッケージの低電力またはスリープモードの変更、

10

20

30

40

50

前記 D C - D C 電力変換器パッケージの電流設定についての情報の読み出し、前記 D C - D C 電力変換器パッケージについて診断および / または技術情報の読み出し、前記 D C - D C 電力変換器パッケージにより提供される出力電圧の設定または変更、の少なくとも 1 つを実施するための指示を含むプロトコルを通信するように構成されている。

・集積回路間実装品の上に配線層として電源管理プロトコルを実施する。

【 0 0 2 2 】

ここに開示されたいくつかの実施形態は、以下を備える電力変換器を特徴とする。すなわち、プリント基板 (P C B) (前記プリント基板は、下面および上面を有する下部プリント基板 (P C B) 部分と、下面および上面を有する上部プリント基板 (P C B) 部分とを備える) と、前記下部 P C B 部分の前記上面と前記上部 P C B 部分の前記下面との間の埋め込み型回路 (1 つまたは複数のドライバ信号を生成するように構成されたドライバと、前記 1 つまたは複数のドライバ信号により駆動されるように構成された 1 つまたは複数のスイッチとを備える前記埋め込み型回路) と、前記上部 P C B 部分を通して延びる 1 つまたは複数のビアと、前記上部 P C B 部分の前記上面に位置決めされたインダクタとを備え、前記 1 つまたは複数のビアは、前記インダクタおよび前記埋め込み型回路と電氣的に連結され、前記インダクタのフットプリントが前記埋め込み型回路のフットプリントに少なくとも部分的に重なる。本実施形態は、以下の任意の組み合わせを有し得る。すなわち、

・前記電力変換器は、前記電力変換器の入力部と出力部との間の直接的な電氣的接続を絶縁するように構成された絶縁トポロジで構成される。

・前記絶縁トポロジは、フライバックトポロジ、順方向変換器トポロジ、2 トランジスタ順方向、L L C 共振変換器、プッシュプルトポロジ、フルブリッジ、ハイブリッド、P W M 共振変換器、およびハーフブリッジトポロジの少なくとも 1 つを備える。

・前記第 1 インダクタを通る変更電流が前記第 2 インダクタにおける変更電流を誘発するように構成された前記第 1 インダクタおよび前記第 2 インダクタを含む変圧器をさらに備える。

・前記埋め込み型回路と同じパッケージにおける無線通信システムをさらに備える。

・前記電力変換器の出力は、前記無線通信システムにより受信される無線信号に応じて調整されるように構成される。前記インダクタを通る電流リップルをエミュレートする信号を生成するように構成されたランプ波発生器を有するフィードバックシステムをさらに備え、前記フィードバックシステムは、前記無線通信システムにより受信される無線信号に応じてトリムまたは調整されるように構成された電流源を備える。

・前記埋め込み型回路は前記無線通信システムを備える。

・前記電力変換器の出力を調整するための制御信号を受信するように構成された通信インターフェースをさらに備える。

・前記通信インターフェースは電源管理バス (P M B U S) を備える。

・前記通信インターフェースは、集積回路間 (I 2 C) プロトコルを実施するように構成されている。

・前記インダクタを通る電流リップルをエミュレートする信号を生成するように構成されたランプ波発生器を有するフィードバックシステムをさらに備え、前記フィードバックシステムは、前記通信インターフェースを介して受信されるコマンドに応じて前記ランプ波発生器をトリムするように構成されている。

・前記埋め込み型回路は、1 つまたは複数の P W M 信号を生成するように構成されたパルス幅変調器 (P W M) コントローラを備え、前記 P W M コントローラは、前記ドライバと連結され、前記ドライバは、少なくとも一部は前記 P W M 信号に基づいて 1 つまたは複数のドライバ信号を生成するように構成される。

・前記インダクタは、定格電流を有し、前記インダクタは、飽和定格を有し、前記飽和定格は、前記定格電流よりも 5 0 % 未満高い。

・前記インダクタは、定格電流を有し、前記インダクタは、飽和定格を有し、前記飽和定格は、前記定格電流よりも 2 0 % 未満高い。

・前記インダクタを通る電流が前記飽和定格を上回るのを防止するように構成された過電

10

20

30

40

50

流保護回路をさらに備える。

- ・過電流条件の検出に応じて前記１つまたは複数のスイッチの少なくとも１つを開くように構成された過電流保護回路さらに備える。

- ・前記電力変換器は、直流 - 直流（ＤＣ - ＤＣ）電力変換器である。

- ・前記電力変換器は、交流 - 直流（ＡＣ - ＤＣ）電力変換器である。

- ・電流源を有するフィードバックシステムをさらに備え、前記電流源は、前記無線通信システムにより受信される無線信号に少なくとも一部に基づいてトリムまたは調整されるように構成されている。

- ・前記インダクタを通る電流の指標を提供するように構成された過電流保護システムをさらに備え、前記過電流システムは電流源を備え、前記電流源は、前記無線通信システムにより受信される無線信号に少なくとも一部に基づいてトリムまたは調整されるように構成されている。

10

【 0 0 2 3 】

ここに開示されたいくつかの実施形態は、以下を備える品目を特徴とし、すなわち、前記パラグラフの前記電力変換器と、電力を用いる物理作用を実施するように構成された第１システムと、前記第１システムを制御するように構成された電気システムとを備え、前記電力変換器は、前記第１システムおよび前記電気システム的一方または双方に電力を提供するように構成され、前記電気システムは、前記電力変換器の前記埋め込み型回路と同じパッケージにある前記無線通信システムにより受信される無線信号に少なくとも一部は基づいて前記第１システムを制御するように構成されている。いくつかの実施形態において、前記品目はインターネット・オブ・シングス装置である。いくつかの実施形態は、以下を備える電力供給システムを特徴とする。すなわち、複数の電力変換器であって、前記パラグラフの電力変換器にそれぞれ応じた電力変換器と、複数のＰＷＭ信号を生成するように構成された共用パルス幅変調器（ＰＷＭ）コントローラとを備え、前記ＰＷＭコントローラは、前記複数の電力変換器の前記ドライバと連結されて、前記複数のＰＷＭ信号を前記電力変換器の前記対応するドライバへ送り、前記ドライバは、少なくとも一部は前記ＰＷＭ信号に基づいて前記１つまたは複数のドライバ信号を生成するように構成されている。いくつかの実施形態は、電力供給システムを特徴とし、この電力供給システムは、請求項１の電力変換器に係る第１電力変換器と、前記第１電力変換器と並列に連結された第２電力変換器とを備える。前記電力供給システムは、電流平衡のために前記第１電力変換器の出力と前記第２電力変換器の出力とを調節するように構成された制御システムを特徴とし得る。

20

30

【 0 0 2 4 】

ここに開示されたいくつかの実施形態は、以下を備える電力変換器を特徴とする。すなわち、下面および上面を有する下部プリント基板（ＰＣＢ）部分と、下面および上面を有する上部プリント基板（ＰＣＢ）部分とを有するプリント基板（ＰＣＢ）と、入力電圧を受信するように構成された入力ポートと、前記入力電圧とは異なる出力電圧を提供するように構成された出力ポートと、前記下部ＰＣＢ部分の前記上面と前記上部ＰＣＢ部分の前記下面との間の埋め込み型回路であって、前記入力ポートに連結され、前記入力電圧を変化させるように構成された埋め込み型回路と、前記上部ＰＣＢ部分を通して延びるビアと、前記上部ＰＣＢ部分の前記上面に位置決めされたインダクタまたはキャパシタとを備え、前記１つまたは複数のビアは、前記インダクタまたはキャパシタおよび前記埋め込み型回路と電氣的に連結され、前記インダクタまたはキャパシタのフットプリントが前記埋め込み型回路のフットプリントに少なくとも部分的に重なる。本実施形態は、以下の任意の組み合わせを有し得る。すなわち、

40

- ・前記インダクタは、前記上部ＰＣＢ部分の前記上面に位置決めされ、前記１つまたは複数のビアは、前記インダクタおよび前記埋め込み型回路と電氣的に連結され、発生源前記インダクタのフットプリントが前記埋め込み型回路のフットプリントに少なくとも部分的に重なり、前記埋め込み型回路は、１つまたは複数のドライバ信号を生成するように構成されたドライバと、前記１つまたは複数のドライバ信号により駆動されるように構成され

50

た 1 つまたは複数のスイッチとを備える。

- ・前記電力変換器は、直流 - 直流 (D C - D C) 変換装置である。
- ・前記電力変換器は、交流 - 直流 (A C - D C) 変換装置である。
- ・前記第 1 インダクタを通る変更電流が前記第 2 インダクタにおける変更電流を誘発するように構成された前記第 1 インダクタおよび前記第 2 インダクタを含む変圧器をさらに備える。
- ・前記埋め込み型回路は、交流電流 (A C) 入力電圧をパルス D C 電圧に変更するように構成された整流回路を備える。
- ・前記パルス D C 電圧をより安定した D C 電圧に平滑化するように構成された平滑回路を備え、前記平滑回路は、前記上部 P C B 部分の上側の上部に位置決めされたキャパシタまたは前記インダクタを備える。
- ・前記整流回路は、1 つまたは複数のスイッチを備える。
- ・前記整流回路は、ダイオードブリッジを備える。

【 0 0 2 5 】

ここに開示されたいくつかの実施形態は、直流 - 直流 (D C - D C) 電力変換器を特徴とし、この直流 - 直流電力変換器は、下面および上面を有する下部プリント基板 (P C B) 部分と、下面および上面を有する上部プリント基板 (P C B) 部分と、前記下部 P C B 部分の前記上面と前記上部 P C B 部分の前記下面との間の埋め込み型回路とを備え、前記埋め込み型回路は、 P W M 信号を生成するように構成されたパルス幅変調器 (P W M) コントローラと、前記 P W M 信号を受信するように構成され、1 つまたは複数のドライバ信号を生成するように構成されたドライバと、前記 1 つまたは複数のドライバ信号の少なくとも 1 つにより駆動されるように構成された第 1 スwitchと、前記 1 つまたは複数のドライバ信号の少なくとも 1 つにより駆動されるように構成された第 2 スwitchと、前記上部 P C B 部分を通して延びる 1 つまたは複数のビアと、前記上部 P C B 部分の前記上面に位置決めされたインダクタとを備え、前記 1 つまたは複数のビアは、前記インダクタおよび前記埋め込み型回路と電気的に連結され、発生器前記インダクタのフットプリントが前記埋め込み型回路のフットプリントに少なくとも部分的に重なり、前記埋め込み型回路と同じパッケージにおける無線通信システムと、前記無線通信は、前記 P W M コントローラ、または、前記第 1 スwitchの少なくとも 1 つへ信号を提供して前記 D C - D C 変換器の出力に影響を及ぼすように構成されている。

【 0 0 2 6 】

ここに開示されたいくつかの実施形態は、直流 - 直流 (D C - D C) 電力を特徴とし、この直流 - 直流電力は、プリント基板 (P C B) の内側に位置決めされた集積回路を備え、前記集積回路は、ドライバからの第 1 信号により駆動されるように構成された第 1 窒化ガリウム (G a N) スwitchと、前記ドライバからの第 2 信号により駆動されるように構成された第 2 G a N スwitchと、前記集積回路のフットプリントと少なくとも部分的に重なるフットプリントを有するように前記集積回路に位置決めされたインダクタと、前記インダクタを前記 G a N スwitchに電気的に連結するビアとを備える。いくつかの実施形態は以下を含んでいてもよく、すなわち、前記第 1 G a N スwitchが第 1 エンハンスド窒化ガリウム (e G a N) スwitchであり、前記第 2 G a N スwitchが第 2 e G a N スwitchである。

【図面の簡単な説明】

【 0 0 2 7 】

【図 1】図 1 は、チップ埋め込み型 D C - D C 変換器パッケージの例示的回路レベルの回路図を示す。

【図 2】図 2 は、チップ埋め込み型 D C - D C 変換器パッケージの例示的实施形態のパッケージレベルの回路図を示す。

【図 3】図 3 は、例示的チップ埋め込み型 D C - D C 変換器の断面図を示す。

【図 4 A】図 4 A は、積層型インダクタを有する例示的チップ埋め込み型 D C - D C 変換器の斜視図を示す。

10

20

30

40

50

【図 4 B】図 4 B は、積層型インダクタを有する例示的なレンダリングされたチップ埋め込み型 DC - DC 変換器の逆斜視図を示す。

【図 4 C】図 4 C は、埋め込み積層型インダクタを有する例示的チップ埋め込み型 DC - DC 変換器の側面図を示す。

【図 4 D】図 4 D は、埋め込み型インダクタを有する例示的チップ埋め込み型 DC - DC 変換器の側面図を示す。

【図 5】図 5 は、例示的チップ埋め込み型 DC - DC 変換器の透過斜視図 5 0 0 を示す。

【図 6】図 6 は、例示的チップ埋め込み型 DC - DC 変換器の底面図を示す。

【図 7 A】図 7 A は、記憶装置において使用される DC - DC 変換器の一例を示す。

【図 7 B】図 7 B は、記憶装置において使用されるチップ埋め込み型 DC - DC 変換器の一例を示す。

10

【図 8 A】図 8 A は、回路基板における DC - DC 変換器の例示的適用を示す。

【図 8 B】図 8 B は、回路基板におけるチップ埋め込み型 DC - DC 変換器の例示的適用を示す。

【図 9】図 9 は、チップ埋め込み型 DC - DC 変換器を作成し使用するための例示的方法のフローチャートを示す。

【図 1 0】図 1 0 は、チップ埋め込み型 DC - DC 変換器を使用するデュアルバックコンバータ用の例示的デュアルインダクタ設計を示す。

【図 1 1 A】図 1 1 A は、デュアルバックコンバータにおける埋め込み型チップ用の第 1 例示的レイアウト設計を示す。

20

【図 1 1 B】図 1 1 B は、デュアルバックコンバータにおける埋め込み型チップ用第 2 例示的レイアウト設計を示す。

【図 1 1 C】図 1 1 C は、デュアルバックコンバータにおける埋め込み型チップ用第 3 例示的レイアウト設計を示す。

【図 1 1 D】図 1 1 D は、デュアルバックコンバータにおける埋め込み型チップ用第 4 例示的レイアウト設計を示す。

【図 1 2】図 1 2 は、チップ埋め込み型 DC - DC 変換器を含むデュアルバックコンバータの例示的回路レベル回路図を示す。

【図 1 3 A】図 1 3 A は、チップ埋め込み型 DC - DC 変換器を含む DC - DC 変換器の例示的回路レベルの回路図を示す。

30

【図 1 3 B】図 1 3 B は、チップ埋め込み型 DC - DC 変換器を含む DC - DC 変換器の例示的回路レベルの回路図を示す。

【図 1 4】図 1 4 は、外部リップル電圧フィードバック回路を有する例示的チップ埋め込み型 DC - DC 変換器を示す。

【図 1 5】図 1 5 は、時間に対するインダクタ電流 I_L および時間に対する等価直列抵抗電圧 V_{ESR} (リップル電圧とも称する) の例示的グラフを示す。

【図 1 6】図 1 6 は、外部リップル電圧フィードバック回路を有する例示的チップ埋め込み型 DC - DC 変換器を示す。

【図 1 7】図 1 7 は、内部リップル電圧フィードバック回路を有する例示的チップ埋め込み型 DC - DC 変換器を示す。

40

【図 1 8】図 1 8 は、ランブ波発生器の例示的回路レベルの回路図を示す。

【図 1 9】図 1 9 は、DC - DC 変換器を作成し使用するための例示的方法を示す。

【図 2 0】図 2 0 は、絶縁型トポロジを有するチップ埋め込み型 DC - DC 変換器パッケージの例示的回路レベルの回路図を示す。

【図 2 1 A】図 2 1 A は、パッケージにおける無線通信システムを有する例示的 DC - DC 変換器を示す。

【図 2 1 B】図 2 1 B は、パッケージにおける無線通信システムを有する例示的 DC - DC 変換器を示す。

【図 2 1 C】図 2 1 C は、無線通信システムと 2 つの DC - DC 変換器とを備える例示的パッケージを示す。

50

【図 2 1 D】図 2 1 D は、外部無線装置と通信するように構成された例示的な無線利用可能電源を示す。

【図 2 1 E】図 2 1 E は、パッケージにおける無線通信システムを有する例示的 DC - DC 変換器を示す。

【図 2 2】図 2 2 は、例示的インターネット・オブ・シングス (I o T) 装置を示す。

【図 2 3 A】図 2 3 A は、多重 DC - DC 変換器を含む例示的 DC - DC 変換器システムを示す。

【図 2 3 B】図 2 3 B は、多重 DC - DC 変換器を含む例示的 DC - DC 変換器システムを示す。

【図 2 4 A】図 2 4 A は、多重電力段を有する DC - DC 変換器を示す。

10

【図 2 4 B】図 2 4 B は、DC - DC 変換器におけるインダクタの例示的レイアウトを示す。

【図 2 5】図 2 5 は、DC - DC 変換器の例示的側面図を示す。

【図 2 6 A】図 2 6 A は、AC - DC 変換器の例示的ブロック図を示す。

【図 2 6 B】図 2 6 B は、例示的 AC - DC 変換器を示す。

【図 2 6 C】図 2 6 C は、例示的 AC - DC 変換器を示す。

【発明を実施するための形態】

【 0 0 2 8 】

序論

直流 (DC) - 直流 (DC - DC) 変換器は、電子回路の一種である。DC - DC 変換器は、第 1 電圧の入力電力を受信することができ、かつ、第 2 電圧の出力電力を提供することができる。DC - DC 変換器としては、例えば、ブーストコンバータ (入力電圧よりも高い出力電圧を有することができる)、バックコンバータ (入力電圧よりも低い出力電圧を有することができる)、バック - ブーストコンバータ、および種々のその他のトポロジが挙げられる。

20

【 0 0 2 9 】

DC - DC 変換器は、非理想的な構成要素特性により影響を受けるものもある。これらは、ワイヤボンドおよびクワッド・フラット・リード端子なし (Q F N) パッケージ、パワークワッド・フラット・リード端子なし (P Q F N) パッケージ、デュアルフラット・リードなし (D F N) パッケージ、マイクロリードフレーム (M L F) パッケージなどのリードフレームパッケージなどの構成要素により引き起こされる寄生インダクタンス、寄生容量、および / または寄生抵抗を含み得る。さらに、DC - DC 変換器の内部構成要素間の、例えば、ドライバからスイッチへの相互接続も寄生効果に寄与し得る。これらの寄生効果は、DC - DC 変換器の効率および / または切替速度を制限し得る。パッケージは、DC - DC 変換器レベルパッケージのことであってもよい。パッケージは、DC - DC 変換器に含まれる 1 つまたは複数の IC を封止してもよい。パッケージは、DC - DC 変換器における構成要素のための支持および保護を提供してもよく、パッケージは、DC - DC 変換器に接続するための電気接触部を提供してもよい。種々の実施形態において、パッケージは、パッケージ内に備えられた、および / または、外部からパッケージと連結された 1 つまたは複数のインダクタおよび / またはキャパシタを備えていてもよい。

30

40

【 0 0 3 0 】

この開示は、高集積ソリューションの例を含み、高集積ソリューションでは、DC - DC 変換器は、より効率的に切替可能であり、比較的高い周波数で切替可能であり、および / または低減されたパッケージフットプリントを有する向上した性能を提供する。パルス幅変調器コントローラ、ドライバ、および / または 1 つまたは複数のエンハンスメントヒ化ガリウムスイッチ (エンハンスメントモードヒ化ガリウムスイッチおよび e G a N (登録商標) F E T としても知られている) などの多くの DC - DC 構成要素を集積する集積回路チップがパッケージに含まれていてもよい。集積回路は、プリント基板に埋め込みされていてもよく、または、プリント基板間に埋め込みされていてもよい。パッケージは、パッケージフットプリントを低減するために垂直設計のインダクタおよび / またはキャパシタ

50

を含んでいてもよい。ある種の特徴は、比較的高い切替速度および／または比較的高い効率を達成することを阻止してしまう寄生効果を低減することができる。比較的高い切替速度を効率的に達成することにより、インダクタサイズは低減され得る。DC - DC変換器は、比較的高い周波数で動作することができ、より良好な過渡性能を提供することができ、比較的低いリップルを有することができ、より少数のキャパシタを使用することができ、および／または全体のフットプリントを低減することができる。

【0031】

序論を提供するために、ある種の態様、利点、および新規の特徴を紹介した。必ずしも序論のこのような態様、利点、および新規の特徴の全てが任意の特定の実施形態に基づいて達成されるわけではないことが理解される。したがって、1つまたは複数の態様、利点、および新規の特徴は、ここに記載のその他の態様、利点、新規の特徴を必ずしも達成せずに達成されてもよい。全ての態様、利点、および新規の特徴が序論において開示されているわけではないことが分かる。

【0032】

例示的な概略図

図1は、チップ埋め込み型DC - DC変換器パッケージ100の例示的回路レベルの回路図を示す。回路図は、電力入力ポート101と、電源103と、入力キャパシタ105と、アースポート106と、アース107と、電圧出力ポート109と、出力キャパシタ111と、集積回路(IC)チップ113Aと、代替IC113Bと、ドライバ117と、パルス幅変調器(PWM)コントローラ119と、第1電気経路121と、第1スイッチ(例えば、第1エンハンスド窒化ガリウム(eGaN)スイッチ)123と、第2電気経路125と、第2スイッチ(例えば、第2eGaNスイッチ)127と、第3電気経路129と、インダクタ131と、ACバイパスキャパシタ133とを示す。破線135は、スイッチ123、127の代替の別個のパッケージングを示す。スイッチ123、127は、電力スイッチ、スイッチングFET、および／またはスイッチングトランジスタとも称される。この回路図は、電流源137、比較器139、故障論理および／または過電流保護回路141も示す。

【0033】

チップ埋め込み型DC - DC変換器パッケージ100は、電力入力ポート101を介して電源103と連結されてもよく、かつ、入力キャパシタ105を介してアース107とも連結されていてよい。チップ埋め込み型DC - DC変換器パッケージ100は、入力キャパシタ111を介してアース107と連結されていてよい電力入力ポート109も備えていてもよい。チップ埋め込み型DC - DC変換器パッケージ100は、アース107と連結されたアース基準ポート106も備えていてもよい。

【0034】

チップ埋め込み型DC - DC変換器パッケージ100は、埋め込み型集積回路(IC)チップ113Aまたは113Bを含むプリント基板(PCB)を備えていてもよい。ICは、ドライバ117および／またはパルス幅変調器(PWM)コントローラ119を備えていてもよい。例えば、第1電気経路121は、ICを第1eGaNスイッチ123のゲートに連結する。第2電気経路125は、ICを第2eGaNスイッチ127のゲートに連結する。第3電気経路129は、ICを第1eGaNスイッチ123のソース、第2eGaNスイッチ127のドレイン、およびインダクタ131に連結する。インダクタ131は、電圧出力ポート109と連結されていてよい。ACバイパスキャパシタ133は、第1eGaNスイッチ123のドレインから第2eGaNスイッチ127のソースへ連結されてAC信号をアース107に短絡してもよい。

【0035】

図1は、ドライバ117およびPWMコントローラ119を、IC113Aの一部として示すが、種々の実施形態において、ICは、PWMコントローラ119またはドライバ117の一方を含んでいてもよく、一方、PWMコントローラ119およびドライバ117の他方は、個別にIC113Aに連結されている。いくつかの実施形態において、eG

10

20

30

40

50

a Nスイッチ123、127または一对のe Ga Nスイッチ123、127の1つは、各電気経路121、125、および/または129と共にIC113Aに集積されてもよい。IC113Aは、半導体であってもよい。IC113Aは、シリコン、ヒ化ガリウム、窒化ガリウム、e Ga N、または他のIII-V族半導体であってもよい。したがって、任意の集積された構成要素も、IC113Aと同じまたは同様の材料で形成されていてもよい。スイッチ123、127、電気経路121、129、125、ドライバ、117、およびPWMコントローラ119も、IC113Aと同じまたは同様の材料で形成されていてもよい。

【0036】

一对のスイッチ123、127は、モノリシックのe Ga N電界効果トランジスタ(FET)であってもよい。いくつかの実施形態において、一对のスイッチ123、127は、個別の装置であってもよく、2つの独立型e Ga NFETを含む。いくつかの実施形態において、スイッチ123、127は、金属酸化化物電界効果トランジスタ(MOSFET)である。種々の他の複数のまたは種類のスイッチは、種々の他の実施形態において使用されてもよい。複数の実施形態はスイッチ123、127をe Ga Nスイッチとして説明しているが、他の適切な材料を、e Ga Nの代替としてまたはe Ga Nに加えて使用してもよい。

10

【0037】

いくつかの実施形態において、電気経路121、129、125は、銅ピラーなどのビア、配線、および/または低い寄生効果(例えば、低い寄生インダクタンス、低い寄生抵抗、および/または低い寄生容量)を有する他の電気経路によって実施されてもよい。ワイヤボンドは、比較的高い寄生効果(例えば、比較的高い寄生インダクタンス、比較的高い寄生抵抗、および/または比較的高い寄生容量)を有していてもよい。

20

【0038】

電力入力ポート101、アースポート106、および電圧出力ポート109を含むポートは、低い寄生効果(例えば、低い寄生インダクタンス、低い寄生抵抗、および/または低い寄生容量)を有するパッド、ピン、または他の電気導体として実施されていてもよい。ポートは、マザーボード、PCB、などの別の装置における配線と連結されるように設計されていてもよい。

【0039】

30

多くの変形例が可能である。いくつかの実施形態において、バイパスキャパシタ133は省略されていてもよい。いくつかの実施形態は、異なるインダクタ、キャパシタ、磁石、および/または共振構造を特徴としてもよい。図1の例示的な回路図に示す種々の構成要素は、DC-DC変換器を形成するが、DC-DC変換器は、他の変形例を有していてもよい。ここに開示される教示は、他の変形例のDC-DC変換器に拡大し得ることが分かる。

【0040】

例えば、DC-DC変換器110は、電力信号を電力入力ポート101を介して電源103から受信し得る。電力信号は、ノイズの在る交流電流(AC)信号構成要素をフィルタするために減結合キャパシタとして作用し得るシャント入力キャパシタ105を通してフィルタリングされ得る。電力信号は、一对のスイッチ123、127の第1スイッチ123のドレインに提供される。

40

【0041】

ドライバ117は、電気経路121を介して第1制御信号を第1スイッチ(例えば、e Ga Nスイッチ)123のゲートへ提供する。また、ドライバは、電気経路125を介して第2制御信号を第2スイッチ(例えば、e Ga Nスイッチ)127のゲートへ提供する。制御信号を用いて、ドライバは、スイッチ123、127を交互にオンおよびオフすることができる。ドライバは、第1スイッチ123のオン/オフ状態は第2スイッチ127のオン/オフ状態の逆であるように信号を制御してもよい。制御信号のオン/オフデューティサイクルは、PWMコントローラ119によって設定されてもよい。PWMコントロ

50

ーラ 119 は、ドライバに提供される PWM 信号を介してパルス幅または周期を制御してもよい。

【0042】

スイッチ 123、127、IC 113A（例えば、PWM コントローラ 119 および / またはドライバ 117 を含む）、および、インダクタ 131 は、非絶縁同期電力変換器または電力段の一部を形成するように配置されてもよい。ドライバ 117 が第 1 スwitch 123 を駆動してオンにし、第 2 スwitch 127 を駆動してオフにする場合、電力は、電源 103 からインダクタ 131 および / またはキャパシタ 111 などのエネルギー蓄積回路に提供されてもよく、電圧出力ポート 109 における DC 出力電圧を上昇させる。ドライバ 117 が第 1 スwitch 123 を駆動してオフし、第 2 スwitch 127 を駆動してオンする一方で、エネルギー蓄積回路からの電力は、第 2 スwitch 127 を通ってアース 107 へ流れてもよく、電圧出力ポート 109 における DC 出力電圧を低減させる。したがって、スイッチ 123、127 のペア 123 は、迅速に切り替えられて電圧出力ポート 109 における DC 出力電圧を制御する。インダクタ 131 およびキャパシタ 111 も、DC 電圧を制御することを補助する共振フィルタとして作用する。

10

【0043】

比較器 139 は、第 2 スwitch 127 のドレインに連結された第 1 入力部を有する。比較器 139 は、第 2 スwitch 127 のソースに連結された第 2 入力部を有する。したがって、比較器 139 は、第 2 スwitch 127 の両端に連結されてもよい。いくつかの実施形態において、比較器 139 は、第 1 入力部としての反転端子を有していてもよい。比較器 139 の第 1 入力部は、電流源 137 とともに連結されていてもよい。I2C および / または PMBUS（図 2 に関連してさらに説明される）は、電流源 137 の出力電流をトリムおよび / または調節するために使用されてもよい。したがって、過電流限度は、設定および / または調節され得る。比較器 139 の出力は、故障論理および過電流保護（OCP）回路 141 に提供されてもよい。

20

【0044】

故障論理および OCP 回路 141 と共に比較器 139 は、スイッチ 127 がオンである場合にドレインソース抵抗 R_{ds} を検知するように構成されている。 R_{ds} により引き起こされるスイッチ 127 の両端の電圧降下は、電流源 137 をトリムまたは調節することにより調節され得る基準値と比較される。比較器 139 の出力は、過電流条件が生じるとトリップする可能性がある。過電流保護回路 141 は、過電流条件が検出され故障モードになると、スイッチ 123、127 および / またはドライバをオフしてもよい。種々の実施形態において、OCP 回路は、スイッチ 123、127 のゲートに直接連結されて、スイッチをオフしてもよく、1 つまたは複数の代替のエネルギー経路（図示せず）を短絡してエネルギーを放出してもよく、過電流条件にตอบสนองして PWM コントローラ 119 の出力に影響を及ぼし、および / または、過電流条件にตอบสนองしてドライバ 117 の出力に影響を及ぼしてもよい。故障モードにおいて、システムは、スイッチ 123、127 および / またはドライバを短時間オンにすることにより回復を周期的に試みてもよく、過電流条件の検出を試みてもよく、過電流条件が依然として継続するならば、スイッチ 123、127 および / またはドライバ 117 をオフし、回復を再び試みる前に一定の期間待機する。

30

40

【0045】

過電流条件は、インダクタ飽和の結果として起こり得る場合もある。インダクタ 131 などのインダクタは、長すぎる期間に多すぎる電流がインダクタへ提供されると、飽和し、その磁気特性を失う可能性がある。このような場合、インダクタのインダクタンスは、10%、30%、またはそれ以上低下する。完全に飽和したインダクタは、配線として効果的に作用することができ、回路において潜在的な短絡を作成する。飽和中にインダクタの実行抵抗は、降下する可能性があり、出力電流を仕様を上回って潜在的に危険なレベルまで上昇させる。回路の LC 共振は、インダクタがエネルギーを効果的に格納しなくなる場合も影響される可能性があり、そのため、過電圧および / または電圧条件が起こり得る。

【0046】

50

インダクタ 131 は、AC リップルと同様に負荷電流（DC 出力電流）を許容するように選択されてもよい。したがって、インダクタ 131 の飽和電流限度は、特定の DC 出力電流プラス最大 AC リップルを超過するように選択されてもよい。例えば、チップ埋め込み型 DC - DC 変換器が 10 A の DC 電流と + / - 5 A のリップルとを生成する場合、最大合計電流は 15 A であり、インダクタ飽和限度は、15 A を上回ることになる。比較的高いインダクタンスを有するインダクタは、比較的高い飽和限度を有していてもよく、サイズが比較的大きくてもよい。

【0047】

いくつかの設計では、過電流保護限度の決定およびインダクタサイズの決定が互いに独立して行われることがあり、一方または他方がオーバースペックになっている可能性がある。これは、例えば、製造者により作成された DC - DC 変換器に対して、第 2 者がインダクタを選択し連結する場合に起こり得る。いくつかの場合には、第 2 者は、十分な注意の範囲外でインダクタをオーバースペックにしてしまうことがあり、例えば、5 A の AC 電流、10 A の DC 電流、および 100 % の DC 過電流を許容することで、このようなインダクタは、25 A 以上の飽和限度を有するように選択される。いくつかの場合には、第 2 者は、OCP 限度を知ら無いことがあり、そのため、インダクタが飽和しないように、インダクタンスおよびサイズを比較的大きくするためにインダクタをオーバースペックにすることに頼る場合がある。または、いくつかの場合には、第 2 ユーザーは、高すぎる過電流保護限度に比較的小さいインダクタを使用することがあり、そのため、最小サイズと必要以上に大きいインダクタンスとを有するインダクタを使用する。いくつかの場合には、製造者は高すぎるまたは低すぎる過電流限度を設定することがある。ここに開示された DC - DC 変換器のいくつかの実施形態は、調整可能な過電流限度を有していてもよい。ここに開示された DC - DC 変換器のいくつかの実施形態は、過電流保護回路とインダクタとの双方を含んでいてもよく、過電流限度は、インダクタの少なくともサイズに基づいて決定され、過電流限度は、インダクタの飽和限度と等しい、および / または、飽和限度よりも低いように設定されてもよい。ここに開示された DC - DC 変換器のいくつかの実施形態は、過電流保護回路とインダクタとの双方を含んでいてもよく、インダクタのサイズは、少なくとも一部は過電流限度に基づいて、インダクタの飽和限度が過電流限度に等しいか、または、過電流限度を、50 % 以下、40 % 以下、30 % 以下、20 % 以下、10 % 以下、またはそれらの間の任意の値または、これらの値のいずれかにより規定される範囲等の狭い幅だけ上回るように選択される。ここに開示された DC - DC 変換器のいくつかの実施形態は、90 % 以下の DC 過電流、75 % 以下の DC 過電流、50 % 以下の DC 過電流、50 % 以下の DC 過電流、40 % 以下の DC 過電流、30 % 以下の DC 過電流、20 % 以下の DC 過電流、10 % 以下の DC 過電流、またはこれらの間の任意の値、または、これらの値の何れかにより規定される範囲など、予測される最大 AC 電流プラス予測される DC 電流の 2 倍よりも少ないように設定された過電流限度を有していてもよい。いくつかの実施形態において、単独の設計者が、構成要素を提供でき、インダクタおよびその飽和限度と同様に、OCP 回路および限度の双方のために値を選択してもよい。したがって、いくつかの実施形態において、DC - DC 変換器は、比較的低いフットプリント、比較的低いインダクタ直流抵抗、および上昇された効率を有しつつ、インダクタが飽和に達することなく動作し得る。

【0048】

パッケージング

図 2 は、チップ埋め込み型 DC - DC 変換器パッケージ 100 の実施形態のパッケージレベルの回路図を示す。チップ埋め込み型 DC - DC 変換器パッケージは、入力ポート 101、アースポート 106、および出力ポート 109 を備えていてもよい。図 1 に関連して説明したように、電力入力ポート 101 は、電源 103 と、アースに連結された入力キャパシタ 105 などにより連結されていてもよい。電圧出力ポート 109 は、DC 出力電圧をロード 201 に連結された負荷へ、アース 107 と連結された出力キャパシタ 111 などによって供給してもよい。イネーブルポート 205 は、信号を受信して DC - DC 変

換器をイネーブルするように構成されていてもよい。テストポート 203 は、装置の状態を確認するために使用されてもよい。いくつかの実施形態において、集積回路間 (I2C) および / または電源管理バス (PMBUS) は、チップ埋め込み型 DC - DC 変換器パッケージ 100 への通信経路を提供する。

【0049】

パッケージ 100 のフットプリントは、DC - DC 変換器の全ての構成要素を含んでいてもよい。いくつかの実施形態において、パッケージ 100 のフットプリントは、IC 113A または 113B およびインダクタ 131 を、例えば、外部インダクタを追加せずにパッケージが DC - DC 変換器として動作し得るように備える。いくつかの実施形態において、例えば、外部キャパシタを追加せずにこのようなパッケージが DC - DC 変換器として動作し得るように、キャパシタ 105、111、および / または 133 の少なくとも 1 つまたは複数もパッケージフットプリント内に含まれていてもよい。

10

【0050】

いくつかの実施形態において、I2C および / または PMBUS は、I2C および / または PMBUS プロトコル通信を受信するために使用されて、チップ埋め込み型 DC - DC 変換器パッケージ 100 のオンまたはオフし、前記 DC - DC 電力変換器パッケージ 100 の低電力またはスリープモードの変更、前記 DC - DC 変換装置パッケージ 100 の電流設定についての情報の読み出し、前記 DC - DC 変換装置パッケージ 100 について診断および / または技術情報の読み出し、DC - DC 変換器パッケージ 100 により提供される出力電圧の (例えば、図 16 および図 17 に関連して説明されるデジタル - アナログコントローラ「DAC」へ提供されるデジタル信号を変更することによる) 変更または設定、ランプ波発生器 (例えば、図 17 のランプ波発生器) の振幅または周波数などの特性のトリム、1 つまたは複数の電流源 (例えば、図 18 の電流源) のトリム、その他の機能、の 1 つまたは複数を行ってもよい。いくつかの実施形態において、PMBUS プロトコルは、I2C 実装品の上に配線層として実施されている。

20

【0051】

集積およびチップ埋め込み型設計

DC - DC 変換器は、比較的高く集積されていてもよく、比較的高い周波数で切り替わってもよく、他の DC - DC 変換器と比べて改善された性能を提供することができる。いくつかの設計では、寄生効果防止は、仮にあったとしても、DC - DC 変換器が比較的高い周波数 (比較的高い切替速度) で効率的に動作することを防止することができる。DC - DC 変換器の複数の設計は、寄生効果が低下された追加の設計と共にここで開示されている。

30

【0052】

いくつかの DC - DC 変換器パッケージは、ワイヤボンドおよび / またはリードフレームパッケージを備える。一例 $1\text{ m}\Omega$ 、1 mm の長さのボンドワイヤは、0.7 nH の寄生インダクタンス、0.08 pF の寄生容量、および 140 m の寄生抵抗を有していてもよい。同様のまたはより高い寄生抵抗は、ワイヤボンドおよびクワッド・フラット・リード端子なし (QFN) パッケージ、パワークワッド・フラット・リード端子なし (PQFN) パッケージ、デュアルフラット・リードなし (DFN) パッケージ、マイクロリードフレーム (MLF) パッケージなどのリードフレームパッケージから生じ得る。ここに開示される DC - DC 変換器のいくつかの実施形態は、寄生効果を低減するために、ワイヤボンドおよび / またはリードフレームの使用をまとめて制限または回避することができる。ビア、配線、バンプ、および / またはバンプパッドは、代替として、パッケージの内側に使用されてもよい。

40

【0053】

いくつかの DC - DC 変換器パッケージは、インダクタもキャパシタも備えていない。このようなパッケージは、ユーザーにキャパシタおよびインダクタのための特定値の選択の柔軟性を提供し、これらの構成要素の品質を制御する。DC - DC 変換器パッケージ、インダクタ、およびキャパシタは、マザーボードまたは別個の PCB に表面実装されてい

50

てもよく、マザーボードまたは別個のPCBに亘るワイヤボンダまたは長い配線と一緒に（例えば、図7Aに示すように）連結されている。しかしながら、DC-DC変換器パッケージを外部インダクタまたはキャパシタと連結することは寄生効果を導入し得る。寄生効果は、インダクタと負荷との間に同様に導入される可能性がある。ここに開示されるDC-DC変換器のいくつかの実施形態は、インダクタまたはキャパシタをDC-DC変換器の他の構成要素と同じパッケージに集積することにより、インダクタまたはキャパシタに対する連結の寄生効果を低減することができる。ここに開示されたいくつかの実施形態において、インダクタまたはキャパシタを連結する電気経路は、ワイヤボンダの代わりにビアおよび/または配線と共に実施されてもよい。ここに開示されたいくつかの実施形態において、1つまたは複数のインダクタまたはキャパシタを連結する電気経路は、マザーボードまたは別個のPCB（例えば、図3および図7Bに示すように）における配線を含む代わりに、DC-DC変換器のPCBに位置するビアおよび/または配線を含んでいてもよい。ここに開示されたいくつかの実施形態において、PWMコントローラ、ドライバ、1つまたは複数のインダクタ、1つまたは複数のキャパシタ、および/または1つまたは複数のスイッチの任意の組み合わせは、同じパッケージに含まれていてもよい。

10

【0054】

いくつかの設計では、寄生効果は、構成要素の相互接続の結果として生じ得る。例えば、図1に関して、1つの集積回路113Aにおけるドライバ117は、スイッチ123、127を含む別個の構成要素電子135と連結し得る。集積回路113Aおよび別個の構成要素電子135は、PCBに含まれていてもよい。ドライバとスイッチ123、127との間の電気経路121、129、125は、PCB上の配線を用いて実施されてもよいが、PCB上の配線は、集積回路内の電気経路よりも高い寄生効果を有し得る。ここに開示されるDC-DC変換器のいくつかの実施形態は、スイッチ123、127、およびドライバ117をそれらの相互接続と共に同じIC113Bに集積することによって、ドライバとスイッチとの間の相互接続の寄生効果を低減し得る。ここに開示されたいくつかの実施形態において、PWMコントローラ、ドライバ、およびスイッチは、同じIC113Bに全て含まれている。いくつかの実施形態において、1つまたは複数のキャパシタも、同じIC113Bに含まれていてもよい。

20

【0055】

いくつかの設計では、MOSFETスイッチを使用することができる。しかしながら、MOSFETスイッチは、比較的高い切替速度ではあまり効率的でないこともある。ここに開示されたいくつかの実施形態において、スイッチ123、127は、eGaNスイッチであってもよい。eGaNスイッチは、MOSFETスイッチと比べてより効率的かつより高い速度で切替可能である。

30

【0056】

ここに記載の技術の相乗効果が考えられる。寄生容量および/またはインダクタンス効果は、DC-DC変換器における最大切替速度を制限し得る。その理由は、寄生効果は、格納されることになる不都合なエネルギーを引き起こす可能性があり、エネルギーの充電および放電に影響し、それにより、DC電圧規制に影響するためである。寄生効果は、スイッチをゆっくりとオンまたはオフにすることもあり得る。いくつかの実施形態において、ここに記載の技術の組み合わせは、DC-DC変換器性能における十分な程度の改善により低減されることになる寄生効果を引き起こし得る。DC-DC変換器の構造、サイズ、性能に関連する追加の相乗効果は、詳細な開示の後の部分においても検討される。

40

【0057】

いくつかの他のDC-DC変換器と比べ、ここに開示されたいくつかの実施形態は、約40本のボンダワイヤを除去し、このことは、約20m分の寄生効果を低減することができる。10nH以上分のパッケージ漏れインダクタンス（寄生インダクタンス）も低減することができる。これらの寄生効果の除去は、高速切替（例えば、eGaNスイッチ）の利益を実現することを補助し得る。

【0058】

50

電力スイッチについての性能指数は、数式 1 に基づいて決定され得る。

【数 1】

$$FOM = R_{DS(ON)} \times Q_G \quad \text{数式 1}$$

ただし、FOM は性能指数、 $R_{DS(ON)}$ は、スイッチのオン抵抗、および Q_G はスイッチのゲート電荷である。ゲート電荷 Q_G は、寄生インダクタンスによって影響され得る。寄生インダクタンスを低減することは、比較的低い FOM、通常は達成することが困難な設計改善という結果になり得る。

【0059】

全体の利点の全てではないがいくつかは、十分な寄生効果低減と構成要素選択の同時の組み合わせによってのみ実現されることがさらに分かる。例えば、寄生効果を低減することのいくつかの利点は、MOSFET を使用する場合、いくつかの条件下では実現されない場合もある。これは、切替速度をより高くできるように十分なレベルまで寄生効果を低減できるかもしれないが、MOSFET 設計がより高い速度での効率的な切替を許容しない場合もあるためである。同様に、DC-DC 変換器における eGaN スwitch (または他のより高速かつ典型的にはより高コストのスイッチ) の完全な切替性能が寄生効果によって制限される可能性がある。完全な切替性能は、1 MHz 以上、3 MHz 以上、4 MHz 以上、5 MHz 以上、7 MHz 以上、10 MHz 以上などのメガヘルツ範囲における比較的高い周波数でより効率的に切り替えることを含んでいてもよい。いくつかの例では、15 MHz までの切替速度を達成でき、これらの特定された範囲外の切替速度は、いくつかの実施において使用され得る。

【0060】

したがって、寄生効果を低減するために限定された技術をテストするエンジニアは、インパクトのあるレベルへ寄生効果を低下させない可能性がある。寄生低減技術の組み合わせをテストするエンジニアは、切替速度が MOSFET により限定される場合、より顕著なゲインを達成しない場合がある。DC-DC 変換器における寄生効果に最初に気付かず、対処せずに eGaN スwitch をテストするエンジニアは、eGaN スwitch を使用する切替速度利点に気付かない場合があり、特に、eGaN スwitch は MOSFET スwitch よりもコストがかかるからである。さらに、切替速度を、他の変数に応じて、特に、1、2、3、5、7 または 10 MHz 以上に上昇することは、効率がより高い切替速度で低減する傾向があるという従来の知識に反する。

【0061】

詳細な開示の集積およびチップ埋め込み型設計の項目は、寄生効果を低減および / または比較的高速の切替速度の達成のための種々の実施形態を検討する。いくつかの実施形態は、特徴の組み合わせを含むが、全ての特征よりも少ない特徴を有する実施形態は、それ自体の権利において理解される。

【0062】

物理的構造図

図 3 は、例示的チップ埋め込み型 DC-DC 変換器の断面図 300 を示す。図 300 は、絶縁体 301、コンダクタ (例えば、金属) 303、バンプまたはパッド 304、コンダクタマイクロビア 305、第 1 PCB 層 307、導電性メッキ 309、PCB コア 311、配線 313、埋め込み型 IC チップ 315、第 2 PCB 層 317、インダクタ 321、およびキャパシタ 323 を備える。

【0063】

埋め込み型 IC チップ 315 は、PCB コア 311 に埋め込みされていてもよい。種々の実施形態において、IC チップ 315 は PCB の一層、または、PCB の 2 以上の層の

間、または、下部 P C B と上部 P C B との間に埋め込みされていてもよい。埋め込み型 I C チップ 3 1 5 は、例えば図 1 に関連してここで検討したように、P W M コントローラ、ドライバ、および / または 1 つまたは複数のスイッチ（例えば、e G a N スイッチ）を備えていてもよい。埋め込み型 I C チップ 3 1 5 は、D C - D C 変換器構造において、複数のビア 3 0 5 および / または配線 3 1 3 を介してインダクタ 3 2 1 およびキャパシタ 3 2 3 と連結されていてもよい。

【 0 0 6 4 】

絶縁体 3 0 1 は、例えば、半田マスク、モールド、アンダーフィルなどを備えていてもよい。P C B の層 3 0 7、3 1 7 は、P C B 基板、積層、樹脂、エポキシ、絶縁体などであってもよい。図 3 に示す図 3 0 0 において、P C B コア 3 1 1 はフィラー、積層、絶縁モールド化合物、または基板などであってもよい。導体（例えば、金属）3 0 3、ビア 3 0 5、および配線 3 1 3 は、銅、アルミニウム、金などの様々な種類の金属または導電性材料であってもよい。ビアは、メッキされたビアとして示されているが、いくつかの実施形態は、ピラーまたは他のピラーを使用してもよい。種々の実施形態は、金属の種類および層を増減して使用し得る。

【 0 0 6 5 】

いくつかの実施形態において、I C チップ 3 1 5 は、フリップチップ実装されていてもよい。種々の実施形態において、I C チップ 3 1 5 は、I C チップ 3 1 5 上の接続がインダクタ 3 2 1 および / またはキャパシタ 3 2 3 に対向し得るように、または、インダクタ 3 2 1 および / またはキャパシタ 3 2 3 の反対側を向くように、フェイスアップまたはフェイスダウンであってもよい。I C チップ 3 1 5 上の接続が、インダクタ 3 2 1 および / またはキャパシタ 3 2 3 の反対側を向く場合、インダクタ 3 2 1 および / またはキャパシタ 3 2 3 は、ビア 3 0 5 および / または配線 3 1 3 によって I C チップ 3 1 5 の遠位端と連結されてもよい。

【 0 0 6 6 】

図 3 は、ドライバおよびスイッチを含み得る単一の I C チップ 3 1 5 を示すが、いくつかの実施形態において、スイッチ（例えば、モノリシックの e G a N スイッチ）は I C チップ 3 1 5 とは別個の P C B にチップ埋め込まれたチップであってもよく、チップ埋め込み型 I C チップ 3 1 5 におけるドライバによって相互接続されていてもよい。ビア、パッド、および / または配線は、D C - D C 変換器の種々の構成要素を連結することができ、2 つのダイはフェイスダウンまたはフェイスアップであってもよい。インダクタまたは他の磁気は、最上層内または最上層上に配置されてもよく、バックコンバータにおける完全なハーフブリッジ組み合わせ、または、ハーフブリッジ回路図を用いる任意の他の構成を作成してもよい。

【 0 0 6 7 】

I C チップ 3 1 5 は、ビア 3 0 5 および配線 3 1 3 の双方によってインダクタ 3 2 1 と連結されたものを示したが、いくつかの実施形態において、I C チップ 3 1 5 は、ビア 3 0 5 または配線 3 1 3 のどちらかでインダクタ 3 2 1 および / またはキャパシタ 3 2 3 と連結されていてもよい。種々の実施形態において、P C B 組立品は、図 3 に示すよりも多くの、または、よりも少ない P C B 層を有していてもよく、I C チップ 3 1 5 は、単一層に、または、複数層の P C B 間に埋め込みされていてもよい。種々の実施形態において、層 3 0 7、3 1 7 は、1 つの P C B または別個の複数の P C B の複数の層であってもよい。P C B の底に露出した金属 3 0 3 は、入力電源、アース、および / または負荷と連結するための入力 / 出力パッドを提供し得る。

【 0 0 6 8 】

インダクタ 3 2 1 および / またはキャパシタ 3 2 3 の一部は、I C チップ 3 1 5 に積層されていてもよい。いくつかの実施形態において、インダクタ 3 2 1 および / またはキャパシタ 3 2 3 は、I C チップ 3 1 5 に全体的に積層されていてもよい。インダクタ 3 2 1 および I C チップ 3 1 5 は、D C - D C 変換器パッケージにおいて大きい方の構成要素になる傾向がある。いくつかの実施形態において、インダクタ 3 2 1 または I C チップ 3 1

10

20

30

40

50

5の小さい方は、インダクタ321またはICチップ315の大きい方のフットプリント範囲内に積層されてもよい。スイッチおよびドライバの双方を含む単一のICチップ315が図3に示されているが、種々の実施形態において、インダクタ321および/またはキャパシタ323は、単一のICチップ315とは別個の構成要素に少なくとも部分的に重なってもよい。例えば、インダクタ321は、1つまたは複数のスイッチ、PWMコントローラ、および/またはドライバなどに重なっていてもよい。

【0069】

インダクタ321の位置は、DC-DC変換器のより良好な熱性能に寄与し得る。インダクタ321を最上部に設けることにより、インダクタ321は、周囲空気により冷却され得る。最上部に実装されたインダクタ321により、インダクタ321について種々のサイズまたは形状も(例えば、インダクタ321がPCBの寸法により制約されないように)使用できるようになる。

【0070】

図4Aは、積層型インダクタ321を有する例示的チップ埋め込み型DC-DC変換器の斜視図400を示す。インダクタ321は、PCBの層317、307間のコア311に埋め込まれたICチップ(不可視)上に積層されてもよい。インダクタ321は、少なくとも部分的に、金属接点401を介してPCBと連結されてもよい。いくつかの実施形態において、1つまたは複数のキャパシタ323(不可視)は、PBC層317と連結されていてもよい。

【0071】

図4Bは、積層型インダクタ321を有する例示的なレンダリングされたチップ埋め込み型DC-DC変換器の逆斜視図425を示す。インダクタ321は、PCBの層317、307間に埋め込まれたICチップ(不可視)上に積層されてもよい。インダクタ321は、少なくとも部分的に、金属配線313を介してPCBと連結されてもよい。1つまたは複数のキャパシタ323A、323Bは、PBC層317と連結されていてもよい。1つまたは複数のキャパシタ323A、323Bは、配線313によってインダクタ321とも連結されていてもよい。

【0072】

いくつかの実施形態において、切替周波数が上昇するにつれて、インダクタが小さくなり得る。さらに、いくつかの材料および薄膜技術などの技術は、インダクタのサイズも低減することができる。したがって、いくつかの実施形態において、インダクタは、例えばICの上方に、または、ICに並行してPCBに埋め込みされていてもよい。このような構造はさらなる集積を提供し、入力および出力キャパシタなどの他の周辺の構成要素のために、PCB実装表面上などの利用可能な空間量を増大させる。

【0073】

図4Cは、埋め込み積層型インダクタを有する例示的チップ埋め込み型DC-DC変換器の側面図450を示す。第1層451は、例えば、パッケージング層またはPCB層でもよい。第2層453は、第2層453内に埋め込まれたインダクタを備えるPCB層であってもよい。第3層455は、第3層内に埋め込まれた回路(例えば、IC)を含むPCB層であってもよい。回路(例えば、IC)は、PWMコントローラ、ドライバ、および/またはスイッチ(例えば、FET)を備えていてもよい。第4層457は、例えば、パッケージング層またはPCB層でもよい。図4Cにおいて、インダクタは、少なくとも一部が、回路(例えば、IC)に重なっていてもよくまたは、側方へずれていてもよい。インダクタは、ボンドワイヤを使用せずにビアおよび/または配線によりICと連結されてもよい。

【0074】

図4Dは、埋め込み型インダクタを有する例示的チップ埋め込み型DC-DC変換器の側面図475を示す。層451、453、455、および457は、図4Cについて説明されたものと同じまたは同様であってもよい。図4Dにおいて、層455は、回路(例えば、IC)、および他の回路(例えば、IC)の他にインダクタを含んでいてもよい。I

10

20

30

40

50

Cは、配線によってインダクタと連結されていてもよい。層453は、埋め込み型キャパシタを備えていてもよい。いくつかの実施形態において、1つまたは複数の埋め込み型キャパシタは、PCBに埋め込みされていてもよく、埋め込み型キャパシタは、1つまたは複数の埋め込み型キャパシタのフットプリントが回路（例えば、IC）および/またはインダクタのフットプリントに重なるように実装されていてもよい。いくつかの実施形態において、1つまたは複数の埋め込み型キャパシタは、埋め込み型回路（例えば、IC）および/または埋め込み型インダクタと共に、同じ層455に含まれていてもよい。いくつかの実施形態において、キャパシタは、層453に表面実装されていてもよい。いくつかの実施形態において、層453は省略されていてもよい。いくつかの実施形態において、キャパシタは、PCB（例えば、図3に示すキャパシタ323など）の外側に実装されてもよい。多くの変形例が可能である。PWMコントローラ、ドライバ、および/またはスイッチの任意の組み合わせを含む回路（例えば、1つまたは複数のIC）は、1つまたは複数のインダクタおよび/または1つまたは複数のキャパシタのいずれかまたは双方と同じ層に在ってもよい。ICは、eGANICであってもよい。モノリシックのeGANICは、PWMコントローラ、ドライバ、および1つまたは複数のスイッチの任意の組み合わせを含んでいてもよい。いくつかの実施形態においては、1つまたは複数のキャパシタおよび/または1つまたは複数のインダクタは、1つまたは複数のPWMコントローラ、ドライバ、および/または1つまたは複数のスイッチと共にIC（例えば、eGANIC）に含まれていてもよい。1つまたは複数のインダクタ、1つまたは複数のキャパシタ、または両方は、回路（例えば、IC）の上方または下方などの、PCBに埋め込まれた別個の層に設けられていてもよい。いくつかの実施形態において、1つまたは複数のインダクタは、回路（例えば、IC）の第1面に在ってもよく、1つまたは複数のキャパシタは、回路（例えば、IC）の反対側の第2面に在ってもよい。いくつかの実施形態において、1つまたは複数のインダクタおよび1つまたは複数のキャパシタは、PCBの異なる層に埋め込みされていてもよいが、回路（例えば、IC）の同じ側に在ってもよい。1つまたは複数のキャパシタおよび/または1つまたは複数のインダクタのいずれかまたは両方は、（例えば、図3に示すように）PCBの外側に設けられていてもよい。いくつかの実施形態において、1つまたは複数のPWMコントローラ、ドライバ、および1つまたは複数のスイッチは、PCBに埋め込まれた異なる層に在ってもよい。いくつかの実施形態において、PWMコントローラおよびドライバは、別個のIC（例えば、eGANIC）に在ってもよい。PCBにおける異なる層に埋め込まれた構成要素は、少なくとも部分的にもしくは完全に重なるように、または、重ならないように配向されている。ここに開示された任意のeGAN実施形態は、代替として、デプレッションモードGAN、eGANおよび/またはこれらの任意の組み合わせを含んでいてもよいGAN実施形態として実施されてもよい。

【0075】

図5は、例示的チップ埋め込み型DC-DC変換器の透過斜視図500を示す。図5は、図4Aおよび図4Bに示すものと同じ例示的チップ埋め込み型DC-DC変換器を示すが、構成要素が不明瞭になるため、インダクタ321、キャパシタ323、またはコア311無しで示す。ビア305は、配線313および/またはパッド303を連結することができる。

【0076】

図6は、例示的チップ埋め込み型DC-DC変換器の底面図を600示す。図6は、図5に示すものと同じ例示的チップ埋め込み型DC-DC変換器を示す。絶縁体301のエリア間の露出された金属303のパッドは、供給電圧、アース、および/または電圧出力のための電気的な接点を提供する。ビア305を示す。しかしながら、いくつかの実施形態において、ビアは、露出された金属303に亘って可視的に延びていない。

【0077】

低減されたフットプリント

ここに記載の物理的構造および他の技術は、DC-DC変換器のフットプリントを低減

10

20

30

40

50

するために使用されてもよい。いくつかの実施形態において、フットプリントは、約 70 % 低減されてもよい。積層された構成要素、より高い切替速度を有するより小さいインダクタの使用、および構成要素の単一のパッケージは全て、低減されたフットプリントに寄与し得る。

【0078】

先述のように、いくつかの DC - DC 変換器パッケージは、インダクタもキャパシタも備えておらず、いくつかの DC - DC 変換器は、ドライバ、PWM コントローラ、および / または IC チップの傍らに実装されたインダクタを備えていてもよい。このようなパッケージは、ユーザーにキャパシタおよび / またはインダクタのための特定値の選択これらの構成要素の品質の制御の柔軟性を提供してもよい。しかしながら、構成要素を互いに並べる代わりに積層する構造に配置することで、DC - DC 変換器のフットプリントを低減することができる。ここに開示されたいくつかの実施形態は、IC チップ上に全体または一部が垂直に積層されたインダクタを特徴とする。ここに開示されたいくつかの実施形態は、IC チップ上に全体または一部が垂直に積層されたキャパシタを特徴とする。インダクタおよび / またはキャパシタを積層することで、DC - DC 変換器のフットプリントを低減することができる。積層された構成要素は、ビアを介して（例えば、IC チップと）電氣的に連結されてもよく、これにより、上記のような寄生効果を低減することができる。ここに開示されたいくつかの実施形態は、ユーザーによって個々の構成要素が選択され、配置され、実装される必要が無いように設計の単純化を提供し得る。単一のパッケージ DC - DC 変換器は、外部キャパシタまたはインダクタを構成せずに使用され得る。さらに、いくつかの実施形態は、インダクタのサイズに妥協することなく、インダクタの性能に妥協することなく、および / または、カスタムメイドのインダクタを必要とすることなく、インダクタをパッケージに集積し得る。

【0079】

上述のように、寄生効果を低減することができ、DC - DC 変換器の切替速度を効率的に上昇させることができる。DC - DC 変換器のインダクタンスは、数式 2 に基づいて決定され得る。

【数 2】

$$L = \frac{(V_{in} - V_o) \times V_o}{2\Delta i_L \times F_s \times V_{in}} \quad \text{数式 2}$$

ただし、L はインダクタンス、 V_{in} は入力電圧、 V_o は出力電圧、 I_L はインダクタリプル電流、 F_s は切替周波数である。なお、インダクタンスは、切替速度が上昇するにつれて上昇する。したがって、低減された寄生効果および比較的高速の 1 つまたは複数のスイッチ（例えば、eGaN スイッチ）により、DC - DC 変換器は、比較的小さいインダクタを使用することができる。DC - DC 変換器において、インダクタは、最大構成要素の 1 つであってもよい。前記インダクタのサイズを（例えば、その元のサイズの何分の 1 かに）低減することにより、フットプリントを実質的に低減することができる。

【0080】

いくつかの DC - DC 変換器は、複数のパッケージを備える。例えば、ドライバを含む第 1 パッケージ、スイッチ用の第 2 パッケージ、および、インダクタを含む第 3 パッケージがあってもよい。ここに開示されたいくつかの実施形態は、単一のパッケージを特徴とし、単一のパッケージは、PWM コントローラ、ドライバ、スイッチ（例えば、eGaN スイッチ）、1 つまたは複数のインダクタ、および 1 つまたは複数のキャパシタなどの、DC - DC 変換器の構成要素の全てを備える。ここに開示されたいくつかの実施形態において、PWM コントローラ、ドライバ、および / またはスイッチ（例えば、eGaN スイッチ）などの多数の構成要素を単一の IC に集積することができる。

【 0 0 8 1 】

したがって、比較的高い切替速度に関連する特徴は、DC - DC変換器のサイズを低減することができるように、DC - DC変換器の物理的設計によって相乗作用を与えることができる。DC - DC変換器が小さいほど、種々のアプリケーションにおいて使用して、マイクロプロセッサ、フィールドプログラム可能なゲートアレイ、アプリケーション特有の集積プロセッサなどの最新の電子デバイスに動力供給するためにより高い電流密度を提供することができる。より小さいDC - DC変換器は、低減された製造コストで作成され得る。ここに記載の技術は、ボードおよびパッケージ寄生効果を低減することができる。より小さいDC - DC変換器は、より密接した接続を特徴とし得る。この接続は、インダクタ、ICチップ、および/または負荷間の寄生効果を低減し、DC - DC変換器は、より高い周波数で効率的に動作され得る。ここに記載の技術は、ノイズを低減することができ、比較的低いリップル効果および比較的低い電波障害を含む。

10

【 0 0 8 2 】

一般的に、比較的大きいサイズのDC - DC変換器は、比較的大きい電流量を処理することができる。いくつかの実施形態において、ここに開示されるDC - DC変換器は、従来の方法に比べて、比較的小さいサイズのDC - DC変換器による電流の任意の量を処理することができる。例えば、ここに開示されるDC - DC変換器は、アンペア数当たり20 mm²未満の電流、アンペア数当たり15 mm²未満の電流、アンペア数当たり10 mm²未満の電流、アンペア数当たり7 mm²未満の電流、アンペア数当たり5 mm²未満の電流、アンペア数当たり4 mm²未満の電流、アンペア数当たり3 mm²未満の電流、アンペア数当たり2 mm²未満の電流、アンペア数当たり1.5 mm²未満の電流、または、アンペア数当たり1 mm²未満の電流のフットプリント領域を有し得る。DC - DC変換器は、ここで検討した範囲外の値をいくつかの実施において使用してもよいが、アンペア数当たり1.0 mm²または0.5 mm²という低い電流を有していてもよい。

20

【 0 0 8 3 】

例示的アプリケーション

ここに開示されるDC - DC変換器は、電子デバイスに電力を提供するために使用されてもよい。例は、一次供給電圧を供給電圧によって電力供給される電子デバイスに適したDC電圧に変換するためにDC - DC変換器を使用することを含む。例えば、いくつかのアプリケーションにおいて、最新の電力管理ソリューションは、サイズ、入力/出力リップル、効率、および温度限度についての仕様を満たしつつ、40以上のチップ埋め込み型DC - DC変換器を使用して40以上の電子構成要素に給電することができる。ここに開示されるようなDC - DC変換器は、より小さく作成され、空間およびボードサイズが制限された最新のシステムにおいて使用されてもよい。ここに開示されるようなDC - DC変換器は、ストレージ、サーバー、ネットワーク構築、電気通信、インターネット・オブ・シングスなどの種々のマーケットセグメントにおける構成要素に給電するために使用され得る。他のアプリケーションは、ここに開示されるDC - DC変換器を使用して、ブレードサーバー、固体素子の構成要素などにおけるプロセッサのためなどのポイントオブロード装置のマイクロポイントに対して電力を提供することを含む。

30

【 0 0 8 4 】

図7Aは、記憶装置700において使用されるDC - DC変換器の一例を示す。記憶装置700は、例えば、固体素子であってもよい。記憶装置700は、コントローラ703と、PCB701を介して連結された複数のメモリチップ705とを備えていてもよい。DC - DC変換器707は、電力入力ピン709を介して供給電圧を受信し、メモリチップ705および/またはコントローラ703へDC電力を提供することができる。DC - DC変換器707は、PCB701を介してボンドワイヤまたは配線711によりインダクタ709に連結されていてもよい。PCB701は、DC - DC変換器707のパッケージからは別個のPCB701であってもよい。記憶装置700の容量は、図7Aの実施においては6個のメモリチップであるメモリチップ705の数によって制限される。

40

【 0 0 8 5 】

50

図 7 B は、記憶装置 7 5 0 に対するチップ埋め込み型 D C - D C 変換器の例示的適用を示す。チップ埋め込み型 D C - D C 変換器 7 5 1 は、電力入力ピン 7 0 9 を介して供給電圧を受信し、メモリチップ 7 0 5 および / またはコントローラ 7 0 3 へ D C 電力を提供する。比較的小さいインダクタは、チップ埋め込み型 D C - D C 変換器 7 5 1 のパッケージフットプリントに含まれていてもよい。チップ埋め込み型 D C - D C 変換器 7 5 1 は、図 7 A の D C - D C 変換器 7 0 7 よりも実質的に小さくてもよい。したがって、追加の P C B 空間を、追加のメモリチップ 7 5 3 のために使用して記憶装置 7 5 0 の記憶容量を向上することができる。

【 0 0 8 6 】

図 8 A は、回路基板 8 0 0 における D C - D C 変換器の例示的適用を示す。回路基板 8 0 0 は、例えば、複数の電源コネクタ 8 0 1 (P W R)、電圧レギュレータ管理 (V R M) 回路 8 0 3、複数のランダムアクセスメモリ (R A M) スロット 8 0 5、複数のペリフェラル・コンポーネント・インターコネクト・エクスプレス (P C I E) スロット 8 1 3、および後部入力 / 出力パネル 8 1 5 等を含むブレードサーバーまたはマザーボードであってもよい。回路基板 8 0 0 は、ポイントオブロードにおいて複数の D C - D C 変換器 8 0 7 も含む。D C - D C 変換器 8 0 7 は、中央処理装置 8 0 9 またはコンピュータチップ 8 1 1 にそれぞれ給電する。D C - D C 変換器 8 0 7 は、電源コネクタ 8 0 1 および / または V R M 回路 8 0 3 を介して供給される電力を受信し、供給された電力の電圧を C P U 8 0 9 またはコンピュータチップ 8 1 1 のそれぞれ D C 電力仕様に合った D C 電圧に変換することができる。

【 0 0 8 7 】

図 8 B は、回路基板 8 5 0 におけるチップ埋め込み型 D C - D C 変換器の例示的適用を示す。回路基板 8 5 0 は、複数のチップ埋め込み型 D C - D C 変換器 8 5 1 を (例えばポイントオブロードにおいて) 含む。チップ埋め込み型 D C - D C 変換器 8 5 1 は、例えば、中央処理装置 8 0 9 および / またはコンピュータチップ 8 1 1 に給電し得る。D C - D C 変換器 8 5 1 は、電源コネクタ 8 0 1 および / または V R M 回路 8 0 3 を介して供給される電力を受信し、供給された電力の電圧を C P U 8 0 9 および / またはコンピュータチップ 8 1 1 のそれぞれ D C 電力仕様に合った D C 電圧に変換することができる。チップ埋め込み型 D C - D C 変換器 8 5 1 は、図 8 A の D C - D C 変換器 8 0 7 よりも小さくてもよい。したがって、マザーボードは、追加のコンピュータチップ 8 5 3 のための空間を有し得る。D C - D C 変換器 8 0 7 によって事前に占拠されていたエリアは、この場合は、他の構成要素のために利用可能な開放エリア 8 5 5 であってもよく、または、気流を向上するために開放されたままであってもよい。

【 0 0 8 8 】

追加の実施形態

いくつかの例示の実施形態において、1 つまたは複数のスイッチ (例えば、e G a N スイッチ) (例えば、モノリシックのまたは独立型の) は、インダクタを有するチップ埋め込み型 D C - D C 同期バックコンバータにおいて使用されてもよく、埋め込み型 I C チップは、P W M コントローラおよびドライバを備える。D C - D C 同期バックコンバータを基礎とする M O S F E T と比較して、チップ埋め込み型 D C - D C 変換器は、比較的低い切替損失で比較的高い速度で切り替えられ、高い切替速度 (例えば、約 5 M H z、または、ここに記載されたほかの速度) でより効果的に切り替わることができ、e G a N スイッチは、約 5 倍低い Q_G を有し得る。

【 0 0 8 9 】

いくつかの実施形態は、3 M H z などの同じ速度で切り替わる場合、代替設計と比較して約 3 0 % 低い電力損失の向上された効率ゲインを実現する。

【 0 0 9 0 】

チップ埋め込み型 D C - D C 変換器の一例示の実施形態は、約 3 m m × 3 m m × 1 . 5 m m のパッケージにパッケージングされ、約 1 M H z ~ 5 M H z の範囲で切り替わり、約 6 A の電流を供給してもよい。比較において、同様のアンペア数のための種々のワイヤボ

ンドDC - DC変換器設計は、約12mm×12mmの面積であり、約600kHzで切り替わってもよい。

【0091】

チップ埋め込み型DC - DC変換器の一例示の実施形態は、12V電源を受信することができ、約1.2Vおよび約10AのDC信号を出力することができる。チップ埋め込み型DC - DC変換器は、約1MHzで切り替わることができ、約300nHであるインダクタを有し得る。

【0092】

チップ埋め込み型DC - DC変換器のいくつかの例示の実施形態は、約6mm×6mmまたは7mm×7mmであるパッケージにはめ込むことができる25Aのバックコンバータを含むことができる。

10

【0093】

チップ埋め込み型DC - DC変換器のいくつかの実施形態はeGaNスイッチを備える。スイッチは約5MHzで動作することができ、チップ埋め込み型DC - DC変換器は約1MHzで動作しているDC - DC変換器に基づくMOSFETと同様の効率で動作し得る。その結果、パッケージサイズが比較的小さくなり、過渡負荷に対する比較的迅速な応答により全体的にシステム性能が比較的高くなる。

【0094】

例示的方法

図9は、チップ埋め込み型DC - DC変換器を作成し使用するための例示的方法900のフローチャートを示す。

20

【0095】

ブロック901において、集積回路は製造され得る。集積回路は、ICチップでもよく、このICチップは、ドライバ、PWMコントローラ、および1つまたは複数の電力スイッチの少なくとも1つを備えていてもよい。ICチップは、DC - DC変換器の他の構成要素のドライバ、PWMコントローラ、電力スイッチ、インダクタ、キャパシタ、または複数を備えていてもよい。いくつかの実施形態において、1つまたは複数の電力スイッチは、eGaNスイッチ、ヒ化ガリウムスイッチ、または他の種類の高性能スイッチであってもよい。

【0096】

30

ブロック903において、第1PCB部分を形成することができる。第1PCB部分を形成することは、PCB層または絶縁体を提供すること、マスキング、エッチング、ビア掘削、ビア充填、導体配線およびパッドの配置、ICおよび/またはPMBUSのいくつかまたは全ての配置、などを含んでもよい。

【0097】

ブロック905において、ICチップは、チップ埋め込み技術を用いて埋め込みされてもよい。いくつかの実施形態において、例えば、機械加工またはエッチング技術を用いて空洞が（例えば、PCBに）形成されてもよく、ICチップが空洞に配置されてもよい。ICチップは、第1PCB部分と、PCB内部へ、PCB層上に、複数のPCB層間に、複数のPCBの間などに連結されてもよい。ICチップは、フェイスアップまたはフェイスダウンでチップ埋め込みされてもよい。いくつかの実施形態において、ICは、フリップチップ技術を用いて埋め込みされていてもよい。ICチップまたはダイは、取付部またはボンディング材料と連結されていてもよい。いくつかの実施形態において、他の構成要素もPCBに埋め込みされていてもよい。例えば、1つまたは複数のスイッチ（例えば、モノリシックのeGaN電力スイッチ）がICチップから分離されている実施形態において、1つまたは複数のスイッチ（例えば、モノリシックのeGaNスイッチ）もPCBにおいて埋め込みされていてもよい。

40

【0098】

ブロック907において、PCBの第2部分のための導通経路および絶縁体が形成されてもよい。このことは、追加のPCB層または絶縁体を提供すること、マスキング、エッ

50

チング、ビアの掘削または露出、ビア充填、導体配線およびパッドの配置、I 2 C および / または P M B U S のいくつかまたは全ての配置、などを含んでもよい。いくつかの実施形態において、ブロック 9 0 3、9 0 5、および 9 0 7 に関連して説明された作業はまとめられ、および / または重複してもよい。ブロック 9 0 3、9 0 5、および 9 0 7 において、導体（例えば、ビアおよび配線）は、（例えば、図 1 および図 3 に示すような）D C - D C 変換器構造における構成要素を連結するために形成され得る。

【 0 0 9 9 】

ブロック 9 0 9 において、インダクタが連結され得る。インダクタは、P C B の最上部と連結されてもよい。インダクタは、I C チップなどの D C - D C 変換器の他の構成要素の 1 つまたは複数と共に少なくとも部分的に積層されてもよい。インダクタは、P W M コントローラ、ドライバ、スイッチなどの D C - D C 変換器の他の構成要素の 1 つまたは複数と共に少なくとも部分的に積層されてもよい。いくつかの実施形態において、キャパシタなどの他の表面構成要素も連結されていてもよい。したがって、チップ埋め込み型 D C - D C 変換器の構成要素も一緒に連結されていてもよい。いくつかの実施形態において、インダクタのインダクタンスは、少なくとも一部が、例えば、図 1 を参照して説明したような過電流限度に基づいて選択されてもよい。いくつかの実施形態において、過電流限度は、少なくとも一部がインダクタの飽和限度に基づいて決定され、調整され、および / またはトリムされてもよい。いくつかの実施形態において、インダクタおよび過電流限度値は、単一人、設計者、設計チーム、および / または製造者によって決定および / または設計されていてもよい。

【 0 1 0 0 】

ブロック 9 1 1 において、チップ埋め込み型 D C - D C 変換器はパッケージされていてもよい。このことは、単一の離散型の構成要素としてチップ埋め込み型 D C - D C 変換器をパッケージングすることを含んでもよい。パッケージは、D C - D C 変換器が外部インダクタまたはキャパシタ無しで動作できるように、インダクタおよびキャパシタを含んでもよい。

【 0 1 0 1 】

ブロック 9 1 3 において、負荷が D C - D C 変換器に連結されていてもよい。このことは、例えば、パッケージされたチップ埋め込み型 D C - D C 変換器の出力を分離されたマザーボード上の配線を介して電子デバイスと連結することを含んでもよい。いくつかの実施形態において、D C - D C 変換器は、ポイントオブロードの付近に連結されて寄生効果を多少低減することができる。

【 0 1 0 2 】

ブロック 9 1 5 において、パッケージされたチップ埋め込み型 D C - D C 変換器に電源が連結されていてもよい。したがって、チップ埋め込み型 D C - D C 変換器は、供給された電力を使用して D C 出力電圧を提供して電子デバイスに給電してもよい。

【 0 1 0 3 】

ブロック 9 1 1、9 1 3 は、パッケージングすること、および、負荷装置の分離された P C B と共にパッケージングされたチップ埋め込み型 D C - D C 変換器を使用することを説明しているが、いくつかの実施形態において、ここに記載の技術は、端末装置の P C B に適用されてもよい。

【 0 1 0 4 】

マルチインダクタチップ埋め込み型 D C - D C 変換器

ここに記載のチップ埋め込み型 D C - D C 変換器技術は、マルチインダクタ実装品に拡大されてもよい。このことは、2、3、4、5、6、8、16、または任意の数のインダクタと共に、例えば、デュアルバックコンバータ、デュアルブーストコンバータ、および電圧変換器を含んでもよい。複数インダクタは、並列に配置されていてもよい。複数インダクタの出力（例えば、並列配置において）は、キャパシタまたは L C 共振回路などのエネルギー蓄積回路と連結されていてもよい。各インダクタは、それぞれ一対のスイッチと連結されていてもよい。各一対のスイッチは、それぞれドライバにより駆動されても

よい。各ドライバは、他のドライバへ提供される P W M 信号とは位相がずれている P W M 信号によって駆動されてもよい。各 P W M 信号は、オン時間を有していてもよく、オン時間は、ドライバ信号の重畳された組み合わせが共通期間よりも短い実効期間を有するように十分に小さい割合の共通期間である。いくつかの実施形態において、マルチインダクタチップ埋め込み型 D C - D C 変換器は、ここで（例えば、図 1 に示す）開示する構成要素（例えば、スイッチ、インダクタ、集積回路の一部）の一部または全てを複製することにより形成され得る。

【 0 1 0 5 】

ここに開示の種々の実施形態は、以下の特徴の 1 つ、いくつかの組み合わせ、または全てを有していてもよい。マルチインダクタチップ埋め込み型 D C - D C 変換器は、単一のインダクタチップ埋め込み型 D C - D C 変換器よりも高速かつ高効率で動作し得る。D C - D C 変換器を通る電流は、複数インダクタに沿って分割されていてもよい。熱は、複数インダクタに亘って分散されてもよい。より小さいサイズの個別インダクタを使用してもよい。電流密度は、上昇され得る。D C - D C 変換器の全体のサイズは低減されてもよい。スイッチは、より少ない回数切り替わってもよい。スイッチの平均寿命は、延長され得る。インダクタの平均寿命は、向上され得る。より少ないおよび / またはより少数の出力キャパシタが使用されてもよい。より速い過渡応答があってもよい。電流受容が変化する場合、出力電力におけるより低い変動があってもよい。D C - D C 変換器は、（例えば、数式 2 に基づき）より高い周波数で動作してもよく、および / または、より少ないインダクタを使用してもよい。D C - D C 変換器のサイズは低減されてもよい。各一对のスイッチは、効率的である最大周波数で動作してもよいが、全体的な周波数は、任意の一对のスイッチの個別周波数よりも大きくてもよい。

【 0 1 0 6 】

いくつかの実施形態において、電力損失を低減することができる。数式 $P = I^2 \times R$ を使用すると、電力損失が D C 電流（ I ）と共に上昇し得ることが分かる。しかしながら、複数インダクタ間で電流を分割することにより、全体の電力損失は低減され得る。さらに、各インダクタの抵抗も低減する。例えば、2 つのインダクタ間で電流（ I_0 ）を分割することにより、 $P = 2 \times [(I_0 / 2)^2 \times R / 2] = [I_0^2 \times R] / 2$ 、電力損失を半分に低減することができる。したがって、複数インダクタ間の分散電力搬送は、向上された効率を提供する。高い電流密度の D C - D C 変換器についての需要が増大するにつれて、マルチインダクタ、チップ埋め込み型 D C - D C 変換器は、より小さいサイズと高い電流密度とをより少ない電力損失で提供することができる。

【 0 1 0 7 】

いくつかの実施形態において、マルチインダクタ、チップ埋め込み型 D C - D C 変換器における比較的小さいインダクタにより、要求される電流における変化に対するより迅速な過渡応答が可能になる。例えば、図 8 B に示すように、チップ埋め込み型 D C - D C 変換器は、D C 電力を C P U に提供してもよい。C P U は、重い計算負荷（例えば、すべてのコアの利用および / またはその切替周波数の上昇）を突然受けることがあり、パワーダウンにおける突然の増加を引き起こす（例えば、n s 範囲における 1 アンペアから 10 アンペアへの増大）。エネルギーは出力キャパシタ（例えば、図 1、図 2 の出力キャパシタ 111）から引き出されるため、出力キャパシタの両端電圧は、C P U により必要とされる D C 電力仕様（例えば、 $< 1\%$ の降圧）よりも早すぎるように低下する可能性があり、停止エラーのリスクを冒す。したがって、フィードバックシステム（例えば、図 14、図 16、および図 17 に示すように）は、インダクタを介してキャパシタへ搬送される電力を増大し、電圧降下を防止するように構成されていてもよい。しかしながら、高いインダクタンスは、電力搬送において変化に抵抗する。マルチインダクタシステムは比較的小さいインダクタを使用するため、マルチインダクタの過渡フィードバック応答、チップ埋め込み型 D C - D C 変換器は、比較的少なく比較的大きいインダクタを有する D C - D C 変換器の過渡フィードバック応答よりも高速であってもよく、応答は、比較的小さい出力電圧降下を有する。比較的高い切替周波数を有するここに開示される D C - D C 変換器は、

比較的小さいインダクタを利用することができ、その結果、ここに記載の単一のインダクタ実施形態は、過渡負荷に対して向上した応答を有することができる。

【0108】

例示的デュアルバックコンバータ

図10は、チップ埋め込み型DC-DC変換器を使用するデュアルバックコンバータ1000用の例示的デュアルインダクタ設計を示す。デュアルバックコンバータは、単一のインダクタの代わりに2つの並列のインダクタを使用することができる。

【0109】

図10は、第1インダクタ1001と、第2インダクタ1003と、チップ埋め込み型ICおよび他の構成要素を有するPCB1005(図11A、11B、11Cおよび11Dに示し、図10においては不可視)を備える。第1インダクタ1001への第1入力ノード1007Aは、PCB1005における第1パッド1007Bに対応してもよい。第2インダクタ1003への第2入力ノード1009Aは、PCB1005における第2パッド1009Bに対応する。電圧出力ノード1011Aは、PCB1005上の電圧出力パッド1011Bに対応してもよい。グラフ1013は、信号1、信号2、および出力信号についての波形を示す。

【0110】

デュアルバックコンバータは、2つのインダクタ1001、1003を含むように構成されてもよい。2つのインダクタ1001、1003は、PCB1005上に表面実装されてもよい。種々の実施形態において、2つのインダクタ1001、1003は、並べて配置された2つの分離したインダクタであってもよく、上下に垂直に配置された2つの分離したインダクタ、または、2つのインダクタ巻き線を有する単一の磁気コアであってもよい。

【0111】

信号1は、第1入力ノード1007Aへ提供される。信号1は、Tの期間を有する。信号2は、第2入力ノード1009Aへ提供される。信号2も、Tの期間を有する。信号1および2は、互いに位相がずれており、期間Tの50%未満の「オン」時間を有する。出力信号は、信号1および信号2の組み合わせにより形成される。各パルスについて、出力信号は、信号1および信号2と同じ「オン」時間を有する。信号1および信号2の「オン」時間は同じであり、出力信号の有効期間は、半分に低減される(周波数は2倍になる)。

【0112】

図12は、チップ埋め込み型DC-DC変換器を含むデュアルバックコンバータの例示的回路レベル回路図1200を示す。回路図は、電圧源1201、第1スイッチペアの第1スイッチ1203、第1スイッチペアの第2スイッチ1205、第2スイッチペアの第3スイッチ1207、第2スイッチペアの第4スイッチ1209、第1インダクタ1211、第2インダクタ1213、出力キャパシタ1217、および電圧出力ノード1219を備える。

【0113】

インダクタ1211、1213のペア1215は、PCBの外部と連結されてもよい。スイッチ1203、1205、1207、1209は、独立型チップとして、または、他の構成要素(例えば、ドライバ、PWMコントローラ、他のスイッチ)を含むICチップの一部としてPCBに埋め込みされてもよい。キャパシタ1217は、PCBの外側またはPCBの内側と連結されていてもよい。インダクタ1211および1213は、共用される共通コアを使用してもよく、または、分離されたコアを使用してもよい。

【0114】

電圧源1201は、第1スイッチ1203のドレインと連結されていてもよい。第1スイッチ1203のソースは、第1インダクタ1211の第1ノードと連結されていてもよい。前記第1スイッチ1203のソースは、第2スイッチ1205のドレインと連結されていてもよい。第1スイッチ1203および第2スイッチ1205のゲートは、ドライバ(図12には示さず)と連結されていてもよい。ドライバは、逆制御信号を第1スイッチ

10

20

30

40

50

１２０３および第２スイッチ１２０５へ駆動することができ、第１スイッチ１２０３および第２スイッチ１２０５の一方がオンであり他方がオフであるように第１スイッチ１２０３および第２スイッチ１２０５を交互にオンおよびオフする。第１スイッチ１２０３がオンであり、第２スイッチ１２０５がオフである間、エネルギーは、電圧源１２０１からインダクタ１２１１および／またはキャパシタ１２１７へ提供されてもよく、ただし、エネルギーは格納されてもよく、出力電圧を上昇させる。第１スイッチ１２０３がオフであり、第２スイッチ１２０５がオフである間、エネルギーは、インダクタ１２１１および／またはキャパシタ１２１７から放出されてもよく、出力電圧が低減する。

【０１１５】

電圧源１２０１は、第３スイッチ１２０７のドレインと連結されていてもよい。第３スイッチ１２０７のソースは、第２インダクタ１２１３の第１ノードと連結されていてもよい。前記第３スイッチ１２０７のソースは、第４スイッチ１２０９のドレインと連結されていてもよい。第３スイッチ１２０７および第４スイッチ１２０９のゲートは、ドライバ（図１２には示さず）と連結されていてもよい。したがって、ドライバは、逆制御信号を第３スイッチ１２０７および第４スイッチ１２０９へ駆動することができ、第３スイッチ１２０７および第４スイッチ１２０９の一方がオンであり他方がオフであるように第３スイッチ１２０７および第４スイッチ１２０９を交互にオンおよびオフしてもよい。第３スイッチ１２０７がオンであり、第４スイッチ１２０９がオフである間、エネルギーは、電圧源１２０１からインダクタ１２１３および／またはキャパシタ１２１７へ提供されてもよく、ここにエネルギーを格納することができ、出力電圧を上昇させる。第３スイッチ１２０７がオフであり、第４スイッチ１２０９がオンである間、エネルギーは、インダクタ１２１３および／またはキャパシタ１２１７から放出されてもよく、出力電圧が低減する。

【０１１６】

第１インダクタ１２１１の第２ノードおよび第２インダクタ１２１３の第２ノードは、出力ノード１２１９と連結されていてもよく、平滑キャパシタとも称される出力キャパシタ１２１７とも連結されていてもよい。出力ノード１２１９における電圧は、キャパシタ１２１７において格納されたエネルギーによって影響を受ける可能性がある。キャパシタ１２１７に格納されたエネルギーは、キャパシタ１２１７から、第１インダクタ１２１１の第２ノード、または、第２インダクタ１２１３の第２ノードから電流が流れると上昇する可能性がある。したがって、小さい信号リップルは、スイッチがエネルギーを提供または放出するのに応じてキャパシタへ提供される。

【０１１７】

第１ペアのスイッチ１２０３、１２０５は、第２ペアのスイッチ１２０７、１２０９から位相をずらして駆動されてもよい。第１ペアのスイッチ１２０３、１２０５は、第２ペアのスイッチ１２０７、１２０９と同じ周波数および同じ周期で駆動されてもよい。したがって、いくつかの実施形態において、上側スイッチ１２０３、１２０７の最大で１つが任意の時間にオンになる。４つのスイッチ１２０３、１２０５、１２０７、１２０９は、互いに全て位相がずれている４つの各信号で駆動されてもよい。第１ペアのスイッチ１２０３、１２０５および第１インダクタ１２１１は、第２ペアのスイッチ１２０７、１２０９および第２インダクタ１２１３と並列にＤＣバッキング機能を提供する。

【０１１８】

図１３Ａは、チップ埋め込み型ＤＣ－ＤＣ変換器を含むＤＣ－ＤＣ変換器の例示的回路レベルの回路図１３００を示す。図１３Ａの構成要素は、図１２の構成要素と同じであるかまたは同様であってもよい。図１３ＡのＤＣ－ＤＣ変換器は、増設のキャパシタ１２２１を備えていてもよい。キャパシタ１２２１は、スイッチ１２０３がオンされた場合にエネルギーを格納することができる。いくつかの実施形態において、キャパシタ１２２１が電圧源１２０１の電圧の約半分まで充電するように、エネルギーが格納されてもよい。スイッチ１２０３がオンされる場合、スイッチ１２０７がオフされ、スイッチ１２０５がオフされ、過渡電流は、キャパシタ１２２１を介してインダクタ１２１１へ流れ得る。スイッチ１２０７がオンされ、スイッチ１２０９がオフされると、キャパシタ１２２１は、ス

10

20

30

40

50

イチ 1207 に電力を提供し、インダクタ 1213 へ電流を流すことができる。キャパシタ 1221 も、スイッチ 1207 とスイッチ 1205 との間の AC 連結キャパシタとして作用し得る。図 13 における構成要素も、図 12 のものに比べて変更されたレイアウトで配置されているが、図 12 および 13A の DC - DC 変換器は、同様に機能し得る。インダクタ 1211 および 1213 は、共用される共通コアを使用してもよく、または、分離されたコアを使用してもよい。

【0119】

図 13B は、チップ埋め込み型 DC - DC 変換器を含む DC - DC 変換器の例示的回路レベルの回路図 1350 を示す。図 13 の構成要素は、図 12 の構成要素と同じであるかまたは同様であってもよい。第 1 ペアのスイッチ 1203、1205 および第 1 インダクタ 1211 は、第 1 キャパシタ 1217A に連結され、第 1 出力ノード 1219A における第 1 出力電圧を提供するように構成されてもよい。第 2 ペアのスイッチ 1207、1209 および第 2 インダクタ 1213 は、第 2 キャパシタ 1217B に連結され、第 2 出力ノード 1219B における第 2 出力電圧を提供するように構成されてもよい。第 1 および第 2 出力ノード 1219A、1219B における出力電圧は、同じ電圧であってもよく、または、異なる電圧であってもよい。いくつかの実施形態において、ドライバ（例えば、図 1 に示し、図 13B には示さず）は、異なる電圧が異なるノード 1219A、1219B へ提供されるように、第 1 ペアのスイッチ 1203、1205 および第 2 ペアのスイッチ 1207、1209 を個別に駆動することができる。インダクタ 1211 および 1213 は、共用される共通コアを使用してもよく、または、分離されたコアを使用してもよい。

【0120】

図 13A および 13B に示す実施形態は、1 つまたは複数の IC ダイ上に実施されてもよい。例えば、図 13A において、スイッチ 1203、1205、1207、1209 は、単一の IC（例えば、モノリシックの eGaNIC）において全てが含まれてもよい。いくつかの実施形態において、スイッチ 1203、1205、1207、1209 は、2 つまたはそれ以上の別個の装置間で分割されていてもよい。図 13A および 13B に示す実施形態は、1 つまたは複数のドライバおよび / または PWM コントローラにより制御されてもよい。例えば、第 1 PWM コントローラは、第 1 ドライバと連結されていてもよく、第 1 ドライバは、スイッチ 1203、1205、1207、1209 のうち第 1 ペアのスイッチを駆動し、第 2 PWM コントローラは、第 2 ドライバと連結されていてもよく、第 2 ドライバは、スイッチ 1203、1205、1207、1209 のうち第 2 ペアのスイッチを駆動する。

【0121】

デュアルバックコンバータに埋め込まれたチップのための例示的設計

図 11A は、デュアルバックコンバータにおける埋め込み型チップ用の第 1 例示的レイアウト設計 1100 を示す。この設計は、IC 部分 1101、第 1 スwitch ペアの第 1 電力スイッチ 1103、第 1 スwitch ペアの第 2 電力スイッチ 1105、第 2 スwitch ペアの第 3 電力スイッチ 1107、および第 2 スwitch ペアの第 4 電力スイッチ 1109 を備える。

【0122】

図 11A の実施形態において、IC 部分 1101、第 1 電力スイッチ 1103、第 2 電力スイッチ 1105、第 3 電力スイッチ 1107、および第 4 電力スイッチ 1109 は、全て同じ IC チップに含まれている。IC 部分 1101 は、PWM コントローラおよびドライバを含んでいてもよい。ドライバは、第 1 スwitch ペアを第 2 スwitch ペアとは位相をずらして駆動するように構成されていてもよい。ドライバは、第 1 スwitch ペアおよび第 2 スwitch ペアを、同一周期および同一周波数で駆動するように構成されていてもよい。ドライバは、各スswitch ペアにおけるスswitch を交互に駆動するように構成されていてもよい。いくつかの実施形態において、IC 部分 1101 は、第 1 スwitch ペアを駆動するように構成された第 1 ドライバと、第 2 スwitch ペアを駆動するように構成された第 2 ドライバとを備える。PWM コントローラは、第 1 PWM 信号を第 1 ドライバへ提供し、

第2 PWM信号を第2ドライバへ提供し、第1および第2 PWM信号は、互いに位相がずれていてもよい。

【0123】

図11Bは、デュアルバックコンバータにおける埋め込み型チップ用第2例示的レイアウト設計1120を示す。この設計は、ICチップ1121、第1スイッチペアの第1電力スイッチ1123、第1スイッチペアの第2電力スイッチ1125、第2スイッチペアの第3電力スイッチ1127、および第2スイッチペアの第4電力スイッチ1129を備える。

【0124】

第1電力スイッチ1123および第2電力スイッチ1125は、モノリシックのeGaNスイッチチップなどの第1モノリシックのスイッチチップの一部であってもよい。第3電力スイッチ1127および第4電力スイッチ1129は、第2モノリシックのスイッチチップの一部であってもよい。いくつかの実施形態において、第1モノリシックのスイッチペアおよび第2モノリシックのスイッチペアは、同じモノリシックのチップの一部であってもよい。いくつかの実施形態において、第1モノリシックのスイッチペアおよび第2モノリシックのスイッチペアは分離モノリシックのチップの一部であってもよい。ICチップ1121および分離モノリシックのチップは、PCBに埋め込みされていてもよい。IC部分1121は、PWMコントローラおよびドライバを含んでいてもよい。ドライバは、第1モノリシックスイッチ対を第2モノリシックスイッチ対とは位相をずらして駆動するように構成されていてもよい。ドライバは、第1モノリシックスイッチ対および第2モノリシックスイッチ対を、同一周期および同一周波数で駆動するように構成されていてもよい。ドライバは、各モノリシックスイッチペアにおけるスイッチを交互に駆動するように構成されていてもよい。いくつかの実施形態において、IC部分1121は、第1モノリシックスイッチ対を駆動するように構成された第1ドライバと、第2モノリシックスイッチ対を駆動するように構成された第2ドライバとを備える。PWMコントローラは、第1PWM信号を第1ドライバへ提供し、第2PWM信号を第2ドライバへ提供し、第1および第2PWM信号は、互いに位相がずれている。

【0125】

図11Cは、デュアルバックコンバータにおける埋め込み型チップ用第3例示的レイアウト設計1140を示す。この設計は、ICチップ部1141、第1スイッチペアの第1電力スイッチ1143、第1スイッチペアの第2電力スイッチ1145、第2スイッチペアの第3電力スイッチ1147、および第2スイッチペアの第4電力スイッチ1149を備える。

【0126】

ICチップ部1141、第1電力スイッチ1143および第3電力スイッチ1147は、第1ICチップの一部であってもよい。第2電力スイッチ1145および第4電力スイッチ1149は、第1ICチップからは分離されたモノリシックのeGaNチップなどの分離チップであってもよい。いくつかの実施形態において、第2電力スイッチ1145および4つの電力スイッチ1149は、同じモノリシックのチップの一部であってもよい。チップの1つ、一部、または全ては、PCBに埋め込みされていてもよい。IC部分1141は、PWMコントローラおよびドライバを含んでいてもよい。ドライバは、第1スイッチペアを第2スイッチペアとは位相をずらして駆動するように構成されていてもよい。ドライバは、第1スイッチペアおよび第2スイッチペアを、同一周期および同一周波数で駆動するように構成されていてもよい。ドライバは、各スイッチペアにおけるスイッチを交互に駆動するように構成されていてもよい。いくつかの実施形態において、IC部分1141は、第1スイッチペアを駆動するように構成された第1ドライバと、第2スイッチペアを駆動するように構成された第2ドライバとを備える。PWMコントローラは、第1PWM信号を第1ドライバへ提供し、第2PWM信号を第2ドライバへ提供し、第1および第2PWM信号は、互いに位相がずれている。

【0127】

10

20

30

40

50

図 1 1 D は、デュアルバックコンバータにおける埋め込み型チップ用第 4 例示的レイアウト設計 1 1 6 0 を示す。この設計は、IC チップ部 1 1 6 1、第 1 スイッチペアの第 1 電力スイッチ 1 1 6 3、第 1 スイッチペアの第 2 電力スイッチ 1 1 6 5、第 2 スイッチペアの第 3 電力スイッチ 1 1 6 7、および第 2 スイッチペアの第 4 電力スイッチ 1 1 6 9 を備える。

【 0 1 2 8 】

IC チップ部 1 1 6 1、第 1 電力スイッチ 1 1 6 3、第 2 電力スイッチ 1 1 6 5、第 3 電力スイッチ 1 1 6 7、および第 4 電力スイッチ 1 1 6 9 は、分離 IC チップの一部であってもよい。分離 IC チップの 1 つ、一部、または全ては、PCB に埋め込みされていてもよい。IC 部分 1 1 6 1 は、PWM コントローラおよびドライバを含んでもよい。ドライバは、第 1 スイッチペアを第 2 スイッチペアとは位相をずらして駆動するように構成されていてもよい。ドライバは、第 1 スイッチペアおよび第 2 スイッチペアを、同一周期および同一周波数で駆動するように構成されていてもよい。ドライバは、各スイッチペアにおけるスイッチを交互に駆動するように構成されていてもよい。いくつかの実施形態において、IC 部分 1 1 6 1 は、第 1 スイッチペアを駆動するように構成された第 1 ドライバと、第 2 スイッチペアを駆動するように構成された第 2 ドライバとを備える。PWM コントローラは、第 1 PWM 信号を第 1 ドライバへ提供し、第 2 PWM 信号を第 2 ドライバへ提供し、第 1 および第 2 PWM 信号は、互いに位相がずれている。

【 0 1 2 9 】

構成要素 1 1 6 1、1 1 6 3、1 1 6 5、1 1 6 7 および 1 1 6 9 の任意の組み合わせなど種々の追加の構造が可能であり、任意の数の IC チップに組み合わせられてもよい。いくつかの実施形態において、マルチインダクタ DC - DC 変換器は、個別またはマルチインダクタ DC - DC 変換器の個別パッケージを組み合わせることにより作成されてもよい。

【 0 1 3 0 】

マルチインダクタチップ埋め込み型 DC - DC 変換器の追加の例示的な特徴

いくつかのチップ埋め込み型 DC - DC 変換器において、インダクタは、最大の物理的な構成要素である。マルチインダクタチップ埋め込み型 DC - DC 変換器は、並列に連結された複数の比較的小さいインダクタを代わりに使用してもよい。スイッチは、複数のインダクタが位相をずらしてエネルギーを充電および放電するように、位相をずらして駆動されてもよい。いくつかの実施形態において、複数のインダクタの出力は、複数のインダクタの出力リップルが任意の個別インダクタの出力リップルよりも高い周波数であるように並列に連結される。いくつかの実施形態において、複数のインダクタの出力は並列に連結され、複数のインダクタの出力リップルが任意の個別インダクタの出力リップルよりも高い周波数である

【 0 1 3 1 】

いくつかの実施形態においては、複数インダクタ DC - DC 変換器の出力リップル周波数は、比較的高くてもよく、1 つまたは複数の出力キャパシタの数および / または容量は低減されてもよく、比較的小さい 1 つまたは複数の出力キャパシタを使用することができる。

【 0 1 3 2 】

上述のように、複数インダクタシステムは、単一のインダクタシステムと比較して、比較的高い効率の切替速度を有していてもよい。いくつかの実施形態において、これは、スイッチの切替速度を上昇せずに行うことができ、代わりに、複数スイッチは、互いに位相がずれて動作し得る。したがって、個別スイッチを比較的高い非効率な切替速度に押すことなく、比較的高い効率的な切替速度画が達成され得る。

【 0 1 3 3 】

数式 2 によると、並列に配置された複数のインダクタの比較的高い効率的な切替速度により、複数のインダクタのインダクタンスを低減することができる。したがって、インダクタは、互いに並列に配置されて、インダクタンスを下げることができ、および / または

10

20

30

40

50

比較的小さいインダクタンスを有する比較的小さいインダクタを使用することができる。比較的小さいインダクタを使用することができるため、特に、1つまたは複数のインダクタが最大の構成要素である場合に、全体的なDC-DC変換器サイズを低減することができる。

【0134】

いくつかの実施形態において、さらなる相乗効果は、比較的小さいインダクタを使用することから結果として生じる可能性があり、スイッチの切替速度が上昇する可能性があり、なぜなら、スイッチのインダクタンス負荷が低減される。このことは、比較的高い効率的な切替速度につながる可能性があり、数式2などに基づいてインダクタンスをさらに低減する。

【0135】

いくつかの実施形態において、マルチインダクタチップ埋め込み型DC-DC変換器は、単一のインダクタDC-DC変換器における出力キャパシタよりも小さい出力キャパシタを使用することができる。

【0136】

フィードバックを有するチップ埋め込み型DC-DC変換器の例

図14は、外部リップル電圧フィードバック回路を有する例示的チップ埋め込み型DC-DC変換器1400を示す。チップ埋め込み型DC-DC変換器1400は、ここで検討するように、ドライバおよび/または変調器を含み得る埋め込み型ICチップ1403を含んでいてもよい。ICチップは、PCB1401に埋め込みされていてもよい。チップ埋め込み型DC-DC変換器1400は、第1電力スイッチ1405、第2電力スイッチ1407、およびインダクタ1409をさらに含む。インダクタ1409は、そのインダクタンス構成要素1411およびその内部直流抵抗(DCR)構成要素1413を説明するために概略的に示す。

【0137】

チップ埋め込み型DC-DC変換器1400は、電圧入力ノード1415において入力電圧を受信し、出力電圧ノード1417において出力電圧を提供する。出力キャパシタ1421は、出力ノード1417と連結され、出力キャパシタは、その容量性成分1423およびその等価直列抵抗(ESR)1425を示すために概略的に表される。フィードバック経路1427は、出力ノードから埋め込み型ICチップ1403へ連結されている。

【0138】

チップ埋め込み型DC-DC変換器1400は、ここで先述のように、入力電圧を受信することができる、出力電圧を生成することができる。出力電圧は、スイッチがオンおよびオフする時に、小さい変動またはリップルを有し得る。リップル電圧(V_{ESR})は、インダクタ電流 I_L にESRを乗じることにより計算されてもよい。フィードバック経路1427は、リップルおよび/またはDC出力電圧を検知する。リップルおよび/またはDC出力電圧のフィードバック指標は、埋め込み型ICチップ1403に提供されている。埋め込み型ICチップ1403における変調器は、スイッチ1405、1407を制御するためにフィードバックを使用して、出力電圧が高すぎる場合は出力電圧を低減し、出力電圧が低すぎる場合は出力電圧を上昇させることができる。

【0139】

フィードバックシステムは、電流モード制御方式および電圧モード制御方式を使用して、デューティサイクルの広い範囲に亘ってDC-DC動作安定性を確保することができる。電流モード制御方式において、傾斜補償スキーマは、上昇したサイズおよびコストを追加する場合がある外部構成要素と共に使用され実施されてもよい。電流モード制御方式は、ループ安定性のためのタイプII補償を使用してもよく、比較的低いループ応答性を有していてもよい。電圧モード制御方式において、電圧エラーは、増幅され、フィードバックされ、補償されてもよい。

【0140】

いくつかの実施形態において、変調器は、常時オン時間周波数変調方式、常時オフ時間

10

20

30

40

50

周波数変調方式、パルス幅変調方式、または他の方式を使用することができる。常時オン時間および常時オフ時間方式は、高性能を有するテーブルDC-DC動作を提供することができる。いくつかの実施形態において、変調器にとっては、リップル電圧を検出してある程度の制御イベントをトリガすることが望ましい可能性がある。例えば、常時オン時間方式または常時オフ時間方式において、変調器は、一定のオンまたはオフ時間をそれぞれ有するオンまたはオフパルスを生成するために、ACリップルを検出することができ、これにより周波数を変調し、スイッチ1405、1407へ送信される制御信号の周期に影響する。例えば、常時オン時間方式においては、基準電圧との比較において低出力電圧の検出にตอบสนองしておよび/または十分な量のインダクタ電流リップルの検出にตอบสนองして、固定幅のオンパルスを提供して出力電圧を上昇することができる。したがって、常時オン時間方式について、各パルスは同じ継続期間をオン状態において有し、変調は、時間当たり多少のパルスを行うことにより達成される（例えば、パルス間のオフ時間は変化する可能性がある）。常時オフ時間方式は、パルス間のオフ時間が一定であることを除き、ここで説明する常時オン時間方式と同様であってもよく、変調は、オンパルスの幅によって達成され得る。別の例示的電圧モードシステムにおいて、周波数は固定されていてもよく、パルスのデューティサイクルは、変調されてもよい。変形例は、リーディングまたはトレイルエッジ変調方式を含んでいてもよい。任意の適切な変調方式を使用することができる。したがって、ESR1425は、十分に大きい V_{ESR} を変調器によって検出できるように、設計および/または選択されてもよい。

【0141】

ここに開示されたいくつかの実施形態は、複数の矛盾する設計課題に対する解決策を提供する。非遅延フィードバック経路は、出力電圧の変化に対して迅速なตอบสนองを提供することができる。フィードバック経路を常時オン時間または常時オフ時間方式などのいくつかの変調/制御方式において使用して、スイッチ1405、1407がいつオンまたはオフされるかを制御することができる。変調器によって確実に検出可能なフィードバック経路に沿って測定可能な程度に大きい V_{ESR} 信号を提供するために、キャパシタ1421のESR1425は、十分に大きいリップルが引き起こされるように設計および/または選択されていてもよい。同時に、リップル電圧を最小化することが望ましい可能性がある。DC-DC変換器は、純粋なDC電圧を理想的には生成できる。実際には、多くのアプリケーションは、DC-DC変換器の出力における小さいリップルを許容するが、狭い範囲においてしか許容しない。DC電源により給電されるいくつかの装置は、最大で3%のリップル、2%リップル、1%リップル、0.5%リップル、0.1%リップル、0.05%リップル、10mVリップル、5mVリップル、3mVリップル、1mVリップル、0.5mVリップル、より少量のリップル、または検出できない程少量のリップル、またはこれらの値のいずれかにより規定される任意の範囲を必要としてもよいが、いくつかの例ではこれらの範囲外の値を使用することもできる。例えば、いくつかのポイントオブロード装置は、DC電源が1.00VのDC出力を1.00Vの値から1%（10mV）未満のリップルで、または、変化で提供することを指定してもよい。非常に低いESRキャパシタは、低リップル出力を達成するために使用されてもよい。しかしながら、リップルが低すぎると、変調器は、リップルフィードバックに基づいて動作しない場合（例えば、変調器は、ノイズからリップルを区別しない場合、不規則に動作する場合など）がある。

【0142】

本開示は、リップルによりトリガされる変調器、低ESRキャパシタを使用し、低リップルDC出力を提供するDC-DC変換器のいくつかの実施形態を含む。

【0143】

例示的電流およびリップルグラフ

図15は、時間に対するインダクタ電流 I_L および時間に対する等価直列抵抗電圧 V_{ESR} （リップル電圧とも称する）の例示的グラフ1500、1550を示す。線1501は、図14のインダクタ1409を通る電流 I_L を示す。線1551は、図14のノード1417における出力リップル電圧 V_{ESR} を示す。

10

20

30

40

50

【 0 1 4 4 】

インダクタ電流 I_L は、スイッチ 1 4 0 5 がオンされスイッチ 1 4 0 7 がオフされる場合に増加する。 I_L は、以下の数式に従って増加する。

【数 3 A】

$$I_{Lon} = \frac{V_{in} - V_{out}}{L} \times T_{on} + I_o \quad \text{数式 3 A}$$

10

数式 3 A ただし、 V_{in} は、入力電圧であり、 V_{out} は、出力電圧であり、 L はインダクタンスであり、 T_{on} はスイッチ 1 4 0 5 がオンされる時間であり、 I_o は初期電流である。

【 0 1 4 5 】

インダクタ電流 I_L は、スイッチ 1 4 0 5 がオフされスイッチ 1 4 0 7 がオンされる場合に低下する。 I_L は、以下の数式に従って低下する。

【数 4 A】

$$I_{Loff} = \frac{-V_{out}}{L} \times T_{off} + I_o \quad \text{数式 4 A}$$

20

ただし、 V_{out} は、出力電圧であり、 L はインダクタンスであり、 T_{off} はスイッチ 1 4 0 5 がオンさオフ時間であり、 I_o は初期電流である。数式 3 および 4 は、一般方程式の応用版であり、 V はインダクタの両端電圧であり、 dI/dt は、時間に対する電流の変化率である。

【 0 1 4 6 】

数式 3 A および 4 A に基づき、電流の変化率は、時間の微分係数により、以下のように決定されてもよい。すなわち、

30

【数 3 B】

$$\frac{d}{dt} I_{Lon} = \frac{V_{in} - V_{out}}{L} \quad \text{数式 3 B}$$

【数 4 B】

$$\frac{d}{dt} I_{Loff} = \frac{-V_{out}}{L} \quad \text{数式 4 B}$$

40

【 0 1 4 7 】

V_{ESR} は、インダクタ電流 I_L と共に上下に変動する。しかしながら、 V_{ESR} および I_L は、異なるスルーレート（例えば、異なる傾斜）で増加および低減する。率の差は、キャパシタ 1 4 2 1 の ESR により影響される。電圧は、数式 $V = I \times R_{ESR}$ にしたがって ESR をインダクタ電流 I_L に乗じることによって決定されてもよい。したがって、

【数 3 C】

50

$$\frac{d}{dt} V_{on} = \frac{V_{in} - V_{out}}{L} \times R_{ESR} \quad \text{数式 3 C}$$

【数 4 C】

$$\frac{d}{dt} V_{off} = \frac{-V_{out}}{L} \times R_{ESR} \quad \text{数式 4 C}$$

10

【0148】

グラフ1500、1550に示すように、電流 I_L が上昇および低下するにつれて、 V_{ESR} も同時に、しかしながら、異なるスルーレートで（異なる傾斜で）上昇および低下する。 V_{ESR} のスルーレートは、数式 $V_{ESR} = I_L \times ESR$ によると ESR に比例し、 ESR に影響を受ける。したがって、低 ESR 値のためには、 V_{ESR} は、たとえ I_L が大きくても小さい振幅を有していてもよい。例えば、インダクタ電流 I_L は3.0Aの振幅で1.5Aから4.5Aへ変動するように、50%リップルで3.0Aである。低い ESR が1mΩであれば、 V_{ESR} は、-1.5mVから1.5mVの間で変動する場合があるが、これは、いくつかの変調器にとっては小さすぎて信頼性のある使用ができず、および/または、信頼性のある使用が困難である。また、 V_{ESR} は、正と負との間で変化し、一方、電流は正のままである。

20

【0149】

例示的低 ESR 、低リップル、チップ埋め込み型DC-DC変換器

図16は、外部リップル電圧フィードバック回路1600を有する例示的チップ埋め込み型DC-DC変換器を示す。図16の実施形態は、PCB1601、ドライバ1603、第1電力スイッチ1605（eGaNスイッチなど）、第2電力スイッチ1607（eGaNスイッチなど）、インダクタ1609、出力キャパシタ1621、および出力ノード1617を含んでいてもよい。図16は抵抗器1643、キャパシタ1645、ACバイパスキャパシタ1647、フィードバック経路1627、比較器1629、ANDゲート1631、ワンショット回路1633、インバーター1635、最小時間遅延カウンタ1637、抵抗器1639、および抵抗器1641をさらに備える。

30

【0150】

出力キャパシタ1621は、1つまたは複数の低 ESR キャパシタであってもよい。低 ESR 効果は、有効な並列 ESR が低減されるように複数のキャパシタを並列に連結することにより達成されてもよい。例えば、各キャパシタは、mΩ範囲（例えば、1mΩ、10mΩ、100mΩ）における、または、より低いμΩ範囲（例えば10μΩ、100μΩ）において ESR を有していてもよく、並列なキャパシタの構造は、有効な並列 ESR をより一層低減してもよい。低 ESR の結果として、ノード1617におけるリップル電圧はフィードバックのための信頼性のある使用には小さすぎる可能性があるが、低いリップルDC出力がノード1617に提供される。例えば、インダクタを通る1.5Aリップルは、1mΩ ESR キャパシタが使用される場合、1.5mVのリップルしか引き起こさない場合がある。1つまたは複数の出力キャパシタ1621は、合計 ESR が1000mΩ、100mΩ、10mΩ、1mΩ、100μΩ、これらの間の任意の値、これらの値のいずれかにより規定される任意の範囲、またはより低い ESR を有していてもよいが、いくつかの例においてはこれらの範囲外の値が使用されてもよい。いくつかの実施形態において、DC-DC変換器の出力電圧は、3%以下、2%以下、1%以下、0.5%以下、0.1%以下、0.05%以下、10mV以下、5mV以下、3mV以下、1mV以下

40

50

、0.5 mV以下のAC電圧リップル、より低い値のリップル、確実に検出できないリップル、検出できないほど低い量のリップル、またはこれらの値のいずれかにより規定される任意の範囲を有していてもよいが、いくつかの例においては、これらの範囲外の値が使用されてもよい。ここで検討される低いESRおよび低いリップル値は、図17の実施形態に対するのと同様に他の実施形態にも関連していてもよい。

【0151】

リップルを検知しフィードバック電圧を提供するために、抵抗器1643は、キャパシタ1645と直列に連結されてもよく、抵抗器1643およびキャパシタ1645の直列組み合わせはインダクタ1609の両端に並列に連結されていてもよい。キャパシタ1645はDC信号をブロックする。リップルなどのAC信号は、依然として検知され得る。キャパシタ1645および抵抗器1643は、AC信号のための分圧器を形成し、検知されたリップルは、ACバイパスキャパシタ1647を介してフィードバック経路1627へ通ることができる。抵抗器1643およびキャパシタ1645の値は、数式5を満たすように設定されてもよい。

【数5】

$$\frac{L}{DCR_L} = R_x \times C_x \quad \text{数式 5}$$

ただし、Lはインダクタ1609のインダクタンスの値であり、DCRLは、インダクタ1609の直流抵抗(「DCR」)であり、Rxは、抵抗器1643の抵抗であり、Cxはキャパシタ1645の容量である。したがって、回路は、ESR値とは独立してインダクタ電流リップルを測定可能に、かつ、確実に検知するように提供されてもよい。

【0152】

抵抗器1639および1641は、出力ノード1617に連結された分圧器を形成してもよい。分圧器は、出力ノード1617における電圧出力を分割してもよい。いくつかの実施において、出力ノード1617におけるリップルは、ノイズ閾値の範囲内において小さく、検出することが困難である可能性があり、または、それ以外の場合は、出力キャパシタ1621のESRが低いため、変調目的のためには信頼性がない。したがって、分圧器は、DC分圧器として主として作用してもよい。

【0153】

フィードバック経路1627は分圧器に連結されてDC電圧を受信し、ACバイパスキャパシタ1647にも連結されてリップル電圧を検知する。フィードバック経路は、比較器1629とも連結され、基準電圧と比較される。基準電圧は、バンドギャップ発生器、水晶素子、デジタルアナログ変換器(「DAC」)、電池、などの基準電圧発生器(図示せず)により提供されてもよい。いくつかの実施形態において、DACは、基準電圧を提供するために使用され、デジタル信号は、DACへ提供されて所望の基準電圧を設定することができる。

【0154】

比較器1629は、フィードバック信号および基準電圧の比較に基づいて比較器出力信号を生成してもよい。例示的常時オン時間変調器について、比較器1629は、フィードバック信号が基準電圧を下回ると、高い出力信号を生成する場合がある。

【0155】

比較器1629の出力は、ドライバ1603に供給されてもよい常時オン時間PWM信号を生成するワンショット回路1633に提供されてもよい。ワンショット回路1633の出力は、インバータ1635、最小オフ時間遅延回路1637、およびANDゲート1631にも提供されて、PWM信号が高いままであることを防止することができる。

【0156】

抵抗器 1 6 4 3、キャパシタ 1 6 4 5、および A C バイパスキャパシタ 1 6 4 7 の構成により、顕著な、測定可能なリップルが検出されることを可能にし、低 E S R キャパシタ 1 6 2 1 にもかかわらず、そして、低出力リップルにもかかわらず、フィードバック経路 1 6 2 7 へ注入されることを可能にする。したがって、検出されたリップルは、出力リップルよりも大きいことがある。フィードバック経路 1 6 2 7 に注入される A C リップルは、以下により表される。すなわち、

【数 6】

$$V_{cx} = \frac{I_L \times L}{(R_x \times C_x)}$$

数式 6

10

ただし、 V_{cx} はキャパシタ 1 6 4 5 におけるリップル電圧、 I_L はインダクタのピーク・トゥ・ピーク電流リップルであり、 R_x は、抵抗器 1 6 4 3 の抵抗であり、 C_x はキャパシタ 1 6 4 5 の容量である。

【0 1 5 7】

いくつかの実施形態において、P C B 1 6 0 1 およびその内部構成要素は、パッケージされてもよく、ユーザーは、インダクタ 1 6 0 9、抵抗器 1 6 4 3、キャパシタ 1 6 4 5、キャパシタ 1 6 2 1、キャパシタ 1 6 4 5、A C バイパスキャパシタ 1 6 4 7、抵抗器 1 6 3 9、および抵抗器 1 6 4 1 を含む回路を提供および/または構成してもよい。このような実施形態において、インダクタ 1 6 0 9、抵抗器 1 6 4 3、および/またはキャパシタの値は、数式 6 にしたがって選択され調整されてもよい。例えば、インダクタ 1 6 0 9 がアプリケーションのために（例えば、異なるインダクタンスおよび/または D C R を有するように）変更される場合、ユーザーは、数式 6 を解き、その後、抵抗器 1 6 4 3 および/またはキャパシタ 1 6 4 5 をインダクタ 1 6 0 9 の新規の L および D C R L 値に対応するように選択し、調達し、変更することができる。

20

【0 1 5 8】

いくつかの実施形態において、図 1 6 に示す一部または全ての構成要素が単一のパッケージに含まれていてもよい。抵抗器 1 6 4 3、キャパシタ 1 6 4 5、およびインダクタ 1 6 0 9 のいくつかであって全てを 1 つのパッケージに含んでいないいくつかの実施形態において、数式 6 にしたがって回路を調整する能力を制限する可能性がある。例えば、抵抗器 1 6 4 3 およびキャパシタ 1 6 4 5 がパッケージに含まれているがインダクタ 1 6 0 9 はエンドユーザーによって選択される場合、エンドユーザーは数式 6 を満たすために特定の L および D C R L 値を有する特定のインダクタを使用するように制限され得る。このようなシステムおよび何らかの不適切に調整されたシステムにおいて、不適切に選択されたインダクタ 1 6 0 9 は、システム不安定性および/または不具合を引き起こす可能性があり、このことは、D C - D C 変換器から電力を受ける構成要素を損傷する場合がある。いくつかの例においては、D C - D C 変換器にとっては、適切に調整され、エンドユーザーによる修正を必要としない単一のパッケージされた装置として提供されることが望ましいことがある。ここに開示されたいくつかの実施形態は、単一のパッケージとしてのインダクタ 1 6 0 9、抵抗器 1 6 4 3、およびキャパシタ 1 6 4 5 を含んでいてもよい。

30

40

【0 1 5 9】

例示的低 E S R、低リップル、D C - D C 変換器

図 1 7 は、内部リップル電圧フィードバック回路を有する（いくつかの実施形態においてはチップ埋め込み型 D C - D C 変換器でもよい）例示的 D C - D C 変換器 1 7 0 0 を示す。チップ埋め込み型 D C - D C 変換器 1 7 0 0 は、ここで説明した他の実施形態と同様であってもよいパッケージ 1 7 0 1、ドライバ 1 7 0 3、第 1 電力スイッチ 1 7 0 5、第 2 電力スイッチ 1 7 0 7、およびインダクタ 1 7 0 9 を備える。D C - D C 変換器 1 7 0

50

0 は、電圧入力ノード 1715 において入力電圧を受信し、出力電圧ノード 1717 において出力電圧を提供することができる。出力キャパシタ 1721（例えば、低 ESR 出力キャパシタまたは低並列 ESR を有する複数の並列キャパシタ）は、出力ノード 1717 と連結されてもよい。フィードバック経路 1727 は、出力ノードから比較器 1729 へ連結されている。比較器出力部は、AND ゲート 1731 およびワンショット回路 1733 に連結されて PWM 信号をドライバ 1703 へ提供されてもよい。ランプ波発生器 1751 は、インダクタリプル電流をエミュレートすることができ（例えば、図 15 における電流 1501 をエミュレートし）、リプル電流（例えば、図 15 における 1551）の電圧表示を出力する。いくつかの実施形態において、ランプ波発生器 1751 の出力は信号結合器 1753 における基準電圧と組み合わせられ（例えば、加算または減算）されてもよい。いくつかの実施形態において、ランプ波発生器によって出力されたインダクタリプル信号は、基準電圧から減算される代わりにフィードバック信号に可算されてもよい。比較器 1729 は、ランプ波発生器 1751 により出力されるリプル信号および基準電圧を含む比較を実施してもよい。比較の結果はシステム（例えば、スイッチ 1705 および / または 1707）を分割するためのフィードバックループにおいて使用されてもよい。

10

【0160】

インダクタ 1709 は、図 1、図 3、図 4A、および図 4B において示したような、チップ埋め込み型 DC - DC 変換器パッケージに含まれていてもよい。低 ESR 出力キャパシタ 1721 は、出力ノード 1717 と連結されていてもよい。少なくとも 1 つの出力キャパシタ 1721 は、低 ESR（例えば、図 16 の実施形態に関してここで検討した値および範囲と同様）を有していてもよい。例えば、ESR は、m 範囲（例えば、1 m、10 m、100 m）における、または、より低い μ 範囲（例えば 10 μ 、100 μ ）における ESR であってもよく、並列なキャパシタの構造は、有効並列 ESR をより一層低減してもよい。出力電圧は、DC - DC 変換器がいくつかの装置において必要とされる低リプル出力仕様に合うように、低い AC リプルを有しているかまたは有していなくてもよい（例えば、図 16 に関してここで検討した値および範囲と同様）。しかしながら、同じ低 AC リプルは、小さい、検出することが困難である、ノイズ閾値内にある、存在しない、または、（例えば、出力キャパシタ 1721 の ESR が低いため）変調目的では信頼性が無い場合があり、変調目的でその AC リプルを使用することは困難な場合がある。DC 出力電圧は、（例えば、任意の小さな（しかしながら確実に測定できない）AC リプルと共に、または、AC リプル無しで）フィードバック経路 1727 上のフィードバック経路 1727 を介して提供される。

20

30

【0161】

ランプ波発生器 1751 は、キャパシタ 1721 および / またはその ESR からは独立してインダクタリプルをエミュレートする。例示的ランプ波発生器は、図 18 に関連して以下で説明される。ランプ波発生器への入力は、入力電圧、出力電圧、スイッチ信号、およびインダクタ値を有していてもよい。ランプ波発生器 1751 の出力は、フィードバック経路 1727 上の電圧との比較のために基準電圧と組み合わせられてもよく、または、ランプ波発生器 1751 の出力は、基準電圧との比較のためにフィードバック経路 1727 上の電圧と組み合わせられてもよい。電圧基準は、例えば、DAC によって提供されてもよい。DAC は、デジタル入力に基づく電圧出力を生成してもよい。したがって、DAC 電圧は、僅かな増加に調整されてもよい。例えば、9 ビットの DAC は、5 mV の増加に調整可能な出力電圧を有していてもよい。DAC は、DC - DC 変換器のための出力電圧を設定および / または調整するために使用することができる。電圧基準の他の例は、水晶素子、バンドギャップ基準、電池等を含み、これらのいずれかはイネーブルであってもよい。エミュレートされたインダクタリプルと組み合わせられた基準電圧は、図 17 に示すように、比較器 1729 の入力部に提供されてもよい。

40

【0162】

ランプ波発生器 1751 は、パッケージに含まれていてもよい。ランプ波発生器 175

50

1 は、チップ埋め込み型 IC に、ドライバ 1703 などと共に含まれていてもよい。インダクタもパッケージ内に含まれていてもよい。ランプ波発生器 1751 は、パッケージがユーザーへ提供される前に、調整されてもよく、かつ、パッケージ内で選択された特定のインダクタ 1709 のために構成されていてもよい。ユーザー選択可能な異なる特性を有するインダクタを許容する設計とは対照的に、パッケージされたインダクタ 1709 を選択する設計者は、インダクタ値および特性を知ることができ、それにより、設計者は、インダクタ 1709 のスルーレートを抽出および / または決定することができ、ランプ波発生器 1751 を用いてスルーレートを再現することができる。いくつかの実施形態において、フィードバックループにおける実際のリップル信号（例えば、インダクタにおける）を使用する代わりに、システムは、ランプ波発生器を使用してリップル信号（例えば、インダクタに存在する）をエミュレートすることができる。ランプ波発生器 1751 は、入力電圧 V_{in} の値に基づくエミュレートされたリップル信号、 V_{out} 、インダクタ L のインダクタンス値（インダクタが DC - DC 変換器パッケージに集積されている場合は既知の値であってもよい）、および切替信号 SW を決定することができる。切替信号は、スイッチ 1705、1707 の一方または双方の状態、および / または、スイッチ 1705、1707 の一方または双方が状態を変えた時間の指標（例えば、HS および LS 信号）であってもよい。ランプ波発生器は、インダクタンス、入力および出力電圧、切替のタイミングを知っているため、回路における実際のリップル信号をエミュレートするシミュレートされたリップル信号（例えば、インダクタにおけるリップル）を決定することができる。エミュレートされたリップルは、インダクタにおけるリップルに比例していてもよい。エミュレートされたリップルは、インダクタにおけるリップルが変化させる同じ傾斜（例えば、同じ率で）で変化してもよい。低 ESR キャパシタ 1721 を有するシステムにおけるエミュレートされたリップルは、低 ESR キャパシタ 1421 が使用されない場合、図 14 のノード 1417 において見られるリップルをエミュレートすることができる。

【0163】

インダクタリップル信号は、インダクタ 1709 を通るリップルを正確に反映するために生成されてもよい。インダクタリップル信号を生成するためにランプ波発生器を使用することによって、最小キャパシタ ESR は、AC リップルを検知 / 検出するために不要である。したがって、出力電圧は、比較的小さい AC リップルを有する、または、AC リップルを有していないよりクリーンな DC 信号であってもよい。

【0164】

いくつかの実施形態において、比較器は基準信号の組み合わせに対する DC - DC 変換器の出力をエミュレートッドインダクタリップルと比較する。例えば、常時オン時間変調方式において、比較器は、フィードバック経路 1727 上の出力信号がエミュレートッドインダクタリップルと組み合わせられた基準電圧の値未満に低下する場合、高い信号を出力することができる。高い信号は、AND ゲートを通して、ワンショット回路へ提供されてもよく、ワンショット回路は、常時オン時間 PWM パルスドライバ 1703 へ提供し、ドライバ 1703 は、スイッチ 1705 をオンに駆動し、スイッチ 1707 をオフに駆動する。AND ゲートと連結されたインバータ 1735 および最小オフ時間遅延回路 1737 は、スイッチ 1705 が周期的にオフし、スイッチ 1707 が周期的にオンすることを確認することによって、ワンショット回路 1733 を過度の頻度でトリガすることから保護することができる。種々の他の実装品は、比較器 1729 の出力に基づいてスイッチを駆動するために使用されてもよい。

【0165】

図 16 およびズ 17 における回路の動作を常時オン時間変調方式に関して説明したが、本願の教示および開示は、任意の電圧モード変調方式、例えば、常時オフ時間方式を適切に変更して（例えば、最小オン時間遅延に変更された最小オフ時間遅延、いくつかの比較および / または信号は反転されてもよい）、回路に適用することが分かる。さらに、本願の教示および開示は、電流モード変調方式または電圧変調方式にさらに適用されてもよい。

【0166】

10

20

30

40

50

図 18 は、ランプ波発生器 1800 の例示的回路レベルの回路図を示す。ランプ波発生器 1800 は、第 1 電流源 1801、第 2 電流源 1803、キャパシタ 1805、ランプ電圧出力ノード 1807、第 1 スイッチ 1809、第 2 スイッチ 1811、トリムコントロール 1813、および抵抗器 1815 A、1815 B を備えていてもよい。トリムコントロール 1813 および / または電流源 1801、1803 は、I2C および / または P M B U S と連結されて、トリムおよび / または調整コマンドを受信することができる。

【0167】

ランプ波発生器は、以下の数式にしたがった出力を生成するように構成されていてもよい。

【数 7 A】

10

$$V_{ramp-ON} = \frac{k}{C_{ramp}} (V_{in} - V_{out}) \times t_{on} + V_o \quad \text{数式 7 A}$$

【数 8 A】

20

$$V_{ramp-OFF} = \frac{k}{C_{ramp}} (-V_{out}) \times t_{off} + V_o \quad \text{数式 8 A}$$

ただし、 $V_{ramp-ON}$ および $V_{ramp-OFF}$ は、各オンおよびオフ電圧であり（図 17 におけるランプ波発生器 1751 のインダクタリップル出力として出力される）、 k は、一定の固定因数であってもよく、 V_{in} は、入力電圧であり（例えば、図 17 におけるノード 1715 において提供される電圧）、 V_{out} は、出力電圧であり（例えば、図 17 におけるノード 1717 において提供される電圧）、ただし、 k は、ボルト当たりのアンペアで測定された数であり、 C_{ramp} は、キャパシタ 1805 の容量であり、 t_{on} は、DC-DC 変換器がインダクタへ電力を供給している時間の量（例えば、スイッチ 1809 が閉鎖されスイッチ 1811 が開いている間）、 t_{off} は、DC-DC 変換器がインダクタへ電力を提供していない時間の量（例えば、スイッチ 1809 が開いておりスイッチ 1811 が閉じている）、 V_o は、開始電圧である。リップル電圧スループレート（1 秒当たりの電圧で測定された「傾斜」としても知られる）は、時間期間（ t_{on} 、 t_{off} ）に以下の数式が乗じられるということを係数により示す。

30

【数 7 B】

$$\frac{d}{dt} V_{ramp-ON} = \frac{k}{C_{ramp}} (V_{in} - V_{out}) \quad \text{数式 7 B}$$

40

【数 8 B】

50

$$\frac{d}{dt} V_{\text{ramp-OFF}} = \frac{k}{C_{\text{ramp}}} (-V_{\text{out}}) \quad \text{数式 8 B}$$

【 0 1 6 8 】

数式 7 および数式 8 だけでは、どのように k のための値を設定して、インダクタ 1 7 0 9 のインダクタンスに依存するはずのインダクタリップルに関する電圧をエミュレートするかを明らかにしない。ランプ波発生器が数式 3 C におけるスルーレートをエミュレートするように構成されている場合、数式 7 B および数式 3 C は、互いに等しく設定されてもよく、ただし、以下のように C_{ramp} は C_x に等しく設定され、抵抗器 R_{eq} は R_{ESR} を置換するように選択され、すなわち

【数 9】

$$\frac{k}{C_{\text{ramp}}} (V_{\text{in}} - V_{\text{out}}) = \frac{V_{\text{in}} - V_{\text{out}}}{L} \times R_{\text{eq}} \quad \text{数式 9}$$

【数 1 0】

$$k = \frac{C_{\text{ramp}}}{L} \times R_{\text{eq}} \quad \text{数式 1 0}$$

【 0 1 6 9 】

したがって、k のための値を決定することができ、キャパシタ 1 8 0 5 の容量、抵抗器 1 8 1 5 A、1 8 1 5 B の抵抗、およびインダクタ 1 7 0 9 のインダクタンスが固定されている場合、一定の数となる。さらに、k とインダクタンスとの間の関係は、反転の関係であることが明らかにされる。一定値 k は、インダクタ 1 7 0 9 のインダクタンスが分かっている場合に決定され得る。したがって、インダクタ 1 7 0 9 のインダクタンスは、測定されてもよく、ランプ波発生器は、トリムおよび / または構成されてもよい。

【 0 1 7 0 】

第 1 電流源 1 8 0 1 は、電圧制御された電流源 1 8 0 1 であってもよい。電圧制御された電流源 1 8 0 1 の出力は、少なくとも一部は、 V_{in} 電圧および k によって制御されてもよい。いくつかの実施形態において、電圧制御された電流源の出力は、 V_{in} 電圧制御され、k によって乗算されてもよい。したがって、L が上昇するにつれて k が減少し、電流源 1 8 0 1 は、出力電流を低減するようにトリムされてもよく、L が低減するにつれて電流源 1 8 0 1 は出力電流が増加するようにトリムされてもよい。電流源 1 8 0 1 は、第 1 スイッチ 1 8 0 9 およびアースと連結されている。

【 0 1 7 1 】

第 2 電流源 1 8 0 3 は、電圧制御された電流源 1 8 0 3 であってもよい。電圧制御された電流源 1 8 0 3 の出力は、少なくとも一部は、 V_{out} 電圧および k によって制御されてもよい。いくつかの実施形態において、電圧制御された電流源の出力は、 V_{out} 電圧により制御され、k によって乗算されてもよい。したがって、L が上昇するにつれて k が減少し、電流源 1 8 0 3 は、出力電流を低減するようにトリムされてもよく、L が低減するにつれて電流源 1 8 0 3 は出力電流が増加するようにトリムされてもよい。電流源 1 8 0 3

は、第2スイッチ1811およびアースと連結されている。

【0172】

トリムコントローラ1813は、電流源1801、1803と連結されている。トリムコントローラ1813は、電流源1801、1803の出力を、少なくとも一部は、(種々のマルチインダクタ構成における各々のまた有効な並列インダクタを含む)インダクタ1709のインダクタンスに基づいて調整および/または設定するように構成されている。いくつかの実施形態において、トリムコントローラ1813は、電流源1801、1803の出力を、少なくとも一部はインダクタ1709のインダクタンス、キャパシタ1805の容量、および/または抵抗器1815A、1815Bの抵抗に基づいて、調整および/または設定するように構成されていてもよい。いくつかの実施形態において、 $C_{ram} \times R_{eq}$ のための値は一定値に設定されてもよく、インダクタ1709のインダクタンスはトリムコントローラ1813へ提供されてもよい。

10

【0173】

第1切替信号(例えば、図17におけるスイッチ1705へ提供される同じ信号HS)は、第1スイッチ1809へ提供されてもよい。第2切替信号(例えば、図17におけるスイッチ1707へ提供される同じ信号LS)は、第2スイッチ1811へ提供されてもよい。第1および第2スイッチ1809、1811は、図17の電力スイッチ1705、1707よりも小さいスイッチであってもよい。

【0174】

キャパシタ1805は、一端が第1スイッチ1809と第2スイッチ1811との間に連結されていてもよい。キャパシタ1805の他端は、アースと連結されていてもよい。

20

【0175】

第1スイッチ1809が閉じており、第2スイッチ1811が開いている場合、第1電流源1801は、電圧 $k \times V_{in}$ により制御された電流を生成するように構成されており、ノード1807における電圧が数式7Aにしたがって生成され、数式7Bにより記載されるように増加するように、キャパシタ1805を充電する。

【0176】

第1スイッチ1809が開いており、第2スイッチ1811が閉じている場合、第2電流源1803は、電圧 $k \times V_{out}$ により制御された電流を生成するように構成されており、ノード1807における電圧が数式8Aに基づいて低下されるようにキャパシタ1805からの電流を低減し、数式8Bにより示されるような負の電圧ランプを作成する。

30

【0177】

電流がキャパシタ1805から放出されるにつれてキャパシタの両端電圧は低減する。したがって、ランプ波発生器は、エミュレーテッドインダクタリップルをエミュレートし、出力キャパシタおよび/またはESRからは独立した利用可能な電圧信号を提供してもよい。

【0178】

したがって、ノード1807におけるランプ波発生器による電圧出力の上昇および低減は、電圧リップルが低ESRキャパシタから直接確実に測定され得ないように、たとえ低ESRキャパシタ1721が使用されても、インダクタ1709を通るリップルと同様に、および/または、比例してエミュレートすることができる。インダクタ1709、キャパシタ1805、および抵抗器1815A、1815Bを提供することにより、値は決定され、図17および図18に示すDC-DC変換器は適宜構成されてもよい。

40

【0179】

ユーザーが外部構成要素を構成する必要のあるソリューションとは異なり、図18に示すパッケージされたチップ埋め込み型DC-DC変換器は、自己充足型の調整されたフィードバックを含んでいてもよい。したがって、ユーザーは、フィードバックシステムを設計し、インダクタンス、DCR、抵抗、および容量間の割合を計算する必要が無い。さらに、フィードバックおよび/または変調構成要素をパッケージおよび/またはパッケージ内の1つまたは複数のICに集積することで、外部フィードバック構成要素の使用と比較

50

して空間を節約することができる。

【0180】

低ESR、低リップル、チップ埋め込み型DC-DC変換器を作成し使用する例示的方法

図19は、低ESR、低リップル、チップ埋め込み型DC-DC変換器を作成し使用する例示的方法を示す。DC-DCは、第1入力電圧の入力ノードで電力を受信し、第1入力電圧とは異なる第2出力電圧の出力ノードで電力を出力するように構成されていてもよい。

【0181】

ブロック1901において、ICチップは、ここで検討したようなPCBに埋め込みされてもよい。ICチップは、例えば、図1、図3、図14、図16、および図17に示すようなドライバ、スイッチ、ランプ波発生器、および変調回路の一部または全てを含んでもよい。いくつかの実施形態において、複数のICチップは、例えば、図11Bから図11Dに示すようなPCBに埋め込みされていてもよい。

10

【0182】

ブロック1903において、1つまたは複数のインダクタは、例えば、図1、図3、図14、図16、および図17に示すように、ICチップおよびフィードバック経路と連結されていてもよい。1つまたは複数のインダクタおよびフィードバック経路は、出力ノードと連結されていてもよい。いくつかの実施形態において、複数のインダクタは、例えば、図10から図13に関連して説明したように、マルチインダクタ構造において連結されていてもよい。インダクタは、電力を受信するように構成されていてもよく、エネルギーを格納するLC回路構造の一部であってもよい。LC構造は、低ESRキャパシタであってもよい1つまたは複数のキャパシタを備えていてもよい。キャパシタの並列構造は、有効な低ESRを提供してもよい。第2出力電圧は、1つまたは複数のキャパシタに生じ得る。ブロック1903は、1つまたは複数のインダクタのインダクタンスを測定することを含んでもよい。

20

【0183】

ブロック1905において、ランプ波発生器が含まれていてもよい。ランプ波発生器は、集積回路の一部として含まれていてもよく、異なる集積回路の一部として含まれていてもよく、PCBに含まれていてもよく、または、DC-DC変換器パッケージに含まれていてもよい。例示的ランプ波発生器は、図17および図18に関連して説明される。ランプ波発生器は、第1電流源、第2電流源、第1および第2電流源の間に連結されたキャパシタを含んでもよい。

30

【0184】

ブロック1907において、前記ランプ波発生器は、前記インダクタを通るリップルをエミュレートするように構成されていてもよい。このことは、第1または第2電流源を、少なくとも一部は、前記インダクタの値に基づいてトリムすることを含んでもよい。インダクタの値は、トリミングのための値を決定するために測定されてもよい。リップルは、出力キャパシタおよび/または出力キャパシタのESRからは独立して生成されてもよい。第1入力電圧、第2出力電圧、インダクタのインダクタンスおよび切替信号は、ランプ波発生器へ提供されてもよい。電流源は、切替信号をスイッチオンまたはオフすることができる。切替信号は、DC-DC変換器における1つまたは複数の電力スイッチへ提供されてもよく、および/または、それらから生成されてもよい。

40

【0185】

ブロック1909において、フィードバック信号、基準信号、およびリップル電圧は、信号変調のために提供されてもよい。フィードバック信号は、(例えばACリップルを有していないか、または、小さいACリップルしか有していない)DC出力信号であってもよい。DC出力信号におけるACリップルは、いくつかの例においては変調に確実に使用するために不十分である場合がある。基準信号は、水晶素子、バンドギャップ基準、DAC、電池などにより生成されてもよい所望のDC出力信号であってもよい。リップル電圧は、ランプ波発生器により出力されてもよい。フィードバック信号、基準信号、およびリ

50

リップル電圧は、比較器へ提供されてもよい。

【0186】

ブロック1911において、1つまたは複数のスイッチは、少なくとも一部はフィードバック信号、基準信号、およびリップル電圧に基づいて変調され駆動されてもよい。変調方式は、例えば、常時オン時間または常時オフ時間方式などの電圧モード変調方式であってもよい。フィードバック信号は、基準信号と比較されてもよい。リップル電圧も、比較に含まれていてもよい。変調器は、パルスなどの制御信号を、少なくとも一部は比較に基づいて、1つまたは複数のスイッチを駆動するために生成してもよい。

【0187】

ブロック1913において、変調出力信号がDC - DC変換器により提供されてもよい。

10

【0188】

追加の詳細

ここに記載の原理および利点は、種々の装置において実施されてもよい。また、チップ埋め込み型DC - DC変換器は、性能を向上させるための種々の装置において使用されてもよく、仕様で動作し比較的低コストで提供されるチップ埋め込み型DC - DC変換器は、これら種々の装置の全体的な価格を低下させることができる。このような装置の例としては、消費者向けエレクトロニクス製品、消費者向けエレクトロニクス製品の部品、電子試験機などが挙げられるがこれらに限定されない。消費者向けエレクトロニクス製品の部品の例としては、クロック回路、アナログデジタル変換器、増幅器、整流器、プログラマブルフィルタ、減衰器、可変周波数回路などが挙げられる。電子デバイスの例としては、メモリチップ、メモリモジュール、光学ネットワークまたは他のネットワークの回路、基地局などのセルラー通信基盤、レーダーシステム、およびディスクドライバ回路が挙げられる。消費者向けエレクトロニクス製品は、無線装置、携帯電話（例えば、スマートフォン）、スマートウォッチまたはイヤホンなどのウェアラブルな演算装置、健康管理モニタリング装置、車両エレクトロニクスシステム、電話機、テレビ、コンピュータモニター、コンピュータ、モバイルコンピュータ、タブレットコンピュータ、ノート型コンピュータ、電子手帳（PDA）、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダーまたはカセットプレーヤー、DVDプレーヤー、CDプレーヤー、デジタルビデオレコーダ（DVR）、VCR、MP3プレーヤー、ラジオ、カムコーダー、カメラ、デジタルカメラ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機/乾燥機、コピー機、ファクシミリ装置、スキャナ、複合周辺機器、腕時計、時計などが挙げられるがこれらに限定されない。さらに、装置は、未完成品を含んでいてもよい。

20

30

【0189】

文脈から明らかに必要でない限り、明細書および請求項において、用語「comprise」、「comprising」、「include」、「including」などは、排他的または排除的な意味の反対としての包括的な意味で、つまり、「限定はされないが含む」の意味で解釈されるものとする。「連結された（coupled）」または「接続された（connected）」という用語は、本願で一般的に使用される場合、1または複数の中間要素によって直接的に接続され得る、または接続された2つ以上の要素を指す。さらに、「ここで」、「上記」、「下記」および同様の取り込みの用語は、本願で使用される場合、本願の任意の特定の部分ではなく本願全体を指すものとする。文脈が許す限り、単数または複数を用いる詳細な説明の用語はそれぞれ複数または単数も含み得る。2つ以上の項目のリストを参照する「または」という用語は、用語の以下の解釈の全てを含むものとする。すなわち、リストにおける項目のいくつか、リストにおける項目の全て、およびリストにおける項目の任意の組み合わせを含むものとする。「および/または」という用語も、用語の以下の解釈の全てを含むものとする。すなわち、リストにおける項目のいくつか、リストにおける項目の全て、およびリストにおける項目の任意の組み合わせを含むものとする。「基づき」という用語は、本願で一般に使用される場合、用語の以下の解釈を含む。すなわち、専ら基づく、または、少なくとも一部が基づくという解釈を含む。本願の全ての数値は、測定誤差の範囲内の同様の数値を含むものとする。

40

50

【 0 1 9 0 】

また、特に、「できる」、「可能性がある」、「かもしれない」、「してもよい」、「例えば」、「例として」、「など」などの本願において使用される条件的な用語は、具体的に記載されない限り、または、使用されるような文脈において理解される限り、特定の実施形態が特定の特徴、要素、および/または状態を含む一方で他の実施形態はそれらを含まないこと一般的に意図するために使用されている。

【 0 1 9 1 】

上記種々の特徴およびプロセスは、互いに別々に使用されてもよく、または、種々の方法で組み合わせられてもよい。全ての可能な組み合わせおよびサブの組み合わせは、この開示の範囲内であるものとする。さらに、特定の方法またはプロセスブロックは、いくつかの実装において省略されてもよい。本願に記載の方法およびプロセスも、何等かの特定の順に限定されず、ブロックまたはそれに関連する状態は、適切な別の順で行われてもよい。例えば、記載のブロックまたは状態は、具体的に開示された以外の順で行われてもよく、または、複数ブロックまたは状態が単一のブロックまたは状態に組み合わせられてもよい。例示的ブロックまたは状態は、順に、または、並行して、または他の方法で行われてもよい。ブロックまたは状態は、開示された例示の実施形態に追加されても、またはそれらから省略されてもよい。本願に開示された例示的システムおよび構成要素は、記載されたものとは異なるように構成されてもよい。例えば、開示された例示の実施形態と比較して、要素が追加されても、または省略されても、または、再配置されてもよい。

【 0 1 9 2 】

ここに提供される実施形態の教示は、上記のシステムに限らず他のシステムに適用可能である。上記種々の実施形態の要素および作用は、さらなる実施形態を提供するために組み合わせられてもよい。

【 0 1 9 3 】

特定の実施形態が記載されたが、これらの実施形態は、例としてのみ提示されたものであり、本開示の範囲を限定するものではない。実際、ここに記載の新規の方法およびシステムは、様々な他の形態で実施され得る。さらに、ここに記載の方法およびシステムの形態における種々の省略、置換、および変更は、本開示の精神を逸脱しない範囲で行われてもよい。添付の請求項およびその等価物は、本開示の範囲および精神の範囲内であるような形態または変更を含むことを意味する。

【 0 1 9 4 】

他の実施形態

以下のリストは、本開示の範囲内である例示の実施形態を含む。挙げられる例示の実施形態は、本開示の範囲を限定するものとは解釈されない。挙げられる例示の実施形態の様々な特徴は、削除、追加、または組み合わせられて本開示の一部である追加の実施形態を形成する。

1. 直流 - 直流 (DC - DC) 電力変換器は、
下面および上面を有する下部プリント基板 (PCB) 部分と、
下面および上面を有する上部プリント基板 (PCB) 部分と、
前記下部 PCB 部分の前記上面と前記上部 PCB 部分の前記下面との間の埋め込み型回路とを備え、前記埋め込み型回路は、
パルス幅変調器と、
少なくとも 1 つのスイッチとを備え、
前記上部 PCB 部分を通して延びる 1 つまたは複数のビアと、
前記上部 PCB 部分の前記上面に位置決めされたインダクタとを備え、
前記 1 つまたは複数のビアは、前記インダクタおよび前記埋め込み型回路と電氣的に連結されている。

2. 実施形態 1 の DC - DC 電力変換器であって、
前記埋め込み型回路は集積回路 (IC) を備える。

3. 実施形態 2 の DC - DC 電力変換器であって、

10

20

30

40

50

前記インダクタのフットプリントは前記集積回路のフットプリントに少なくとも部分的に重なる。

4．実施形態1から3のいずれか1つに記載のDC-DC電力変換器であって、ワイヤボンドが前記インダクタと前記埋め込み型回路とを電氣的に相互接続しない。

5．実施形態1から4のいずれか1つに記載のDC-DC電力変換器であって、前記回路は少なくとも1MHzの切替速度を有する。

6．実施形態1から4のいずれか1つに記載のDC-DC電力変換器であって、前記回路は少なくとも3MHzの切替速度を有する。

7．実施形態1から4のいずれか1つに記載のDC-DC電力変換器であって、前記回路は少なくとも5MHzの切替速度を有する。

10

8．実施形態1から7のいずれか1つに記載のDC-DC電力変換器であって、前記回路は最大7MHzの切替速度を有する。

9．実施形態1から8のいずれか1つに記載のDC-DC電力変換器であって、前記少なくとも1つのスイッチはエンハンスド窒化ガリウム電界効果トランジスタ(eGaN FET)を備える。

10．実施形態1から9のいずれか1つに記載のDC-DC電力変換器であって、前記上部PCB部分の前記上面に設けられた1つまたは複数のキャパシタをさらに備える。

11．実施形態1から10のいずれか1つに記載のDC-DC電力変換器であって、前記下部PCB部分の前記上面と前記上部PCB部分の前記下面との間に設けられたコアをさらに備え、

20

前記コアはその内部に形成された1つまたは複数のポケットを備え、

前記埋め込み型回路は前記1つまたは複数のポケットに設けられている。

12．実施形態1から11のいずれか1つに記載のDC-DC電力変換器であって、前記DC-DC電力変換器は25mm²未満のフットプリントを有する。

13．実施形態1から11のいずれか1つに記載のDC-DC電力変換器であって、前記DC-DC電力変換器は10mm²未満のフットプリントを有する。

14．実施形態1から11のいずれか1つに記載のDC-DC電力変換器であって、前記DC-DC電力変換器は5mm²未満のフットプリントを有する。

15．実施形態1から14のいずれか1つに記載のDC-DC電力変換器であって、前記DC-DC電力変換器が2mm²のように小さいフットプリントを有する。

30

16．実施形態1から15のいずれか1つに記載のDC-DC電力変換器であって、前記DC-DC電力変換器は電流のアンペア数当たり0.5mm²~10mm²であるフットプリント領域を有する。

17．直流-直流(DC-DC)電力変換器パッケージは、

少なくとも1つのプリント基板(PCB)に埋め込まれた集積回路(IC)チップであって、ドライバを備えるICチップと、

前記チップ埋め込みパッケージの外部に位置決めされ、前記チップ埋め込みパッケージの表面に連結されたインダクタと、

前記インダクタを前記ICチップに電氣的に連結するビアとを備え、

40

前記インダクタのフットプリントは、前記ICチップのフットプリントに少なくとも部分的に重なる。

18．実施形態17に記載のDC-DC電力変換器であって、トランジスタは前記少なくとも1つのPCBに埋め込みされ、前記インダクタは前記トランジスタと電氣的に連結される。

19．実施形態17から18のいずれか1つに記載のDC-DC電力変換器であって、前記ICチップは、

前記ドライバに連結されたパルス幅変調器(PWM)コントローラと、

前記ドライバの出力部と連結されたスイッチングトランジスタとを備える。

20．実施形態17から19のいずれか1つに記載のDC-DC電力変換器であって、

50

エンハンスト窒化ガリウム (e G a N) を含むスイッチをさらに備える。

21．実施形態17から20のいずれか1つに記載のDC - DC電力変換器であって、前記スイッチは4MHz以上で切り替わるように構成されている。

22．実施形態17から20のいずれか1つに記載のDC - DC電力変換器であって、前記スイッチは5MHz以上で切り替わるように構成されている。

23．実施形態17から19のいずれか1つに記載のDC - DC電力変換器であって、シリコンまたはヒ化ガリウムの少なくとも1つを含むスイッチをさらに備える。

24．単一のパッケージにおける直流 - 直流 (DC - DC) 電力変換器は、

実装基板の内側に、少なくとも部分的に、埋め込まれたエンハンスト窒化ガリウム (e G a N) 構成要素と、

前記実装基板の外側に実装されたインダクタと、

前記e G a N構成要素に前記インダクタを連結するビアとを備え、

前記インダクタのフットプリントは、前記e G a N構成要素のフットプリントに少なくとも部分的に重なる。

25．実施形態24のDC - DC電力変換器であって、

前記実装基板は多層PCBである。

26．実施形態24から25のいずれか1つに記載のDC - DC電力変換器であって、

前記e G a N構成要素はe G a Nを含むスイッチであり、

前記DC - DC電力変換器は前記スイッチを駆動するドライバ回路をさらに備える。

27．実施形態24から26のいずれか1つに記載のDC - DC電力変換器であって、

前記ドライバおよび前記スイッチは、ICチップの一部である。

28．実施形態24から27のいずれか1つに記載のDC - DC電力変換器であって、

前記ICチップは、パルス幅変調器 (PWM) コントローラをさらに備える。

29．チップ埋め込みパッケージを利用する直流 - 直流 (DC - DC) 電力変換器であって、

DC - DC変換器は、

プリント基板 (PCB) の内側におけるエンハンスト窒化ガリウム (e G a N) スイッチと、

パルス幅変調器 (PWM) コントローラと、

前記PCBの内部に埋め込まれたドライバとを備え、

前記PWMコントローラおよび前記ドライバは、1MHz以上の周波数で前記e G a Nスイッチを駆動するように構成され、

そして、このDC - DC変換器は、前記チップ埋め込みパッケージの外部に配置され、前記PCBの表面に連結されたインダクタと、

前記インダクタを前記e G a Nスイッチに電氣的に連結するビアとを備える。

30．実施形態29のDC - DC電力変換器であって、

前記ドライバが前記e G a Nスイッチを5MHz以上の周波数で駆動するように構成されている。

31．直流 - 直流 (DC - DC) 電力変換器は、

プリント基板と、

前記プリント基板の内側の集積回路とを備え、

前記集積回路はドライバを備える。

32．実施形態31のDC - DC電力変換器であって、

前記プリント基板を通して延びる1つまたは複数のビアにより前記集積回路と電氣的に連結されたインダクタをさらに備える。

33．実施形態32のDC - DC電力変換器であって、

前記インダクタは、前記集積回路のフットプリントに少なくとも部分的に重なるフットプリントを有する。

34．直流 - 直流 (DC - DC) 電力変換器は、

ドライバを備える集積回路と、

10

20

30

40

50

前記インダクタのフットプリントが前記集積回路のフットプリントに少なくとも部分的に重なるように、前記集積回路に垂直に積層されたインダクタとを備え、

前記インダクタは、前記集積回路と電氣的に連結されている。

35．実施形態34のDC-DC変換器であって、

第1面と前記第1面とは反対側の第2面とを有するプリント基板(PCB)をさらに備え、

前記集積回路は、前記PCBの前記第1面に実装され、

前記インダクタは、前記PCBの前記第2面に実装される。

36．実施形態35のDC-DC変換装置であって、

前記インダクタは、前記プリント基板を通して延びる1つまたは複数のビアにより前記集積回路と電氣的に連結されている。

10

37．直流-直流(DC-DC)バックコンバータは、

1つまたは複数のスイッチと、

前記1つまたは複数のスイッチを駆動するドライバと、

前記スイッチと電氣的に連結されたインダクタとを備え、

前記DC-DCバックコンバータの前記フットプリントは、 65 mm^2 未満であり、

前記DC-DCバックコンバータは、少なくとも20アンペアの電流を受信するように構成され、

前記DC-DCバックコンバータは、少なくとも20アンペアの電流を出力するように構成されている。

20

38．直流-直流(DC-DC)電力変換器は、

1つまたは複数のスイッチと、

前記1つまたは複数のスイッチを1MHz以上5MHz以下の周波数で駆動するように構成されたドライバと、

前記1つまたは複数のスイッチと電氣的に連結されたインダクタとを備え、

前記DC-DC変換器の前記フットプリントは、 10 mm^2 以下であり、

前記DC-DC変換器は少なくとも5アンペアの電流を受信するように構成されており、

前記DC-DC変換器は少なくとも5アンペアの電流を出力するように構成されている。

39．直流-直流(DC-DC)電力変換器は、

第1インダクタと連結された第1スイッチと、

第2インダクタと連結された第2スイッチと、

プリント基板に埋め込まれた集積回路チップとを備え、

前記第1スイッチおよび前記第2スイッチは、変調器と連結され、

前記第1インダクタおよび前記第2インダクタは、電圧出力ノードと連結されている。

40．実施形態39の直流-直流(DC-DC)電力変換器であって、

前記変調器は、前記集積回路チップに含まれる。

41．実施形態39から40のいずれか1つに記載の直流-直流(DC-DC)電力変換器であって、

前記変調器は、前記第1スイッチおよび前記第2スイッチに同期期間で位相を出力するように動作させるように構成されている。

40

42．実施形態39から41のいずれか1つに記載の直流-直流(DC-DC)電力変換器であって、

前記出力ノードにおける出力信号は、第1インダクタを介した第1信号および第2インダクタを介した第2信号に重畳される。

43．直流-直流(DC-DC)電力変換器は、

プリント基板に埋め込まれた集積回路チップであって、ドライバを備える集積回路チップと、

前記ドライバと連結された第1スイッチと、

前記第1スイッチと連結されたインダクタと、

出力ノードから変調回路へのフィードバック経路とを備える。

50

44．実施形態43の直流 - 直流 (DC - DC) 電力変換器であって、
前記変調回路は、電圧モード変調回路である。

45．実施形態43から44のいずれか1つに記載の直流 - 直流 (DC - DC) 電力変換器であって、

前記変調回路は、常時オン時間または常時オフ時間変調回路である。

46．実施形態43から45のいずれか1つに記載の直流 - 直流 (DC - DC) 電力変換器であって、

前記変調回路は、前記集積回路チップに含まれる。

47．実施形態43から46のいずれか1つに記載の直流 - 直流 (DC - DC) 電力変換器であって、

前記変調回路および前記インダクタは、前記集積回路チップと共にパッケージに含まれている。

48．直流 - 直流 (DC - DC) 電力変換器は、

プリント基板に埋め込まれた集積回路チップであって、ドライバを備える集積回路チップと、

前記ドライバと連結された第1スイッチと、

前記第1スイッチと連結されたインダクタと、

出力ノードから変調回路へのフィードバック経路と、

ランプ波発生器とを備える。

49．実施形態48の直流 - 直流 (DC - DC) 電力変換器であって、

前記フィードバック経路と、前記ランプ波発生器からの出力とが比較器に連結される。

50．実施形態49の直流 - 直流 (DC - DC) 電力変換器であって、

前記比較器と連結された基準電圧源をさらに備える。

51．実施形態48から50のいずれか1つに記載の直流 - 直流 (DC - DC) 電力変換器であって、

前記ランプ波発生器は、前記インダクタを通るリップル電流をエミュレートするように構成されている。

52．実施形態48から51のいずれか1つに記載の直流 - 直流 (DC - DC) 電力変換器であって、

前記ランプ波発生器は、

第1電流源と、

第2電流源と、

キャパシタとを備える。

53．実施形態52の直流 - 直流 (DC - DC) 電力変換器であって、

前記第1電流源および前記第2電流源は、少なくとも一部が前記インダクタのインダクタンスに基づいてトリムされるように構成される。

54．実施形態48から53のいずれか1つに記載の直流 - 直流 (DC - DC) 電力変換器であって、

前記ランプ波発生器および前記インダクタは、同じDC - DC電力変換器パッケージに含まれる。

55．実施形態48から54のいずれか1つに記載の直流 - 直流 (DC - DC) 電力変換器であって、

前記ランプ波発生器は、前記インダクタに連結された出力キャパシタにより影響を受けない出力信号を生成するように構成されている。

56．実施形態48から55のいずれか1つに記載の直流 - 直流 (DC - DC) 電力変換器であって、

前記ランプ波発生器は、前記インダクタに連結された出力キャパシタの等価直列抵抗 (ESR) から独立した出力信号を生成するように構成されている。

57．実施形態48から56のいずれか1つに記載の直流 - 直流 (DC - DC) 電力変換器であって、

10

20

30

40

50

前記出力キャパシタのリプル電圧が小さすぎて変調回路へ確実に提供されないように、十分に低いESRを有する出力キャパシタをさらに備える。

58．ランプ波発生器は、

供給電圧と連結された第1電流源と、

アースと連結された第2電流源と、

前記第1電流源と前記第2電流源との間に連結されたキャパシタとを備える。

59．実施形態58のランプ波発生器であって、

前記ランプ波発生器は、DC-DC変換器においてインダクタを通るリプル電流をエミュレートするように構成されている。

60．実施形態58から59のいずれか1つに記載のランプ波発生器であって、

前記第1電流源の前記出力は、DC-DC変換器に対する入力電圧に少なくとも一部が基づいている。

61．実施形態58から60のいずれか1つに記載のランプ波発生器であって、

前記第1電流源の前記出力は、DC-DC変換器におけるインダクタのインダクタンスに少なくとも一部が基づいている。

62．実施形態58から61のいずれか1つに記載のランプ波発生器であって、

前記第2電流源の前記出力は、DC-DC変換器におけるインダクタのインダクタンスに少なくとも一部が基づいている。

63．実施形態58から62のいずれか1つに記載のランプ波発生器であって、

前記第2電流源の前記出力は、DC-DC変換器におけるインダクタのインダクタンスに少なくとも一部が基づいている。

64．実施形態58から63のいずれか1つに記載のランプ波発生器であって、

前記第1電流源は、DC-DC変換器に置けるインダクタのインダクタンスに少なくとも一部が基づいてトリムされるように構成されている。

65．実施形態58から64のいずれか1つに記載のランプ波発生器であって、

前記第2電流源は、DC-DC変換器におけるインダクタのインダクタンスに少なくとも一部が基づいてトリムされるように構成されている。

66．チップ埋め込み型直流-直流変換器の作成のための方法は、

プリント基板に集積回路チップを埋め込み、

前記プリント基板に第1インダクタを連結し、

前記プリント基板に第2インダクタを連結し、前記第1インダクタおよび前記第2インダクタの双方は出力ノードに連結されていることを含む。

67．第1直流電圧を第2直流電圧に変換する方法は、

第1インダクタと連結された第1スイッチを駆動し、

第2インダクタと連結された第2スイッチを駆動し、

前記第1スイッチおよび前記第2スイッチは、出力ノードに連結され、

前記第1スイッチおよび前記第2スイッチを位相をずらして変調し、

ドライバまたは変調器の少なくとも1つのがプリント基板に埋め込まれたチップに含まれる。

68．チップ埋め込み型直流-直流変換器の作成のための方法は、

プリント基板に集積回路チップを埋め込み、

前記集積回路チップと出力ノードとの間にインダクタを連結し、

前記出力ノードから変調回路へのフィードバック経路を提供し、

前記変調回路がランプ波発生器を含む。

69．実施形態68に記載の方法において、

前記変調回路は、前記プリント基板に含まれる。

70．実施形態68から69のいずれか1つに記載の方法であって、

前記変調回路は、常時オン時間または常時オフ時間変調回路である。

71．実施形態68から70のいずれか1つに記載の方法であって、

前記ランプ波発生器は、前記集積回路に含まれる。

10

20

30

40

50

72．実施形態68から71のいずれか1つに記載の方法であって、
前記ランブ波発生器を少なくとも一部は前記インダクタの特性に基づいてトリムすること
をさらに備える。

73．実施形態68から72のいずれか1つに記載の方法であって、
前記ランブ波発生器は、実施形態58から65のいずれか1つに記載のランブ波発生器
である。

74．直流 - 直流変換器を使用する方法であって、
入力ノードにおいて入力電力を受信し、
インダクタへスイッチを通して電力を提供し、
出力電圧が出力キャパシタ両端に生じるように出力キャパシタにエネルギーを格納し、
前記出力電圧で出力電力を出力ノードへ提供し、
前記出力電圧を変調回路へ提供し、
出力キャパシタとは独立したリップル電圧を生成し、
前記リップル電圧を前記変調回路へ提供し、
前記スイッチを、前記変調回路の出力に少なくとも一部は基づいて変調することを含む。

75．実施形態74に記載の方法において、
前記リップル電圧、基準電圧、および前記出力電圧のうち少なくとも2つを比較するこ
とをさらに含む。

76．実施形態74から75のいずれか1つに記載の方法であって、
電流源を、少なくとも一部は、前記インダクタのインダクタンスに基づいてトリムする
ことをさらに備える。

77．実施形態74から76のいずれか1つに記載の方法であって、
前記リップル電圧は、前記インダクタを通る電流をエミュレートするように構成された
ランブ波発生器により生成される。

78．直流 - 直流 (DC - DC) 電力変換器パッケージは、
少なくとも1つのプリント基板 (PCB) に埋め込まれた集積回路 (IC) チップであ
って、ドライバを備えるICチップと、
前記チップ埋め込みパッケージの外部に位置決めされ、前記チップ埋め込みパッケージ
の表面に連結されたインダクタと、
前記インダクタへ提供される電流が限界を超えた場合を検出するように構成された過電
流保護回路とを備える。

79．実施形態78の直流 - 直流 (DC - DC) 電力変換器パッケージであって、
前記過電流保護回路は、少なくとも一部が集積回路間または電源管理バスコマンドに基
づいて調整またはトリムされるように構成された電流源を備え、

前記インダクタの飽和インダクタンスが前記限界を超え、かつ、前記限界を50%未満
超え、

前記限界は、最大規定DC電流仕様パルス最大交流電流リップル仕様を50%未満超過
する。

80．直流 - 直流 (DC - DC) 電力変換器パッケージは、
少なくとも1つのプリント基板 (PCB) に埋め込まれた集積回路 (IC) チップであ
て、ドライバを備えるICチップと、

前記チップ埋め込みパッケージの外部に位置決めされ、前記チップ埋め込みパッケージ
の表面に連結されたインダクタと、

集積回路間または電源管理バスとを備える。

81．実施形態80の直流 - 直流 (DC - DC) 電力変換器パッケージであって、
前記集積回路間または電源管理バスは少なくとも1つの電流源に連結され、プロトコル
コマンドを提供して前記電流源を調節またはトリムするように構成されている。

82．実施形態80から81のいずれか1つに記載の直流 - 直流 (DC - DC) 電力変
換器パッケージであって、

前記集積回路間または電源管理バスは少なくとも1つの電流源に連結され、プロトコル

コマンドを提供して比較器へ提供される基準値を設定または調節するように構成されている。

83．実施形態80から82のいずれか1つに記載の直流 - 直流 (DC - DC) 電力変換器パッケージであり、

前記集積回路間または電源管理バスは、以下の少なくとも1つを実施するための指示を含むプロトコルを通信するように構成されており、すなわち、

前記DC - DC電力変換器パッケージをオンまたはオフし、

前記DC - DC電力変換器パッケージの低電力またはスリープモードを変更し、

前記DC - DC電力変換器パッケージの電流設定についての情報を読み出し、

前記DC - DC電力変換器パッケージについて診断および/または技術情報を読み出し、

前記DC - DC電力変換器パッケージにより提供される出力電圧を設定または変更する。

10

84．実施形態80から83のいずれか1つに記載の直流 - 直流 (DC - DC) 電力変換器パッケージであり、

集積回路間実装品の上に配線層として電源管理プロトコルを実施する。

85．直流 - 直流 (DC - DC) 電力変換器は、

下面および上面を有する下部プリント基板 (PCB) 部分と、

下面および上面を有する上部プリント基板 (PCB) 部分と、

前記上部PCB部分の前記下面と前記下部PCB部分の前記上面との間に埋め込まれた埋め込み型集積回路とを備え、

前記埋め込み型集積回路は、

20

1つまたは複数のPWM信号を生成するように構成されたパルス幅変調器 (PWM) コントローラと、

前記1つまたは複数のPWM信号に少なくとも一部は基づいて1つまたは複数のドライバ信号を生成するように構成されたドライバであって、前記埋め込み型集積回路内において前記PWMコントローラと連結されたドライバと、

前記1つまたは複数のドライバ信号の少なくとも1つを受信するように構成された第1電力スイッチであって、前記埋め込み型集積回路において前記ドライバと連結された第1電力スイッチと、

前記1つまたは複数のドライバ信号の少なくとも1つを受信するように構成された第2電力スイッチであって、前記埋め込み型集積回路において前記ドライバと連結された第2電力スイッチとを備え、

30

前記上部PCB部分を通して延びる少なくとも1つのビアと、

前記上部PCB部分の前記上面に位置決めされたインダクタとを備え、

前記インダクタは、前記少なくとも1つのビアを介して前記第1および第2電力スイッチと電氣的に連結され、

前記インダクタのフットプリントは、前記埋め込み型集積回路のフットプリントに少なくとも部分的に重なり、

さらに、前記第1および第2電力スイッチの少なくとも1つのと連結された入力ポートであって、入力電圧の入力信号を受信するように構成された入力ポートと、

前記インダクタと連結された出力ポートであって、前記入力電圧とは異なる出力電圧の出力信号を提供するように構成された出力ポートとを備え、

40

前記出力電圧は、前記インダクタにエネルギーを充填または放出させる前記第1および第2電力スイッチに少なくとも一部が基づいており、

フィードバックシステムは、

前記出力ポートと連結されたフィードバック経路であって、前記出力電圧の指標を提供するように構成されたフィードバック経路と、

前記インダクタを通る電流リップルをエミュレートする信号を生成するように構成されたランプ波発生器とを備え、

前記フィードバックシステムは、少なくとも一部が前記フィードバック経路からの前記出力電圧の前記指標と前記ランプ波発生器により提供される前記信号とに基づいたフィー

50

ドバック信号を提供するように構成され、

前記第 1 および第 2 電力スイッチは、前記フィードバック信号に少なくとも一部基づいて駆動される。

86．実施形態 85 の DC - DC 電力変換器であって、

前記ランプ波発生器は、少なくとも一部は以下を用いる前記インダクタを通る前記電流リップルをエミュレートする前記信号を生成するように構成され、すなわち、

前記入力電圧を示す第 1 入力部と、

前記出力電圧を示す第 2 入力部と、

前記インダクタのインダクタンス値を示す第 3 入力部と、

切替信号の第 4 入力部とを用いる。

10

87．実施形態 85 の DC - DC 電力変換器であって、

前記ランプ波発生器は、

少なくとも一部は前記入力電圧に基づいて電流を生成するように構成された第 1 電流源と、

少なくとも一部は前記出力電圧に基づいて電流を生成するように構成された第 2 電流源と、

前記 1 つまたは複数のドライバ信号の少なくとも 1 つを受信するように構成された第 3 スイッチであって、前記第 1 電流源と連結された第 3 スイッチと、

前記 1 つまたは複数のドライバ信号の少なくとも 1 つを受信するように構成された第 4 スイッチであって、前記第 2 電流源と連結された第 4 スイッチと、

20

前記第 3 スイッチおよび前記第 4 スイッチと連結されたキャパシタとを備える。

88．実施形態 85 の DC - DC 電力変換器であって、

前記第 1 および第 2 電力スイッチは、エンハンスド窒化ガリウム (e G a N) 電界効果トランジスタである。

89．実施形態 85 の DC - DC 電力変換器であって、

前記 PWM コントローラは、前記ドライバに、少なくとも 4 M H z の周波数で前記スイッチをトグルさせるように構成されている。

90．実施形態 85 の DC - DC 電力変換器であって、

前記 DC - DC 電力変換器は、電流量を処理するように構成され、

前記 DC - DC 電力変換器が電流量のアンペア数当たり $0.1 \text{ mm}^2 \sim 10 \text{ mm}^2$ であるフットプリント領域を有する。

30

91．実施形態 85 の DC - DC 電力変換器であって、

前記インダクタおよび前記集積回路の一方は、前記インダクタおよび前記集積回路の他方のフットプリントに完全に含まれるフットプリントを有する。

92．実施形態 85 の DC - DC 電力変換器であって、

前記入力ポート、前記出力ポート、およびアースポートは、前記インダクタを包囲するパッケージの外側へ露出し、

前記入力ポートは、ワイヤボンド無しで前記第 1 電力スイッチと連結され、

前記出力ポートは、ワイヤボンド無しで前記インダクタと連結され、

前記第 2 電力スイッチは、ワイヤボンド無しでアースと連結され、

40

前記インダクタは、ワイヤボンド無しで前記第 1 および第 2 電力スイッチと連結されている。

93．実施形態 85 の DC - DC 電力変換器であって、

前記 PCB と連結された第 2 インダクタであって、前記出力ノードとも連結された第 2 インダクタをさらに備え、

前記第 1 インダクタおよび前記第 2 インダクタは、互いに位相をずらして駆動される。

94．実施形態 85 の DC - DC 電力変換器であって、

前記埋め込み型集積回路がランプ波発生器を含む。

95．直流 - 直流 (DC - DC) 電力変換器は、

プリント基板 (PCB) と、

50

前記 P C B に埋め込みまれた埋め込み型回路とを備え、

前記埋め込み型回路は、

1 つまたは複数の P W M 信号を生成するように構成されたパルス幅変調器 (P W M) コントローラと、

前記 1 つまたは複数の P W M 信号に少なくとも一部は基づいて 1 つまたは複数のドライバ信号を生成するように構成されたドライバであって、前記埋め込み型回路内において前記 P W M コントローラと連結されたドライバと、

前記 1 つまたは複数のドライバ信号の少なくとも 1 つを受信するように構成された第 1 電力スイッチであって、前記埋め込み型回路内で前記ドライバと連結された第 1 電力スイッチと、

前記 1 つまたは複数のドライバ信号の少なくとも 1 つを受信するように構成された第 2 電力スイッチであって、前記埋め込み型回路内で前記ドライバと連結された第 2 スイッチとを備え、

さらに、前記 P C B の一部を通して延びる少なくとも 1 つのビアと、

前記 P C B の外部に位置し、前記 P C B の上部と連結されたインダクタとを備え、

前記インダクタは、前記少なくとも 1 つのビアを介して前記第 1 および第 2 電力スイッチと電氣的に連結され、

前記インダクタのフットプリントは、少なくとも部分的に、前記埋め込み型回路のフットプリントと重なり、

さらに、前記第 1 および第 2 電力スイッチの少なくとも 1 つのと連結された入力ポートであって、入力電圧の入力信号を受信するように構成された入力ポートと、

前記インダクタと連結された出力ポートであって、前記入力電圧とは異なる出力電圧の出力信号を提供するように構成された出力ポートとを備え、

前記 D C - D C 電力変換器は、電流量を処理するように構成され、

前記 D C - D C 電力変換器が電流量のアンペア数当たり $0.1 \text{ mm}^2 \sim 10 \text{ mm}^2$ であるフットプリント領域を有する。

96. 実施形態 95 の D C - D C 変換器であって、

前記インダクタと連結され、前記出力ポートとも連結された出力キャパシタであって、低等価直列抵抗 (E S R) を有する出力キャパシタをさらに備え、

前記出力電圧における電圧リップルは 2 % 以下であり、

さらに、前記インダクタを通る電圧リップルをエミュレートする電圧リップルを生成するように構成されたランブ波発生器を有するフィードバックシステムさらに備える。

97. 実施形態 95 の D C - D C 電力変換器であって、

前記第 1 電力スイッチおよび前記第 2 電力スイッチは、エンハンスド窒化ガリウム (e G a N) 電界効果トランジスタである。

98. 実施形態 95 の D C - D C 電力変換器であって、

前記入力ポートは、少なくとも 20 アンペアの電流を受信するように構成され、

前記出力ポートは、少なくとも 20 アンペアの電流を提供するように構成され、

前記 D C - D C 電力コンバータの前記フットプリントは、 65 mm^2 未満である。

99. 実施形態 95 の D C - D C 電力変換器であって、

前記インダクタおよび前記埋め込み型回路は、ワイヤボンド無しで相互接続されている。

100. 実施形態 95 の D C - D C 電力変換器であって、

前記埋め込み型回路は、前記 P W M コントローラ、前記ドライバ、前記第 1 電力スイッチ、および前記第 2 電力スイッチを有する集積回路を備える。

101. 直流 - 直流 (D C - D C) 電力変換器は、

プリント基板 (P C B) と、

前記 P C B に埋め込まれた埋め込み型回路とを備え、

前記埋め込み型回路は、

1 つまたは複数の P W M 信号を生成するように構成されたパルス幅変調器 (P W M) コントローラと、

10

20

30

40

50

前記１つまたは複数のPWM信号に少なくとも一部は基づいて１つまたは複数のドライバ信号を生成するように構成されたドライバであって、前記埋め込み型回路内において前記PWMコントローラと連結されたドライバと、

前記１つまたは複数のドライバ信号の少なくとも１つを受信するように構成された第１エンハンスト窒化ガリウム電界効果トランジスタ（eGaN FET）であって、前記埋め込み型回路内で前記ドライバと連結された第１eGaN FETと、

前記１つまたは複数のドライバ信号の少なくとも１つを受信するように構成された第２eGaN FETであって、前記埋め込み型回路内で前記ドライバと連結された第２eGaN FETとを備え、

さらに、前記PCBの一部を通して延びる少なくとも１つのビアと、

前記PCBの外部に位置し、前記PCBの上部と連結されたインダクタとを備え、

前記インダクタは、前記少なくとも１つのビアを介して前記第１および第２eGaN FETと電氣的に連結され、

前記インダクタのフットプリントは、少なくとも部分的に、前記埋め込み型回路のフットプリントと重なる。

１０２．実施形態１０１のDC-DC電力変換器であって、

前記PWMコントローラは、前記ドライバに、4MHz～10MHzの間の周波数で前記第１および第２eGaN FETをトグルさせるように構成されている。

１０３．実施形態１０１のDC-DC電力変換器であって、

前記DC-DC電力変換器は、電流量を処理するように構成され、

前記DC-DC電力変換器が電流量のアンペア数当たり0.1mm²～10mm²であるフットプリント領域を有する。

１０４．実施形態１０１のDC-DC電力変換器であって、

前記埋め込み型回路は、前記インダクタを通る電圧リップルをエミュレートする信号を生成するように構成されたランプ波発生器を有する。

【０１９５】

例示的分離トポロジ

図２０は、絶縁トポロジを有するチップ埋め込み型DC-DC変換器パッケージ２０００の例示的回路レベルの回路図を示す。回路図は、電源１０３と、ACアース２００３と、DCアース２００１と、出力キャパシタ１１１と、集積回路（IC）チップ１１３Ａと、代替IC１１３Ｂと、ドライバ１１７と、パルス幅変調器（PWM）コントローラ１１９と、第１スイッチ（例えば、第１エンハンスト窒化ガリウム（eGaN）スイッチ）１２３と、第２スイッチ（例えば、第２eGaNスイッチ）１２７と、キャパシタ２００５および２００７と、ダイオードＤ１およびＤ２と、インダクタＬ４とを示す。回路図は、第１インダクタＬ１、第２インダクタＬ２、および第３インダクタＬ３を有する分離回路２００９も示す。スイッチ１２３、１２７は、電力スイッチ、スイッチングFET、および／またはスイッチングトランジスタとも称される。いくつかの場合には、図１と同様の、入力キャパシタ１０５（図２０には示さず）を使用することができる。

【０１９６】

図２０の回路は、図１に示す回路またはここに開示の他の実施形態のいずれかと同様に動作してもよい。図２０における回路と図１における回路との差異は、図２０における構成は、分離回路２００９（例えば、絶縁ハーフブリッジ構成）を有する絶縁トポロジである点である。電圧出力ポート１０９は、直接的な電導経路が無いように、電源１０３から電氣的に絶縁されていてもよい。代替として、インダクタＬ１、Ｌ２、およびＬ３は、インダクタＬ１を通る電流（例えば、充電電流）がインダクタＬ２およびＬ３における磁場を生成し介入させることができるように電磁結合されていてもよく、それにより、インダクタＬ４を流れる電流（例えば、充電電流）を引き起こす。インダクタＬ４を通る電流は、電圧がキャパシタ１１１に亘って形成されるように、キャパシタ１１１のプレート上に電荷が集まるようにすることができる。ダイオードＤ１およびＤ２は、電流フローを一方方向に導くために使用されてもよい。いくつかの実施形態において、ダイオードＤ１および

10

20

30

40

50

D 2 は、スイッチ（例えば M O S F E T）によって置換されてもよく、これにより、効率をより良くすることができ、または、他の電子デバイスによって置換されてもよい。

【 0 1 9 7 】

図 2 0 における絶縁トポロジは、分離回路 2 0 0 9 においてそれぞれ N_P 、 N_{S1} 、および N_{S2} の巻き数を有する磁気結合されたインダクタ L_1 、 L_2 、および L_3 を備えているが、他の実施形態は、フライバック、順方向変換器、2 トランジスタ順方向、 LLC 共振変換器、プッシュプル、フルブリッジ、ハイブリッド、PWM 共振変換器、または他の設計などの他の構成および他のタイプの分離回路トポロジを備えていてもよい。図 1 2、1 3 A、1 3 B に示すレイアウトなどのここに開示の他のレイアウトは、絶縁トポロジを使用するために変更されてもよい。いくつかの実施形態において、インダクタにおける 2 つは、分離回路 2 0 0 9 のために使用されてもよい。代替集積回路 1 1 3 A および 1 1 3 B の 2 つの例が示されるが、他の変形例は、集積回路 1 1 3 B に示す要素の任意の組み合わせを含む任意の数の集積回路を備えていてもよい。

10

【 0 1 9 8 】

無線通信システムを有する例示的 DC - DC 変換器

図 2 1 A は、パッケージ 2 1 0 5 における無線通信システム 2 1 0 3 を有する例示的 DC - DC 変換器 2 1 0 1 を示す。DC - DC 変換器 2 1 0 1 は、ここに記載の任意の DC - DC 変換器でもよい。DC - DC 変換器 2 1 0 1 は、入力電圧 V_{in} を受信し、出力電圧 V_{out} を提供するように構成されていてもよい。

【 0 1 9 9 】

無線通信システム 2 1 0 3 は、DC - DC 変換器 2 1 0 1 が含まれているのと同じパッケージに含まれていてもよく、または、いくつかの場合には別個のパッケージに含まれていてもよい。無線通信システム 2 1 0 3 は、例えば、Wi-Fi（登録商標）システム、Bluetooth（登録商標）システム、ラジオ周波数システムなどであってもよい。無線通信システムは、アンテナ、発振器、ドライバ、コントローラ、ファームウェア、プロセッサ、バッファ、デジタルアナログ変換器などを備えていてもよい（図示せず）。無線通信システムは、有線通信入力/出力インターフェース（Comm I/O として示す）を備えていてもよく、このインターフェースは、CPU（例えば、図 2 2 に示すような）などの他の装置と、CPU が無線通信システム 2 1 0 3 によって無線信号を送信および受信することができるように接続されてもよい。

20

30

【 0 2 0 0 】

無線通信システム 2 1 0 3 は、追加で、または、代替として、DC - DC 変換器の電力パラメータを制御するために DC - DC 変換器 2 1 0 1 との通信経路（例えば、PWR 制御線として示す）を備えていてもよい。いくつかの実施形態において、無線通信システム 2 1 0 3 は、DC - DC 変換器に PMBUS を介して連結してもよい。したがって、DC - DC 変換器 2 1 0 1 は、無線通信システム 2 1 0 3（例えば、Wi-Fi、Bluetooth、ブロードバンド、または他の種類の無線信号）を通して受信されたオン、オフ、スリープモードにする、リセット、エラーをクリア、出力電圧の変更または設定出力電流を制御または制限、操作の異なるモードにするなどの無線指示に対して応答してもよい。DC - DC 変換器 2 1 0 1 は、距離測定、入力電圧、出力電圧、入力電流、出力電流、温度などの DC - DC 変換器の状態に関する情報を無線で報告すなわち報知することもできる。

40

【 0 2 0 1 】

無線通信システム 2 1 0 3 は、DC - DC 変換器 2 1 0 1 と同じパッケージ 2 1 0 5 に含まれていてもよく、または、いくつかの場合には別個のパッケージに含まれていてもよい。無線通信システム 2 1 3 0 は、DC - DC 変換器 2 1 0 1 により給電され、DC - DC 変換器 2 1 0 1 により生成された出力電圧 V_{out} を受信してもよい。例えば、DC - DC 変換器は、1 2 0 ボルトの DC 入力を受信し、いくつかの電子デバイスにより適した 1 0 ボルトの DC 出力を提供するように構成されていてもよく、無線通信システムは、DC - DC 変換器から出力される 1 0 ボルトの DC 出力を使用するように構成されていてもよ

50

い。いくつかの実施形態において、無線通信システム 2103 および DC - DC 変換器 2101 の双方が同じパッケージ 2105 に含まれることにより、これらの構成要素により占有される全体の面積を低減することができる。

【0202】

図 21B は、パッケージ 2105 における無線通信システム 2103 を有する例示的 DC - DC 変換器 2101 を示す。DC - DC 変換器は、入力電圧 V_{in} を受信し、出力電圧 V_{out} を提供するように構成されていてもよい。無線通信システムは、入力電圧 V_{in} により給電されてもよい。

【0203】

無線通信システムは、入力電圧 V_{in} により給電されてもよい。例えば、DC - DC 変換器 2101 は、10 ボルトの入力を受信し、25 ボルトの出力を提供するように構成されていてもよい。無線通信システム 2103 は、10 ボルト入力により給電されてもよい。無線通信システム 2103 は、図 21A に関して説明したような DC - DC 変換器 2101 および / または他の装置と相互作用してもよい (P W R C T R L および C o m m I / O 線は図 21B に再表示しない)。

【0204】

図 21C は、無線通信システム 2103 と 2 つの DC - DC 変換器 2101、2102 とを備える例示的パッケージ 2105 を示す。第 1 DC - DC 変換器 2101 は、入力電圧 V_{in} を受信し、第 1 出力電圧 V_{out1} を提供するように構成されていてもよい。第 2 DC - DC 変換器 2102 は、入力電圧 V_{in} を受信し、第 2 出力電圧 V_{out2} を提供するように構成されていてもよい。第 1 および第 2 出力電圧は、異なってもよい。無線通信モジュール 2103 は、第 2 DC - DC 変換器 2102 により給電されるように構成されてもよい。

【0205】

例えば、第 1 DC - DC 変換器 2101 は、60 ボルトの入力を受信し、120 ボルトの出力を提供するように構成されていてもよい。第 2 DC - DC 変換器 2102 は、60 ボルトの入力を受信し、5 ボルトの出力を提供するように構成されていてもよい。無線通信システム 2103 は、第 2 DC - DC 変換器 2102 からの 5 ボルトの出力により給電されてもよい。無線通信システム 2103 は、図 21A に関して説明したような DC - DC 変換器 2101、2102 の双方および / または他の装置と相互作用してもよい (P W R C T R L および C o m m I / O 線は図 21C に再表示しない)。

【0206】

図 21D は、集積無線通信システム 2103 を有する電源 2101 の例示的实施形態を示す。電源 2101 は、DC - DC 変換器、AC - DC 変換器、線形モード電源、またはスイッチモード電源、または任意の他の適切な種類の電源であってもよい。電源 2101 は、絶縁トポロジまたは非絶縁トポロジを使用してもよく、高いまたは低い電圧を使用することができる。電源 2101 は、ここに開示の適切な特徴の任意の組み合わせを使用してもよい。図 21D に示す実施形態において、電源 2101 は、入力電圧 (V_{in}) を (例えば、電池から) 受信し、異なる出力電圧 V_{out} を出力するように構成された DC - DC 変換器であってもよい。いくつかの実施形態において、電源 2101 は、AC 信号 (V_{in}) を受信し DC 信号 (V_{out}) を出力する AC - DC 変換器であってもよい。出力キャパシタは、ここで検討されたように使用されてもよい。電源 2101 は、装置における 1 つまたは複数の負荷 (例えば、図 21D において抵抗器として示す) へ電力を出力し得る。装置は、スマート TV、オーブン、トースター、コーヒーマシンなどの電気器具 (例えば、家電製品) であってもよく、または装置は、産業機器、インターネット・オブ・シングス (IoT) 装置などであってもよい。

【0207】

無線装置 2115 は、電源 2103 と通信していてもよい。無線装置 2115 の無線通信システム 2117 は、電源 2101 の無線通信システム 2103 と同様であってもよい。いくつかの実施形態において、無線装置 2115 は、無線通信システムを有する (例え

10

20

30

40

50

ば、それが集積された)電源2101(例えば、DC-DC変換器またはAC-DC変換器)を備えていてもよい。無線装置2115は、スマートフォン、タブレットコンピュータ、ワイヤレスルーターまたは遠隔装置との通信におけるアクセスポイント等であってもよい。電源2101は、1つまたは複数の無線装置2115を電源2101と通信させることができるローカルネットワークの一部であってもよい。無線装置2115は、電源2101へ、または電源2101から(例えば、Wi-Fi、Bluetooth、ブロードバンド、または他の種類の無線信号を介して)情報またはコマンドを送信、または受信することができる。無線装置2115は、オンする、スリープモードにする(例えば、待機電力消費を低減する)、エラーをクリアする、電源をリセットする(例えば、エラー条件の場合)、電圧または電流レベルを制御する、動作のモードを変更するなどを電源に命令してもよい。電源2103は、無線装置2115へエラー状態、動作のモード、電圧および/または電流設定(例えば、制限)、電源2101の状態(例えば、温度)に関する情報などの情報通信することができる。無線装置2115は、電源2101の無線通信システム2103を介してコマンドを、電源に関連付けられた装置を制御するために、オン、オフ、設定変更、動作を起こすなどのために装置へコマンド送信することができる。例えば、コーヒーマーカーは、無線装置2115がユーザーが帰宅すると判断する場合などに、電源2101に集積または連結されていてもよい無線通信システム2103を介して無線装置2115からコマンドを受信して、コーヒーを作り始めてもよい。電源に関連付けられた装置(例えば、コーヒーマーカー)は、自己の情報(例えば、設定、動作の電流モード、事前に行われた動作、コーヒーが出来上がったこと、システム状況、エラーなど)を、電源2101に集積された無線通信システム2103を介して、無線装置2115へ送信することができる。したがって、電源に関連付けられた装置(例えば、コーヒーマーカー)は、第2の別個の無線通信システム無しで電源2101に含まれる、または、集積された無線通信システム2103を使用することができる。

【0208】

図21Eは、(いくつかの実施形態ではパッケージ2105に組み込まれていてもよい)無線通信システム2103を有する例示的DC-DC変換器を示す。DC-DC変換器は、入力電圧 V_{in} を受信し、出力電圧 V_{out} を提供するように構成されていてもよい。DC-DC変換器は、PWMコントローラ119、ドライバ117、スイッチ2109、インダクタ131、キャパシタ111を含んでいてもよい。他の図において既に示された、または、他の実施形態において検討されたDC-DC変換器のいくつかの部分(フィードバックシステム、複数のインダクタなど)は存在していてもよいが、図21Eにおいては明瞭化のため示されていない。

【0209】

1つまたは複数のシステム構成要素は、集積回路2107(これは、例えば、eGaN ICであってもよい)に含まれていてもよい。集積回路は、無線通信システム2103、PWMコントローラ119、ドライバ117、およびスイッチ2109の任意の組み合わせを含んでいてもよい。点線によって示されるように、集積回路は、1つまたは複数の分離された集積回路に分割されていてもよく、これらの集積回路は、無線通信システム2103、PWMコントローラ119、ドライバ117、およびスイッチ2109の任意の組み合わせを含んでいてもよい。いくつかの実施形態において、各無線通信システム2103、PWMコントローラ119、ドライバ117、およびスイッチ2109のために分離されたICチップを含む複数の集積回路チップがあってもよい。いくつかの実施形態において、集積回路は、eGaN ICであってもよい。いくつかの実施形態は、無線通信システム2103、PWMコントローラ119、ドライバ117、およびスイッチ2109の全てまたは複数を含むモノリシックのeGaN ICを使用してもよい。いくつかの実施形態は、各無線通信システム2103、PWMコントローラ119、ドライバ117、およびスイッチ2109のために分離されたeGaN ICも使用してもよい。いくつかの実施形態において、PWMコントローラ119は、パッケージ2105から省略されてもよい。分離型PWMコントローラ119は、ここで検討したように、複数のDC-DC変換器

10

20

30

40

50

電力段を駆動するために（例えば、図 2 4 A に示すように）使用されてもよい。

【0210】

無線通信システム 2103 は、例えば、出力電圧を設定するため、および / または電流制限を変更するためにドライバへ提供される PWM 信号を調整するために PWM コントローラと通信してもよい。いくつかの実施形態において、無線通信システムは、電流計、電圧計、温度計、その他のセンサー、および / または回路の種々の部分についての情報を報告するように構成された状況報告登録器（図示せず）から信号を受信するように構成されていてもよい。

【0211】

I o T 装置の例

図 2 2 は、例示的インターネット・オブ・シングス（I o T）装置 2200 を示す。I o T 装置 2200 は、図 2 1 C に示しこれに関連して説明したような無線通信システム 2103 および 2 つの DC - DC 変換器 2101、2102 を備えるパッケージ 2105 を備えていてもよい。単一の DC - DC 変換器を有する、または異なる種類の電源（例えば、AC - DC 変換器）を有するなど、（例えば、図 2 1 A、2 1 B、または 2 1 D と同様の）様々な他の構成が使用されてもよい。I o T 装置は、第 1 システム 2203 をさらに備えていてもよい。I o T 装置は、例えば、CPU 2205、RAM 2207、I / O システム 2209、および他の電気装置 2211 を含んでいてもよい電気システム 2201 をさらに含んでいてもよい。I o T 装置 2200 は、スマートフォンなどの無線装置 2215 とネットワーク 2213 を介して通信してもよい。

【0212】

いくつかの実施形態において、電気システム 2201 における構成要素および第 1 システム 2203 における構成要素は異なる電圧を使用してもよい。したがって、第 1 および第 2 DC - DC 変換器 2201、2202 は、異なる電圧を異なる装置へ提供してもよい。

【0213】

電気システム 2201 は、第 2 DC - DC 変換器により提供される V_{out2} 電圧を受信するように構成されていてもよい。 V_{out2} 電圧は、電気システムおよび無線通信モジュールにおいていくつかの電気装置に適した電圧であってもよい。第 1 システム 2203 は、異なる電圧 V_{out1} を受信するように構成された異なる構成要素を備えていてもよい。

【0214】

例えば、一実施形態において、I o T 装置 2200 は、プログラム可能な照明システムである。第 1 システム 2203 は、60 V を受信するように構成された 1 つまたは複数の電球を備えていてもよい。電気システム 2201 は、電球をオンおよびオフにするように構成されていてもよい。ユーザーは、無線通信システム 2103 を通して、照明のためのオン / オフスケジュールをプログラムし、および / または、照明をオン / オフするコマンドを発行してもよい。受信されたコマンドは、無線通信システム 2103 から CPU 2205 へ伝送されてもよい。CPU 2205 は、コマンドを処理し、コマンドに従って第 1 システム 2203 における照明をオンおよびオフしてもよい。ユーザーは、別のコンピュータまたはスマートフォンなどから I o T 装置に無線で接続することができ、直接またはインターネットなどのネットワークを介して無線通信システム 2103 と接続することができる。

【0215】

I o T 装置の他の例において、第 1 システム 2203 は、例えば、モーターなどの機械的システムでもよく、この機械的システムは、機械的作業を行うために、電気システムよりも高い電圧とより多い電力とを受信する。I o T 装置の他の例において、第 1 システム 2203 は、電気システム 2201 における構成要素の一つとは異なる電圧を受信する、電気的であれ、機械的であれ、化学的であれ、熱的であれ、任意のシステムであってもよい。I o T 装置の他の例は、インターネットに接続された、温度調節システム、ドア、コンピュータ、カメラ、自動販売機、車、電化製品などを含んでいてもよい。

【0216】

無線通信システム 2103 は、無線信号を無線装置 2215 へ送信および受信することができる。いくつかの実施形態において、無線信号は、インターネットまたは無線ローカルエリアネットワークなどのネットワーク 2213 を介して送信されてもよい。無線装置 2215 は、例えば、スマートフォン、コンピュータ、デスクトップ、他の IOT 装置などでもよい。無線装置 2215 は、CPU 2205 へからの通信を無線信号として無線通信システム 2103 により送信/受信してもよい。いくつかの実施形態において、無線装置は、DC-DC 変換器のいずれかへから無線通信を無線通信システム 2103 により送信/受信してもよい。無線装置 2215 からの通信は、無線通信システム 2103 と DC-DC 変換器 2101、2102 のいずれかまたは双方との間の PMBUS などの（例えば、図 21A に示す PWR 制御線のような）電力制御線によって、無線通信システム 2103 との間を伝送されてもよい。

10

【0217】

図 22 は、図 21C の DC-DC 変換器および無線通信システムを含むパッケージ 2105 を備える IOT 装置の例を示すが、他の IOT 装置は、例えば、図 21A から図 21E に示すようなパッケージされた任意の IOT 装置および無線通信システムを備えていてもよい。さらに、IOT 装置は、パッケージにおける無線通信システムがあっても無くても、追加の電圧または電流を任意の数の電気システムへ提供するために、任意の数の他の DC-DC 変換器を備えていてもよい。

【0218】

調整可能な出力を有する複数の DC-DC 変換器

20

図 23A は、多重 DC-DC 変換器 2303、2305、2307 を含む例示的 DC-DC 変換器システム 2300 を示す。いくつかの実施形態において、DC-DC 変換器 2303、2305、2307 は、パッケージ 2301 に含まれていてもよい。いくつかの実施形態において、DC-DC 変換器 2303、2305、2307 は、別個のパッケージであってもよい。ユーザーは、任意の数の DC-DC 変換器パッケージを組み合わせることで、種々の異なる電流量を提供することができる。種々の実施形態において、種々の DC-DC 変換器 2303、2305、2307 の PWM コントローラ、ドライバ、および/またはスイッチなどの 1 つまたは複数の構成要素は、組み合わせられて 1 つまたは複数の集積回路に含まれていてもよい。いくつかの実施形態において、DC-DC 変換器 2303、2305、2307 の各々は、DC-DC 変換器の構成要素とは別個の PWM コントローラ、ドライバ、および/またはスイッチと共に自身の別個の IC を有する。いくつかの実施形態において、DC-DC 変換器 2303、2305、2307 は、DC-DC 変換器 2303、2305、2307 間における電流共有を簡単化するために相互接続されていてもよい。例えば、フィードバックシステムは、DC-DC 変換器 2303、2305、2307 の 1 つからの出力を使用して、DC-DC 変換器 2303、2305、2307 の他の 1 つまたは複数を制御することができる。例えば、DC-DC 変換器 2303 が過負荷になっていると、フィードバックシステムは、他の DC-DC 変換器 2305、2307 により多くの負荷を受けさせて、DC-DC 変換器 2303、2305、2307 間の電流をよりよく均衡させるようにすることができる。

30

【0219】

40

DC-DC 変換器システムは、入力電圧 V_{in} を受信し、出力電圧 V_{out} を生成するように構成されていてもよい。DC-DC 変換器の各々は、出力電圧を生成するように構成されていてもよい。DC-DC 変換器 2303、2305、および 2307 の各々はシステム入力部とシステム出力部との間で並列に連結されていてもよい。並列構成の結果として、DC-DC 変換器システム 2300 により供給される合計電流は、DC-DC 変換器 2303、2305、2307 により供給される個々の電流の合計であってもよい。図 23A の例は、DC-DC 変換器システム 2300 を示し、このシステムにおいて、3 DC-DC 変換器 2303、2305、2307 は 10 アンペアの電流を提供するように構成され、DC-DC 変換器システム 2300 により提供される合計出力電流は 30 アンペアである。いくつかの実施形態において、20 アンペアを提供する 6 個の DC-DC 変換器

50

は、120アンペアを提供するように組み合わせあってもよく、または、電力変換器の任意の他の適した組み合わせが使用されてもよい。いくつかの実施形態において、複数のDC-DC変換器からの電流は、200アンペアを上回るように組み合わせられてもよい。任意の数のDC-DC変換器（例えば、2、3、4、5、7、10、15、20、25個、またはより多くのDC-DC変換器）は、種々の異なる電流量を提供するように並列に組み合わせられてもよい。いくつかの実施形態において、異なる電流量を出力するように構成されたDC-DC変換器が組み合わせられてもよい。例えば、20アンペアを出力するように構成された1つのDC-DC変換器は、10アンペアを出力するように構成された1つのDC-DC変換器と、2アンペアを出力するように構成された3つのDC-DC変換器と組み合わせられてもよく、これにより、36アンペアの電流を提供することができる。ここに開示のDC-DC変換器の種々の実施形態は、少数のDC-DC変換器種類のみを使用して各種の電圧および/または電流を形成するために組み合わせられるモジュール構成要素として使用されてもよい。例えば、50アンペア、20アンペア、10アンペア、5アンペア、2アンペア、および1アンペアを出力するように構成されたDC-DC変換器は、種々の異なる組み合わせで使用されて、6個以下のDC-DC変換器を用いて1アンペアから100アンペアの電流量を出力することができるシステムを提供してもよい。

【0220】

図23Bは、多重DC-DC変換器2353、2355、2357を含む例示的DC-DC変換器システム2350を示す。DC-DC変換器2353、2355、2357は、パッケージ2351に任意で含まれていてもよい。システム2350（例えば、パッケージ2351）は、コントローラ2209および切替システム（例えば、電流センサーによる）2361を更に備えていてもよい。いくつかの実施形態において、システム2350における種々の構成要素は、個別のパッケージに在ってもよい。

【0221】

DC-DC変換器システム2350は、入力電圧 V_{in} を受信し、出力電圧 V_{out} を生成するように構成されていてもよい。DC-DC変換器の各々は、出力電圧を生成するように構成されていてもよい。DC-DC変換器2303、2305、および2307の各々はシステム入力部とシステム出力部との間で並列に連結されていてよい。並列構成の結果として、DC-DC変換器システム2200により供給される合計電流は、DC-DC変換器2303、2305、2307により供給される個々の電流の合計であってもよい。

【0222】

コントローラ2359は、通信線（例えば、PMBUS）からコマンドを受信し、コマンドに応答して、DC-DC変換器2353、2355、2357の構造および組み合わせを構成するように構成されていてもよい。コントローラ2359はDC-DC変換器2353、2355、2357の異なる組み合わせを出力に寄与させてもよい。例えば、コントローラ2359は、合計35アンペアが出力に提供されるように、全ての3つのDC-DC変換器を最大電流を提供するように構成してもよい。15アンペアを提供するというコマンドの受信に応答して、コントローラ2359は、（ $5+5+5$ 、 $0+10+5$ 、または比例的に均衡をとった $60/7+30/7+15/7$ などの）15アンペアを増やす電流の組み合わせを提供するように、3つのDC-DC変換器2353、2355、2357の各々を構成してもよい。

【0223】

切替システムは、コントローラ2359により制御されて、例えば、DC-DC変換器2353、2355、2357のいずれかと出力部との間の並列経路における接続を開いてもよい。例えば、15アンペアを提供するために、切替システムは、出力部から20アンペアのDC-DC変換器2353を切断してもよく、一方、10アンペアのDC-DC変換器2355と5アンペアのDC-DC変換器2357とを出力部と連結されたままにしておく。いくつかの実施形態において、コントローラ2359と切替システム2361との間の機能性は、1つの制御/切替システムに組み合わせられてもよい。システム23

10

20

30

40

50

50 (例えば、切替システム2361)は、DC-DC変換器2353、2355、2357の各々から出力された電流を検出するために電流センサーを備えていてもよい。いくつかの実施形態において、電流センサーは、DC-DC変換器の各々に含まれていてもよく、電流センサーからの出力は、フィードバックとしてコントローラ2359へ提供されてもよい。いくつかの実施形態において、電流センサーは、DC-DC変換器の各々に含まれていてもよく、フィードバックおよび制御システム(OCFなど)は、図1に示すようにDC-DC変換器2353、2355、2357の各々と共に含まれていてもよい。任意の数のDC-DC変換器は、図23Aに関連して検討したように組み合わせられてもよい。

【0224】

いくつかの実施形態において、DC-DC変換器システム2350レベルにおけるフィードバックがあってもよく、各DC-DC変換器2353、2355、2357の出力が検知されコントローラ2359へ提供される。コントローラは、(例えば、DC-DC変換器2353、2355、2357の出力に基づいて)電流平衡化を行うことができる。電流平衡化は、各DC-DC変換器2353、2355、および/または2357の電流出力を増加または低減することを含んでいてもよい。電流平衡化は、例えば、第1DC-DC変換器が閾値制限(例えば、電流出力制限、インダクタ飽和限度、電圧制限、温度制限)である、到達する、または、上回ることを検出し、第1DC-DC変換器により提供される電流を低減し、いくつかの場合には、第2DC-DC変換器により提供される電流を上昇させて、第1DC-DC変換器により提供される低減された電流を補償することを含んでいてもよい。電流平衡化は、例えば、負荷により引き込まれた電流の変動に応じて1つまたは複数のDC-DC変換器2353、2355、および/または2357の出力電流を増加および/または低減することを含んでいてもよい。例えば、定常状態におけるモーターは回転しているモーターよりも少ない電流を引き込み、電流平衡化はモーターへ多少の電流を提供するように実施されてもよい。

【0225】

いくつかの実施形態において、DC-DC変換器システム2350レベルにおけるフィードバックは、システムにおけるDC-DC変換器の1つの温度および/またはインダクタ飽和を検出するために使用されてもよい。閾値温度に達する、および/または閾値インダクタ飽和を有する第1DC-DC変換器に応答して、コントローラは、DC-DC変換器により提供される電流を低減してもよく、いくつかの場合には、第2DC-DC変換器により提供された電流を増加することにより補償してもよい。

【0226】

いくつかの実施形態は、異なるアンペア数の容量を有する複数のDC-DC変換器を備えていてもよい。例示的DC-DC変換器システム2350は、3つの10アンペアのDC-DC変換器を備えていてもよく、コントローラは、30アンペアまでの可変電流出力を提供するように構成されていてもよい。別の例として、DC-DC変換器システム2350は、4つの1アンペアのDC-DC変換器、5アンペアのDC-DC変換器、10アンペアのDC-DC変換器、および20アンペアのDC-DC変換器を備えていてもよい。別の例として、DC-DC変換器システム2350は、5アンペアのDC-DC変換器、10アンペアのDC-DC変換器、およびの複数20アンペアのDC-DC変換器を備えていてもよい。別の例として、DC-DC変換器システム2350は、少なくとも50アンペア、100アンペア、150アンペア、200アンペア、またはそれ以上の合計電流容量を有する複数のDC-DC変換器を備えていてもよい。高アンペア数のDC-DC変換器システムは、少なくとも一部はここに開示された効率、向上されたサイズ、切替速度、改善された散熱、およびトポロジに基づいて、設計されてもよい。

【0227】

いくつかの実施形態において、図23Aおよび図23Bに示す構成およびレイアウトは、パッケージ2301および2351無しで装置に配置され得る。例えば、各DC-DC変換器2303、2305、および2307は、個別パッケージであってもよい。

【 0 2 2 8 】

複数電力段構成

図 2 4 A は、多重電力段 2 4 0 3 A ~ 2 4 0 3 C を有する D C - D C 変換器 2 4 0 0 を示す。P W M コントローラは、複数の電力段にパルス幅変調された信号を提供するために使用されてもよく、各電力段は、ドライバおよび 1 つまたは複数のスイッチを有していてもよい。2 つ以上の D C - D C 変換器電力段は、単一の P W M コントローラを共有してもよい。図 2 4 に示すトポロジは、図 2 3 A および図 2 3 B に関して示され説明されたように、例えば、ここで検討された技術および原理のいくつかの実施において使用されてもよい。他の図において既に示された D C - D C 変換器 2 4 0 0 のいくつかの部分（フィードバックシステムなど）は存在していてもよいが図 2 4 A においては示されていない。D C - D C 変換器 2 4 0 0 は、出力キャパシタ 1 1 1、パッケージ 2 4 0 1、集積回路（I C）チップ 2 4 1 3、ドライバ 1 1 7 A ~ 1 1 7 C、パルス幅変調器（P W M）コントローラ 1 1 9、スイッチ（例えば、e G a N スイッチ）2 4 0 5 A ~ 2 4 0 5 C、およびインダクタ 1 3 1 A ~ 1 3 1 C を備えていてもよい。

10

【 0 2 2 9 】

いくつかの実施形態において、I C 2 4 1 3 は、P W M コントローラ 1 1 9 を含んでいてもよい。しかし、P W M コントローラ 1 1 9 は、他の実施形態における I C 2 4 1 3 の一部である必要はない。P W M コントローラ 1 1 9 は、パッケージ 2 4 0 1 とは分離されているか、または、パッケージ 2 4 0 1 の外側にあってもよく、異なる電力段 2 4 0 3 A ~ 2 4 0 3 C におけるドライバ 1 1 7 A ~ 1 1 7 C の各々へ位相がずれた P W M 信号を提供してもよい。例えば、3 つの電力段について、P W M 信号は、互いに 1 2 0 度位相がずれていてもよい。いくつかの実施形態において、P W M コントローラ 1 1 9 は、パッケージ 2 4 0 1 における P C B とは分離されているか、または、P C B の外側にあってもよいが、パッケージ 2 4 0 1 に依然として含まれている。いくつかの実施形態において、P W M コントローラ 1 1 9 は、パッケージ 2 4 0 1 の一部であってもよい。

20

【 0 2 3 0 】

パッケージ 2 4 0 1 は、複数の電力段 2 4 0 3 A ~ 2 4 0 3 C を含んでいてもよい。各電力段 2 4 0 3 A ~ 2 4 0 3 C は、パッケージの P C B に埋め込まれたチップである集積回路を備えていてもよい。代替の実施形態として、2 4 0 3 A ~ 2 4 0 3 C などの複数の電力段は、点線 2 4 0 4 により示されるように 1 つの集積回路に含まれていてもよい。

30

【 0 2 3 1 】

各電力段 2 4 0 3 A ~ 2 4 0 3 C は、それぞれ示したようなドライバ 1 1 7 A ~ 1 1 7 C およびスイッチ 2 4 0 5 A ~ 2 4 0 5 C を備えていてもよい。各電力段 2 4 0 3 A ~ 2 4 0 3 C は、各インダクタ 1 3 1 A ~ 1 3 1 C と連結されていてもよい。電力段 2 4 0 3 A ~ 2 4 0 3 C は、並列に構成されていてもよい。D C - D C 変換器 2 4 0 0 の電流容量は、電力段 2 4 0 3 A ~ 2 4 0 3 C およびインダクタ 1 3 1 A ~ 1 3 1 C の各並列分岐における電流容量の合計であってもよい。

【 0 2 3 2 】

図 2 4 B は、D C - D C 変換器 2 4 0 0 におけるインダクタ 1 3 1 A ~ 1 3 1 C の例示的レイアウトを示す。P W M コントローラ 1 1 9 は、簡単化のために図 2 4 B に示していない。3 つのインダクタ 1 3 1 A ~ 1 3 1 C は、フットプリント 2 4 2 3 A ~ 2 4 2 3 C をそれぞれ有していてもよく、これらのフットプリントは、パッケージ 2 4 0 1 のフットプリント内に含まれていてもよい。インダクタのフットプリントは、集積回路チップ 2 4 0 4 および / または電力段 2 4 0 3 A ~ 2 4 0 3 C のいずれかのフットプリントに重なっていてもよい。図 2 4 B は、縮尺通りではないが、どのようにインダクタフットプリントがレイアウトされ、パッケージ 2 4 0 1 のフットプリントの大部分および / または実質的部分を占有し得るかを示す。いくつかの実施形態において、インダクタは、パッケージ封止の物理的内部に在るのではなくパッケージ 2 4 0 1 に連結されてもよい。例えば、インダクタは、パッケージの最上表面に連結され、および / または、最上表面から突出していてもよい。例えば、図 2 4 A に示すパッケージ 2 4 0 1 は、点線 2 4 0 2 において終了して

40

50

もよい。

【0233】

例示的側方断面図

図25は、DC-DC変換器の例示的側面図2500を示す。DC-DC変換器は、PCB2501、インダクタ2503、キャパシタ2505、チップ埋め込み型PWMコントローラ2507、チップ埋め込み型ドライバ2509、チップ埋め込み型スイッチ2511、およびビア2513を備えている。

【0234】

インダクタ2503およびキャパシタ2505は、PCB2501の外部でもよい。インダクタは、ビア2513によってスイッチ2511と連結されていてもよい。

10

【0235】

PWMコントローラ2507は、第1集積回路(図示)または第1チップ埋め込み型集積回路(図示せず)に在ってもよい。いくつかの実施形態において、PWMコントローラ2507は、パッケージ2501の外部に在ってもよい。第1集積回路は、シリコンなどの任意の半導体材料に基づいていてもよく、eGaNICであってもよい。

【0236】

ドライバ2509は、第2チップ埋め込み型集積回路に在ってもよい。第2集積回路は、シリコンなどの任意の半導体材料に基づいていてもよく、eGaNICであってもよい。

【0237】

スイッチ2511は、第2チップ埋め込み型集積回路または第3チップ埋め込み型集積回路などのチップ埋め込み型集積回路に在ってもよい。集積回路は、シリコンなどの任意の半導体材料に基づいていてもよく、eGaNICであってもよい。

20

【0238】

いくつかの実施形態において、第2集積回路は、ドライバ2509およびスイッチ2511の双方を備えるモノリシックのICであってもよい。いくつかの実施形態において、ドライバ2509およびスイッチは、別個のICに在ってもよい。いくつかの実施形態において、PWMコントローラ2507、ドライバ2509、およびスイッチ2511は、モノリシックのIC(例えば、eGaNIC)に在ってもよい。いくつかの実施形態において、PWMコントローラ2507は、ここで検討したように、ドライバ2509およびスイッチ2511の複数のセットを駆動してもよい。

30

【0239】

インダクタ飽和の防止

同じ物理サイズのインダクタについて、比較的高い飽和限度を有するように構成されたインダクタは、上昇された直流抵抗(DCR)も有していてもよい。インダクタは、DCRを上層させずに比較的高い飽和限度を有するように設計されてもよいが、インダクタの物理サイズは上層する。例えば、10Aの限度および15Aの飽和限度について規定された第1インダクタは、4ミリオームのDCRを有していてもよい。第2インダクタ(第1インダクタと同じ物理的サイズである)は、10Aの電流定格およびたった3ミリオームのDCRを備えていてもよいが、第2インダクタは、13Aの比較的低い飽和限度を有する。一方の特性(DCRまたはサイズ)を他方のために犠牲にすることなく、効率を向上するため、および、インダクタ飽和のリスクにより設計原理を犯すことなく効率を向上するために、比較的小さい物理サイズと比較的低いDCRとの双方と共にインダクタ(図1のインダクタ131など)を使用することが望ましい可能性がある。飽和インダクタは、比較的低いインダクタンスを提供することができ、入力および出力ポート間の意図しない短絡としても作用し得る。したがって、インダクタ飽和を防止するため、いくつかの場合には比較的大きいインダクタンスと比較的大きい飽和限度とを有する比較的大きいインダクタを、上昇されたDCRにもかかわらず使用して、インダクタが飽和しないことを確実にすることができる。例えば、インダクタは、10Aに格付けされてもよいが、インダクタは、ピーク電流が11.5Aであるように30%のACリップルを経験することができ、飽和限度に影響した温度変化に曝されてもよい。したがって、様々な操作可能な条件の

40

50

下でインダクタ飽和を回避するために、10 Aのインダクタは、15 Aまたは20 Aの飽和限度を有するように設計されて飽和バッファまたは誤差限界を提供してもよい。いくつかの設計では、バッファは、インダクタが選択されてDC - DC変換器の電流出力格付けの二倍の飽和格付けを有するように、広い温度範囲に亘るなど最悪のシナリオのために設計されている。しかしながら、このような設計は、インダクタの少なくとも物理的なサイズおよび/またはDCRを上昇する可能性がある。

【0240】

いくつかの実施形態において、比較的低いDCRを有するインダクタは、インダクタ飽和の影響を被ることなく効率を向上させるために使用されてもよい。例えば、10 Aの出力電流に格付けされたDC - DC変換器は、11 A、10.5 A、10.25 A、10.1 Aなどに格付けされたインダクタを使用することができる。いくつかの場合には、インダクタは、定格電流と、その定格電流よりも高くてもよい飽和定格を有していてもよい。DC - DC変換器は、インダクタのまたはDC - DC変換器の定格電流よりも0%、5%、10%、20%、30%、40%、50%、75%、または100%高い、または、これらの間の任意の値、または、これらの値の任意の組み合わせにより規定される任意の範囲の飽和限度を有するインダクタを備えていてもよいが、いくつかの実施においてこれらの範囲外の値を使用することができる。

【0241】

DC - DC変換器は、過電流保護システムを含んでいてもよい。図1に示すように、比較器139の第1入力部は、電流源137に連結されていてもよく、電流源137は、過電流限度を設定するための基準として使用されてもよい。I2Cおよび/またはPMBUS（図2に関して説明される）は、電流源137の出力電流をトリムおよび/または調節するために使用されてもよい。したがって、過電流限度は、設定および/または調節され得る。比較器139の出力は、故障論理および過電流保護（OCP）回路141に提供されてもよい。

【0242】

比較器139は、インダクタ131が飽和限度に近づくか飽和限度である場合に検出され得る。電流源137は、比較のための基準電流を提供するように作用してもよい。電流源137は、（例えば、PMBUSまたは他の制御通信線を介して）トリムされおよび/または制御されて基準電流を調整することができる。閾値基準値は、異なるインダクタ131のために調整されてもよく、（図示しない温度計からの信号に応じていてもよい）異なる温度に亘っていてもよい。過電流事象（例えば、比較器139により説明されるような）に応答して、故障論理141は、過電流保護回路を起動してもよい。これにより、例えば、PWMコントローラおよび/またはドライバによって（または直接）スイッチ123を開け、スイッチ127を閉じることができ、または、過剰電圧もしくは電流が出力部に到達することを防止する。過電流保護が検出されなくなると（いくつかの実施形態においてヒステリシスにより）、スイッチ123および127は、通常動作を再開することができる。

【0243】

いくつかの例示的实施形態において、50%、25%、15%、10%、5%、2.5%、または1%未満、または、これらの間の任意の値、または、これらの値の任意の組み合わせにより規定される任意の値のバッファルームが設定されてもよいが、いくつかの実施においてはこれらの範囲外のバッファ量が使用されてもよい。低バッファルームは、広い範囲の温度条件に亘っても使用され得る。例えば、10 Aの格付けされたDC - DC変換器は、10.5 A飽和限度（例えば、5%のバッファ）を有するインダクタを使用してよく、-40°C ~ +125°Cの範囲の温度条件下で動作してもよい。他の例示的な最小から最大の温度範囲の他の例は、0°C ~ 100°C、10°C ~ 90°C、25°C ~ 75°Cなどを含んでいてもよい。温度範囲の他の例は、少なくとも50°Cの変動、少なくとも75°Cの変動、少なくとも100°Cの変動、少なくとも125°Cの変動、少なくとも150°Cの変動、少なくとも165°Cの変動、および少なくとも17

10

20

30

40

50

5 ° C の変動を含んでいてもよい。

【 0 2 4 4 】

過電流検出および保護機能は、様々な条件の下で行われてもよい。例えば、過電流検出および保護は、DC - DC 変換器に含まれる各インダクタのあめにキャリブレーションされてもよい。PMBUS（または任意の他の適切な制御通信プロトコルまたは物理層）を介したI²C通信は、インダクタ用の基準電流137を調整またはキャリブレーションするために使用され得る。いくつかの実施形態において、ルックアップテーブルまたは他のメモリ構造は、インダクタ131のための温度プロファイルを格納することができ、適切な基準電流を比較器139へ提供するために電流源137を停止する。

【 0 2 4 5 】

AC - DC および他のタイプの電力変換器

ここに記載の教示および原理は、DC - DC 変換器のみではなく、任意の種類の電力変換器に適用されてもよい。DC - AC 変換器、AC - DC 変換器、およびAC - AC 変換器も、ここに開示された教示および原理を使用することができる。例えば、図26Aは、AC - DC 変換器の例示的ブロック図2600を示す。AC - DC 変換器2600は、AC入力電圧を提供し、DC出力電圧を提供するように構成されている。AC - DC 変換器2600は、フィルタ2601、分離回路2603、整流回路2605、および/または平滑器および/または出力フィルタ2607を備えていてもよい。

【 0 2 4 6 】

フィルタ2601は、周波数範囲（例えば、50 ~ 60 Hz）範囲内で電圧信号を通過させるように構成されたバンドパスフィルタであってもよい。フィルタは、1つまたは複数のスイッチ、インダクタ、および/またはキャパシタを備えていてもよい。いくつかの実施形態において、フィルタ2601は省略されていてもよい。

【 0 2 4 7 】

分離回路2603は、直接的な導電経路がAC入力ポートとDC出力ポートとの間に無いように、AC入力ポートをDC出力ポートから電気的に絶縁するように構成されてもよい。いくつかの実施形態において、分離回路は、AC信号がDC信号へ変換された後、出力部へ向かうなどの異なる場所に配置されてもよい。例えば、インダクタL₁およびL₂は、電流（例えば、インダクタL₁を通して変化する電流（AC））が、インダクタL₂に磁場を生成し介入させ、それにより、インダクタL₂を通して電流（例えば、変化する電流（AC））を誘発するように、電磁的に連結されてもよい。インダクタL₁およびL₂は、比較的高いAC電圧を比較的低いAC電圧へ降圧するために変圧器を提供することができる。いくつかの実施形態において、変圧器（例えば、分離回路2603）は、入力AC電圧が低減される必要が無い場合などは省略されてもよい。

【 0 2 4 8 】

整流器2605は、ダイオード2609および/または能動スイッチ2611の構造を含み得る。ハーフブリッジ整流器、フルブリッジ整流器、単相整流器、多相整流器、能動整流器などを含む様々な種類の整流器トポロジが使用されてもよい。能動整流器は、1つまたは複数の能動スイッチ2611を備えていてもよい。いくつかの実施形態において、ダイオードブリッジは、AC信号をパルスDC信号に変換するために使用されてもよい。スイッチ2611は、能動的に制御されてもよい。いくつかの実施形態において、PWMコントローラが含まれていてもよく、PWM信号をスイッチ2611へ提供してもよい。

【 0 2 4 9 】

平滑器および/または出力フィルタ2607は、LCネットワークを備えていてもよい。LCネットワークは、インダクタL₃およびキャパシタC₁を含んでいてもよい。いくつかの実施形態において、インダクタL₃は省略されていてもよい。平滑器および/または出力フィルタ2607は、貯蔵キャパシタを含んでいてもよく、貯蔵キャパシタは、パルスDC信号をより平滑なDC信号に平滑化することができる。

【 0 2 5 0 】

ここに記載の技術は、図26AにおけるAC - DC 変換器の種々の構成要素に印加され

10

20

30

40

50

てもよい。例えば、能動スイッチ 2611、能動スイッチ 2611 のための任意の制御システム（例えば、PWM コントローラ）、およびダイオード 2609 などの回路要素の任意の組み合わせは、チップ埋め込み型集積回路に含まれていてもよく、ビアを介してインダクタ L1、L2、および/または L3 と連結されてもよい。フィルタ 2601、分離回路 2603、整流器 2605、および平滑器 & 出力フィルタ 2607 などの AC-DC 変換器の任意の機能的段階は、1 つのチップ埋め込み型集積回路に含まれていてもよく、または、任意の数のチップ埋め込み型集積回路に含まれていてもよい。インダクタ（L1、L2、および L3 など）またはキャパシタ（C1、または貯蔵キャパシタなど）のいずれかは、（例えば、少なくとも部分的にまたは完全に重なるように）埋め込み型回路（例えば、集積回路）の情報に積層されてもよく、1 つまたは複数のビアにより集積回路に連結されてもよい。物理的レイアウトは、図 3 に関して検討した技術を含んでいてもよい。ここに開示されたフィードバックおよび制御技術のいずれかも適用されてもよい。

【0251】

図 26B は、AC-DC 変換器の例示的实施形態を示す。AC-DC 変換器は、入力 AC 信号（例えば、 V_{in} ）を受信してもよい。任意で、変圧器 2603 などの電圧変更回路は、入力 AC 信号の電圧レベルを変更することができる。例えば、変圧器 2603 は、入力 AC 電圧を低減された AC 電圧に降圧するように構成されていてもよい。変圧器 2603 は、ここで検討したように、2 つのインダクタを備えていてもよい。変圧器 2603 は、いくつかの実施形態において省略されてもよい。AC-DC 変換器は、整流回路 2605 を含んでいてもよく、この整流回路 2605 は、AC 信号をパルス DC 信号へ変換するように構成されてもよい。図 26B に示す実施形態において、フルブリッジ整流回路（例えば、4 つのダイオードを備える）を使用することができる。ダイオードブリッジ、半波整流器、全波整流器、ハーフブリッジ整流器など様々なタイプの整流回路を使用することができる。いくつかの実施形態において、整流回路は、1 つまたは複数のダイオードを含み得る。AC-DC 変換器は、平滑回路 2607 を含んでいてもよい。いくつかの実施形態において、平滑回路 2607 は、（図 26B から分かるような）キャパシタを備えていてもよく、このキャパシタは、貯蔵キャパシタとして使用されてもよい。いくつかの実施形態において、平滑回路は、インダクタを備えていてもよく、または、インダクタおよびキャパシタの双方を含む LC 回路を備えていてもよい。平滑回路 2607 は、パルス DC 信号をより安定した DC 電圧（ V_{out} ）を生成するように平滑化することができる。出力 DV 電圧（ V_{out} ）は、（例えば、ここでは抵抗器として示す）装置における 1 つまたは複数の負荷へ電流を供給するために使用されてもよい。

【0252】

図 26C は、AC-DC 変換器の例示的实施形態を示す。任意の変圧器 2603 は、ここで検討したように（例えば、2 つのインダクタを有する）変圧器を備えていてもよい。いくつかの実施形態において、整流回路 2605 は、1 つまたは複数のスイッチ 2622 を備えていてもよく、これらは AC 信号を整流するために（例えば、パルス DC 信号を生成するために）電流を許可およびブロックするように駆動されてもよい。スイッチ 2622 は、MOSFET スwitch であってもよい。スイッチ 2622 は、eGaN スwitch であってもよい。スイッチ 2622 は、AC 信号と同期されてもよい。いくつかの実施形態において、PWM コントローラ 2626 および/またはドライバ 2624 は、スイッチ 2622 を駆動するために使用されてもよい。ここに開示された他の実施形態と同様のフィードバックシステム 2628 が使用されてもよい。いくつかの実施形態において、ダイオードおよびスイッチの組み合わせは、AC-DC 変換器における整流回路のために使用されてもよい。平滑回路 2607 は、ここで検討されたように、電圧を平滑化するために使用されてもよく、キャパシタおよび/またはおよびインダクタを含んでいてもよい。

【0253】

いくつかの実施形態において、整流回路 2605 は、ここに記載のように、PCB に埋め込みされていてもよい。整流回路 2605 は、1 つまたは複数の集積回路（IC）に在ってもよい。例えば、チップ埋め込み型回路 2640（例えば、1 つまたは複数の IC）

10

20

30

40

50

は、P W Mコントローラ 2 6 2 6、ドライバ 2 6 2 4、および 1 つまたは複数のスイッチ 2 6 2 2 の任意の組み合わせを含んでいてもよい。いくつかの実施形態において、フィードバックシステム 2 6 2 8 の一部または全ては、埋め込み型回路 2 6 4 0 (例えば、1 つまたは複数の I C 上において) の一部であってもよい。いくつかの実施形態において、P W M 請求項コントローラ 2 6 2 6 は省略されていてもよい。いくつかの場合には、例示的 P W M コントローラは、ここで検討されたのと同様に、複数の A C - D C 変換器のために使用されてもよい。埋め込み型回路 2 6 4 0 は、1 つまたは複数のダイオードを含んでいてもよく、このダイオードは、A C 信号をパルス D C 信号へ変換するように構成されてもよい。1 つまたは複数のインダクタおよび / またはキャパシタ (例えば、変圧器 2 6 0 3 および / または平滑回路の一部を形成する) は、P C B の外側に配置されてもよく、また、1 つまたは複数のビアにより埋め込み型回路と電気的に連結されてもよい。1 つまたは複数のインダクタおよび / またはキャパシタは、少なくとも部分的にまたは完全に埋め込み型回路のフットプリントに重なっていてもよい。例えば、A C - D C 変換器は、図 3 と同様であってもよく、ここで、構成要素 3 1 5 は、埋め込み型回路 (例えば、I C) 2 6 4 0 である。

【 0 2 5 4 】

ここで開示される電力変換器は、D C - A C 変換器、A C - D C 変換器、A C - A C 変換器、および図 2 6 A、図 2 6 B、および図 2 6 C における例を含めて、D C - D C 変換器に関連して提供される原理および開示に全体または一部が基づいてチップ埋め込みされていてもよい。

【 0 2 5 5 】

追加の実施形態

理解を助けるため、いくつかの実施形態は、電圧値、サイズ、周波数、電流、位置など例示的値を参照して説明される。しかしながら、本開示は、ここに開示される値に限定されることを意図しない。例えば、D C - D C 変換器に関連する電圧範囲は、任意の電圧範囲を含んでいてもよい。様々な実施形態は、任意の範囲の入力電圧および任意の範囲の出力電圧を使用することができ、+ 1 2 V から - 5 V の D C - D C 変換器など、正の電圧と負の電圧との間の変換を含む。様々な実施形態は、任意の電流値を同様に使用することができ、2 0 0 アンペアを超える非常に高い電流値を含む。様々な実施形態は、異なる位置および / または向きに在る構成要素の構造を有していてもよい。例えば、ここに開示の集積回路のいずれかは、フェイスアップまたはフェイスダウンであってもよい。いくつかの例は、I 2 C および / または P M B U S などの特定の通信システムを開示するが、通信システム、または他のプロトコルおよび / または物理的層設計を使用することができる。他の実施形態は、例えば、シリアルバス I D (S V I D)、アダプティブ電圧スケーリング・バス (A V S b u s) などを使用することができる。ここで開示のコントローラは、デジタル実施、アナログ実施、およびハイブリッド実施などの様々な方法で実施されてもよい。いくつかの D C - D C 変換器パッケージまたは P C B は、キャパシタまたはそれに対するキャパシタを備えていない。いくつかの D C - D C 変換器パッケージまたは P C B は、キャパシタおよび / またはそれに連結されたキャパシタ無しであってもよく、インダクタおよび / またはキャパシタは、パッケージまたは P C B に後に追加されてもよい。いくつかの実施形態は、A C 連結であってもよい。図 1 3 A および 1 3 B におけるインダクタ 1 2 1 1、1 2 1 5 のペア 1 2 1 5 は、単一のコアを共有するインダクタであってもよい。いくつかの例示的システムは、例示的フィードバック制御方式に関連して説明されたが、ここに開示の電力変換器は、任意のフィードバック制御方式を使用してもよい。電力変換器は、平均電流、ピークモード、バレーモード、エミュレーテッド電流などに基づく電流モード制御方式、先縁 / 立ち上がりエッジ、駆動エッジ、デュアルエッジなどに基づく電圧モード制御方式、常時オン時間、常時オフ時間などを使用することができる。フィードバックシステムは、ヒステリシスを備えていてもよい。

【 0 2 5 6 】

電力変換器は、図 2 2 に関連して説明された I o T 装置などの種々の装置に給電するた

10

20

30

40

50

めに使用されてもよい。ここで検討された図 2 2 に示す C P U 2 2 0 5、および任意の他のコントローラ、プロセッサなどは、1つのハードウェアプロセッサ、または処理情報のためのバスで連結されてもよい複数のハードウェアプロセッサであってもよい。C P U、プロセッサ、コントローラなどは、例えば、1つまたは複数の汎用プロセッサであってもよい。

【 0 2 5 7 】

C P U、プロセッサ、コントローラなどは、ランダムアクセスメモリ (R A M) 2 2 0 7、キャッシュおよび/または他の動的格納装置などの主記憶装置と連結されてもよく、情報およびプロセッサ 2 2 0 5 により実行される指示のためのバスと連結されていてもよい。R A M も、C P U 2 2 0 5 により実行されることになる指示の実行中に一時的変数または他の中間情報を格納するために使用されてもよい。このような指示は、プロセッサ 2 2 0 5 にアクセス可能な記憶媒体に格納される場合、コンピュータシステムを指示において特定された動作を行うようにカスタマイズされた特殊目的の機械にする。任意の適した種類のコンピュータ読み取り可能なメモリを使用することができる。

【 0 2 5 8 】

電気システム 2 2 0 1、またはここに開示された他のシステムは、ユーザーに情報を表示するためのディスプレイ (例えば、ブラウン管 (C R T) または L C D 表示またはタッチスクリーン) などの装置 2 2 1 1 を備えていてもよい。装置 2 2 1 1 の他の例は、プロセッサ 2 2 0 5 への情報およびコマンド選択肢の通信のための英数字および他のキーを含む入力装置を含む。別の種類の装置 2 2 1 1 は、プロセッサ 2 2 0 5 へ方向情報およびコマンド選択肢を通信するため、および、ディスプレイ上でカーソルの動きを制御するためのマウス、トラックボール、またはカーソル方向キーなどのカーソル制御装置である。この入力装置は、典型的には、2つの軸、第 1 軸 (例えば、x) および第 2 軸 (例えば、y) における2つの自由度を有し、これにより、装置は面における位置を特定することができる。いくつかの実施形態において、同じ方向情報およびカーソル制御などのコマンド選択肢は、カーソル無しでタッチスクリーンリーンにおける接触を受信することにより実施されてもよい。

【 0 2 5 9 】

電気システム 2 2 0 1、またはここに開示の他のものは、ユーザーインターフェースモジュールを備えて、G U I を実施してもよく、G U I は、1つまたは複数の演算装置により実行される実行可能なソフトウェアコードとして大容量記憶装置に格納され得る。これらのモジュールは、例えば、ソフトウェア構成要素、オブジェクト指向のソフトウェア構成要素、クラス構成要素およびタスク構成要素、プロセス、機能、特徴、手順、サブルーチン、プログラムコードのセグメント、ドライバ、ファームウェア、マイクロコード、回路、データ、データベース、データ構造、テーブル、アレイ、および変数などの構成要素を備えていてもよい。

【 0 2 6 0 】

一般に「モジュール」という用語は、本願で使用される場合、ハードウェアまたはファームウェアに組み込まれた論理、または、ソフトウェア指示の集合のことを指し、例えば、J a v a、L u a、C または C + + などの、プログラミング言語で記載された入口および出口点を有している可能性がある。ソフトウェアモジュールは、動的リンクライブラリにインストールされた、実行可能プログラムにコンパイルされてリンクされてもよく、または、例えば、B A S I C、P e r l、または P y t h o n などの翻訳されたプログラミング言語で書き込まれてもよい。ソフトウェアモジュールは他のモジュールまたはそれら自身から呼び出されてもよく、および/または、検出されたイベントまたは中断に応じて起動されてもよいことが分かる。演算装置における実行のために構成されたソフトウェアモジュールは、コンパクトディスク、デジタルビデオディスク、フラッシュドライブ、磁気ディスク、または任意の他の有形媒体などのコンピュータ読取可能媒体において、または、ダウンロードデジタルとして (および、実行の前にインストール、解凍、または解号を必要とする、圧縮されて、または、インストール可能なフォーマットで元々格納され

10

20

30

40

50

ていてもよい)提供されもよい。このようなソフトウェアコードは、一部または全てが、演算装置による実行のための、実行演算装置の記憶装置に格納されていてもよい。ソフトウェア指示は、E P R O Mなどのファームウェアに組み込まれてもよい。さらに、ハードウェアモジュールは、ゲートおよびフリップフロップなどの接続された論理ユニットを備えていてもよく、および/または、プログラム可能なゲートアレイまたはプロセッサなどのプログラム可能なユニットから成っていてもよいことが分かる。ここに機能的に記載のモジュールまたは演算装置は、ソフトウェアモジュールとして好ましくは実施されるがハードウェアまたはファームウェアで表されていてもよい。一般に、ここに記載のモジュールは、論理モジュールを指し、論理モジュールは、他のモジュールと組み合わせられてもよく、または、その物理的組織または記憶部に関わらずサブモジュールに分割されてもよい。

10

【0261】

電気システム2201、またはここに記載の他のシステムは、カスタマイズされた配線論理、1つまたは複数のA S I CまたはF P G A、コンピュータシステムとの組み合わせで(例えば、電気システム2201の)特定目的機械にするかまたはプログラムするファームウェアおよび/またはプログラムロジックを使用してここに記載の技術を実施することができる。一実施形態によると、本願における技術は、主記憶装置2207に含まれる、1つまたは複数のシーケンスの1つまたは複数の指示を実施する1つまたは複数のプロセッサ2205に応答して、電気システム2201により行われる。このような指示は、格納装置などの別の記憶媒体から主記憶装置2207に読み込まれてもよい。主記憶装置2207に含まれる指示のシーケンスの実施により、1つまたは複数のプロセッサ2205は、本願に記載の特徴を実施またはプロセス動作を実施することができる。代替の実施形態において、配線回路は、ソフトウェア指示の代わりに、またはそれに組み合わせて使用されてもよい。

20

【0262】

非一時的なコンピュータ読取可能媒体を使用することができる。特定の方法で機械に動作させるデータおよび/または指示を記憶する任意の媒体を使用することができる。このような非一時的な媒体は、不揮発性媒体および/または揮発性媒体を含んでいてもよい。揮発性媒体は、主記憶装置2207などの動的メモリを含む。非一時的な媒体の一般的な形態としては、例えば、フロッピーディスク、フレキシブルディスク、ハードディスク、固体素子、磁気テープ、または任意の他の磁気データ記憶媒体、C D - R O M、任意の他の光学データ記憶媒体、ホールのパターンを有する任意の物理媒体、R A M、P R O M、およびE P R O M、F L A S H - E P R O M、N V R A M、任意の他のメモリチップまたはカートリッジ、およびそのネットワーク化されたバージョンが挙げられる。

30

【0263】

非一時的な媒体は、送信媒体とは異なってもよいが伝送媒体と共に使用されてもよい。伝送媒体は、非一時的な媒体間で情報を伝送することに寄与し得る。例えば、伝送媒体は、バスを含む配線を含む、同軸ケーブル、銅線、およびファイバー光学を含んでいてもよい。伝送媒体は、ラジオ波および赤外線データ通信の間に生成されるような、音波または光波の形態をとってもよい。

40

【0264】


無線通信システム2103は、ネットワーク2213に連結される2方向データ通信を提供してもよい。例えば、無線通信システム2103は、種々のタイプの情報を表すデジタルデータストリームを担持する電気、電磁、または光学の信号を送信および受信することができる。代替として、いくつかの場合には、無線通信システム2103は、一方向通信(例えば、情報の受信または送信)を提供してもよい。

【0265】


ネットワーク2213は、典型的には、1つまたは複数のネットワークを介して他のデータ装置へのデータ通信を提供する。例えば、ネットワーク2213は、インターネット・サービス・プロバイダにより操作されるデータ装置またはホストコンピュータヘローカ

50

【図 3】




【図 4 A】




10

20

【図 4 B】



【図 4 C】




30


40

50

【 図 4 D 】




【圖 5】




10

20

【 図 6 】



【 図 7 A 】




30


40

50


【図 7 B】




【図 8 A】



【図 8 B】



【図 9】



10


20

30


40

50

【図 1 0】




【図 1 1 A】




10

20

【図 1 1 B】



【図 1 1 C】




30


40

50

【図 1 1 D】




【図 1 2】



10

20


【図 1 3 A】



30


40

【図 1 3 B】




50


【図 18】




【図 19】



【図 20】



【図 21 A】



10


20

30


40

50

【図 2 1 B】




【図 2 1 C】




10

【図 2 1 D】



【図 2 1 E】




20

30


40

50

【図 2 2】




【図 2 3 A】




10

20

【図 2 3 B】



【図 2 4 A】




30


40

50


【図 2 4 B】




【図 2 5】



【図 2 6 A】



【図 2 6 B】



10


20

30

40

50

【図 26 C】



10

20

30

40

50

フロントページの続き

(33)優先権主張国・地域又は機関

米国(US)

(56)参考文献 特開 2 0 1 0 - 1 2 9 8 7 7 (J P , A)
特開 2 0 1 0 - 2 0 7 0 6 8 (J P , A)
特開 2 0 1 3 - 6 2 9 4 3 (J P , A)
特開 2 0 1 5 - 4 7 0 1 7 (J P , A)
特開 2 0 0 5 - 1 4 3 2 8 4 (J P , A)
特開 2 0 1 1 - 1 3 8 8 1 2 (J P , A)
特表 2 0 1 6 - 5 0 3 9 6 3 (J P , A)
特開 2 0 1 5 - 1 3 3 9 0 5 (J P , A)

(58)調査した分野 (Int.Cl. , D B 名)

H 0 2 M 3 / 0 0 - 3 / 4 4
H 0 1 L 2 1 / 8 2 2
H 0 1 L 2 7 / 0 4