



(19)中華民國智慧財產局

(12)發明說明書公告本

(11)證書號數：TW I790372 B

(45)公告日：中華民國 112 (2023) 年 01 月 21 日

(21)申請案號：108112305

(22)申請日：中華民國 108 (2019) 年 04 月 09 日

(51)Int. Cl. : C23C16/40 (2006.01)

C23C16/455 (2006.01)

H01L21/285 (2006.01)

H01L21/768 (2006.01)

(30)優先權：2018/04/09 美國

62/654,760

(71)申請人：日商東京威力科創股份有限公司 (日本) TOKYO ELECTRON LIMITED (JP)
日本

(72)發明人：泰伯利 坎達巴拉 TAPILY, KANDABARA (ML)

(74)代理人：周良謀；周良吉

(56)參考文獻：

TW 201804567A

US 9159606B1

US 2012/040534A1

US 2014/070293A1

US 2017/358481A1

審查人員：林春佳

申請專利範圍項數：20 項 圖式數：5 共 22 頁

(54)名稱

具有用於低電容內連線之氣隙的半導體元件形成方法

(57)摘要

本發明提出在先進的半導體元件中製造用於低電容內連線之氣隙之方法。方法包括將基板暴露於氣體脈衝序列中，以沉積在凸起特徵部之間形成氣隙之材料。

A method of fabricating air gaps in advanced semiconductor devices for low capacitance interconnects. The method includes exposing a substrate to a gas pulse sequence to deposit a material that forms an air gap between raised features.

指定代表圖：

符號簡單說明：

- 2 . . . 基板
- 200 . . . 基模
- 202 . . . 凸起特徵部
- 206 . . . 底部區域
- 208 . . . 側壁
- 218 . . . 材料
- 220 . . . 氣隙




圖 2F



公告本

I790372

【發明摘要】

【中文發明名稱】具有用於低電容內連線之氣隙的半導體元件形成方法

【英文發明名稱】METHOD OF FORMING A SEMICONDUCTOR DEVICE

WITH AIR GAPS FOR LOW CAPACITANCE INTERCONNECTS

【中文】

本發明提出在先進的半導體元件中製造用於低電容內連線之氣隙之方法。方法包括將基板暴露於氣體脈衝序列中，以沉積在凸起特徵部之間形成氣隙之材料。

【英文】

A method of fabricating air gaps in advanced semiconductor devices for low capacitance interconnects. The method includes exposing a substrate to a gas pulse sequence to deposit a material that forms an air gap between raised features.

【指定代表圖】：圖 2F

【代表圖之符號簡單說明】

2 基板

200 基模

202 凸起特徵部

206 底部區域

208 側壁

218 材料

220 氣隙

【發明說明書】

【中文發明名稱】具有用於低電容內連線之氣隙的半導體元件形成方法

【英文發明名稱】 METHOD OF FORMING A SEMICONDUCTOR DEVICE

WITH AIR GAPS FOR LOW CAPACITANCE INTERCONNECTS

【技術領域】

【0001】 本發明係有關半導體製造及半導體元件領域，更具體地，有關具有用於低電容內連線之氣隙之半導體元件形成方法。

[相關申請案之交互參照]

【0002】 本申請案係關於 2018 年 4 月 9 日提出之美國臨時專利申請案第 62/654,760 號，並主張其優先權，其完整內容係併入本申請案中之參考資料。

【先前技術】

【0003】 隨著元件特徵部尺寸之微縮，內連線正成為性能改進中之重要問題。這部分是由於元件特徵部尺寸不斷減小及相鄰特徵部間之有害電容所導致之電阻率 (R_s) 上升。減少電容之一方法為使用超低 k 介電材料，而氣隙提供約為 1 之最低介電常數 (k) 值。因此，元件製造者為先進金屬化方案中之關鍵層增添氣隙。

【發明內容】

【0004】 本揭露內容描述在先進半導體元件中製造氣隙之新穎方法。根據一實施例，方法包括提供包含凸起特徵部及在凸起特徵部之間之底部區域之基

板，該凸起特徵部具有頂部區域及側壁；及將基板暴露於氣體脈衝序列以沉積在凸起特徵部之間形成氣隙之材料，其中氣體脈衝序列以任何順序包括：a) 首先依序為，將基板暴露於第一前驅物氣體，以在頂部區域上及在側壁之上部上非共形地 (non-conformally) 形成第一前驅物層，但不在側壁之下部及底部區域上形成，及第二步，將基板暴露於第二前驅物氣體，第二前驅物氣體與第一前驅物層反應以在基板上形成材料層；及 b) 首先依序為，將基板暴露於第一前驅物氣體，以在頂部區域上、在側壁上、及在底部區域上共形地 (conformally) 形成第二前驅物層，及第二步，將基板暴露於第二前驅物氣體，第二前驅物氣體與第二前驅物層反應以在基板上形成第二材料層。步驟 a)、b)，或 a) 及 b)，可重複至少一次直到氣隙形成。

【0005】 根據另一實施例，方法包括提供包含凸起特徵部及在凸起特徵部之間之底部區域之基板，該凸起特徵部具有頂部區域及側壁；及將基板暴露於氣體脈衝序列以沉積在凸起特徵部之間形成氣隙之材料，其中氣體脈衝序列以任何順序包括：a) 首先依序為，將基板暴露於第一前驅物氣體，以在頂部區域上、在側壁上、及在底部區域上共形地形成第一前驅物層，及第二步，將基板暴露於電漿激發含鹵氣體，以去活化或至少部分地去除在頂部區域及底部區域中之第一前驅物層，及第三步，將基板暴露於第二前驅物氣體，第二前驅物氣體與第一前驅物層反應以在側壁上形成材料層；及 b) 首先依序為，將基板暴露於第一前驅物氣體，以在頂部區域上、在側壁上、及在底部區域上共形地形成第二前驅物層，及第二步，將基板暴露於第二前驅物氣體，第二前驅物氣體與第二前驅物層反應以在基板上形成材料之第二層。步驟 a)、b)，或 a) 及 b)，可重複至少一次直到

氣隙形成。

【圖式簡單說明】

【0006】 藉由參考以下之詳細說明及伴隨的圖式，可以更完整地了解本發明及其優點，其中：

【0007】 圖 1 為根據本發明實施例之處理基板之處理流程圖；

【0008】 圖 2A-2F 為根據本發明實施例，藉由橫剖面圖而示意性地顯示處理基板之方法；

【0009】 圖 3 為根據本發明實施例之處理基板之處理流程圖；

【0010】 圖 4A-4G 為根據本發明實施例，藉由橫剖面圖而示意性地顯示處理基板之方法；及

【0011】 圖 5 為根據本發明實施例，顯示在 SiO_2 材料中形成之氣隙之橫剖面掃描式電子顯微鏡（SEM）圖像。

【實施方式】

【0012】 描述在先進的半導體元件中製造氣隙之方法。圖 1 為根據本發明實施例之處理基板之處理流程圖；及圖 2A-2F 為根據本發明實施例，藉由橫剖面圖而示意性地顯示處理基板之方法。

【0013】 圖 1 中之處理流程 1 包括，在步驟 100 中，提供基板 2，基板 2 包含基膜 200、及具有頂部區域 201 及側壁 208 之凸起特徵部 202，及在凸起特徵部 202 之間之底部區域 206。凸起特徵部 202 在凸起特徵部 202 之間界定凹陷特徵部 204。凹陷特徵部 204 可具有寬度 207，例如，小於 200nm、小於 100nm、

小於 50nm、小於 25nm、小於 20nm、或小於 10nm。在其他範例中，凹陷特徵部 204 可具有寬度 207 介於 5nm 及 10nm 之間、介於 10nm 及 20nm 之間、介於 20nm 及 50nm 之間、介於 50nm 及 100nm 之間、介於 100nm 及 200nm 之間、介於 10nm 及 50nm 之間、或介於 10nm 及 100nm 之間。寬度 207 亦可稱為臨界尺寸 (CD)。凹陷特徵部 204 可具有深度，例如，25nm、50nm、100nm、200nm、或更深。

【0014】 在一些範例中，基膜 200 及凸起特徵部 202 可包含相同材料、或由相同材料組成。在一範例中，基膜 200 及凸起特徵部 202 可包含 Si、或由 Si 組成。在一些範例中，凸起特徵部 202 可包含介電材料，例如 SiO₂、SiON、SiN、高 k 材料、低 k 材料、或超低 k 材料。使用習知的微影及蝕刻處理可形成凹陷特徵部 204。

【0015】 處理流程 1 更包括將基板 2 暴露於氣體脈衝序列以在基板 2 上沉積形成氣隙之材料，其中氣體脈衝序列以任何順序包括：在步驟 102 中，首先依序為，將基板暴露於第一前驅物氣體，以在頂部區域上及在側壁之上部上非共形地形成第一前驅物層，但不在側壁之下部及底部區域上形成(圖 2B)；及第二步，將基板暴露於第二前驅物氣體，第二前驅物氣體與第一前驅物層反應以在基板上形成第一材料層(圖 2C)；及在步驟 104 中，首先依序為，將基板暴露於第一前驅物氣體，以在頂部區域上、在側壁上、及在底部區域上共形地形成第二前驅物層(圖 2D)，及第二步，將基板暴露於第二前驅物氣體，第二前驅物氣體與第二前驅物層反應以在基板上形成第二材料層(圖 2E)。

【0016】 圖 2B 示意性地顯示第一前驅物層 210，該第一前驅物層 210 在頂部區域 201 上及側壁 208 之上部上非共形地形成，但不在側壁 208 之下部及底部區域 206 上形成。根據本發明實施例，第一前驅物層 210 可藉由各種方法沉積或

形成，該方法包括：a) 使用第一前驅物氣體之未飽和暴露以控制基板處之飽和狀態，使在凹陷特徵部 204 中之第一前驅物氣體耗盡；b) 在基板處之壓力控制，以限制第一前驅物氣體向底部區域 206 擴散；c) 在原子層沉積 (ALD) 處理期間，旋轉中基板在分配第一前驅物氣體之氣體入口下方之空間快速水平移動；或 d) 在頂部區域 201 上、及在側壁 208 之上部上之共形前驅物層之電漿緻密化，接著蝕刻在側壁 208 之下部上及在底部區域 206 上之共形前驅物層。

【0017】圖 2C 顯示第一材料層 212 之形成，該形成來自於將圖 2B 中之第一前驅物層 210 暴露於第二前驅物氣體、並與第二前驅物氣體反應。

【0018】圖 2D 顯示第二前驅物層 214 在頂部區域 201 上、在側壁 208 上、及在底部區域 206 上共形地形成。可使用第一前驅物氣體之飽和暴露以沉積第二前驅物層 214，該第一前驅物氣體到達在凸起特徵部 202 之間之底部區域 206 並使其飽和。

【0019】圖 2E 顯示第二材料層 216 之形成，該形成來自於將圖 2D 中之第二前驅物層 214 暴露於第二前驅物氣體、並與第二前驅物氣體反應。

【0020】步驟 102、104、或 102 及 104，可重複至少一次，直到在基板 2 上形成氣隙。步驟 102 及 104 可以任何順序執行，即在步驟 104 之前執行步驟 102、或在步驟 102 之前執行步驟 104。圖 2F 顯示在材料 218 中氣隙 220 之形成，該氣隙 220 在沉積附加的材料直到凹陷特徵部 204 在頂部附近被夾止之後形成。包含氣隙 220 之材料 218 包括第一材料層 212、第二材料層 216、及封閉凹陷特徵部 204 之頂部附近之開口所需的任何其他材料。

【0021】 在一範例中，第一前驅物氣體可包括含金屬之前驅物；且第一及第二前驅物層 210 及 214 可形成第一前驅物之吸附層，該吸附層約為一個原子層厚度。

【0022】 在一些範例中，含金屬之前驅物包含鋁、鈦、或其組合。含金屬之前驅物之範例包括鋁 (Al)、鈦 (Ti)、或鋁及鈦兩者。根據一實施例，第一及第二前驅物層 210 及 214 係選自於由 Al、Al₂O₃、AlN、AlON、含 Al 前驅物、Al 合金、CuAl、TiAlN、TaAlN、Ti、TiAlC、TiO₂、TiON、TiN、含 Ti 前驅物、Ti 合金、及其組合所構成之群組。

【0023】 本發明實施例可使用多種含 Al 前驅物。例如，許多鋁前驅物具有化學式：AlL₁L₂L₃D_x，其中 L₁、L₂、L₃ 為單獨的陰離子配體，D 為中性供給配體，其中 x 可以是 0、1、或 2。每個 L₁、L₂、L₃ 配體可分別選自於由醇鹽、鹵化物、芳氧化物、醯胺、環戊二烯基、烷基、矽基、烷基脘酸根、β-二酮酸根、酮亞胺酸根、矽酸根、及羧酸根所構成之群組。D 配體可選自於由醚、呋喃、吡啶、吡咯、吡咯烷、胺、冠醚、甘醇二甲醚、及脲所構成之群組。

【0024】 其他鋁前驅物之範例包括：AlMe₃、AlEt₃、AlMe₂H、[Al(O^sBu)₃]₄、Al(CH₃COCHCOCH₃)₃、AlCl₃、AlBr₃、AlI₃、Al(OⁱPr)₃、[Al(NMe₂)₃]₂、Al(ⁱBu)₂Cl、Al(ⁱBu)₃、Al(ⁱBu)₂H、AlEt₂Cl、Et₃Al₂(O^sBu)₃、及 Al(THD)₃。

【0025】 本發明實施例可使用多種含 Ti 前驅物。範例包括具有「Ti-N」分子內鍵結之含 Ti 前驅物，包括：Ti(NEt₂)₄(TDEAT)、Ti(NMeEt)₄(TEMAT)、Ti(NMe₂)₄(TDMAT)。其他範例包括含有「Ti-C」分子內鍵結之含 Ti 前驅物，包括：Ti(COCH₃)(η⁵-C₅H₅)₂Cl、Ti(η⁵-C₅H₅)Cl₂、Ti(η⁵-C₅H₅)Cl₃、Ti(η⁵-C₅H₅)₂Cl₂、Ti(η⁵-C₅(CH₃)₅)Cl₃、Ti(CH₃)(η⁵-C₅H₅)₂Cl、Ti(η⁵-C₉H₇)₂Cl₂、

$\text{Ti}((\eta^5\text{-C}_5(\text{CH}_3)_5)_2\text{Cl})$ 、 $\text{Ti}((\eta^5\text{-C}_5(\text{CH}_3)_5)_2\text{Cl}_2)$ 、 $\text{Ti}(\eta^5\text{-C}_5\text{H}_5)_2(\mu\text{-Cl})_2$ 、
 $\text{Ti}(\eta^5\text{-C}_5\text{H}_5)_2(\text{CO})_2$ 、 $\text{Ti}(\text{CH}_3)_3(\eta^5\text{-C}_5\text{H}_5)$ 、 $\text{Ti}(\text{CH}_3)_2(\eta^5\text{-C}_5\text{H}_5)_2$ 、 $\text{Ti}(\text{CH}_3)_4$ 、
 $\text{Ti}(\eta^5\text{-C}_5\text{H}_5)(\eta^7\text{-C}_7\text{H}_7)$ 、 $\text{Ti}(\eta^5\text{-C}_5\text{H}_5)(\eta^8\text{-C}_8\text{H}_8)$ 、 $\text{Ti}(\text{C}_5\text{H}_5)_2(\eta^5\text{-C}_5\text{H}_5)_2$ 、
 $\text{Ti}((\text{C}_5\text{H}_5)_2)_2(\eta\text{-H})_2$ 、 $\text{Ti}(\eta^5\text{-C}_5(\text{CH}_3)_5)_2$ 、 $\text{Ti}(\eta^5\text{-C}_5(\text{CH}_3)_5)_2(\text{H})_2$ 、及 $\text{Ti}(\text{CH}_3)_2(\eta^5\text{-C}_5(\text{CH}_3)_5)_2$ 。 TiCl_4 為包含「Ti-鹵素」鍵結之鹵化鈦前驅物之範例。

【0026】 根據一些實施例，第二前驅物氣體可包括矽醇（silanol）氣體；且沉積在基板上之材料可包括 SiO_2 。在一些範例中，矽醇氣體可選自於由三（叔戊氧基）矽醇（TPSOL）、三（叔丁氧基）矽醇、及雙（叔丁氧基）（異丙氧基）矽醇所構成之群組。

【0027】 在不存在任何氧化劑及水解劑之情況下，可在約 150°C 或更低的基板溫度下將基板暴露於含有矽醇氣體之處理氣體中以沉積 SiO_2 膜。藉由前驅物層上之矽醇氣體之自限性吸附以控制 SiO_2 膜之厚度。已觀察到催化效果直到 SiO_2 膜厚約 3nm，此後 SiO_2 沉積停止。在另一實施例中，基板溫度可為約 120°C 或更低。在又另一實施例中，基板溫度可為約 100°C 或更低。

【0028】 圖 5 為根據本發明實施例，顯示在 SiO_2 材料 500 中形成之氣隙 502 之橫剖面掃描式電子顯微鏡（SEM）圖像。根據圖 1 及圖 2A-2F 所述之實施例， SiO_2 材料 500 沉積在凸起特徵部上。第一前驅物包含 AlMe_3 且第二前驅物包含三（叔戊氧基）矽醇。

【0029】 圖 3 為根據本發明實施例之處理基板之處理流程圖；及圖 4A-4G 為根據本發明實施例，藉由橫剖面圖而示意性地顯示處理基板之方法。

【0030】 處理流程 3 包括，在步驟 300 中，提供包含基膜 400 之基板 4、具有頂部區域 401 及側壁 408 之凸起特徵部 402、及在凸起特徵部 402 之間之底部

區域 406。如圖 4A 所示，凸起特徵部 402 界定凹陷特徵部 404，凹陷特徵部 404 在凸起特徵部 402 之間具有寬度 407。

【0031】 處理流程 3 更包括將基板 4 暴露於氣體脈衝序列以在基板 4 上沉積形成氣隙之材料，其中氣體脈衝序列以任何順序包括：在步驟 302 中，首先依序為，將基板暴露於第一前驅物氣體，以在頂部區域上、在側壁上、及在底部區域上共形地形成第一前驅物層(圖 4B)，第二步，將基板暴露於電漿激發含鹵氣體，以去活化或至少部分地去除在頂部區域及底部區域中之第一前驅物層(圖 4C)，第三步，將基板暴露於第二前驅物氣體，第二前驅物氣體與第一前驅物層反應以在側壁上形成第一材料層(圖 4D)；及在步驟 304 中，首先依序為，將基板暴露於第一前驅物氣體，以在頂部區域上、在側壁上、及在底部區域上共形地形成第二前驅物層(圖 4E)，及第二步，將基板暴露於第二前驅物氣體，第二前驅物氣體與第二前驅物層反應以在基板上形成附加材料層(圖 4F)。步驟 a)、b)，或 a)及 b)，可重複至少一次以增加第一及第二材料層之厚度。

【0032】 圖 4B 顯示第一前驅物層 410 在頂部區域 401 上、在側壁 408 上、及在底部區域 406 上共形地形成。根據一實施例，可使用第一前驅物氣體之飽和暴露以沉積第一前驅物層 410。

【0033】 圖 4C 顯示將基板 4 暴露於電漿激發含鹵氣體後之第一前驅物層 410。暴露於電漿激發含鹵氣體，從頂部區域 401 及底部區域 406 去除第一前驅物層 410。含鹵氣體之非限制性範例包含 Cl_2 、 BCl_3 、 CCl_4 、 HCl 、 HBr 、 TiCl_4 、或其組合。含鹵氣體還可包括惰性氣體，例如氬 (Ar)。在一些範例中，可使用高密度電漿源以執行電漿激發，例如感應耦合電漿 (ICP) 源或微波電漿源。可藉由基板支架對基板 4 施加偏壓，以進一步增強電漿暴露之非等向性特性。此

外，可選擇例如基板溫度、氣體壓力、及電漿功率之處理條件，以控制第一前驅物層 410 之去除並最小化對基板 4 之損壞。

【0034】圖 4D 顯示第一材料層 412 之形成，該形成來自於將圖 4C 中側壁 408 上之第一前驅物層 410 暴露於第二前驅物氣體、並與第二前驅物氣體反應。

【0035】圖 4E 顯示第二前驅物層 414 在頂部區域 401 上、在側壁 408 上、及在底部區域 406 上共形地形成。可使用第一前驅物氣體之飽和暴露以沉積第二前驅物層 414，該第一前驅物氣體到達在凸起特徵部 402 之間之底部區域 406 並使其飽和。

【0036】圖 4F 顯示第二材料層 416 之形成，該形成來自於將圖 4E 中之第二前驅物層 414 暴露於第二前驅物氣體、並與第二前驅物氣體反應。

【0037】步驟 302、304、或 302 及 304 兩者，可重複至少一次，直到在基板 4 上形成氣隙。步驟 302 及 304 可以任何順序執行，即在步驟 304 之前執行步驟 302、或在步驟 302 之前執行步驟 304。圖 4G 顯示在材料 418 中氣隙 420 之形成，該氣隙 420 在沉積附加的材料直到凹陷特徵部 404 在頂部附近被夾止之後形成。包含氣隙 420 之材料 418 包括第一材料層 412、第二材料層 416、及封閉凹陷特徵部 404 之頂部附近之開口所需的任何其他材料。

【0038】已描述許多實施例，該等實施例用於在先進的半導體元件中製造氣隙之方法。前述已呈現之本發明實施例係出於說明及描述之目的。其並非意味著全面描述，或限制本發明於所揭露之特定形式。本說明書及隨後的請求項包含之術語僅用於描述之目的而不應被解釋為限制。熟悉相關技術者可鑑於以上教示瞭解許多修改及變化。熟悉此項技術者將明白圖中所示之各種組件之各種均等組合及替代。因此，本發明之範圍不受此實施方式所限制，而是受於此所附之請求

項限制。

【符號說明】

【0039】

- 1 處理流程
 - 100 步驟
 - 102 步驟
 - 104 步驟
 - 2 基板
 - 200 基模
 - 201 頂部區域
 - 202 凸起特徵部
 - 204 凹陷特徵部
 - 206 底部區域
 - 207 寬度
 - 208 側壁
 - 210 第一前驅物層
 - 212 第一材料層
 - 214 第二前驅物層
 - 216 第二材料層
 - 218 材料
 - 220 氣隙

3 處理流程

300 步驟

302 步驟

304 步驟

4 基板

400 基模

401 頂部區域

402 凸起特徵部

404 凹陷特徵部

406 底部區域

407 寬度

408 側壁

410 第一前驅物層

412 第一材料層

414 第二前驅物層

416 第二材料層

418 材料

420 氣隙

500 SiO₂ 材料

502 氣隙

【發明申請專利範圍】

【第1項】 一種基板處理方法，包括：

提供一基板，該基板包含複數凸起特徵部、及在該等凸起特徵部之間之複數底部區域，該等凸起特徵部具有複數頂部區域及複數側壁；及

將該基板暴露於一氣體脈衝序列以沉積在該等凸起特徵部之間形成一氣隙之一材料，其中該氣體脈衝序列以任何順序包括：

a) 依序地，首先將該基板暴露於一第一前驅物氣體，以在該等頂部區域及該等側壁之上部上非共形地形成一第一前驅物層，但不在該等側壁之下部及該等底部區域上形成，及第二步，將該基板暴露於一第二前驅物氣體，該第二前驅物氣體與該第一前驅物層反應以在該基板上形成該材料之一第一層；及

b) 依序地，首先將該基板暴露於該第一前驅物氣體，以在該等頂部區域上、在該等側壁上、及在該等底部區域上共形地形成一第二前驅物層，及第二步，將該基板暴露於該第二前驅物氣體，該第二前驅物氣體與該第二前驅物層反應以在該基板上形成該材料之一第二層。

【第2項】 如申請專利範圍第 1 項之基板處理方法，更包括：

重複步驟 a)、b)、或 a)及 b)至少一次，直到該氣隙形成。

【第3項】 如申請專利範圍第 1 項之基板處理方法，其中該第一前驅物氣體包含一含金屬之前驅物。

【第4項】 如申請專利範圍第 1 項之基板處理方法，其中該第一前驅物氣體包含鋁、鈦、或其組合。

【第5項】 如申請專利範圍第 3 項之基板處理方法，其中該等第一及第二前驅物層係選自於由 Al、Al₂O₃、AlN、AlON、一含 Al 前驅物、Al 合金、CuAl、TiAlN、TaAlN、Ti、TiAlC、TiO₂、TiON、TiN、一含 Ti 前驅物、Ti 合金及其組合，所構成之群組。

【第6項】 如申請專利範圍第 1 項之基板處理方法，其中該材料之該等第一及第二層包含 SiO₂。

【第7項】 如申請專利範圍第 1 項之基板處理方法，其中該第二前驅物氣體包括一矽醇氣體。

【第8項】 如申請專利範圍第 7 項之基板處理方法，其中該矽醇氣體係選自於由三（叔戊氧基）矽醇、三（叔丁氧基）矽醇、及雙（叔丁氧基）（異丙氧基）矽醇所構成之群組。

【第9項】 如申請專利範圍第 1 項之基板處理方法，其中該第一前驅物氣體包含 AlMe₃ 且該第二前驅物氣體包含三（叔戊氧基）矽醇。

【第10項】 如申請專利範圍第 1 項之基板處理方法，其中該將該基板暴露於該第二前驅物氣體包括：

在沒有任何氧化及水解劑之情況下，將該基板在約 150°C 或更低之基板溫度下暴露於包含一矽醇之一處理氣體。

【第11項】 一種基板處理方法，包括：

提供一基板，該基板包含複數凸起特徵部、及在該等凸起特徵部之間之複數底部區域，該等凸起特徵部具有複數頂部區域及複數側壁；及

將該基板暴露於一氣體脈衝序列以沉積在該等凸起特徵部之間形成一氣隙之一材料，其中該氣體脈衝序列以任何順序包括：

a) 依序地，首先將該基板暴露於一第一前驅物氣體，以在該等頂部區域上、在該等側壁上、及在該等底部區域上共形地形成一第一前驅物層，第二步，將該基板暴露於電漿激發含鹵氣體，以去活化或至少部分地去除在該等頂部區域及該等底部區域中之該第一前驅物層，及第三步，將該基板暴露於一第二前驅物氣體，該第二前驅物氣體與該第一前驅物層反應以在該等側壁上形成該材料之一第一層；及

b) 依序地，首先將該基板暴露於該第一前驅物氣體，以在該等頂部區域上、在該等側壁上、及在該等底部區域上共形地形成一第二前驅物層，及第二步，將該基板暴露於該第二前驅物氣體，該第二前驅物氣體與該第二前驅物層反應以在該基板上形成該材料之一第二層。

【第12項】 如申請專利範圍第 11 項之基板處理方法，更包括：

重複步驟 a)、b)、或 a)及 b)至少一次，直到該氣隙形成。

【第13項】 如申請專利範圍第 11 項之基板處理方法，其中該第一前驅物氣體包含一含金屬前驅物。

【第14項】 如申請專利範圍第 11 項之基板處理方法，其中該第一前驅物氣體包含鋁、鈦、或其組合。

【第15項】如申請專利範圍第 14 項之基板處理方法，其中該等第一及第二前驅物層係選自於由 Al、Al₂O₃、AlN、AlON、一含 Al 前驅物、Al 合金、CuAl、TiAlN、TaAlN、Ti、TiAlC、TiO₂、TiON、TiN、一含 Ti 前驅物、Ti 合金及其組合，所構成之群組。

【第16項】如申請專利範圍第 11 項之基板處理方法，其中該材料之該等第一及第二層包含 SiO₂。

【第17項】如申請專利範圍第 11 項之基板處理方法，其中該第二前驅物氣體包括一矽醇氣體。

【第18項】如申請專利範圍第 17 項之基板處理方法，其中該矽醇氣體係選自於由三（叔戊氧基）矽醇、三（叔丁氧基）矽醇、及雙（叔丁氧基）（異丙氧基）矽醇所構成之群組。

【第19項】如申請專利範圍第 11 項之基板處理方法，其中該將該基板暴露於該第二前驅物氣體包括：

在沒有任何氧化及水解劑之情況下，將該基板在約 150°C 或更低之基板溫度下暴露於包含一矽醇之一處理氣體。

【第20項】如申請專利範圍第 11 項之基板處理方法，其中該電漿激發含鹵氣體包括 Cl₂、BCl₃、CCl₄、HCl、HBr、或 TiCl₄、或其組合。

【發明圖式】




圖 1




圖 2A




圖 2B




圖 2C




圖 2D




圖 2E




圖 2F




圖 5




圖 3




圖 4A




圖 4B




圖 4C




圖 4D




圖 4E




圖 4F




圖 4G