(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号

特許第6853361号
(P6853361)

(45)発行日　令和3年3月31日(2021.3.31)　(24)登録日　令和3年3月15日(2021.3.15)

(51)Int.Cl.		F I		
H03G 3/10	(2006.01)	H03G	3/10	A
H03F 3/193	(2006.01)	H03F	3/193	
H01L 23/12	(2006.01)	H01L	23/12	301C
H03F 1/22	(2006.01)	H03F	1/22	

請求項の数 16　(全 27 頁)

(21)出願番号　特願2019-531558(P2019-531558)
(86)(22)出願日　平成29年8月28日(2017.8.28)
(65)公表番号　特表2019-532595(P2019-532595A)
(43)公表日　令和1年11月7日(2019.11.7)
(86)国際出願番号　PCT/US2017/048902
(87)国際公開番号　WO2018/044793
(87)国際公開日　平成30年3月8日(2018.3.8)
審査請求日　令和2年8月28日(2020.8.28)
(31)優先権主張番号　62/381,353
(32)優先日　平成28年8月30日(2016.8.30)
(33)優先権主張国・地域又は機関
米国(US)

早期審査対象出願

(73)特許権者　503031330
スカイワークス　ソリューションズ，インコーポレイテッド
ＳＫＹＷＯＲＫＳ　ＳＯＬＵＴＩＯＮＳ，ＩＮＣ．
アメリカ合衆国、０１８０１　マサチューセッツ州、ウォバーン、シルバン・ロード、２０
(74)代理人　100083806
弁理士　三好　秀和
(74)代理人　100095500
弁理士　伊藤　正和
(74)代理人　100111235
弁理士　原　裕子

最終頁に続く

(54)【発明の名称】プログラム可能位相利得段を有する低雑音増幅器

(57)【特許請求の範囲】
【請求項１】
無線周波数増幅器であって、
共通入力ノードと、
共通出力ノードと、
前記共通入力ノードと前記共通出力ノードとの間にカスコード構成で実装された低雑音増幅器と
を含み、
前記低雑音増幅器は、前記共通入力ノードに結合された入力段と、前記入力段と前記共通出力ノードとの間に結合されたカスコード段とを含み、
前記入力段は、複数の利得設定の一つの利得設定で動作するべく、かつ、前記複数の利得設定のそれぞれにおいて信号に補償位相シフトを与えるべく構成され、
前記補償位相シフトは、前記複数の利得設定間で一定の位相を与えるべく選択され、
前記入力段は、電気的に並列構成で実装された複数のトランジスタを含み、
前記複数のトランジスタはそれぞれが、前記信号を受信するゲートと、グランドに結合されたソースと、増幅された信号を出力するドレインとを有し、
前記複数のトランジスタはそれぞれが、実効入力抵抗、実効入力インダクタンスＬ及び実効ゲートソースキャパシタンスＣｇｓを含み、
各トランジスタはＣｇｓ値を有し、
異なる補償位相シフトを与える異なる正味Ｃｇｓ値が前記複数のトランジスタの一つ以上

により取得され、
前記入力段はさらに、各トランジスタのドレインに実装されてそのトランジスタの動作を制御するスイッチを含む、無線周波数増幅器。
【請求項２】
対応するトランジスタのＣｇｓ値が、少なくとも部分的には前記トランジスタのＷ／Ｌ寸法により取得される、請求項１の無線周波数増幅器。
【請求項３】
前記複数のトランジスタは、一つのトランジスタが最低の利得設定で動作可能となり付加的なトランジスタがそれぞれの増加した利得設定に対して動作可能となるように構成される、請求項１の無線周波数増幅器。
【請求項４】
少なくとも一つのトランジスタのＷ／Ｌ寸法は、前記少なくとも一つのトランジスタに固有の利得設定からもたらされる副次的効果に対する位相補償を与えるべく、他のトランジスタのＷ／Ｌ寸法とは実質的に異なるように寸法付けられる、請求項１の無線周波数増幅器。
【請求項５】
前記少なくとも一つのトランジスタに固有の利得設定は最低の利得設定であり、
対応するトランジスタが、その他のトランジスタのものよりも実質的に小さいＷ／Ｌ寸法を有する、請求項４の無線周波数増幅器。
【請求項６】
無線周波数増幅器であって、
共通入力ノードと、
共通出力ノードと、
前記共通入力ノードと前記共通出力ノードとの間にカスコード構成で実装された低雑音増幅器と
を含み、
前記低雑音増幅器は、前記共通入力ノードに結合された入力段と、前記入力段と前記共通出力ノードとの間に結合されたカスコード段とを有し、
前記入力段は、複数の利得設定の一つの利得設定で動作するべく、かつ、前記複数の利得設定のそれぞれにおいて信号に補償位相シフトを与えるべく構成され、
前記補償位相シフトは、前記複数の利得設定間で一定の位相を与えるべく選択され、
前記入力段は一つ以上のトランジスタを含み、
前記トランジスタはそれぞれが、前記信号を受信するゲートと、グランドに結合されたソースと、増幅された信号を出力するドレインとを有し、
前記トランジスタは、実効入力抵抗、実効入力インダクタンスＬ及び実効ゲートソースキャパシタンスＣｇｓを含み、
前記入力段の少なくとも一つのトランジスタが、その実効入力インダクタンスＬが可変インダクタンスを含むように構成される、無線周波数増幅器。
【請求項７】
前記可変インダクタンスは、前記複数の利得設定のそれぞれにおいて前記信号のために前記補償位相シフトを取得するべく、一定範囲のＬ値を含むように構成される、請求項６の無線周波数増幅器。
【請求項８】
無線周波数増幅器であって、
共通入力ノードと、
共通出力ノードと、
前記共通入力ノードと前記共通出力ノードとの間にカスコード構成で実装された低雑音増幅器と
を含み、
前記低雑音増幅器は、前記共通入力ノードに結合された入力段と、前記入力段と前記共通

出力ノードとの間に結合されたカスコード段とを有し、
前記入力段は、複数の利得設定の一つの利得設定で動作するべく、かつ、前記複数の利得設定のそれぞれにおいて信号に補償位相シフトを与えるべく構成され、
前記補償位相シフトは、前記複数の利得設定間で一定の位相を与えるべく選択され、
前記入力段は一つ以上のトランジスタを含み、
前記トランジスタはそれぞれが、前記信号を受信するゲートと、グランドに結合されたソースと、増幅された信号を出力するドレインとを有し、
前記トランジスタは、実効入力抵抗、実効入力インダクタンスＬ及び実効ゲートソースキャパシタンスＣｇｓを含み、
前記入力段の少なくとも一つのトランジスタが、前記ゲートと前記ソースとの間に可変キャパシタンスを含むべく構成される、無線周波数増幅器。
【請求項９】
前記可変キャパシタンスは、前記複数の利得設定のそれぞれにおいて前記信号のために前記補償位相シフトを取得するべく、一定範囲のＣｇｓ値を与えるように構成される、請求項８の無線周波数増幅器。
【請求項１０】
無線周波数回路を有する半導体ダイであって、
基板と、
共通入力ノードと共通出力ノードとの間において前記基板にカスコード構成で実装された低雑音増幅器と
を含み、
前記低雑音増幅器は、前記共通入力ノードに結合された入力段と、前記入力段と前記共通出力ノードとの間に結合されたカスコード段とを含み、
前記入力段は、複数の利得設定の一つの利得設定で動作するべく、かつ、前記複数の利得設定のそれぞれにおいて信号に補償位相シフトを与えるべく構成され、
前記補償位相シフトは、前記複数の利得設定間で一定の位相を与えるべく選択され、
前記入力段は、電気的に並列構成で実装された複数のトランジスタを含み、
前記複数のトランジスタはそれぞれが、前記信号を受信するゲートと、グランドに結合されたソースと、増幅された信号を出力するドレインとを有し、
前記複数のトランジスタはそれぞれが、実効入力抵抗、実効入力インダクタンスＬ及び実効ゲートソースキャパシタンスＣｇｓを含み、
各トランジスタはＣｇｓ値を有し、
異なる補償位相シフトを与える異なる正味Ｃｇｓ値が前記複数のトランジスタの一つ以上により取得され、
前記入力段はさらに、各トランジスタのドレインに実装されてそのトランジスタの動作を制御するスイッチを含む、半導体ダイ。
【請求項１１】
無線周波数回路を有する半導体ダイであって、
基板と、
共通入力ノードと共通出力ノードとの間において前記基板にカスコード構成で実装された低雑音増幅器と
を含み、
前記低雑音増幅器は、前記共通入力ノードに結合された入力段と、前記入力段と前記共通出力ノードとの間に結合されたカスコード段とを含み、
前記入力段は、複数の利得設定の一つの利得設定で動作するべく、かつ、前記複数の利得設定のそれぞれにおいて信号に補償位相シフトを与えるべく構成され、
前記補償位相シフトは、前記複数の利得設定間で一定の位相を与えるべく選択され、
前記入力段は一つ以上のトランジスタを含み、
前記トランジスタはそれぞれが、前記信号を受信するゲートと、グランドに結合されたソースと、増幅された信号を出力するドレインとを有し、

前記トランジスタは、実効入力抵抗、実効入力インダクタンスＬ及び実効ゲートソースキャパシタンスＣｇｓを含み、
前記入力段の少なくとも一つのトランジスタが、その実効入力インダクタンスＬが可変インダクタンスを含むように構成される、半導体ダイ。
【請求項１２】
無線周波数回路を有する半導体ダイであって、
基板と、
共通入力ノードと共通出力ノードとの間において前記基板にカスコード構成で実装された低雑音増幅器と
を含み、
前記低雑音増幅器は、前記共通入力ノードに結合された入力段と、前記入力段と前記共通出力ノードとの間に結合されたカスコード段とを含み、
前記入力段は、複数の利得設定の一つの利得設定で動作するべく、かつ、前記複数の利得設定のそれぞれにおいて信号に補償位相シフトを与えるべく構成され、
前記補償位相シフトは、前記複数の利得設定間で一定の位相を与えるべく選択され、
前記入力段は一つ以上のトランジスタを含み、
前記トランジスタはそれぞれが、前記信号を受信するゲートと、グランドに結合されたソースと、増幅された信号を出力するドレインとを有し、
前記トランジスタは、実効入力抵抗、実効入力インダクタンスＬ及び実効ゲートソースキャパシタンスＣｇｓを含み、
前記入力段の少なくとも一つのトランジスタが、前記ゲートと前記ソースとの間に可変キャパシタンスを含むべく構成される、半導体ダイ。
【請求項１３】
前記基板はシリコンオンインシュレータ基板を含む、請求項１０から１２のいずれか一項の半導体ダイ。
【請求項１４】
無線周波数モジュールであって、
複数のコンポーネントを受容するべく構成されたパッケージ基板と、
共通入力ノードと共通出力ノードとの間において前記パッケージ基板にカスコード構成で実装された低雑音増幅器と
を含み、
前記低雑音増幅器は、前記共通入力ノードに結合された入力段と、前記入力段と前記共通出力ノードの間に結合されたカスコード段を含み、
前記入力段は、複数の利得設定の一つの利得設定で動作するべく、かつ、前記複数の利得設定のそれぞれにおいて信号に補償位相シフトを与えるべく構成され、
前記補償位相シフトは、前記複数の利得設定間で一定の位相を与えるべく選択され、
前記入力段は、電気的に並列構成で実装された複数のトランジスタを含み、
前記複数のトランジスタはそれぞれが、前記信号を受信するゲートと、グランドに結合されたソースと、増幅された信号を出力するドレインとを有し、
前記複数のトランジスタはそれぞれが、実効入力抵抗、実効入力インダクタンスＬ及び実効ゲートソースキャパシタンスＣｇｓを含み、
各トランジスタはＣｇｓ値を有し、
異なる補償位相シフトを与える異なる正味Ｃｇｓ値が前記複数のトランジスタの一つ以上により取得され、
前記入力段はさらに、各トランジスタのドレインに実装されてそのトランジスタの動作を制御するスイッチを含む、無線周波数モジュール。
【請求項１５】
無線周波数モジュールであって、
複数のコンポーネントを受容するべく構成されたパッケージ基板と、
共通入力ノードと共通出力ノードとの間において前記パッケージ基板にカスコード構成で

実装された低雑音増幅器と
を含み、
前記低雑音増幅器は、前記共通入力ノードに結合された入力段と、前記入力段と前記共通出力ノードとの間に結合されたカスコード段とを含み、
前記入力段は、複数の利得設定の一つの利得設定で動作するべく、かつ、前記複数の利得設定のそれぞれにおいて信号に補償位相シフトを与えるべく構成され、
前記補償位相シフトは、前記複数の利得設定間で一定の位相を与えるべく選択され、
前記入力段は一つ以上のトランジスタを含み、
前記トランジスタはそれぞれが、前記信号を受信するゲートと、グランドに結合されたソースと、増幅された信号を出力するドレインとを有し、
前記トランジスタは、実効入力抵抗、実効入力インダクタンスＬ及び実効ゲートソースキャパシタンスＣｇｓを含み、
前記入力段の少なくとも一つのトランジスタが、その実効入力インダクタンスＬが可変インダクタンスを含むように構成される、無線周波数モジュール。
【請求項１６】
無線周波数モジュールであって、
複数のコンポーネントを受容するべく構成されたパッケージ基板と、
共通入力ノードと共通出力ノードとの間において前記パッケージ基板にカスコード構成で実装された低雑音増幅器と
を含み、
前記低雑音増幅器は、前記共通入力ノードに結合された入力段と、前記入力段と前記共通出力ノードとの間に結合されたカスコード段とを含み、
前記入力段は、複数の利得設定の一つの利得設定で動作するべく、かつ、前記複数の利得設定のそれぞれにおいて信号に補償位相シフトを与えるべく構成され、
前記補償位相シフトは、前記複数の利得設定間で一定の位相を与えるべく選択され、
前記入力段は一つ以上のトランジスタを含み、
前記トランジスタはそれぞれが、前記信号を受信するゲートと、グランドに結合されたソースと、増幅された信号を出力するドレインとを有し、
前記トランジスタは、実効入力抵抗、実効入力インダクタンスＬ及び実効ゲートソースキャパシタンスＣｇｓを含み、
前記入力段の少なくとも一つのトランジスタが、前記ゲートと前記ソースとの間に可変キャパシタンスを含むべく構成される、無線周波数モジュール。

【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、低雑音増幅器のような無線周波数増幅器に関する。
【０００２】
関連出願の相互参照
本願は、２０１６年８月３０日に出願された「プログラム可能位相利得段を有する低雑音増幅器」との名称の米国仮出願第６２／３８１，３５３号の優先権を主張する。その開示は、参照によりその対応する全体がここに明示的に組み入れられる。
【背景技術】
【０００３】
無線周波数（ＲＦ）アプリケーションにおいて、信号を増幅するべく増幅器が利用される。送信を目的として、信号は典型的に電力増幅器によって増幅され、増幅された信号が、所望の電力でアンテナを介して送信される。受信を目的として、アンテナを介して受信された相対的に弱い信号が、典型的には低雑音増幅器により増幅される。ほとんど又は全く雑音が加わっていない増幅された信号はその後、受信器回路によってさらに処理される。

【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２００８／０２９７２５９（Ａ１）号明細書
【特許文献２】米国特許出願公開第２０１５／００８４１９４（Ａ１）号明細書
【発明の概要】
【０００５】
いくつかの実装によれば、本開示は、入力ノードと、出力ノードと、当該入力ノードと当該出力ノードとの間に実装されたプログラム可能位相利得段とを含む無線周波数（ＲＦ）増幅器に関する。プログラム可能位相利得段は、複数の利得設定の一つの利得設定で動作して当該複数の利得設定のそれぞれにおいてＲＦ信号に所望される位相を与えるべく構成される。
【０００６】
いくつかの実施形態において、ＲＦ増幅器は低雑音増幅器（ＬＮＡ）としてよい。ＬＮＡは、入力段及びカスコード段を有するカスコード構成において実装することができる。プログラム可能位相利得段が少なくとも入力段として実装される。
【０００７】
いくつかの実施形態において、複数の利得設定のそれぞれにおける所望の位相は、複数の利得設定の間で近似的に一定の位相を与えるように選択することができる。
【０００８】
いくつかの実施形態において、プログラム可能位相利得段は一つ以上のトランジスタを含むことができ、各トランジスタは、それぞれがＲＦ信号を受信するゲートと、グランドに結合されたソースと、増幅されたＲＦ信号を出力するドレインとを有する。トランジスタは、実効入力抵抗と、実効入力インダクタンスＬと、実効ゲートソースキャパシタンスＣｇｓとを含む。プログラム可能位相利得段は、電気的に並列の構成で実装された複数のトランジスタを含み、各トランジスタは、当該複数のトランジスタの一つ以上の動作によって異なる正味Ｃｇｓ値が得られるようにＣｇｓ値を有する。異なる正味Ｃｇｓ値は異なる位相を与える。
【０００９】
いくつかの実施形態において、プログラム可能位相利得段はさらに、トランジスタの動作を制御するべく各トランジスタのドレインに実装されるスイッチを含み得る。対応トランジスタのＣｇｓ値は、少なくとも部分的にトランジスタのＷ／Ｌ寸法において取得することができる。
【００１０】
いくつかの実施形態において、複数のトランジスタは、一つのトランジスタが最低の利得設定で動作可能となるように構成することができる。付加的なトランジスタが、各増加済み利得設定に対して動作可能となる。少なくとも一つのトランジスタのＷ／Ｌ寸法は、当該少なくとも一つのトランジスタに固有の利得設定から生じる副次的効果を位相補償するべく、他のトランジスタのＷ／Ｌ寸法とは実質的に異なるように画定することができる。少なくとも一つのトランジスタに固有の利得設定は、最低利得設定としてよく、対応トランジスタは、他のトランジスタよりも実質的に小さなＷ／Ｌ寸法を有し得る。
【００１１】
いくつかの実施形態において、プログラム可能位相利得段の少なくとも一つのトランジスタは、その実効入力インダクタンスＬが可変インダクタンスを含むように構成することができる。可変インダクタンスは、複数の利得設定のそれぞれにおいてＲＦ信号に所望される位相を取得するべく、一定範囲のＬ値を含むように構成することができる。
【００１２】
いくつかの実施形態において、プログラム可能位相利得段の少なくとも一つのトランジスタは、ゲートとソースとの間に可変キャパシタンスを含むべく構成することができる。可変キャパシタンスは、複数の利得設定のそれぞれにおいてＲＦ信号に所望される位相を

取得するべく、一定範囲のＣｇｓ値を与えるべく構成することができる。
【００１３】
いくつかの教示において、本開示は、無線周波数（ＲＦ）信号を増幅する方法に関する。方法は、利得段を、複数の利得設定の選択された一つにあるように構成し、当該利得設定の少なくともいくつかがＲＦ信号に対して異なる位相となるようにすることを含む。方法はさらに、選択された利得設定を目的としてＲＦ信号の位相を調整することを含み、調整された位相は、異なる位相から調整された所望の位相の一部となる。
【００１４】
いくつかの実施形態において、利得段は、低雑音増幅器（ＬＮＡ）の一部としてよい。いくつかの実施形態において、所望の位相は、複数の利得設定の間で近似的に一定の位相をもたらし得る。
【００１５】
いくつかの実施形態において、位相を調整することは、ＲＦ信号を受信するゲート、グランドに結合されたソース、及び増幅されたＲＦ信号を出力するドレインを有する利得段のトランジスタの実効入力インダクタンスＬ及び実効ゲートソースキャパシタンスＣｇｓの一つ以上を調整することを含み得る。位相を調整することは、複数のトランジスタを電気的に並列の構成で動作させることを含み、各トランジスタはＣｇｓ値を有し、異なる正味Ｃｇｓ値が当該トランジスタの一つ以上の動作により取得され、異なる正味Ｃｇｓ値は異なる位相を与える。複数のトランジスタを動作させることは、各トランジスタのドレインにおいて当該トランジスタの動作を制御するべくスイッチング動作を行うことを含み得る。
【００１６】
いくつかの実施形態において、位相を調整することは、実効入力インダクタンスＬを調整することを含み得る。実効入力インダクタンスＬを調整することは、可変インダクタンスを調整することを含み得る。
【００１７】
いくつかの実施形態において、位相を調整することは、実効ゲートソースキャパシタンスＣｇｓを調整することを含み得る。実効ゲートソースキャパシタンスＣｇｓを調整することは、トランジスタのゲートとソースとの間に実装された可変キャパシタンスを調整することを含み得る。
【００１８】
いくつかの実装において、本開示は、無線周波数（ＲＦ）回路を有する半導体ダイを含んでよい。半導体ダイは、基板と、当該基板に実装されたＲＦ増幅器とを含む。ＲＦ増幅器は、複数の利得設定の一つの利得設定で動作して当該複数の利得設定のそれぞれにおいてＲＦ信号に所望される位相を与えるべく構成されたプログラム可能位相利得段を含む。
【００１９】
いくつかの実施形態において、基板は、シリコンオンインシュレータ（ＳＯＩ）基板を含んでよい。いくつかの実施形態において、ＲＦ増幅器は低雑音増幅器（ＬＮＡ）としてよい。
【００２０】
いくつかの実装によれば、本開示は、複数のコンポーネントを受容するべく構成されたパッケージ基板と、当該パッケージ基板に実装されたＲＦ増幅器とを含む無線周波数（ＲＦ）モジュールに関する。ＲＦ増幅器は、複数の利得設定の一つの利得設定で動作して当該複数の利得設定のそれぞれにおいてＲＦ信号に所望される位相を与えるべく構成されたプログラム可能位相利得段を含む。
【００２１】
いくつかの実施形態において、ＲＦ増幅器は、パッケージ基板に取り付けられた半導体ダイに実装してよい。ＲＦ増幅器は低雑音増幅器（ＬＮＡ）としてよい。ＲＦモジュールは、ダイバーシティ受信（ＤＲｘ）モジュールとしてよい。
【００２２】

一定数の教示において、本開示は、少なくとも無線周波数（ＲＦ）信号を受信するべく構成されたアンテナと、当該アンテナと通信するＲＦ増幅器とを含む無線デバイスに関する。ＲＦ増幅器は、複数の利得設定の一つの利得設定で動作して当該複数の利得設定のそれぞれにおいてＲＦ信号に所望される位相を与えるべく構成されたプログラム可能位相利得段を含む。無線デバイスはさらに、ＲＦ増幅器からの所望の位相を有する増幅されたＲＦ信号を処理するべく構成された送受信器を含む。

【００２３】

いくつかの実施形態において、無線デバイスは、受信動作において異なる利得を含むべく構成された携帯電話機としてよい。

【００２４】

いくつかの教示によれば、本開示は、可変利得段を通過するそれぞれの信号に異なる位相シフトが導入される結果をもたらす複数の利得レベルを与えるべく構成された可変利得段を含む信号増幅器に関する。可変利得段は、それぞれがアクティブにされ得る複数の切替可能増幅ブランチを含み、アクティブにされた増幅ブランチの一つ以上が、選択された補償位相シフトを与える。

【００２５】

いくつかの実装において、本開示は、基板と、当該基板に実装されて可変利得段を有する信号増幅器とを含む半導体ダイに関する。可変利得段は、当該可変利得段を通過するそれぞれの信号に異なる位相シフトが導入される結果をもたらす複数の利得レベルを与えるべく構成される。可変利得段は、それぞれがアクティブにされ得る複数の切替可能増幅ブランチを含む。アクティブにされた増幅ブランチの一つ以上が、選択された補償位相シフトを与える。

【００２６】

いくつかの実装において、本開示は、複数のコンポーネントを受容するべく構成されたパッケージ基板と、当該パッケージ基板に実装された信号増幅器とを含む無線周波数モジュールに関する。信号増幅器は、複数の利得レベルを与えるべく構成された可変利得段を含み、当該利得レベルは、当該可変利得段を通過するそれぞれの信号に異なる位相シフトを導入する結果をもたらす。可変利得段は、それぞれがアクティブにされ得る複数の切替可能増幅ブランチを含み、アクティブにされた増幅ブランチの一つ以上が、選択された補償位相シフトを与える。

【００２７】

いくつかの教示によれば、本開示は、アンテナと、当該アンテナと通信する信号増幅器とを含む無線デバイスに関する。信号増幅器は、可変利得段を通過するそれぞれの信号に異なる位相シフトが導入される結果をもたらす複数の利得レベルを与えるべく構成された可変利得段を含む。可変利得段は、それぞれがアクティブにされ得る複数の切替可能増幅ブランチを含む。アクティブにされた増幅ブランチの一つ以上が、選択された補償位相シフトを与える。無線デバイスはさらに、信号増幅器からの増幅された信号を処理するべく構成された送受信器を含む。

【００２８】

本開示をまとめる目的で、本発明の所定の態様、利点、及び新規な特徴がここに記載されてきた。理解すべきことだが、かかる利点のすべてが必ずしも、本発明の任意の特定実施形態によって達成できるわけではない。すなわち、本発明は、ここに教示される一つの利点又は複数の利点の群を、ここに教示され又は示唆され得る他の利点を達成する必要なしに、達成又は最適化する態様で具体化し又は実行することができる。

【図面の簡単な説明】

【００２９】

【図１】一つ以上の増幅トランジスタと位相補償回路とを有する無線周波数（ＲＦ）増幅器を描く。

【図２Ａ】ここに記載される一つ以上の特徴を有する低雑音増幅器（ＬＮＡ）が、カスコード構成に実装された第１トランジスタ及び第２トランジスタを含み得ることを示す。

【図２Ｂ】図２ＡのＬＮＡが複数の異なる利得を与え得る態様の一例を示す。
【図３】カスコード増幅器として構成されるが位相補償回路なしの典型的ＬＮＡを示す。
【図４】図３のＬＮＡのＲＦ段がＲＬＣ回路として表され得る態様の一例を示す。
【図５】図３及び４のキャパシタンスＣｇｓが供給電流Ｉｄｄの関数として変化し得ることを示す。
【図６】位相がキャパシタンスＣｇｓのバリエーションに起因して変化し得る態様の一例を示す。
【図７】いくつかの実施形態において、ＬＮＡが位相補償回路を含み得ることを示し、当該位相補償回路は、複数のＲＦ段トランジスタを設けてＲＦ信号を、選択可能な態様で当該ＲＦ段トランジスタの一つ以上を通るように引き回すことによって実装される。
【図８】図７の位相補償回路の一例を示す。ここで、４つのＲＦ段トランジスタを並列態様で実装し、当該ＲＦ段トランジスタの一つ以上を介した入力ＲＦ信号の処理を許容することができる。
【図９】キャパシタンスＣｇｓの、異なる利得モードの関数としてのプロットを示す。
【図１０】キャパシタンスＣｇｓを補償することによって位相補償が達成できる態様の一例を示す。
【図１１】ＬＮＡに関連付けられたインダクタンスが、当該ＬＮＡにおいて所望の位相プロファイルを与えるべく制御され得る一例を示す。
【図１２】ＬＮＡ．に関連付けられたインダクタンスを調整することによって位相補償を達成することができる態様の一例を示す。
【図１３】ＬＮＡに関連付けられたキャパシタンスもまた変化して当該ＬＮＡのキャパシタンス補償が、ひいては当該ＬＮＡにおける位相補償が許容されることを示す。
【図１４】ＬＮＡに関連付けられたキャパシタンスのバリエーションが、異なる利得モードにおけるキャパシタンスＣｇｓのバリエーションを補償し得る態様の一例を示す。
【図１５】ＬＮＡに関連付けられたキャパシタンスを調整することにより位相補償を達成し得る態様の一例を示す。
【図１６】図３の例と同様のカスコード構成を有するが、付加的な切替可能インダクタンス経路がソースインダクタンスとグランドとの間に含まれるＬＮＡを示す。
【図１７】利得モード固有効果が、様々な利得モード間で位相がどのように異なるかについて影響し得る態様の一例を示す。
【図１８】図１６の例と同様の切替可能インダクタンスを有するＬＮＡを示す。
【図１９】図１８の位相補償回路を実装し得る態様の一例を示す。
【図２０】位相補償を図１８及び１９のＬＮＡに対して達成し得る態様の一例を示す。
【図２１】図１６の例と同様の切替可能インダクタンスを有するＬＮＡ、及び図１１の例と同様の位相補償回路を示す。
【図２２】位相補償を図２１のＬＮＡに対して達成し得る態様の一例を示す。
【図２３】図１６の例と同様の切替可能インダクタンスを有するＬＮＡ、及び図１３の例と同様の位相補償回路を示す。
【図２４】位相補償を図２３のＬＮＡに対して達成し得る態様の一例を示す。
【図２５】いくつかの実施形態において、ここに記載される一つ以上の特徴を有するＬＮＡ及び位相補償回路を含むアセンブリが制御器により制御され得ることを示す。
【図２６】いくつかの実施形態において、ここに記載される一つ以上の特徴を有するＬＮＡの一部又はすべてを半導体ダイに実装することができることを示す。
【図２７】ここに記載される一つ以上の特徴を有するＬＮＡの一部又はすべてをパッケージ状モジュールに実装することができ、当該パッケージ状モジュールが図２６の例と同様の半導体ダイを含み得る一例を示す。
【図２８】ここに記載される一つ以上の特徴を有するＬＮＡの一部又はすべてをパッケージ状モジュールに実装することができ、当該パッケージ状モジュールが複数の半導体ダイを含み得る他例を示す。
【図２９】ここに記載される一つ以上の特徴を有するＬＮＡを含むダイバーシティ受信モ

ジュールの一例を示す。
【図３０】一つ以上のここに記載される有利な特徴を有する無線デバイスの一例を描く。
【発明を実施するための形態】
【００３０】
ここに与えられる見出しは、たとえあったとしても、便宜のみのためであって、必ずしも請求項に係る発明の範囲又は意味に影響するわけではない。
【００３１】
ここに記載されるのは、とりわけ、様々な利得モードに対する位相補償機能を有する無線周波数（ＲＦ）増幅器に関するアーキテクチャ、回路、デバイス及び方法である。図１は、一つ以上の増幅トランジスタ１０２、及び位相補償回路１０４を有するＲＦ増幅器１００を描く。かかるＲＦ増幅器は、入力ＲＦ信号（ＲＦ＿ｉｎ）を受信して当該信号を、出力ＲＦ信号（ＲＦ＿ｏｕｔ）を生成するべく増幅することができる。記載の目的上、かかるＲＦ増幅器に関する様々な例が、低雑音増幅器（ＬＮＡ）の文脈で記載される。しかしながら、本開示の一つ以上の特徴はまた、電力増幅器（ＰＡ）を含む他のタイプのＲＦ増幅器に対しても実装され得ることが理解される。
【００３２】
多くのＬＮＡアプリケーションにおいて、異なる利得モードにわたって最小の又は低減された位相バリエーションが望ましい。かかる性能上の特徴により、特に高次変調システムにおいて、例えば、異なるＬＮＡ利得モードにわたる受信復調に、良好な信号品質が許容される。いくつかの実施形態において、ここに記載される一つ以上の特徴を有するＬＮＡ回路は、異なる利得モードにわたって一定の又は近似的に一定の位相を維持するべく構成される。かかる所望の特徴は、復調性能劣化（例えば高次受信システムにおける複数の利得モードにわたる位相バリエーションから生じる）がほとんど若しくは全くなく、典型的に記憶及び較正を必要とするベース帯域位相較正なく、及び／又は複雑なＬ／Ｃタイプのオンチップ較正なく、達成することができる。
【００３３】
図２Ａは、ここに記載される一つ以上の特徴を有するＬＮＡ１００が、カスコード構成で実装された第１トランジスタ及び第２トランジスタ（まとめて１０２として示す）を含み得ることを示す。例えば、第１トランジスタＱ１は、共通ソースデバイス（ＲＦ段とも称する）として動作するべく構成し、第２トランジスタＱ２は、共通ゲートデバイス（カスコード段とも称する）として動作するべく構成することができる。詳しくは、入力ＲＦ信号（ＲＦ＿ｉｎ）が第１トランジスタＱ１のゲートに与えられるように示され、そのドレインを介して、増幅された信号が出力されるように示される。第１トランジスタＱ１のソースは、典型的にはＬ１として示されるインダクタンスを介してグランドに結合されるように示される。第１トランジスタＱ１のドレインからの増幅された信号は、さらなる増幅を目的として第２トランジスタＱ２のソースに与えられるように示され、そのようにさらに増幅された信号が、第２トランジスタＱ２のドレインを介して出力されるように示される。第２トランジスタＱ２のゲートには、動作のため、適切なゲート電圧ＶＧが与えられる。図２の例において、ＬＮＡ１００には、Ｑ２のドレインにおいて供給電圧ＶＤＤが与えられる。
【００３４】
図２Ａはさらに、いくつかの実施形態において、ＬＮＡ１００が位相補償回路１０４を含み、又はＬＮＡ１００に位相補償回路１０４が与えられることを示す。かかる位相補償回路の様々な例が、詳細にここに記載される。
【００３５】
図２Ａの例において、位相補償回路１０４は、第１トランジスタＱ１（ＲＦ段）に関連付けられるように示される。しかしながら、かかる位相補償回路は、第１トランジスタＱ１（ＲＦ段）及び第２トランジスタＱ２（カスコード段）の一方又はその双方に対して与えられることが理解される。
【００３６】

図２Ｂは、図２ＡのＬＮＡ１００が複数の異なる利得を与え得る態様の一例を示す。ＬＮＡ１００が与え得る４つの利得モードＧ０、Ｇ１、Ｇ２、Ｇ３が存在すると仮定する。いくつかの実施形態において、そのような異なる利得モードは、異なるバイアス電圧（Ｖｂｉａｓ）レベルをＱ１のゲートに与えることによって達成することができる。そのような異なるＶｂｉａｓレベルは、異なる利得レベルを与え得る異なるレベルの供給電流Ｉｄｄをもたらし得るか又は当該供給電流Ｉｄｄに関連付けることができる。

【００３７】

図２Ｂの例において、Ｖｂｉａｓの増加は、Ｉｄｄの増加をもたらすように示される。すなわち、利得モードの例Ｇ０、Ｇ１、Ｇ２、Ｇ３は、対応レベルのＩｄｄにおいて達成されるように示される。

【００３８】

記載の目的上、図２Ａ及び２Ｂは、個々に参照しても、図２としてまとめて一緒に参照しても、又はこれらの任意の組み合わせとして参照してもよいことが理解される。ここに記載される一つ以上の特徴を有するＬＮＡはまた、異なる数の利得レベルも有し得ることも理解される。

【００３９】

図３は、カスコード増幅器として構成されるが位相補償回路なしの典型的なＬＮＡ１０を示す。ＲＦ段１２は、トランジスタＱ１の様々な部分に関連付けられたインピーダンスを有するように描かれる。例えば、Ｑ１のゲートへの入力経路は、入力インピーダンスＺｉｎが入力ＲＦ信号に対して提示される結果をもたらす実効インダクタンスを有し得る。同様に、Ｑ１のソースのグランド経路は、ソースインピーダンスＺｓをもたらす実効インダクタンスを有し得る。一つ以上の他のインピーダンスもＱ１から生じ得る。これは、例えば、ゲート・ソース間インピーダンスＺｇｓ、及び相互コンダクタンス関連インピーダンスｇｍ＊Ｚｇｓ＊Ｚｓを含む。すなわち、そのようなインピーダンスの例により、入力ＲＦ信号に提示される合計インピーダンスＺｔｏｔは、Ｚｔｏｔ＝Ｚｉｎ＋Ｚｓ＋Ｚｇｓ＋ｇｍ＊Ｚｇｓ＊Ｚｓとして表現することができる。

【００４０】

図４は、図３のＲＦ段１２がＲＬＣ回路１２として表され得る態様の一例を示す。かかる回路は、入力部に一端を有して他端がインダクタンスＬの一端に接続される抵抗Ｒを含み得る。インダクタンスＬの他端は、キャパシタンスＣを介してグランドに結合することができる。抵抗Ｒは、相互コンダクタンス項ｇｍ＊Ｚｇｓ＊Ｚｓに関連付けることができ、インダクタンスＬは、Ｚｉｎ及びＺｓの和に関連付けることができ、キャパシタンスＣはＺｇｓに関連付けることができる。かかる代表例において、周波数ω＝２πｆを有するＲＦ信号が受ける位相変化は以下のように表し得る。

【数１】

$$\emptyset = \tan^{-1}\left[\frac{1}{R}\left(\omega L - \frac{1}{\omega C}\right)\right], \qquad (1)$$

そして、共振周波数は、以下のように表し得る。

【数２】

$$\omega_o = \frac{1}{\sqrt{LC}}. \qquad (2)$$

記載の目的上、ＲＦ信号が受ける位相変化は、位相シフトと称してもよく、単に位相と称してもよい。

【００４１】

図３及び４の例において、ＬＮＡ１０は、供給電流Ｉｄｄを調整することにより異なる利得モードで動作することができる。かかるＩｄｄの変化により、Ｃｇｓのような電気パラメータもまた変化する。例えば、図５は、図３及び４のＣｇｓは、Ｉｄｄの関数として

変化し得る。すなわち、利得モードＧ３の一例に対する第１Ｉｄｄ設定において、Ｃｇｓは第１値を有し得る。同様に、利得モードＧ２に対する第２Ｉｄｄ設定は、第１Ｃｇｓ値よりも大きい第２値を有するＣｇｓをもたらし得る。この傾向を続けると、利得モードＧ１及びＧ０に対する第３設定及び第４設定は、Ｃｇｓが、値が連続して大きくなる第３値及び第４値を有する結果をもたらす。すなわち、図５において、破線が、ＣｇｓとＩｄｄとの関係の一例を描く。

【００４２】

図３及び４の例において、上述のＣｇｓの変化は、Ｉｄｄの関数として対応する位相バリエーション（ここでは位相変化と称する）をもたらし得る。かかる位相バリエーションが図６に描かれる。図示のように、ＬＮＡの異なる利得モードは、キャパシタンスＣｇｓに起因する異なる位相をもたらす。すなわち、ＬＮＡがＧ３利得モードにある場合、Ｃｇｓに起因する位相は、基準位相Φ_{Ref}とは量$\Delta\Phi_3$だけ異なる。同様に、ＬＮＡがＧ１モード及びＧ０モードにある場合、Ｃｇｓに起因するそれぞれの位相は、基準位相Φ_{Ref}とは量$\Delta\Phi_1$及び$\Delta\Phi_0$だけ異なる。図６の例において、利得モードＧ２は、基準位相Φ_{Ref}に近い位相Φをもたらすように示されるので、基準位相Φ_{Ref}と比べての差は示されない。

【００４３】

図３～６は一般に、Ｃｇｓの効果のような単数の効果に起因する位相バリエーションに関する。かかる単数の効果が、図３及び４のＬＮＡに関連付けられる他の電気パラメータに基づき得ることが理解される。記載の目的上、かかるパラメータがまとまって、当該利得モードすべてにわたる何らかの相対的に滑らかな関数に寄与する場合、かかる単数の効果が複数の電気パラメータの組み合わせからもたらされ得ることも理解される。

【００４４】

図７～１４は、位相補償回路１０４がＬＮＡ１００に対して、図３～６のような、単数効果の位相バリエーションを補償するべく実装される態様の様々な例を示す。図７は、いくつかの実施形態において、ＬＮＡ１００が、複数のＲＦ段トランジスタを設けて選択可能な態様で当該ＲＦ段トランジスタの一つ以上を通るようにＲＦ信号を引き回すことにより実装された位相補償回路１０４を含み得ることを示す。

【００４５】

図８は、４つのＲＦ段トランジスタ例Ｑ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄが並列態様で実装されてＲＦ段トランジスタＱ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄの一つ以上を通る入力ＲＦ信号の処理が許容される位相補償回路（１０４）の一例を示す。詳しくは、入力ノードＲＦ＿ｉｎが、４つのＲＦ段トランジスタＱ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄの各ゲートに結合されるように示され、各ＲＦ段トランジスタのドレインが、それぞれのスイッチトランジスタを介してカスコード段トランジスタＱ２（図８において図示せず）まで引き回されるように示される。例えば、Ｑ１ａのドレインが第１スイッチトランジスタＳ１ａを介してＱ２まで引き回され、Ｑ１ｂのドレインが第２スイッチトランジスタＳ１ｂを介してＱ２まで引き回され、以下同様となる。４つのＲＦ段トランジスタＱ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄのソースは、インダクタンスＬ１を介してグランドに結合されるように示される。上述の態様例に構成されることにより、ＲＦ信号は、一つ以上の並列ＲＦ段トランジスタを介して処理することができる。

【００４６】

ここに記載されるように、所与のＲＦ段トランジスタは、実効キャパシタンスＣｇｓを有する。留意されることだが、かかるキャパシタンスＣｇｓは、当該ＲＦ段トランジスタの一つ以上の寸法（図８にＷ／Ｌとして示される）に依存し得る。すなわち、図８の例において、ＲＦ段トランジスタＱ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄに対応する寸法Ｗａ／Ｌａ、Ｗｂ／Ｌｂ、Ｗｃ／Ｌｃ、Ｗｄ／Ｌｄは、異なる組み合わせ（例えば並列の組み合わせ）で結合される場合にＣｇｓの異なる正味値を与えるべく選択することができる。例えば、（例えばＳ１ａをＯＮにしてスイッチトランジスタをＯＦＦのままとすることにより）Ｑ１ａが単独で利用される場合、正味Ｃｇｓ値は、近似的にＱ１ａのＣｇｓの値となり得

る。他例において、（例えばＳ１ａ及びＳ１ｂをＯＮにしてＳ１ｃ及びＳ１ｄをＯＦＦにすることにより）Ｑ１ａ及びＱ１ｂが利用される場合、正味Ｃｇｓ値は、近似的にＱ１ａ及びＱ１ｂのＣｇｓ値の和となり得る。理解されることだが、かかる寸法Ｗａ／Ｌａ、Ｗｂ／Ｌｂ、Ｗｃ／Ｌｃ、Ｗｄ／Ｌｄは、すべてが実質的に同じに、すべてが異なり、又はこれらの任意の組み合わせとなり得る。

【００４７】

上述の態様に構成されることにより、異なる利得モードに対して異なる正味Ｃｇｓ値を取得することができる。例えば、４つの利得モードＧ０、Ｇ１、Ｇ２、Ｇ４は、表１に挙げられるＲＦ段トランジスタＱ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄの組み合わせを含み得る。

【表１】

Table 1

利得モード	有効にされたRF段トランジスタ	正味Cgs
G0	Q1a	$(Cgs)_a$
G1	Q1a, Q1b	$(Cgs)_a + (Cgs)_b$
G2	Q1a, Q1b, Q1c	$(Cgs)_a + (Cgs)_b + (Cgs)_c$
G3	Q1a, Q1b, Q1c, Q1d	$(Cgs)_a + (Cgs)_b + (Cgs)_c + (Cgs)_d$

【００４８】

ここに記載されるように、ＲＦ段トランジスタＱ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄの寸法は、それぞれのＣｇｓ値（Ｃｇｓ）$_a$、（Ｃｇｓ）$_b$、（Ｃｇｓ）$_c$、（Ｃｇｓ）$_d$を与えるべく選択することができる。表１に示されるように、かかるＣｇｓ値は、図８の位相補償回路１０４に対して異なる所望の正味Ｃｇｓ値を与えるべく組み合わせることができる。

【００４９】

例えば、図９は、Ｃｇｓを（例えばＩｄｄに依存する）異なる利得モードの関数としてプロットしたものを示す。破線が、（例えば図３～６の例においてのような）未補償ＬＮＡに対する、ＣｇｓがＩｄｄに比例して増加するＣｇｓ特性を表すと仮定する。かかるＬＮＡに補償を与えるべく、図７及び８並びに表１の構成例を実装することができる。ここで、利得モードＧ３（低いＩｄｄ）における正味Ｃｇｓは、Ｇ２の正味Ｃｇｓよりも大きく、Ｇ２の正味Ｃｇｓは今度はＧ１の正味Ｃｇｓよりも大きく、以下同様となる。かかる補償用の正味Ｃｇｓ値は、実線として描かれる（Ｃｇｓ（Ｃｏｍｐ））。かかる正味Ｃｇｓ値は、未補償の場合におけるＣｇｓバリエーションを補償するべく選択することができる。例えば、所与の利得モードにおける正味Ｃｇｓ値は、対応ＲＦ段トランジスタの選択された寸法からのＣｇｓ寄与を含み得る。これにより、当該ＲＦ段トランジスタに関連付けられる一つ以上の他の効果からもたらされるＣｇｓバリエーションが補償される。いくつかの実施形態において、かかる補償は、例えば、異なる利得モードに対して実質的に均一となるＣｇｓプロファイルをもたらすことができる。

【００５０】

図５及び６を参照してここに記載されるように、位相バリエーションは、ＬＮＡに関連付けられたキャパシタンス（例えばＣｇｓ）のバリエーションからもたらされる。すなわち、図９の例の補償Ｃｇｓプロファイルは、図１０にΦ_{Comp}として描かれる補償位相プロファイルをもたらし得る。所望の均一正味Ｃｇｓプロファイルを与える補償Ｃｇｓと同様、かかるΦ_{Comp}は、未補償位相効果（Φ_{Uncomp}）に補償を与え、例えば、基準値Φ_{Ref}において実質的に均一となる位相プロファイルΦをもたらすことができる。

【００５１】

図９及び１０の例において、補償Ｃｇｓプロファイル及び補償位相プロファイルが、い

くつかの未補償効果を一般に相殺するように記載される。理解されることだが、かかる未補償効果は既知であってもよく、そうでなくてもよい。本開示の一つ以上の特徴を利用することにより、ＬＮＡにおける位相のような動作パラメータを、かかる未補償効果を知って又は知らずに、任意のプロファイル（実質的に平坦なプロファイルを含む）に構成することができる。

【００５２】

図７～１０の例において、位相補償は、ＲＦ段トランジスタのアセンブリの正味Ｃｇｓ値を制御することにより達成されるように記載される。キャパシタンス（例えばＣｇｓ）をこのように制御することは、ＬＮＡに関連付けられた一つ以上のキャパシタンス及び／又は一つ以上のインダクタンス（例えばＬＮＡのＲＦ段部分）を制御して当該ＬＮＡに生じる位相変化の程度を望ましく制御する態様の一例である。

【００５３】

図１１は、ＬＮＡに関連付けられたインダクタンスが、当該ＬＮＡにおいて所望の位相プロファイルを与えるべく制御され得る一例を示す。ここに記載されるように、ＬＮＡの入力部におけるインダクタンスは、当該ＬＮＡにおいて生じる位相変化の程度に影響を与え得る。例えば、図３のＬＮＡ１０は、当該ＬＮＡのインピーダンス全体及び当該ＬＮＡにおける位相変化全体に寄与する入力インダクタンスを含む。

【００５４】

図１１において、ＬＮＡ１００は、図３の例と同様のカスコード構成を有するように示される。しかしながら、図１１のＬＮＡ１００は、可変インダクタンスＬをＬＮＡ１００の入力部に与えるように実装された位相補償回路１０４を含むように示される。かかる可変インダクタンスは、図示のような可変入力インピーダンスＺｉｎを与え得る。かかる可変インダクタンスはまた、図７～１０の例と同様に、ＬＮＡにおいて生じる位相シフトの程度を制御するべく利用することができる。

【００５５】

すなわち、図１２に描かれるように、図１１の例の可変入力インダクタンスＬは、Φ_{Comp}（Ｌ）として描かれる補償位相プロファイルを与えるべく動作することができる。図１０の例と同様、かかるΦ_{Comp}（Ｌ）は、未補償位相効果（Φ_{Uncomp}）に補償を与え、例えば、基準値Φ_{Ref}において実質的に均一となる位相プロファイルΦをもたらすことができる。

【００５６】

図７～１０の例において、Ｃｇｓのようなキャパシタンスは、複数の適切に寸法付けられたＲＦ段トランジスタの選択可能な動作によって変えることができる。図１３は、ＬＮＡに関連付けられたキャパシタンスもまた他の態様で変化して当該ＬＮＡのキャパシタンス補償が、ひいては当該ＬＮＡにおける位相補償が与えられることを示す。

【００５７】

図１３において、ＬＮＡ１００は、図３の例と同様のカスコード構成を有し得る。いくつかの実施形態において、かかるＬＮＡのＲＦ段トランジスタＱ１は、単数のトランジスタ、又は図７の例と同様の複数のトランジスタを含み得る。図１３の例において、ＬＮＡ１００は、可変キャパシタンスＣｃを含むように実装された位相補償回路１０４を含み得る。可変キャパシタンスＣｃは、一端がＱ１のゲートに結合され、他端がＱ１のソースに結合される。すなわち、可変キャパシタンスＣｃは、Ｑ１に関連付けられたＣｇｓ（非調整可能又は調整可能）に電気的に並列とされる。したがって、Ｑ１に関連付けられた正味Ｃｇｓ値はＣｇｓ及びＣｃの和となり、かかる正味Ｃｇｓ値は、可変キャパシタンスＣｃによって調整することができる。

【００５８】

したがって、Ｑ１のＣｇｓ（Ｃｇｓ（Ｑ１））が図３の例と同様に非調整可能であると仮定すれば、図１４は、かかるキャパシタンス（Ｃｇｓ）が、異なる利得モードにおいて異なる値を有するという欠点を有し得る（破線として描かれる）。かかるＣｇｓ（Ｑ１）のバリエーションは、可変キャパシタンスＣｃを調整すること（実線Ｃｇｓ（Ｃｃ）とし

て描かれる）によって補償することができる。これにより、例えば、異なる利得モードにわたって実質的に平坦な正味Ｃｇｓキャパシタンスがもたらされる。

【００５９】

図１５は、図１４のＬＮＡに対して位相補償を達成し得る態様の一例を示す。図１５において、図１４の例の可変キャパシタンスＣｃは、Φ_{Comp}として描かれる補償位相プロファイルをもたらすように動作し得る。図１０の例と同様、かかるΦ_{Comp}は、未補償位相効果（Φ_{Uncomp}）に補償を与え、例えば、基準値Φ_{Ref}において実質的に均一の位相プロファイルΦをもたらすことができる。

【００６０】

ここに記載されるように、図３～６は一般に、Ｃｇｓの効果のような単数の効果に起因する位相バリエーションに関する。図７～１５は一般に、かかる位相バリエーションに対処するべく、異なる技法を利用して位相補償が達成され得る態様に関する。

【００６１】

いくつかの実施形態において、ＬＮＡは、ＬＮＡに関連付けられた位相が、単数の効果（例えばＣｇｓの効果）及び利得モード固有効果により影響を受けるように構成することができる。例えば、図１６は、図３の例と同様のカスコード構成を有するＬＮＡ１０を示す。しかしながら、図１６の例において、付加的な切替可能インダクタンス経路（Ｚｇ３として示される）が、ソースインダクタンス（Ｚｓとして示される）とグランドとの間に含まれるように示される。かかるインダクタンス（Ｚｇ３）と電気的に並列となるようにスイッチ（Ｓｇ３）が設けられることが示される。すなわち、スイッチＳｇ３ｇがＯＦＦの場合、Ｑ１のソースとグランドとの間の合計インダクタンスは近似的にＺｓ＋Ｚｇ３となる。スイッチＳｇ３がＯＮの場合、Ｚｇ３はバイパスされてＱ１のソースとグランドとの間の合計インダクタンスは近似的にＺｓとなる。

【００６２】

いくつかの実施形態において、かかる切替可能インダクタンス（Ｚｇ３／Ｓｇ３）は、ＬＮＡ設計における利得モード固有の懸念に対処するべく与えることができる。例えば、図１６に図示されるように、Ｚｇｓは、（Ｓｇ３をＯＦＦにすることにより）ＬＮＡが利得モードＧ３にある場合へと切り替えられて高い第３次入力インターセプトポイント（ＩＰ３）を満たし、（Ｓｇ３をＯＮにすることにより）他の利得モードへと切り替えられる。すなわち、かかる構成において、Ｑ１のソースとグランドとの間の合計インダクタンスは、利得モードＧ３にある場合に近似的にＺｓ＋Ｚｇ３となり、他の利得モード（Ｇ２、Ｇ１、Ｇ０）にある場合にＺｓとなる。したがって、ＬＮＡ１０において入力ＲＦ信号に提示される合計インピーダンスＺｔｏｔは、利得モードＧ３にある場合にＺｔｏｔ＝Ｚｉｎ＋Ｚｓ＋Ｚｇ３＋Ｚｇｓ＋ｇｍ＊Ｚｇｓ＊Ｚｓとして表され、利得モードＧ２、Ｇ１、Ｇ０にある場合にＺｔｏｔ＝Ｚｉｎ＋Ｚｓ＋Ｚｇｓ＋ｇｍ＊Ｚｇｓ＊Ｚｓとして表される。

【００６３】

図１７は、上述の利得モード固有効果（例えばＧ３において存在して他のモードにおいて不在のＺｇ３）が、様々な利得モード間で位相がどのように異なるかについて影響し得る態様を示す。Φ（Ｚｇ３）として示される点線は、位相へのモード固有の影響を描き、かかる位相プロファイルは、利得モードＧ３にある場合に（例えば量ΔΦだけ）有意に異なる位相を有し、他の利得モードにある場合に一般に均一となるように示される。

【００６４】

図１７において、Φ（Ｃｇｓ）として示される破線は、すべての利得モードにわたる位相バリエーションが、図５及び６の例と同様に単数の効果から（例えばＣｇｓに起因して）もたらされることを描く。したがって、正味の位相バリエーション（Φ_{Uncomp}）は、Φ（Ｃｇｓ）とΦ（Ｚｇ３）との組み合わせからもたらされる（例えばΦ_{Uncomp}＝Φ（Ｃｇｓ）＋Φ（Ｚｇ３））。かかる未補償位相プロファイルに関する例が、対応位相補償技法の例とともに図２０、２２及び２４に示される。

【００６５】

図１８～２４は、利得モード固有位相効果が存在する図１６及び１７の状況に対処するべく位相補償を実装し得る態様の複数の例を示す。かかる位相補償技法は、図７～１５の３つの技法例に基づく。詳しくは、図１８～２０は、図７～１０の技法例と同様の位相補償技法を示し、図２１及び２２は、図１１及び１２の技法例と同様の位相補償技法を示し、図２３及び２４は、図１３～１４の技法例と同様の位相補償技法を示す。理解されることだが、他の位相補償技法も実装することができる。

【００６６】

図１８は、図１６の例と同様の切替可能Ｚｇ３を有するＬＮＡ１００を示す。しかしながら、図１８のＬＮＡ１００は、図７の例と同様となり得る位相補償回路１０４を含む。いくつかの実施形態において、かかる補償回路（図１８の１０４）は、利得モード固有位相バリエーション、及びすべての利得モードに影響を与える位相バリエーションに対処するべく構成し及び動作させることができる。図１８の例において、Ｑ１のソースは、インピーダンスＺｓに寄与するインダクタンスの一側のノード１０５に存在するように示される。図１８の例において、インダクタンス（Ｚｓ）の他側は、図１６の例と同様にＺｇ３インダクタンスとＳｇ３スイッチとの並列組み合わせを介してグランドへと結合されるように示される。

【００６７】

図１９は、図１８の位相補償回路１０４を実装し得る態様の一例を示す。図１９において、位相補償回路１０４は、図８の例と同様のアーキテクチャを有し得る。

【００６８】

図１９の例において、位相補償回路１０４は、並列態様で実装された４つのＲＦ段トランジスタ例Ｑ１ｅ、Ｑ１ｆ、Ｑ１ｇ、Ｑ１ｈを含み、ＲＦ段トランジスタＱ１ｅ、Ｑ１ｆ、Ｑ１ｇ、Ｑ１ｈの一つ以上を介した入力ＲＦ信号の処理を許容するように示される。詳しくは、入力ノードＲＦ＿ｉｎは、４つのＲＦ段トランジスタＱ１ｅ、Ｑ１ｆ、Ｑ１ｇ、Ｑ１ｈの各ゲートに結合されるように示され、各ＲＦ段トランジスタのドレインは、それぞれのスイッチトランジスタを介してカスコード段トランジスタＱ２（図１９には図示せず）へと引き回されるように示される。例えば、Ｑ１ｅのドレインは、第１スイッチトランジスタＳ１ｅを介してＱ２へと引き回され、Ｑ１ｆのドレインは、第２スイッチトランジスタＳ１ｆを介してＱ２へと引き回され、以下同様とされる。４つのＲＦ段トランジスタＱ１ａ、Ｑ１ｂ、Ｑ１ｃ、Ｑ１ｄのソースが、共通ノード１０５を形成するように示される。上述の態様例に構成されることにより、ＲＦ信号は、一つ以上の並列ＲＦ段トランジスタを介して処理することができる。

【００６９】

ここに記載されるように、所与のＲＦ段トランジスタは実効キャパシタンスＣｇｓを有する。留意されることだが、かかるキャパシタンスＣｇｓは、当該ＲＦ段トランジスタの一つ以上の寸法（図１９においてＷ／Ｌとして示される）に依存し得る。すなわち、図１９の例において、ＲＦ段トランジスタＱ１ｅ、Ｑ１ｆ、Ｑ１ｇ、Ｑ１ｈに対応する寸法Ｗｅ／Ｌｅ、Ｗｆ／Ｌｆ、Ｗｇ／Ｌｇ、Ｗｈ／Ｌｈは、異なる組み合わせ（例えば並列の組み合わせ）で結合される場合にＣｇｓの異なる正味値を与えるべく選択することができる。例えば、（例えばＳ１ｅをＯＮにして残りのスイッチトランジスタをＯＦＦのままにすることにより）Ｑ１ｅが単独で利用される場合、正味Ｃｇｓ値は、近似的にＱ１ｅのＣｇｓの値となり得る。他例において、（例えばＳ１ｅ及びＳ１ｆをＯＮにしてＳ１ｇ及びＳ１ｈをＯＦＦにすることにより）Ｑ１ｅ及びＱ１ｆが利用される場合、正味Ｃｇｓ値は、近似的にＱ１ｅ及びＱ１ｆのＣｇｓ値の和となり得る。

【００７０】

いくつかの実施形態において、Ｑ１ｅに関連付けられる一つ以上の寸法（Ｗｅ／Ｌｅ）は、他のＲＦ段トランジスタ（Ｑ１ｆ、Ｑ１ｇ、Ｑ１ｈ）に関連付けられる寸法よりも有意に小さい。かかる有意に小さいＱ１ｅを、ここに記載される利得モード固有効果に対処するべく利用することができる。

【００７１】

例えば、図１９に示されかつ表２に挙げられるように、４つの利得モードＧ０、Ｇ１、Ｇ２、Ｇ４は、ＲＦ段トランジスタＱ１ｅ、Ｑ１ｆ、Ｑ１ｇ、Ｑ１ｈの異なる組み合わせを含み得る。

【表２】

Table 2

利得モード	有効にされたRF段トランジスタ	正味Cgs
G0	Q1f	$(Cgs)_f$
G1	Q1f, Q1g	$(Cgs)_f + (Cgs)_g$
G2	Q1f, Q1g, Q1h	$(Cgs)_f + (Cgs)_g + (Cgs)_h$
G3	Q1e	$(Cgs)_e$

【００７２】

図１９及び表２の例において、Ｑ１ｆ、Ｑ１ｇ、Ｑ１ｈに関連付けられるＣｇｓ値は、図８～１０の例と同様に単数効果位相補償を与えるべく選択することができる。しかしながら、Ｑ１ｅに関連付けられるＣｇｓ値は、Ｇ３の単数効果と利得モード固有効果との組み合わせに対処する位相補償を与えるべく選択することができる。

【００７３】

上述の態様で実装されると、図１８及び１９の位相補償回路１０４は、図２０にΦ_{Comp}として描かれる補償位相プロファイルをもたらすことができるので、かかるプロファイルが、未補償位相（Ｇ３における単数効果及び利得モード固有効果を含むΦ_{Uncomp}）に対して補償を与え、例えば、基準値Φ_{Ref}において実質的に均一となる位相プロファイルΦをもたらすことができる。

【００７４】

図２１は、図１６の例と同様の切替可能Ｚｇ３を有するＬＮＡ１００を示す。しかしながら、図２１のＬＮＡ１００は、図１１の例と同様となり得る位相補償回路１０４を含む。いくつかの実施形態において、かかる補償回路（図２１における１０４）は、利得モード固有位相バリエーション、及びすべての利得モードに影響を与える位相バリエーションに対処するべく構成し及び動作させることができる。

【００７５】

図２１の例において、ＬＮＡに関連付けられるインダクタンスは、当該ＬＮＡにおいて所望の位相プロファイルを与えるべく制御することができる。ここに記載されるように、ＬＮＡの入力部におけるインダクタンスは、ＬＮＡにおいて生じる位相の程度に影響を与え得る。例えば、図３におけるＬＮＡ１０は、当該ＬＮＡのインピーダンス全体、及び当該ＬＮＡにおける位相全体に寄与する入力インダクタンスを含む。

【００７６】

図２１において、位相補償回路１０４は、可変インダクタンスＬをＬＮＡ１００の入力部に与えるべく実装することができる。かかる可変インダクタンスは、図示のように可変入力インピーダンスＺｉｎを与え得る。かかる可変インダクタンスはまた、ＬＮＡにおいて生じる位相シフトの程度を制御するべく利用することができる。

【００７７】

詳しくは、補償回路１０４の可変インダクタンスは、異なる利得モードに対して異なる入力インダクタンス値を含むように構成することができる。例えば、ＬＮＡ１００が利得モードＧ０、Ｇ１、Ｇ２の一つにある場合、図１１の例と同様の態様で、かかる利得モードに対して入力インダクタンス値を選択することができる。単数効果及び利得モード固有効果の双方が存在する利得モードＧ３に対しては、かかる効果の双方を補償するべく入力インダクタンス値を選択することができる。

【００７８】

すなわち、図２２に描かれるように、図２１の例の可変入力インダクタンスＬを、Φ_{Comp}として描かれる補償位相プロファイルをもたらすように動作させることができる。

かかるΦ$_{Comp}$は、未補償位相効果（Φ$_{Uncomp}$）に補償を与え、例えば、基準値Φ$_{Ref}$において実質的に均一となる位相プロファイルΦをもたらすことができる。

【００７９】

図２３は、図１６の例と同様の切替可能Ｚｇ３を有するＬＮＡ１００を示す。しかしながら、図２３のＬＮＡ１００は、図１３の例と同様となり得る位相補償回路１０４を含む。いくつかの実施形態において、かかる補償回路（図２３の１０４）は、利得モード固有位相バリエーション、及びすべての利得モードに影響を与える位相バリエーションに対処するべく構成し及び動作させることができる。

【００８０】

図２３の例において、ＬＮＡ１００は、可変キャパシタンスＣｃを含むように実装された位相補償回路１０４を含み得る。可変キャパシタンスＣｃは、一端がＱ１のゲートに結合され、他端がＱ１のソースに結合される。すなわち、可変キャパシタンスＣｃは、Ｑ１に関連付けられるＣｇｓと電気的に並列になり得る。したがって、Ｑ１に関連付けられる正味Ｃｇｓ値はＣｇｓ及びＣｃの和であり、かかる正味Ｃｇｓ値は、可変キャパシタンスＣｃによって調整することができる。

【００８１】

図２３において、位相補償回路１０４は、可変キャパシタンスＣｃを与えるべく実装することができる。かかる可変キャパシタンスは、ＬＮＡにおいて位相シフトが生じる程度を制御するべく利用することができる。

【００８２】

詳しくは、補償回路１０４の可変キャパシタンスは、異なる利得モードに対して異なる正味Ｃｇｓ値を含むように構成することができる。例えば、ＬＮＡ１００が利得モードＧ０、Ｇ１、Ｇ２の一つにある場合、かかる利得モードに対してＣｃ値ｓを、図１３の例と同様の態様で選択することができる。単数効果及び利得モード固有効果の双方が存在する利得モードＧ３に対しては、かかる双方の効果を補償するべく補償キャパシタンス（Ｃｃ）値を選択することができる。

【００８３】

すなわち、図２４に描かれるように、図２３の例の可変キャパシタンスＣｃは、Φ$_{Comp}$として描かれる補償位相プロファイルをもたらすべく動作させることができる。かかるΦ$_{Comp}$は、未補償位相効果（Φ$_{Uncomp}$）に補償を与え、例えば、基準値Φ$_{Ref}$において実質的に均一となる位相プロファイルΦをもたらすことができる。

【００８４】

図７～１５及び１８～２４を参照してここに記載される様々な例において、所与の位相補償回路が、ＬＮＡの所与のＲＦ段トランジスタに関連付けられる特定の電気的特性（例えばキャパシタンス又はインダクタンス）の制御を与えるように記載される。かかる補償回路は、ＲＦ段トランジスタに関連付けられた一つ以上の部分（例えばＣｇｓ）、ＲＦ段トランジスタに関連付けられた位相バリエーション全体、又はこれらの任意の組み合わせ、からもたらされる位相バリエーションの補償を与える。

【００８５】

いくつかの実施形態において、ここに記載される一つ以上の特徴を有するＬＮＡは、所与のＲＦ段トランジスタに関連付けられる複数の電気的特性の制御を与えるべく構成された位相補償回路を有し得る。例えば、図７～１５及び１８～２４の位相補償技法例の文脈において、かかる技法の組み合わせを位相補償回路に含めることができる。例えば、位相補償回路が、図７、１１及び１３に関連付けられた補償回路１０４の２つ以上を含み得る。同様に、位相補償回路は、図１８、２１及び２３に関連付けられた補償回路１０４の２つ以上を含み得る。

【００８６】

図２５は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有するＬＮＡ１００及び位相補償回路１０４を含むアセンブリ１８１が、制御器１８０により制御され得ることを示す。かかる制御器は、例えば、様々な増幅トランジスタ及びスイッチト

ランジスタを動作させる様々な制御信号を与えて様々な利得モードを達成し、かかる利得モードに対する位相補償を与えることができる。いくつかの実施形態において、制御器１８０は、ＭＩＰＩ（モバイル産業用プロセッサインタフェイス）機能を含むように構成することができる。

【００８７】

図２６は、いくつかの実施形態において、ここに記載される一つ以上の特徴を含むＬＮＡ１００の一部又はすべてが、半導体ダイ２００に実装可能なことを示す。かかるダイは基板２０２を含み、位相補償回路１０４の少なくとも一部が基板２０２に実装され得る。

【００８８】

図２７及び２８は、いくつかの実施形態において、ここに記載される一つ以上の特徴を有するＬＮＡ１００の一部又はすべてを、パッケージ状モジュール３００に実装することができる。かかるモジュールは、一つ以上のダイ及び一つ以上の受動コンポーネントのような複数のコンポーネントを受容するべく構成されたパッケージ基板３０２を含み得る。

【００８９】

図２７は、いくつかの実施形態において、パッケージ状モジュール３００が、図２６の例と同様の半導体ダイ２００を含み得ることを示す。したがって、かかるダイは、ＬＮＡ１００の一部又はすべてを含み得る。位相補償回路１０４の少なくとも一部がダイ２００に実装される。

【００９０】

図２８は、いくつかの実施形態において、パッケージ状モジュール３００が、ＬＮＡ１００が実装された第１半導体ダイ２１０を含み得ることを示す。図２８の例において、位相補償回路１０４の一部を第１ダイ２１０に実装し、位相補償回路１０４の残りを、他のダイ２１２に、ダイの外側に（例えばパッケージ基板３０２）、又はこれらの任意の組み合わせで実装することができる。

【００９１】

図２９において、ダイバーシティ受信器モジュール３００が、図２７及び２８のモジュール３００の一例となり得る。いくつかの実施形態において、かかるＤＲｘモジュールは、オフモジュールフィルタ５１３に結合することができる。ＤＲｘモジュール３００は、複数のコンポーネントを受容するべく構成されたパッケージ基板５０１と、パッケージ基板５０１に実装された受信システムとを含み得る。ＤＲｘモジュール３００は、ＤＲｘモジュール３００から出るように引き回されてシステムインテグレータ、設計者又は製造者にとって任意の所望帯域のためのフィルタをサポートするべく利用可能とされる一つ以上の信号経路を含み得る。

【００９２】

ＤＲｘモジュール３００は、ＤＲｘモジュール３００の入力部と出力部との間に一定数の経路を含む。ＤＲｘモジュール３００は、入力部と出力部との間に、ＤＲｘ制御器５０２が制御するバイパススイッチ５１９によりアクティブにされるバイパス経路を含む。図２９が単数のバイパススイッチ５１９を描くにもかかわらず、いくつかの実装において、バイパススイッチ５１９は、多重スイッチ（例えば、入力部の物理的近くに設けられた第１スイッチ、及び出力部の物理的近くに設けられた第２スイッチ）を含んでよい。図２９に示されるように、バイパス経路は、フィルタ又は増幅器を含まない。

【００９３】

ＤＲｘモジュール３００は、第１マルチプレクサ５１１及び第２マルチプレクサ５１２を含む一定数のマルチプレクサ経路を含む。マルチプレクサ経路は一定数のオンモジュール経路を含む。これは、第１マルチプレクサ５１１、パッケージ基板５０１に実装された帯域通過フィルタ６１３ａ～６１３ｄ、パッケージ基板５０１に実装された増幅器１００ａ～１００ｄ、及び第２マルチプレクサ５１２を含む。マルチプレクサ経路は一つ以上のオフモジュール経路を含む。これは、第１マルチプレクサ５１１、パッケージ基板５０１の外に実装された帯域通過フィルタ５１３、増幅器１００ｅ、及び第２マルチプレクサ５１２を含む。増幅器５１４は、パッケージ基板５０１に実装された広帯域増幅器としてよ

く、又はパッケージ基板５０１の外に実装してよい。いくつかの実施形態において、増幅器１００ａ～１００ｄ、１００ｅは、可変利得増幅器及び／又は可変電流増幅器としてよい。

【００９４】

ＤＲｘ制御器５０２は、入力部と出力部の間にある複数の経路の一つ以上を選択的にアクティブにするべく構成される。いくつかの実装において、ＤＲｘ制御器５０２は、ＤＲｘ制御器５０２が（例えば通信制御器から）受信した帯域選択信号に基づいて複数の経路の一つ以上を選択的にアクティブにするべく構成される。ＤＲｘ制御器５０２は、例えば、バイパススイッチ５１９の開閉により、増幅器１００ａ～１００ｄ、１００ｅの有効化若しくは無効化により、マルチプレクサ５１１、５１２の制御により、又は他のメカニズムにより、当該経路を選択的にアクティブにすることができる。例えば、ＤＲｘ制御器５０２は、（例えばフィルタ６１３ａ～６１３ｄ、５１３と増幅器１００ａ～１００ｄ、１００ｅとの間の）経路に沿って、又は増幅器１００ａ～１００ｄ、１００ｅの利得を実質的にゼロに設定することにより、スイッチを開閉することができる。

【００９５】

図２９のＤＲｘモジュール３００の例において、増幅器１００ａ～１００ｄ、１００ｅのいくつか又はすべてに、ここに記載される一つ以上の特徴を有する位相補償回路１０４が設けられてよい。例えば、かかる増幅器（１００）はそれぞれが、位相補償回路１０４に関連付けられているように示される。

【００９６】

いくつかの実装において、ここに記載される一つ以上の特徴を有するアーキテクチャ、デバイス及び／又は回路は、無線デバイスのようなＲＦデバイスに含めることができる。かかるアーキテクチャ、デバイス及び／又は回路は、無線デバイスに直接、ここに記載される一つ以上のモジュラー形態で、又はこれらの何らかの組み合わせで実装することができる。いくつかの実施形態において、かかる無線デバイスは、例えば、携帯電話機、スマートフォン、電話機能あり又はなしのハンドヘルド無線デバイス、無線タブレット、無線ルータ、無線アクセスポイント、無線基地局等を含み得る。理解されることだが、無線デバイスの文脈で記載されているにもかかわらず、本開示の一つ以上の特徴は、基地局のような他のＲＦシステムに実装することもできる。

【００９７】

図３０は、一つ以上のここに記載される有利な特徴を有する無線デバイス例７００を描く。いくつかの実施形態において、ここに記載される一つ以上の特徴を有するＬＮＡは、かかる無線デバイスにおける一つ以上の場所に実装することができる。例えば、いくつかの実施形態において、かかる有利な特徴は、一つ以上の低雑音増幅器（ＬＮＡ）を有するダイバーシティ受信（ＤＲｘ）モジュール３００のようなモジュールに実装することができる。

【００９８】

図３０の例において、ＰＡモジュール７１２における電力増幅器（ＰＡ）は、それぞれのＲＦ信号を、増幅及び送信対象のＲＦ信号を生成するべく構成し及び動作させることができる送受信器７１０から受信し、受信した信号を処理することができる。送受信器７１０は、ユーザに適切なデータ及び／又は音声信号と送受信器７１０に適切なＲＦ信号との間の変換を与えるべく構成されたベース帯域サブシステム７０８と相互作用をするように示される。送受信器７１０は、無線デバイス７００の動作を目的として電力を管理するべく構成された電力管理コンポーネント７０６に接続されるように示される。かかる電力管理はまた、無線デバイス７００のベース帯域サブシステム７０８及び他のコンポーネントの動作を制御することができる。

【００９９】

ベース帯域サブシステム７０８は、ユーザに与えられ及びユーザから受信する音声及び／又はデータの様々な入力及び出力を容易にするべくユーザインタフェイス７０２に接続されるように示される。ベース帯域サブシステム７０８はまた、無線デバイスの動作を容

易にし及び／又はユーザのための情報記憶を与えるデータ及び／又は命令を記憶するように構成されたメモリ５０４に接続することもできる。

【０１００】

図３０の例において、ＤＲｘモジュール３００は、一つ以上のダイバーシティアンテナ（例えばダイバーシティアンテナ７３０）とＡＳＭ７１４との間に実装することができる。かかる構成により、ダイバーシティアンテナ７３０を介して受信されたＲＦ信号を、ダイバーシティアンテナ７３０からのＲＦ信号の損失がほとんど若しくは全く存在せず、及び／又は当該ＲＦ信号への雑音の付加がほとんど若しくは全く存在せず、処理することができる（いくつかの実施形態においてＬＮＡによる増幅を含む）。ＤＲｘモジュール３００からの当該処理済み信号はその後、一つ以上の信号経路を介してＡＳＭへと引き回すことができる。

【０１０１】

図３０の例において、主要アンテナ７２０は、例えば、ＰＡモジュール５１２からのＲＦ信号の送信を容易にするべく構成することができる。いくつかの実施形態において、受信動作もまた、主要アンテナを介して達成することができる。

【０１０２】

一定数の他の無線デバイス構成が、ここに記載される一つ以上の特徴を利用し得る。例えば、無線デバイスは、多重帯域デバイスとする必要がない。他例において、無線デバイスは、ダイバーシティアンテナのような付加的なアンテナ、並びにＷｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）及びＧＰＳのような付加的な接続特徴を含んでよい。

【０１０３】

本明細書及び特許請求の範囲全体にわたり、文脈上そうでないことが明らかでない限り、「含む」等の用語は、排他的又は網羅的な意味とは反対の包括的意味に、すなわち「～を含むがこれらに限られない」との意味に解釈すべきである。ここで一般に使用される用語「結合」は、直接接続されるか又は一つ以上の中間要素を介して接続されるかいずれかとなり得る２以上の要素を言及する。加えて、用語「ここ」、「上」、「下」及び同様の趣旨の用語は、本願において使用される場合、本願全体を言及し、本願の任意の特定部分を言及するわけではない。文脈が許容する場合、単数又は複数を使用する上述の詳細な説明における用語はそれぞれ、複数又は単数をも含み得る。２つ以上の項目のリストを参照する用語「又は」及び「若しくは」について、当該用語は以下の解釈のすべてをカバーする。すなわち、当該リストの任意の項目、当該リストのすべての項目、及び当該リストの項目の任意の組み合わせである。

【０１０４】

本発明の実施形態の上記詳細な説明は、排他的であることすなわち本発明を上記開示の正確な形態に制限することを意図しない。本発明の及びその例の特定の実施形態が例示を目的として上述されたが、当業者が認識するように、本発明の範囲において様々な均等の修正も可能である。例えば、プロセス又はブロックが所与の順序で提示されるが、代替実施形態は、異なる順序でステップを有するルーチンを行うこと又はブロックを有するシステムを用いることができ、いくつかのプロセス又はブロックは削除、移動、追加、細分化、結合、及び／又は修正することができる。これらのプロセス又はブロックはそれぞれが、様々な異なる態様で実装することができる。また、プロセス又はブロックが直列的に行われるように示されることがあるが、これらのプロセス又はブロックは、その代わりに、並列して行い又は異なる時に行うこともできる。

【０１０５】

ここに与えられた本発明の教示は、必ずしも上述のシステムに限られることがなく、他のシステムにも適用することができる。上述の様々な実施形態要素及び行為は、さらなる実施形態を与えるべく組み合わせることができる。

【０１０６】

本発明のいくつかの実施形態が記載されたが、これらの実施形態は、例のみとして提示されており、本開示の範囲を制限することを意図しない。実際のところ、ここに記載され

る新規な方法及びシステムは、様々な他の形態で具体化することができる。さらに、ここに記載される方法及びシステムの形態における様々な省略、置換及び変更が、本開示の要旨から逸脱することなくなし得る。添付の特許請求の範囲及びその均等物が、本開示の範囲及び要旨に収まるかかる形態又は修正をカバーすることが意図される。

【図１】




FIG.1

【図２Ａ】




FIG.2A

【図２Ｂ】




FIG.2B

【図３】




FIG.3

【図４】




FIG.4

【図５】




FIG.5

【図６】




FIG.6

【図７】




FIG.7

【図８】




FIG.8

【図９】




FIG.9

【図１０】




FIG.10

【図１１】




FIG.11

【図１２】




FIG.12

【図１３】




FIG.13

【図１４】




FIG.14

【図１５】




FIG.15

【図１６】




FIG.16

【図１７】




FIG.17

【図１８】





FIG.18

【図１９】



We/Le<<Wf/Lf, Wg/Lg, Wh/Lh

MODE E	G3のみでON
MODE F	G0、G1、G2でON
MODE G	G1、G2でON
MODE H	G2でON

FIG.19

【図２０】




FIG.20

【図２１】




FIG.21

【図２２】




FIG.22

【図２３】




FIG.23

【図２４】




FIG.24

【図２５】




FIG.25

【図２６】




FIG.26

【図２７】




FIG.27

【図２８】




FIG.28

【図２９】




FIG.29

【図３０】




FIG.30

フロントページの続き

(72)発明者　イ、　ジュンヒョン
アメリカ合衆国　９２６１８　カリフォルニア州　アーバイン　スモールホイール　１１０
(72)発明者　ハゲラーツ、　ヨハネス　ヤコブス　エミール　マリア
アメリカ合衆国　９６７４３　ハワイ州　カムエラ　カ　ナニ　プレース　５９－１２７
(72)発明者　チョ、　ジョシュア　ヘソク
アメリカ合衆国　９２６０３　カリフォルニア州　アーバイン　ベレアン　レーン　５０６５

審査官　渡井　高広

(56)参考文献　特開２０１２－０１５９５４（ＪＰ，Ａ）
特開２００２－００９５６４（ＪＰ，Ａ）
特表２０１２－５２８５０９（ＪＰ，Ａ）
特開平１０－３２２１４９（ＪＰ，Ａ）
特開２０１２－２０４８６０（ＪＰ，Ａ）
特表２０１２－５２２４２１（ＪＰ，Ａ）
特表２０１２－５１２５６９（ＪＰ，Ａ）

(58)調査した分野(Int.Cl.，ＤＢ名)
Ｈ０３Ｇ　　３／１０
Ｈ０３Ｆ　　１／２２
Ｈ０３Ｆ　　３／１９３
Ｈ０１Ｌ　２３／１２