

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2025-0088964

(43) 공개일자 2025년06월18일

(51) 국제특허분류(Int. Cl.)

G06F 30/27 (2020.01) G06F 111/04 (2020.01)

G06F 111/06 (2020.01) G06F 111/20 (2020.01)

G06F 30/337 (2020.01) G06F 30/373 (2020.01)

G06F 30/398 (2020.01) G06N 3/08 (2023.01)

G06N 3/096 (2023.01)

(52) CPC특허분류

G06F 30/27 (2020.01)

G06F 30/337 (2020.01)

(21) 출원번호 10-2023-0178373

(22) 출원일자 2023년12월11일

심사청구일자 2023년12월11일

(71) 출원인

인천대학교 산학협력단

인천광역시 연수구 갯벌로 27, 인천대학교 이노베이션센터(송도동)

(72) 발명자

정재용

인천광역시 연수구 컨벤시아대로252번길 30 송도더샵퍼스트파크F15BL

(74) 대리인

특허법인시공


전체 청구항 수 : 총 14 항

(54) 발명의 명칭 전자 설계 자동화에서의 학습 기반의 최적화 프레임워크를 제공하는 전자 장치 및 그 동작 방법

(57) 요약

본 발명은 전자 설계 자동화(Electronic Design Automation: EDA)에서의 학습 기반의 최적화 프레임워크를 제공하는 전자 장치 및 그 동작 방법을 제시함으로써, 사용자가 보다 최적화된 회로의 설계 디자인을 획득할 수 있도록 지원할 수 있다.

대표도 - 도1



(52) CPC특허분류

G06F 30/373 (2020.01)

G06F 30/398 (2020.01)

G06N 3/084 (2023.01)

G06N 3/096 (2023.01)

G06F 2111/04 (2020.01)

G06F 2111/06 (2020.01)

G06F 2111/20 (2020.01)

이 발명을 지원한 국가연구개발사업

과제고유번호	1711193834
과제번호	2021-0-00754-003
부처명	과학기술정보통신부
과제관리(전문)기관명	정보통신기획평가원
연구사업명	SW컴퓨팅산업원천기술개발
연구과제명	인공지능 반도체 설계 SW(Software) 개발
기 여 율	1/1
과제수행기관명	한국과학기술원
연구기간	2023.01.01 ~ 2023.12.31

명세서

청구범위

청구항 1

전자 설계 자동화(Electronic Design Automation: EDA)에서의 학습 기반의 최적화 프레임워크를 제공하는 전자 장치에 있어서,

사전 지정된 타겟(target) 회로의 설계 디자인을 구성하는 복수의 컴포넌트들 각각에 대해, 각 컴포넌트에서 선택 가능한 것으로 사전 지정된 매핑(mapping) 옵션들을 표상하는 임베딩 값들을 집합으로 갖는 결정 변수(decision variables)를 구성함으로써, 상기 복수의 컴포넌트들 각각에 대한 결정 변수를 생성하는 변수 생성부;

상기 복수의 컴포넌트들 각각에 대한 결정 변수를, 각 컴포넌트의 매핑 옵션들 중 어느 하나의 매핑 옵션을 선택하기 위한, 학습 가능한 선택기(Learnable Selector) - 상기 선택기는, 결정 변수가 입력으로 인가되면, 입력으로 인가된 결정 변수를 구성하는 임베딩 값들에 대한 변환 값들을 생성한 후, 생성된 변환 값들 중 최대 값의 변환 값에 대응되는 출력만을 1로 산출하고, 나머지 출력을 모두 0으로 산출하는 신경망임 - 에 통과시켜, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력을 산출하는 산출부; 및

상기 복수의 컴포넌트들 각각에 대한 선택기 출력이 산출되면, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력에 기초하여, 학습을 위한 사전 지정된 목적 함수(objective function)를 통해 산출되는 손실 값이 최소가 되도록 역전파(BackPropagation) 처리를 수행함으로써, 상기 선택기에 대한 학습을 수행하는 학습 수행부

를 포함하는 전자 장치.

청구항 2

제1항에 있어서,

상기 복수의 컴포넌트들 각각에 대해 선택 가능한 매핑 옵션들을 표상하는 임베딩 값들 및 상기 목적 함수는, 회로의 설계 디자인을 생성하기 위한 사전 학습된 신경망 모델을 통해 생성된 것임을 특징으로 하는 전자 장치.

청구항 3

제1항에 있어서,

상기 학습 수행부는

상기 복수의 컴포넌트들 각각에 대한 선택기 출력이 산출되면, 상기 목적 함수를 분해하여, 상기 복수의 컴포넌트들 각각에 대응되는 구성 함수(constitute function)를 생성한 후, 상기 복수의 컴포넌트들 각각에 대해, 각 컴포넌트에 대응되는 구성 함수에 당해 컴포넌트의 결정 변수가 입력으로 인가되어 산출된 함수 값과, 당해 컴포넌트의 선택기 출력 간의 곱을 모두 합산한 값을, 상기 목적 함수를 통해 산출되는 손실 값으로 지정하여, 상기 목적 함수를 통해 산출되는 손실 값이 최소가 되도록 역전파 처리를 수행함으로써, 상기 선택기에 대한 학습을 수행하는 것을 특징으로 하는 전자 장치.

청구항 4

제1항에 있어서,

상기 학습 수행부는

상기 목적 함수를 통해 산출되는 손실 값이 최소가 되도록 경사 하강법(Gradient Descent)을 적용함으로써, 역전파 처리를 수행하는 것을 특징으로 하는 전자 장치.

청구항 5

제1항에 있어서,

상기 학습 수행부는

상기 선택기에서 생성되는 변환 값들을, 학습의 대상이 되는 파라미터로 지정함으로써, 상기 파라미터로 지정된 변환 값들이, 상기 목적 함수를 통해 산출되는 손실 값이 최소가 되는 방향으로 업데이트되도록, 역전파 처리를 통한 학습을 수행하는 것을 특징으로 하는 전자 장치.

청구항 6

제4항에 있어서,

상기 선택기는, argmax 함수를 통해, 최대 값의 변환 값에 대응되는 출력만을 1로 산출하고, 나머지 출력을 모두 0으로 산출하는 신경망이고,

상기 학습 수행부는, 상기 경사 하강법을 적용하여 역전파 처리를 수행할 때, 역전파 기울기(BackPropagation Gradient)를 산출하기 위해, 상기 argmax 함수 대신, softmax 함수에 변환 값들이 입력으로 인가되는 상황을 가정하여, 상기 역전파 기울기를 근사치로 산출하는 것을 특징으로 하는 전자 장치.

청구항 7

전자 설계 자동화(Electronic Design Automation: EDA)에서의 학습 기반의 최적화 프레임워크를 제공하는 전자 장치의 동작 방법에 있어서,

사전 지정된 타겟(target) 회로의 설계 디자인을 구성하는 복수의 컴포넌트들 각각에 대해, 각 컴포넌트에서 선택 가능한 것으로 사전 지정된 매핑(mapping) 옵션들을 표상하는 임베딩 값들을 집합으로 갖는 결정 변수(decision variables)를 구성함으로써, 상기 복수의 컴포넌트들 각각에 대한 결정 변수를 생성하는 단계;

상기 복수의 컴포넌트들 각각에 대한 결정 변수를, 각 컴포넌트의 매핑 옵션들 중 어느 하나의 매핑 옵션을 선택하기 위한, 학습 가능한 선택기(Learnable Selector) - 상기 선택기는, 결정 변수가 입력으로 인가되면, 입력으로 인가된 결정 변수를 구성하는 임베딩 값들에 대한 변환 값들을 생성한 후, 생성된 변환 값들 중 최대 값의 변환 값에 대응되는 출력만을 1로 산출하고, 나머지 출력을 모두 0으로 산출하는 신경망임 - 에 통과시켜, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력을 산출하는 단계; 및

상기 복수의 컴포넌트들 각각에 대한 선택기 출력이 산출되면, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력에 기초하여, 학습을 위한 사전 지정된 목적 함수(objective function)를 통해 산출되는 손실 값이 최소가 되도록 역전파(BackPropagation) 처리를 수행함으로써, 상기 선택기에 대한 학습을 수행하는 단계

를 포함하는 전자 장치의 동작 방법.

청구항 8

제7항에 있어서,

상기 복수의 컴포넌트들 각각에 대해 선택 가능한 매핑 옵션들을 표상하는 임베딩 값들 및 상기 목적 함수는, 회로의 설계 디자인을 생성하기 위한 사전 학습된 신경망 모델을 통해 생성된 것임을 특징으로 하는 전자 장치의 동작 방법.

청구항 9

제7항에 있어서,

상기 학습을 수행하는 단계는

상기 복수의 컴포넌트들 각각에 대한 선택기 출력이 산출되면, 상기 목적 함수를 분해하여, 상기 복수의 컴포넌트들 각각에 대응되는 구성 함수(constitute function)를 생성한 후, 상기 복수의 컴포넌트들 각각에 대해, 각 컴포넌트에 대응되는 구성 함수에 대해 컴포넌트의 결정 변수가 입력으로 인가되어 산출된 함수 값과, 당해 컴포넌트의 선택기 출력 간의 곱을 모두 합산한 값을, 상기 목적 함수를 통해 산출되는 손실 값으로 지정하여, 상기 목적 함수를 통해 산출되는 손실 값이 최소가 되도록 역전파 처리를 수행함으로써, 상기 선택기에 대한 학습을 수행하는 것을 특징으로 하는 전자 장치의 동작 방법.

청구항 10

제7항에 있어서,

상기 학습을 수행하는 단계는

상기 목적 함수를 통해 산출되는 손실 값이 최소가 되도록 경사 하강법(Gradient Descent)을 적용함으로써, 역전과 처리를 수행하는 것을 특징으로 하는 전자 장치의 동작 방법.

청구항 11

제7항에 있어서,

상기 학습을 수행하는 단계는

상기 선택기에서 생성되는 변환 값들을, 학습의 대상이 되는 파라미터로 지정함으로써, 상기 파라미터로 지정된 변환 값들이, 상기 목적 함수를 통해 산출되는 손실 값이 최소가 되는 방향으로 업데이트되도록, 역전과 처리를 통한 학습을 수행하는 것을 특징으로 하는 전자 장치의 동작 방법.

청구항 12

제10항에 있어서,

상기 선택기는, argmax 함수를 통해, 최대 값의 변환 값에 대응되는 출력만을 1로 산출하고, 나머지 출력을 모두 0으로 산출하는 신경망이고,

상기 학습을 수행하는 단계는, 상기 경사 하강법을 적용하여 역전과 처리를 수행할 때, 역전과 기울기(BackPropagation Gradient)를 산출하기 위해, 상기 argmax 함수 대신, softmax 함수에 변환 값들이 입력으로 인가되는 상황을 가정하여, 상기 역전과 기울기를 근사치로 산출하는 것을 특징으로 하는 전자 장치의 동작 방법.

청구항 13

제7항 내지 제12항 중 어느 한 항의 방법을 컴퓨터와의 결합을 통해 실행시키기 위한 컴퓨터 프로그램을 기록한 컴퓨터 판독 가능 기록 매체.

청구항 14

제7항 내지 제12항 중 어느 한 항의 방법을 컴퓨터와의 결합을 통해 실행시키기 위한 저장매체에 저장된 컴퓨터 프로그램.

발명의 설명

기술 분야

[0001] 본 발명은 전자 설계 자동화에서의 학습 기반의 최적화 프레임워크를 제공하는 전자 장치 및 그 동작 방법에 대한 것이다.

배경 기술

[0002] 최근, 인공지능 기술의 발전으로 인해, 전자 설계 자동화(Electronic Design Automation: EDA)에서도, 인공지능 기술을 활용하여, 회로의 설계 디자인을 생성하는 기법이 널리 활용되고 있다.

[0003] 인공지능을 활용한 전자 설계 자동화 기법으로는, 회로를 구성하는 각 컴포넌트를 노드로 갖는 그래프를 구성한 후, 이 그래프를 입력 데이터로 활용해서, 그래프 기반의 심층 신경망 모델을 학습시키는 방법이나, 설계 디자인의 최적화를 위한 소정의 보상 모델을 구성한 후, 이 보상 모델을 통해 산출되는 보상이 최대가 되도록 하는 강화 학습(reinforcement learning)을 수행하는 방법 등이 존재한다.

[0004] 이러한 전자 설계 자동화는, 다양한 분야에서 활용되고 있다는 점에서, 보다 최적화된 형태의 회로의 설계 디자인을 생성하기 위한 인공지능 기반의 프레임워크를 도입하기 위한 노력이 필요하다.

선행기술문헌

비특허문헌

- [0005] (비특허문헌 0001) Yoshua Bengio et al., "Estimating or Propagating Gradients Through Stochastic Neurons for Conditional Computation", arXiv:1308.3432, 2013.
- (비특허문헌 0002) Winston Haaswijk et al., "Deep learning for logic optimization algorithms", 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018.
- (비특허문헌 0003) Zizheng Guo et al., "A Timing Engine Inspired Graph Neural Network Model for Pre-Routing Slack Prediction", DAC '22: Proceedings of the 59th ACM/IEEE Design Automation Conference, 2022.

발명의 내용

해결하려는 과제

- [0006] 본 발명은 전자 설계 자동화에서의 학습 기반의 최적화 프레임워크를 제공하는 전자 장치 및 그 동작 방법을 제시함으로써, 사용자가 보다 최적화된 회로의 설계 디자인을 획득할 수 있도록 지원하고자 한다.

과제의 해결 수단

- [0007] 본 발명의 일실시예에 따른, 전자 설계 자동화(Electronic Design Automation: EDA)에서의 학습 기반의 최적화 프레임워크를 제공하는 전자 장치는, 사전 지정된 타겟(target) 회로의 설계 디자인을 구성하는 복수의 컴포넌트들 각각에 대해, 각 컴포넌트에서 선택 가능한 것으로 사전 지정된 매핑(mapping) 옵션들을 표상하는 임베딩 값들을 집합으로 갖는 결정 변수(decision variables)를 구성함으로써, 상기 복수의 컴포넌트들 각각에 대한 결정 변수를 생성하는 변수 생성부, 상기 복수의 컴포넌트들 각각에 대한 결정 변수를, 각 컴포넌트의 매핑 옵션들 중 어느 하나의 매핑 옵션을 선택하기 위한, 학습 가능한 선택기(Learnable Selector) - 상기 선택기는, 결정 변수가 입력으로 인가되면, 입력으로 인가된 결정 변수를 구성하는 임베딩 값들에 대한 변환 값들을 생성한 후, 생성된 변환 값들 중 최대 값의 변환 값에 대응되는 출력만을 1로 산출하고, 나머지 출력을 모두 0으로 산출하는 신경망임 - 에 통과시켜, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력을 산출하는 산출부 및 상기 복수의 컴포넌트들 각각에 대한 선택기 출력이 산출되면, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력에 기초하여, 학습을 위한 사전 지정된 목적 함수(objective function)를 통해 산출되는 손실 값이 최소가 되도록 역전파(BackPropagation) 처리를 수행함으로써, 상기 선택기에 대한 학습을 수행하는 학습 수행부를 포함한다.
- [0008] 본 발명의 일실시예에 따른, 전자 설계 자동화에서의 학습 기반의 최적화 프레임워크를 제공하는 전자 장치의 동작 방법은, 사전 지정된 타겟 회로의 설계 디자인을 구성하는 복수의 컴포넌트들 각각에 대해, 각 컴포넌트에서 선택 가능한 것으로 사전 지정된 매핑 옵션들을 표상하는 임베딩 값들을 집합으로 갖는 결정 변수를 구성함으로써, 상기 복수의 컴포넌트들 각각에 대한 결정 변수를 생성하는 단계, 상기 복수의 컴포넌트들 각각에 대한 결정 변수를, 각 컴포넌트의 매핑 옵션들 중 어느 하나의 매핑 옵션을 선택하기 위한, 학습 가능한 선택기 - 상기 선택기는, 결정 변수가 입력으로 인가되면, 입력으로 인가된 결정 변수를 구성하는 임베딩 값들에 대한 변환 값들을 생성한 후, 생성된 변환 값들 중 최대 값의 변환 값에 대응되는 출력만을 1로 산출하고, 나머지 출력을 모두 0으로 산출하는 신경망임 - 에 통과시켜, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력을 산출하는 단계 및 상기 복수의 컴포넌트들 각각에 대한 선택기 출력이 산출되면, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력에 기초하여, 학습을 위한 사전 지정된 목적 함수를 통해 산출되는 손실 값이 최소가 되도록 역전파 처리를 수행함으로써, 상기 선택기에 대한 학습을 수행하는 단계를 포함한다.

발명의 효과

- [0009] 본 발명은 전자 설계 자동화에서의 학습 기반의 최적화 프레임워크를 제공하는 전자 장치 및 그 동작 방법을 제시함으로써, 사용자가 보다 최적화된 회로의 설계 디자인을 획득할 수 있도록 지원할 수 있다.

도면의 간단한 설명

- [0010] 도 1은 본 발명의 일실시예에 따른, 전자 설계 자동화(Electronic Design Automation: EDA)에서의 학습 기반의

최적화 프레임워크를 제공하는 전자 장치의 구조를 도시한 도면이다.

도 2는 본 발명의 일실시예에 따른 전자 장치의 동작을 설명하기 위한 도면이다.

도 3은 본 발명의 일실시예에 따른, 전자 설계 자동화에서의 학습 기반의 최적화 프레임워크를 제공하는 전자 장치의 동작 방법을 도시한 순서도이다.

발명을 실시하기 위한 구체적인 내용

- [0011] 이하에서는 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하기로 한다. 이러한 설명은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였으며, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 본 명세서 상에서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 사람에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
- [0012] 본 문서에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 본 발명의 다양한 실시예들에 있어서, 각 구성요소들, 기능 블록들 또는 수단들은 하나 또는 그 이상의 하부 구성요소로 구성될 수 있고, 각 구성요소들이 수행하는 전기, 전자, 기계적 기능들은 전자회로, 집적회로, ASIC(Application Specific Integrated Circuit) 등 공지된 다양한 소자들 또는 기계적 요소들로 구현될 수 있으며, 각각 별개로 구현되거나 2 이상이 하나로 통합되어 구현될 수도 있다.
- [0013] 한편, 첨부된 블록도의 블록들이나 흐름도의 단계들은 범용 컴퓨터, 특수용 컴퓨터, 휴대용 노트북 컴퓨터, 네트워크 컴퓨터 등 데이터 프로세싱이 가능한 장비의 프로세서나 메모리에 탑재되어 지정된 기능들을 수행하는 컴퓨터 프로그램 명령들(instructions)을 의미하는 것으로 해석될 수 있다. 이들 컴퓨터 프로그램 명령들은 컴퓨터 장치에 구비된 메모리 또는 컴퓨터에서 판독 가능한 메모리에 저장될 수 있기 때문에, 블록도의 블록들 또는 흐름도의 단계들에서 설명된 기능들은 이를 수행하는 명령 수단을 내포하는 제조물로 생산될 수도 있다. 아울러, 각 블록 또는 각 단계는 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 명령들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 가능한 실시예들에서는 블록들 또는 단계들에서 언급된 기능들이 정해진 순서와 달리 실행되는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들 또는 단계들은 실질적으로 동시에 수행되거나, 역순으로 수행될 수 있으며, 경우에 따라 일부 블록들 또는 단계들이 생략된 채로 수행될 수도 있다.
- [0014] 도 1은 본 발명의 일실시예에 따른, 전자 설계 자동화(Electronic Design Automation: EDA)에서의 학습 기반의 최적화 프레임워크를 제공하는 전자 장치의 구조를 도시한 도면이다.
- [0015] 도 1을 참조하면, 본 발명에 따른 전자 장치(110)는 변수 생성부(111), 산출부(112) 및 학습 수행부(113)를 포함한다.
- [0016] 변수 생성부(111)는 사전 지정된 타겟(target) 회로의 설계 디자인을 구성하는 복수의 컴포넌트들 각각에 대해, 각 컴포넌트에서 선택 가능한 것으로 사전 지정된 매핑(mapping) 옵션들을 표상하는 임베딩 값들을 집합으로 갖는 결정 변수(decision variables)를 구성함으로써, 상기 복수의 컴포넌트들 각각에 대한 결정 변수를 생성한다.
- [0017] 여기서, 컴포넌트란, 도 2의 도면부호 211, 212, 213과 같이, 회로를 구성하는 논리 게이트 등을 의미하고, 매핑 옵션이란, 각 컴포넌트에서 선택 가능한 것으로 지정된 옵션으로서, 도면부호 211로 표시한 컴포넌트 1(211)에 대해서는 'A1, A2'라는 2개의 매핑 옵션이 존재할 수 있고, 도면부호 212로 표시한 컴포넌트 2(212)에 대해서는 'B'라는 1개의 매핑 옵션이 존재할 수 있으며, 도면부호 213으로 표시한 컴포넌트 3(213)에 대해서는 'C1, C2, C3'이라는 3개의 매핑 옵션이 존재할 수 있다. 이때, 타겟 회로의 설계 디자인은, 이러한 3개의 컴포넌트들(211, 212, 213) 각각에 대해서, 하나씩 매핑 옵션을 선택한 후, 선택된 컴포넌트별 매핑 옵션을 서로 연결해서 구현될 수 있는 디자인을 의미한다. 예컨대, 컴포넌트 1(211)에 대해서는 'A1'이라는 매핑 옵션을 선택하고, 컴포넌트 2(212)에 대해서는 'B'라는 매핑 옵션을 선택하며, 컴포넌트 3(213)에 대해서는 'C2'라는 매핑 옵션을 선택하여, 이를 연결함으로써, 하나의 회로 디자인 설계를 진행할 수 있게 된다. 이때, 3개의 컴포넌트들(211, 212, 213) 각각의 매핑 옵션들에 대해서는, 학습에 사용하기 위한 소정의 임베딩 값들이 할당되어 있을 수 있다. 이로 인해, 변수 생성부(111)는 3개의 컴포넌트들(211, 212, 213) 각각에 대해, 각 컴포넌트에서 선

택 가능한 것으로 사전 지정된 매핑 옵션들을 표상하는 임베딩 값들을 집합으로 갖는 결정 변수를 구성함으로써, 3개의 컴포넌트들(211, 212, 213) 각각에 대한 결정 변수를 생성할 수 있다.

[0018] 이때, 본 발명의 일실시예에 따르면, 상기 복수의 컴포넌트들 각각에 대해 선택 가능한 매핑 옵션들을 표상하는 임베딩 값들은, 회로의 설계 디자인을 생성하기 위한 사전 학습된 신경망 모델을 통해 미리 생성되어 있는 데이터일 수 있다. 예컨대, 소정의 그래프 기반의 신경망 모델을 학습시켜 구성한 회로 생성 모델이 있다고 하는 경우, 개발자는 상기 회로 생성 모델을 통해서, 상기 복수의 컴포넌트들 각각에 대해 선택 가능한 매핑 옵션들을 표상하는 임베딩 값들을 생성해 둘 수 있다. 이때, 본 발명의 전자 장치(110)는 이러한 회로 생성 모델을 통해서 생성된 상기 복수의 컴포넌트들 각각에 대해, 이 임베딩 값들을 기초로 최적의 매핑 옵션을 선택하기 위한 학습을 수행함으로써, 개발자가, 각 컴포넌트에 최적인 매핑 옵션을 선택하여 최종적으로 타겟 회로의 설계 디자인을 획득할 수 있도록 지원하는 장치이다. 이때, 본 발명의 전자 장치(110)는 각 컴포넌트의 매핑 옵션들에 대한 임베딩 값을 기초로, 각 컴포넌트별로 최적의 매핑 옵션을 선택하는 모델을 구성하기 위해서, 소정의 목적 함수(objective function)를 이용하게 된다. 이 목적 함수는 후술할 예정이지만, 이 목적 함수 또한, 회로의 설계 디자인을 생성하기 위한 사전 학습된 신경망 모델을 통해 미리 생성되어 있는 함수일 수 있다. 이로 인해, 전자 장치(110)는, 후술할 예정이지만, 각 컴포넌트의 매핑 옵션들에 대한 임베딩 값을 기초로, 각 컴포넌트에 대한 결정 변수를 구성한 후, 상기 목적 함수에 따라 산출되는 손실 값이 최소가 되는 방향으로, 각 컴포넌트의 결정 변수를 정하기 위한 역전파(BackPropagation) 처리를 수행함으로써, 타겟 회로의 설계 디자인을 구성하는 각 컴포넌트의 매핑 옵션을 선택할 수 있는 최적의 모델을 구성할 수 있게 된다.

[0019] 산출부(112)는 상기 복수의 컴포넌트들 각각에 대한 결정 변수를, 각 컴포넌트의 매핑 옵션들 중 어느 하나의 매핑 옵션을 선택하기 위한, 학습 가능한 선택기(Learnable Selector)에 통과시켜, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력을 산출한다.

[0020] 여기서, 상기 선택기는, 결정 변수가 입력으로 인가되면, 입력으로 인가된 결정 변수를 구성하는 임베딩 값들에 대한 변환 값들을 생성한 후, 생성된 변환 값들 중 최대 값의 변환 값에 대응되는 출력만을 1로 산출하고, 나머지 출력을 모두 0으로 산출하는 신경망을 의미한다.

[0021] 이때, 본 발명의 일실시예에 따르면, 상기 선택기는, $\arg\max$ 함수를 통해, 최대 값의 변환 값에 대응되는 출력만을 1로 산출하고, 나머지 출력을 모두 0으로 산출하는 신경망일 수 있다.

[0022] 관련해서, 상기 복수의 컴포넌트들이 m 개 있다고 하고, 이때, m 개의 컴포넌트들 각각에 대한 결정 변수를 $z_1, z_2, \dots, z_m$ 라고 하는 경우, 상기 선택기는, $z_1, z_2, \dots, z_m$ 중 어느 하나인 결정 변수인 z_i 가 입력으로 인가되면, 하기의 수학식 1에 따라, 입력으로 인가된 결정 변수인 z_i 를 구성하는 임베딩 값들에 대한 변환 값 $\mathbf{x}$ 를 생성한 후, 생성된 변환 값들 중 최대 값의 변환 값에 대응되는 출력만을 1로 산출하고, 나머지 출력을 모두 0으로 산출할 수 있다.

수학식 1

$$\psi(\mathbf{x}) = \begin{cases} 1, & \text{if } i = \arg \max(\mathbf{x}) \\ 0, & \text{otherwise} \end{cases}$$

[0024]

[0026] 관련해서, 도 2에 도시된 그림과 같이, 변수 생성부(111)에서 3개의 컴포넌트들(211, 212, 213) 각각에 대한 결정 변수가 생성 완료되었다고 하는 경우, 산출부(112)는, 컴포넌트 1(211)에 대한 결정 변수를 선택기(210)에 통과시킴으로써, 도면부호 221에 도시된 그림과 같이, 컴포넌트 1(211)의 결정 변수를 구성하는 2개의 매핑 옵션인 'A1, A2'를 표상하는 임베딩 값이 소정의 변환 값으로 변환되도록 한 후, 상기 수학식 1에 기초한 선택기 출력(예컨대, '[1 0]')이 산출되도록 처리할 수 있다. 또한, 산출부(112)는, 컴포넌트 2(212)에 대한 결정 변

수를 선택기(210)에 통과시킴으로써, 도면부호 222에 도시된 그림과 같이, 컴포넌트 2(212)의 결정 변수를 구성하는 1개의 매핑 옵션인 'B'를 표상하는 임베딩 값이 소정의 변환 값으로 변환되도록 한 후, 상기 수학적 1에 기초한 선택기 출력(컴포넌트 2(212)는, 1개의 매핑 옵션만 존재하므로, 출력이 '[1]'로 산출됨)이 산출되도록 처리할 수 있다.(컴포넌트 2(212)는, 1개의 매핑 옵션만 존재하므로, 선택기 출력이 항상 '[1]'로 산출되기 때문에, 선택기(210)의 통과 절차를 생략할 수 있음) 또한, 산출부(112)는, 컴포넌트 3(213)에 대한 결정 변수를 선택기(210)에 통과시킴으로써, 도면부호 223에 도시된 그림과 같이, 컴포넌트 3(213)의 결정 변수를 구성하는 3개의 매핑 옵션인 'C1, C2, C3'을 표상하는 임베딩 값이 소정의 변환 값으로 변환되도록 한 후, 상기 수학적 1에 기초한 선택기 출력(예컨대, '[1 0 0]')이 산출되도록 처리할 수 있다.

[0027] 학습 수행부(113)는 상기 복수의 컴포넌트들 각각에 대한 선택기 출력이 산출되면, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력에 기초하여, 학습을 위한 사전 지정된 목적 함수(objective function)를 통해 산출되는 손실 값이 최소가 되도록 역전파(BackPropagation) 처리를 수행함으로써, 상기 선택기에 대한 학습을 수행한다.

[0028] 이때, 본 발명의 일실시예에 따르면, 학습 수행부(113)는 상기 목적 함수를 통해 산출되는 손실 값이 최소가 되도록 경사 하강법(Gradient Descent)을 적용함으로써, 역전파 처리를 수행할 수 있다.

[0029] 또한, 본 발명의 일실시예에 따르면, 학습 수행부(113)는 상기 선택기에서 생성되는 변환 값들을, 학습의 대상이 되는 파라미터로 지정함으로써, 상기 파라미터로 지정된 변환 값들이, 상기 목적 함수를 통해 산출되는 손실 값이 최소가 되는 방향으로 업데이트되도록, 역전파 처리를 통한 학습을 수행할 수 있다.

[0030] 관련해서, 도 2에 도시된 그림과 같이, 산출부(112)를 통해, 3개의 컴포넌트들(211, 212, 213) 각각에 대한 선택기 출력이 산출되면, 학습 수행부(113)는 3개의 컴포넌트들(211, 212, 213) 각각에 대한 선택기 출력에 기초하여, 도면부호 220에 도시된 블록과 같이, 상기 목적 함수를 통해 산출되는 손실 값이 최소가 되도록 역전파 처리를 수행함으로써, 상기 선택기(210)를 학습시킬 수 있다. 구체적으로, 학습 수행부(113)는 각 컴포넌트별로, 선택기(210)에서 생성되는 변환 값 $\mathbf{x}$ 가, 상기 손실 값이 최소가 되는 방향으로 업데이트되도록, 역전파 처리를 수행할 수 있다. 이를 통해, 3개의 컴포넌트들(211, 212, 213) 각각이 통과되는 선택기(210)는 각각, 각 컴포넌트의 결정 변수에 대한 변환 값을, 학습된 방향에 따라 적절하게 생성할 수 있게 되고, 이를 통해, 선택기(210)로부터는, 학습된 방향에 따라, 각 컴포넌트에 매칭되는 최적의 매핑 옵션에 대한 선택 결과가 산출되게 된다. 예컨대, 컴포넌트 1(211)에 대한 선택기(210)의 학습이 완료되었다고 하고, 컴포넌트 1(211)에 대해서는 'A1, A2' 중 'A1'이 최적의 매핑 옵션이라고 하는 경우, 학습이 완료된 선택기(210)에 컴포넌트 1(211)에 대한 결정 변수가 통과되면, 선택기(210)는, 컴포넌트 1(211)의 결정 변수를 구성하는 2개의 매핑 옵션인 'A1, A2'를 표상하는 임베딩 값을, 변환 값으로 변환할 때, 'A1'에 대한 변환 값이 최대가 되도록 변환 값 생성을 수행할 수 있게 된다. 이로 인해, 선택기(210)로부터는, 상기 수학적 1의 연산에 따라, 'A1'이라는 매핑 옵션에 대한 출력만 1로 산출되고, 'A2'라는 매핑 옵션에 대한 출력은 0으로 산출되게 된다. 이를 통해, 개발자는 컴포넌트 1(211)에 대해서, 'A1'이 최적의 매핑 옵션임을 확인할 수 있게 된다.

[0031] 또한, 본 발명의 일실시예에 따르면, 학습 수행부(113)는, 상기 경사 하강법을 적용하여 역전파 처리를 수행할 때, 역전파 기울기(BackPropagation Gradient)를 산출하기 위해, 상기 argmax 함수 대신, softmax 함수에 변환 값들이 입력으로 인가되는 상황을 가정하여, 상기 역전파 기울기를 근사치로 산출할 수 있다.

[0032] 관련해서, 학습 수행부(113)는, 상기 경사 하강법을 적용하여 역전파 처리를 수행할 때, 역전파 기울기를 산출하기 위해, 학습 대상이 되는 파라미터인 변환 값 $\mathbf{x}$ 를 기초로 상기 수학적 1에서의 활성 함수로 사용된

$\psi(\mathbf{x})$ 에 대한 미분을 수행해야 할 필요가 있다. 하지만, $\psi(\mathbf{x})$ 은 argmax 함수가 활용되었기 때문에 미분이 불가능할 수 있다. 따라서, 학습 수행부(113)는 상기 경사 하강법을 적용하여 역전파 처리를 수행할 때, 역전파 기울기를 산출하기 위해, 상기 argmax 함수 대신, softmax 함수에 변환 값들이 입력으로 인가되는 상황을 가정하여, 상기 수학적 2의 연산과 같이, 상기 역전파 기울기를 근사치로 산출할 수 있다.

수학식 2

$$\frac{\partial \psi}{\partial \mathbf{x}} := \frac{\partial}{\partial \mathbf{x}} \text{Softmax}(\mathbf{x})$$

[0034]

[0036]

또한, 본 발명의 일실시예에 따르면, 학습 수행부(113)는, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력이 산출되면, 상기 목적 함수를 분해하여, 상기 복수의 컴포넌트들 각각에 대응되는 구성 함수(constitute function)를 생성한 후, 상기 복수의 컴포넌트들 각각에 대해, 각 컴포넌트에 대응되는 구성 함수에 대해 컴포넌트의 결정 변수가 입력으로 인가되어 산출된 함수 값과, 당해 컴포넌트의 선택기 출력 간의 곱을 모두 합산한 값을, 상기 목적 함수를 통해 산출되는 손실 값으로 지정하여, 상기 목적 함수를 통해 산출되는 손실 값이 최소가 되도록 역전파 처리를 수행함으로써, 상기 선택기에 대한 학습을 수행할 수 있다.

[0037]

구체적으로, 상기 복수의 컴포넌트들 중 i 번째 컴포넌트에 대응하는 구성 함수를 g 라고 하고, i 번째 컴포넌트의 선택기 출력을 $\psi(\mathbf{x}_i)$ 라고 하는 경우, 학습 수행부(113)는 i 번째 컴포넌트에 대응되는 구성 함수에 대해 컴포넌트의 결정 변수가 입력으로 인가되어 산출된 함수 값인 Θ (여기서,

$$\Theta = [g|_{z_i=1} \ g|_{z_i=2} \ \cdots \ g|_{z_i=n}]^T$$

으로 표현될 수 있고, $g|_{z_i=j}$ 는, i 번째 컴포넌트의

결정 변수인 z_i 를 구성하는 임베딩 값들 중 j 번째 임베딩 값이 구성 함수에 입력으로 인가되어 산출된 함수

값을 의미함)와, 당해 컴포넌트의 선택기 출력인 $\psi(\mathbf{x}_i)$ 간의 곱을, $\psi(\mathbf{x}_i)^T \Theta$ 와 같이 연산할 수 있다.

그리고 나서, 학습 수행부(113)는 상기 복수의 컴포넌트들에 대해서 연산된 함수 값과 선택기 출력 간의 곱을 합산한 값을, 상기 목적 함수를 통해 산출되는 손실 값으로 지정하여, 상기 목적 함수를 통해 산출되는 손실 값이 최소가 되도록 역전파 처리를 수행함으로써, 상기 선택기에 대한 학습을 수행할 수 있다.

[0038]

도 3은 본 발명의 일실시예에 따른, 전자 설계 자동화에서의 학습 기반의 최적화 프레임워크를 제공하는 전자 장치의 동작 방법을 도시한 순서도이다.

[0039]

단계(S310)에서는, 사전 지정된 타겟 회로의 설계 디자인을 구성하는 복수의 컴포넌트들 각각에 대해, 각 컴포넌트에서 선택 가능한 것으로 사전 지정된 매핑 옵션들을 표상하는 임베딩 값들을 집합으로 갖는 결정 변수를 구성함으로써, 상기 복수의 컴포넌트들 각각에 대한 결정 변수를 생성한다.

[0040]

단계(S320)에서는, 상기 복수의 컴포넌트들 각각에 대한 결정 변수를, 각 컴포넌트의 매핑 옵션들 중 어느 하나의 매핑 옵션을 선택하기 위한, 학습 가능한 선택기(상기 선택기는, 결정 변수가 입력으로 인가되면, 입력으로 인가된 결정 변수를 구성하는 임베딩 값들에 대한 변환 값들을 생성한 후, 생성된 변환 값들 중 최대 값의 변환 값에 대응되는 출력만을 1로 산출하고, 나머지 출력을 모두 0으로 산출하는 신경망임)에 통과시켜, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력을 산출한다.

[0041]

단계(S330)에서는, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력이 산출되면, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력에 기초하여, 학습을 위한 사전 지정된 목적 함수를 통해 산출되는 손실 값이 최소가 되도록 역전파 처리를 수행함으로써, 상기 선택기에 대한 학습을 수행한다.

[0042]

이때, 본 발명의 일실시예에 따르면, 상기 복수의 컴포넌트들 각각에 대해 선택 가능한 매핑 옵션들을 표상하는 임베딩 값들 및 상기 목적 함수는, 회로의 설계 디자인을 생성하기 위한 사전 학습된 신경망 모델을 통해 생성된 것일 수 있다.

[0043]

또한, 본 발명의 일실시예에 따르면, 단계(S330)에서는, 상기 복수의 컴포넌트들 각각에 대한 선택기 출력이 산

출되면, 상기 목적 함수를 분해하여, 상기 복수의 컴포넌트들 각각에 대응되는 구성 함수를 생성한 후, 상기 복수의 컴포넌트들 각각에 대해, 각 컴포넌트에 대응되는 구성 함수에 대해 컴포넌트의 결정 변수가 입력으로 인가되어 산출된 함수 값과, 당해 컴포넌트의 선택기 출력 간의 곱을 모두 합산한 값을, 상기 목적 함수를 통해 산출되는 손실 값으로 지정하여, 상기 목적 함수를 통해 산출되는 손실 값이 최소가 되도록 역전과 처리를 수행함으로써, 상기 선택기에 대한 학습을 수행할 수 있다.

[0044] 또한, 본 발명의 일실시예에 따르면, 단계(S330)에서는, 상기 목적 함수를 통해 산출되는 손실 값이 최소가 되도록 경사 하강법을 적용함으로써, 역전과 처리를 수행할 수 있다.

[0045] 또한, 본 발명의 일실시예에 따르면, 단계(S330)에서는, 상기 선택기에서 생성되는 변환 값들을, 학습의 대상이 되는 파라미터로 지정함으로써, 상기 파라미터로 지정된 변환 값들이, 상기 목적 함수를 통해 산출되는 손실 값이 최소가 되는 방향으로 업데이트되도록, 역전과 처리를 통한 학습을 수행할 수 있다.

[0046] 또한, 본 발명의 일실시예에 따르면, 상기 선택기는, argmax 함수를 통해, 최대 값의 변환 값에 대응되는 출력만을 1로 산출하고, 나머지 출력을 모두 0으로 산출하는 신경망일 수 있다.

[0047] 이때, 단계(S330)에서는, 상기 경사 하강법을 적용하여 역전과 처리를 수행할 때, 역전과 기울기를 산출하기 위해, 상기 argmax 함수 대신, softmax 함수에 변환 값들이 입력으로 인가되는 상황을 가정하여, 상기 역전과 기울기를 근사치로 산출할 수 있다.

[0048] 이상, 도 3을 참조하여 본 발명의 일실시예에 따른 전자 장치의 동작 방법에 대해 설명하였다. 여기서, 본 발명의 일실시예에 따른 전자 장치의 동작 방법은 도 1 내지 도 2를 이용하여 설명한 전자 장치(110)의 동작에 대한 구성과 대응될 수 있으므로, 이에 대한 보다 상세한 설명은 생략하기로 한다.

[0049] 본 발명의 일실시예에 따른 전자 장치의 동작 방법은 컴퓨터와의 결합을 통해 실행시키기 위한 저장매체에 저장된 컴퓨터 프로그램으로 구현될 수 있다.

[0050] 또한, 본 발명의 일실시예에 따른 전자 장치의 동작 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.

[0051] 이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.


[0052] 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

부호의 설명


- [0053] 110: 전자 장치
111: 변수 생성부
112: 산출부
113: 학습 수행부

도면

도면1



도면2



도면3

