

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第2区分

【発行日】平成28年6月23日(2016.6.23)

【公表番号】特表2009-545769(P2009-545769A)

【公表日】平成21年12月24日(2009.12.24)

【年通号数】公開・登録公報2009-051

【出願番号】特願2009-522741(P2009-522741)

【国際特許分類】

G 0 9 C 1/00 (2006.01)

G 0 6 F 7/58 (2006.01)

H 0 3 K 3/84 (2006.01)

H 0 4 L 9/26 (2006.01)

【F I】

G 0 9 C 1/00 6 5 0 B

G 0 6 F 7/58 A

H 0 3 K 3/84 Z

H 0 4 L 9/00 6 5 9

【誤訳訂正書】

【提出日】平成28年4月13日(2016.4.13)

【誤訳訂正1】

【訂正対象書類名】特許請求の範囲

【訂正対象項目名】全文

【訂正方法】変更

【訂正の内容】

【特許請求の範囲】

【請求項1】

連続時間カオスシステムを用いて、(自律/非自律)連続時間カオス発振器に基づく状態変数に属するサンプルの分布に応じて、2つの領域において非可逆ランダムバイナリビットを発生させることに依存する、前記カオス発振器の出力波形の1つに対応する状態変数からのランダムバイナリビットの発生方法であって、以下のステップからなる方法：

(a) 以下の(i)～(v i)のいずれか1つにより、前記出力波形の1つ v_1 に対応する状態変数 (x_1, x_2, \dots, x_n) の1つ、例えば x_1 に属するサンプル x_{1i} のみを使用することにより、サンプル x_{1i} の分布が2つの領域を有し、逆解析が困難な非可逆の状態変数 x_1 に属するサンプル x_{1i} を発生させるために適切なポアンカレ断面を決定する、

(i) $dx_2 \dots x_n / dt > 0$ または $dx_2 \dots x_n / dt < 0$ で、 $x_2 \dots x_n(t)$ において $t = 0$ で表示される、 x_1 とは別の状態変数 $(x_2, x_3, \dots$ または $x_n)$ への状態遷移の時に得られるポアンカレ断面により得られる状態変数 x_1 のサンプル x_{1i} の分布が2つの領域を有し、正規化された量の状態変数 x_1 のサンプル x_{1i} を発生させるために適切なパラメータセットを決定するか、または、

(ii) $dx_2 \dots x_n / dt > 0$ または $dx_2 \dots x_n / dt < 0$ で、 $x_2 \dots x_n(t)$ において $t = 0$ で表示される、 x_1 とは別の状態変数 $(x_2, x_3, \dots$ または $x_n)$ への状態遷移の時に得られるポアンカレ断面により得られる状態変数 x_1 のサンプル x_{1i} の分布が2つの領域を有し、 $v_2 \dots v_n(t)$ における $t = 0$ の値に対応する、状態変数 x_1 のサンプル x_{1i} を発生させるために適切な $x_2 \dots x_n(t)$ における $t = 0$ の値を調節するか、または、

(iii) $t \bmod 2 = t_0$ (\quad は外部の周期的パルス信号 $v_p(t)$ の周波数) を満足させる時刻 t に、外部の周期的パルス信号 $v_p(t)$ の立ち上り、または立ち下り部

で得られる状態変数 x_1 のサンプル x_{1i} の分布が2つの領域を有し、正規化された量の状態変数 x_1 のサンプル x_{1i} を発生させるために適切なパラメータセットを決定するか、または、

(iv) $t \bmod 2 = t_0$ (t_0 は前記パルス信号 $v_p(t)$ の周波数) を満足させる時刻 t に、外部の周期的パルス信号 $v_p(t)$ の立ち上り、または立ち下り部で得られる前記状態変数 x_1 のサンプル x_{1i} の分布が2つの領域を有し、状態変数 x_1 のサンプル x_{1i} を発生させるために適切な t_0 を調節するか、または、

(v) 前記非自立カオス発振器を駆動するために使用される、 $t \bmod 2 = t_0$ (t_0 は前記パルス信号 $v_p(t)$ の周波数で、 $0 < t_0 < 1$) を満足させる時刻 t に、外部の周期的パルス信号 $v_p(t)$ の立ち上り、または立ち下り部で得られるポアンカレ断面により得られる状態変数 x_1 のサンプル x_{1i} の分布が2つの領域を有し、正規化された量の状態変数 x_1 のサンプル x_{1i} を発生させるために適切なパラメータセットを決定するか、または、

(vi) 前記非自立カオス発振器を駆動するために使用される、 $t \bmod 2 = t_0$ (t_0 は前記パルス信号 $v_p(t)$ の周波数で、 $0 < t_0 < 1$) を満足させる時刻 t に、外部の周期的パルス信号 $v_p(t)$ の立ち上り、または立ち下り部で得られるポアンカレ断面からの状態変数 x_1 のサンプル x_{1i} の分布が2つの領域を有し、状態変数 x_1 のサンプル x_{1i} を発生させるために適切な t_0 を調節する、

(b) 以下の数式により、(a) で決定される前記適切な断面から得られる領域サンプル x_{1i} を領域閾値と比較することにより、ランダムバイナリ列 $S_{(top)_i}$ と $S_{(bottom)_i}$ を発生させる、

$$S_{(top)_i} = \text{sgn}(x_{1i} - q_{top}) \times x_{1i}$$

q_{middle} の場合

$$S_{(bottom)_i} = \text{sgn}(x_{1i} - q_{bottom}) \times x_{1i} < q_{middle}$$

q_{middle} の場合

ここで、 $\text{sgn}(\cdot)$ は符号関数で、 q_{top} と q_{bottom} は、夫々領域閾値と称し、その初期値が夫々中央値である上部と下部の状態変数 x_1 のサンプル x_{1i} の分布のピークに対応する状態変数の値であり、 q_{middle} は前記分布間の境界 (中央値) であり、領域サンプル x_{1i} は前記上部又は下部のサンプル x_{1i} である、

(c) モノビットテストを実施することにより、(b) に定義される q_{top} と q_{bottom} 閾値に対するオフセット補償を実現する、

(d) x_1 のオーバーサンプリングを回避するため、ランテストを実施することにより、 x_1 の前記サンプリング周波数に対する周波数補償を実現する、

(e) 以下の数式により、(b) に定義される領域バイナリ列 $S_{(top)_i}$ と $S_{(bottom)_i}$ を使用することによりランダムバイナリデータ $S_{(xor)_i}$ を発生させる、

$$S_{(xor)_i} = S_{(top)_i} (XOR) S_{(bottom)_i}$$

ここで、排他的論理和 (XOR) 操作はスループットを減少させないようにするために、前記領域バイナリ列のビットの偏りを除去するために使用される。

但し、上に数式において、 $n = 3, 14, 15, 9$ とする (以下同じ)。

【請求項2】

連続時間カオスシステムを用いて、(自律/非自律)連続時間カオス発振器に基づく状態変数に属するサンプルの分布に応じて、前記2つの領域において非可逆ランダムバイナリビットを発生させることに依存する、前記カオス発振器の出力波形の1つに対応する状態変数からのランダムバイナリビットの発生方法であって、以下のステップからなる方法：
(a) 以下の (i) ~ (vi) のいずれか1つにより、前記出力波形の1つ v_1 に対応す

る状態変数 (x_1, x_2, \dots, x_n) の1つ、例えば x_1 に属するサンプル x_{1i} のみを使用することにより、サンプル x_{1i} の分布が2つの領域を有し、逆解析が困難な非可逆の状態変数 x_1 に属するサンプル x_{1i} を発生させるために適切なポアンカレ断面を決定する、

(i) $dx_{2 \dots n} / dt > 0$ または $dx_{2 \dots n} / dt < 0$ で、 $x_{2 \dots n}(t)$ において $t = 0$ で表示される、 x_1 とは別の状態変数 (x_2, x_3, \dots または x_n) への状態遷移の時に得られるポアンカレ断面により得られる状態変数 x_1 のサンプル x_{1i} の分布が2つの領域を有し、正規化された量の状態変数 x_1 のサンプル x_{1i} を発生させるために適切なパラメータセットを決定するか、または、

(ii) $dx_{2 \dots n} / dt > 0$ または $dx_{2 \dots n} / dt < 0$ で、 $x_{2 \dots n}(t)$ において $t = 0$ で表示される、 x_1 とは別の状態変数 (x_2, x_3, \dots または x_n) への状態遷移の時に得られるポアンカレ断面により得られる状態変数 x_1 のサンプル x_{1i} の分布が2つの領域を有し、 $v_{2 \dots n}(t)$ における $t = 0$ の値に対応する、状態変数 x_1 を発生させるために適切な $x_{2 \dots n}(t)$ における $t = 0$ の値を調節するか、または、

(iii) $t \bmod 2 = t_0$ (t_0 は外部の周期的パルス信号 $v_p(t)$ の周波数) を満足させる時刻 t に、外部の周期的パルス信号 $v_p(t)$ の立ち上り、または立ち下り部で得られる状態変数 x_1 のサンプル x_{1i} の分布が2つの領域を有し、正規化された量の状態変数 x_1 のサンプル x_{1i} を発生させるために適切なパラメータセットを決定するか、または、

(iv) $t \bmod 2 = t_0$ (t_0 は前記パルス信号 $v_p(t)$ の周波数) を満足する時刻 t に、外部の周期的パルス信号 $v_p(t)$ の立ち上り、または立ち下り部で得られる状態変数 x_1 のサンプル x_{1i} の分布が2つの領域を有し、状態変数 x_1 のサンプル x_{1i} を発生させるために適切な t_0 を調節する、

(b) 以下の数式により、(a) で決定される前記適切な断面から得られる領域サンプル x_{1i} を領域閾値と比較することにより、ランダムバイナリ列 $S_{(top)_i}$ と $S_{(bottom)_i}$ を発生させる、

$S_{(top)_i} = \text{sgn}(x_{1i} - q_{top})$ $x_{1i} > q_{middle}$ の場合

$S_{(bottom)_i} = \text{sgn}(x_{1i} - q_{bottom})$ $x_{1i} < q_{middle}$ の場合

ここで、 $\text{sgn}(\cdot)$ は符号関数で、 q_{top} と q_{bottom} は、状態変数 x_1 の初期値が夫々中央値である上部と下部のサンプル x_{1i} の分布に対する領域閾値であり、 q_{middle} は前記分布間の境界 (中央値) である、

(c) モノビットテストを実施することにより、(b) に定義される q_{top} と q_{bottom} 閾値に対するオフセット補償を実現する、

(d) x_1 のオーバーサンプリングを回避するため、ランテストを実施することにより、 x_1 の前記サンプリング周波数に対する周波数補償を実現する、

(e) 以下の数式により、(b) に定義される領域バイナリ列 $S_{(top)_i}$ と $S_{(bottom)_i}$ を使用することによりランダムバイナリデータ $S_{(xor)_i}$ を発生させる、

$$S_{(xor)_i} = S_{(top)_i} (XOR) S_{(bottom)_i}$$

ここで、排他的論理和 (XOR) はスループットを減少させないようにするために、前記領域バイナリ列のビットの偏りを除去するために使用される。

【請求項3】

前記状態変数 x_1 は、別の状態変数 x_2, x_3, \dots または x_n で置換される、請求項1に記載の方法。

【請求項4】

前記モノビットテストは、FIPS-140-1、FIPS-140-2またはNIST 800-22の統計的テスト式から選択される、請求項1～3に記載される方法。

【請求項5】

前記ランテストは、FIPS-140-1、FIPS-140-2またはNIST 800-22の統計的テスト式から選択される、請求項1～3に記載される方法。

【請求項6】

(自律/非自律)連続時間カオス発振器に基づく状態変数に属するサンプルの分布に応じて、前記2つの領域において非可逆ランダムバイナリビットを発生させることに依存する、前記カオス発振器の出力波形に基づくランダムビット発生器からなる装置であって、以下の(a)～(e)から構成される装置：

(a) 2つの領域を有し、状態変数 x_1 に対応する連続時間カオス発振器の出力波形 v_1 から、夫々 q_{top} 、 q_{bottom} および q_{middle} 閾値に対応する v_{top} 、 v_{bottom} 、および v_{middle} 閾値を使用して、領域バイナリ列 $S_{(top)_i}$ と $S_{(bottom)_i}$ を発生させるための3つの v_1 コンパレータ、

(b) 領域バイナリ列 $S_{(top)_i}$ と $S_{(bottom)_i}$ を周期的にサンプリングするための周期的パルス信号発生器(FPGA)に含まれる前記3つの v_1 コンパレータの出力へ接続される2つのDフリップ-フロップ(Dフリップ-フロップ)、

(c) 夫々、状態変数の中央値の上部と下部のサンプルの分布に適用される閾値 q_{top} と q_{bottom} に対応する閾値 v_{top} と v_{bottom} を発生させ、及び補償するための、前記2つのDフリップ-フロップの各出力へ接続される2つのモノビットテストブロック(モノビットテスト)とXORゲートの出力へ接続される2つのDA変換器(DAC)、

(d) x_1 に対応する v_1 のサンプリング周波数を補償するための前記XORゲートの出力へ接続されるランテストブロック(ランテスト)と外部の周期的パルス信号 $v_p(t)$ が接続されるプリスケラブロック(プリスケラ)、及び

(e) 領域バイナリ列 $S_{(top)_i}$ と $S_{(bottom)_i}$ を使用して、前記領域バイナリ列に含まれるビットの偏りを除去し、ランダムバイナリデータ $S_{(xor)_i}$ を発生させるための前記2つのDフリップ-フロップの出力へ接続される排他的論理和(XOR)ゲート。

【請求項7】

(自律/非自律)連続時間カオス発振器に基づく状態変数に属するサンプルの分布に応じて、前記2つの領域において非可逆ランダムバイナリビットを発生させることに依存する、前記カオス発振器の出力波形に基づくランダムビット発生器からなる装置であって、以下の(a)～(e)から構成される装置：

(a) 2つの領域を有し、状態変数 x_1 に対応する連続時間カオス発振器の出力波形 v_1 から、夫々 q_{top} 、 q_{bottom} および q_{middle} 閾値に対応する v_{top} 、 v_{bottom} 、および v_{middle} 閾値を使用して、領域バイナリ列 $S_{(top)_i}$ と $S_{(bottom)_i}$ を発生させるための3つの v_1 コンパレータ、

(b) $dx_{2...n}/dt > 0$ または $dx_{2...n}/dt < 0$ で、 $x_{2...n}(t)$ において $t=0$ で表示される、 x_1 とは別の状態変数(x_2 、 x_3 、...または x_n)に対応する別の出力波形(v_2 、 v_3 、...または v_n)への状態遷移の時に得られる x_1 に対応する v_1 のポアンカレ断面から、領域バイナリ列 $S_{(top)_i}$ と $S_{(bottom)_i}$ をサンプリングするための前記3つの v_1 コンパレータの出力へ接続される2つのDフリップ-フロップ(Dフリップ-フロップ)と前記3つの v_1 コンパレータとは別の $v_{2...n}$ コンパレータ、

(c) 夫々、状態変数の中央値の上部と下部のサンプルの分布に適用される閾値 q_{top} と q_{bottom} に対応する閾値 v_{top} と v_{bottom} を発生させ、及び補償するための、前記2つのDフリップ-フロップの各出力へ接続される2つのモノビットテストブロック(モノビットテスト)とXORゲートの出力へ接続される2つのDA変換器(DA

C)、

(d) x_1 に対応する v_1 のサンプリング周波数を補償するための前記 XOR の出力へ接続されるランテストブロック (ランテスト) と外部の周期的パルス信号 $v_p(t)$ が接続されるプリスケラブロック (プリスケラ)、及び

(e) 領域バイナリ列 $S_{(top)_i}$ と $S_{(bottom)_i}$ を使用して、前記 領域バイナリ列 に含まれる ビットの偏り を除去し、ランダムバイナリデータ $S_{(xor)_i}$ を発生させるための前記 2 つの D フリップ - フロップ の出力へ接続される排他的論理和 (XOR) ゲート。

【請求項 8】

(自律 / 非自律) 連続時間カオス発振器に基づく状態変数に属するサンプルの分布に応じて、前記 2 つの領域において非可逆ランダムバイナリビットを発生させることに依存する、前記カオス発振器の出力波形に基づくランダムビット発生器からなる装置であって、以下の (a) ~ (e) から構成される装置：

(a) 2 つの領域を有し、状態変数 x_1 に対応する非自律カオス発振器の出力波形 v_1 から、 v_{top} 、 v_{bottom} 、および v_{middle} 閾値を使用して、領域バイナリ列 $S_{(top)_i}$ と $S_{(bottom)_i}$ を発生させるための 3 つの v_1 コンパレータ、

(b) 前記非自律カオス発振器を駆動するために使用される周期的パルス信号 ($v_p(t)$) 発生器；状態変数 x_1 、 x_2 ... または x_n を発生させるために適切な t_0 を調節するための遅延ブロック (DELAY)；および 領域バイナリ列 $S_{(top)_i}$ と $S_{(bottom)_i}$ をサンプリングするための v_1 コンパレータの出力へ接続される 2 つの D フリップ - フロップ (D フリップ - フロップ)、

(c) 夫々、状態変数の中央値の上部と下部のサンプルの分布に適用される閾値 q_{top} と q_{bottom} に対応する閾値 v_{top} と v_{bottom} を発生させ、及び補償するための前記 2 つの D フリップ - フロップの各出力へ接続される 2 つのモノビットテストブロック (モノビットテスト) と前記 2 つのモノビットテストブロックの各出力へ接続される 2 つの DA 変換器 (DAC)、

(d) x_1 に対応する v_1 のサンプリング周波数を補償するための XOR の出力へ接続されるランテストブロックと外部の周期的パルス信号 $v_p(t)$ が接続されるプリスケラブロック (プリスケラ)、

(e) 領域バイナリ列 $S_{(top)_i}$ と $S_{(bottom)_i}$ を使用して、前記 領域バイナリ列 に含まれる ビットの偏り を除去し、ランダムバイナリデータ $S_{(xor)_i}$ を発生させるための前記 2 つの D フリップ - フロップの出力へ接続される排他的論理和 (XOR) ゲート。

【請求項 9】

前記モノビットテストは、FIPS - 140 - 1、FIPS - 140 - 2 または NIST 800 - 22 の統計的テスト一式のいずれかを備える、請求項 6 ~ 8 に記載される装置。

【請求項 10】

前記ランテストは、FIPS - 140 - 1、FIPS - 140 - 2 または NIST 800 - 22 の統計的テスト一式のいずれかを備える、請求項 6 ~ 8 に記載される装置。

【誤訳訂正 2】

【訂正対象書類名】明細書

【訂正対象項目名】全文

【訂正方法】変更

【訂正の内容】

【発明の詳細な説明】

【発明の名称】連続時間カオスを使用した乱数の発生

【技術分野】

【0001】

本発明は連続時間カオスを使用した乱数の発生に関する。

【背景技術】

【 0 0 0 2 】

この10年間に、電子式の公共金融取引の需要増加、デジタル署名申請の利用、及び情報機密の要請が、乱数発生器(RNG)をよりポピュラなものにしてきた。これに関して、過去に軍隊の暗号用に主に使用されてきたRNGは、一般的なデジタル通信装置の設計において今や重要な役割を有する。

【 0 0 0 3 】

殆ど全ての暗号システムは予測できない値を必要とし、従ってRNGは暗号機構にとって基礎的な構成要素である。非対象アルゴリズム用の公的/私的キーペア、及び対称で複合型暗号システム用のキーの発生には乱数が必要である。1回限りのパッド、課題、ノンズ(ワンタイムパスワード)、パッドバイト、ブラインド値は、真正乱数発生器(TRNG)[非特許文献1]を使用することにより生成される。擬似乱数発生器(PRNG)は決定論的方法でビットを発生させる。TRNGにより発生されるように見えるためには、擬似ランダム列は、より短い真正ランダム列[非特許文献2]から求められなければならない。RNGは、モンテカルロ解析、コンピュータシミュレーション、統計的サンプリング、確率的最適化法、画像認証用透かし技術、2つの暗号装置間認証手順、及びアルゴリズムを実現する暗号モジュールの初期値ランダム化を含む多くの分野でも利用される。

【 0 0 0 4 】

例え、RNG設計が既知であっても、出力に関するいかなる有効な予測もできない。1回限りのパッド、キー発生装置、及び他のいかなる暗号適用の機密要件をも満たすため、TRNGは以下の特性を満足させなければならない: TRNGの出力ビット列はランダム性の全ての統計的テストをパスしなければならない; 次のランダムビットは予測不可能でなければならない[非特許文献3]。TRNGの同一出力ビット列は再生成できてはならない[非特許文献4]; 真正乱数を発生させる最良の方法は、通常発生するランダムな事象を発見することにより、実世界における自然のランダム性を利用することである[非特許文献4]。この種の利用できる事象の例には、放射性崩壊中の経過時間、サーマルショットノイズ、発振器ジッタ、及び半導体キャパシタの電荷量[非特許文献2]がある。

【先行技術文献】

【非特許文献】

【 0 0 0 5 】

【非特許文献1】Jun, B., Kocher, P.: The Intel Rndom Number Generator. Cryptograph Research, Inc. White paper prepared for Inter Corp. <http://www.cryptography.com/resources/whitepapers/IntelRNG.pdf> (1999)

【非特許文献2】Menezes, A., Oorschot, P.van, Vanstone, S.: Handbook of Applied Cryptography. CRC Press (1996)

【非特許文献3】Schrift, A. W., Shamir, A.: On the Universality of the Next Bit Test. Proceeding of the CRYPTO. (1990) 394 - 408.

【非特許文献4】Shneier, B.: Applied Cryptography. 2nd edn. John Wiley & Sons (1996)

【非特許文献5】Holman, W. T., Connelly, J. A., Downlatabadi. A. B.: An Integrated Analog-Digital Random Noise Source. IEEE Trans. Circuits and Systems I, Vol. 44.6 (1997) 521 - 528

【非特許文献6】Bagini, V., Bucci, M.: A Design of Reliable True Random Number Generator for Cryptographic Applications. Proc. W

orkshop Cryptographic Hardware and Embedded Systems (CHES). (1999) 204-218

【非特許文献7】Dichtl, M., Janssen, N.: A High Quality Physical Random Number Generator. Proc. Sophia. Antipolis Forum Microelectronics (SAME). (2000) 48-53

【非特許文献8】Petrie, C. S., Connelly, J. A.: A Noise-Based IC Random Number Generator for Applications in Cryptography. IEEE Trans. Circuits and Systems I, Vol. 47. 5 (2000) 615-621

【非特許文献9】Bucci, M., Germani, L., Luzzi, R., Trifiletti, A., Varanonuovo, M.: A High Speed Oscillator-based Truly Random Number Source for Cryptographic Applications on a SmartCard IC. IEEE Trans. Comput., Vol. 52. (2003) 403-409

【非特許文献10】Stojanovski, T., Kocarev, L.: Chaos-Based Random Number Generators - Part I: Analysis. IEEE Trans. Circuits and Systems I, Vol. 48, 3 (2001) 281-288

【非特許文献11】Stojanovski, T., Pihl, J., Kocarev, L.: Chaos-Based Random Number Generators - Part II: Practical Realization. IEEE Trans. Circuits and Systems I, Vol. 48, 3 (2001) 382-385

【非特許文献12】Delgado-Restituto, M., Medeiro, F., Rodriguez-Vazquez, A.: Nonlinear Switched-current CMOS IC for Random Signal Generation. Electronics Letters, Vol. 29(25). (1993) 2190-2191

【非特許文献13】Callegari, S., Rovatti, R., Setti, G.: Embeddable ADC-Based True Random Number Generator for Cryptographic Applications Exploiting Nonlinear Signal Processing and Chaos. IEEE Transactions on Signal Processing, Vol. 53, 2 (2005) 793-805

【非特許文献14】Callegari, S., Rovatti, R., Setti, G.: First Direct Implementation of a True Random Source on Programmable Hardware. International Journal of Circuit Theory and Applications, Vol. 33 (2005) 1-16

【非特許文献15】Yalcin, M. E., Suykens, J. A. K., Vandewalle, J.: True Random Bit Generation from a Double Scroll Attractor. IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, Vol. 51(7). (2004) 1395-1404

【非特許文献16】National Institute of Standard and Technology, FIPS PUB 140-2, Security Requirements for Cryptographic Modules, NIST, Gaithersberg, MD 20899, (2001)

【非特許文献17】National Institute of Standard and Technology, : A Statistical Test Suite for Random and Pseudo Random Number Generators for Cryptographic Applications. NIST 800-22, <http://csrc.nist.gov/rng/SP800-22b.pdf> (2001)

【非特許文献18】Ozoguz, S., Ates, O., Elwakil, A. S.: An integrated circuit chaotic oscillator and its application for high speed random bit generation. Proceeding of the International Symposium on Circuit and Systems (ISCAS). (2005) 4345-4348

【非特許文献19】Shamir, A.: On The Generation of Cryptographically Strong Pseudorandom Sequences. ACM Transaction on Computer Systems, Vol. 1. (1983) 38-44

【非特許文献20】Von Neumann, J.: Various Techniques Used in Connection With Random Digits. Applied Math Series-Notes by G. E. Forsythe, In National Bureau of Standards, Vol. 12. (1951) 36-38

【非特許文献21】Young, L.: Entropy, Lyapunov exponents and Hausdorff dimension in differentiable dynamical systems. IEEE Trans. Circuits syst. I, Vol. 30. (1983) 599-607

【非特許文献22】Elwakil, A. S., Salama, K. N. and Kennedy, M. P.: An equation for generating chaos and its monolithic implementation. Int. J. Bifurcation Chaos, Vol. 12, no. 12, (2002) 2885-2896

【発明の概要】

【0006】

文献で報告されるRNG設計は僅かしかないが、乱数の発生には基本的に4つの異なる技術が述べられている：即ち、ノイズソースの増幅[非特許文献5、6]、発振器ジッタサンプリング[非特許文献1、7~9]、離散時間カオス写像[非特許文献10~14]、及び連続時間カオス発振器[非特許文献15、18]である(連続時間：非線形微分方程式により表現されるダイナミックシステムを意味する)。RNGの実現における離散時間カオス写像の利用は、しばらくの間よく知られているという事実にも拘らず、連続時間カオス発振器もTRNGの実現に利用できることが示されたのはごく最近であった。この方向を追及して、我々はランダムバイナリデータを連続時間カオス発振器から発生させるため、提案の新手法の有効性を調査した。

【0007】

文献と商品に一般に見られるRNGのビット速度は、デジタル通信装置のデータ速度の増加のため、不十分となってきた。離散時間カオス写像、ノイズソースの増幅、及び発振器ジッタサンプリングに基づくRNGと比較して、連続時間カオス発振器に基づくRNGは

、後処理の必要なく、より簡単な集積回路で、非常に速く、かつ一定のデータ速度を提供できることが分かる。結論として、連続時間カオス発振器は、ギガヘルツレンジで今日のプロセスで組み立てることができ、提案の新手法での連続時間カオスの利用は、非常に高いスループットで乱数を発生させることにおいて非常に有望であることを、我々は推論することができる。

【0008】

他のシステム要素と互換性を持たせるため、シリコン上で組み立てることができるカオス発振器を使用することが望ましい。連続時間CMOSカオス発振器を始め、離散時間方式を導入するため多くの試みを実施されてきた。それらの試みの大部分において、製作された回路は複雑で、広いシリコン面積を占有するものであった。離散時間カオス発振器はスイッチC又はスイッチ電流技術のいずれかを通常採用する。多くのキャパシタとオペアンプに加え、乗算器の使用により必然的に大きな回路になる。離散時間カオスソースに基づくRNGと比較して連続時間カオスソースに基づくRNGは、より簡単でかつノイズの少ない集積回路で、特に、連続するサンプル・ホールド段階がないことにより、非常に速いデータ速度を提供することができる。

【図面の簡単な説明】

【0009】

- 【図1】ノイズソースの増幅技術
- 【図2】 x_1 の分布
- 【図3】周期的サンプルを使用した領域乱数発生
- 【図4】状態遷移で得られるポアンカレ断面からの領域乱数発生
- 【図5】 $v_p(t)$ の立ち上がり部で得られる非自律カオス発振器のポアンカレ断面からの領域乱数発生
- 【図6】 v_1 の周波数スペクトル
- 【図7】自律MOSカオス発振器
- 【図8】カオス発振器の数値的解析結果
- 【図9】レイアウト後の回路シミュレーションからのカオスアトラクタ
- 【図10】 $t \bmod 2 = 0$ で得られる x_1 のヒストグラム
- 【図11】カオス発振器の実験結果
- 【図12】 $v_p(t)$ の立ち上がり部で得られる v_1 のヒストグラム
- 【図13】 v_1 の周波数スペクトル
- 【図14】カオス発振器の数値的解析結果
- 【図15】 $t \bmod 2 = 0$ ($= 1 = 2$)で得られる x のヒストグラム
- 【図16】ダブルスクロールアトラクタの回路実現
- 【図17】カオス発振器の実験的結果
- 【図18】カオス発振器を使用した領域乱数発生
- 【図19】 $v_p(t)$ の立ち上がり部で得られる v_1 のヒストグラム
- 【図20】 v_1 の周波数スペクトル
- 【図21】 V_{top} に対するオフセット補償の効果
- 【図22】カオス発振器の数値的解析結果
- 【図23】 $z(t) = 0$ と定義されるカオスシステムのポアンカレ断面
- 【図24】 $z(t) = 0$ で得られる x のヒストグラム
- 【図25】ダブルスクロールアトラクタの回路実現
- 【図26】カオス発振器の実験的結果
- 【図27】カオス発振器を使用した領域乱数発生
- 【図28】 $dv_3/dt > 0$ で、 $v_3(t) = 0$ で得られる v_1 のヒストグラム
- 【図29】提案のバイポーラ発振器
- 【図30】バイポーラ発振器の数値的解析結果
- 【図31】提案のCMOS発振器
- 【図32】CMOS発振器の数値的解析結果

【図 3 3】左上隅に示すホモクリニック軌道上で計算されるメルニコフ関数のゼロ

【図 3 4】 $t \bmod 2 = 0 : 30$ に対するバイポーラシステムのポアンカレ写像

【図 3 5】 $t \bmod 2 = 0 : 30$ に対するバイポーラシステムから得られる x のヒストグラム

【図 3 6】 $t \bmod 2 = 0 : 55$ に対する CMOS システムのポアンカレ写像

【図 3 7】 $t \bmod 2 = 0 : 55$ に対する CMOS システムから得られる x のヒストグラム

【図 3 8】バイポーラカオス発振器の実験結果

【図 3 9】 CMOS カオス発振器の実験結果

【図 4 0】提案のカオス発振器のみを使用した領域乱数発生

【図 4 1】バイポーラ回路に対する $v_p(t)$ の立ち上がり部 $46 \mu\text{sec}$ 後に得られる v_1 のヒストグラム

【図 4 2】 CMOS 回路に対する $v_p(t)$ の立ち上がり部 $35 \mu\text{sec}$ 前に得られる v_1 のヒストグラム

【0010】

図 1 に示すノイズソース増幅技術は、僅かな AC 電圧を有するホワイトノイズを処理するため、高出力で広帯域のアンプを使用する。ノイズは、それをクロック付きコンパレータにより、バイアスなしで正確に識別できるレベル迄増幅されなければならない。

【0011】

低電圧 CMOS 集積回路で、2つの異なるノイズ機構が広帯域ホワイトノイズを発生させる：即ち、ショットノイズ ($p-n$ 結合間の電流により発生) とサーマルノイズ (抵抗器内でのランダムな電子運動により発生) である。アバランシェノイズは、大型 CMOS プロセスで組み立てられるチェナードダイオードの一般的な破壊電圧は 6VDC より大きいため、ノイズソースとしては実用的選択ではない。図 1 に示すように、集積されるノイズソース接続形態にはサーマルノイズ発生器として大型抵抗器を使用する。抵抗器は多結晶シリコン又は拡散層から容易に組み立てられ、半導体接合同様に、ノイズの発生のためのバイアス電流を必要としない。多結晶シリコン抵抗器は低いフリッカノイズ指数 (一般に -30dB) も有し、低い $1/f$ ノイズレベルを保証する。

【0012】

無視できる $1/f$ ノイズを仮定して、ソース抵抗器 R_{src} のサーマルノイズ電圧は $E_t =$

$$\sqrt{4kTR_{src}\Delta f}$$

で、ここで k はボルツマン定数、 T は絶対温度、 R_{src} は抵抗値、及び f はノイズバンド幅である。 E_t のノイズバンド幅は R_{src} と等価アンプ入力キャパシタンス C_{amp} により形成される一次ローパスフィルタにより、通常限定される。アンプの -3dB バンド幅がノイズバンド幅より広いと仮定すると、アンプ入力での E_t による全

等価ノイズ電圧 E_{ni} は $E_{ni} = \sqrt{kT/C_{amp}}$ となり、ここでそれはキャパシタと並列の

抵抗器により発生するサーマルノイズの理論的境界である。 1Hz バンド幅を超えるサーマルノイズの電圧増幅は、 R_{src} の値を増加することにより増加できるが、サーマルノイズバンド幅の減少を犠牲にするため、 E_{ni} は任意の C_{amp} に対し一定に留まる。

【0013】

発振子ジッタサンプリング技術は、一つは速く、もう一つはこれより遅い 2つの自励発振器から導かれるランダムソースを使用する。この技術を使用する公表された RNG 設計は、発振器ジッタの一般的レベルは統計的ランダム性を生成するにはとても十分ではないと報告している。このためノイズソースを利用して、遅い方のクロック周波数を変調し、ノイズ変調された遅い方のクロックの立ち上がり部で、速いクロックをサンプリングする。2つのクロック間のドリフトは、このようにランダムバイナリデジットソースを提供する。ノイズソース増幅技術と同様に、それを利用して遅い方のクロック周波数を変調できる

レベル迄、ノイズを増幅しなければならない。スループットデータ速度を決定する、遅い方のクロック周波数は、変調に利用されるノイズ信号のバンド幅により基本的に限定され、限界の主な理由はアンプのバンド幅である。

【0014】

提案の新手法で、公称中心周波数がギガヘルツレンジである、数ボルトオーダのカオス発振器の出力波形は、アンプを使用せずコンパレータにより、直接バイナリ列に変換され、スループットデータ速度の理論的境界は、カオス発振器の公称中心周波数により決定され、この結果数ギガビット/秒のオーダになる。このように速いデータ速度は、他の技術に基づくRNGに比較して、連続時間RNGを魅力的なものにする。自律及び非自律カオス発振器（自励及び他励カオス発振回路）は、共に提案のRNG設計のコアーとして使用することができ、ここではポアンカレ断面から又はカオスシステムの状態変数の1つを周期的にサンプリングすることによりランダムデータを得ることができる。

【0015】

提案の新手法と[非特許文献15]に示す連続時間カオス発振器に基づく先のRNG設計を比較すると、提案の新手法は7倍の速さが可能であることが数値的に証明されている。更に<http://www.esat.kuleuven.ac.be/~mey/Ds2RbG/Ds2RbG.html>で示されるサンプルビット列は全NISTテスト一式のブロック周波数、ラン&エイペン(Block-frequency, Runs & Apenn)テストに合格していない。更に、出力列の統計的品質を最大限に向上させ、パラメータ変動とアタックに強固にするため、提案の新手法で使用されるオフセット補償ループは、得られるビット列がフォンノイマン処理のお陰でダイハード(Diehard)の全テスト一式をパスできる理由により、[非特許文献5]で示す先の設計には実施できない。

【0016】

最初に、提案の新手法から発生するビット列は、FIPS 140-2テスト一式[非特許文献16]の4つの基本的乱数テストをパスすることを、我々は数値的に証明している。外部干渉は、干渉される信号とランダムな信号が同等のレベルを有するので、RNG設計では主要な関心事である。この問題を解決するため、及びスループットを強固にする目的で、パラメータ変動とアタックに強固にするため、我々は発生ビット列の統計的品質を向上させる、オフセットと周波数の補償ループを提案している。更に、提案の新手法から得られるバイナリデータは、全NIST乱数テスト一式[非特許文献17]のテストをパスすることも、我々は実験的に証明している。初期条件に対するその高感度性、及び正のリアプノフ指数とノイズ状パワースペクトラルを有するため、カオスシステムは乱数発生に利用されるのに適する。連続時間カオスシステムからランダムバイナリデータを得るため、我々は任意のカオス発振器の出力波形から、非可逆バイナリデータを発生させることに依存する興味深い技術を提示している。非可逆性はPRNG[非特許文献19]を発生させるための鍵になる特性であることに注目すべきである。提案の新手法で、自律又は非自律カオス発振器からバイナリランダムビットを得るため、我々は以下を使用した：

1. $dx_{2 \dots n} / dt > 0$ 、または $dx_{2 \dots n} / dt < 0$ で、 $x_{2 \dots n}(t)$ において $t = 0$ で表示される他の状態変数 (x_2, x_3, \dots 又は x_n) への状態遷移で得られるポアンカレ断面からの状態変数 x_1 のサンプル x_{1i} (但し、 $x_{2 \dots n} : x_2, x_3, \dots$ 、又は x_n)。

2. $t \bmod 2 = 0$ を満たす (ω はパルス信号の周波数) 時刻 t で外部の周期的パルス信号の立ち上がり部で得られる、状態変数 x_1, x_2, \dots 又は x_n の周期的サンプル。提案のRNG設計のコアーとして非自律カオス発振器を使用する場合：

3. 非自律カオス発振器を駆動するため利用される外部の周期的パルス信号 ($t \bmod 2 = t_0$) を満足させる時刻 t で、 ω はパルス信号の周波数で $0 < t_0 < 1$) の立ち上がり部で得られる状態変数 x_1 のポアンカレ断面は、バイナリランダムビットを得るためにも利用された。

【0017】

上で定義される断面で、 x_1, x_2, \dots 及び x_n は提案の RNG のコアーとして使用されるカオス発振器の正規化された量である。 $x_1 - x_2 - \dots - x_n$ 平面での n 次元曲線は可逆であるが、状態変数の1つ、例えば x_1 に対応する値のみを考慮することにより、非可逆断面を得ることができる。

【0018】

最初に、我々は x_1 を数値的に発生させ、分布がランダム信号のように見える適切な断面を決定するため、サンプル値の分布を調査した。 x_1 値が異なるパラメータセットに対する単一正規又は 2 分布 [非特許文献 2] を有する断面を見つけることができなかったが、 x_1 の分布が少なくとも2つの領域を有する様々な断面を決定した。適切なパラメータセットに対して、上で定義した断面の状態変数 x_1 に属するサンプル x_{1i} の分布は図2のようである。

【0019】

2つの領域を有する x_1 の分布は、領域閾値に対する領域 x_1 値からランダムバイナリデータを発生させることを我々に示唆する。この方向を追求して、我々は、数式(1)によりポアンカレ断面からバイナリデータ $S_{(top)i}$ と $S_{(bottom)i}$ を発生させている。

$$S_{(top)i} = \text{sgn}(x_{1i} - q_{top}) \quad x_{1i} > q_{middle} \text{ の場合}$$

$$S_{(bottom)i} = \text{sgn}(x_{1i} - q_{bottom}) \quad x_{1i} < q_{middle}$$

の場合 (1)

ここで、 $\text{sgn}(\cdot)$ は符号関数、 x_{1i} は上で定義される断面の1つから得られる状態変数 x_1 に属するサンプル x_{1i} の値であり、 q_{top} と q_{bottom} は、夫々、状態変数の中央値の上部と下部の分布に適用される閾値であり、 q_{middle} は分布間の境界値(中央値)である。閾値を適切に選択できるように、我々は図2に示すように、中央値の上部と下部の分布を調査し、次に、 q_{top} と q_{bottom} を、夫々中央値の上部と下部の分布の各ピーク値に対応する状態変数の値と決定した。

【0020】

このようにして得られるバイナリ列の発生は、 q_{middle} 値に対しては、 x の分布密度が最小であるため、この境界値にそれほど依存しない。しかし、閾値 (q_{top} 、 q_{bottom}) に対する x の分布密度は最大であり、そのため得られるバイナリ列はビットの偏りが生じる。この列の未知のビットの偏りを除去するため、有名なフォンノイマンのスキュー補償技術 [非特許文献 20] が利用できる。この技術はビット対01を出力0に、10を出力1に変換し、ビット対00と11を捨てることから構成される。しかしこの技術は、4ビットから約1ビットを発生させるため、スループットを減少させる。

【0021】

ビットの偏りを除去するため、スループットを減少させないために、フォンノイマン処理の代

わりに、別の方法[⊗](排他的論理和)操作が利用された。排他的論理和法の基本的な問題

は、入力ビット間の少量の相関が、出力 [非特許文献 4] へかなりのビットの偏りを付加することである。上で定義される断面から得られる発生バイナリ列 S_{top} と S_{bottom} の相関係数は、0に極めて近いと算出され、発生バイナリ列は独立であると決定される。カオスシステムは、正のリアプノフ指数 [非特許文献 21] を有することにより特徴づけられ、カオス時系列の自動相関は突然消滅するので、この方法は事実期待された。この結果、我々は表示の数式(2)を利用して、新バイナリデータ $S_{(xor)i}$ を発生させている：

$$S_{(xor)i} = S_{(top)i} \oplus S_{(bottom)i} \quad (2)$$

こうして得られるバイナリ列 $S_{x_{or}}$ の平均値は、表示の数式(3)により計算できる：

$$\phi = \frac{1}{2} - 2 \left(\mu - \frac{1}{2} \right) \left(\nu - \frac{1}{2} \right) \quad (3)$$

ここで、 S_{top} の平均値は μ で、 S_{bottom} の平均値は ν である。このように、もし μ と ν が $1/2$ に近ければ、 ϕ は $1/2$ に非常に近い。この結果、数式(2)で示す手順により、適切な閾値に対して上で定義される様々な断面から得られるビット列 $S_{x_{or}}$ は、フォンノイマン処理なしに FIPS 140-2 テスト一式のテストをパスすることを、我々は数値的に証明している。我々は上記手順による乱数発生を領域 RNG と称した。適切な組み立て施設がないため、我々は回路の実現可能性を示すために、ディスクリート部品を使用して提案の新手法を構築することを選択し、ビット列を実験的にも発生させている。

【0022】

領域 RNG で、非可逆断面を得るため、 x_1 変数のみを使用し、変数 x_1 に対応する電圧 v_1 をバイナリ列に変換した。 x_1 の周期的サンプルを使用して、自律又は非自律カオス発振器からバイナリランダムビットを生成するため、図3に示す回路が使用された。 $t \bmod 2 = 0$ と定義される断面で v_1 値を得るため、外部の周期的矩形波発生器 $v_p(t)$ の立ち上がり部で、コンパレータの出力ビット列がサンプリングされ、バイナリ形式で記憶された。

【0023】

$dx_{2..n}/dt > 0$ 、又は $dx_{2..n}/dt < 0$ で、 $x_{2..n}(t)$ において $t = 0$ で表示される他の状態変数 (x_2, x_3, \dots 又は x_n) への状態遷移で得られる、自律又は非自律カオス発振器のポアンカレ断面から、 x_1 サンプルが使用される手順を実施するため、 v_1 コンパレータの出力ビット列は、図5に示す回路を使用して、他の状態変数への状態遷移の時に、 $v_{2..n}(t)$ が入力される $v_{2..n}$ コンパレータからの出力パルスの立ち上がりまたは立ち下り部でサンプリングされ、バイナリ形式で記憶された。

【0024】

提案の新手法で、 $t \bmod 2 = t_0$ を満足させる時刻 t に、非自律カオス発振器から得られる x_1 のポアンカレ断面は、ランダムビットを発生させるためにも使用することができる。定義される断面で x_1 値を得るため、コンパレータの出力ビット列は非自律カオス発振器を駆動するためにも使用される外部の周期的パルス列 $v_p(t)$ の期間中の調節された時刻に、遅延ゲートの後で、サンプリングされバイナリ形式で記憶された。

【0025】

上で示す領域乱数発生回路で、コンパレータは LM211 チップが実装され、及び電圧レベル V_{top} 、 V_{middle} 及び V_{bottom} は、夫々数式(1)の閾値を実現するために使用された。 V_{top} と V_{bottom} は2つの12ビット電圧モード DA 変換器 (DAC) により発生した。各 DAC は 0.5859375 mV ステップで調節することができ、DAC の基準電圧は 2.4 V である。実施において、数式(1)と(2)は次のように変換される：

$$\begin{aligned} S_{(top)_i} &= \text{sgn}(v_{1i} - V_{top}) && v_{1i} > V_{middle} \text{ の場合} \\ S_{(bottom)_i} &= \text{sgn}(v_{1i} - V_{bottom}) && v_{1i} < V_{middle} \text{ の場合} \end{aligned} \quad (4)$$

$$S_{(xor)_i} = S_{(top)_i} \otimes S_{(bottom)_i}$$

【0026】

PCI インターフェースを有する FPGA ベースのハードウェアはバイナリデータをコンピュータへアップロードするように設計された。 V_{top} と V_{bottom} 閾値に対する

オフセット補償、周波数補償、遅延ゲート、及び排他的論理和操作はFPGAの中で実施された。オフセットと周波数補償及び排他的論理和操作の後、候補乱数がPCIインターフェースを介してコンピュータへアップロードされた。我々のFPGAベースのハードウェアの最大データ記憶速度は62Mbpsである。

【0027】

我々は適切なセットのパラメータと調節されたサンプリング遅れに対して、状態変数 x_1 に対応するカオス発振器の出力電圧 v_1 から得られるサンプル $x_{1,i}$ の頻度分布は、図2のように、状態変数の中央値を境にして2つの領域を有する様々な断面があることを実験的に実現している。

【0028】

初期閾値を適切に決定できるように、数値ビット発生に類似して、上部と下部の分布が調査された。次に、 V_{top} と V_{bottom} の初期値が、夫々上部と下部の分布の中央値として決定された。 v_1 のサンプリング周波数は $v_p(t)$ の周波数または $v_{2...n}$ コンパレータの出力をFPGA内のプリスケラ値に分割することにより決定された。プリスケラの初期値を適切に決定するため、図6のような v_1 の周波数スペクトルが観察された。図に示すように、カオス信号 v_1 はノイズ状パワースペクトルを有する。カオス発振器の中心周波数は実線マークで表示される。パワースペクトルが平坦な領域である破線マーク迄は、カオス信号 v_1 は全周波数を等量含んでおり、パワースペクトル密度はその最大値にある。従って、一般性を喪失することなく、 $v_1(t)$ と $v_1(t+t_0)$ は、全ての $t_0 > 0$ に対して相関なしと考えることができ、 v_1 はランダム信号ソースとして破線マークにより表示される $f_{sampling}$ 迄、サンプリングすることができる。最後に、プリスケラの初期値は、 $v_p(t)$ の周波数、又は $v_{2...n}$ コンパレータの出力で $f_{sampling}$ を割ることにより決定された。

【0029】

V_{top} と V_{bottom} 閾値のオフセット補償は、 S_{top} と S_{bottom} のバイナリ列に対するFIPS 140-2テスト式〔非特許文献16〕のモノビットテストを実施することにより実現された。各列に対しては、20,000ビット長のビット列が確保され、0の数が>10,275であれば、対応する閾値は減少し、もし、0の数が<9,725であれば、対応する閾値は増加した。周波数補償ループは、 S_{xor} バイナリ列に対してFIPS 140-2テスト式のランテストを実施することにより実現された。もし列に確保された20,000ビット長の3 S_{xor} のビット列がランテストに失敗すれば、これは v_1 のオーバサンプリングを意味し、次に、 v_1 のサンプリング周波数はプリスケラ値を増加させることにより低下させた。必要ならば、サンプリング周波数は、外部からPCIインターフェースを介して増加させることができる。

【0030】

プリスケラと閾値が安定した後、少なくとも500MB長のビット列が図3、図4、及び図5に示す回路を使用して、上で定義する断面から確保され、全NISTテスト一式を受けた。その結果、ビット列 S_{xor} がフォンノイマン処理なしに全NIST乱数テスト一式のテストをパスすることを我々は実験的に証明している。P値は均一であり、通過列の比率は、各統計的テストに対する最低通過速度より大きかった。

【0031】

S_{xor} のスループットデータ速度は分布に応じて v_1 を2つの領域に分割するので、事実上($f_{sampling}/2$)になる。 S_{xor} のスループットデータ速度は、 $f_{xor} = 0.05 /$ と予測することができ、ここではカオス発振器の時定数である。カオス発振器は、ギガヘルツレンジの公称中心周波数により、今日のプロセスで容易に組み立てることができることを我々は推論することができる。しかし非常に高い周波数で作動するカオス回路が文献で報告されていることに注目すべきである。例えば、5.3GHzで作動するカオス発振器のBJT版のケイデンス・シミュレーション結果は〔非特許文献18〕に提示される。従って、連続時間カオスの利用は非常に高いスループットで乱数を発生させることにおいて非常に有望であることを、これらの全ては示している。この結果、

ここでは、提案の方法も改良されたアーキテクチャであり、出力列の統計的品質を最大限に向上させ、及びスループットの強化を目的とした外部干渉、パラメータ変動とアタックに対して強固にするため、オフセットと周波数補償ループが付加される

【0032】

(工業への適用)

[2. 暗号文への適用のための自律カオス発振器に基づくオフセット、及び周波数補償付き真正乱数発生器]

提案の設計で、我々はカオスシステムの状態変数の1つを周期的にサンプリングすることにより、ランダムデータを得、及び提案の RNG から発生するビット列が FIPS 140-2 テスト一式の4つの基本乱数テストをパスすることを数値的に証明している。外部干渉は、干渉される信号とランダム信号が同等レベルを有しているため、RNG 設計では主要な関心事である。この問題を解決し、スループットを強化することを目的として、パラメータ変動とアタックに対して強固にするため、我々は発生ビット列の統計的品質を向上させるオフセットと周波数の補償ループを提案している。更に、カオス発振器から得られるバイナリデータが、NIST 全乱数テスト一式のテストをパスすることを実験的にも証明している。

【0033】

[3. 自律カオス発振器]

RNG のコアとして使用される自律カオス振動は [非特許文献18] で提案された。MOS カオス発振器は図7で提示され、R₃C₃回路と差動対ステージ (M₃ M₄) を付加することにより、古典的交差結合正弦波発振器から導き出される。M₉ M₈ と M₁₀ M₁₁ トランジスタ対を使用して、k の電流転送率で簡単な電流ミラーを実装する。C₁ = C₂ = C₃ = C と仮定して、回路のルーチン分析により、以下の数式 (5) を生じる:

$$\begin{aligned}
C(v_{c2} - v_{c1}) &= \frac{C}{2}(v_{c2} - v_{c1})[(v_{c2} + v_{c1}) - 2V_{TH}] - \Delta i_L \\
L\Delta i_L &= v_{c2} - v_{c1} - v_{c3} \\
C(v_{c2} + v_{c1}) &= kI_0 - I_B - \frac{C}{4}[(v_{c2} + v_{c1} - 2V_{TH})^2 + (v_{c2} - v_{c1})^2] \\
2Cv_{c3} = \Delta i_L - \frac{2I_B C}{k} + k &\begin{cases} I_0 & \text{if } v_{c2} - v_{c1} \geq V_{sat} \\ g_m(v_{c2} - v_{c1})\sqrt{1 - (\frac{v_{c2} - v_{c1}}{\sqrt{2}V_{sat}})^2} & \text{if } |v_{c2} - v_{c1}| < V_{sat} \\ -I_0 & \text{if } v_{c2} - v_{c1} \leq -V_{sat} \end{cases} \quad (5)
\end{aligned}$$

ここで、 $\Delta i_L = i_L - i_R$ (差動インダクタ電流)、 $g_m = \sqrt{\beta I_0}$ 、 $V_{sat} = \sqrt{2I_0/\beta}$ 、

$= \mu_n C_{ox} (W/L)_{1,2}$ 、 V_{TH} は NMOS の閾値電圧、 μ_n は電子可動性、 C_{ox} は MOS 酸化物キャパシタンス、 W/L は $M_1 - M_2$ トランジスタ対のアスペクト比である。

【0034】

以下の正規化された量を使用して:

$$R = \sqrt{L/C}, \quad x_1 = (v_{c2} - v_{c1}) / 2V_{sat}, \quad x_2 = (v_{c2} + v_{c1}) / 2V_{sat}$$

$y = \Delta i_L R / 2V_{sat}$ 、 $z = v_{c3} / 2V_{sat}$ 、 $t_n = t / RC$ を使用し、 $V_{sat} = V_{TH}$ とし、数式 (5) のシステムの方程式は以下のように変換される:

$$\begin{aligned}
 x_1 &= bx_1(x_2 - 1) - y \\
 \dot{y} &= x_1 - z \\
 \dot{x}_2 &= d - \frac{b}{y}[(x_2 - 1)^2 + x_1^2] \\
 2\dot{z} &= y - 2z + k \begin{cases} c & \text{if } x_1 \geq x_{sat} \\ \sqrt{2bcx_1} \sqrt{1 - \left(\frac{x_1}{\sqrt{2}x_{sat}}\right)^2} & \text{if } |x_1| < x_{sat} \\ -c & \text{if } x_1 \leq -x_{sat} \end{cases} \quad (6)
 \end{aligned}$$

ここで、 $b = R V_{TH}$ 、 $c = I_0 R / 2 V_{TH}$ 、 $d = (k I_0 - I_B) R / 2 V_{TH}$ 、及び、 $X_{sat} = V_{sat} / 2 V_{TH} = \sqrt{c/b}$ 、である。

【0035】

(6)の数式は異なるパラメータセットに対してカオスを発生させる。例えば、図8に示すカオスアトラクタは、適応ステップサイズで4次ルンゲクッタ(Runge Kutta)アルゴリズムを利用して、 $b = 0.9$ 、 $c = 0.15$ 、 $d = 0.7$ 、及び $k = 8$ であるシステムの数値解析から得られる。

【0036】

利用されるカオス発振器は現在のものに対していくらかの考慮すべき利点を提供する。その高いIC性能により最も広く使用される基本的アナログ構築ブロックである回路は、要求される非線型を実現するため、差動対を使用する。更に、カオス発振器はバランスがとれており、従ってそれは、よりよい電源電圧変動除去とノイズ耐性を提供する。

【0037】

〔4. 回路シミュレーション〕

MOSカオス発振器の高周波作動能力を示すため、図7に示す回路レイアウトはケイデンスを利用して描かれ、レイアウト後の回路は $1.5 \mu\text{C MOS}$ プロセスのモデルパラメータと共に、SPICE(レベル3)を使用してシミュレートされている。この回路は $\pm 2.5 \text{ V}$ 電源でバイアスをかけられた。受動素子値は：

$$L = 4.7 \mu\text{H}, C = 4.7 \text{ pF} \quad (f_0 = 1 / 2\pi \sqrt{LC} \approx 33.9 \text{ MHz})$$

$R = 1,000$ で、バイアス電流は夫々、 $I_0 = 240 \mu\text{A}$ 、 $I_B = 100 \mu\text{A}$ であった。

V_{c2} 、 V_{c1} 対 V_{c3} に対応する観察される位相空間を図9に示す。

【0038】

カオス発振器のこのMOS版は、外部インダクタを必要とすることは明らかである。機能性を維持しながら、インダクタ値を減少させる試みは、電源電圧、バイアス電流、及びトランジスタアスペクト比の増加なしには不可能であった。しかし、類似カオスアトラクタは $L = 20 \text{ nH}$ 、 $C = 0.3 \text{ pF}$ ($f_0 = 2 \text{ GHz}$)、 $R = 258$ 、及び $0.35 \mu\text{B i CMOS}$ プロセスのモデルパラメータで、SPICEシミュレーションを利用しても得られる一方、電源電圧は $\pm 2.5 \text{ V}$ で、バイアス電流は $I_0 = 1,300 \mu\text{A}$ 、 $I_B = 400 \mu\text{A}$ であった。最後に、カオス発振器回路はモノリシック実装に非常に適しており、非常に高い周波数で作動できる。

【0039】

〔5. 乱数発生器〕

初期条件に対するその高感度性と正のリアプノフ指数及びノイズ状パワースペクトルを有することにより、カオスシステムは乱数発生に利用されるのに適する。連続時間カオスシステムからランダムバイナリデータを得るため、我々は、任意のカオス発振器の出力波形から非可逆バイナリデータの発生に依存する興味深い技術を提示している。非可逆性はPRNGの発生にとって鍵になる特性であることは注目すべきである。

【0040】

カオスアトラクタからバイナリランダムビットを得るため、我々は、 $t \bmod 2 = 0$

(はパルス信号周波数) を満たす時刻 t での外部の周期的パルス信号の立ち上がり部で得られる数式 (6) におけるシステムの状態変数 x_1 のサンプル x_{1i} を使用した。 $x_1 - y - x_2 - z$ 平面の 4 次元曲線は可逆であるが、状態変数の 1 つ、例えば x_1 に対応する値のみを考慮することにより、非可逆断面を得ることができる。

【 0 0 4 1 】

我々は、分布がランダム信号に似た適切な断面を決定するため、周期的にサンプリングした x_1 値の分布を最初に調査した。我々は x_1 値が数式 (6) で示される異なるパラメータセットに対して単一正規又は 2 分布を有する断面を見つけることはできなかったが、 x_1 の分布が少なくとも 2 つの領域を有する様々な断面を決定した。 $b = 0.9$ 、 $c = 0.15$ 、 $d = 0.7$ 、及び $k = 8$ に対して、上で定義される断面の状態変数 x_1 のサンプル x_{1i} の分布を図 10 に示す。

【 0 0 4 2 】

2 つの領域を有する x_1 の分布は、領域閾値に対する領域 x_1 値からランダムバイナリデータを発生させることを我々に示唆する。この方向を追求して、我々は数式 (7) によりポアンカレ断面からバイナリデータ $S_{(top)i}$ と $S_{(bottom)i}$ を発生させている：

$$S_{(top)i} = \text{sgn}(x_{1i} - q_{top}) \quad x_{1i} > q_{middle} \text{ の場合 (7)}$$

$$S_{(bottom)i} = \text{sgn}(x_{1i} - q_{bottom}) \quad x_{1i} < q_{middle} \text{ の場合}$$

ここで $\text{sgn}(\cdot)$ は符号関数であり、 x_{1i} は $t \bmod 2 = 0$ で得られるポアンカレ断面での x_1 値であり、 q_{top} と q_{bottom} は、夫々上部と下部の分布に対する閾値であり、及び q_{middle} は分布間の境界である。閾値を適切に選択することができるように、我々は図 10 に示すように、上部と下部の分布を調査し、次に、 q_{top} と q_{bottom} は、 q_{middle} が 0 と決定される場合、夫々 0.79569678515 と、 -0.7932956192 である上部と下部の分布の中央値として決定された。

【 0 0 4 3 】

こうして得られるバイナリ列の発生は、 q_{middle} 値に対して、 x の分布密度は最小であるため、この境界値にはそれほど依存しない。しかし、閾値 (q_{top} 、 q_{bottom}) に対する x の分布密度は最大であり、そのため得られるバイナリ列はビットの偏りが生じる。この列の未知のビットの偏りを除去するため、有名なフォンノイマンのスキュー除去技術が利用できる。この技術は、ビット 1 対 0 1 を出力 0 へ、 1 0 を出力 1 に変換し、ビット対 0 0 と 1 1 を捨てることから構成される。しかし、この技術は 4 ビットから約 1 ビットを発生させるため、スループットを減少させる。

【 0 0 4 4 】

ビットの偏りを除去するため、スループットを減少させないように、ノイマン処理の代わりに、

別の方法、別の方法 ⊗ (排他的論理和) 操作が利用された。排他的論理和法の潜在的な

問題は、入力ビット間の僅かな相関が、かなりのビットの偏りを出力へ付加することである。 196 K ビット長の発生バイナリ列 S_{top} と S_{bottom} の相関係数は、 0.00446 と計算され、発生ビット列は独立であると決定される。カオスシステムは正のリアプノフ指数を有することを特徴とするように、これは事実期待され、カオス時系列の自己相関は突然消滅する。この結果により、我々は示された数式 (8) を利用することにより新バイナリデータ $S_{(xor)i}$ を発生させている。

$$S_{(xor)i} = S_{(top)i} \otimes S_{(bottom)i} \quad (8)$$

【 0 0 4 5 】

こうして得られるバイナリ列 S_{xor} の平均値 は、表示の数式 (9) により計算するこ

とができる：

$$\phi = \frac{1}{2} - 2 \left(\mu - \frac{1}{2} \right) \left(\nu - \frac{1}{2} \right) \quad (9)$$

ここで、 S_{top} の平均値は μ で、 S_{bottom} の平均値は ν である。このように、もし μ と ν が $1/2$ に近ければ、 ϕ は $1/2$ に非常に近くなる。この結果、数式 (8) で示される手順により、任意の適切な閾値に対して得られる、ビット列 S_{xor} は、フォンノイマン処理なしに FIPS 140-2 テスト一式のテストをパスすることを、我々は数値的に証明している。上記手順による乱数発生を、領域 RNG と称した。

【0046】

〔6. RNG の実験的証明とハードウェア実現〕

適切な組み立て施設がないため、回路の実現可能性を示すために、ディスクリート部品を使用して、カオス発振器と提案の RNG を構築することを選択している。図7に関して、受動素子値は：

$L = 9 \text{ mH}$ 、 $C = 10 \text{ nF}$ 、 $R = 1,000$ 、 $I_B = 100 \mu\text{A}$ 、及び $I_0 = 250 \mu\text{A}$ である。MOS トランジスタと簡単な電流ミラー回路を使用して実現された電流ソースは、LM4007 CMOS トランジスタアレーで実施された。電流ミラー負荷抵抗の比を調節することにより、 k を 8 に等しく設定した。カオス発振器の中心作動周波数、

$f_0 = 1/2\pi\sqrt{LC}$ は、回路が依存容量に影響されないように、 16.77 KHz のような

低い周波数値に調節された。この回路は $\pm 5 \text{ V}$ 電源でバイアスされ、観察されるアトラクタを図11に示す。〔5. 乱数発生器〕に説明される手順によると、我々はカオス発振器の状態変数の1つを周期的にサンプリングすることにより前記2つの領域においてランダムビットを発生させている。

【0047】

〔6.1 領域 RNG〕

領域 RNG で、非可逆断面を得るため、 x_1 変数のみを使用して、変数 x_1 に対応する電圧 $v_1 = v_{c2} - v_{c1}$ はバイナリ列へ変換された。この手順を実施するため、図18に示す回路が使用された。この回路で、コンパレータは LM211 チップが実装され、電圧レベル V_{top} 、 V_{middle} 、及び V_{bottom} は、夫々数式 (7) で閾値を実現するために使用された。 V_{top} と V_{bottom} は2つの12ビット電圧モード DA 変換器 (DAC) により発生させた。各 DAC は 0.5859375 mV ステップで調節することができ、DAC の基準電圧は 2.4 V である。実施において、数式 (7) と (8) は次のように変換される：

$$S_{(top)_i} = \text{sgn}(v_{1i} - V_{top}) \quad v_{1i} > V_{middle} \text{ の場合}$$

$$S_{(bottom)_i} = \text{sgn}(v_{1i} - V_{bottom}) \quad v_{1i} < V_{middle} \text{ の場合} \quad (10)$$

$$S_{(xor)_i} = S_{(top)_i} \otimes S_{(bottom)_i}$$

【0048】

PCI インターフェースを有する FPGA ベースのハードウェアはバイナリデータをコンピュータへアップロードするように設計された。 $t \bmod 2 = 0$ と定義される断面で x 値を得るため、コンパレータの出力ビット列はサンプリングされ、外部の周期的矩形波発生器 $v_p(t)$ の立ち上がり部で、バイナリ形式で記憶された。 V_{top} と V_{bottom} 閾値に対するオフセット補償、周波数補償及び排他的論理和操作は FPGA 内で実施された。オフセット・周波数補償と排他的論理和操作の後、候補乱数が PCI インターフェースを介してコンピュータへアップロードされた。我々の FPGA ベースのハードウェア

アの最大データ記憶速度は 6 2 M b p s である。

【 0 0 4 9 】

〔 5 . 乱数発生器 〕で説明される手順により、我々は v_1 の分布を調査した。その結果、 $v_p(t)$ の立ち上がり部で得られる v_1 の分布を図 1 2 に示す。

【 0 0 5 0 】

初期閾値を適切に決定できるように、数値ビット発生に類似して、上部と下部の分布が調査された。次に、 V_{top} と V_{bottom} の初期値は、夫々 1 . 1 1 4 V と - 1 . 1 2 2 V である上部と下部の分布の中央値として決定される一方、 V_{middle} は 0 m V と決定された。 v_1 のサンプリング周波数は $v_p(t)$ の周波数を F P G A 内のプリスケラ値に分割することにより決定された。プリスケラ値の初期値を適切に決定するため、図 1 3 で示される v_1 の周波数スペクトルが観察された。図に示すように、カオス信号 v_1 はノイズ状パワースペクトルを有する。カオス発振器の中心周波数は、1 7 K H z に設定される実線マークで表示される。パワースペクトルが平坦な領域である、4 K H z に設定される破線マーク迄は、カオス信号 v_1 は全周波数を均等量包含し、パワースペクトル密度はその最大値にある。従って、一般性を失うことなく、 $v_1(t)$ と $v_1(t + t_0)$ は全 $t_0 > 0$ に対して相関なしと考えられ、 v_1 はランダムノイズソースとして 4 K H z 迄サンプリングすることができる。最後に、プリスケラの初期値は 6 と決定される一方、 $v_p(t)$ の周波数は 2 4 K H z であった。

【 0 0 5 1 】

V_{top} と V_{bottom} 閾値のオフセット補償は、 S_{top} と S_{bottom} バイナリ列に対する F I P S 1 4 0 2 テスト一式のモノビットテストを実施することにより実現された。各列に対して、2 0 , 0 0 0 ビット長のビット列が確保され、0 の数 $> 1 0$, 2 7 5 ならば、対応する閾値は減少し、もし 0 の数 < 9 , 7 2 5 ならば、対応する閾値は増加した。周波数補償ループは、 S_{xor} バイナリ列に対して F I P S 1 4 0 2 テスト一式のランテストを実施することにより実現された。もし列に確保された 2 0 , 0 0 0 ビット長の 3 S_{xor} ビット列がランテストに合格しなかったならば、これは v_1 のオーバサンプリングを意味し、その場合、 v_1 のサンプリング周波数を、プリスケラ値を増加させることにより低下させた。必要ならば、サンプリング周波数を P C I インターフェースを介して外部から増加させることができる。

【 0 0 5 2 】

プリスケラと閾値が安定した後、5 0 3 M ビット長のビット列が確保され、全 N I S T テスト一式を受けた。その結果、ビット列 S_{xor} はフォンノイマン処理なしに、全 N I S T 乱数テスト一式のテストをパスすることを我々は実験的に証明している。P 値の均一性と領域 R N G 回路の通過列の比率に対する結果を 1 表に示す。例えば 5 0 3 × 1 M ビットのサンプルサイズに対して、変形ランダム回遊検定を除き、各統計的テストに対する最小通過速度は約 0 . 9 7 6 6 9 1 である。

【 0 0 5 3 】

カオス発振器の中心周波数が 1 6 . 7 7 K H z である場合、プリスケラ値は 7 で安定し、 S_{xor} のスループットデータ速度は分布に従い v_1 を 2 つの領域に分割するので、事実上 (2 4 K H z / 7 · 2) 1 7 1 4 b p s になる。 S_{xor} の最大スループットデータ速度は：

$$f_{xor} = 1714 \sqrt{LC} / \sqrt{L_{new} C_{new}} = 0.01626 / \sqrt{L_{new} C_{new}}$$

と予測することができる。〔 4 . 回路シミュレーション 〕で、我々は ($f_0 = 3 3 . 9$ M H z) で操作中心周波数に至るレイアウト後の回路シミュレーション結果を提示している。この回路が、〔 4 . 回路シミュレーション 〕の ($f_0 = 2$ G H z) で示すように、0 . 3 5 μ B i C M O S プロセス上で実現されたことを考慮して、カオス発振器はギガヘルツレンジの公称中心周波数により、今回のプロセス上で容易に組み立てることができること

を、我々は推論できる。しかし、非常に高い周波数で作動するカオス回路が文献で報告されていることは注目すべきである。例えば、5.3 GHzで作動する同一カオス発振器のBJT版のケイデンス・シミュレーション結果が[非特許文献18]に提示される。従って連続時間カオスの使用は、100 Mbpsオーダの非常に高いスループットを備える乱数の発生において非常に有望であることを、これら全てが示している。

【表1】

統計的テスト	S _{xor}	
	P-値	比率
周波数	0.465415	0.9881
ブロック周波数	0.382115	0.9920
累積和	0.717714	0.9861
ラン	0.869278	0.9781
長期ラン	0.556460	0.9861
ランク	0.818343	0.9901
FFT	0.614226	0.9920
非周期テンプレート	0.697257	1.0000
重複テンプレート	0.548314	0.9841
ユニバーサル	0.250558	0.9920
エイペン	0.382115	0.9901
ランダム回遊検定	0.425817	1.0000
変形ランダム回遊検定	0.961765	0.9969
シリアル	0.399442	0.9881
線形複雑度	0.305599	0.9940

局部 RNG に対する NIST テスト一式の結果

【0054】

〔7. ダブルスクロールアトラクタに基づく、補償真正乱数発生器〕

前記提案の RNG 設計で、我々は最初にカオスシステムの状態変数の1つを周期的にサンプリングすることによりランダムデータを得、及び提案の RNG から発生するビット列が FIPS 140-2 テスト一式の4つの基本的乱数テストをパスすることを数値的に証明している。外部干渉は、干渉されるランダム信号が同程度のレベルを有するので、RNG 設計での主要な関心事である。この問題を解決し、スループットを強化することを目的としたパラメータ変動とアタックに対して強固にするため、我々は発生ビット列の統計的品質を向上させるオフセットと周波数の補償ループを提案している。最後に、提案の回路から得られるバイナリデータが、後処理なしに NIST 全乱数テスト一式のテストをパスすることを、我々は実験的に証明している。

【0055】

〔8. ダブルスクロールアトラクタ〕

RNG のコアとして使用されるダブルスクロールアトラクタは、数式(11)で表現される[非特許文献22]に示す簡単なモデルから得られる。非線型が連続非線型で置換される場合、システムはチュア(Chua)の発振器に“質的に類似”であることに注目すべきである。

$$\begin{aligned} \dot{x} &= y \\ \dot{y} &= z \\ \dot{z} &= -ax - ay - az + \text{sgn}(x) \end{aligned} \quad (11)$$

ここで、 $\text{sgn}(\cdot)$ は符号関数である。(11)の数式は異なるパラメータセットに対してカオスを発生させる。例えば、図14に示すカオスアトラクタは、適応ステップサイズで4次ルンゲクッタ(Runge-Kutta)アルゴリズムを使用して、 $a = 0.666\dots$ であるシステムの数値解析から得られる。

【0056】

〔9. ランダムビットの発生〕

連続時間カオスシステムからランダムバイナリデータを得るため、我々は任意のカオスシステム波形からの非可逆バイナリデータの発生に依存する興味深い技術を提示している。非可逆性は疑似乱数の発生にとってキーになる特性であることは注目すべきである。

【0057】

カオスアトラクタからバイナリランダムビットを得るため、我々は、 $t \bmod 2 = 0$ (\cdot はパルス信号周波数)を満たす時刻 t に、外部の周波数パルス信号の立ち上がり部で得られる、数式(11)におけるシステムの状態変数 x のサンプルを使用した。 $x - y - z$ 平面における3次元曲線は可逆であるが、状態変数の1つ、例えば x に対応する値のみを考慮することにより、非可逆断面を得ることができる。

【0058】

我々は、最初に分布がランダム信号のような適切な断面を決定するため、周期的にサンプリングされる x 値の分布を調査した。 x 値が数式(11)で示される a の異なる値に対して単一正規又は 2 分布を有する断面を、我々は発見できなかったが、 x 分布が少なくとも2つの領域を有する様々な断面を決定した。 $a = 0.666\dots$ に対して、上で定義される断面の状態変数 x のサンプルの分布を図15に示す。

【0059】

2つの領域を有する x の分布は、領域閾値に対する領域 x 値からランダムバイナリデータを発生させることを我々に示唆する。この方向を追求して、我々は数式(12)によるポアンカレ断面からバイナリデータ $S_{(top)_i}$ と $S_{(bottom)_i}$ を発生させている：

$$S_{(top)_i} = \text{sgn}(x_i - q_{top}) \quad x_i > q_{middle} \text{ の場合} \quad (12)$$

$$S_{(bottom)_i} = \text{sgn}(x_i - q_{bottom}) \quad x_i < q_{middle} \text{ の場合}$$

ここで、 x_i は $1/2 t \bmod 2 = 0$ ($\cdot = 1/2$) に対して得られるポアンカレ断面における x の値であり、 q_{top} と q_{bottom} は、夫々上部と下部の分布に対する閾値であり、 q_{middle} は両分布間の境界である。閾値を適切に選択できるように、我々は図15に示すように、上部と下部の分布を調査し、次に q_{top} と q_{bottom} は、 q_{middle} が0と決定される場合、夫々 0.9656158849 と -0.9640518966 である上部と下部の分布の中央値として決定された。

【0060】

こうして得られるバイナリ列の発生は、この境界値に対して、 x の分布密度は最小であるため、 q_{middle} 値にはそれほど依存しない。しかし、閾値 (q_{top} 、 q_{bottom}) に対する x の分布密度は最大であり、そのため得られるバイナリ列はビットの偏りされる。この列の未知のビットの偏りを除去するため、有名なフォンノイマンのスキュー除去技術が利用できる。この技術は、ビット1対01を出力0へ、10を出力1に変換し、ビット対00と11を捨てることから構成される。しかし、この技術は4ビットから約1ビットを発生させるため、スループットを減少させる。

【0061】

ビットの偏りを除去するため、スループットを減少させないように、ノイマン処理の代わ

りに、

別の方法[⊗] (排他的論理和) 操作が利用された。排他的論理和法の潜在的な問題は、

入力ビット間の僅かな相関が、かなりのビットの偏りを出力へ付加することである。152 Kビット長の発生バイナリ列 S_{top} と S_{bottom} の相関係数は、0.00018 と計算され、発生ビット列は独立であると決定される。カオスシステムは正のリアプノフ指数を有することを特徴とするように、これは事実期待され、カオス時系列の自己相関は突然消滅する。この結果により、我々は示された数式 (13) を利用することにより新バイナリデータ $S_{(xor)_i}$ を発生させている。

$$S_{(xor)_i} = S_{(top)_i} \oplus S_{(bottom)_i} \quad (13)$$

【0062】

こうして得られるバイナリ列 S_{xor} の平均値 は、表示の数式 (14) により計算することができる：

$$\phi = \frac{1}{2} - 2 \left(\mu - \frac{1}{2} \right) \left(\nu - \frac{1}{2} \right) \quad (14)$$

ここで、 S_{top} の平均値は μ で、 S_{bottom} の平均値は ν である。このように、もし μ と ν が $1/2$ に近ければ、 ϕ は $1/2$ に非常に近くなる。この結果、数式 (13) で示される手順により、任意の適切な閾値に対して得られる、ビット列 S_{xor} は、フォンノイマン処理なしに FIPS 140-2 テスト一式のテストをパスすることを、我々は数値的に証明している。上記手順による乱数発生を、領域 RNG と称した。

【0063】

〔10. RNG のハードウェア実現〕

適切な組み立て施設がないため、我々は回路の実現可能性を示すため、ディスクリート部品を使用して提案の回路を構築することを選択している。

【0064】

〔10.1 カオス発振器の実験的証明〕

ダブルスクロールアトラクタを実現する回路図を図16に示す。AD844は高速オペアンプとして使用され、LM211電圧コンパレータは必要な非線型の実現のために使用される。受動素子値は以下のように設定された：

$R_1 = R_2 = a R_3 = R = 10 \text{ k}$ 、 $R_3 = 15 \text{ k}$ ($a = 0.666 \dots$ に対して) $C_7 = C_{18} = C_{19} = C_2 = 2 \text{ nF}$ 、及び $R_k = 100 \text{ k}$ 。

【0065】

従って、時定数 ($= RC$) に対応するカオス発振器の中心作動周波数： $f = 1/2$

は、回路が依存容量に影響されないように、7.234 KHz と低い周波数値に調節された。この回路は $\pm 5 \text{ V}$ 電源でバイアスされ、観察されるアトラクタを図17に示す。

【0066】

〔10.2 領域 RNG〕

領域 RNG で、変数 x_1 に対応する電圧 v_1 は、〔9. ランダムビットの発生〕で説明される手順によりバイナリ列に変換された。この手順を実施するため、図18に示す回路が使用された。この回路でコンパレータは LM2114 チップが実装され、電圧レベル V_{top} 、 V_{middle} 及び V_{bottom} が夫々数式 (12) の閾値を実現するために使用された。 V_{top} と V_{bottom} は 12 ビット電圧モード DAC 変換器 (DAC) により発生させた。各 DAC は DAC の基準電圧が 2.4 V で 0.5859375 mV ステップで調節することができる。

【0067】

PCI インターフェースを有する FPGA ベースのハードウェアはバイナリデータをコンピュータへアップロードするように設計された。 $t \bmod 2 = 0$ と定義される断面で x 値を得るため、コンパレータの出力ビット列はサンプリングされ、外部の周期的矩形波

発生器 $v_p(t)$ の立ち上がり部で、バイナリ形式で記憶された。 V_{top} と V_{bottom} 閾値に対するオフセット補償、周波数補償及び排他的論理和操作は FPG A 内で実施された。オフセット・周波数補償と排他的論理和操作の後、候補乱数が P C I インターフェースを介してコンピュータへアップロードされた。我々の F P G A ベースのハードウェアの最大データ記憶速度は 6 2 M b p s である。

【 0 0 6 8 】

〔 1 0 . 3 オフセット及び周波数の補償 〕

〔 9 . ランダムビットの発生 〕で説明される手順により、我々は v_1 の分布を調査した。その結果、 $v_p(t)$ の立ち上がり部で得られる v_1 の分布を図 1 9 に示す。

【 0 0 6 9 】

初期閾値を適切に決定できるように、数値ビット発生に類似して、上部と下部の分布が調査された。次に、 V_{top} と V_{bottom} の初期値は、夫々 4 7 0 m V と - 4 7 0 m V である上部と下部の分布の中央値として決定される一方、 V_{middle} は 0 m V と決定された。 v_1 のサンプリング周波数は $v_p(t)$ の周波数を F P G A 内のプリスケアラ値に分割することにより決定された。

【 0 0 7 0 】

プリスケアラ値の初期値を適切に決定するため、図 2 0 で示される v_1 の周波数スペクトルが観察された。図 2 0 に示すように、カオス信号 v_1 はノイズ状パワースペクトルを有する。カオス発振器の中心周波数は、7 . 2 3 4 K H z に設定される実線マークで表示される。パワースペクトルが平坦な領域である、1 . 5 5 K H z に設定される破線マーク迄は、カオス信号 v_1 は全周波数を均等量包含し、パワースペクトル密度はその最大値にある。従って、一般性を犠牲にせず、 $v_1(t)$ と $v_1(t+t_0)$ は全 $t_0 = 0$ に対して相関なしと考えられ、 v_1 はランダムノイズソースとして 1 . 5 5 K H z 迄サンプリングすることができる。最後に、プリスケアラの初期値は 3 と決定される一方、 $v_p(t)$ の周波数は 4 . 6 5 K H z であった。

【 0 0 7 1 】

V_{top} と V_{bottom} 閾値のオフセット補償は、 S_{top} と S_{bottom} バイナリ列に対する F I P S 1 4 0 2 テスト一式のモノビットテストを実施することにより実現された。各列に対して、2 0 , 0 0 0 ビット長のビット列が確保され、もし 0 の数 > 1 0 , 2 7 5 ならば、対応する閾値は減少し、もし 0 の数 < 9 , 7 2 5 ならば対応する閾値は増加した。

【 0 0 7 2 】

周波数補償ループは、 S_{xor} バイナリ列に、F I P S 1 4 0 2 テスト一式のランテストを実施することにより実現された。ビット列で確保された 2 0 , 0 0 0 ビット長の 3 S_{xor} ビット列がランテストに合格しなかったならば、これは v_1 のオーバサンプリングを意味し、次に、 v_1 のサンプリング周波数をプリスケアラ値を増加させることにより低下させた。その初期値が 3 と決定されたプリスケアラ値は 4 で安定した。必要ならば、サンプリング周波数は P C I インターフェースを介して外部から増加させることができる。閾値の初期値は適切に調節されず、2 0 , 0 0 0 ビット長のビット列の平均値は、補償により 1 / 2 に到達し安定した事実にも拘らず、 V_{bottom} に対する 1 つに類似の V_{top} に対するオフセット補償の効果を図 2 1 に示す。

【 0 0 7 3 】

〔 1 0 . 4 テスト結果 〕

プリスケアラと閾値が安定した後、2 2 3 M ビット長のビット列が確保され、全 N I S T テスト一式を受けた。この結果、ビット列 S_{xor} は、フォンノイマン処理なしに、全 N I S T 乱数テスト一式のテストをパスすることを、我々は実験的に証明している。P 値の均一性及び領域 R N G 回路の通過列の比率に対する結果を 2 表に示し、ここでは P 値 (0 P 値 1) は、完全な R N G が任意列よりランダム性の少ない列を生成する確率を予測する実数である。2 2 3 × 1 M ビットのサンプルに対して、変形ランダム回遊検定を除いて、各統計的テストサイズに対する最小通過速度は、約 0 . 9 7 0 0 1 1 であることが報告

されている。

【0074】

カオス発振器の中心周波数が7.234 KHzである場合、 v_1 を分布に応じて2つの領域に分割するので、 S_{xor} のスループットデータ速度は事実上(4.65 KHz / 4.2) 581 bps (プリスケアラ値は4)になる。 S_{xor} のスループットデータ速度を、 $n_{new} = R_{new} C_{new}$ で、 $f_{xor} = 581 / n_{new} = 0.012782 / n_{new}$ と一般化することができる。[非特許文献22]で、 $R_{new} = 28.5 K$ 、 $C_{new} = 15 pF$ で、ダブルスクロールシステムのチップの実現が提示され、これが $f = 1/2 n_{new} = 500 KHz$ での作動中心周波数となる。[非特許文献22]の回路が比較的遅い1.2 uCMOSプロセス上で実現されたことを考慮して、この回路は10 MHz x 2で今日のプロセス上で組み立てることができ、Mbpsにより近いスループットを発生させることができることを、我々は推論することができる。しかし、非常に高い周波数で作動するカオス回路が文献で報告されていることに注目すべきである。例えば、5.3 GHzで作動するカオス回路のケイデンス・ミレーション結果が、[非特許文献18]に提示される。

【表2】

統計的テスト	S_{xor}	
	P-値	比率
周波数	0.084879	0.9955
ブロック周波数	0.020612	0.9821
累積和	0.186566	0.9955
ラン	0.392456	0.9776
長期ラン	0.613470	0.9821
ランク	0.298151	0.9865
FFT	0.231847	0.9865
非周期テンプレート	0.716974	1.0000
重複テンプレート	0.053938	0.9776
ユニバーサル	0.941144	0.9955
エイペン	0.449956	0.9821
ランダム回遊検定	0.725540	1.0000
変形ランダム回遊検定	0.901761	1.0000
シリアル	0.744459	0.9955
線形複雑度	0.797289	0.9865

領域 RNG に対する NIST テスト一式的結果

【0075】

我々の領域 RNG を [非特許文献15] に示す先の1つと比較して、同一カオス発振器に対して、[非特許文献15] に示す RNG 法のスループットデータ速度は385 Bpsであることを、我々は実験的に証明している。更に、[非特許文献15] に示す RNG 法から得られるビット列は、フォンノイマン処理のみで、ダイハード (Diehard) の全テスト一식을パスすることができる。

【0076】

この結果、提案の設計、自律カオス発振器に基づく補償 TRNG、及びダブルスクロールアトラクタは、改良された設計思想であり、ここでは出力列の統計的品質を最大限に向上させ、及びスループットを強化する目的で、外部干渉、パラメータ変動とアタックに強固にするため、オフセットと周波数の補償ループが付加される。

【 0 0 7 7 】

〔 1 1 . ダブルスクロールアトラクタに基づく真正乱数発生器 〕

提案の TRNG で、我々は、カオスシステムのポアンカレ断面からランダムデータを得、提案の乱数発生器から発生したビット列が FIPS 140-2 テスト一式の4つの基本的乱数テストをパスすることを、数値的に証明している。更に、提案の回路から得られるバイナリデータが NIST 全乱数テスト一式のテストをパスすることを実験的にも証明している。

【 0 0 7 8 】

〔 1 2 . ダブルスクロールアトラクタ 〕

RNG のコアとして使用されるダブルスクロールアトラクタは、数式 (15) で表現される [非特許文献 2 2] に示す簡単なモデルから得られる。非線型が連続非線型で置換される場合、システムはチュア (Chua) の発振器に “ 質的に類似 ” であることに注目すべきである。

$$\begin{aligned} \dot{x} &= y \\ \dot{y} &= z \\ \dot{z} &= -ax - ay - az + \text{sgn}(x) \end{aligned} \quad (15)$$

【 0 0 7 9 】

(15) の数式は異なるパラメータセットに対してカオスを発生させる。例えば、図 2 2 に示すカオスアトラクタは、適応ステップサイズで 4 次ルンゲクッタ (Runge Kutta) アルゴリズムを使用して、 $a = 0.666$ であるシステムの数値解析から得られる。

【 0 0 8 0 】

〔 1 3 . ランダムビットの発生 〕

連続時間カオスシステムからランダムバイナリデータを得るため、我々は任意のカオスシステム波形からの非可逆バイナリデータの発生に依存する興味深い技術を提示している。非可逆性は疑似乱数の発生にとってキーになる特性であることは注目すべきである。

【 0 0 8 1 】

カオスアトラクタからバイナリランダムビットを得るため、我々は数式 (15) で、システムの $z(t) = 0$ で定義されるポアンカレ断面を使用した。 $x - y$ 平面における二次元ポアンカレ断面は可逆であるが、状態変数の 1 つ、例えば x に対応する値のみを考慮することにより非可逆断面を得ることができる。

【 0 0 8 2 】

我々は、分布がランダム信号に似た適切な断面を決定するため、 $dx/dt > 0$ で、 $z(t) = z_0$ (z_0 は $z_{\min} \sim z_{\max}$ で変動) と定義されるポアンカレ断面の x 分布を最初に調査した。 x 値が z_0 の異なる値に対して、単一正規又は z^2 分布を有するポアンカレ断面を発見できなかったが、 x の分布が少なくとも 2 つの領域を有する様々なポアンカレ断面を決定した。カオスシステムに対して、 $z(t) = 0$ に対する上で定義されるポアンカレ断面の状態変数 x の値、及びその分布を、夫々図 2 3 と図 2 4 に示す。

【 0 0 8 3 】

2 つの領域を有する x の分布は、領域閾値に対して、領域 x 値からランダムバイナリデータを発生させることを我々に示唆する。この方向を追求して、我々は数式 (16) によりポアンカレ断面からバイナリデータ $S_{(top)_i}$ と $S_{(bottom)_i}$ を発生させている。

$$S_{(top)_i} = \text{sgn}(x_i - q_{top}) \quad x_i > q_{middle} \text{ の場合} \quad (16)$$

$$S_{(bottom)_i} = \text{sgn}(x_i - q_{bottom}) \quad x_i < q_{middle} \text{ の場合}$$

ここで $\text{sgn}(\cdot)$ は符号関数であり、 x_i はポアンカレ断面での x の値であり、 q_{top} と q_{bottom} は、夫々上部と下部の分布に対する閾値であり、及び q_{middle}

は分布間の境界である。閾値を適切に選択できるように、我々は図 2 4 に示すような上部と下部の分布を調査し、次に q_{top} と q_{bottom} は、 q_{middle} が 0 と決定される場合、夫々 0.8158 と 1.0169 である上部と下部の分布の中央値として決定された。

【0084】

こうして得られるバイナリ列の発生は、この境界値に対して、 x の分布密度は最小であるため、 q_{middle} 値にはそれほど依存しない。しかし、閾値 (q_{top} 、 q_{bottom}) に対する x の分布密度は最大であり、そのため得られるバイナリ列は ビットの偏りが生じる。この列の未知の ビットの偏り を除去するため、有名なフォンノイマンのスキュー除去技術が利用できる。この技術は、ビット 1 対 0 1 を出力 0 へ、1 0 を出力 1 に変換し、ビット対 0 0 と 1 1 を捨てることから構成される。しかし、この技術は 4 ビットから約 1 ビットを発生させるため、スループットを減少させる。

【0085】

ビットの偏り を除去するため、スループットを減少させないように、ノイマン処理の代わり、

別の方法 \otimes (排他的論理和) 操作が利用された。排他的論理和法の潜在的な問題は、

入力ビット間の僅かな相関が、かなりの ビットの偏り を出力へ付加することである。32, 000 ビット長の発生バイナリ列 S_{top} と S_{bottom} の相関係数は、約 0.00087 と計算され、発生ビット列は独立であると決定される。この結果により、我々は示された数式 (17) を利用することにより新バイナリデータ $S_{(xor)_i}$ を発生させている。

$$S_{(xor)_i} = S_{(top)_i} \otimes S_{(bottom)_i} \quad (17)$$

【0086】

こうして得られるバイナリ列 S_{xor} の平均値 は、表示の数式 (18) により計算することができる：

$$\phi = \frac{1}{2} - 2 \left(\mu - \frac{1}{2} \right) \left(\nu - \frac{1}{2} \right) \quad (18)$$

ここで、 S_{top} の平均値は μ で、 S_{bottom} の平均値は ν である。このように、もし μ と ν が $1/2$ に近ければ、 ϕ は $1/2$ に非常に近い。この結果、数式 (17) で示される手順により、任意の適切な閾値に対して得られる、ビット列 S_{xor} は、フォンノイマン処理なしに FIPS 140-2 テスト一式のテストをパスすることを、我々は数値的に証明している。上記手順による乱数発生を、領域 RNG と称した。

【0087】

[14. RNG のハードウェア実現]

適切な組み立て施設がないため、我々は回路の実現可能性を示すため、ディスクリート部品 を使用して、提案の回路を構築することを選択している。

【0088】

回路は ± 5 V 電源でバイアスされた。ダブルスクロールアトラクタを実現する回路図を図 2 5 に示す。AD844 は高速オペアンプとして使用され、LM211 電圧コンパレータは必要な非線型を実現するために使用される。受動素子値は：

$R_1 = R_2 = a R_3 = R = 10 \text{ k}$ 、 $a = 0.666$ に対して $R_3 = 15 \text{ k}$ 、 $C_{17} = C_{18} = C_{19} = C = 2.2 \text{ nF}$ 、及び $R_K = 100 \text{ k}$ である。

【0089】

従って、時定数 ($= RC$) に対応するカオス発振器の主作動周波数： $f = 1/2$ は、回路が寄生容量に影響されないように、7.234 KHz と低い周波数値に調節された。観察されるアトラクタを図 2 6 に示す。

【0090】

〔 14 . 1 領域 R N G 〕

領域 R N G で、非可逆写像を得るため、ポアンカレ断面の x_1 変数のみが使用された。変数 x_1 に対応する電圧 v_1 は、〔 13 . ランダムビットの発生 〕で説明される手順により、バイナリ列へ変換された。この手順を実施するため、図 27 に示す回路が使用された。この回路で、コンパレータは L M 2 1 1 チップが実装され、電圧レベル V_{top} 、 V_{middle} 及び V_{bottom} は、夫々数式 (16) の閾値を実現するために使用された。実施において、数式 (16) と (17) は以下のように変換される：

$$S_{(top)i} = \text{sgn}(v_{1i} - V_{top}) \quad v_{1i} > V_{middle} \text{ の場合}$$

$$S_{(bottom)i} = \text{sgn}(v_{1i} - V_{bottom}) \quad v_{1i} < V_{middle} \text{ の場合 (19)}$$

$$S_{(xor)i} = S_{(top)i} \otimes S_{(bottom)i}$$

【 0091 】

P C I インターフェースを有する F P G A ベースのハードウェアはバイナリデータをコンピュータへアップロードするように設計された。 $dz/dt > 0$ で、 $z(t) = 0$ と定義されるポアンカレ断面における x 値を得るため、変数 z に対応する電圧 v_3 を、このコンパレータの立ち上がり部で 0 V と比較し、他のコンパレータの出力ビット列をサンプリングし、バイナリ形式で記憶した。 S_{xor} 列に対する排他的論理和操作を F P G A 内で実施し、排他的論理和操作の後、候補乱数を、P C インターフェースを介してコンピュータへアップロードした。ハードウェアに基づく我々の F P G A の最大データ記憶速度は 62 Mbps である

【 0092 】

〔 13 . ランダムビットの発生 〕で説明する手順により、我々は v_1 の分布を調査した。この結果、 $dv_3/dt > 0$ で、 $v_3(t) = 0$ で得られる v_1 の分布を示すオシロスコープスナップ写真を図 28 に図示する。

【 0093 】

閾値を適切に決定できるように、数値ビット発生に類似して、我々は上部と下部の分布を調査した。次に、 V_{middle} を 0 mV と決定し、 V_{top} と V_{bottom} は、夫々 524 mV と -417 V である上部と下部の分布の中央値として決定された。

【 0094 】

次に、105 M バイト長の S_{xor} ビット列は任意の適切な閾値に対して、領域 R N G 回路から確保された。得られたビットは全 N I S T テスト一式を受け、ラン、長期ラン & エイベン (Runs、Longest Run and Apen) テストに合格しなかった。これは v_1 のオーバーサンプリングを我々に示した。次に、結果を改善するため、我々は F P G A 内にカウンタを実装することにより第 2 列のビットを得た。 v_1 コンパレータの出力ビット列は v_3 コンパレータの第 2 立ち上がり部でサンプリングされる。

【 0095 】

この結果、第 2 立ち上がり部上で発生するビット列 S_{xor} は ± 2 mV の許容範囲で任意の適切な閾値に対して、フォンノイマン処理なしに、全 N I S T 乱数テスト一式のテストをパスすることを、我々は実験的に証明している。

【 0096 】

領域 R N G 回路の通過比率に対応するテスト結果を表 3 に示す。カオス発振器の主周波数が 7.234 KHz である場合、第 2 立ち上がり部上に発生する S_{xor} のスループットデータ速度は、事実上 1,820 bps になる。 S_{xor} のスループットデータ速度は：
 $f_{xor} = 1,820 / n_{ew} = 0.04004 / n_{ew}$ ($n_{ew} = R_{new} C_{new}$) として一般化できる。 [非特許文献 22] において、 $f = 1/2$ $n_{ew} = 500$ KHz での作動中心周波数で、ダブルスクロールシステムのチップの実現が提示されている。 [非特許文献 22] における回路は、比較的遅い 1.2 μ C M O S プロセス上で実現されたことを考慮して、回路は 20 M H z で今日のプロセス上で容易に組み立てるこ

とができ、数 Mbps オーダのスループットを発生することができる。しかし、非常に高い周波数で作動するカオス回路が文献に報告されていることは注目すべきである。例えば、5.3 GHz で作動するカオス回路のガデンツェシミュレーション結果を [非特許文献 18] に提示する。

【 0097 】

領域 RNG 設計を [非特許文献 15] に示す先の 1 つと比較すると、[非特許文献 15] で示す RNG 法のスループットデータ速度は、正規化された 100,000 ユニット時間に対して 1,634 ビットであり、一方領域列 $S_{x \oplus r}$ のスループットデータ速度は正規化された 100,000 ユニット時間に対して 7,719 ビットであった。更に、[非特許文献 15] に示される RNG 法から得られるビット列は、フォンノイマン処理のみで、ダイハートの全テスト式をパスすることができ、<http://www.esat.kuleuven.ac.be/mey/Ds2RbG/Ds2RbG.html> で示されるサンプルビット列は全 NIST テスト式のブロック周波数、ラン & エイペン (Block freq、Runs & Apen) テストに合格していない。

【表 3】

統計的テスト	$S_{x \oplus r}$ ビット列
最低通過速度	0.9807
周波数	0.9819
ブロック周波数	0.9819
累積和	0.9833
ラン	0.9924
長期ラン	0.9838
ランク	0.9914
FFT	1.0000
非周期テンプレート	0.9844
重複テンプレート	0.9838
ユニバーサル	1.0000
エイペン	0.9885
ランダム回遊検定	1.0000
変形ランダム回遊検定	1.0000
シリアル	0.9890
線形複雑度	0.9828

領域 RNG に対する NIST テスト式の結果

【 0098 】

結論として、カオス発振器の主周波数が、フォンノイマン処理なしで、7.234 KHz の場合、領域列 $x \oplus r$ 出力のスループットデータ速度は 1,820 bps である。例えば 40 MHz の主周波数の連続時間カオス発振器は、IC 内の提案の RNG のコアとして使用されることを考慮して、領域 RNG のスループットデータ速度はおそらく 10 Mbps 迄増加するだろう。結論として、連続時間カオスの使用は、後処理なしに、非常に速く、かつ一定のデータ速度で乱数を発生させることにおいて非常に有望であることを、我々は推論することができる。

【 0099 】

[15 . 連続時間カオスに基づく真正乱数発生器]

RNG の実現における離散時間カオス写像の使用は、しばらくの間有名であった事実にも関わらず、連続時間カオス発振器は TRNG の実現にも使用できることが示されたのは、つい最近のことである。この方向を追求して、我々は提案のカオス発振器の RNG コアとしての有効性を調査した。

【 0100 】

多くのカオス発振器は文献に存在するが、低消費電力、高周波数作動、低電圧レベルでの作動能力などの高性能IC設計問題に関するものは僅かしか設計されていない。この作業で我々は、高性能IC実現に適した簡単な自律カオス発振器を提示する。

【0101】

最初に、我々は提案のカオスシステムの一次元ストロボスコープ式ポアンカレ写像からランダムデータを得、写像を分布に応じて領域へ分割する場合、提案の回路の周りに構築されるRNGにより発生するビット列は、FIPS 140-2テスト一式の4つの基本的乱数テストをパスすることを数値的に証明している。更に、カオス回路から得られるバイナリデータはNIST全乱数テスト一式のテストをパスすることを、我々は実験的にも証明している。

【0102】

〔16. 提案の発振器〕

提案のバイポーラカオス発振器は図29に提示される。バイポーラトランジスタとアース間に現れる寄生容量はCpで表示されると仮定して、回路のルーチン分析により以下の状態方程式が生ずる：

$$\begin{aligned} C \dot{v}_1 &= -i_2 \\ L i_2 &= (v_1 - v_2) \end{aligned} \quad (20)$$

$$C_p \dot{v}_2 = i_2 - \left(\frac{1}{R} + \frac{1}{R_p} \right) v_2 + \frac{2}{R_p} V_p \operatorname{sgn}(\sin \Omega t) + I_b \tanh(v_1/2$$

$V_T)$

ここで、 $i_3 = i_R - i_L$ で、 $V_p(t)$ は $\operatorname{sgn}(\sin t)$ と定義される外部の周期的パルス列であり、 V_T はサーマル電圧($V_T = kT/q$)で、これは室温では25.8mVに等しい。

【0103】

以下の正規化された量を使用して：

$$\begin{aligned} R_b &= \sqrt{LC}, \quad x = v_1/V_s, \quad y = i_2 R_b/V_s, \quad z = v_2/V_s, \quad c_0 = I_b R_b/V_s, \\ \alpha &= R_b/R_p, \quad \beta = R_b/R, \quad \omega = \Omega \sqrt{LC} \text{ で } V_p = 0.5 V_s = V_T, \end{aligned}$$

及び $t_n = t/RC$ とし、ここで、 V_s は任意のスケール電圧であり、数式(20)のシステム方程式は以下のように変換される：

$$\begin{aligned} \dot{x} &= -y \\ \dot{y} &= x - z \\ \dot{z} &= y - (\alpha + \beta)z + \operatorname{sgn}(\sin t) + c_0 \tanh(x) \end{aligned} \quad (21)$$

【0104】

(21)の数式は異なるパラメータセットに対して、カオスを発生させる。例えば、図30に示すカオスアトラクタは、4次ルンゲクッタアルゴリズムを適応ステップサイズで使用して $c_0 = 25$ 、 $\alpha = 4$ 、 $\beta = 12$ 、 $\omega = 0.27$ 、 $\omega = 0.3$ で、システムの数値解析から得られる。

【0105】

提案のCMOSカオス発振器は図31に提示される。 T_3 、 T_4 と T_5 、 T_6 のトランジスタ対を使用して、簡単な電流ミラーを実装し、ここでミラーの電流比はKで表示される。

。

T_1 、 T_2 トランジスタ対のゲートとアース間に現れる依存容量はCpで表示され、回路のルーチン解析は以下の数式(22)を生ずる：

$$\begin{aligned}
 C\dot{v}_1 &= -i_2 \\
 L\dot{i}_2 &= (v_1 - v_2) \\
 C_p\dot{v}_2 &= i_2 - \left(\frac{1}{R_p} + \frac{1}{R_p}\right)v_2 + \frac{2}{R_p}V_p \operatorname{sgn}(\sin\Omega t) \\
 &+ K \begin{cases} I_0 & \text{if } V_{G1} - V_{G2} \geq \sqrt{2}V_{sat} \\ g_m(V_{G1} - V_{G2})\sqrt{1 - \left(\frac{V_{G1} - V_{G2}}{2V_{sat}}\right)^2} & \text{if } \sqrt{2}V_{sat} > V_{G1} - V_{G2} \geq -\sqrt{2}V_{sat} \\ -I_0 & \text{if } V_{G1} - V_{G2} < -\sqrt{2}V_{sat} \end{cases} \quad (22)
 \end{aligned}$$

ここで、 $i_2 = i_R - i_L$ 、 $v_o(t) = s \operatorname{sgn}(\sin\Omega t)$ 、 $g_m = \sqrt{\mu_n C_{ox} I_0 W/L}$

$V_{sat} = \sqrt{I_0 L/\mu_n C_{ox} W}$ 、及び W/L は $T_1 - T_2$ トランジスタ対の幅長さ比である。

【0106】

以下の正規化された量を使用して：

$$R_0 = \sqrt{L/C}, \quad x = V_{G1}/V_s, \quad y = i_2 R_0/V_s, \quad z = V_{G2}/V_s, \quad c_0 = 2I_0 R_0/V_s, \quad \alpha = R_0/R_p, \quad \beta = R_0/R, \quad b_0 = R_0 \beta V_s/2, \quad \omega = \Omega \sqrt{L/C},$$

$V_p = 0.5 V_s$ 、 $t_n = t/RC$ として、ここで V_s は任意スケール電圧であり、数式(22)のシステムの方程式は次のように変換される：

$$\begin{aligned}
 \dot{x} &= -y \\
 \dot{y} &= x - z \\
 c_0 \dot{z} &= y - (\alpha + \beta)z + c_0 \operatorname{sgn}(\sin\omega t) + K \begin{cases} 0.5c_0 & \text{if } x \geq \sqrt{\frac{c_0}{2b_0}} \\ b_0 x \sqrt{\frac{c_0}{b_0}} - x^2 & \text{if } \sqrt{\frac{c_0}{2b_0}} > x \geq -\sqrt{\frac{c_0}{2b_0}} \\ -0.5c_0 & \text{if } x < -\sqrt{\frac{c_0}{2b_0}} \end{cases} \quad (23)
 \end{aligned}$$

【0107】

(23)の数式は異なるパラメータセットに対して、カオスを発生させる。例えば、図32に示すカオスアトラクタは、4次元ルンゲクッタアルゴリズムを適応ステップサイズで使用して $c_0 = 1.5$ 、 $b_0 = 2.67$ 、 $\alpha = 3.38$ 、 $\beta = 0.27$ 、 $\omega = 0.33$ 、 $b_0 = 0.9$ 、 $\omega = 0.1$ で、システムの数値解析から得られる。

【0108】

提案のカオス発振器は既存の発振器に対して、いくらかの考慮できる利点を提供する。両回路共、その高いIC性能により、最も広く使用される基本的アナログ構築ブロックである必要とする非線型を実現するため、差動対を利用する。回路に採用される抵抗器は非常に小さい値で、そのためそれらはIC上で効果的に実現できる。更に、提案のカオス発振器はバランスしている；従って、それらは、よりよい電源電圧変動除去とノイズ耐性を提供する。最後に、回路を駆動するために使用される外部ソースは周期的なパルス列で、これはチップ上で既に利用できるクロック信号を使用して正確に、かつ容易に実現できる。

【0109】

〔17. カオスの発生機構〕

メルニコフ(Melnikov)条件は、ハミルトンに近い強制平面拡散システムにおける馬蹄形の存在を示すために使用できることが知られている。スモールバークホフ(Smale-Birkhoff)定理によると、

$$\dot{x} = f(x) + \mu g(x, t)$$

の形の任意の平面摂動非線型システムに対して、もし以下の条件が満足されれば、(t と g は平滑関数で、 g は T の周期で時間周期である)：

1. $\mu = 0$ に対して、システムはハミルトンでサドル型臨界点を通過するホモクリニック起動を有する。
2. $\mu = 0$ に対して、システムは $(0) / 0$ でホモクリニック軌道の内部で周期 T の周期的軌道 (t) の1つのパラメータファミリを有する。
3. $t_0 \in [0, T]$ に対して、メルニコフ関数

$$M(t_0) = \int_{-\infty}^{+\infty} f^0(\tau) \wedge g^0(\tau + t_0) d\tau$$

は単純なゼロ点を有する。次に、システムはカオス運動と馬蹄形を有する。

【0110】

$= 0$ (寄生容量は無視する) に対して、数式(21)のシステムは以下のように記述できる:

$$\begin{pmatrix} \dot{x} \\ \dot{y} \end{pmatrix} = \begin{pmatrix} -y \\ x - \alpha \tanh x \end{pmatrix} + \mu \begin{pmatrix} 0 \\ -y - \alpha x_p(t) \end{pmatrix} \quad (24)$$

ここで、 $x_p(t) = \text{sgn}(\sin(t))$ 、 $\alpha = c_0 / (a + 1)$ 、及び $\mu = 1 / (a + 1)$ である。この場合、 $\mu = 0$ に対して得られる非摂動システムは、 $a > 1$ に対して原点にサドル型臨界点を有することは容易に証明できる。又、非摂動システムはハミルトンであり、臨界点を通過するホモクリニック軌道を有する。非平滑関数 $x_p(t) = \text{sgn}(\sin(t))$ を、その平滑近似 $x_p(t) = \tanh(10 \sin(t))$ と置換した後、我々は数式(25)で示されるメルニコフ関数を図33の右上隅に示す数式(24)のホモクリニック軌道上で、数値的に計算している:

$$M(t_0) = \int_{-\infty}^{+\infty} -y^0(y^0 + \alpha x_p(t + t_0)) d\tau \quad (25)$$

図33に示すように、メルニコフ関数は $t_0 \in [0, T]$ に対して単純なゼロ点を有し、数式(24)のシステムはカオス運動と馬蹄型を有する。システムの数値解析は、システムがノンゼロで小さい値に対してカオスに留まることを示す。例えば、システムの最大リアプノフ指数は $\lambda = 0.27$ に対して 0.9 となる。

【0111】

〔18. ランダムビットの発生〕

自律カオスシステムからランダムバイナリデータを得るため、任意のカオスシステム波形から非可逆バイナリデータを発生させることに依存する、興味ある技術が提案されている。非可逆性はPRNG発生のキーになる特性であることは注目すべきである。

【0112】

提案のカオスアトラクタからバイナリランダムビットを得るため、我々は数式(21)と(23)のカオスシステムのストロボスコープポアンカレ写像を使用した。 $x - y$ 平面的二次元ポアンカレ断面は可逆であるが、状態変数の1つ、例えば x に対応する値のみを考慮することにより、非可逆写像を得ることができる。

【0113】

我々は、分布がランダム信号に似た適切な写像を決定するため、外部の周期的パルス信号の1周期に沿ったポアンカレ写像の x 値分布を最初に調査した。我々は、 x 値が単一正規又は χ^2 分布を有する写像を発見できなかったが、 x 分布が少なくとも2つの領域を有する適切なポアンカレ断面を決定した。バイポーラシステムに対して、 $t \bmod 2 = 0$ 、 30 に対するポアンカレ写像、及びこれに対応する分布を、夫々図34と35に示す。バイポーラシステムに類似して、 $t \bmod 2 = 0$ 、 55 に対するポアンカレ写像、及びそれに対応する分布をCMOSシステムに対して夫々図36と37に示す。

【0114】

2つの領域を有する x の分布は、領域閾値に対して、領域 x 値からランダムバイナリデー

タを発生させることを我々に示唆する。この方向を追求して、我々は数式(26)によりポアンカレ断面からバイナリデータ $S_{(top)i}$ と $S_{(bottom)i}$ を発生させている。

$$S_{(top)i} = \text{sgn}(x_i - q_{top}) \quad x_i > q_{middle} \text{ の場合} \quad (26)$$

$S_{(bottom)i} = \text{sgn}(x_i - q_{bottom}) \quad x_i < q_{middle}$ の場合
ここで $\text{sgn}(\cdot)$ は符号関数であり、 x_i はポアンカレ断面での x の値であり、 q_{top} と q_{bottom} は、夫々上部と下部の分布に対する閾値であり、及び q_{middle} は分布間の境界である。閾値を適切に選択できるように、我々は図35と図37に示すような上部と下部の分布を調査し、次に q_{top} と q_{bottom} は、 q_{middle} が -1.394 と決定される場合、夫々 -0.593 と 2.183 である上部と下部の分布の中央値として決定された。バイポーラシステムと同様に、CMOSシステムに対して、 q_{top} と q_{bottom} は q_{middle} が -0.610 として決定される場合、夫々 0.549 と -1.576 である上部と下部の分布の中央値として決定された。

【0115】

こうして得られるバイナリ列の発生は、 q_{middle} 値に対して、 x の分布密度は最小であるため、これらの境界値にはそれほど依存しない。しかし、閾値 (q_{top} 、 q_{bottom}) に対する x の分布密度は最大であり、そのため得られるバイナリ列はビットの偏りが生じる。この列の未知のビットの偏りを除去するため、有名なフォンノイマンのスキュー除去技術が利用できる。この技術は、ビット1対01を出力0へ、10を出力1に変換し、ビット対00と11を捨てることから構成される。

【0116】

上記手順を使用して、240, 000長のビット列 (S_{top} 、 S_{bottom}) が、バイポーラとCMOSシステムの両方に対して得られ、FIPS 140-2テスト一式の4つのテスト(モノビット、ポーカ、ラン及び長期ラン)を受けている。ビット列は、許容範囲 ± 0.03 で任意の閾値に対して、これらのテストをパスすることを、我々は証明している。

【0117】

バイアスを除去するため、ノイマン処理の代わりに、別の方法 \otimes (排他的論理和)操作が

利用された。排他的論理和法の潜在的な問題は、入力ビット間の僅かな相関が、かなりのビットの偏りを出力へ付加することである。32, 000ビット長の発生バイナリ列 S_{top} と S_{bottom} の相関係数は、約 0.00011 と計算され、発生ビット列は独立であると決定される。この結果により、我々は示された数式(27)を利用することにより新バイナリデータ $S_{(xor)i}$ を発生させている。

$$S_{(xor)i} = S_{(top)i} \otimes S_{(bottom)i} \quad (27)$$

【0118】

こうして得られるバイナリ列 S_{xor} の平均値は、表示の数式(28)により計算することができる：

$$\phi = \frac{1}{2} - 2 \left(\mu - \frac{1}{2} \right) \left(\nu - \frac{1}{2} \right) \quad (28)$$

ここで、 S_{top} の平均値は μ で、 S_{bottom} の平均値は ν である。このように、もし μ と ν が $1/2$ に近ければ、 ϕ は $1/2$ に非常に近くなる。この結果、バイポーラとCMOSの両方に対して、数式(17)で示される手順により、任意の適切な閾値に対して得られる、ビット列 S_{xor} は、フォンノイマン処理なしにFIPS 140-2テスト一式のテストをパスすることを、我々は数値的に証明している。上記手順による乱数 (S

t_{op} 、 S_{bottom} 、 S_{xor}) 発生を、領域 RNG と称した。

【0119】

〔19．実験的証明〕

適切な組み立て施設がないため、我々は回路の実現可能性を示すため、ディスクリート部品を使用して、提案のカオス発振器を構築することを選択している。バイポーラとCMOS回路は両方共、単一の5V電源でバイアスされ、外部信号 $v_p(t)$ は矩形波発生器により発生させた。

【0120】

バイポーラ発振器の受動素子値は： $L = 10\text{ mH}$ 、 $C = 10\text{ nF}$ 、 $R = 180$ 、 $R_p = 120$ 、及び $I_0 = 1.2\text{ mA}$ である。図29で、単一電流ミラーを使用して実現された、バイポーラトランジスタと I_0 で表示される電流ソースは、CA3046とCA3096 NPNと、PNPトランジスタアレーを実装した。 $v_p(t)$ の振幅は26mVであった。提案のバイポーラ回路は、 $v_p(t)$ の以下の周波数(5.95KHz、6.23KHz、7.12KHz、13.03KHz、14.48KHz、14.91KHz、17.07KHz、17.23KHz、18.08KHz)に対して、カオス運動を有することを、我々は実験的に証明している。

【0121】

CMOS発振器の受動素子値は： $L = 10\text{ mH}$ 、 $C = 10\text{ nF}$ 、 $R = 340$ 、 $R_p = 430$ 、及び $I_0 = 0.5\text{ mA}$ であった。図31で、単一電流ミラーを使用して実現された、CMOSTランジスタと I_0 で表示される電流ソースはLM4007CMOSTランジスタアレーを実装した。 $v_p(t)$ の振幅は383mVであった。提案のCMOS回路は $v_p(t)$ の以下の周波数値(5.95KHz、10KHz、11.1KHz、12.6KHz)に対してカオス運動を有することを、我々は実験的に証明している。

【0122】

バイポーラとCMOS発振器の両方に対して、 $v_p(t)$ の周波数は回路が寄生容量に影響されないように、5.95KHzと低い周波数値に調節した。観察されるアトラクタを、夫々バイポーラとCMOSに対して図38と39に示す。

【0123】

〔20．RNGのハードウェア実現〕

我々は提案のカオス発振器のストロボスコープポアンカレ写像から前記2つの領域においてランダムビットを発生させている。

【0124】

〔20．1領域RNG〕

領域RNGで、非可逆写像を得るため、ポアンカレ断面の x_1 変数のみを使用された。変数 x_1 に対応する電圧 v_1 は、〔18．ランダムビットの発生〕で説明される手順により、バイナリ列へ変換された。この手順を実施するため、図40に示す回路が使用された。この回路で、コンパレータはLM311チップが実装され、電圧レベル V_{top} 、 V_{middle} 及び V_{bottom} は、夫々数式(26)の閾値を実現するために使用された。実施において、数式(26)と(27)は以下のように変換される：

$$S_{(top)i} = \text{sgn}(v_{1i} - V_{top}) \quad v_{1i} > V_{middle} \text{ の場合}$$

$$S_{(bottom)i} = \text{sgn}(v_{1i} - V_{bottom}) \quad v_{1i} < V_{middle}$$

の場合(29)

$$S_{(xor)i} = S_{(top)i} \otimes S_{(bottom)i}$$

【0125】

PCIインターフェースを有するFPGAベースのハードウェアは、バイナリデータをコンピュータへアップロードするように設計された。外部の周期的パルス列 $v_p(t)$ の期間内の調節時刻に、コンパレータの出力ビット列はサンプリングされ、バイナリ形式で記憶された。 S_{top} と S_{bottom} 列に対するフォンノイマン処理、及び S_{xor} 列に

対する（排他的論理和）操作も F P G A 内で実施された。フォンノイマン処理と（排他的論理和）操作の後、候補乱数は P C I インターフェースを介してコンピュータへアップロードされた。我々の F P G A ベースのハードウェアの最大データ記憶速度は 6 2 M b p s である。

【 0 1 2 6 】

〔 1 8 . ランダムビットの発生 〕で説明される手順によると、我々は $v_p(t)$ の 1 つの期間に沿った v_1 の分布を調査した。この結果、バイポーラ回路に対して、 $v_p(t)$ の立ち上がり部 4 6 $\mu s e c$ 後に得られる v_1 の分布と、C M O S 回路に対して $v_p(t)$ の立ち上がり部 3 5 $\mu s e c$ 前に得られる v_1 の分布を、夫々図 4 1 と 4 2 に示す。

【 0 1 2 7 】

閾値を適切に決定できるように、数値ビット発生に類似して、我々は、バイポーラと C M O S 回路の上部と下部の分布を調査した。次にバイポーラ回路に対して、 V_{middle} を - 1 0 7 m V と決定し、 V_{top} と V_{bottom} は、夫々 1 0 3 m V と - 2 8 7 m V である上部と下部の分布の中央値と決定された。バイポーラ回路に類似して、C M O S 回路に対して、 V_{top} と V_{bottom} は、 V_{middle} は 5 6 0 m V と決定され、夫々 9 9 9 m V と - 2 1 7 m V である上部と下部の分布の中央値と決定された。

【 0 1 2 8 】

次に、2 G バイト長の S_{top} 、 S_{bottom} 及び S_{xor} は、任意の適切な閾値に対して、バイポーラと C M O S カオスの回路の両方から確保された。得られたビットは全 N I S T テスト一式を受けた。その結果、こうして得られるビット列 S_{top} と S_{bottom} は、フォンノイマン処理の後、全 N I S T テスト一式のテストをパスし、 S_{top} と S_{bottom} により発生されるビット列 S_{xor} は、フォンノイマン処理なしに、全 N I S T 乱数テスト一式のテストをパスすることを、我々は実験的に証明している。C M O S カオス回路の通過速度に対応するテスト結果を 4 表に示す。

【 0 1 2 9 】

上部と下部の分布は殆ど同一密度を有すると仮定して、 S_{top} と S_{bottom} のビット速度は外部の周期的パルス列の半分に等しい。〔 1 8 . ランダムビットの発生 〕で説明されるように、フォンノイマン処理は 4 ビットから約 1 ビットを発生させる。 $v_p(t)$ の周波数が 5 . 9 5 K H z である場合、 S_{top} と S_{bottom} のスループットデータ速度は $(5 . 9 5 K H z / 2 \cdot 4) 7 4 3 b p s$ へ減少し、 S_{xor} のスループットデータ速度は、事実上 $(5 . 9 5 K H z / 2) 2 , 9 7 5 b p s$ になる。この結果、I C 実現に適したバイポーラと C M O S の 2 つの新しい連続時間カオス発振器、及びこれらの発振器に基づく新規 T R N G が提示された。この章で提示される数値的及び実験的結果は、提案の回路の実現可能性を証明するだけでなく、高性能 I C T R N G のコアとしてのこれらの使用も促す。結論として、外部の周期的パルス信号の周波数が 5 . 9 5 K H z に調節される場合、領域列と X 又は出力のスループットデータ速度は、夫々フォンノイマン処理の後 7 4 3 b p s であり、フォンノイマン処理なしでは 2 , 9 7 5 b p s である。

【表 4】

統計的テスト	ビット列		
	S_{top}	S_{bottom}	S_{xor}
周波数	0.99 57	1.0000	0.988 1
ブロック周波数	0.98 29	0.9831	0.989 0
累積和	0.99 57	1.0000	0.988 5
ラン	0.95 73	0.9718	0.991 9
長期ラン	0.98 29	0.9831	0.984 7
ランク	0.99 15	0.9774	0.990 9
FFT	1.00 00	1.0000	0.999 5
非周期テンプレート	0.98 46	0.9845	0.985 2
重複テンプレート	0.99 15	0.9944	0.984 7
ユニバーサル	1.00 00	1.0000	1.000 0
エイペン	0.94 44	0.9322	0.984 0
ランダム回遊検定	0.99 25	0.9877	1.000 0
変形ランダム回遊検定	0.98 56	0.9869	1.000 0
シリアル	0.98 93	0.9915	0.989 7
レンペルジブ	1.00 00	1.0000	1.000 0
線形複雑度	1.00 00	0.9718	0.978 5

C M O S カオス発振器のみを使用した領域 R N G に対する N I S T
 テスト一式的結果

【誤訳訂正 3】

【訂正対象書類名】図面

【訂正対象項目名】図 6

【訂正方法】変更

【訂正の内容】

【 図 6 】

FIG-6

