

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl. ⁵ H01L 29/784	(11) 공개번호 특 1994-0020595
	(43) 공개일자 1994년 09월 16일
(21) 출원번호	특 1993-0030207
(22) 출원일자	1993년 12월 28일
(30) 우선권주장	023,547 1993년 02월 26일 미국(US)
(71) 출원인	아메리칸 텔리폰 앤드 텔레그라프 캄파니 글렌 이. 북스 미합중국, 뉴욕 10013-2412, 뉴욕, 애비뉴 오브 디 아메리카즈 32
(72) 발명자	케미 리네이 애버네시 미합중국, 뉴저지 07076, 스키치 플래인스, 컨트리 클럽 레인 294 제임스 로버트 로시안 미합중국, 펜실베니아 18018, 배들레헴, 아치 스트리트 326 스티븐 존 피아톤 미합중국, 뉴저지 07901, 씨미트, 유클리드 애비뉴 19 아파트 3 판렌 미합중국, 뉴저지 07059, 워런, 버크셔 드라이브 13
(74) 대리인	이병호, 최달용

심사청구 : 없음

(54) 미세-선 반도체 장치 제조방법

요약

본 발명에 있어서, 미세-선 반도체 장치는 반도체 기판의 표면에 레지스트의 층을 적용하는 단계와, 부의 기울기 측벽을 갖는 레지스트에 선을 개방하는 단계와, 부의 기울기 측벽을 포함하는 수평 및 수직 표면을 형성하는 재료의 층을 형상화(pattern)된 구조에 적용하므로서 개방된 선의 폭을 감소시키는 단계와; 마스크로 형성층의 돌출부분을 사용하는 형성층의 수평부분을 에칭하는 단계에 의해 제조된다. 상기 결과는 원래 폭으로부터 형성층 두께의 2배 이상 두께까지 감소된 폭을 갖는 반도체의 eh출된 선이다. 본 발명은 게이트 길이가 0.4 μ를 갖는 갈륨 비소 금속 반도체 전계 효과 트랜지스터(MESFET)의 제조에 의해 설명되었다. 0.1 μ만큼 작은 게이트 길이가 상기 기술을 사용하여 수행되었다.

대표도

도 1

명세서

[발명의 명칭]

미세-선 반도체 장치 제조방법

[도면의 간단한 설명]

제2도 내지 제5도는 제1도의 제조 방법에 있어서의 여러 단계에서의 작업편의 개략 단면도.

본 내용은 요부공개 건이므로 전문 내용을 수록하지 않았음.

(57) 청구의 범위

청구항 1

미세선 반도체 상지 제조방법에 있어서, 레지스트의 층을 반도체 기판에 적용하는 단계와, 하부 기판에 노출되도록 부의 프로파일 측벽을 가지는 상기 레지스트의 층에 제1선을 형성하는 단계와, 부의 측벽을 포함하는 기판의 영역 위에 재료의 형성층을 적용하는 단계와, 상기 반도체 기판을 상기 제1선보다 좁은 선 개방부에 노출되도록 하여 상기 형성층의 부분을 에칭하는 단계를 포함하는 것을 특징으로 하는 미세 선 반도체 장치 제조방법.

청구항 2

제1항에 있어서, 상기 형성층이 실리콘 질화물을 포함하는 것을 특징으로 하는 미세선 반도체 장치 제조 방법.

청구항 3

제1항에 있어서, 상기 협소한 선 개방부를 금속으로 채우는 단계를 더 포함하는 것을 특징으로 하는 미세선 반도체 장치 제조방법.

청구항 4

제2항에 있어서, 상기 형성층이 확장된 플라즈마 화학 증착에 의해 적용되는 것을 특징으로 하는 미세선 반도체 장치 제조방법.

청구항 5

전계 효과 반도체 장치 제조 방법에 있어서, 이격된 옴 접촉부를 가지는 반도체 기판을 제공하는 단계와, 상기 접촉부 사이의 영역 위에 레지스트 층을 적용하는 단계와, 하부 기판에 노출되도록 부의 프로파일 측벽을 갖는 레지스트의 층에 제1선을 형성하는 단계와, 부의 측벽을 포함하는 기판의 영역 위에 재료의 형성층을 적용하는 단계와, 반도체 기판을 상기 제1선보다 협소한 선 개방부에 노출되도록 상기 형성층의 부분을 에칭하는 단계와, 반도체와 쇼트키 접촉을 형성하도록 상기 협소한 선 개방부를 금속으로 채우는 단계를 포함하는 것을 특징으로 하는 전계 효과 반도체 장치 제조방법.

청구항 6

제5항에 있어서, 상기 반도체 기판이 갈륨 비소를 포함하며, 상기 형성층이 실리콘 질화물을 포함하는 것을 특징으로 하는 전계 효과 반도체 장치 제조방법.

청구항 7

제5항에 있어서, 과잉 금속을 제거하는 단계를 더 포함하는 것을 특징으로 하는 전계 효과 반도체 장치 제조방법.


청구항 8

제5항에 있어서, 상기 협소한 선 개방부가 1 μ 이하의 폭을 갖는 것을 특징으로 하는 전계 효과 반도체 장치 제조방법.


※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임

도면


도면1




도면2



도면3



도면4



도면5

