

(19) 대한민국특허청(KR)

(12) 공개특허공보(A)

(51) Int. Cl.⁶
H01L 21/027

(11) 공개번호 특2001-0003468
(43) 공개일자 2001년01월 15일

(21) 출원번호 10-1999-0023765
(22) 출원일자 1999년06월 23일
(71) 출원인 현대전자산업 주식회사 김영환
경기도 이천시 부발읍 아미리 산 136-1
(72) 발명자 박규동
경기도이천시부발읍아미리산148-1현대임대아파트108-508
권원택
경기도이천시대월면사동리현대아파트102-109
(74) 대리인 강성배

심사청구 : 없음

(54) 반도체 소자의 오버레이 측정패턴 형성방법

요약

본 발명은 전면식각 후 오버레이 정확도를 향상시킬 수 있는 반도체 소자의 오버레이 측정패턴 형성방법을 제공한다.

본 발명에 따라, 다이와 다이사이를 분할하는 스크라이브 라인을 구비한 반도체 기판을 제공하고, 반도체 기판 전면에 제 1 막을 형성한다. 그런 다음, 제 1 막 상에 스크라이브 라인 상의 제 1 막을 마스크하는 포토레지스트 패턴을 형성하고, 다이의 제 1 막을 전면식각한다. 그런 다음, 포토레지스트 패턴을 제거하여 스크라이브 라인 상의 제 1 막을 노출시켜 외부박스를 형성하고, 기판 전면에 제 2 막을 형성한 후, 외부박스 내의 제 2 막 상에 포토레지스트 패턴으로 이루어진 내부박스를 형성한다. 본 실시예에서, 제 1 막은 포토레지스트막이고, 제 2 막은 산화막이다.

대표도

도3c

명세서

도면의 간단한 설명

도 1a 내지 도 1e는 종래의 반도체 소자의 오버레이 측정패턴 형성방법을 설명하기 위한 단면도.

도 2는 종래의 반도체 소자의 오버레이 측정패턴을 나타낸 평면도.

도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 오버레이 측정패턴 형성방법을 설명하기 위한 단면도.

도 4는 본 발명의 실시예에 따른 반도체 소자의 오버레이 측정패턴을 나타낸 평면도.

(도면의 주요 부분에 대한 부호의 설명)

30 : 반도체 기판 31 : 산화막 패턴
32 : 폴리실리콘막 32A : 외부박스
33 : 산화막 34 : 내부박스

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 반도체 소자의 오버레이 측정패턴 형성방법에 관한 것으로, 특히 오버레이 정확도(overlay accuracy)를 향상시킬 수 있는 반도체 소자의 오버레이 측정패턴 형성방법에 관한 것이다.

오버레이 정확도란 디바이스의 프로세스 스텝의 진행시 전(前)스텝 및 현(現)스텝간의 정렬상태를 나타

내는 지수로서 마스크 제작시 발생하는 에러와 디바이스의 프로세스 및 시스템 에러에 의해 영향을 받는다. 이러한 오버레이 정확도를 측정하기 위하여, 다이(die) 사이를 분할하는 스크라이브 라인(scribe line) 내에 버니어(vernier)와 같은 오버레이 측정패턴을 형성한다. 일반적으로 오버레이 측정패턴은 전스텝에서 형성된 외부박스(12)와 현스텝에서 형성된 내부박스(14)로 이루어진다.

도 1a 내지 도 1e는 종래의 반도체 소자의 오버레이 측정패턴 형성방법을 설명하기 위한 단면도이다.

도 1a를 참조하면, 반도체 기판(10)의 스크라이브 라인 상에 산화막을 증착하고 패터닝하여 산화막 패턴(11)을 형성하고, 도 1b에 도시된 바와 같이, 기판 전면에 폴리실리콘막(12)을 형성한다. 그런 다음, 폴리실리콘막(12)의 전면 식각하여 도 1c에 도시된 바와 같이 산화막 패턴(11)의 측벽에 외부박스(12A)를 형성한다.

도 1d에 도시된 바와 같이, 기판 전면에 산화막(13)을 증착하고, 외부박스(12A) 중앙의 산화막(13) 상부에 포토레지스트막을 도포하고 노광 및 현상하여 내부박스(14)로서 포토레지스트 패턴을 형성한다.

한편, 도 2는 상기한 오버레이 측정패턴을 나타낸 평면도로서, 도 2에 도시된 바와 같이, 외부박스(12A)와 내부박스(14) 사이의 수평거리(X1, X2) 및 수직거리 (Y1, Y1)를 이용하여 오버레이 정확도를 측정한다.

발명이 이루고자하는 기술적 과제

그러나, 전면식각에 의해 외부박스(11)의 손상이 야기되어 프로파일이 균일하지 못하기 때문에 오버레이 측정 장비의 측정오차가 증폭되어 오버레이 불량을 유발하여 재작업 회수 및 검사시간이 증가됨으로써, 생산성이 저하될 뿐만 아니라 수율 및 신뢰성이 저하된다.

따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 전면식각 후 오버레이 정확도를 향상시킬 수 있는 반도체 소자의 오버레이 측정패턴 형성방법을 제공함에 그 목적이 있다.

발명의 구성 및 작용

상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따라, 다이와 다이사이를 분할하는 스크라이브 라인을 구비한 반도체 기판을 제공하고, 반도체 기판 전면에 제 1 막을 형성한다. 그런 다음, 제 1 막 상에 스크라이브 라인 상의 제 1 막을 마스크하는 포토레지스트 패턴을 형성하고, 다이의 제 1 막을 전면 식각한다. 그런 다음, 포토레지스트 패턴을 제거하여 스크라이브 라인 상의 제 1 막을 노출시켜 외부박스를 형성하고, 기판 전면에 제 2 막을 형성한 후, 외부박스 내의 제 2 막 상에 포토레지스트 패턴으로 이루어진 내부박스를 형성한다.

본 실시예에서, 제 1 막은 포토레지스트막이고, 제 2 막은 산화막이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.

도 3a 및 도 3f는 본 발명의 실시예에 따른 반도체 소자의 오버레이 측정패턴 형성방법을 설명하기 위한 단면도이다.

도 3a를 참조하면, 반도체 기판(30)의 스크라이브 라인 상에 산화막을 증착하고 패터닝하여 산화막 패턴(31)을 형성하고, 도 3b에 도시된 바와 같이, 기판 전면에 폴리실리콘막(32)을 형성한다. 그리고 나서, 도 3c에 도시된 바와 같이, 기판(30) 전면에 포토레지스트막을 도포하고 노광 및 현상하여 스크라이브 라인을 마스크하는 제 1 포토레지스트 패턴(33)을 형성한다.

그런 다음, 기판(30)의 셀 영역(미도시)에서 노출된 폴리실리콘막(32)을 전면 식각한 후, 도 3d에 도시된 바와 같이, 제 1 포토레지스트 패턴(33)을 제거하여 스크라이브 라인 상의 폴리실리콘막(32)을 노출시킨다. 즉, 노출된 폴리실리콘막 (32)이 외부박스(32A)가 되는데, 전면식각시 외부박스(32A)가 제 1 포토레지스트 패턴(33)에 의해 보호되기 때문에, 외부박스(32A)의 프로파일이 균일하다.

도 3e를 참조하면, 기판 전면에 산화막(33)을 증착하고, 산화막(33) 상부에 포토레지스트막을 도포하고 노광 및 현상하여, 도 3f에 도시된 바와 같이, 외부박스(32A)의 중앙에 내부박스(34)로서 제 2 포토레지스트 패턴을 형성한다.

한편, 도 4는 상기한 오버레이 측정패턴을 나타낸 평면도로서, 도 4에 도시된 바와 같이, 외부박스(32A)와 내부박스(34) 사이의 수평거리(X1, X2) 및 수직거리 (Y1, Y1)를 이용하여 오버레이 정확도를 측정한다.

발명의 효과

상기한 본 발명에 의하면, 전면식각시 외부박스가 포토레지스트 패턴에 의해 보호되기 때문에, 전면식각에 의한 외부박스의 손상이 방지되어 프로파일이 균일하다. 이에 따라, 전면식각 후 오버레이 측정 장비의 측정오차가 제거되어 오버레이 정확도가 향상됨으로써 생산성이 증가될 뿐만 아니라 소자의 수율 및 신뢰성이 향상된다.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

(57) 청구의 범위

청구항 1

다이와 다이사이클 분할하는 스크라이브 라인을 구비한 반도체 기판을 제공하는 단계;

상기 반도체 기판 전면에 제 1 막을 형성하는 단계;

상기 제 1 막 상에 스크라이브 라인 상의 제 1 막을 마스크하는 포토레지스트 패턴을 형성하는 단계;

상기 다이의 제 1 막을 전면식각하는 단계;

상기 포토레지스트 패턴을 제거하여 상기 스크라이브 라인 상의 제 1 막을 노출시켜 외부박스를 형성하는 단계;

상기 기판 전면에 제 2 막을 형성하는 단계; 및

상기 외부박스 내의 상기 제 2 막 상에 포토레지스트 패턴으로 이루어진 내부박스를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 오버레이 측정패턴 형성방법.

청구항 2


제 1 항에 있어서, 상기 제 1 막은 포토레지스트막인 것을 특징으로 하는 반도체 소자의 오버레이 측정패턴 형성방법.

청구항 3


제 1 항에 있어서, 상기 제 2 막은 산화막인 것을 특징으로 하는 반도체 소자의 오버레이 측정패턴 형성방법.

도면


도면 1a




도면 1b




도면 1c




도면1d




도면1e




도면2




도면3a




도면3b




도면3c




도면3d



도면3e



도면3f



도면4

