

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2017年11月23日(23.11.2017)




(10) 国際公開番号

WO 2017/199734 A1

- (51) 国際特許分類:
H03H 7/075 (2006.01) H01F 27/29 (2006.01)
H01F 17/00 (2006.01) H03H 7/01 (2006.01)
H01F 27/00 (2006.01)
- (21) 国際出願番号: PCT/JP2017/016981
- (22) 国際出願日: 2017年4月28日(28.04.2017)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2016-099771 2016年5月18日(18.05.2016) JP
- (71) 出願人: 株式会社村田製作所
(MURATA MANUFACTURING CO., LTD.) [JP/
- JP]; 〒6178555 京都府長岡京市東神足 1 丁目 10 番 1 号 Kyoto (JP).
- (72) 発明者: 増田 博志 (MASUDA, Hiroshi);
〒6178555 京都府長岡京市東神足 1 丁目 10 番 1 号 株式会社村田製作所内 Kyoto (JP).
- (74) 代理人: 特許業務法人深見特許事務所(FUKAMI PATENT OFFICE, P.C.); 〒5300005 大阪府大阪市北区中之島二丁目 2 番 7 号 中之島セントラルタワー Osaka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT,

(54) Title: LAMINATED FILTER

(54) 発明の名称: 積層フィルタ



(57) **Abstract:** The present invention prevents the property of a laminated filter from diverging from a desired property while suppressing an increase in the size of the laminated filter and an increase in the manufacturing cost thereof. A laminated filter (1) according to an embodiment of the present invention is provided with an LC parallel resonator and an LC series resonator. The LC parallel resonator includes a first inductor (L1) and a first capacitor (C1). The LC series resonator includes a second inductor (L2) and a second capacitor (C2). A plurality of dielectric layers include a first

[続葉有]

HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告 (条約第21条(3))

inductor layer, a second inductor layer and a capacitor layer. In the first inductor layer, the first inductor (L1) is formed. In the second inductor layer, the second inductor (L2) is formed. In the capacitor layer, the first capacitor (C1) and the second capacitor (C2) are formed. The capacitor layer is disposed between the first inductor layer and the second inductor layer.

(57) 要約: 積層フィルタのサイズの大型化および製造コストの増加を抑制しながら、積層フィルタの特性が所望の特性から乖離することを抑制する。本発明の一実施形態による積層フィルタ(1)は、LC並列共振器と、LC直列共振器とを備える。LC並列共振器は、第1インダクタ(L1)および第1コンデンサ(C1)を含む。LC直列共振器は、第2インダクタ(L2)および第2コンデンサ(C2)を含む。複数の誘電体層は、第1インダクタ層と、第2インダクタ層と、コンデンサ層とを含む。第1インダクタ層は、第1インダクタ(L1)が形成されている。第2インダクタ層は、第2インダクタ(L2)が形成されている。コンデンサ層は、第1コンデンサ(C1)および第2コンデンサ(C2)が形成されている。コンデンサ層は、第1インダクタ層および第2インダクタ層の間に配置されている。

明 細 書

発明の名称： 積層フィルタ

技術分野

[0001] この発明は、ＬＣ共振器を備える積層フィルタに関する。

背景技術

[0002] 従来から、ＬＣ共振器を備える積層フィルタが知られている。たとえば、特開２００９－１８２３７６号公報（特許文献１）には、ＬＣ並列共振器およびＬＣ直列共振器を備える積層型ローパスフィルタが開示されている。特開２００９－１８２３７６号公報（特許文献１）のＬＣ並列共振器において、第１のインダクタの出力端は、第２のインダクタの入力端に接続されている。第１のキャパシタは、第１のインダクタに対して並列に接続されている。第２のキャパシタは、第２のインダクタに対して並列に接続されている。直列共振器において、第３のキャパシタは、第１のインダクタの出力端および第２のインダクタの入力端と、グラウンド用導体層とを接続している。第４のキャパシタは、第１のインダクタの入力端とグラウンド用導体層とを接続している。第５のキャパシタは、第２のインダクタの出力端とグラウンド用導体層とを接続している。インダクタンス成分を有する導電部は、グラウンド用導体層とグラウンド用端子とを接続している。このような構成により、ローパスフィルタの阻止帯域中に存在する特定の狭い周波数帯域における減衰量を特に大きくすることが可能になる。

先行技術文献

特許文献

[0003] 特許文献１： 特開２００９－１８２３７６号公報

発明の概要

発明が解決しようとする課題

[0004] 特開２００９－１８２３７６号公報（特許文献１）に開示されている積層型ローパスフィルタにおいて、ＬＣ並列共振器に含まれる第１および第２の

インダクタ、並びにLC直列共振器に含まれるインダクタンス成分を有する導電部が形成されている誘電体層は積層構造の一方の側に寄っている。一方、LC並列共振器に含まれる第1および第2のキャパシタ、並びにLC直列共振器に含まれる第3～第5のキャパシタが形成されている誘電体層は積層構造の他方の側によっている。そのため、第1のインダクタ、第2のインダクタ、および導電部が近接配置され、それぞれが磁気結合する。その結果、第1のインダクタのインダクタンス、第2のインダクタのインダクタンス、および導電部のインダクタンスに加えて、それぞれのインダクタ間において、相互インダクタンスが生じる可能性がある。相互インダクタンスが生じると、所望の特性が得られるように設計された回路図から想定されるローパスフィルタの特性と、実際の積層構造からなるローパスフィルタの特性との乖離が想定よりも大きくなる可能性がある。特性のずれが大きくなると、たとえばインピーダンス整合あるいは減衰量の確保のために、追加のインダクタあるいはコンデンサが必要になる。その結果、積層型ローパスフィルタのサイズが大きくなったり、製造コストが増加したりするおそれがある。

[0005] 本発明は上記のような課題を解決するためになされたものであり、その目的は積層フィルタのサイズの大型化および製造コストの増加を抑制しながら、積層フィルタの特性が所望の特性から乖離するのを抑制することである。

課題を解決するための手段

[0006] 本発明の一実施形態による積層フィルタは、複数の誘電体層から形成された積層フィルタである。積層フィルタは、LC並列共振器と、LC直列共振器とを備える。LC並列共振器は、第1インダクタおよび第1コンデンサを含む。LC直列共振器は、第2インダクタおよび第2コンデンサを含む。複数の誘電体層は、第1インダクタ層と、第2インダクタ層と、コンデンサ層とを含む。第1インダクタ層は、第1インダクタが形成されている。第2インダクタ層は、第2インダクタが形成されている。コンデンサ層は、第1コンデンサおよび第2コンデンサが形成されているコンデンサ層とを含む。コンデンサ層は、第1インダクタ層および第2インダクタ層の間に配置されて

いる。

発明の効果

[0007] 本発明に係る積層フィルタによれば、コンデンサ層を第1インダクタ層および第2インダクタ層の間に配置して第1インダクタ層と第2インダクタ層とを離すことにより、両者が磁気結合することを抑制する。その結果、積層フィルタのサイズの大型化および製造コストの増加を抑制しながら、積層フィルタの特定の所望の特性からの乖離を抑制することができる。

図面の簡単な説明

[0008] [図1]実施の形態1に係る積層フィルタの一例であるローパスフィルタの回路図である。

[図2]図1のローパスフィルタの外観斜視図である。

[図3]図1のローパスフィルタの積層構造を示す分解斜視図である。

[図4]図3に示されるローパスフィルタを側面から見たときの各層の位置関係を示す図である。

[図5]図3に示されるローパスフィルタの減衰特性のシミュレーション結果を示す図である。

[図6]実施の形態2に係る積層フィルタの一例であるローパスフィルタの積層構造を示す分解斜視図である。

[図7]図6に示されるローパスフィルタを側面から見たときの各層の位置関係を示す図である。

[図8]図3に示されるローパスフィルタおよび図6に示されるローパスフィルタを上面U Fから積層方向に見た場合のそれぞれの透視図を併せて示す図である。

[図9]図6に示されるローパスフィルタの減衰特性のシミュレーション結果を示す図である。

発明を実施するための形態

[0009] 以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さ

ない。

[0010] [実施の形態 1]

図 1 は、実施の形態 1 に係る積層フィルタの一例であるローパスフィルタ 1 の回路図である。図 1 に示されるように、ローパスフィルタ 1 は、第 1 端子である入出力端子 P 1 と、第 2 端子である入出力端子 P 2 と、LC 並列共振器 LC 1 と、LC 直列共振器 LC 2 とを備える。

[0011] LC 並列共振器 LC 1 は、第 1 インダクタ L 1 および第 1 コンデンサ C 1 を含む。第 1 インダクタ L 1 は、入出力端子 P 1 および入出力端子 P 2 の間に接続されている。第 1 コンデンサ C 1 は、入出力端子 P 1 および入出力端子 P 2 の間で第 1 インダクタ L 1 に対して並列に接続されている。

[0012] LC 直列共振器 LC 2 は、第 2 インダクタ L 2、第 2 コンデンサ C 2、および第 3 コンデンサ C 3 を含む。第 2 インダクタは、一方端が接地点である接地電極 GND に接続されている。第 2 コンデンサ C 2 は、入出力端子 P 1 と第 2 インダクタ L 2 の他方端との間に接続されている。第 3 コンデンサ C 3 は、入出力端子 P 2 と第 2 インダクタ L 2 の他方端との間に接続されている。

[0013] ローパスフィルタ 1 におけるインダクタとコンデンサとの組の数は、LC 並列共振器 LC 1 において 1 つ（第 1 インダクタ L 1 と第 1 コンデンサ C 1）であり、LC 直列共振器 LC 2 において 2 つ（第 2 インダクタ L 2 と第 2 コンデンサ C 2、および第 2 インダクタ L 2 と第 3 コンデンサ C 3）である。すなわち、ローパスフィルタ 1 は 3 次のローパスフィルタである。挿入損失について、ローパスフィルタ 1 と 3 次より大きいローパスフィルタとを比較すると、信号が通過するインダクタあるいはコンデンサの数が少ない分だけ電力の損失が低減されるため、ローパスフィルタ 1 の挿入損失の方が小さい。

[0014] 図 2 は、図 1 のローパスフィルタ 1 の外観斜視図である。図 2 に示されるように、ローパスフィルタ 1 はたとえば直方体状である。ローパスフィルタ 1 の面に関して、積層方向に垂直な面を底面 B F および上面 U F とする。底

面BFには、入出力端子P1、P2、および接地電極GNDが形成されている。入出力端子P1、P2、および接地電極GNDは、たとえば底面BFに平面電極が格子状に配置されたLGA (Land Grid Array) 端子である。

[0015] 図3は、図1のローパスフィルタ1の積層構造を示す分解斜視図である。ローパスフィルタ1は、複数の誘電体層から形成された積層フィルタである。ローパスフィルタ1は、複数の誘電体層として誘電体層Ly r 1 0 0 ~ Ly r 1 1 0を備える。Ly r 1 0 0を底面BF側、Ly r 1 1 0を上面UF側として、この順にZ軸方向に積層されている。

[0016] 誘電体層Ly r 1 0 0には、線路電極1 0 1 ~ 1 0 3が形成されている。線路電極1 0 1はビア電極V 1 1 1によって入出力端子P1に接続されている。線路電極1 0 2はビア電極V 1 1 2によって接地電極GNDに接続されている。線路電極1 0 3はビア電極V 1 1 3によって入出力端子P2に接続されている。線路電極1 0 2は第2インダクタL2を形成している。誘電体層Ly r 1 0 0は本発明の第2インダクタ層に対応する。

[0017] 誘電体層Ly r 1 0 1にはキャパシタ電極1 1 1が形成されている。キャパシタ電極1 1 1はビア電極V 1 2 1によって線路電極1 0 2に接続されている。誘電体層Ly r 1 0 2にはキャパシタ電極1 2 1および1 2 2が形成されている。キャパシタ電極1 2 1はビア電極V 1 3 1によって線路電極1 0 1に接続されている。キャパシタ電極1 2 2はビア電極V 1 3 2によって線路電極1 0 3に接続されている。キャパシタ電極1 1 1および1 2 1は第2コンデンサC2を形成している。キャパシタ電極1 1 1および1 2 2は第3コンデンサC3を形成している。

[0018] 誘電体層Ly r 1 0 3にはキャパシタ電極1 3 1が形成されている。誘電体層Ly r 1 0 4にはキャパシタ電極1 4 1および1 4 2が形成されている。キャパシタ電極1 4 1はビア電極V 1 3 1によってキャパシタ電極1 2 1に接続されている。キャパシタ電極1 4 2はビア電極V 1 3 2によってキャパシタ電極1 2 2に接続されている。誘電体層Ly r 1 0 5にはキャパシタ電極1 5 1が形成されている。キャパシタ電極1 3 1、1 4 1、1 4 2、お

よび151は第1コンデンサC1を形成している。

[0019] 誘電体層Lyr101～Lyr105は本発明のコンデンサ層に対応する。

誘電体層Lyr106には線路電極161が形成されている。線路電極161はビア電極V131によってキャパシタ電極141に接続されている。誘電体層Lyr107には線路電極171が形成されている。線路電極171はビア電極V131およびV141によって線路電極161に接続されている。誘電体層Lyr108には線路電極181が形成されている。線路電極181はビア電極V141によって線路電極171に接続されている。線路電極181はビア電極V132によってキャパシタ電極142に接続されている。誘電体層Lyr109には線路電極191が形成されている。線路電極191はビア電極V141およびV132によって線路電極181に接続されている。線路電極161、171、181、および191は第1インダクタL1を形成している。誘電体層Lyr106～Lyr109は本発明の第1インダクタ層に対応する。

[0020] 第1インダクタL1に含まれる線路電極161および171は同形状であり、積層方向において略重なっている。第1インダクタL1に含まれる線路電極181および191についても同様である。このような形状および配置とすることにより、電流が流れる体積（あるいは断面積）が増える。また、第1インダクタL1から発生する磁束が大きくなり、LC並列共振器の実効インダクタンスが向上する。その結果、ローパスフィルタ1のQ値を向上させることができる。

[0021] 第1インダクタL1および第2インダクタL2を近接する誘電体層に形成した場合、それぞれが磁気結合し、第1インダクタL1のインダクタンスおよび第2インダクタL2のインダクタンスに加えて、相互インダクタンスが生じる可能性がある。そのため、所望の特性が得られるように設計された図1に示されるローパスフィルタ1の回路図から想定される特性と、図3に示される積層構造からなるローパスフィルタ1の特性との乖離が想定よりも大

きくなる可能性がある。その場合、たとえばインピーダンス整合あるいは減衰量の確保のために追加のインダクタあるいはコンデンサが必要になる。その結果、ローパスフィルタ 1 のサイズが大きくなったり、製造コストが増加したりするおそれがある。

[0022] そこで実施の形態 1 では、コンデンサ層を第 1 インダクタ層および第 2 インダクタ層の間に配置する。このような構成により、第 1 インダクタ層および第 2 インダクタ層を離すことができる。そのため、第 1 インダクタ層に形成されている第 1 インダクタおよび第 2 インダクタ層に形成されている第 2 インダクタが磁気結合することを抑制することができる。その結果、インダクタあるいはコイルを追加することなく、たとえば特性インピーダンスあるいは減衰特性のような特性が所望の特性から乖離することを抑制することができる。

[0023] 図 4 は、図 3 に示されるローパスフィルタ 1 を側面 S F から見たときの各層の位置関係を示す図である。図 4 に示されるように、コンデンサ層（第 1 コンデンサ C 1、第 2 コンデンサ C 2、および第 3 コンデンサ C 3 が形成されている層）は、第 1 インダクタ層（第 1 インダクタ L 1 が形成されている層）および第 2 インダクタ層（第 2 インダクタ L 2 が形成されている層）の間に配置されている。

[0024] 図 5 は、図 3 に示されるローパスフィルタ 1 の減衰特性のシミュレーション結果を示す図である。図 5 において、周波数 F_{c1} は減衰量 (dB) が所定の値（たとえば 3 dB）低下するカットオフ周波数である。点 A P 1 1 は L C 並列共振器 L C 1 の減衰極を示す。点 A P 1 2 は L C 直列共振器 L C 2 の減衰極を示す。図 5 に示されるように、実施の形態 1 においては、減衰極 A P 1 1（5.2 GHz 付近）において -38 dB 程度の減衰量が実現され、減衰極 A P 1 2（5.8 GHz 付近）において -32 dB 程度の減衰量が実現されている。

[0025] 以上、実施の形態 1 に係る積層フィルタによれば、コンデンサ層を第 1 インダクタ層および第 2 インダクタ層の間に配置して第 1 インダクタ層と第 2

インダクタ層とを離すことにより、両者が磁気結合することを抑制する。その結果、積層フィルタのサイズの大型化および製造コストの増加を抑制しながら、積層フィルタの特性が所望の特性から乖離することを抑制することができる。

[0026] なお、実施の形態 1 では、図 4 に示されるように、第 1 インダクタ層とコンデンサ層との距離 D_{11} は、第 2 インダクタ層とコンデンサ層との距離 D_{12} よりも大きい。距離 D_{11} が距離 D_{12} よりも小さい場合でも積層フィルタのサイズの大型化および製造コストの増加を抑制しながら、積層フィルタの特性が所望の特性から乖離するのを抑制することができる。

[0027] [実施の形態 2]

実施の形態 1 においては、図 4 に示されるように第 1 インダクタ層とコンデンサ層との距離 D_{11} が、第 2 インダクタ層とコンデンサ層との距離 D_{12} よりも大きい場合について説明した。実施の形態 1 においてこのような構成としているのは、第 1 インダクタ層に形成されている第 1 インダクタ L_1 を含む LC 並列共振器 LC 1 の Q 値を向上させるためである。一般に、LC 共振器において Q 値が大きくなるほど、減衰量が大きくなるとともに、挿入損失が小さくなることが知られている。

[0028] LC 共振器の Q 値は、LC 共振器に含まれるインダクタの実効インダクタンスが大きくなるほど大きくなり、当該インダクタの抵抗成分が大きくなるほど小さくなる。第 1 インダクタ L_1 に生じた磁束がコンデンサ層に含まれるキャパシタ電極などの電極に妨げられた場合、第 1 インダクタ L_1 の実効インダクタンスが減少する。一方、第 1 インダクタ L_1 の長さに変化はないから第 1 インダクタ L_1 の抵抗成分はほとんど変化しない。したがって、第 1 インダクタ L_1 に生じた磁束がコンデンサ層に含まれるキャパシタ電極などの電極に妨げられると、第 1 LC 並列共振器の LC 1 の Q 値が低下してしまう。また、第 1 インダクタ L_1 に生じた磁束が電極に遮られると、当該電極に渦電流が生じて熱（渦電流損）が発生する。その結果、LC 並列共振器 LC 1 の挿入損失が増加して、Q 値が低下してしまう。

- [0029] ローパスフィルタによって実現したい減衰量がカットオフ周波数近傍に減衰極をもつLC並列共振器LC1によって実現することができる場合、実施の形態1のように、第1インダクタL1が発生する磁束がコンデンサ層に含まれるキャパシタ電極などの電極によって妨げられるのを抑制するために、コンデンサ層を第2インダクタ層に寄せることが好ましい。
- [0030] しかし、ローパスフィルタによって実現したい減衰量がLC並列共振器LC1によって実現することが困難な場合、LC直列共振器LC2の減衰極をLC並列共振器LC1の減衰極に近づけて当該減衰量を実現する必要がある。この場合、いずれかのQ値が悪くなり過ぎないように、両者のQ値のバランスをとる必要がある。
- [0031] そこで、実施の形態2においては、第1インダクタ層とコンデンサ層との距離が、第2インダクタ層とコンデンサ層との距離と略等しくする場合について説明する。このような構成により、LC並列共振器LC1のQ値およびLC直列共振器LC2のQ値のバランスをとることができる。その結果、ローパスフィルタによって実現したい所望の減衰量を確保することができる。なお、「略等しい」とは、両者が完全に一致している場合だけではなく、たとえば、製造における精度の問題、あるいは製造ばらつきなどの理由で、完全に等しい場合の距離からの誤差が10%程度ある場合も含む。
- [0032] 実施の形態2と実施の形態1との違いは、ローパスフィルタの積層構造である。すなわち、実施の形態1の図3、図4、および図5が、実施の形態2の図6、図7、および図9にそれぞれ置き換わる。それ以外の構成については同様であるため説明を繰り返さない。
- [0033] 図6は、実施の形態2に係る積層フィルタの一例であるローパスフィルタ2の積層構造を示す分解斜視図である。ローパスフィルタ2は、複数の誘電体層から形成された積層フィルタである。ローパスフィルタ2は、複数の誘電体層として誘電体層Ly r 200～Ly r 209を備える。Ly r 200を底面BF側、Ly r 209を上面UF側として、この順にZ軸方向に積層されている。

[0034] 誘電体層 $Lyr200$ には線路電極 $201 \sim 203$ が形成されている。線路電極 201 はビア電極 $V211$ によって入出力端子 $P1$ に接続されている。線路電極 202 はビア電極 $V212$ によって接地電極 GND に接続されている。線路電極 203 はビア電極 $V213$ によって入出力端子 $P2$ に接続されている。誘電体層 $Lyr201$ には線路電極 $211 \sim 213$ が形成されている。線路電極 211 はビア電極 $V211$ および $V221$ によって線路電極 201 に接続されている。線路電極 212 はビア電極 $V212$ および $V222$ によって線路電極 202 に接続されている。線路電極 213 はビア電極 $V213$ および $V223$ によって線路電極 203 に接続されている。線路電極 202 および 212 は第2インダクタ $L2$ を形成している。誘電体層 $Lyr200$ および 201 は本発明の第2インダクタ層に対応する。

[0035] 誘電体層 $Lyr202$ にはキャパシタ電極 221 が形成されている。キャパシタ電極 221 はビア電極 $V222$ によって線路電極 212 に接続されている。誘電体層 $Lyr203$ にはキャパシタ電極 231 および 232 が形成されている。キャパシタ電極 231 はビア電極 $V221$ によって線路電極 211 に接続されている。キャパシタ電極 232 はビア電極 $V223$ によって線路電極 213 に接続されている。キャパシタ電極 221 および 231 は第2コンデンサ $C2$ を形成している。キャパシタ電極 221 および 232 は第3コンデンサ $C3$ を形成している。誘電体層 $Lyr204$ にはキャパシタ電極 241 が形成されている。キャパシタ電極 231 、 232 、および 241 は第1コンデンサ $C1$ を形成している。誘電体層 $Lyr202 \sim Lyr204$ は本発明のコンデンサ層に対応する。

[0036] $Lyr202 \sim Lyr204$ は、キャパシタ電極 221 、 231 、 232 、および 241 と同時に焼成（コファイア：co-fire）されることが望ましい。 $Lyr202 \sim Lyr204$ と、キャパシタ電極 221 、 231 、 232 、および 241 とを同時に焼成して圧縮することにより、コンデンサ層の誘電率をより高くすることができるとともに、コンデンサ層をより薄い層とすることができる。その結果、第1インダクタ層とコンデンサ層との

距離、および第2インダクタ層とコンデンサ層との距離をより大きくすることができる。

[0037] 誘電体層L y r 2 0 5には線路電極2 5 1が形成されている。線路電極2 5 1はビア電極V 2 2 3によってキャパシタ電極2 3 2に接続されている。誘電体層L y r 2 0 6には線路電極2 6 1が形成されている。線路電極2 6 1はビア電極V 2 3 1およびV 2 2 3によって線路電極2 5 1に接続されている。誘電体層L y r 2 0 7には線路電極2 7 1が形成されている。線路電極2 7 1はビア電極V 2 2 1によってキャパシタ電極2 3 1に接続されている。線路電極2 7 1はビア電極V 2 3 1によって線路電極2 6 1に接続されている。誘電体層L y r 2 0 8には線路電極2 8 1が形成されている。線路電極2 8 1はビア電極V 2 2 1およびV 2 3 1によって線路電極2 7 1に接続されている。線路電極2 5 1、2 6 1、2 7 1、および2 8 1は第1インダクタL 1を形成している。誘電体層L y r 2 0 5～L y r 2 0 8は本発明の第1インダクタ層に対応する。

[0038] 第1インダクタL 1に含まれる線路電極2 5 1および2 6 1は同形状であり、積層方向において略重なっている。第1インダクタL 1に含まれる線路電極2 7 1および2 8 1に関しても同様である。また、第2インダクタL 2に含まれる線路電極2 0 2および2 1 2に関しても同様である。このような形状および配置とすることにより、電流が流れる体積（あるいは断面積）が増えて第1インダクタL 1から発生する磁束が大きくなり、LC並列共振器の実効インダクタンスが大きくなる。同様に、第2インダクタL 2から発生する磁束が大きくなり、LC直列共振器の実効インダクタンスが大きくなる。その結果、ローパスフィルタ2のQ値を向上させることができる。

[0039] 図7は、図6に示されるローパスフィルタ2を側面から見たときの各層の位置関係を示す図である。図7に示されるように、コンデンサ層（第1コンデンサC 1、第2コンデンサC 2、および第3コンデンサC 3が形成されている層）は、第1インダクタ層（第1インダクタL 1が形成されている層）および第2インダクタ層（第2インダクタL 2が形成されている層）の間に

配置されている。さらに、実施の形態2においては、第1インダクタ層とコンデンサ層との距離 D_{21} が、第2インダクタ層とコンデンサ層との距離 D_{22} と略等しい。また、実施の形態2においては、第1インダクタ層とコンデンサ層との距離 D_{21} 、第2インダクタ層とコンデンサ層との距離 D_{22} 、および第2インダクタ層と接地電極GNDとの距離 D_{23} との距離が略等しい。このように第2インダクタ層と接地電極GNDとの距離 D_{23} を、距離 D_{21} および D_{22} と略等しくすることにより、第2インダクタ層と接地電極GNDとを離すことができる。第2インダクタ L_2 から発生する磁束が接地電極GNDによって妨げられるのを抑制し、渦電流の発生による発熱を抑制することができる。その結果、ローパスフィルタ2の挿入損失を低減し、ローパスフィルタ2のQ値をさらに改善することができる。

[0040] 第1インダクタ L_1 から発生する磁束は、第1インダクタ層とコンデンサ層との距離を大きくするほど、コンデンサ層に含まれるキャパシタ電極などによって妨げられなくなる。第2インダクタ L_2 から発生する磁束についても同様である。さらに、インダクタの空芯部にキャパシタ電極などができるだけ重ならないようにすることによっても、インダクタから発生する磁束がキャパシタ電極などによって妨げられることを抑制することができる。

[0041] 図8は、図3に示されるローパスフィルタ1および図6に示されるローパスフィルタ2を上面UFから積層方向に見た場合のそれぞれの透視図を併せて示す図である。図8(a)に示されるように、実施の形態1に係る積層フィルタの一例であるローパスフィルタ1では、複数の誘電体層の積層方向において、コンデンサ層に形成されている複数のコンデンサに含まれるキャパシタ電極111、131、141、および151は、第1インダクタ L_1 の空芯部AC1をほとんど塞いでいる。

[0042] 一方、図8(b)に示されるように、実施の形態2に係る積層フィルタの一例であるローパスフィルタ2では、複数の誘電体層の積層方向において、コンデンサ層に形成されている複数のコンデンサに含まれるキャパシタ電極241の一部が第1インダクタ L_1 の空芯部AC2に重なっているものの、

コンデンサ層に形成されているコンデンサは第1インダクタL1の空芯部AC2を塞がないように配置されている。好ましくは、コンデンサ層に形成されている複数のコンデンサは、第1インダクタL1の空芯部AC2に重ならないように配置されることが望ましい。第2インダクタL2の空芯部についても同様である。

[0043] 実施の形態2においては、このようにキャパシタ電極を配置することにより、実施の形態1よりも第1インダクタL1および第2インダクタL2から発生する磁束がコンデンサ層に含まれるキャパシタ電極などによって妨げられなくなっている。

[0044] 図9は、図6に示されるローパスフィルタ2の減衰特性のシミュレーション結果を示す図である。図9において、周波数 F_c2 はカットオフ周波数である。点AP21はLC並列共振器LC1による減衰極を示す。点AP22はLC直列共振器LC2による減衰極を示す。図9に示されるように、実施の形態2においては、減衰極AP21（5.4GHz付近）において-48dB程度の減衰量が実現され、減衰極AP22（6.1GHz付近）において-46dB程度の減衰量が実現されている。実施の形態1における図5と比較すると、LC並列共振器LC1による減衰極およびLC直列共振器LC2による減衰極のいずれにおいても実施の形態2の方が大きな減衰量を実現している。

[0045] 以上、実施の形態2に係る積層フィルタによれば、コンデンサ層を第1インダクタ層および第2インダクタ層の間に配置して第1インダクタ層と第2インダクタ層とを離すことにより、両者が磁気結合することを抑制する。その結果、積層フィルタのサイズの大型化および製造コストの増加を抑制しながら、積層フィルタの特性が所望の特性から乖離することを抑制することができる。

[0046] さらに、実施の形態2によれば、第1インダクタ層とコンデンサ層との距離を、第2インダクタ層とコンデンサ層との距離と略等しくすることにより、LC並列共振器およびLC直列共振器それぞれのQ値の劣化をバランスよ

く抑えることができ、その結果ローパスフィルタ全体としてのQ値を実施の形態1よりも改善することができる。その結果、実施の形態2に係る積層フィルタにおいて所望の減衰量を実現することができる。

[0047] 今回開示された各実施の形態は、矛盾しない範囲で適宜組み合わせて実施することも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

符号の説明

[0048] 1, 2 ローパスフィルタ、101～103, 161, 171, 181, 191, 201～203, 211～213, 251, 261, 271, 281 線路電極、Lyr100～Lyr110, Lyr200～Lyr209 誘電体層、111, 121, 122, 131, 141, 142, 151, 221, 231, 232, 241 キャパシタ電極、AC1, AC2 空芯部、C1 第1コンデンサ、C2 第2コンデンサ、C3 第3コンデンサ、GND 接地電極、L1 第1インダクタ、L2 第2インダクタ、LC1 LC並列共振器、LC2 LC直列共振器、P1, P2 入出力端子、V111～V113, V121, V131, V132, V141, V211～V213, V221～V223, V231 ビア電極。

請求の範囲

- [請求項1] 複数の誘電体層から形成された積層フィルタであって、
第1 インダクタおよび第1 コンデンサを含むLC並列共振器と、
第2 インダクタおよび第2 コンデンサを含むLC直列共振器とを備え、
前記複数の誘電体層は、
前記第1 インダクタが形成されている第1 インダクタ層と、
前記第2 インダクタが形成されている第2 インダクタ層と、
前記第1 コンデンサおよび前記第2 コンデンサが形成されているコンデンサ層とを含み、
前記コンデンサ層は、前記第1 インダクタ層および前記第2 インダクタ層の間に配置されている、積層フィルタ。
- [請求項2] 前記積層フィルタは、第1 端子および第2 端子をさらに備え、
前記LC直列共振器は、第3 コンデンサをさらに含み、
前記第1 インダクタは、前記第1 端子および前記第2 端子の間に接続されており、
前記第1 コンデンサは、前記第1 端子および前記第2 端子の間で前記第1 インダクタに対して並列に接続されており、
前記第2 インダクタは、一方端が接地点に接続されており、
前記第2 コンデンサは、前記第1 端子と前記第2 インダクタの他方端との間に接続されており、
前記第3 コンデンサは、前記第2 端子と前記第2 インダクタの他方端との間に接続されている、請求項1に記載の積層フィルタ。
- [請求項3] 前記第1 インダクタ層と前記コンデンサ層との距離は、前記第2 インダクタ層と前記コンデンサ層との距離と異なる、請求項1または請求項2に記載の積層フィルタ。
- [請求項4] 前記第1 インダクタ層と前記コンデンサ層との距離は、前記第2 インダクタ層と前記コンデンサ層との距離と略等しい、請求項1または


請求項 2 に記載の積層フィルタ。

[請求項5] 前記第 2 インダクタ層と前記コンデンサ層との距離は、前記第 2 インダクタ層と接地点との距離と略等しい、請求項 4 に記載の積層フィルタ。

[請求項6] 前記複数の誘電体層の積層方向において、前記コンデンサ層に形成されている複数のコンデンサは、前記第 1 インダクタの空芯部を塞がないように配置されている、請求項 1 乃至請求項 5 のいずれか 1 項に記載の積層フィルタ。


[図1]

FIG.1




[図2]

FIG.2



[図3]


FIG.3



[図4]


FIG.4
1

<実施の形態1>



[図5]

FIG.5



[図6]

FIG.6

2

<実施の形態2>





FIG.7

2

<実施の形態2>

[図7]




[図8]

FIG.8


(a)

<実施の形態1>




(b)

<実施の形態2>



[図9]

FIG.9



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/016981

A. CLASSIFICATION OF SUBJECT MATTER

H03H7/075(2006.01)i, H01F17/00(2006.01)i, H01F27/00(2006.01)i, H01F27/29(2006.01)i, H03H7/01(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H03H7/075, H01F17/00, H01F27/00, H01F27/29, H03H7/01

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2017
Kokai Jitsuyo Shinan Koho	1971-2017	Toroku Jitsuyo Shinan Koho	1994-2017

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2009-182377 A (TDK Corp.), 13 August 2009 (13.08.2009), paragraphs [0015] to [0053]; fig. 1 to 9 & US 2009/0189714 A1 paragraphs [0028] to [0066]; fig. 1 to 9	1, 3 2, 6
X Y	JP 2015-111784 A (Murata Mfg. Co., Ltd.), 18 June 2015 (18.06.2015), paragraphs [0014], [0017] to [0029]; fig. 1 to 3 (Family: none)	1, 4 2, 5-6

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
12 June 2017 (12.06.17)

Date of mailing of the international search report
27 June 2017 (27.06.17)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2017/016981

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2015-111799 A (Murata Mfg. Co., Ltd.), 18 June 2015 (18.06.2015), paragraph [0014]; fig. 1A & US 2015/0116056 A1 paragraph [0022]; fig. 1A & DE 102014219697 A & CN 104601133 A & TW 201517714 A	2, 6
Y	JP 11-103229 A (TDK Corp.), 13 April 1999 (13.04.1999), paragraphs [0002] to [0004]; fig. 6 (Family: none)	5-6
Y	JP 2008-147709 A (Murata Mfg. Co., Ltd.), 26 June 2008 (26.06.2008), paragraphs [0004], [0023] to [0026]; fig. 1 to 2 & WO 2006/090611 A1	6
P, X	WO 2016/152205 A1 (Murata Mfg. Co., Ltd.), 29 September 2016 (29.09.2016), paragraphs [0012] to [0046]; fig. 1 to 2 & JP 16-152205 A1 & EP 3168989 A1 & TW 201635700 A	1, 6
A	JP 2002-204136 A (Soshin Electric Co., Ltd.), 19 July 2002 (19.07.2002), paragraphs [0014], [0016]; fig. 4 (Family: none)	1-6
A	JP 7-193452 A (Murata Mfg. Co., Ltd.), 28 July 1995 (28.07.1995), paragraphs [0013] to [0015]; fig. 5 (Family: none)	2

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl. H03H7/075(2006.01)i, H01F17/00(2006.01)i, H01F27/00(2006.01)i, H01F27/29(2006.01)i,
H03H7/01(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl. H03H7/075, H01F17/00, H01F27/00, H01F27/29, H03H7/01

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2017年
日本国実用新案登録公報	1996-2017年
日本国登録実用新案公報	1994-2017年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X Y	JP 2009-182377 A (TDK株式会社) 2009.08.13, [0015]-[0053]、図1-9 & US 2009/0189714 A1, [0028]-[0066]、図1-9	1, 3 2, 6
X Y	JP 2015-111784 A (株式会社村田製作所) 2015.06.18, [0014]、[0017]-[0029]、図1-3 (ファミリーなし)	1, 4 2, 5-6

☑ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの	「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)	「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「O」 口頭による開示、使用、展示等に言及する文献	「&」 同一パテントファミリー文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願	

国際調査を完了した日

12.06.2017

国際調査報告の発送日

27.06.2017

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

麻川 倫広

5W

4448

電話番号 03-3581-1101 内線 3576

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2015-111799 A (株式会社村田製作所) 2015.06.18, [0014]、図 1 A & US 2015/0116056 A1, [0022]、図 1 A & DE 102014219697 A & CN 104601133 A & TW 201517714 A	2, 6
Y	JP 11-103229 A (ティーディーケー株式会社) 1999.04.13, [0002]-[0004]、図 6 (ファミリーなし)	5-6
Y	JP 2008-147709 A (株式会社村田製作所) 2008.06.26, [0004]、[0023]-[0026]、図 1 - 2 & WO 2006/090611 A1	6
P, X	WO 2016/152205 A1 (株式会社村田製作所) 2016.09.29, [0012]-[0046]、図 1 - 2 & JP 16-152205 A1 & EP 3168989 A1 & TW 201635700 A	1, 6
A	JP 2002-204136 A (双信電機株式会社) 2002.07.19, [0014]、[0016]、図 4 (ファミリーなし)	1-6
A	JP 7-193452 A (株式会社村田製作所) 1995.07.28, [0013]-[0015]、図 5 (ファミリーなし)	2