

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2023年10月5日(05.10.2023)



(10) 国際公開番号
WO 2023/188161 A1

- (51) 国際特許分類:
H04B 1/04 (2006.01)
- (21) 国際出願番号: PCT/JP2022/016155
- (22) 国際出願日: 2022年3月30日(30.03.2022)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人: 日本電気株式会社 (NEC CORPORATION) [JP/JP]; 〒1088001 東京都港区芝五丁目7番1号 Tokyo (JP).
- (72) 発明者: 望月 拓志 (MOCHIZUKI Takuji); 〒1088001 東京都港区芝五丁目7番1号 日本電気株式会社内 Tokyo (JP).
- (74) 代理人: 家入 健 (IEIRI Takeshi); 〒2210835 神奈川県横浜市神奈川区鶴屋町三丁目3番8 アーバンセンター横浜ウエスト5階 響国際特許事務所 Kanagawa (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL,

(54) Title: WIRELESS COMMUNICATION DEVICE AND WIRELESS COMMUNICATION METHOD

(54) 発明の名称: 無線通信装置及び無線通信方法




Fig. 24

- 11 Signal processing unit
111 Detection unit
113 Signal storage memory

(57) **Abstract:** An antenna active system (AAS) (10), according to the present disclosure, comprises: a signal processing unit (11); a transmitter (12) disposed downstream of the signal processing unit (11); and a transmission amplifier (13) disposed downstream of the transmitter (12). The signal processing unit (11) detects the presence/absence of a transmission signal, and if a transmission signal has been detected, a stabilization signal for stabilizing the characteristics of the transmission amplifier (13) is inserted into the time slot preceding the time slot of the transmission signal, thereby causing the stabilization signal to pass through the transmitter (12) and the transmission amplifier (13) before the transmission signal passes through the transmitter (12) and the transmission amplifier (13).



WO 2023/188161 A1

ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG,
US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類 :

- 一 国際調査報告 (条約第21条(3))
-

(57) 要約 : 本開示に係るAAS (10) は、信号処理部 (11) と、信号処理部 (11) の後段に設けられた送信機 (12) と、送信機 (12) の後段に設けられた送信アンプ (13) と、を備える。信号処理部 (11) は、送信信号の有無を検出し、送信信号を検出した場合、送信アンプ (13) の特性を安定化させるための安定化信号を、送信信号の時間域の前の時間域に割り込ませることで、送信信号が送信機 (12) 及び送信アンプ (13) を通過する前に、安定化信号を送信機 (12) 及び送信アンプ (13) を通過させる。

明 細 書

発明の名称：無線通信装置及び無線通信方法

技術分野

[0001] 本開示は、無線通信装置及び無線通信方法に関する。

背景技術

[0002] GaNは、GaAsと比較すると、バンドギャップエネルギーが大きく、高耐圧、微細化が可能とされている点と、電子移動度が高い点と、で利点がある。そのため、GaN FET (Field Effect Transistor) を用いる送信AMP等のRF (Radio Frequency) デバイスは、GaAs FETを用いるRFデバイスを超える高出力なRFデバイスとして、Wide Area向け基地局、マクロ基地局、AAS (Antenna Active System) 等の無線通信装置への採用が続いている。また、GaN/AlGa_N FETの2次元電子ガス構造は、Si FETと比較して、移動度が高い等の物理特性がある。そのため、GaN/AlGa_N FETを用いるRFデバイスは、特に、RFの高周波帯での高出力なRFデバイスとして採用及び実用化されている。GaN/AlGa_N FETの例としては、GaN/AlGa_N HEMT (High Electron Mobility Transistor) が挙げられる。

[0003] 図1は、GaN/AlGa_N HEMTの構造例を示す図である。また、図2は、GaN/AlGa_N HEMTのバンド構造例を示す図である。図1及び図2に示されるように、GaN/AlGa_N HEMTは、サファイア基板上にGaN/AlGa_Nを成長させることで実現される。GaN/AlGa_N HEMTでは、異種化合物材料の境界に生じた2次元電子ガスと呼ばれる電子層をキャリアとして用い、電子供給層 (AlGa_N層) と電子走行層 (GaN層) とが異なっている。そのため、GaN/AlGa_N HEMTは、高電子移動度を實現でき、高速及び高周波での利用が可能でかつ大電力出力が高効率で可能になるという利点がある。

[0004] AlGa_N/GaN HEMTを大振幅及び大電力で稼働させる場合、様々な寄生現象についての工面が必要となる。現在、AlGa_N/GaN HEMTでは、GaN半絶縁基板、表面準位、及び基板界面に存在する深い不純物準位に起因した、様々な寄生現

象が知られている。これらの寄生現象は、AlGaIn/GaN HEMTを用いるRFデバイスの出力電力、歪特性、安定性、信頼性の面で問題となっている。半導体の表面準位については、半導体の結晶内部ではエネルギー準位が決まっている。しかし、半導体の表面では、連続性が途切れている場合、結晶内部とは異なるエネルギー準位（＝表面準位）が存在することになる。この表面準位は、結晶表面での再配列や、酸素原子、水素原子等の外部の原子を吸着する等で形成されるため、理論的な解析は非常に複雑化してしまう。そのため、この表面準位に起因する寄生現象を克服する難易度は高い。

[0005] また、これら寄生現象の中で、電流コラプスと呼ばれる現象は、ドレイン電圧を印加していくと、ドレイン電流が減ってしまう現象である。電流コラプスに関しては、例えば、特許文献1に記載されている。送信AMPの動作級をA級→AB級→C級→・・・と変更し、送信AMPの高効率化及び大電力化を目指す場合は、さらに、送信信号の振幅に応じたドレイン電流の増減を伴う。ドレイン電流の増減は、時間的に過去の振幅増幅動作の履歴によって、現在の利得及び出力が低下及び変動する等の不安定要因（メモリー効果）となっており、DPD (Digital Pre-Distortion) による歪改善の難易度が上がることとなる。

[0006] また、送信AMPでは、Drain Lag及びGate Lagという過渡現象も問題となる。C級以上の送信AMPでは、送信信号のある一定以上の振幅に応じて、ドレイン電流が流れる事でC級増幅が始まり、送信AMPの出力を整合する整合回路（基本波としての増幅信号を含む高調波群増幅後信号から基本波のみを抽出出力するタンク回路）により基本増幅信号が出力される。Drain Lagとは、ドレイン電圧を急激に0ff→0nとして送信AMPの増幅動作を可能とした際、ドレイン電流が定常電圧状態に至るまで、過渡的かつ緩慢に変化してしまう現象である。また、送信AMPを搭載した無線通信装置は、TDD (Time Division Duplex) での動作時は、UL (Up Link) /DL (Down Link) の切り替えに伴い、送信AMPの0ff/0nを行う。送信AMPの0ff/0nの立ち上げはVgsをPinch-off状態 (Ids=0A状態にする深めVgs設定) から、所望のAMP性能を得る為のIds設定値となる

様に、浅めVgs電圧へ切り替え制御を行う事により、所望のIdsが設定され、送信AMP On動作に至るが、その時にゲート電圧の急激な変化が生じる。Gate Lagは、このゲート電圧の急激な変化（Gate Pinch-OffでIds Off、送信AMPが完全Off状態 → 送信AMP OnのIds設定を行うゲート電圧へ急変）に対して、ドレイン電流が定常電圧状態に至るまで、過渡的かつ緩慢に変化してしまう現象である。これらGate Lag及びDrain Lag（以下、適宜「Gate/Drain Lag」と称す）も、AlGaN/GaN HEMTを用いる送信AMPが、TDD動作を行うべく、高速なOff/On動作及びバースト動作を行う場合、正常状態に至るまでの過渡応答遅れの不全を招く。正常状態とは、Gain、出力、AM（Amplitude Modulation）-AM/AM-PM（Phase Modulation）等の非線形歪特性が定常状態になることを意味する。ここで、LTE（Long Term Evolution）や5G（Fifth Generation Partnership Project）の基地局は、TDDシステム下にある状況では、送信AMPを時間的にOn/Offするバースト動作や、送信Symbolに応じて送信AMPをこまめにOn/Offする動作によって、低消費電力の適応制御を行う。その際、上述した過渡応答遅れのために、送信AMPのOn制御の顕著な前倒しが必要となることから、送信信号の安定化までに多くの時間を要してしまっていた。

[0007] 送信AMPにおいて、上述したGate/Drain Lagといった過渡現象が発生する場合、AMP基板（AMP内部のベア・チップ・ダイのSubstrate基板部）の深い準位や表面準位の帯電状態により、充放電がある一定の時定数を持つてしまう。このことから、送信AMPへの送信信号の入力前に、送信AMPのOff/Onのために、ドレイン電流が、目標とする定常ドレイン電流に至るまでの時間が大きく遅延してしまう。その結果、送信信号が送信AMPを通過する時に、送信信号の先頭部分のGain、出力、非線形歪特性が、定常状態に至らなくなる。このことは、上述した低消費電力の適応制御において、送信AMPをOnする度に、送信AMPの安定した特性が確保できないことに繋がる。

[0008] これに伴い、LTEや5Gの基地局が、GaN FETを用いる送信AMPを採用した場合、TDDシステム下にある状況では、上述した低消費電力の適応制御等を行うことが困難となるため、TDDシステムのシステム特性に対して多々の不具合を発

生させることとなる。

先行技術文献

特許文献

[0009] 特許文献1：特開2012-227795号公報

発明の概要

発明が解決しようとする課題

[0010] 以下、上述した問題について、図面を参照して説明する。以下では、GaN FETを用いるAMPを、適宜、「GaN AMP」と称す。また、以下では、送信AMPが搭載される無線通信装置が、各UE（User Equipment：携帯端末）に対し、送信信号としてDL信号を送信するAASであるものとする。

[0011] 図3は、GaN AMPである送信AMPにおいて、ゲートをピンチオフ状態から0nした時のドレイン電流 I_{ds} の特性の例を示す図である。図3において、横軸は時間を示し、縦軸はドレイン電流 I_{ds} を示している。また、図4は、図3のX部分を拡大した拡大図である。図4においては、 V_{gs} の設定を4通りにそれぞれ変化させた時の、 I_{ds} の特性を示している。

[0012] 図3に示されるように、ゲートをピンチオフ状態から0nすることで、ゲート電圧が急激に増大するため、ドレイン電流 I_{ds} は、所望 I_{ds} に至るまで過渡的かつ緩慢に変化しており、Gate Lagが発生している。また、図4に示されるように、 V_{gs} を V_{gs} が深いPinch-Off状態より浅く設定して、ゲートを0nした方が、ゲートを0nした後に、ドレイン電流 I_{ds} が所望 I_{ds} に至るまでの時間が早まる傾向にある。

[0013] 図5は、Drain Lagが劣悪なGaN AMPである送信AMPに対し、インパルスを入力した時のドレイン電流 I_{ds} の特性が如何にインパルス印加前の定常設定 I_{ds} 状態値から低下しているかの一例を示す図である。また、図6は、Drain Lagが良好なGaN AMPである送信AMPに対し、インパルスを入力した時のドレイン電流 I_{ds} の特性の例を示す図である。また、図5及び図6において、横軸は時間を示し、縦軸はドレイン電流 I_{ds} を示している。

- [0014] 図5に示されるように、Drain Lagが劣悪な送信AMPに対し、インパルスを入力した場合、入力直後に、ドレイン電流 I_{ds} が約90%低下する。そのため、ドレイン電流 I_{ds} を所望 I_{ds} に復帰させるまで長時間が必要となる。
- [0015] ここで、LTEにおいて、Sub Carrier Spaceが15kHzである時の1Symbol長は、約64 μ secである。また、5Gにおいて、Sub Carrier Spaceが30kHzである時の1Symbol長は、上述したLTEの1Symbol長の約1/2に相当する、約36 μ secである。
- [0016] そのため、Drain Lagが劣悪な送信AMPの場合、LTE又は5Gのどちらの場合であっても、インパルスを入力後から1Symbol長以内に、ドレイン電流 I_{ds} を所望 I_{ds} に復帰させることは困難である。
- [0017] 一方、図6に示されるように、Drain Lagが良好な送信AMPに対し、インパルスを入力した場合、入力直後のドレイン電流 I_{ds} の低下は、約40%に留まる。そのため、ドレイン電流 I_{ds} を、短時間で所望 I_{ds} に復帰させることができる。
- [0018] そのため、Drain Lagが良好な送信AMPの場合、LTE又は5Gのどちらの場合であっても、インパルスを入力後から1Symbol長以内に、ドレイン電流 I_{ds} を所望 I_{ds} に復帰させることができる。
- [0019] 図7は、Gate/Drain Lagが良好なGaN AMPである送信AMP及びGate/Drain Lagが劣悪なGaN AMPである送信AMPをそれぞれ0nした時のドレイン電流 I_{ds} の特性の例を示す図である。図7において、横軸は時間を示し、縦軸はドレイン電流 I_{ds} を示している。また、図8は、図7のX部分を拡大した拡大図である。なお、図7及び図8においては、送信AMPに対するRF変調信号の入力は無い状態になっている。
- [0020] 図7及び図8に示されるように、Gate/Drain Lagが良好な送信AMPの場合、送信AMPを0nした直後のドレイン電流 I_{ds} の立ち上がり特性は良好である。そのため、ドレイン電流 I_{ds} を、短時間で所望 I_{ds} に復帰させることができる。これに対して、Gate/Drain Lagが劣悪な送信AMPの場合、送信AMPを0nした直後のドレイン電流 I_{ds} は、緩やかに立ち上がることになる。そのため、ドレイン

電流Idsを所望Idsに復帰させるまで長時間が必要となる。

[0021] 図9は、Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載したAASにおいて、送信AMPを0nした時のEVM (Error Vector Magnitude) の特性の例を示す図である。また、図10は、Gate/Drain Lagが良好なGaN AMPである送信AMPを搭載したAASにおいて、送信AMPを0nした時のEVMの特性の例を示す図である。図9及び図10において、横軸はSymbolを示し、縦軸はEVMを示している。なお、図9及び図10においては、送信AMPの0n/0ffを2回繰り返している。

[0022] 図9に示されるように、Gate/Drain Lagが劣悪な送信AMPを搭載したAASの場合、送信AMPを0nした直後のDL信号においては、先頭Symbol 1のEVMは、Overshootが発生しており、劣化している。これに対して、図10に示されるように、Gate/Drain Lagが良好な送信AMPを搭載したAASの場合、送信AMPを0nした直後のDL信号においては、先頭Symbol 1から、EVMは、Overshootが抑制されており、劣化していない。

[0023] 図11は、Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載したAASにおいて、送信AMPを0nした直後のDL信号の先頭Symbol 1のコンスタレーションの例を示す図である。また、図12は、Gate/Drain Lagが良好なGaN AMPである送信AMPを搭載したAASにおいて、送信AMPを0nした直後のDL信号の先頭Symbol 1のコンスタレーションの例を示す図である。

[0024] 図11に示されるように、Gate/Drain Lagが劣悪な送信AMPを搭載したAASの場合、送信AMPを0nした直後のDL信号の先頭Symbol 1のコンスタレーションは、位相回転が発生している。なお、図示していないが、Symbol 1以降のSymbolのコンスタレーションは、正常であることが確認された。これに対して、図12に示されるように、Gate/Drain Lagが良好な送信AMPを搭載したAASの場合、送信AMPを0nした直後のDL信号は、先頭Symbol 1から、コンスタレーションが正常である。

[0025] 図13は、Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載したAASにおいて、複数のMCS (Modulation and channel Coding Scheme) の各々について

て、SNR (Signal-to-Noise Ratio) とThroughputとの関係の例を示す図である。また、図14は、Gate/Drain Lagが良好なGaN AMPである送信AMPを搭載したAASにおいて、複数のMCSの各々について、SNRとThroughputとの関係の例を示す図である。図13及び図14において、横軸はSNRを示し、縦軸はThroughputを示している。

[0026] 上述したように、GaN AMPである送信AMPを搭載したAASにおいては、Gate/Drain Lagが発生した場合、送信AMPをOnした直後に、DL信号の先頭SymbolのEVMにOvershootが発生する。そのため、Gate/Drain Lagが発生した場合、TDD DL/UL Configuration毎の DL Slotの先頭Symbolや、 DL Slot中の任意の先頭Symbolにおいて、EVMにOvershootが発生する。

[0027] そのため、図13に示されるように、Gate/Drain Lagが劣悪な送信AMPを搭載したAASの場合、特に、MCSの最大方向（高次QAM (Quadrature Amplitude Modulation)）側では、SNRに応じたMax Throughputが達成できなくなる。そのため、SNRが約20dB以上のMCSが達成できない事になってしまう。これに対して、図14に示されるように、Gate/Drain Lagが良好な送信AMPを搭載したAASの場合、最大のMCSまで、SNRに応じたMax Throughputが達成できる。

[0028] 以上の通り、Gate/Drain Lagが劣悪な送信AMPを搭載した無線通信装置においては、送信AMPの特性が安定化するまでの遅延があるために、送信信号の先頭部分の通信品質が悪化し、これに起因して、多々の不具合を発生させてしまうという問題があった。

[0029] 本開示の目的は、上述した課題を鑑み、送信信号の先頭部分の通信品質を維持することが可能な無線通信装置及び無線通信方法を提供することにある。

課題を解決するための手段

[0030] 一態様による無線通信装置は、
信号処理部と、
前記信号処理部の後段に設けられた送信機と、
前記送信機の後段に設けられた送信アンプと、を備え、

前記信号処理部は、
送信信号の有無を検出し、

前記送信信号を検出した場合、前記送信アンプの特性を安定化させるための安定化信号を、前記送信信号の時間域の前の時間域に割り込ませることで、前記送信信号が前記送信機及び前記送信アンプを通過する前に、前記安定化信号を前記送信機及び前記送信アンプを通過させる。

[0031] 一態様による無線通信方法は、

送信機と、前記送信機の後段に設けられた送信アンプと、を備える無線通信装置により実行される無線通信方法であって、

前記送信アンプの前段で送信信号の有無を検出するステップと、

前記送信信号を検出した場合、前記送信アンプの特性を安定化させるための安定化信号を、前記送信信号の時間域の前の時間域に割り込ませることで、前記送信信号が前記送信機及び前記送信アンプを通過する前に、前記安定化信号を前記送信機及び前記送信アンプを通過させるステップと、を含む。

発明の効果

[0032] 上述の態様によれば、送信信号の先頭部分の通信品質を維持することが可能な無線通信装置及び無線通信方法を提供できるという効果が得られる。

図面の簡単な説明

[0033] [図1]GaN/AlGaN HEMTの構造例を示す図である。

[図2]GaN/AlGaN HEMTのバンド構造例を示す図である。

[図3]GaN AMPである送信AMPにおいて、ゲートをピンチオフ状態から0nした時のドレイン電流 I_{ds} の特性の例を示す図である。

[図4]図3のX部分を拡大した拡大図である。

[図5]Drain Lagが劣悪なGaN AMPである送信AMPに対し、インパルスを入力した時のドレイン電流 I_{ds} の特性の例を示す図である。

[図6]Drain Lagが良好なGaN AMPである送信AMPに対し、インパルスを入力した時のドレイン電流 I_{ds} の特性の例を示す図である。

[図7]Gate/Drain Lagが良好なGaN AMPである送信AMP及びGate/Drain Lagが劣

悪なGaN AMPである送信AMPをそれぞれ0nした時のドレイン電流Idsの特性の例を示す図である。

[図8]図7のX部分を拡大した拡大図である。

[図9]Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載したAASにおいて、送信AMPを0nした時のEVMの特性の例を示す図である。

[図10]Gate/Drain Lagが良好なGaN AMPである送信AMPを搭載したAASにおいて、送信AMPを0nした時のEVMの特性の例を示す図である。

[図11]Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載したAASにおいて、送信AMPを0nした直後のDL信号の先頭Symbolのコンスタレーションの例を示す図である。

[図12]Gate/Drain Lagが良好なGaN AMPである送信AMPを搭載したAASにおいて、送信AMPを0nした直後のDL信号の先頭Symbolのコンスタレーションの例を示す図である。

[図13]Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載したAASにおいて、複数のMCSの各々について、SNRとThroughputとの関係の例を示す図である。

[図14]Gate/Drain Lagが良好なGaN AMPである送信AMPを搭載したAASにおいて、複数のMCSの各々について、SNRとThroughputとの関係の例を示す図である。

[図15]Gate/Drain Lagが良好なGaN AMPである送信AMP及びGate/Drain Lagが劣悪なGaN AMPである送信AMPをそれぞれ0nした時の、RF変調信号の入力が無い状態でのドレイン電流Idsの特性の例を示す図である。

[図16]Gate/Drain Lagが良好なGaN AMPである送信AMP及びGate/Drain Lagが劣悪なGaN AMPである送信AMPのそれぞれに対し、インパルスと共に、RF変調信号を入力した時のGainの特性の例を示す図である。

[図17]Gate/Drain Lagが劣悪なGaN AMPである送信AMPを0nした後、入力レベルが互いに異なるRF変調信号をそれぞれ入力した場合のドレイン電流Idsの偏差の特性の例を示す図である。

[図18]AMP安定化信号の時間方向、周波数方向、及び電力方向の配置例を示す図である。

[図19]AMP安定化信号の周波数方向及び電力方向の配置例を示す図である。

[図20]AMP安定化信号の時間方向及び周波数方向の配置例を示す図である。

[図21]AMP安定化信号のデータ構造の例を示す図である。

[図22]AMP安定化信号の時間配置の例を示す図である。

[図23]AASにおいて、AMP安定化信号の割り込みに伴う処理開始タイミングの変化の例を示すタイミングチャートである。

[図24]実施の形態に係るAASの構成例を示す図である。

[図25]実施の形態に係るAASにおいて、DL信号の時間域の前の時間域に、AMP安定化信号を割り込ませた例を示す図である。

[図26]実施の形態に係るAASの概略的な動作例を説明するフローチャートである。

[図27]Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載し、AMP安定化信号の付与が無いAASにおいて、DL信号の振幅波形の例を示す図である。

[図28]Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載し、送信AMPにAMP安定化信号を付与する、実施の形態に係るAASにおいて、AMP安定化信号及びDL信号の振幅波形の例を示す図である。

[図29]Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載し、AMP安定化信号の付与が無いAASにおいて、送信AMPを0nした時のEVMの特性の例を示す図である。

[図30]Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載し、送信AMPにAMP安定化信号を付与する、実施の形態に係るAASにおいて、送信AMPを0nした時のEVMの特性の例を示す図である。

[図31]Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載し、送信AMPにAMP安定化信号を付与する、実施の形態に係るAASにおいて、送信AMPを0nした直後のDL信号の先頭Symbolのコンスタレーションの例を示す図である。

[図32]Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載し、送信AMPにAMP

P安定化信号を付与する、実施の形態に係るAASにおいて、複数のMCSの各々について、SNRとThroughputとの関係の例を示す図である。

[図33]本開示に係る無線通信装置の一部の機能を実現するコンピュータのハードウェア構成例を示す図である。

発明を実施するための形態

[0034] 以下、図面を参照して本開示の実施の形態について説明する。なお、以下の記載及び図面は、説明の明確化のため、適宜、省略及び簡略化がなされている。また、以下の各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。また、以下で示す具体的な数値等は、本開示の理解を容易とするための例示にすぎず、これに限定されるものではない。

[0035] <実施の形態の原理>

本実施の形態の詳細を説明する前に、本実施の形態の原理について説明する。以下でも、送信AMPが搭載される無線通信装置が、各UEに対し、送信信号としてDL信号を送信するAASであるものとする。

[0036] 本開示の発明者は、Gate/Drain Lagが劣悪な送信AMPでも、インパルスを入力した後、RF変調信号を入力した方が、送信AMPの特性が安定化するまでの時間を短縮できることを見出した。

[0037] 図15は、Gate/Drain Lagが良好なGaN AMPである送信AMP及びGate/Drain Lagが劣悪なGaN AMPである送信AMPをそれぞれ0nした時の、RF変調信号の入力が無い状態でのドレイン電流Idsの特性の例を示す図である。図15において、横軸は時間を示し、縦軸はドレイン電流Idsを示している。また、図16は、Gate/Drain Lagが良好なGaN AMPである送信AMP及びGate/Drain Lagが劣悪なGaN AMPである送信AMPのそれぞれに対し、インパルスと共に、RF変調信号を入力した時のGainの特性の例を示す図である。図16において、横軸は時間を示し、縦軸はGainを示している。

[0038] 図15に示されるように、Gate/Drain Lagが劣悪な送信AMPの場合、RF変調信号の入力が無い状態では、送信AMPを0nした直後のドレイン電流Idsは、緩

やかに立ち上がる。そのため、図15には図示できていないが、ドレイン電流 I_{ds} を所望 I_{ds} に復帰させるまで、約 $80\mu\text{sec}$ の長時間が必要となる。上述したように、5Gにおいて、Sub Carrier Spaceが 30kHz である時の1Symbol長は、約 $36\mu\text{sec}$ である。そのため、ドレイン電流 I_{ds} が復帰するまでの約 $80\mu\text{sec}$ は、上述した5Gの約2 Symbol長分の時間に相当する。

[0039] これに対して、図16に示されるように、Gate/Drain Lagが劣悪な送信AMPでも、インパルスと共に、RF変調信号を入力した場合には、インパルス入力前のGainに復帰するまでの時間は、約 $10\mu\text{sec}$ であり、Gainが復帰するまでの時間を短縮できる。Gainが復帰するまでの約 $10\mu\text{sec}$ は、上述した5Gの約0.3 Symbol長分の時間に相当する。

[0040] また、本開示の発明者は、Gate/Drain Lagが劣悪な送信AMPでも、送信AMPをOnした後に送信AMPに入力するRF変調信号の入力レベルが高い方が、送信AMPの特性が安定化するまでの時間を短縮できることを見出した。

[0041] 図17は、Gate/Drain Lagが劣悪なGaN AMPである送信AMPをOnした後、入力レベルが互いに異なるRF変調信号をそれぞれ入力した場合のドレイン電流 I_{ds} の偏差の特性の例を示す図である。図17において、横軸は時間を示し、縦軸はドレイン電流 I_{ds} の偏差を示している。ここで、縦軸の I_{ds} の偏差は、 I_{dq} （無信号時設定時のアイドルカレント）を $I_{ds}=90\text{mA}$ とし、その後、送信信号を送信AMPに入力した後の各時間での信号増幅時の I_{ds} を、送信信号を送信AMPに印加する前の $I_{ds}=I_{dq}$ との差分として表したものである。従って、同図縦軸上での“0(A)”は、送信信号入力前の $I_{ds}=90\text{mA}$ に一致している事を意味する。なお、図17においては、ドレイン電流 I_{ds} を 90mA で固定し、RF変調信号の入力レベルを $33.7\text{dBm}\sim 45.7\text{dBm}$ の範囲内で変化させている。

[0042] 図17に示されるように、Gate/Drain Lagが劣悪な送信AMPでも、送信AMPをOnした後に送信AMPに入力するRF変調信号の入力レベルが高い方が、元のドレイン電流 I_{ds} （ $=90\text{mA}$ ）に復帰するまでの時間を短縮できる。図17の例では、RF変調信号の入力レベルを、最も高い 45.7dBm にした時が、元のドレイン電流 I_{ds} に復帰するまでの時間が最も短縮された。

- [0043] そこで、本実施の形態においては、上述した知見に基づいて、DL信号の時間域の前の時間域に、高レベルでかつインパルスの周波数特性同様、可能な限り広帯域（各運用CC：Component Carrier設定まで周波数拡張可能）なAMP安定化信号を割り込ませることで、DL信号が送信AMPを通過する前に、AMP安定化信号を送信AMPを通過させる。なお、AMP安定化信号は、DL信号の時間域の直前の時間域に割り込ませることが好適である。
- [0044] このようにして、DL信号の先頭Symbolが送信AMPに入力される前に、AMP安定化信号を送信AMPに入力することによって、送信AMPの電流コラプス及びGate/Drain Lagを早期に解消させる。これにより、送信AMPの電流コラプス及びGate/Drain Lagに起因する特性変異を早期に収束させ、送信AMPのGain、出力、AM-AM/AM-PM等の非線形歪特性を安定化させることができる。これにより、DL信号の先頭SymbolのEVMのOvershootに起因する、多々の不具合の発生が回避されるため、DL信号の先頭SymbolやDL Slot中の任意の先頭Symbolから信号品質が保証される。また、DL信号の先頭Symbolが送信AMPに入力された時点では、DL信号の先頭Symbol区間での送信AMPのAM-AM/AM-PM特性が予め安定となっているため、DL信号の先頭Symbol及び以降のSymbolは、送信機であるTX内のDPDで安定的に歪補償される。このことも、DL信号が、先頭Symbolから、信号品質が保証されることに寄与する。なお、TXは、送受信機であるTRX内に設けられる。
- [0045] 図18は、AMP安定化信号の時間方向、周波数方向、及び電力方向の配置例を示す図である。また、図19は、AMP安定化信号の周波数方向及び電力方向の配置例を示す図である。また、図20は、AMP安定化信号の時間方向及び周波数方向の配置例を示す図である。なお、図18～図20において、DL信号は、Slot単位の信号又はSymbol単位の信号であるとする。
- [0046] 図18～図20に示されるように、AMP安定化信号は、例えば、OFDM (Orthogonal Frequency Division Multiplexing) Formatの信号である。また、AMP安定化信号は、PAPR (Peak to Average Power Ratio) が14dBのReighley分布の振幅確率密度を有する信号である。また、AMP安定化信号は、TX内のDPD

の前段に配置されたCFR (Crest Factor Reduction) を通過し、その後、AMP安定化信号のPAPRは、CFRの閾値 (約7~8dB) にSoft Clippingされる。なお、CFRは、送信AMPでのHard Clippingにより、著しく高次歪まで発生してしまう事に起因し、DPD非補償の不全を回避する目的で実行される。

[0047] また、AMP安定化信号は、DL Slotの先頭Symbolや、DL Slot中の任意のSymbolの前の時間域に配置される。例えば、TDDシステムでは、TXをOffからOnに切り替えるための期間として、Tx On Transient periodと呼ばれる過渡的な期間が設定される。そのため、TDDシステム下にある状況では、AMP安定化信号は、DL信号の前のTx On Transient period内の時間域に配置されることになる。例えば、3GPP (Third GPP) NR (New Radio) (3GPP TS 38.104 V15.1 6.0 (2021-12)及び3GPP TS 38.141 V15.11.0 (2021-12)) では、Tx On Transient periodは10 μ secに規定されている。この場合、AMP安定化信号にRamp Up/Downを加えた信号の時間幅は、10 μ s以内に設定される。Ramp Up/Downは、インパルス性のスペクトルの拡散防止のために挿入される信号である。なお、DL信号の時間幅は、約36 μ sec~数DL Slot分の時間幅である。又は、DL信号の時間幅は、SSB (SS (Synchronization Signal) /PBCH (Physical Broadcast Channel) Block) での動作時には、140 μ secである。ここで、SSBは、SS、PBCHから構成される同期信号/報知チャネルブロックである。SSBは、主に端末が通信開始時にセルIDや受信タイミング検出を実施する為に周期的に基地局から送信されるが、5G NRでは各セルの受信品質測定にも流用される。

[0048] また、上述したように、インパルスの入力に加えて、RF変調信号を入力することが、送信AMPの特性の早期復帰を促す。そのため、AMP安定化信号の周波数帯域幅は、DL信号の送信に使用する各Component Carrierの周波数帯域幅と同等の広帯域に設定される。各Component Carrierの周波数帯域幅は、約20MHz~100MHzである。なお、DL信号の周波数帯域幅は、SSBでの動作時には約7.2MHz、そしてPDSCH (Physical Downlink Shared Channel) 等の実運用DL信号下では各Component Carrierの周波数帯域幅である。また、上述したように、RF変調信号の入力レベルを高くすることが、送信AMPの特性の早期復帰をさ

らに促す。そのため、AMP安定化信号の電力レベルは、送信AMPの出力が最大定格RMS (Root Mean Square) レベルとなる電力レベルで、かつ、DL信号と同一の電力レベルとなる高レベルに設定される。

[0049] 以上のように、本実施の形態によれば、DL信号の前の時間域に、高レベルでかつ広帯域なAMP安定化信号を割り込ませることで、DL信号が送信AMPを通過する前に、AMP安定化信号を送信AMPを通過させる。

[0050] このようにして、DL信号の先頭Symbolが送信AMPに入力される前に、AMP安定化信号を送信AMPに入力することによって、送信AMPの電流コラプス及びGate/Drain Lagを早期に解消させる。これにより、送信AMPの電流コラプス及びGate/Drain Lagに起因する特性変異を早期に収束させ、送信AMPのGain、出力、AM-AM/AM-PM等の非線形歪特性を安定化させる。これにより、DL信号の先頭SymbolのEVMのOvershootに起因する、多々の不具合の発生が回避されるため、DL信号の先頭SymbolやDL Slot中の任意の先頭Symbolから信号品質が保証される。また、DL信号の先頭Symbolが送信AMPに入力された時点では、DL信号の先頭Symbol区間での送信AMPのAM-AM/AM-PM特性が予め安定となっているため、DL信号の先頭Symbol及び以降のSymbolが、TX内のDPDで安定的に歪補償される。このことも、DL信号が、先頭Symbolから、信号品質が保証されることに寄与する。

[0051] また、例えば、AMP安定化信号は、DL信号の前のTx On Transient period内の時間域に配置されるが、3GPP NRでは、Tx On Transient periodは $10\mu\text{sec}$ に規定されている。そのため、Tx On Transient periodの $10\mu\text{s}$ 以内で、送信AMPのAM-PM等の非線形歪特性が安定化された上で、DL信号にはDPDによる歪補償が掛かることになる。

[0052] 従って、本実施の形態の構成を採用することで、電流コラプス及びGate/Drain Lagが劣悪なGaN AMPである送信AMPにおいても、DL信号の全てのSymbol (DL信号の先頭SymbolやDL Slot中の任意の先頭Symbolを含む) において、最大のMCSについても、SNRに応じたMax Throughputが達成できる。そのため、TDDシステムのシステム性能を最高位に維持した上で、User Trafficに応じた最

適な低消費電力化も可能となる。

[0053] 以下、AMP安定化信号について、さらに詳細に説明する。

図21は、AMP安定化信号のデータ構造の例を示す図である。

図21に示されるように、AMP安定化信号は、データ部分の先頭にCP (Cyclic Prefix) が付加され、その前後にRamp up及びRamp downがそれぞれ付加され、最後尾がnullとなる構造である。また、Ramp upが188 sample、CPが8 sample、データ部分が2048 sample、Ramp downが188 sample、nullが128 sampleである。また、Ramp up、CP、データ部分、及びRamp downの合計が2432 sampleであり、これにnullを加えた総合計は2560 sampleとなる。

[0054] また、AMP安定化信号のその他のparameterは、例えば、以下となる。

伝送速度：245.76MSPS

周波数帯域幅：Component Carrierの周波数帯域幅

電力レベル：送信AMPの出力が最大定格RMSレベルとなる電力レベル

変調方式：QPSK (Quadrature Phase-Shift Keying) ~256QAM

PAPR:14dB。CFR通過後は7~8dB

[0055] 図22は、AMP安定化信号の時間配置の例を示す図である。

図22に示されるように、AMP安定化信号は、例えば、TXをOffからOnに切り替えるための期間であるTx On Transient period内の時間域に配置される。Tx On Transient periodは、3GPP NRでは、10 μ secに規定されている。

[0056] 図23は、AASにおいて、AMP安定化信号の割り込みに伴う処理開始タイミングの変化の例を示すタイミングチャートである。

図23に示されるように、本実施の形態においては、AASは、DL信号の時間域の前の時間域にAMP安定化信号を割り込ませる。そのため、AMP安定化信号が10 μ secに相当する長さであるとする、AASは、TRX内のTXをイネーブルにするための制御電圧TX_Enable OnをTXに印加するタイミングを10 μ sec前倒しにする。また、AASは、送信AMPをOnするための制御電圧AMP Onを送信AMPに印加するタイミングも10 μ sec前倒しにする。

[0057] <実施の形態>

以下、本開示に係る無線通信装置の実施の形態について説明する。以下では、本実施の形態に係る無線通信装置が、各UEに対し、送信信号としてDL信号を送信するAASであるものとして説明する。

[0058] 図24は、本実施の形態に係るAAS10の構成例を示す図である。なお、図24は、本実施の形態に係るAAS10の主要な構成要素のみを示しており、その他の構成要素（例えば、アンテナ等）は図示を省略している。

[0059] 図24に示されるように、本実施の形態に係るAAS10は、信号処理部11と、送信機であるTX12と、GaN AMPである送信AMP13と、を備えている。また、信号処理部11は、検出部111と、IFFT (Inverse Fast Fourier Transform) 部112と、信号格納メモリ113と、加算器114と、を備えている。

[0060] IFFT部112は、DL信号を、周波数領域の信号から時間領域の信号に変換する。

検出部111は、IFFT部112の前段に設けられている。検出部111は、周波数領域において、DL信号の有無を自律的に検出する。例えば、検出部111は、周波数領域において、閾値判定を行うことで、DL信号の有無を検出する。

[0061] 信号格納メモリ113は、送信AMP13の特性を安定化させるためのAMP安定化信号が格納される。具体的には、AMP安定化信号は、送信AMP13に入力されると、送信AMP13の電流コラプス及びGate/Drain Lagを早期収束させて、送信AMP13のGain、出力、及び非線形歪特性を早期に安定化させる信号である。

[0062] 加算器114は、検出部111によりDL信号が検出された場合、そのDL信号がIFFT部112から出力された後、そのDL信号の時間域の前の時間域に、信号格納メモリ113に格納されたAMP安定化信号を加算する。このようにして、DL信号の時間域の前の時間域にAMP安定化信号を割り込ませる。このとき、加算器114は、DL信号のアンテナからの放射時間から、TX12の処理時間分を考慮して、DL信号が存在する時刻を逆算し、その時刻の先頭にAMP安定

化信号を割り込ませる。図25は、DL信号の時間域の前の時間域に、AMP安定化信号を割り込ませた例を示す図である。

これにより、DL信号がTX12及び送信AMP13を通過する前に、AMP安定化信号をTX12及び送信AMP13を通過させることができる。

[0063] ここで、AAS10のTDD動作時には、DL信号の時間域の前の時間域は、例えば、TX12をOffからOnに切り替えるための期間であるTx On Transient periodとなる。そのため、AMP安定化信号の時間幅は、Tx On Transient periodの時間幅以内に設定される。Tx On Transient periodは、3GPP NRでは、10 μ secに規定されている。

[0064] また、AMP安定化信号の周波数帯域幅は、DL信号の送信に使用するComponent Carrierの周波数帯域幅に設定される。

また、AMP安定化信号の電力レベルは、送信AMP13の出力が最大定格RMSレベルとなる電力レベルで、かつ、DL信号と同一の電力レベルに設定される。

[0065] TX12は、信号処理部11の後段に設けられており、信号処理部11から出力されたDL信号又はAMP安定化信号を、IQ (In-Phase/Quadrature-Phase) 信号からRF信号に変換して、送信AMP13に出力する。なお、TX12は、送受信機である不図示のTRX内に設けられる。また、TX12は、上述したように、DPPや、DPDの前段に設けられるCFR等を備えているが、これらの図示は省略されている。

[0066] 送信AMP13は、TX12の後段に設けられており、TX12から出力されたDL信号又はAMP安定化信号を増幅して出力する。送信AMP13から出力されたDL信号又はAMP安定化信号は、不図示のアンテナを介して、各UEに送信される。

[0067] 図26は、本実施の形態に係るAAS10の概略的な動作例を示すフローチャートである。図26に示されるように、検出部111は、DL信号の有無を検出する(ステップS11)。検出部111によりDL信号が検出された場合(ステップS12のYes)、加算器114は、DL信号の時間域の前の時間域にAMP安定化信号を割り込ませる(ステップS13)。そのため、まず、AMP安定化信号がTX12及び送信AMP13を通過し(ステップS14)、これにより、送信AMP13の

Gain、出力、及び非線形歪特性が安定化する。そして、その後、DL信号がTX 1 2及び送信AMP 1 3を通過する（ステップS15）。

[0068] 上述したように本実施の形態によれば、信号処理部 1 1は、DL信号を検出した場合、DL信号の時間域の前の時間域に、AMP安定化信号を割り込ませ、DL信号がTX 1 2及び送信AMP 1 3を通過する前に、AMP安定化信号をTX 1 2及び送信AMP 1 3を通過させる。

[0069] このようにして、DL信号の先頭Symbolが送信AMP 1 3に入力される前に、AMP安定化信号を送信AMP 1 3に入力することによって、送信AMP 1 3の電流コラプス及びGate/Drain Lagを早期に解消させる。これにより、送信AMP 1 3の電流コラプス及びGate/Drain Lagに起因する特性変異を早期に収束させ、送信AMP 1 3のGain、出力、AM-AM/AM-PM等の非線形歪特性を安定化させる。これにより、DL信号の先頭SymbolのEVMにOvershootが発生することを抑制でき、DL信号の先頭Symbolの通信品質を維持できる。その結果、DL信号の先頭SymbolのEVMのOvershootに起因する、多々の不具合の発生が回避されるため、DL信号の先頭SymbolやDL Slot中の任意の先頭Symbolから信号品質が保証される。また、DL信号の先頭Symbolが送信AMP 1 3に入力された時点では、DL信号の先頭Symbol区間での送信AMP 1 3のAM-AM/AM-PM特性が予め安定となっているため、DL信号の先頭Symbol及び以降のSymbolは、TX 1 2内のDPDで安定的に歪補償される。このことも、DL信号が、先頭Symbolから、信号品質が保証されることに寄与する。

[0070] 以下、本実施の形態の効果について、図面を参照して詳細に説明する。

図 2 7 は、Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載し、AMP安定化信号の付与が無いAASにおいて、DL信号の振幅波形の例を示す図である。また、図 2 8 は、Gate/Drain Lagが劣悪なGaN AMPである送信AMP 1 3を搭載し、送信AMP 1 3にAMP安定化信号を付与する、本実施の形態に係るAAS 1 0において、AMP安定化信号及びDL信号の振幅波形の例を示す図である。図 2 7 及び図 2 8 において、横軸は時間を示し、縦軸は振幅を示している。図 2 7 及び図 2 8 における振幅波形の差分は、後述する図 2 9 及び図 3 0 におけるEVM

の特性の差分として現れることになる。

[0071] 図29は、Gate/Drain Lagが劣悪なGaN AMPである送信AMPを搭載し、AMP安定化信号の付与が無いAASにおいて、送信AMPを0nした時のEVMの特性の例を示す図である。また、図30は、Gate/Drain Lagが劣悪なGaN AMPである送信AMP13を搭載し、送信AMP13にAMP安定化信号を付与する、本実施の形態に係るAAS10において、送信AMP13を0nした時のEVMの特性の例を示す図である。図29及び図30において、横軸はSymbolを示し、縦軸はEVMを示している。なお、図29及び図30においては、送信AMPの0n/0ffを1回のみ行っている。

[0072] 図29に示されるように、Gate/Drain Lagが劣悪な送信AMPを搭載し、AMP安定化信号の付与が無いAASの場合、送信AMPを0nした直後のDL信号においては、先頭Symbol1のEVMは、Overshootが発生しており、劣化している。これに対して、図30に示されるように、Gate/Drain Lagが劣悪な送信AMP13を搭載し、送信AMP13にAMP安定化信号を付与する、本実施の形態に係るAAS10の場合、送信AMP13を0nした直後のDL信号においては、先頭Symbol1から、EVMは、Overshootが抑制されており、劣化していない。

[0073] 図31は、Gate/Drain Lagが劣悪なGaN AMPである送信AMP13を搭載し、送信AMP13にAMP安定化信号を付与する、本実施の形態に係るAAS10において、送信AMP13を0nした直後のDL信号の先頭Symbol1のコンスタレーションの例を示す図である。なお、Gate/Drain Lagが劣悪な送信AMPを搭載し、AMP安定化信号の付与が無いAASにおいて、送信AMPを0nした直後のDL信号の先頭Symbol1のコンスタレーションの例は、図11に示したものと同様である。

[0074] 図11に示されるように、Gate/Drain Lagが劣悪な送信AMPを搭載し、AMP安定化信号の付与が無いAASの場合、送信AMPを0nした直後のDL信号の先頭Symbol1のコンスタレーションは、位相回転が発生している。これに対して、図31に示されるように、Gate/Drain Lagが劣悪な送信AMP13を搭載し、送信AMP13にAMP安定化信号を付与する、本実施の形態に係るAAS10の場合、送信AMPを0nした直後のDL信号は、先頭Symbol1からコンスタレーションが正常

である。

[0075] 図32は、Gate/Drain Lagが劣悪なGaN AMPである送信AMP13を搭載し、送信AMP13にAMP安定化信号を付与する、本実施の形態に係るAAS10において、複数のMCSの各々について、SNRとThroughputとの関係の例を示す図である。図32において、横軸はSNRを示し、縦軸はThroughputを示している。なお、Gate/Drain Lagが劣悪な送信AMPを搭載し、AMP安定化信号の付与が無いAASにおいて、複数のMCSの各々について、SNRとThroughputとの関係の例は、図13に示したものと同様である。

[0076] 図13に示されるように、Gate/Drain Lagが劣悪な送信AMPを搭載し、AMP安定化信号の付与が無いAASの場合、特に、MCSの最大方向（高次QAM）側では、SNRに応じたMax Throughputが達成できなくなる。そのため、SNRが約20dB以上のMCSが、運用できなくなってしまう。これに対して、図32に示されるように、Gate/Drain Lagが劣悪なGaN AMPである送信AMP13を搭載し、送信AMP13にAMP安定化信号を付与する、本実施の形態に係るAAS10の場合、最大のMCSまで、SNRに応じたMax Throughputが達成できるようになる。

[0077] 以上、実施の形態を参照して本開示について説明したが、本開示は上述した実施の形態に限定されるものではない。本開示の構成や詳細には、本開示の範囲内で当業者が理解し得る様々な変更をすることができる。

[0078] 例えば、上述した実施の形態では、本開示に係る無線通信装置をAASに用いる例について説明したが、本開示は、これに限定されるものではない。本開示に係る無線通信装置は、送信信号を送信する送信機能を備えた任意の無線通信装置（例えば、Wide Area向け基地局、マクロ基地局等）に用いることが可能である。

[0079] また、本開示に係る無線通信装置の一部の機能を、CPU（Central Processing Unit）等のプロセッサにプログラムを実行させることにより実現することも可能である。

図33は、本開示に係る無線通信装置の一部の機能を実現するコンピュータ20のハードウェア構成例を示す図である。

図33に示されるように、コンピュータ20は、プロセッサ21及びメモリ22を備えている。

[0080] プロセッサ21は、例えば、マイクロプロセッサ、CPU又はMPU (Micro Processing Unit)、又はであっても良い。プロセッサ21は、複数のプロセッサを含んでも良い。

[0081] メモリ22は、揮発性メモリ及び不揮発性メモリの組み合わせによって構成される。メモリ22は、プロセッサ21から離れて配置されたストレージを含んでも良い。この場合、プロセッサ21は、図示されていないI (Input) / O (Output) インタフェースを介してメモリ22にアクセスしても良い。

[0082] メモリ22には、プログラムが記憶される。このプログラムは、コンピュータ20に読み込まれた場合に、上述した実施の形態に係るAAS10の一部の機能をコンピュータ20に行わせるための命令群 (又はソフトウェアコード) を含む。上述したAAS10における構成要素は、プロセッサ21がメモリ22に記憶されたプログラムを読み込んで実行することにより実現されても良い。また、上述したAAS10における記憶機能を備える構成要素は、メモリ22により実現されても良い。

[0083] また、上述したプログラムは、非一時的なコンピュータ可読媒体又は実体のある記憶媒体に格納されても良い。限定ではなく例として、コンピュータ可読媒体又は実体のある記憶媒体は、random-access memory (RAM)、read-only memory (ROM)、フラッシュメモリ、solid-state drive (SSD) 又はその他のメモリ技術、CD-ROM、digital versatile disc (DVD)、Blu-ray (登録商標) ディスク又はその他の光ディスクストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ又はその他の磁気ストレージデバイスを含む。プログラムは、一時的なコンピュータ可読媒体又は通信媒体上で送信されても良い。限定ではなく例として、一時的なコンピュータ可読媒体又は通信媒体は、電氣的、光学的、音響的、又はその他の形式の伝搬信号を含む。

符号の説明

- [0084] 1 0 AAS
 - 1 1 信号処理部
 - 1 1 1 検出部
 - 1 1 2 IFFT部
 - 1 1 3 信号格納メモリ
 - 1 1 4 加算器
 - 1 2 TX
 - 1 3 送信AMP
- 2 0 コンピュータ
 - 2 1 プロセッサ
 - 2 2 メモリ

請求の範囲

- [請求項1] 信号処理部と、
前記信号処理部の後段に設けられた送信機と、
前記送信機の後段に設けられた送信アンプと、を備え、
前記信号処理部は、
送信信号の有無を検出し、
前記送信信号を検出した場合、前記送信アンプの特性を安定化させるための安定化信号を、前記送信信号の時間域の前の時間域に割り込ませることで、前記送信信号が前記送信機及び前記送信アンプを通過する前に、前記安定化信号を前記送信機及び前記送信アンプを通過させる、
無線通信装置。
- [請求項2] 前記信号処理部は、
前記安定化信号を格納する信号格納メモリと、
前記送信信号を、周波数領域の信号から時間領域の信号に変換する I F F T (Inverse Fast Fourier Transform) 部と、
前記 I F F T 部の前段に設けられ、周波数領域において、前記送信信号の有無を検出する検出部と、
前記検出部により前記送信信号が検出された場合、前記 I F F T 部から出力された前記送信信号の時間域の前の時間域に、前記信号格納メモリに格納された前記安定化信号を加算する加算器と、を備える、
請求項 1 に記載の無線通信装置。
- [請求項3] 前記無線通信装置が T D D (Time Division Duplex) 動作を行う場合、前記安定化信号の時間幅は、前記送信機を O f f から O n に切り替えるための期間の時間幅以内に設定される、
請求項 1 に記載の無線通信装置。
- [請求項4] 前記安定化信号の周波数帯域幅は、前記送信信号の送信に使用するコンポーネントキャリアの周波数帯域幅に設定される、

請求項 1 に記載の無線通信装置。

[請求項5] 前記安定化信号の電力レベルは、前記送信アンプの出力が最大定格 RMS (Root Mean Square) レベルとなる電力レベルで、かつ、前記送信信号と同一の電力レベルに設定される、

請求項 1 に記載の無線通信装置。

[請求項6] 前記安定化信号は、前記送信アンプに入力されると、前記送信アンプに電流コラプス及びゲイン／ドレインラグを発生させて、前記送信アンプのゲイン、出力、及び非線形歪特性を安定化させる信号である、

請求項 1 に記載の無線通信装置。

[請求項7] 前記送信アンプは、GaN FET (Field Effect Transistor) を用いるアンプである、

請求項 1 から 6 のいずれか 1 項に記載の無線通信装置。

[請求項8] 送信機と、前記送信機の後段に設けられた送信アンプと、を備える無線通信装置により実行される無線通信方法であって、

前記送信アンプの前段で送信信号の有無を検出するステップと、

前記送信信号を検出した場合、前記送信アンプの特性を安定化させるための安定化信号を、前記送信信号の時間域の前の時間域に割り込ませることで、前記送信信号が前記送信機及び前記送信アンプを通過する前に、前記安定化信号を前記送信機及び前記送信アンプを通過させるステップと、を含む、

無線通信方法。

[図1]




Fig. 1

[図2]




Fig. 2

[図3]





Fig. 3

[図4]



浅めの V_{gs} からGate Onした方が
Gate On後の 所望 I_{ds} までの達成時間が早まる傾向

Fig. 4

[図5]




Fig. 5

[図6]




Fig. 6

[図7]




Fig. 7

[図8]





Fig. 8


[図9]



DL信号の先頭 Symbolの EVM劣化

Fig. 9

[図10]




DL信号の先頭 SymbolのEVM劣化無し

Fig. 10

[図11]

Gate/Drain Lag劣悪AMP




symbol 1

位相回転発生

Fig. 11

[図12]

Gate/Drain Lag良好AMP




symbol1

コンスタレーションは正常

Fig. 12

[図13]



Max Throughputが出ない→NG

Fig. 13

[図14]




Fig. 14

[図15]





Fig. 15

[図16]


AMPへのRF変調信号の入力有り



10 μsec 程度あればGain復帰

Fig. 16

[図17]



AMPへのRF変調信号の入力レベルが高い方が
電流コラプスから Ids復帰までの時間を短縮可能

Fig. 17

[図18]




Fig. 18

[図19]




Fig. 19

[図20]





Fig. 20

[図21]



AMP安定化信号の生成事例 (時間信号)

Fig. 21

[図22]




Fig. 22

[図23]




Fig. 23

[図24]




Fig. 24

[図25]




Fig. 25

[図26]




Fig. 26

[図27]

AMP安定化信号なし




Fig. 27

[図28]

AMP安定化信号を付与




Fig. 28

[図31]

Gate/Drain Lag劣悪AMPへ
AMP安定化信号を付与




symbol1

コンスタレーションは正常

Fig. 31

[図32]

Gate/Drain Lag劣悪AMPへAMP安定化信号を付与



Max Throughputを達成可能

Fig. 32

[図33]




Fig. 33

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2022/016155

A. CLASSIFICATION OF SUBJECT MATTER		
H04B 1/04 (2006.01)i FI: H04B1/04 R		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) H04B1/04		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Published examined utility model applications of Japan 1922-1996 Published unexamined utility model applications of Japan 1971-2022 Registered utility model specifications of Japan 1996-2022 Published registered utility model applications of Japan 1994-2022		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2021-121054 A (NAT RES & DEVELOPMENT AGENCY JAPAN AEROSPACE EXPLORATION AGENCY) 19 August 2021 (2021-08-19) abstract	1-8
X	JP 2-116769 A (TECH RES & DEV INST OF JAPAN DEF AGENCY) 01 May 1990 (1990-05-01) claims	1-8
A	WO 2012/111274 A1 (PANASONIC CORPORATION) 23 August 2012 (2012-08-23) entire text, all drawings	1-8
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 24 June 2022		Date of mailing of the international search report 05 July 2022
Name and mailing address of the ISA/JP Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan		Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No. PCT/JP2022/016155

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP	2021-121054	A	19 August 2021	US 2021/0242841 A1 abstract	
JP	2-116769	A	01 May 1990	(Family: none)	
WO	2012/111274	A1	23 August 2012	US 2013/0293311 A1 entire text, all drawings	

A. 発明の属する分野の分類（国際特許分類（IPC）） H04B 1/04(2006.01)i FI: H04B1/04 R		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H04B1/04 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2022年 日本国実用新案登録公報 1996-2022年 日本国登録実用新案公報 1994-2022年		
国際調査でを使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2021-121054 A（国立研究開発法人宇宙航空研究開発機構）19.08.2021（2021-08-19） [要約]	1-8
X	JP 2-116769 A（防衛庁技術研究本部長）01.05.1990（1990-05-01） 特許請求の範囲	1-8
A	WO 2012/111274 A1（パナソニック株式会社）23.08.2012（2012-08-23） 全文全図	1-8
<input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input checked="" type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的な技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献	“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献	
国際調査を完了した日 24.06.2022	国際調査報告の発送日 05.07.2022	
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	権限のある職員（特許庁審査官） 佐藤 敬介 5K 9196 電話番号 03-3581-1101 内線 3556	

国際調査報告
特許ファミリーに関する情報

国際出願番号

PCT/JP2022/016155

引用文献	公表日	特許ファミリー文献	公表日
JP 2021-121054 A	19.08.2021	US 2021/0242841 A1	
[要約]			
JP 2-116769 A	01.05.1990	(ファミリーなし)	
WO 2012/111274 A1	23.08.2012	US 2013/0293311 A1	
全文全図			