



ÚŘAD PRO VYNÁLEZY
A OBJEVY

POPIS VYNÁLEZU K AUTORSKÉMU OSVĚDČENÍ

243630

(11)

(B1)

(22) Přihlášeno 29 11 83
(21) PV 8858-83

(40) Zveřejněno 17 09 85

(45) Vydáno 15 05 87

(51) Int. Cl.⁴
G 06 F 3/03

(75)

Autor vynálezu


KOTT KRISTIAN ing.; JINDŘICH MIROSLAV ing.;
ŠESTÁK FRANTIŠEK, PRAHA

(54) Zapojení simulátoru snímací hlavy

Zapojení řeší bezporuchové ověření a oživení obvodů a procesorů spolupracujících při snímání grafických podkladů a umožňuje připravit oživené pracoviště pro připojení snímací hlavy.

Podstata spočívá v tom, že podle zapojení je možno realizovat obvod, který produkuje všechny signály, které vysílá snímací hlava grafických podkladů.

Zapojení se bude využívat v kartografii, v oboru automatického projektování a všude tam, kde se jedná o snímání grafických podkladů.



Vynález se týká zapojení simulátoru snímací hlavy, který nahradí snímací hlavu se světlocitlivými obvody. Spadá do oboru automatických snímačů grafických podkladů.

Dosud se používalo k prověřování správné činnosti celé elektroniky vlastní snímací hlavy, která však není vždy dostupná a je cenově nákladná.

Nedostatky odstraňuje zapojení simulátoru snímací hlavy, které umožňuje ověření všech obvodů kreslicího stolu, procesoru i propojení na řídicí počítač a jehož podstata spočívá v tom, že generátor impulsů je svým výstupem spojen s prvním vstupem logického obvodu, jehož první výstup je spojen se vstupem čítače snímané plochy, jehož výstup je připojen jednak na druhý vstup logického obvodu a jednak na vstup paměti EPROM, jejíž výstup je připojen na vstup volitelného pole a jehož výstup je výstupem simulátoru, přičemž druhý výstup logického obvodu je připojen na vstup čítače prodlevy, jehož výstup je připojen na třetí vstup logického obvodu.

Výhodami využití simulátoru jsou nízká pořizovací cena, jednoduchost obvodu a odpadá náročné seřizování snímací hlavy, a nastavování osvětlení.

Jedno z možných zapojení simulátoru snímací hlavy je znázorněno na připojeném výkresu blokového schématu zapojení.

Podle výkresu je generátor 1 impulsů výstupem 11 připojen na první vstup 21 logického obvodu 2, jehož první výstup 22 je připojen na vstup 41 čítače 4 snímané plochy a druhý výstup 23 logického obvodu 2 je připojen na vstup 31 čítače 3 prodlevy. Výstup 42 čítače 4 snímané plochy je připojen jednak na vstup 51 paměti 5 EPROM a zároveň na druhý vstup 25 logického obvodu 2. Paměť 5 EPROM je svým výstupem 52 připojena na vstup 61 volitelného pole 6, jehož výstup 62 je výstupem V simulátoru. Výstup 32 čítače 3 prodlevy je připojen na třetí vstup 24 logického obvodu 2.

Činnost obvodu podle vynálezu zapojení simulátoru snímací hlavy se uskutečňuje tím, že pulsy generátoru 1 jsou logickým obvodem 2 upravovány a přenášeny do čítače 4 snímané plochy jako pulsy světlocitlivého obvodu. Po načítání čítače 4 snímané plochy se signálem na výstupu 23 logického obvodu 2 uvede v činnost čítač 3 prodlevy, který určuje svým výstupem 32 zahájení dalšího sledu pulsů světlocitlivého obvodu. K tomuto sledu signálů z čítače 4 snímané plochy přiřadí paměť 5 EPROM napěťové logické úrovně, obdobné úrovním skutečných světlocitlivých obvodů. Propojkou na volitelném poli 6 je možno vybírat různé typické sledy logických signálů z různých oblastí paměti 5 EPROM. Ukončení jednotlivých sledů pulsů se získá připojením výstupu 42 čítače 4 snímané plochy na druhý vstup 25 logického obvodu 2.

Zapojení simulátoru snímací hlavy se může využít při ověřování všech činností automatického snímače grafických podkladů a není zapotřebí instalace nákladné snímací hlavy.

P R E D M Ě T V Y N Á L E Z U

Zapojení simulátoru snímací hlavy, vyznačující se tím, že generátor (1) impulsů je výstupem (11) spojen s prvním vstupem (21) logického obvodu (2), jehož první výstup (22) je spojen se vstupem (41) čítače (4) snímané plochy, jehož výstup (42) je připojen jednak na druhý vstup (25) logického obvodu (2) a jednak na vstup (51) paměti (5) EPROM, jejíž výstup (52) je připojen na vstup (61) volitelného pole (6), jehož výstup (62) je výstupem (V) simulátoru, přičemž druhý výstup (23) logického obvodu (2) je připojen na vstup (31) čítače (3) prodlevy, jehož výstup (32) je připojen na třetí vstup (24) logického obvodu (2).

1 výkres

243630

