(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号

特許第5134613号
(P5134613)

(45)発行日　平成25年1月30日(2013.1.30)　(24)登録日　平成24年11月16日(2012.11.16)

(51)Int.Cl.　　F I
G01C 19/64 (2006.01)　　G01C 19/64　A
G01C 19/72 (2006.01)　　G01C 19/72　J

請求項の数 12　(全 11 頁)

(21)出願番号　特願2009-279521 (P2009-279521)
(22)出願日　平成21年12月9日 (2009.12.9)
(65)公開番号　特開2010-139504 (P2010-139504A)
(43)公開日　平成22年6月24日 (2010.6.24)
審査請求日　平成22年1月5日 (2010.1.5)
(31)優先権主張番号　12/316,060
(32)優先日　平成20年12月9日 (2008.12.9)
(33)優先権主張国　米国(US)

(73)特許権者　507408316
ノースロップ　グラマン　ガイダンス　アンド　エレクトロニクス　カンパニー，インコーポレーテッド
NORTHROP GRUMMAN GUIDANCE AND ELECTRONICS COMPANY, INC.
アメリカ合衆国，カリフォルニア州　９００６７－２１０１，ロス　アンジェルス，センチュリー　パーク　イースト　１８４０
1840 Century Park East, Los Angeles, CA 90067-2101, U.S.A.

最終頁に続く

(54)【発明の名称】光ファイバジャイロスコープの決定論的制御ループの自動利得制御

(57)【特許請求の範囲】
【請求項１】
光ファイバジャイロスコープ（１２）からの出力信号を処理するように構成された光ファイバジャイロスコープ制御ループ（１３）を含む前記光ファイバジャイロスコープ（１２）向けの自動利得制御システム（１０，６０，７０）であって、
前記光ファイバジャイロスコープ（１２）からの前記出力信号に可調整利得または可変利得を適用するように構成された利得調整増幅器（２４，７２）と、
前記光ファイバジャイロスコープ（１２）からの出力信号をもたらす前記光ファイバジャイロスコープ制御ループ（１３）に対して較正信号を導入するように構成された較正信号発生器（２７）と、
前記較正信号発生器（２７）からの較正信号を受け取るように構成された補償ループ（４２）であって、前記較正信号を処理して補償信号を生成するように構成され、前記補償信号が、前記光ファイバジャイロスコープ制御ループ（１３）からの出力信号と合成されて、補償された光ファイバジャイロスコープ出力信号をもたらす補償ループ（４２）と、
前記補償ループ（４２）と前記光ファイバジャイロスコープの出力信号に適用される前記可調整利得または可変利得を有する前記利得調整増幅器（２４，７２）との間に接続された自動利得制御ループ（５１）であって、前記光ファイバジャイロスコープ制御ループ（１３）の利得を安定化するために、前記補償された光ファイバジャイロスコープ出力信号と前記補償信号とを掛けて、前記利得調整増幅器（２４，７２）を制御するのに用いられる利得誤差信号を生成するように構成された利得誤差復調器（５０）を含む自動利得制

御ループ（５１）とを備え、
前記光ファイバジャイロスコープ制御ループ（１３）は、前記光ファイバジャイロスコープ（１２）の信号出力をデジタル化するように構成されたアナログ・デジタル変換器（２２）と、前記較正信号発生器（２７）と前記利得調整増幅器（２４）との間に接続された制御ループ加算器（２８）と、前記較正信号と前記利得調整増幅器（２４）の出力との和である前記制御ループ加算器（２８）からの出力を受け取るように接続された制御ループ積分器（３２）とを備え、
前記補償ループ（４２）は、前記較正信号発生器（２７）に接続された補償ループ加算器（４０）と、前記補償ループ加算器（４０）の出力端に接続された補償ループ積分器（４４）と、前記補償ループ積分器（４４）の出力端に接続された補償ループ利得（４６）であって、前記補償ループ加算器（４０）の入力端に接続された出力端を有して負のフィードバックを供給する補償ループ利得（４６）とを備え、
前記自動利得制御ループ（５１）は、前記利得誤差復調器（５０）の出力端に接続された自動利得制御の誤差積分器（５２）と、前記自動利得制御の誤差積分器（５２）からの出力信号を増幅するように構成された自動利得制御ループ増幅器（５４）と、前記自動利得制御ループ増幅器（５４）と前記可調整デジタル利得を有する前記利得調整増幅器（２４）との間に接続された自動利得制御ループフィルタ（５６）とを備え、
前記光ファイバジャイロスコープ制御ループ（１３）および前記補償ループ（４２）の両方に摂動を与え、前記補償ループ（４２）の利得が固定基準値に選ばれ、光ファイバジャイロスコープ制御ループ出力を補償するのに補償ループ（４２）の出力が用いられて、補償された光ファイバジャイロスコープ制御ループ出力を形成すること
によって特徴づけられる自動利得制御システム（１０，６０，７０）。
【請求項２】
補償ループ積分器（４４）の出力端と前記利得誤差復調器（５０）の第１の入力端との間に接続された第１のフィルタ（５８）をさらに備える請求項１に記載の自動利得制御システム（１０，６０）。
【請求項３】
前記較正信号発生器（２７）から信号を受け取るように構成された基準ループ（６２）と、
前記基準ループ（６２）と前記利得誤差復調器（５０）との間に接続されて、前記自動利得制御ループ（５１）へ基準信号を供給する第２のフィルタ（４８）と
をさらに備える請求項１に記載の自動利得制御システム（６０）。
【請求項４】
前記較正信号発生器（２７）と前記自動利得制御ループ（５１）との間に接続された基準ループ（６２）をさらに備えて、前記自動利得制御ループに利得基準信号を供給する請求項１に記載の自動利得制御システム（６０，７０）。
【請求項５】
前記較正信号発生器（２７）に接続された第１の入力端を有する加算器（７６）と、
前記加算器（７６）の第２の入力端に接続されたディザ信号発生器（７８）とをさらに備え、
前記加算器（７６）が、制御ループ加算器（２８）の入力端に接続された出力端を有して、前記光ファイバジャイロスコープ制御ループ（１３）に前記較正信号および前記ディザ信号を導入する請求項４に記載の自動利得制御システム（６０，７０）。
【請求項６】
前記光ファイバジャイロスコープ制御ループ（１３）が、
前記光ファイバジャイロスコープ（１２）からのアナログ出力信号を増幅するように構成された可変利得アナログ増幅器（７２）である前記利得調整増幅器と、
前記可変利得アナログ増幅器（７２）の出力端に接続されたアナログ・デジタル変換器（２２）と、
前記アナログ・デジタル変換器（２２）からのデジタル信号を受け取るように接続され

た第１の入力端および前記較正信号発生器（２７）からの信号を受け取るように構成された第２の入力端を有する制御ループ加算器（２８）と、
前記較正信号と前記アナログ・デジタル変換器（２２）からのデジタル信号との和である前記制御ループ加算器（２８）からの出力を受け取るように接続された制御ループ積分器（３２）と
を備える請求項１に記載の自動利得制御システム（７０）。
【請求項７】
前記可変利得アナログ増幅器（７２）に接続された前記利得制御ループ（５１）中に利得制御デジタル・アナログ変換器（８０）をさらに備える請求項６に記載の自動利得制御システム（７０）。
【請求項８】
前記制御ループ積分器（３２）からの光ファイバジャイロスコープ出力信号を、前記補償ループ積分器（４４）から出力された前記補償信号へ加算するように構成された加算器（３４）をさらに備えて、前記補償された光ファイバジャイロスコープ出力信号を生成する請求項１に記載の自動利得制御システム（１０，６０，７０）。
【請求項９】
前記自動利得制御ループ（５１）が、
前記利得誤差復調器（５０）の出力端に接続された自動利得制御の誤差積分器（５２）と、
前記自動利得制御の誤差積分器（５２）からの出力信号を増幅するように構成された自動利得制御ループ増幅器（５４）と、
前記自動利得制御ループ増幅器（５４）と前記可変利得アナログ増幅器（７２）との間に接続された自動利得制御ループフィルタ（５６）とを備える請求項７に記載の自動利得制御システム（７０）。
【請求項１０】
補償ループ積分器（４４）の出力端と前記利得誤差復調器（５０）との間に接続された第１のフィルタ（５８）をさらに備える請求項９に記載の自動利得制御システム（７０）。
【請求項１１】
前記較正信号発生器（２７）から信号を受け取るように構成された基準ループ（６２）と、
前記基準ループ（６２）の出力端と前記利得誤差復調器（５０）との間に接続されて、前記自動利得制御ループ（５１）へ基準信号を供給する第２のフィルタ（４８）とをさらに備える請求項９に記載の自動利得制御システム（７０）。
【請求項１２】
前記基準ループ（６２）が、
前記較正信号発生器（２７）に接続された基準ループ加算器（６４）と、
前記基準ループ加算器（６４）の出力端に接続された基準ループ積分器（６６）と、
前記基準ループ積分器（６６）の出力端に接続された基準ループ利得（６８）であって、前記基準ループ加算器（６４）の入力端に接続された出力端を有して負のフィードバックを供給する基準ループ利得（６８）と
を備える請求項３または請求項１１に記載の自動利得制御システム（６０，７０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に光ファイバジャイロスコープの回転検出システムに関する。より詳細には、本発明は、回転レートを測定するための、光ファイバジャイロスコープからの出力信号の処理に関する。さらにより詳細には、本発明は、改善された電子的ディザシステムおよび光ファイバジャイロスコープの信号処理システムにおいて低振幅のディザ信号を用いる方法に関する。

【背景技術】
【０００２】
１９９１年６月４日に本発明の発明者の１人であるＧｅｏｒｇｅ Ａ．Ｐａｖｌａｔｈに交付された米国特許第５，０２０，９１２号は、決定論的位相変調を用いる閉ループファイバジャイロ向けの、不感帯回避技法を開示している。ジャイロ復調されたレート信号も入力として有する積分器に、平均値ゼロの周期的ディザ信号が入力される。重要な要件は、ジャイロループの帯域幅がディザ周波数より大きく、また、ディザ周波数がサンプリング周波数より大きいことである。理想的には、ディザ周波数はサンプリング周波数の少なくとも１０倍であり、ループの帯域幅はディザ周波数の少なくとも１０倍である。これらの条件が満たされないと、光ファイバジャイロの回転センサとしての動作に問題が生じる。この問題には、ループ帯域幅の制約およびアナログ・デジタル変換器の入力範囲の制限による大きなディザ振幅、ならびに、サンプリング周期がディザ周期の正確な整数倍でない場合の出力中の大きなディザ残余による、ジャイロ制御ループのフロントエンドの飽和が含まれる。制御ループの飽和は、ディザ信号およびその他の望ましくない非線形性を相殺できないことを介して、ランダムウォークの増加につながる。飽和を回避するためにディザ信号の振幅を低下させると、高いサンプリングレートで不感帯を解消するのに十分なディザがなくなってしまうことになる。サンプリング時間より長い期間にわたって小振幅のディザ信号を印加することは、各サンプルが大量の残余のディザを含む原因となる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、光ファイバジャイロスコープのループ利得誤差が安定化されるよう、光ファイバジャイロスコープのループ利得誤差を測定するのに摂動（Perturbation）が使用できるようにし、光ファイバジャイロスコープの出力から摂動信号が除去される。
【課題を解決するための手段】
【０００４】
本発明は、低周波数の真の角速度信号を除去するハイパスフィルタを用いて、光ファイバジャイロスコープのループ出力信号およびパイロット基準信号をフィルタリングすることにより、復調された利得誤差を生成する。同一のフィルタで較正信号および光ファイバジャイロスコープ出力信号をフィルタリングすると、これらの信号間の正しい位相関係が保証される。フィルタリングされた両信号が掛け算されて積分され、利得誤差信号が与えられる。利得誤差信号は、さらにフィルタリングするかまたは利得減衰係数を掛けてもよく、所望の自動利得制御の時定数をもたらす。利得を安定化するために、可変利得に対して自動利得制御信号がフィードバックされる。
【０００５】
光ファイバジャイロスコープからの出力信号を処理するように構成された光ファイバジャイロスコープ制御ループを含む光ファイバジャイロスコープシステム向けの、本発明による自動利得制御システムは、光ファイバジャイロスコープからの出力信号に適用される可調整利得を備える。較正信号発生器は、光ファイバジャイロスコープ制御ループに較正信号を導入するように構成され、それによって、光ファイバジャイロスコープからの出力信号がもたらされる。自動利得制御システムは、較正信号発生器からの較正信号を受け取るように構成された補償ループをさらに含む。補償ループは、較正信号を処理して補償信号を生成するように構成され、補償信号は、光ファイバジャイロスコープ制御ループからの出力信号と合成されて、補償された光ファイバジャイロスコープ出力信号をもたらす。補償ループと光ファイバジャイロスコープの出力信号に適用される可調整利得との間に、自動利得制御ループが接続される。自動利得制御ループは、光ファイバジャイロスコープ制御ループの利得を安定化するために、補償された光ファイバジャイロスコープ出力信号と補償信号とを掛けて、可調整利得を制御するのに用いられる利得誤差信号を生成するように構成された利得誤差復調器を含む。
【０００６】

光ファイバジャイロスコープ制御ループは、好ましくは、光ファイバジャイロスコープの出力信号をデジタル化するように構成されたアナログ・デジタル変換器と、可調整デジタル利得である可調整利得と、較正信号発生器と可調整デジタル利得との間に接続された制御ループ加算器と、較正信号とデジタル利得の出力との和である制御ループ加算器からの出力を受け取るように接続された積分器とを備える。

【０００７】

補償ループは、較正信号発生器に接続された補償ループ加算器と、補償ループ加算器の出力端に接続された補償ループ積分器と、補償ループ積分器の出力端に接続された補償ループ利得とを備える。補償ループ利得は、補償ループ加算器の入力端に接続された出力端を有して、負のフィードバックを供給する。自動利得制御システムは、好ましくは、制御ループ積分器からの光ファイバジャイロスコープ出力信号を補償ループ積分器から出力される補償信号に加算するように構成された加算器をさらに備えて、補償された光ファイバジャイロスコープ出力信号を生成する。

【０００８】

自動利得制御ループは、好ましくは、利得誤差復調器の出力端に接続された自動利得制御の誤差積分器と、自動利得制御の誤差積分器からの出力信号を増幅するように構成された自動利得制御ループ増幅器と、自動利得制御ループ増幅器と可調整デジタル利得との間に接続された自動利得制御ループフィルタと、補償ループ積分器の出力端と利得誤差復調器との間に接続されたフィルタとを備える。

【０００９】

自動利得制御システムは、好ましくは、較正信号発生器と自動利得制御ループの利得誤差復調器との間に接続された基準ループと、基準ループと利得誤差復調器との間に接続されて自動利得制御ループへ基準信号を供給するフィルタとをさらに備えて、自動利得制御ループに利得基準信号を供給する。基準ループは、較正信号発生器に接続された基準ループ加算器と、基準ループ加算器の出力端に接続された基準ループ積分器と、基準ループ積分器の出力端に接続された基準ループ利得とを備え、基準ループ利得は、基準ループ加算器の入力端に接続される出力端を有して負のフィードバックを供給する。

【００１０】

制御ループは、あるいは、光ファイバジャイロスコープから出力されたアナログ信号を増幅するように構成された可変利得アナログ増幅器と、可変利得アナログ増幅器の出力端に接続されたアナログ・デジタル変換器と、アナログ・デジタル変換器からのデジタル信号を受け取るように接続された第１の入力端および較正信号発生器からの信号を受け取るように構成された第２の入力端を有する制御ループ加算器と、較正信号と増幅されたループ誤差信号との和である制御ループ加算器からの出力を受け取るように接続された積分器とを備えてよい。

また、自動利得制御システムは、較正信号に接続された第１の入力端を有する加算器と、加算器の第２の入力端に接続されたディザ信号発生器とをさらに備え、加算器が、制御ループ加算器の入力端に接続された出力端を有して、光ファイバジャイロスコープ制御ループに較正信号およびディザ信号を導入しても良い。

また、自動利得制御システムは、可変利得アナログ増幅器に接続された利得制御ループ中に利得制御デジタル・アナログ変換器をさらに備えても良い。

また、自動利得制御システムは、自動利得制御ループが、利得誤差復調器の出力端に接続された自動利得制御の誤差積分器と、自動利得制御の誤差積分器からの出力信号を増幅するように構成された自動利得制御ループ増幅器と、自動利得制御ループ増幅器と可調整デジタル利得との間に接続された自動利得制御ループフィルタとを備えても良い。

また、自動利得制御システムは、補償ループ積分器の出力端と利得誤差復調器との間に接続された第１のフィルタをさらに備えても良い。

また、自動利得制御システムは、較正信号発生器から信号を受け取るように構成された基準ループと、基準ループの出力端と利得誤差復調器との間に接続されて、自動利得制御ループへ基準信号を供給する第２のフィルタとをさらに備えても良い。

【図面の簡単な説明】
【００１１】
【図１】本発明によるデジタル自動利得制御システムのブロック図である。
【図２】本発明によるデジタル自動利得制御システムおよび不感帯抑制を含む自動利得制御システムのブロック図である。
【図３】本発明による不感帯抑制を含むアナログ自動利得制御システムのブロック図である。
【発明を実施するための形態】
【００１２】
図１を参照すると、線形化された光ファイバジャイロスコープ（ＦＯＧ）モデル１２に接続された自動利得制御システム１０が示されている。従来技術は、自動利得制御システム１０で機能する、いくつかの光ファイバジャイロスコープの記述（図示せず）を含む。線形化された光ファイバジャイロスコープモデル１２は、あらゆる従来技術の光ファイバジャイロスコープを示すものと理解されたい。
【００１３】
線形化された光ファイバジャイロスコープモデル１２は、選択されたスケールファクタを有する位相変調器１４を含む。制御ループ１３が、閉ループ光ファイバジャイロの基礎となる。位相変調器１４の出力は、ＦＯＧ　１６に入力され、ＦＯＧ　１６は、加算器１８にも接続されている。加算器１８は、ＦＯＧループからの入力信号とジャイロレート信号との差である出力信号を生成する。加算器１８の出力は、選択された利得を有するアナログ増幅器２０によって増幅される。次いで、増幅されたアナログ信号は、アナログ・デジタル変換器２２へ入力される。アナログ・デジタル変換器２２からのデジタル信号出力は、可調整デジタル利得を有するデジタル利得ブロック２４によって増幅される。デジタル利得ブロック２４は、ＡＧＣループフィルタ５６によって与えられるデジタル利得をＡ／Ｄ変換器２２の出力に掛ける。可調整デジタル利得２４からの増幅されたデジタル信号が、加算器２８へ入力される。
【００１４】
較正信号発生器２７は、高周波数（例えば１９４０Ｈｚ）の矩形波であり得る較正信号を供給する。較正信号２７とデジタル増幅器２４の出力との和が加算器２８で計算され、積分器３２に入力として供給される。積分器３２の出力端は、加算器３４およびランプ積分器３６へ積分された信号を供給する。ランプ積分器３６の出力は、位相変調器１４へフィードバックされる出力を有するデジタル・アナログ変換器３８に入力される。
【００１５】
較正信号発生器２７は、補償ループ４２に含まれる加算器４０へも較正信号を供給する。加算器４０は、加算器３４、補償利得ブロック４６、およびハイパスフィルタ４８に接続された出力端を有する積分器４４に接続される。基準利得ブロック４６の出力が加算器４０へ入力され、加算器４０は、基準利得ブロック４６からの出力と較正信号発生器２７からの出力との差を出力するように構成される。
【００１６】
フィルタ４８は、自動利得制御ループ５１に含まれる利得誤差復調器５０へ信号を出力する。利得誤差復調器５０からの出力信号が、自動利得制御（ＡＧＣ）の誤差積分器５２へ入力される。自動利得制御の誤差積分器５２からの積分された利得誤差信号がＡＧＣ増幅器５４へ入力され、次いでＡＧＣ増幅器５４の出力がＡＧＣループフィルタ５６へ入力される。自動利得制御ループフィルタ５６からの出力信号が、次いで可調整デジタル利得２４へ入力されて利得制御をもたらす。
【００１７】
加算器３４は、積分器３２の出力と積分器４４の出力との間の差である補償された出力信号を供給する。補償された出力信号は、加算器３４と利得誤差復調器５０との間に接続されたハイパスフィルタ５８へ入力される。ＡＧＣループフィルタ５６の出力は、増幅器２４に接続されてデジタル利得を調整する。

【００１８】
復調された利得誤差信号を生成するために、光ファイバジャイロスコープループの補償された出力信号およびパイロット基準信号は、好ましくは、それぞれハイパスフィルタ４８および５８でフィルタリングされる。ハイパスフィルタリングによって、ＦＯＧループ中に存在する（したがって補償されたＦＯＧ出力信号中にも存在する）直流（ＤＣ）（ゼロ周波数）の真の角速度信号が除去される。フィルタ４８と５８とは、好ましくは、正しい位相関係を保証するために、同一のものである。フィルタリングされた両信号が利得誤差復調器５０によって掛け算され、次いで積分器５２によって積分されて利得誤差信号をもたらす。利得誤差信号は、さらにフィルタリングされ、かつ／または利得係数もしくは減衰係数を掛けられて、所望のＡＧＣループ時定数をもたらす。このＡＧＣ制御は、可調整デジタル利得ブロック２４にフィードバックされて利得を安定化する。

【００１９】
図２は、図１の構成に加えて不感帯抑制を含む自動利得制御システム６０を示す。較正信号発生器２７が、基準ループ６２に含まれる加算器６４に接続される。加算器６４は積分器６６に接続される。積分器６６の出力は、フィルタ４８および基準利得ブロック６８に接続され、基準利得ブロック６８は、それ自体への信号入力に基準利得を与える。基準利得ブロック６８の出力が、加算器６４へフィードバックされる。加算器６４の出力は、較正信号２７と基準利得ブロック６８の出力との間の差である。

【００２０】
較正信号発生器２７の出力は、加算器７６にも接続される。加算器７６は、低周波ディザ信号発生器７８からのディザ信号も受け取る。ディザ信号の周波数は、好ましくは約１０Ｈｚである。較正信号とディザ信号とを合成した信号が加算器２８へ入力され、このディザリングされた較正信号が、加算器２８によって可調整デジタル利得ブロック２４の出力に加算される。ここで、補償ループ４２は、加算器７６の出力から、ディザと較正信号との和を表す信号を入力として得る。利得制御ループを駆動するのに基準ループ６２が用いられ、利得制御ループは、フィルタ４８と、利得誤差復調器５０と、ＡＧＣループ積分器５２と、ＡＧＣループ増幅器５４と、ＡＧＣループフィルタ５６とから成り、これらは、図１と同様に、協働してジャイロループの全体の利得を安定化するように可調整デジタル利得ブロック２４を制御する。

【００２１】
図３は、不感帯抑制および、図１および図２のデジタル・アナログ自動利得制御の代わりにアナログ自動利得制御を含む、自動利得制御システム７０を示すブロック図である。図３では、アナログ増幅器２０とアナログ・デジタル変換器２２との間に可変利得アナログ増幅器７２が含まれる。ＡＧＣシステム７０は、図１および図２の可調整デジタル利得増幅器２４を含まない。ＡＧＣシステム７０では、ＡＧＣループフィルタ５６と可変利得アナログ増幅器７２との間に利得制御のデジタル・アナログ変換器８０が配置される。

【００２２】
本発明は、振動および衝撃の環境において、ＦＯＧ開ループ利得に対する基本的コントリビュータの変動にかかわらずＦＯＧ　１６の適切な性能を保証するために、ＦＯＧループ１２のループ利得および周波数応答を安定化する。これは、不感帯抑制と協調して達成することができる。

【００２３】
本発明は、ＦＯＧループ１３およびＦＯＧループ１３と同じ全体的形式を有する補償ループ４２の両方に摂動（較正信号あるいはパイロットおよびディザ）を与える。補償ループ４２の利得は、固定基準値に選ばれる。ＦＯＧ出力を補償するのに補償ループの出力が用いられて、補償されたＦＯＧ出力を形成する。ＦＯＧループの利得が、補償ループ４２で設定された固定目標値と一致しない場合、補償されたＦＯＧ出力中に誤差信号が存在することになる。この誤差信号は摂動信号と同期することになり、復調することによって検出することができる。この検出された誤差信号が、ＦＯＧループ１３の利得を調整する外側ループに対する基準になる。ＦＯＧループ利得調整は、ＦＯＧループの可変利得増幅器

によって、またはその利得が外側ループによって駆動されるデジタル利得を用いて達成されてよく、次いで外側ループはＡＧＣループになる。一旦ＡＧＣループが収束すると、ＦＯＧループ１３は基準利得によって確立された目標利得値に安定化され、補償信号が、ＦＯＧループ１３に与えられた摂動の影響を相殺することになる。さらに、ＦＯＧパラメータ（すなわちＦＯＧ輝度、光検出器感度など）が、可変利得を、あらゆるそのような変動に対抗して作用するように変化させるので、その結果、ＦＯＧループ１３の全体的な利得は一定のままである。このことは、ＦＯＧ　１６の一定の周波数応答を保証する。

【００２４】

本発明は、摂動の使用を可能にすることでＦＯＧループ利得誤差の測定を可能にし、したがって、ループ利得を安定化し、ＦＯＧループ１３の出力から摂動信号の影響を除去する。本発明によって、摂動の一部分としてディザ信号を導入することも可能になり、ＦＯＧの補償された出力において、さらなる雑音を誘起することなく、同時に不感帯を抑制することが可能になる。

【符号の説明】

【００２５】

５　自動利得制御ループ
１０　自動利得制御システム
１２　光ファイバジャイロスコープモデル
１３　制御ループ
１４　位相変調器
１６　光ファイバジャイロスコープ
１８　加算器
２０　アナログ増幅器
２２　アナログ・デジタル変換器
２４　デジタル利得ブロック
２７　較正信号発生器
２８　加算器
３２　積分器
３４　加算器
３６　ランプ積分器
３８　デジタル・アナログ変換器
４０　加算器
４２　補償ループ
４４　積分器
４６　基準利得ブロック
４８　ハイパスフィルタ
５０　利得誤差復調器
５１　自動利得制御ループ
５２　自動利得制御の誤差積分器
５４　ＡＧＣ増幅器
５６　ＡＧＣループフィルタ
５８　ハイパスフィルタ
６０　自動利得制御システム
６２　基準ループ
６４　加算器
６６　積分器
６８　基準利得ブロック
７０　自動利得制御システム
７２　可変利得アナログ増幅器
７６　加算器

７８　低周波ディザ信号発生器
８０　デジタル・アナログ変換器

【図１】



【図２】



【図３】


ディザ
78
76
A/D変換器
22
28
積分器
32
12
72
アナログ増幅器
20
18
ジャイロレートシグナル
1−Z⁻¹
16
線形FOGモデル
位相変調器スケールファクタ
14
ランプ積分器
36
D/A変換器
38
ジャイロ制御ループ
13
34
補償ループ
42
積分器
44
40
補償ループ利得
46
フィルタ
58
補償された出力
利得制御D/A変換器
80
AGCループフィードバック
AGCループフィルタ
56
AGCループ増幅器
54
AGC誤差積分器
52
利得誤差復調器
50
フィルタ
48
較正信号発生器
27
基準ループ
62
基準ループ利得
68
積分器
66
64
70

フロントページの続き

(74)代理人 100081259
弁理士 高山 道夫
(72)発明者 パヴラス, ジョージ エイ.
アメリカ合衆国, カリフォルニア州 ９１３２０, サウザンド オークス, ヴィア アンドレア ５０３１
(72)発明者 タザーツ, ダニエル エイ.
アメリカ合衆国 カリフォルニア州 ９１３０４, ウエストヒルズ, ジャスティス ストリート ２３７２９

審査官 梶田 真也

(56)参考文献 特開２００８－２０３２４２（ＪＰ, Ａ）
特表２００４－５１６６９５（ＪＰ, Ａ）
特開平０９－１１３２８３（ＪＰ, Ａ）
特開平０９－２６９２３０（ＪＰ, Ａ）
特開平０２－２３４０１５（ＪＰ, Ａ）
特開昭６０－２２８９１６（ＪＰ, Ａ）
特開昭６１－２８３８１２（ＪＰ, Ａ）

(58)調査した分野(Int.Cl., ＤＢ名)
Ｇ０１Ｃ １９／５６ － １９／７２
Ｇ０１Ｐ １５／００ － １５／１６
Ｈ０１Ｌ ２７／００
Ｈ０１Ｌ ２９／８４