

89年3月23日

修正頁

申請日期：88.5.13

案號：88107768


類別：H03K 3/2

(以上各欄由本局填註)

89年3月23日 修正
補充

448624 發明專利說明書

一、 發明名稱	中文	位準移位電路
	英文	LEVEL SHIFT CIRCUIT
二、 發明人	姓名 (中文)	1. J. 湯普森 2. 雷蒙 菲力普 3. 喬克 班格斯
	姓名 (英文)	1. J. THOMPSON 2. RAYMOND FILIPPI 3. JOAKIM BANGS
	國籍	1. 英國 2. 英國 3. 瑞典
	住、居所	1. 英國雀思雪郡麥克里斯菲市希頓路笑阪客農場 2. 英國魏特雪郡史威頓市羅妮路2號 3. 英國史威頓市葛瑞吉公園桑狄麗路5號
三、 申請人	姓名 (名稱) (中文)	1. 瑞典商 L M 艾瑞克生電話公司
	姓名 (名稱) (英文)	1. TELEFONAKTIEBOLAGET L M ERICSSON
	國籍	1. 瑞典
	住、居所 (事務所)	1. 瑞典斯德哥爾摩市S-12625
	代表人 姓名 (中文)	1. 俄林. 比洛米 2. 湯瑪斯 蘭德
	代表人 姓名 (英文)	1. ERLING BLOMME 2. TOMAS LANDAHL



本案已向

國(地區)申請專利

英國 GB

申請日期

1998/12/18 9828052.2

案號

主張優先權

無

有關微生物已寄存於

寄存日期

寄存號碼

無



五、發明說明(1)

本發明之技術領域

本發明係關於一位準移位電路，就是一電路其移位一輸入信號之位準至一需要的共模信號位準。

發明背景

電子電路常需要有可改變共模信號位準之電路。純為舉例，在電流型邏輯電路中(CML)，電壓典型地參考最正的供應電壓。然而，連接此種數位CML電路之類比電路需要有其參考負的供應電壓之門限電壓。結果，在數位／類比介面就需要一電路其移位信號位準於二電壓供應軌道之間。



更普遍的是，有需要移位信號之位準至一專斷固定或可控制之位準。

JP-A-6-260925揭示一位準移位電路，其中第一和第二輸入端形成一差動輸入，用於接受差動輸入電壓，和連接於第一和第二NPN電晶體之基極。此等電晶體之集極端連接於一起，和射極端連接於個別輸出端其供應差動輸出電壓。此等電晶體之射極更經由分別的電阻連接於個別電流鏡像電路之中途。輸出信號之共模位準（即如諸信號之平均值）由電路中組件之值決定，例如諸電阻之電阻值。

本發明之一目的在提供一位準移位電路其在中意之實施體可提供不依據供應電壓和輸入共模電壓之固定輸出共模位準。

發明綜結

按照本發明之實施體，設置位準移位電路其有一差動輸



五、發明說明 (2)

入用於接受輸入信號，和一差動輸出用於供應得自輸入信號之輸出信號。位準移位電路更包括一控制位準設定輸入和一回授電路用於設定輸出信號之共模位準於設定於控制設定輸入之位準。

圖式之簡述

圖1係按照本發明位準移位電路之方塊圖。

圖2係按照本發明第一實施體之位準移位電路之電路圖。

圖3係按照本發明第二實施體之位準移位電路之電路圖。

圖4係按照本發明第三實施體之位準移位電路之電路圖。

圖5係按照本發明第四實施體之位準移位電路之電路圖。


圖6係按照本發明第五實施體之位準移位電路之電路圖。

圖7係按照本發明第六實施體之位準移位電路之電路圖。

圖8係按照本發明第七實施體之位準移位電路之電路圖。

中意實施體之詳述

圖1表示按照本發明位準移位電路之一般形式。第一和第二差動輸入信號 $in+$ 和 $in-$ 供應差動輸入電路2之個別輸入。此等信號然後較好與一可控制增益供應至一差動輸出



五、發明說明 (3)


電路4，其供應差動輸出信號out+和out-。參考信號Ref供應至回授電路6，其檢測差動輸出信號out+和out-之共模信號位準，和控制其信號位準至一需要值其為回授電路之參考輸入。

圖2表示實施於本發明實施體第一電路之電路圖。在圖2中，差動電路包括二匹配的NPN電晶體12，14，和輸入信號in+，in-供應至此等電晶體之基極端。電晶體12之集極端於標記A之節經由電阻16連接於正的供應軌道，和電晶體14之集極端於標記B之節經由電阻18連接於正的供應軌道。電晶體12之射極端連接於電阻20，和電晶體14之射極端連接於電阻22。電阻20，22經由電流源連接於地以提供一電流 I_T 。

經過電晶體12，14之電流和電阻16，18之電阻值決定節A和B之電壓位準。此等電壓分別供應於電路差動輸出級個別NPN電晶體26，28之基極端。電晶體26，28有其集極連接於正電壓供應，和其射極端經由個別匹配的電流源27，29連接於地以提供電流I。而且，電晶體28，26之射極端之電壓分別作為差動輸出信號out+，out-。

節A和B由一對電阻30，32連接，其有相等之電阻值。結果，在電阻30，32間節34之電壓為節A和B電壓之平均位準。電阻30，32之電阻值較好為相當地高於電阻16，18之電阻值。

節34也連接於另一NPN電晶體36之基極端，該電晶體之集極連接於正電壓供應軌道，和該晶體之射極於節C經過





五、發明說明 (4)

另一匹配的電流源38連接於地以提供電流I。

因此，節34之電壓是為節A和B電壓之平均。節C之電壓低於節34之電壓一個電晶體基-射極電壓 V_{be} 。而且，輸出電壓 $out+$ ， $out-$ 各分別低於節A和B之電壓一個電晶體基-射極電壓 V_{be} 。所以，節C是在差動輸出信號之共模信號位準。

圖2電路之回授級包括一運算放大器40，其含有於其反相輸入之參考信號Ref。節C之電壓回授至運算放大器40之非反相輸入，和其輸出供應至NPN電晶體42之基極端。電晶體42之集極端連接於正電壓供應，和射極端連接於電流鏡像電路，其包括一二極體連接之NPN電晶體44，和另外的NPN電晶體46，48。電晶體44之集極端連接於電晶體42之射極端。電晶體44，46，48之射極端或經由電阻如所示，或直接連接於地。電晶體46之集極端連接於節A，和電晶體48之集極端連接於節B。電晶體46，48是匹配的，和可有與電晶體44相同的射極區，以致經過鏡像之電流正好是電晶體44之電流，或可有刻度的射極區，以致經過那裡的電流按照可用的電壓頭室(Headroom)或電路所需之功率消耗特性更為適切。

圖2電路之使用，當無差動輸入信號時，即如 $in+=in-$ ，經過輸入電晶體12，14之電流相等，和節A和B之電壓(其為 V_{be} 高於相等之輸出電壓 $out+$ 和 $out-$)是相等的，和也與節34之電壓相等。此電壓為 V_{be} 高於節C之電壓，其為回授至放大器40之非反相輸入。如果回授電壓變為高於輸入信



五、發明說明 (5)



號Ref，流經電晶體42之電流，和因此經過電晶體46和48之電流將增加。如此增加流經電阻16和18之電流，和因此降低A和B之電壓，藉以帶回節C之電壓回到輸入信號Ref。相反地，如果回授電壓變為低於輸入信號Ref，流經電晶體42之電流，和因此流經電晶體46和48之電流將下降。如此降低流經電阻16和18之電流，和因此增加節A和B之電壓，藉以再帶回節C之電壓回到輸入信號Ref。

當一差動信號加於輸入端 $in+$ 和 $in-$ 時，經過個別電晶體12，14之電流將變為不同，和因此節A和B之電壓將變為不同。此等電壓間之差異等於輸出電壓 $out+$ 和 $out-$ 間之差異。當被差動輸入電壓除時，如此可謂之電路之增益，和按照電路之值而定。特別的是，電流源24和電阻20，22之電阻值可選擇以定出任何需要的增益(或衰減)。

然而，甚至當一差動信號加上時，節A任何電壓之增加或減少由節B相關電壓之降低或增加以平衡之。因此，節34之電壓，和因而節B之電壓，和因而輸出共模電壓保持恆定。

圖3係一電路圖表示實施於本發明之實施體之第二電路。具有如圖2之電路相關組件相同功能之電路組件由相同之參考號碼表示，和在此不另作敘述。

在圖3之電路，節A和B不但經過個別電阻16，18，而且更經過電阻60連接於正電壓供應軌道。在回授電路中，經過電阻之電流，和因此節A和B電壓之電壓由單一電晶體62控制，其與二極體連接之電晶體44形成電流鏡像。



五、發明說明 (6)

而且在回授電路，輸出共模電壓，不是如圖2是間接地而是直接地於電路輸出檢測到。因此，一對等值電阻64，66連接於輸入和輸出端之間。其間於連接節68之電壓為任何時間輸出之平均電壓，即為輸出共模電壓，和此電壓回授至放大器40之非反相輸入。

圖4係一電路圖表示實施於本發明實施體之第三電路。具有如圖2電路相關組件相同功能之組件由相同參考號碼表示，和在此不另作敘述。



在圖4之電路，由電晶體46，48抽取的回授電流不但如圖2流經差動級電阻16，18，而且流經連接於節A和電晶體26基極間之第一附加電阻70和連接於節B和電晶體28基極間之第二附加電阻72。如此之作用在容許電晶體12，14有更多頭室而不冒此等電晶體到達飽和之危險。因此，本電路可處理較大差動輸入信號和較高輸入共模電壓。

圖5係一電路圖表示實施於本發明實施體之第四電路。具有與圖4電路相同功能相關之組件之電路組件皆由相同參考號碼表示，和在此不另作敘述。

在圖5之電路，電流源反而不連接，電阻80和82皆分別連接於輸出端out-和out+和地之間。如此容許輸出共模電壓低些，和接近負供應軌道。

圖6係一電路圖表示實施於本發明實施體之第五電路。具有如圖5電路相同功能相關組件之電路組件皆由相同參考號碼表示，和在此不另作敘述。

在圖6之電路，回授電路移至抽取電流經過電阻26和28



五、發明說明 (7)

而不經過如圖2之差動級電阻16, 18。因此, 電阻90連接於電晶體26射極和輸出out-之間, 後者也連接於電晶體46之集極端。而且, 電阻92連接於電晶體28之射極和輸出out+之間, 後者也連接於電晶體48之集極端。如此有更增加用於差動級電晶體12, 14可用之頭室, 因為僅流經差動級電阻16, 18之回授電流為電晶體26, 28之基極電流。

圖7和8係一電路圖表示實施於本發明實施體之第六和第七電路。具有如圖6電路相同功能相關組件之電路組件皆由相同參考碼表示, 和在此不另作敘述。

在圖7之電路, 放大器40之輸出連接於電阻96, 其另一端連接於二極體連接之電晶體44之基極和集極端。

在圖8之電路, 放大器40之輸出直接連接於電晶體46, 48之基極端。

因此, 在本發明顯示之實施體, 輸出共模電壓完全不依賴輸入共模電壓和可由參考輸入信號Ref設定於任何需要值, 其為與電路之頭室需求相容的, 和其適合由輸出電壓激勵之電路。

此位準可為固定的或可改變。例如, 輸出共模電壓可設定以有一已知溫度係數。而且, 輸出共模電壓參考可為一AM或FM信號源, 或其本身可轉換, 以便提供多種共模位準輸入數據加於其上。

而且, 在本發明之不同實施體, 輸出共模電壓或者較輸入共模電壓更正或更負。

絕對電壓位準僅限於選擇單塊處理技術可忍受的位準。

五、發明說明 (8)

因此，本發明適用於二者高和低電壓系統。

在此顯示的電路施用NPN電晶體，其有高速位準移位率可使用之優點。然而，好在該電路也可施用NMOS電晶體。更有進者，本發明如習知的由反相全部電路之極性可施用PNP或PMOS裝置。




四、中文發明摘要 (發明之名稱：位準移位電路)

茲揭示一位準移位電路其有一差動輸入用於接受輸入信號，和一差動輸出用於供應得自輸入信號之輸出信號。位準移位電路更包括控制位準設定輸入和回授電路用於設定輸出信號之共模位準至設定於控制位準設定輸入之位準。如此可讓輸出共模之設定精確，而與輸入共模不相關。

英文發明摘要 (發明之名稱：LEVEL SHIFT CIRCUIT)

There is disclosed a level shift circuit which has a differential input, for receiving input signals, and a differential output, for supplying output signals derived from the input signals. The level shift circuit further includes a control level setting input, and a feedback circuit for setting a common mode level of the output signals to a level set on the control level setting input. This allows the output common mode to be set accurately,



四、中文發明摘要 (發明之名稱：位準移位電路)

英文發明摘要 (發明之名稱：LEVEL SHIFT CIRCUIT)

independently of the input common mode.



六、申請專利範圍

1. 一種位準移位電路，包括：

一差動輸入電路，具有第一和第二輸入端用於接受第一和第二輸入信號，和第一和第二輸出端；

一差動輸出電路，具有第一和第二輸出端，由於連接於差動輸入電路之第一和第二輸出端以致在使用時呈現於差動輸出電路第一和第二輸出端間之差動電壓信號與呈現於差動輸入電路第一和第二輸入端間之電壓信號有關；

一控制輸入用於接受具有一已知值之位準設定輸入信號；

一回授電路用於維持呈現於差動輸出電路第一和第二輸出端之電壓信號之平均位準於該已知值。

2. 如申請專利範圍第1項之位準移位電路，其中差動輸入電路包括第一對雙極電晶體其接受輸入信號於其個別基極端和其射極端連接於一起。


3. 如申請專利範圍第1項之位準移位電路，其中差動輸出電路包括一第二對雙極電晶體，其中第二對雙極電晶體之基極端連接於差動輸入電路之第一和第二輸出端，和第二對雙極電晶體之射極端連接於差動輸出電路之第一和第二輸出端。

4. 如申請專利範圍第1項之位準移位電路，其中位準設定輸入信號為一調制信號。

5. 一種位準移位電路，包括：

(a) 第一和第二電壓供應軌道；

(b) 一第一差動電路具有：



六、申請專利範圍

一 第一電晶體具有一導電路徑和一控制端，第一電晶體導電路徑之第一端連接於第一電壓供應軌道，第一電晶體導電路徑之第二端連接於第二電壓供應軌道，和第一電晶體之控制端之連接以接受第一輸入電壓；

一 第二電晶體具有一導電路徑和一控制端，一第二電晶體導電路徑之第一端連接於第一電壓供應軌道，一第二電晶體導電路徑之第二端連接於第二電壓供應軌道，和第二電晶體之控制端之連接以接受第二輸入電壓；

一 電流源連接於第一和第二電晶體導電路徑之第二端和第二電壓供應軌道；


(c) 一第一輸出端，其提供依據第一電晶體導電路徑電流之第一輸出信號，第一輸出端經由第一電阻元件連接於至少第一和第二電壓供應軌道之一；

(d) 一第二輸出端，其提供依據第二電晶體導電路徑電流之一第二輸出信號，第二輸出端經由第二電阻元件連接於至少第一和第二電壓供應軌道之一；

(e) 一回授電路，其檢測第一和第二輸出信號之平均值，和提供一回授信號；

(f) 一運算放大器接受其第一輸入之控制信號和接受其第二輸入之回授信號，和提供放大器輸出信號；

(g) 至少一電路元件用於控制經過第一和第二電阻元件之電流，和因此，第一和第二輸出端之電壓為回應放大器輸出信號以引致第一和第二輸出信號之平均值至該控制信號之值。



六、申請專利範圍

6. 如申請專利範圍第5項之位準移位電路，其中控制信號為一調制信號。



90年2月3日修正補充

第 088107768 號專利申請案
中文圖式修正本 (90 年 2 月)




圖 1




圖 2





圖 4






圖 6

89年3月23日

修正頁

申請日期：88.5.13


案號：88107768

類別：H03K 3/2

(以上各欄由本局填註)

89年3月23日 修正
補充

448624 發明專利說明書

一、 發明名稱	中文	位準移位電路
	英文	LEVEL SHIFT CIRCUIT
二、 發明人	姓名 (中文)	1. J. 湯普森 2. 雷蒙 菲力普 3. 喬克 班格斯
	姓名 (英文)	1. J. THOMPSON 2. RAYMOND FILIPPI 3. JOAKIM BANGS
	國籍	1. 英國 2. 英國 3. 瑞典
	住、居所	1. 英國雀思雪郡麥克里斯菲市希頓路笑阪客農場 2. 英國魏特雪郡史威頓市羅妮路2號 3. 英國史威頓市葛瑞吉公園桑狄麗路5號
三、 申請人	姓名 (名稱) (中文)	1. 瑞典商 L M 艾瑞克生電話公司
	姓名 (名稱) (英文)	1. TELEFONAKTIEBOLAGET L M ERICSSON
	國籍	1. 瑞典
	住、居所 (事務所)	1. 瑞典斯德哥爾摩市S-12625
	代表人 姓名 (中文)	1. 俄林. 比洛米 2. 湯瑪斯 蘭德
	代表人 姓名 (英文)	1. ERLING BLOMME 2. TOMAS LANDAHL
		

六、申請專利範圍

1. 一種位準移位電路，包括：

一差動輸入電路，具有第一和第二輸入端用於接受第一和第二輸入信號，和第一和第二輸出端；

一差動輸出電路，具有第一和第二輸出端，由於連接於差動輸入電路之第一和第二輸出端以致在使用時呈現於差動輸出電路第一和第二輸出端間之差動電壓信號與呈現於差動輸入電路第一和第二輸入端間之電壓信號有關；

一控制輸入用於接受具有一已知值之位準設定輸入信號；

一回授電路用於維持呈現於差動輸出電路第一和第二輸出端之電壓信號之平均位準於該已知值。

2. 如申請專利範圍第1項之位準移位電路，其中差動輸入電路包括第一對雙極電晶體其接受輸入信號於其個別基極端和其射極端連接於一起。


3. 如申請專利範圍第1項之位準移位電路，其中差動輸出電路包括一第二對雙極電晶體，其中第二對雙極電晶體之基極端連接於差動輸入電路之第一和第二輸出端，和第二對雙極電晶體之射極端連接於差動輸出電路之第一和第二輸出端。

4. 如申請專利範圍第1項之位準移位電路，其中位準設定輸入信號為一調制信號。

5. 一種位準移位電路，包括：

(a) 第一和第二電壓供應軌道；

(b) 一第一差動電路具有：



六、申請專利範圍

一 第一電晶體具有一導電路徑和一控制端，第一電晶體導電路徑之第一端連接於第一電壓供應軌道，第一電晶體導電路徑之第二端連接於第二電壓供應軌道，和第一電晶體之控制端之連接以接受第一輸入電壓；

一 第二電晶體具有一導電路徑和一控制端，一第二電晶體導電路徑之第一端連接於第一電壓供應軌道，一第二電晶體導電路徑之第二端連接於第二電壓供應軌道，和第二電晶體之控制端之連接以接受第二輸入電壓；

一 電流源連接於第一和第二電晶體導電路徑之第二端和第二電壓供應軌道；


(c) 一第一輸出端，其提供依據第一電晶體導電路徑電流之第一輸出信號，第一輸出端經由第一電阻元件連接於至少第一和第二電壓供應軌道之一；

(d) 一第二輸出端，其提供依據第二電晶體導電路徑電流之一第二輸出信號，第二輸出端經由第二電阻元件連接於至少第一和第二電壓供應軌道之一；

(e) 一回授電路，其檢測第一和第二輸出信號之平均值，和提供一回授信號；

(f) 一運算放大器接受其第一輸入之控制信號和接受其第二輸入之回授信號，和提供放大器輸出信號；

(g) 至少一電路元件用於控制經過第一和第二電阻元件之電流，和因此，第一和第二輸出端之電壓為回應放大器輸出信號以引致第一和第二輸出信號之平均值至該控制信號之值。



六、申請專利範圍

6. 如申請專利範圍第5項之位準移位電路，其中控制信號為一調制信號。



90年2月3日修正
補充

第 088107768 號專利申請案
中文圖式修正本 (90 年 2 月)




圖 1