

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5778688号
(P5778688)

(45) 発行日 平成27年9月16日(2015.9.16)

(24) 登録日 平成27年7月17日(2015.7.17)

(51) Int.Cl.

H02M 3/07

(2006.01)

F I

H02M 3/07

請求項の数 11 (全 16 頁)

(21) 出願番号	特願2012-543628 (P2012-543628)	(73) 特許権者	510000633
(86) (22) 出願日	平成22年12月10日 (2010.12.10)		エスティー-エリクソン、ソシエテ、アノ ニム
(65) 公表番号	特表2013-532458 (P2013-532458A)		スイス国ブラン-レーズアト、シュマン、 デュ、シャン-デーフィュー、39
(43) 公表日	平成25年8月15日 (2013.8.15)		
(86) 国際出願番号	PCT/EP2010/069373	(74) 代理人	100076428
(87) 国際公開番号	W02011/073095		弁理士 大塚 康德
(87) 国際公開日	平成23年6月23日 (2011.6.23)	(74) 代理人	100112508
審査請求日	平成25年12月6日 (2013.12.6)		弁理士 高柳 司郎
(31) 優先権主張番号	2629/DEL/2009	(74) 代理人	100115071
(32) 優先日	平成21年12月16日 (2009.12.16)		弁理士 大塚 康弘
(33) 優先権主張国	インド (IN)	(74) 代理人	100116894
(31) 優先権主張番号	2629/DEL/2009		弁理士 木村 秀二
(32) 優先日	平成22年5月14日 (2010.5.14)	(74) 代理人	100130409
(33) 優先権主張国	インド (IN)		弁理士 下山 治

最終頁に続く

(54) 【発明の名称】 高耐圧反転型チャージポンプ

(57) 【特許請求の範囲】

【請求項 1】

負電圧を生成する反転型チャージポンプであって、
 直流入力電圧を受信する第1の端子と、
 フライングコンデンサを接続する第2の端子及び第3の端子と、
 出力として前記負電圧を供給する第4の端子と、
 充電経路であって、

前記第1の端子に接続されており、前記第2の端子に接続された第1のスイッチング
 装置を駆動する第1のプリドライバ回路と、

前記第1のスイッチング装置と接続され、当該第1のスイッチング装置のピーク電流
 を制限する第1の電流制限金属酸化物半導体(MOS)トランジスタデバイスと、

前記第1の端子に接続されており、第1のカスコードデバイスを介して前記第3の端
 子に接続された第2のスイッチング装置を駆動する第2のプリドライバ回路と
 を備える、前記充電経路と、

ダンピング経路であって、

前記第1の端子に接続されており、前記第2の端子及び前記第4の端子に接続された
 第3のスイッチング装置を駆動する第3のプリドライバ回路と、

負帰還制御装置と、前記第3の端子に接続された第2のカスコードデバイスの対し
 て直列に接続され、当該負帰還制御装置のピーク電流を制限する第2の電流制限金属酸
 化物半導体(MOS)トランジスタデバイスと、

10

20

前記第 4 の端子に接続され、出力の前記負電圧を調整する前記負帰還制御装置とを備える、前記ダンピング経路とを備えることを特徴とする反転型チャージポンプ。

【請求項 2】

前記第 1、第 2 及び第 3 のスイッチング装置は、1 つ以上の金属酸化物半導体 (MOS) トランジスタを備えることを特徴とする請求項 1 に記載の反転型チャージポンプ。

【請求項 3】

前記第 1 のスイッチング装置及び前記第 3 のスイッチング装置の前記 1 つ以上の MOS トランジスタは、少なくとも 1 つの高オン抵抗金属酸化物半導体 (MOS) トランジスタと、少なくとも 1 つの低オン抵抗金属酸化物半導体 (MOS) トランジスタとを備えることを特徴とする請求項 2 に記載の反転型チャージポンプ。

10

【請求項 4】

前記第 1 のスイッチング装置に含まれる前記金属酸化物半導体 (MOS) トランジスタのソース端子は、前記反転型チャージポンプの前記第 2 の端子に接続されていることを特徴とする請求項 2 に記載の反転型チャージポンプ。

【請求項 5】

前記第 3 のスイッチング装置に含まれる前記金属酸化物半導体 (MOS) トランジスタのドレイン端子は、前記反転型チャージポンプの前記第 2 の端子に接続されていることを特徴とする請求項 2 に記載の反転型チャージポンプ。

20

【請求項 6】

単一の入力クロック信号から 4 相クロック信号を生成するクロック生成器を更に備えることを特徴とする請求項 1 に記載の反転型チャージポンプ。

【請求項 7】

前記 4 相クロック信号は、前記第 1、第 2 及び第 3 のプリドライバ回路と、前記負帰還制御装置とをそれぞれ駆動することを特徴とする請求項 6 に記載の反転型チャージポンプ。

【請求項 8】

バイアス電圧を、前記 1 つ以上の金属酸化物半導体 (MOS) トランジスタに供給するバイアス生成器ブロックを更に備えることを特徴とする請求項 2 に記載の反転型チャージポンプ。

30

【請求項 9】

前記負帰還制御装置は、帰還ネットワーク、誤差増幅器、及び負帰還ループ補償器を備えることを特徴とする請求項 1 に記載の反転型チャージポンプ。

【請求項 10】

前記第 1、第 2 及び第 3 のプリドライバ回路は、1 つ以上のクロックレベルシフタと、高電圧保護回路とを備えることを特徴とする請求項 1 に記載の反転型チャージポンプ。

【請求項 11】

前記第 1 及び第 2 のカスコードデバイスは、金属酸化物半導体 (MOS) トランジスタに対応していることを特徴とする請求項 1 に記載の反転型チャージポンプ。

40

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、全体として、反転型チャージポンプに関するものである。本発明は、特に、低電圧 MOS トランジスタデバイスを使用する高耐圧反転型チャージポンプに関するものである。

【背景技術】

【0002】

DC - DC 変換器は、直流電流 (DC) の電源を、ある電圧レベルから別の電圧レベルに変換する電子回路である。ある種の DC - DC 変換器は、所与の入力 DC 電圧源から、より高い電圧又はより低い電圧を生成するために、エネルギー蓄積及びエネルギー伝達素

50

子である複数のコンデンサを備えるチャージポンプを使用する。チャージポンプを用いた DC - DC 変換器は、単一の電源レール（例えば、正電圧を提供するバッテリー）から正電圧及び負電圧を得るために使用される。一般に、負電圧を生成するチャージポンプを「反転型チャージポンプ（inverting charge pumps）」と称する。反転型チャージポンプは、単一の電圧から正電圧及び負電圧の双方を生成する必要があるポータブル IC において、いくつかの用途に供される。図 1 においてそのような一実現例を示す。図 1 は、反転型チャージポンプ 110 を利用するモバイルハンドセットのオーディオサブシステム 100 を示す。

【0003】

一般にオーディオサブシステム 100 は、バッテリー駆動の 1 つ以上のオーディオ電力増幅器（APA）104a 及び 104b を有する。APA 104a 及び 104b の出力コモンモードレベルは、一般に、標準的な外部コネクタとのインタフェースを容易にするために接地（0 ボルト）であることが考えられる。APA の正のレールは、一般に、バッテリー電圧（ V_{bat} ）から得られた正電圧である。APA の負のレール（ V_{neg} ）は、一般に、チャージポンプ 110 を用いた DC - DC 変換器 102 を使用して、バッテリー電圧（ V_{bat} ）から得られた負電圧である。APA 104a 及び 104b は、ステレオ/モノラルオーディオ入力 106 を受信し、標準的なコネクタを介してオーディオサブシステム 100（及びモバイルハンドセット）に接続されたスピーカ 108 に供給される出力信号を提供する。DC - DC 変換器 102 は、一般に、誘導性 DC - DC 変換器と比較して減少した外部構成要素コスト及びエリアによって、 V_{bat} から V_{neg} を生成する、容量性チャージポンプを用いた変換器である。

【0004】

そのような容量性チャージポンプを用いた、1 つの DC - DC 変換器 200 を、図 2 に示す。DC - DC 変換器 200 は、バッテリー 204 からの電圧 V_{bat} に対して、より低い中間正電圧を生成する調整器 202 を使用する。調整器 202 は、チャージポンプ 206 の外側のオンチップエリア及びコンデンサ C_{reg} 208 を調整する追加の IC ピンを必要とする。IC におけるオンチップエリアは非常に高価となり、追加のピン及び追加の外部コンデンサは、非常に大きなエリアとなり、小型移動デバイス及び最近のプリント回路基板（PCB）にはコストがかかる。

【0005】

また、チャージポンプ 206 の出力は、例えばチャージポンプ 102 をトリガするクロック信号をスキップする等の既知の方法によって、又は電流制御による線形調整によって調整される。クロックスキップによる調整の結果、負荷電流における変化に基づいて、チャージポンプ出力の可変周波数スペクトルが得られる。そのような可変周波数スペクトルは、高忠実度のオーディオ・アプリケーションにおいては非常に望ましくない。（非特許文献 1 において公開されているような）電流モード制御による線形調整は、限られた負荷電流範囲（ $I_{max} / I_{min} \sim 40$ ）を有する。しかし、高効率のオーディオ・アプリケーションの場合、より高い負荷電流比（例えば、 $I_{max} / I_{min} \sim 1000$ ）が望ましい。

【0006】

当技術分野において使用可能な別の解決方法は、高価な高電圧（HV：High Voltage）処理技術において設計された反転型チャージポンプである。しかし、チャージポンプのみに対して HV 処理技術を使用することは、システムオンチップ（SoC）環境上での集積に適さない。

【先行技術文献】

【非特許文献】

【0007】

【非特許文献 1】Gerhard Thiele, Erich Bayer 著，論文「Current Mode Charge Pump: Topology, Modeling and Control（電流モード・チャージポンプ：テクノロジー、モデリング、及び制御）」

【発明の概要】

【 0 0 0 8 】

開示された本発明の目的は、１つ以上の上述した欠点を排除し、１つ以上のオンチップ・プリドライバを用いて高電圧源から負電圧を生成する、反転型チャージポンプ及び回路を提供することであり、それにより、容量性チャージポンプを用いたＤＣ－ＤＣ変換器において、追加のピン、コンデンサ及び調整器の必要性を除去することである。

【 0 0 0 9 】

本発明の更なる目的は、出力において定周波数スペクトルを含む広い負荷電流範囲にわたる動作をサポートするように、出力電圧調整方式によるチャージポンプを提供することである。

【 0 0 1 0 】

高耐圧反転型チャージポンプの実施形態を開示する。一実施形態において、負電圧を生成するチャージポンプは、直流（ｄｃ）入力電圧を受信する第１の端子を備える。チャージポンプは、フライングコンデンサを接続する第２の端子及び第３の端子を更に備える。更に、チャージポンプは、負電圧を出力として供給する第４の端子を備える。チャージポンプは、充電経路及びダンピング経路を更に備える。充電経路は、第１のスイッチング装置を駆動するための、第１の端子に接続された第１のプリドライバ回路を備える。第１のスイッチング装置は第２の端子に接続される。

【 0 0 1 1 】

第１の電流制限デバイスは、第１のスイッチング装置と接続される。第２のプリドライバ回路は、第１の端子に接続され、第２のスイッチング装置を駆動する。第２のスイッチング装置は、第１のカスコードデバイスを介して第３の端子に接続される。

【 0 0 1 2 】

ダンピング経路は、第１の端子に接続された第３のプリドライバ回路を備え、第３のスイッチング装置を駆動する。第３のスイッチング装置は、第２の端子及び第４の端子に接続される。第２の電流制限デバイスは、負帰還（ネガティブ・フィードバック）制御装置及び第２のカスコードデバイスに直列接続される。第２のカスコードデバイスは、第３の端子に接続されてもよい。また、負帰還制御装置は、第４の端子に接続される。

【 0 0 1 3 】

本発明の更に別の実施形態によれば、高電圧源から負電圧を生成する回路が開示される。本回路は、高電圧源（例えば、ＤＣバッテリー）に接続された１つ以上の高耐圧プリドライバ回路を備える。フライング容量性素子は、１つ以上の低電圧半導体デバイスを介して高電圧源に接続する。１つ以上のプリドライバ回路は、高電圧源から電圧を得るとともに、低電圧半導体デバイスを駆動する。

【 0 0 1 4 】

本回路は、１つ以上の低電圧半導体デバイスを介してフライングコンデンサに接続する出力コンデンサを更に備える。また、負帰還制御装置は、出力コンデンサに接続することで、出力電圧を調整する。

【図面の簡単な説明】

【 0 0 1 5 】

本発明の上述の利点及び特徴、並びに他の利点及び特徴を更に明らかにするために、添付の図面に示される本発明の特定の実施形態を参照して本発明のより具体的な説明を示す。これらの図面は、本発明の典型的な実施形態を示すにすぎず、本発明の範囲を限定するものとして考えられないことが理解される。添付の図面を用いて本発明を更に具体的かつ詳細に示し、説明する。

【 0 0 1 6 】

【図１】モバイルハンドセットにおける典型的なオーディオサブシステムを示す図。

【図２】既存の反転型チャージポンプを示す回路図。

【図３】本発明の一実施形態に係る反転型チャージポンプ回路を示す図。

【図４】本発明の一実施形態に係る反転型チャージポンプ回路を示すブロック図。

【図５】本発明の例示的な一実施形態に係る反転型チャージポンプを示す詳細な回路図。

10

20

30

40

50

【図 6】本発明の一実施形態の例に係る負帰還制御装置を示す図。

【図 7】本発明の一実施形態の例に係るダンプマイナス / 充電マイナス経路を示す耐 H V プリドライバ回路図。

【図 8】本発明の別の実施形態の例に係る充電プラス経路を示す耐 H V プリドライバ回路図。

【発明を実施するための形態】

【0017】

高耐圧 (H V) 調整反転型チャージポンプ回路の実施形態を開示する。既存の反転型チャージポンプは、より低い範囲の出力電流、可変出力電圧周波数スペクトル、並びにオンチップエリア及びオフチップエリアの双方についての望ましくない消費という、固有の制限を有する。以下の説明から明らかとなるように、開示された反転型チャージポンプは、中間電圧調整器 (例えば、202) を有せずに D C バッテリから直接入力電圧を得る。開示された反転型チャージポンプは、追加のコンデンサ (例えば、調整コンデンサ C_{reg2} 08) の必要性を更に除去することにより、外部ピン、部品数及びオンチップエリアを最小限に抑える。

10

【0018】

図 3 は、本発明の一実施形態に係る反転型チャージポンプ回路 300 を示す。図 3 に示されるように、回路 300 は、バッテリー又は D C 電圧源 304 に直接接続された反転型チャージポンプ 302 を備える。反転型チャージポンプ 302 は、高電圧源 (D C バッテリ) からの操作を可能にする高電圧回路を備える。当該回路は、高電圧 D C 電源の望ましくない影響からの保護をもたらす。また、高速のスイッチング速度を有しかつ小型であり、それにより所与の構成に対してオンチップエリアを最小限に抑える低電圧半導体デバイスを使用して、チャージポンプ 302 は実現される。

20

【0019】

バッテリー 304 は、任意の標準的な D C 電圧源であり、例えば金属イオン電池、金属ポリ電池、鉛蓄電池、金属イオンポリ電池等であるが、それらに限定されない。なお、バッテリー 304 は、M P 3 プレーヤ、移動電話、携帯用無線電話機等のポータブルデバイスにおいて、及びバッテリー電源が正のレール電圧を提供し、反転型チャージポンプが正のレールから負電圧を提供する必要がある他の同様の演算装置において使用されるタイプのものであることが好ましい。

30

【0020】

回路 300 は、チャージポンプ 302 が必要とする種々の内部電圧 (V_{dd} 、 V_{ref} 、 $V_{f_{gnd}}$ 及び V_{biasn} 等) を提供する電圧基準電源 306 を更に備える。内部電圧は、反転型チャージポンプ 302 のブロックのうちの 1 つ以上を駆動する。なお、チャージポンプ 302 及び電圧基準電源 306 はオンチップ構成要素である。

【0021】

回路 300 は、オンチップ構成要素に加え、オフチップ構成要素を更に備える。例えば、フライングコンデンサ (C_{fly}) 308 は、チャージポンプ 302 の 2 つの端子に接続され、出力コンデンサ (C_{out}) 310 は、チャージポンプ 302 の更に別の端子に接続される。

40

【0022】

フライングコンデンサ 308 は、制御された方法で、充電期間 (charging phase) において予め定義された電圧まで充電され、ダンプ期間 (dumping phase) において放電する。放電中のフライングコンデンサ 308 は、ダンプ期間中に出力コンデンサ 310 を充電し、このようにして出力コンデンサの両端間に形成された (developed across) 電圧は、出力負電圧になる。

【0023】

図 4 は、本発明の一実施形態に係る反転型チャージポンプ 400 を示す例示的なブロック図である。反転型チャージポンプ 400 は、少なくとも 4 つの端子 402、404、406 及び 408 を備える。チャージポンプ 400 の第 1 の端子 402 は、バッテリー 304

50

から直流（d c）入力電圧を受信するように構成される。チャージポンプ４００の第２の端子４０４及び第３の端子４０６は、フライングコンデンサ３０８を接続するように構成される。チャージポンプ４００の第４の端子４０８は、出力コンデンサ３１０を接続するように構成される。

【００２４】

上述したように、フライングコンデンサ３０８は、充電期間中に、予め定義された電圧まで充電される。この目的のために、反転型チャージポンプ４００は、フライングコンデンサ３０８を充電するための回路素子を有する充電経路４１０を備える。例えば、充電経路４１０は、第１のスイッチング装置４１４を駆動する第１のプリドライバ回路４１２を備える。第１のプリドライバ回路４１２は、図４に示されるように、反転型チャージポンプ４００をバッテリー３０４に直接接続できるようにする高耐圧回路である。第１のプリドライバ回路４１２の構成要素については、図７及び図８を参照して詳細に説明する。

10

【００２５】

第１のスイッチング装置４１４は、一端において第２の端子４０４に接続し、他端において第１の電流制限デバイス４１６に接続する。第１の電流制限デバイス４１６は、一端において第１のスイッチング装置４１４に接続し、他端において接地される。

【００２６】

充電経路４１０は、第２のスイッチング装置４２０を駆動する第２のプリドライバ回路４１８を更に備える。第２のスイッチング装置４２０は、一端において第１のカスコードデバイス４２２を介して第３の端子４０６に接続し、他端において第１の端子４０２に接続する。

20

【００２７】

チャージポンプ４００は、フライングコンデンサ３０８の放電及び出力コンデンサ３１０の充電を容易にするダンピング経路４２４を更に備える。ダンピング経路は、第３のスイッチング装置４２８を駆動する第３のプリドライバ回路４２６を備える。第３のスイッチング装置４２８は、一端において第２の端子４０４に接続し、他端において第４の端子４０８に接続する。

【００２８】

ダンピング経路４２４は、一端において負帰還制御装置４３２及び第２のカスコードデバイス４３４に直列接続し、他端において接地される第２の電流制限デバイス４３０を更に備える。第２のカスコードデバイス４３４は、一端において第３の端子４０６に接続し、他端において負帰還制御装置４３２に接続する。

30

【００２９】

例示的な一実施形態において、第１のスイッチング装置４１４、第２のスイッチング装置４２０及び第３のスイッチング装置４２８は、それぞれ、第１のプリドライバ回路４１２、第２のプリドライバ回路４１８及び第３のプリドライバ回路４２６によって駆動される１つ以上の金属酸化物半導体（ＭＯＳ）トランジスタを備える。

【００３０】

また、第１のスイッチング装置４１４及び第３のスイッチング装置４２８は、少なくとも１つの高オン抵抗金属酸化物半導体（ＭＯＳ）トランジスタ及び少なくとも１つの低オン抵抗金属酸化物半導体（ＭＯＳ）トランジスタを備える。

40

【００３１】

本発明の一実施形態に係る反転型チャージポンプ４００は、第１のプリドライバ回路、第２のプリドライバ回路及び第３のプリドライバ回路（４１２、４１８及び４２６）を駆動するためのクロック信号を生成するように構成されたクロック生成器４３６を備える。クロック信号は、充電期間中に充電経路４１０における構成要素が導通（conduct）し、ダンピング期間中にダンピング経路４２４における構成要素が導通するように、提供される。また、生成されたクロック信号のうちの少なくとも１つは、出力負電圧を調整するように構成された負帰還制御装置４３２を駆動する。クロック生成器４３６は、４相信号を生成して反転型チャージポンプ４００の構成要素を駆動することによって、チャージポン

50

プの出力における可変周波数スペクトルを防止する。

【 0 0 3 2 】

更に別の実施形態において、第 1 のプリドライバ回路、第 2 のプリドライバ回路及び第 3 のプリドライバ回路 (4 1 2、4 1 8 及び 4 2 6) は、1 つ以上のクロックレベルシフタ及び高電圧保護回路を備える。

【 0 0 3 3 】

また、チャージポンプ 4 0 0 は、1 つ以上の金属酸化物半導体 (M O S) トランジスタデバイスにバイアス電圧を提供する B i a s n 生成器 4 3 8 を更に備える。第 1 のカスコードデバイス 4 2 2 及び第 2 のカスコードデバイス 4 3 4 は、金属酸化物半導体 (M O S) トランジスタに相当する。B i a s n 生成器 4 3 8 は、チャージポンプ 4 0 0 に含まれた別個のブロックとして示されているが、別の一実施形態において、バイアス生成器 4 3 8 は、単一のモジュールとして電圧基準電源 3 0 6 と統合されてもよい。

10

【 0 0 3 4 】

例示的な一実施例において、負帰還制御装置 4 3 2 は、帰還回路 (feedback network)、誤差増幅器及び負帰還ループ補償器を備える。負帰還制御装置 4 3 2 の構成要素については、図 6 を参照して詳細に説明している。

【 0 0 3 5 】

図 5 は、例示的な一実施形態に係る反転型チャージポンプ 5 0 0 を示す詳細な回路図である。図 4 のブロック図は図 5 に対応し、図 5 に示された回路素子は、図 3 及び図 4 に示されたチャージポンプの一例として示されている。本明細書の説明の範囲から逸脱せずに他の構成が可能であることは、当業者により理解されるであろう。

20

【 0 0 3 6 】

一実施形態によれば、反転型チャージポンプ回路 5 0 0 は充電経路 4 1 0 を備える。当該充電経路によって、フライングコンデンサ 3 0 8 を、予め定義された電圧まで充電できる。予め定義された電圧は、反転型チャージポンプの出力において生成される必要のある負電圧の大きさに依存し、一実施形態ではチャージポンプへの高電圧直流 (d c) 入力と同一である。出力電圧は、出力コンデンサ 3 1 0 の両端間の電圧に相当する。

【 0 0 3 7 】

充電経路 4 1 0 は、それぞれ M_{csw1} 5 0 2 及び M_{csw2} 5 0 4 等の 2 つの金属酸化物半導体 (M O S) トランジスタデバイス (例えば、N M O S トランジスタ) を駆動する第 1 の高電圧プリドライバ回路 4 1 2 を備える。2 つの M O S デバイス 5 0 2 及び 5 0 4 は、図 4 の第 1 のスイッチング装置 4 1 4 を形成する。

30

充電経路 4 1 0 は、B i a s n 生成器 4 3 8 によって駆動される (図 4 の) 第 1 の電流制限デバイス 4 1 6 として実装された電流制限 M O S トランジスタデバイス M_{c1} 4 1 6 を更に備える。例示的な一実施形態において、B i a s n 生成器 4 3 8 は、電流制限 M O S トランジスタデバイス M_{c1} 4 1 6 として実装されうる N M O S トランジスタに対するバイアス回路に相当する。

充電経路 4 1 0 は、図 4 の第 2 のスイッチング装置 4 2 0 に対応する M O S トランジスタデバイス M_p 4 2 0 (例えば、P M O S トランジスタ) を駆動する第 2 の高電圧プリドライバ 4 1 8 を更に備える。M O S トランジスタデバイス M_p 4 2 0 は、一端において V_{bat} に接続され、他端において第 1 のカスコードデバイス 4 2 2 として実装された別の M O S トランジスタデバイス M_{cascp} 4 2 2 (例えば、P M O S トランジスタ) に接続される。

40

【 0 0 3 8 】

反転型チャージポンプ回路 5 0 0 は、出力コンデンサ 3 1 0 を充電するために、フライングコンデンサ 3 0 8 からの充電のダンピングを容易にするダンピング経路 4 2 4 を更に備える。一実施形態によれば、ダンピング経路 4 2 4 は、図 4 の第 3 のスイッチング装置 4 2 8 を形成する 2 つの M O S トランジスタデバイス (例えば、N M O S トランジスタ) M_{dsw1} 5 0 6 及び M_{dsw2} 5 0 8 を駆動する第 3 の高電圧プリドライバ 4 2 6 を備える。ダンピング経路 4 2 4 は、図 4 の第 2 の電流制限デバイス 4 3 0 として実装された電流制限

50

MOSトランジスタ M_{d1} 430を更に備える。電流制限MOSトランジスタ M_{d1} 430は、負帰還制御装置432から誤差フィードバック信号を導入する電圧調整トランジスタ（例えば、PMOSトランジスタ） M_{reg} 510に直列接続する。電圧調整トランジスタ M_{reg} 510は、図4の第2のカスコードデバイス434として実装されるカスコードMOSトランジスタデバイス（PMOSトランジスタ）434に接続する。

【0039】

反転型チャージポンプ回路500は、第1のプリドライバ412、第2のプリドライバ418、第3のプリドライバ426及び負帰還制御装置432を駆動するために必要なクロック信号を提供するクロック生成器436を更に備える。

【0040】

図5に示されたような高耐圧（HV）調整反転型チャージポンプ回路500は、低電圧MOSトランジスタを利用する。高耐圧プリドライバにより、チャージポンプは、バッテリー又はHV DC電圧源 V_{bat} 304から直接操作される。また、開示された出力電圧調整方式による反転型チャージポンプ500は、広い負荷電流範囲（例えば、 $I_{max}/I_{min} \sim 1000$ ）にわたって操作されうる。それぞれ充電経路410及びダンピング経路424に含まれた2つのピーク電流制限トランジスタ416及び430は、ボンドワイヤ寄生（ Z_{bond} ）が存在する状態で信頼性の高い動作を確保し、更に、充電経路ドライバデバイス及びダンプ経路ドライバデバイスにおけるジュール加熱を制限し、関連する金属が相互接続する。

【0041】

電流制限トランジスタ430は、ダンプ期間誤差フィードバック調整ループの一部を更に形成する。第4の端子408が負帰還制御装置432に接続され、出力負電圧を調整する場合、ダンプ期間誤差フィードバック調整ループが形成される。ダンプ期間誤差フィードバック調整ループは、広範囲の負荷電流にわたりチャージポンプ出力電圧を調整するようにダンプ期間電流を制御する合成制御素子である調整制御トランジスタ M_{reg} 510とともに、電流制限トランジスタ430を直列で利用する。

【0042】

第1のスイッチング装置502、504及び第3のスイッチング装置506、508を形成する2つのMOSトランジスタデバイス（例えば、NMOSトランジスタ）は、高オン抵抗スイッチ及び低オン抵抗スイッチの2つの部分に分割される。例えば、NMOSトランジスタ502及び504は、トランジスタ特性の線形領域において動作する場合にM:1の比率の抵抗を有する。MOSトランジスタデバイス502及び504のゲート端子は、第1のプリドライバ412と接続され、MOSトランジスタデバイス506及び508のゲート端子は、第3のプリドライバ426と接続される。第1のスイッチング装置414の金属酸化物半導体（MOS）トランジスタ502、504のソース端子は、充電経路410において第2の端子404に接続される。また、第3のスイッチング装置428の金属酸化物半導体（MOS）トランジスタ506、508のドレイン端子は、ダンピング経路424において第2の端子404に接続される。

【0043】

動作：

例示的な一実施形態によれば、反転型チャージポンプ回路500の充電経路/期間は、それぞれ、第1のプリドライバ412及び第2のプリドライバ418と関連付けられた「充電マイナス」及び「充電プラス」経路/期間に分割される。同様に、チャージポンプ回路500のダンピング経路/期間は、それぞれ、負帰還制御装置432及び第3のプリドライバ426と関連付けられた「ダンププラス」及び「ダンプマイナス」経路/期間に分割される。例示的な実施形態について、プリドライバ出力における所望の電圧レベルを図5に示す。

【0044】

クロック生成器436は、プリドライバブロック（412、418及び426）、並びに負帰還制御装置432への入力としてそれぞれ供給される4相クロックを、入力クロッ

10

20

30

40

50

クから生成する。図5には、一実施形態に従ってクロック生成器436によって生成されたクロック信号及び波形が示されている。その波形において示されるように、クロック生成器436は、充電経路とダンピング経路との非オーバーラップ時間($t_3 - t_4$, $t_6 - t_1$)を確保することで、(gnd_{drv} , V_{neg})と($V_{bat_{drv}}$, gnd_{drv})との間の直接経路を除去する。

【0045】

例示的な一実装例において、図5に示されたようなクロック信号 CLK_{charge} 及び CLK_{dump} は、典型的には、クロック信号 CLK_{charge} 及び CLK_{dump} と比較してより長い期間にわたって高い(デジタル「1」又は「on」)。また、クロック信号 CLK_{charge} 及び CLK_{dump} の期間は、それぞれクロック信号 CLK_{charge} 及び CLK_{dump} の前に開始する。実施形態のうちの1つにおいて、クロック信号 CLK_{charge} 及び CLK_{dump} は、クロック信号 CLK_{charge} 及び CLK_{dump} がそれぞれ図5に示されたように低くなった後で終了する(又は低くなる)。クロック信号 CLK_{charge} 及びクロック信号 CLK_{charge} 、並びにクロック信号 CLK_{dump} 及び CLK_{dump} は、異なる時刻において終了するように示されているが、当然ながら、同一の時間において終了してもよい。

【0046】

クロック信号 CLK_{charge} 及びクロック信号 CLK_{charge} は、チャージポンプ500の充電期間中にそれぞれMOSトランジスタデバイス502及び504をonにするように耐HVブリドライバを制御する。同様に、クロック信号 CLK_{dump} 及びクロック信号 CLK_{dump} は、チャージポンプ500のダンピング期間中にそれぞれMOSトランジスタデバイス506及び508をonにするように耐HVブリドライバを制御する

【0047】

充電プラス経路：

充電プラス経路は、ゲート酸化膜耐圧(GOI)ストレスがないようにそれぞれ $[V_{fgnd}$, $V_{bat_{drv}}]$ 電圧レベルでon及びoffされるPMOSスイッチデバイス M_{p420} を備える。充電プラス経路はPMOSカスコードデバイス $M_{cascp422}$ を更に備え、そのゲートは、 $M_{cascp422}$ のソース端子が $V_{fgnd} + V_t$ (M_{cascp} の閾値電圧)を決して下回らないことを保証する高電圧保護のために、 $V_{fgnd} (= V_{bat} - V_{dd})$ にバイアスされている。カスコードデバイス $M_{cascp422}$ は、 V_{cflyp} が「0」ボルトになる場合でもスイッチングMOSデバイス M_{p420} がGOIストレス及びホットキャリア注入(HCI)ストレスから保護されることを保証する。また、 M_{cascp} は、 $[0, V_{bat}]$ の範囲にある V_{cflyp} に対して更に保護される。

【0048】

充電マイナス経路：

充電マイナス経路は、NMOSピーク電流制限デバイスである電流制限MOSトランジスタ「 M_{c1} 」416を備え、そのゲートは、 gnd_{drv} に対して V_{biasn} においてバイアスをかけられる。 V_{biasn} は、ピーク電流を所望のレベルに制限する「バイアス生成器」438において生成された適切なバイアス電圧である。同一の V_{biasn} 電圧は、更に「ダンブプラス」経路において電流制限トランジスタ「 M_{d1} 」430をバイアスするために使用される。ピーク電流制限は、ボンドワイヤ寄生 Z_{bond} が存在する状態で充電経路及びダンブ経路において高周波数電圧のリングング振幅を最小限にするために実現される。また、ピーク電流を制限することにより、チャージポンプ動作中のドライバにおけるジュール加熱が限度内であることを更に確保する。

【0049】

スイッチングデバイス502、504は、 $M_{csw1} : M_{csw2} = 1 : M$ の比率に分割される。 M は、 M_{csw2} に対する M_{csw1} のオン抵抗の比率に相当する。2つのスイッチングデバイス502、504は、それぞれ高オン抵抗スイッチ及び低オン抵抗スイッチとして動作する。従って、MOSトランジスタ502を「弱スイッチ」と呼び、MOSトランジスタデバイス504を「強スイッチ」と呼ぶ。

【0050】

10

20

30

40

50

スイッチングデバイス502のバックゲートは、ダンピング期間中に M_{c1} 416と関連付けられた寄生PNウェル・ダイオードを介して、 gnd_{drv} と V_{neg} との間の導電経路を除去するように V_{cflym} に接続される。非オーバーラップ時間間隔から充電期間($t_6 \sim t_1$)に遷移する間、弱スイッチングデバイス M_{csw1} は、 $clk_{chargep}$ 相によって時間 t_1 において最初にonにされるため、 V_{neg} から gnd_{drv} への V_{cflym} の遷移は、ボンドワイヤ寄生 Z_{bond} が存在する状態で高周波数振動、高振幅振動を除去するのに十分低速である。時間 t_2 において、 V_{cflym} が gnd_{drv} に落ち着いた後、強スイッチングデバイス M_{csw2} は、フライングコンデンサ C_{fly} 308の充電を開始する $clk_{chargep}$ 相によってonにされる。

【0051】

ダンプマイナス経路：

ダンプマイナス経路において、スイッチングデバイス506、508は、 $M_{dsw1} : M_{dsw2} = 1 : N$ の比率に分割される。 N は、 M_{dsw2} に対する M_{dsw1} のオン抵抗の比率を示す。非オーバーラップ時間間隔からダンプ期間($t_3 \sim t_4$)に遷移する間、弱スイッチングデバイス M_{dsw1} は、 clk_{dumpp} 相によって時間 t_4 において最初にonにされるため、 gnd_{drv} から V_{neg} への V_{cflym} の遷移は、ボンドワイヤ寄生 Z_{bond} が存在する状態で高周波数振動、高振幅振動を除去するのに十分低速である。時間 t_5 において、 V_{cflym} が V_{neg} に定着した後、強スイッチングデバイス M_{dsw2} は、フライングコンデンサ C_{fly} 308から出力 C_{out} コンデンサ310への充電のダンピングを開始する clk_{dumpp} 相によってonにされる。

【0052】

ダンププラス経路：

ダンププラス経路において、 V_{neg} は、 clk_{dumpp} ダンプ期間において「 $-V_{ref}$ 」に調整するために、 V_{ref} と比較される。負帰還制御装置432は、アナログ誤差型デバイスである。ピーク電流制限デバイス「 M_{d1} 」430は、 gnd_{drv} に対して V_{biasn} にバイアスされたゲートを有する。 V_{biasn} は、所望のレベル内にピーク電流を制限するための適切な電圧であり、Biasn生成器438によって生成される。

【0053】

ダンププラス経路は、ゲート端子に対して調整制御電圧 V_{reg} が供給されるMOSトランジスタデバイス M_{reg} を更に備える。 M_{d1} とともに M_{reg} は、ダンプ期間の負帰還制御ループにおいて合成制御素子及び最終段を直列形成する。提案された合成制御素子により、広範囲の負荷電流(例えば、 $I_{max} / I_{min} \sim 1000$)にわたる出力電圧調整が可能になる。そのような大きな比率が可能であるのは、既存の解決方法のように、誤差増幅器出力と電源デバイス(ダンピング経路における回路部品)との間において大きな比率の電流ミラーリング・ブロック等を間接的に操作することなく、制御(電圧)が電源デバイス上で直接的に動作するためである。

【0054】

カスコードデバイス M_{casn} 434は、適切な電圧(V_{dd})にバイアスをされたゲートを有する。 V_{cflyp} が V_{bat} レベルの電圧になる場合、 M_{casn} は、HCI及びGOIストレスから M_{reg} 及び M_{d1} を保護するように構成される。

【0055】

なお、動作中の既存のチャージポンプ(例えば、図2の206)は、最新技術の回路素子により形成された充電プラス経路、充電マイナス経路、ダンププラス経路及びダンプマイナス経路を備える。また、チャージポンプ206は、フライングコンデンサ C_{fly} を充電及び放電するための適切なクロック信号を生成するように構成されたクロック生成器を更に備える。しかし、開示されたチャージポンプ302は、少なくとも高耐圧プリドライバ回路と、プリドライバ回路及び負帰還制御装置432を駆動する4相クロック信号の使用とに起因して、既存の反転型チャージポンプ回路(例えば、206)とは異なる。

【0056】

負帰還制御装置

10

20

30

40

50

図 6 は、負帰還制御装置 600 の一実施形態の例を示す。なお、負帰還制御装置 600 は、(図 4 及び図 5 に示されたような)負帰還制御装置 432 の実施形態のうちの 1 つである。負帰還制御装置 600 は、図 6 に示されるように、一端が V_{ref} に接続され、他端が V_{neg} に接続される、抵抗器コンデンサ (RC) を用いたフィードバック回路 602 を備える。誤差増幅器 604 において、中点電圧を「0」ボルトと比較する。誤差増幅器 604 は、単利得 (gm_1 , R_1 , C_1) 段を備える。誤差増幅器の出力は、調整 MOS トランジスタデバイス M_{reg} のゲートを制御する前に単位利得段でバッファリングされる。

【0057】

負帰還ループ補償器 432 は、ダンプ期間制御ループを安定させて、チャージポンプ 500 の過渡的ループダイナミクスが制御されることを保証するために、 V_{neg} ノードと誤差増幅器 604 の出力との間で使用される。 clk_{dumpp} が「ハイ」ロジックの場合、スイッチ s_1 は閉じ、 s_2 は開き、制御ループが有効化される。 V_{reg} ノードは、 V_{neg} から「 $-V_{reg}$ 」までの電圧を調整するように制御される。 clk_{dumpp} が「ロー」ロジックの場合、スイッチ s_1 が開き、 s_2 が閉じ、 V_{reg} が「0」V に接続され、それにより、ダンプ期間制御ループが無効化される。

【0058】

ダンプマイナス/充電マイナス経路に対する耐 HV プリドライバ:

図 7 は、一実施形態に係るダンプマイナス/充電マイナス経路に対する耐 HV プリドライバ 700 の一実施形態の例を示す。例示的な一実装例において、プリドライバ 412 及び 426 (充電マイナス及びダンプマイナス) のトポロジは同一であり、高電圧プリドライバ 700 は、高電圧プリドライバブロック 412、418、426 等の一例を示す。なお、トポロジは、種々の回路設計要求に適合するように異なってもよい。高耐圧プリドライバ回路は、1 つ以上のレベルシフタ 702、704 及び高電圧保護回路 706 を有する。

【0059】

充電マイナスプリドライバ 412 の場合、 V_{ss} は、チャージポンプ動作中に、スイッチング波形である V_{cflym} に接続される。 V_{ss} は、充電マイナス経路に対して交互に V_{neg} が gnd_{drv} になる。また、ダンプマイナス経路において、 V_{ss} は V_{neg} に対応する。双方の場合において、それぞれの経路を on/off にするために、対応するプリドライバの出力は $(V_{ss} + V_{dd}) / V_{ss}$ に等しい必要がある。出力電圧は、それぞれ、充電マイナス経路及びダンプマイナス経路において対応する NMOS スwitchングデバイス [M_{csw1} , M_{csw2}] 及び [M_{dsw1} , M_{dsw2}] を on/off にする。予歪基準電流 (pre-distorted reference current) は、 V_{dd} が抵抗器「R」及び直列 NMOS トランジスタにわたって印加され、ドレイン端子及びゲート端子が共に短くなり、ユニットサイズが「M」の状態である。生成される。このようにして生成された電流は、「」だけ増加され、HV 保護ブロックを通過した後に $V_{bat_{drv}}$ レベルに転送される。

【0060】

HV 保護ブロックを通過した後の $V_{bat_{drv}}$ レベルからのミラー電流は、ドレイン端子及びゲート端子が短くなり、ユニットサイズが「M」及び M1 の状態で、抵抗器 R / 、直列 NMOS トランジスタの直列結合を流れる。

【0061】

ダンプマイナス/充電マイナス経路に対するプリドライバ回路 700 において、バイアス電圧 V_s 電圧は $(V_{ss} + V_{dd})$ に等しい。高インピーダンス基準電圧である V_s は、ドレイン端子及びゲート端子が共に短くなる状態で MOS トランジスタ M1 を用いて実現されるクラス B ソーシング段によって、バッファリングされる。MOS トランジスタ M2 のドレインは、HV 保護ブロックを介して V_{bat} に接続され、ソース端子は、局所的に示された供給電圧 V_{supply} ($\sim V_{ss} + V_{dd}$) をプリドライバに対して提供する。

【0062】

コンデンサ C1 は、プリドライバが動作可能であり、かつ、切り替わっている場合に、スイッチング過渡的キックバックを処理するように、M1、M2 のゲートにおいて、 V_{ss}

についての基準電圧に対して低インピーダンスを提供する。コンデンサ C_2 は、 V_{supply} において低インピーダンスを提供することで、高周波数スイッチング電流を提供する。2つのレベルシフタは、 $[V_{dd}, 0]$ 電圧領域における2つのクロック位相を、 $[V_{ss} + V_{dd}, V_{ss}]$ 電圧領域に変換するために使用される。

【0063】

レベルシフタ 702 及び 704 は、それぞれ充電マイナス経路及びダンプマイナス経路において、電源デバイス $[M_{csw1}, M_{csw2}]$ 及び $[M_{dsw1}, M_{dsw2}]$ を更に駆動する局所供給電圧 V_{supply} 上で動作する、図 7 においてバッファとして示された、適切な大きさのプリドライバを駆動するために使用される、レベルシフトクロック信号を提供する。

【0064】

充電プラス経路に対する耐 HV プリドライバ：

図 8 は、充電プラス経路に対する耐 HV プリドライバ 800 の一実施形態の例を示す。プリドライバ回路 800 に示されるように、PMOS スwitch デバイス M_p 420 を on / off にするために、 P_{gate} が (V_{fgnd} / V_{bat}) 間を変動するようにする。 $V_{fgnd} = (V_{bat} - V_{dd})$ は、Bias n 生成器 438 によって内部で生成されたバイアス電圧である。

【0065】

予歪基準電流は、 V_{dd} が抵抗器「R」及び直列 NMOS トランジスタにわたって印加され、ドレイン端子及びゲート端子が共に短くなり、ユニットサイズが「M」の状態、生成される。生成された電流は「」だけ増加される。ミラー電流は、ドレイン端子及びゲート端子が共に短くなり、ユニットサイズが V_{bat_drv} に接続された「M」及び M1 の状態で、抵抗器 R / 、直列 NMOS トランジスタの直列結合を流される。

【0066】

提案されたバイアス V_s 電圧は、 $V_{bat_drv} - V_{dd}$ である。この高インピーダンス基準電圧は、ドレイン端子及びゲート端子が共に短くなった状態の M1 と、 gnd_drv に接続されたドレイン、及び局所的に示された供給電圧 $V_{supply} (\sim V_{bat_drv} - V_{dd})$ をプリドライバに対して提供するソース端子を有する M2 とによって実現された、クラス B シンキング段によってバッファリングされる。クラス B シンキング段の2つのブランチは、 V_{bat_drv} と gnd_drv との間で直接動作するために保護される。

【0067】

また、充電プラス経路に対する耐 HV プリドライバ 800 は、プリドライバが動作可能であり、かつ、切り替わっている場合に、スイッチング過渡的キックバックを処理するように、M1 及び M2 のゲートにおいて基準電圧に対して低インピーダンスを提供するコンデンサ C_1 を備える。コンデンサ C_2 は、 V_{supply} において低インピーダンスを提供することで、高周波数スイッチング電流を提供する。

【0068】

レベルシフタ (例えば、802) は、 $[V_{dd}, 0]$ 電圧領域におけるクロック位相 $clk_{chargep}$ を $[V_{bat_drv}, V_{fgnd}]$ 電圧領域に変換するために使用される。レベルシフトクロック信号は、充電プラス経路において、電源デバイス M_p の P_{gate} を更に駆動する局所供給電圧 V_{supply} 上で動作する、図 8 においてインバータとして示された、適切な大きさのプリドライバを駆動するために使用される。

【0069】

当然ながら、以下の特許請求の範囲の主題は、種々の例及び本発明の原理を記述するために使用された文言に限定されず、その範囲から逸脱することなく特許請求の範囲を実施するため変形例が考えられうる。むしろ、本発明の実施形態は、本発明の構造的な均等物及び機能的な均等物の双方を包含する。

【0070】

本明細書では、本発明のある特定の好適な実施形態、並びに同様のものを実施するある特定の好適な方法及び回路について説明しかつ例示したが、当然ながら、本発明は、それらに限定されず、以下の特許請求の範囲の範囲内で種々に具体化されかつ実施されること

10

20


30

40

50

は明らかである。

【 図 1 】



【 図 2 】






FIG. 2


【 図 3 】



【 図 4 】



【 図 5 】



【 図 6 】






FIG. 6

【 図 7 】



【 図 8 】



フロントページの続き

(74)代理人 100166660

弁理士 吉田 晴人

(72)発明者 ブラブー, ジェイ. ラジャ

インド国 チェンナイ 600 073, セライユ, チェリナガー, ヴァララー ストリー
ト, プロット 45

(72)発明者 ソマヤジュラ, シyam

インド国 バンガロール 560 037, ドッダナンクンディ, フェーンズ シティ, 8
2

審査官 今井 貞雄

(56)参考文献 特開2009-011121(JP, A)

特開2002-136105(JP, A)

特開2005-348561(JP, A)

特開2005-192350(JP, A)

特開平10-248240(JP, A)

特開2001-186754(JP, A)

(58)調査した分野(Int.Cl., DB名)

H02M 3/07